JP2004186700A - 半導体チップの順応性インターフェース - Google Patents

半導体チップの順応性インターフェース Download PDF

Info

Publication number
JP2004186700A
JP2004186700A JP2003436008A JP2003436008A JP2004186700A JP 2004186700 A JP2004186700 A JP 2004186700A JP 2003436008 A JP2003436008 A JP 2003436008A JP 2003436008 A JP2003436008 A JP 2003436008A JP 2004186700 A JP2004186700 A JP 2004186700A
Authority
JP
Japan
Prior art keywords
support structure
chip
liquid
compliant
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003436008A
Other languages
English (en)
Other versions
JP4056467B2 (ja
Inventor
Zlata Kovac
コヴァック，ズラタ
Craig Mitchell
ミッチェル，クレイグ
Thomas Distefano
ディステファノ，トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of JP2004186700A publication Critical patent/JP2004186700A/ja
Application granted granted Critical
Publication of JP4056467B2 publication Critical patent/JP4056467B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor

Abstract

【課題】半導体チップとその支持構造体との熱膨張係数の不整合に対処するための半導体チップと支持構造体との間に平坦な順応性インターフェースを配設する方法および装置。
【解決手段】順応性インターフェースは、相互間にチャンネル１１７を画成する複数の順応性パッド１１０からなる。パッドは多くの場合、フレキシブルなフィルムチップキャリヤ１００とチップ１２０との間で圧縮される。順応性充填材がチャンネル内に配置され、制御された厚さを有する均一な封入層を形成する。
【選択図】図１

Description

本発明は、一般的には、半導体チップの順応性界面を提供するものであり、より特定すると、半導体チップと印刷配線板のような支持構造体との熱膨張係数の不整合に対処するように順応性のあるインターフェースを提供する方法および装置に関する。
印刷配線板の面積をより効率良く利用しようとするため、半導体製造者は最近、ピングリッドアレイ（「ＰＧＡ」）および周辺リード化カッドフラットパック（ｐｅｒｉｍｅｔｅｒ ｌｅａｄｅｄ ｑｕａｄ ｆｌａｔ ｐａｃｋ）（「ＱＦＰ」）のような大形でより厄介な相互接続技術からボールグリッドアレイ（「ＢＧＡ」）のような小形の技術へ切換を行っている。ＰＧＡ技術を使用する場合には、半導体チップは多くの場合、「フリップーチップ」技術によるなどしてはんだ接続体を使用して支持基板に相互接続される。しかしながら、チップの接点を基板に相互接続するのにはんだだけを使用する場合、はんだのカラムは一般に、はんだの構造的な一体性を保持するように短く構成される。これにより、弾性のあるはんだ接続特性が最小となるので、支持基板に対するチップの熱膨張率（「ＴＣＥ」）の違いによる機械的応力によりはんだのクラック感受性が高まるので、はんだ接続体の信頼性が低下する。即ち、チップが使用中にヒートアップすると、チップと基板の双方が膨張し、熱が除去されるとチップと基板はいずれも収縮する。チップと基板がこのように異なる速度と異なる時間で膨張と収縮を行うので、チップと基板との相互接続部に応力がかかるという問題が生ずる。半導体チップはサイズが減少し続けているので、所定の面積内に詰め込まれるチップの数は多くなり、これらの各チップから発散される熱は、上記した熱的不整合の問題に一層大きな影響を与える。かくして、チップに関する極めて順応性の高い相互接続技術の要望が更に高まっている。
はんだ割れの問題は、マルチチップモジュールのような、パッケージに２つ以上の半導体チップを装着する場合に一層大きくなる。マルチチップモジュールは人気が高まり続けているが、より多くのチップが一緒にパックされると、より多くの熱が各パックにより発散されるので、パッケージとその支持基板との間の相互接続部は熱サイクルによる一層大きな機械的応力に遭遇することになる。更に、より多くのチップがマルチチップモジュールに集積されると、各パッケージは追加の相互接続体が必要となるので、モジュールとその支持基板との接続部全体の剛性が高まることになる。
グラベ（Ｇｒａｂｂｅ）に付与された、発明の名称が「順応性のある相互接続およびその方法」の米国特許第４，６５２，８８９号に記載の相互接続解決法は、各はんだカラムにワイヤを埋め込んではんだを補強することにより、一層高いはんだペデスタルを提供するとともに弾性を一層高めて、上記したはんだ割れの問題を軽減しようにしている。別の解決方法として、はんだの外側周囲にワイヤを螺旋状に巻く技術がある。更に別の解決方法として、ディブル（Ｄｉｂｂｌｅ）等に付与された、発明の名称が「高密度基板に対するはんだの適用」の米国特許第５，３１６，７８８号に見受けられるような、はんだと高鉛のはんだとの組み合わせを提供する技術がある。
更に別の先行技術の解決方法として、ＴＣＥの不整合により生ずる応力を少なくしようとする場合に、チップと支持基板との間に欠肉（ｕｎｄｅｒｆｉｌｌ）材料を配置するものがある。欠肉材料がないと、この応力は多くの場合、はんだボールの最も弱い部分に集中してしまう。欠肉材料があると、この応力ははんだボールの全面に亘ってより均一に拡がることができる。血肉材料の使用は、例えば、米国特許第５，１９４，９３０号、第５，２０３，０７６号および第５，２４９，１０１号に記載されている。これらの先行技術の解決方法はいずれも、熱サイクルにより生ずる、相互接続部が受ける剪断応力を減らすことを目的としている。しかしながら、これらの方法もまたいずれも、順応性と製造コストの点で不利であるというような重要な問題に遭遇している。
本譲受入に同じく譲渡された幾つかの発明が、熱サイクルの問題を有効に取り扱っているが、態様が特に異なっている。例えば、米国特許第５，１４８，２６６号には、半導体チップ集成体の改良と製造方法が開示されている。この’２６６特許に記載のように、半導体チップは、シート状、好ましくは、フレキシブルな介在体を使用して基体に接続することができるようになっている。介在体は、チップの接点を担持する上面に配置されている。介在体の第１の面はチップの方を向いており、第２の面はチップから離れた方向を向いている。電気端子が介在体の第２の面に配設され、介在体には孔が介在体を貫通して形成されている。フレキシブルなリードがチップの接点と介在体の第２の面の端子との間でこれらの孔を介して延びている。端子は基板に結合させることができる。端子はチップの接点に対して可動自在となっているので、’２６６特許に記載の構成は、熱サイクルにより生ずる、基板とチップとの膨張差に対して優れた耐性を発揮する。’２６６特許に開示されている介在体はまた、端子とチップとの間に配置された順応性のある層を有している。
１９９３年９月２０日付で出願され、本譲受入に同じく譲渡された同時係属の米国特許出願第０８／１２３，８８２号には、チップをチップキャリヤから上方へ所定の距離離隔させ、チップとキャリヤとの間のギャップに液体を導入する工程を備えた、チップとチップキャリヤとの間にインターフェースを形成する方法が開示されている。好ましくは、液体は、ギャップに導入後に弾性のある層に硬化するエラストマである。他の好ましい実施例においては、チップキャリヤの端子は平坦化されあるいは端子を所定の垂直状態にプレートとともに変形させることにより垂直方向に配置され、次に、液体をチップキャリヤとチップとの間で硬化させる。
上記した本譲受入の所有に係る発明にもかかわらず、更なる改良が所望されている。
本発明によれば、チップとその支持構造体との熱膨張の大きな不整合に対処することができる、半導体チップの順応性のある（ｃｏｍｐｌｉａｎｔ）インターフェースを提供する方法と装置とが提供されている。
より特定すると、本発明の一の観点によれば、制御された厚さを有する順応性のある封入層から多くの場合構成される、半導体チップの順応性インターフェースを形成する方法が提供されている。表面を有する、フレキシブルな実質上非延伸性の誘電フィルムのような第１の支持構造体が設けられている。複数の順応性パッドが第１の支持構造体の第１の面に取着され、各２つの隣接する順応性パッドは相互間にチャンネルを画成している。第１の支持構造体への順応性パッドの取着は、数多くの異なる方法で行うことができる。一の実施例においては、複数の貫通孔を有するステンシルマークが、支持構造体の第１の面の上部に配置される。次に、マークの孔に硬化性の液体エラストマが充填される。望ましくは、液体エラストマは、エラストマを硬化する前にマスクを除去することができるように十分なコンシステンシを有する。マスクが取り除かれてから、加熱または紫外線への暴露によるなどしてエラストマを少なくとも部分的に硬化させる。充填工程は、エラストマがマスクの孔の中に被着されるように液体エラストマをマスクの露出面にスクリーン処理することにより行うことができる。エラストマを各孔に別個に分配するなどのような、他の方法もまた適している。かくして、実質上全ての隣接するパッド間にチャンネルを更に有する順応性パッドのアレイを有する集成体が提供される。本発明方法のこの段階においては、パッドの垂直高さは、著しく均一である必要はない。
別の段階においては、パッドのアレイを含む集成体は、第２の支持構造体とともに使用される。一の実施例においては、第２の支持構造体は、第１の面に複数の接点を有する半導体チップである。チップの第１の面は順応性パッドのアレイに当接され、接点は支持構造体の第２の側対応する複数の端子に電気的に接続される。多くの場合即ち典型的には、チップの第１の面はパッドに押圧されてパッドを圧縮することにより、チップを第１の面を介して均一に支持することができるとともに、チップの第１の面に対する第１の支持構造体即ちフレキシブルな誘電フィルムの平坦性を確保することができる。誘電フィルムが端子を有する場合には、端子はこの工程の際に互いに共面に保持されるのが望ましい。例えば、誘電フィルムとチップは、一対の対向するプラテン（ｐｌａｔｅｎ）間に保持することができ、これにより、端子は一方のプラテンに担持され、実質上共面状態に保持される。次に、硬化性液体エラストマのような順応性充填材を、チップと支持構造体を所定の位置に保持した状態で、チップと支持構造体の間のかつ順応性パッドの周囲のチャンネルに注入する。次に、エラストマを硬化させ、チップと支持構造体との間に実質上均一で平坦なの順応性層を形成する。
別の実施例においては、第２の支持構造体は複数のチップを有している。順応性パッドのアレイは、幾つかのチップを同時に配置するように十分に大きい。この方法は、個々のチップに切り離すことができあるいはマルチチップモジュールとして使用することができる複数のチップの順応性インターフェースを形成するのに使用することができる。上記した方法は、個々のチップに分離される前に、半導体ウエハの順応性インターフェースを形成するのにも使用することができる。順応性インターフェースが形成されてから、ウエハを個々のチップにまたはマルチチップモジュールに切り離すすることができる。
更に別の実施例によれば、保持素子を使用して所定の位置に保持される順応性パッドの列が提供されている。次に、パッドをチップの面または支持基板に固定配置する。次いで、保持素子を取り外し、パッドをチップと支持構造体との間で圧縮する。液体エラストマを、上記した実施例において説明したように、隣接するパッド間のチャンネルに注入する。
パッドまたはパッド／注入エラストマ組み合わせ体は、チップと支持基板との熱膨張係数の不整合に有効に対処することにより、チップと支持基板との間の接続部の応力の多くを軽減する順応性のある平坦なインターフェースを提供する。更に、この組み合わせ体は、水分と汚染物に対して有効な封止バリヤを提供する。
本発明の上記したおよび他の目的と利点は、添付図面に関してなされている以下の好ましい実施例の説明から一層良好に理解されるものである。
図１および２は、本発明に係るチップサイズのパッケージの実施例を示す側面図である。第１および第２の面を有する支持構造体１００が配設されている。支持構造体１００は、略剛性、半剛性またはフレキシブルに構成することができる。しかしながら、多くの場合、支持構造体１００は、デュポン・ケミカル・コーポレーションから入手することができ、厚さが約２５ミクロン乃至７５ミクロンのＫａｐｔｏｎ（商標）「Ｅ」のような重合材料から形成するのが好ましいフレキシブルであるが実質上非延伸性の誘電フィルムから構成される。更に、誘電フィルム１００は、多くの場合、第２の面に導電端子１４０を有する。
複数の誘電順応性パッド１１０が、フィルム１００の第１の面に取着されている。順応性パッド１１０は、典型的には、剛性のあるチキソトロープコンシステンシを得るために、約５−１０％のヒュームドシリカを含む、「Ｓｙｌｇａｒｄ」（商標）として知られているダウ・コーニング（Ｄｏｗ Ｃｏｒｎｉｎｇ）のシリコーンエラストマ５７７のような硬化性液体エラストマ材料から形成される。順応性パッド１１０の高さは、フィルムの第１の面に位置するパッドの基部からパッドの頂点までの測定により定められるが、基本的には均一である。しかしながら、高さが精確に均一であることは、以下に述べるように、臨界的ではない。各パッド１１０の高さに対する幅の比は、パッドの構造的な一体性を良好に保持するために約２対１（２：１）以上であるのが望ましい。各パッドは、フィルム１００の第１の面の接合部で測定した幅または直径が約３００μｍ乃至２０００μｍであるのが望ましい。パッドは、中心間距離即ち「ピッチ」が各パッドの最小幅よりも大きく、好ましくは各パッドの最大幅よりも大きくしたグリッドパターンで配置される。かくして、各対をなす互いに隣接するパッドは相互間にチャンネル１１７を画成し、チャンネルは全てが相互接続され、チャンネル１１７の略連続するグリッドを画成する。パッドのピッチ従ってチャンネル１１７の幅は、以下において詳細に説明するように、順応性充填材１７０をチャンネル１１７に注入することができるように十分に大きくなくてはならない。
図３Ａおよび３Ｂに示すように、順応性パッド１１０が多くの場合形成され、上面および下面を有するとともに、複数の孔９０が貫通して設けられているステンシルマスク８０を使用して、誘電フィルム１００に取着される。好ましい実施例においては、マスク８０の底面はフィルム１００の第１の面に配置され、硬化性液体エラストマがマスク８０の第１の面を介してぬぐわれてスクリーン処理されることにより、エラストマは各孔９０内に被着される。エラストマが十分に粘性があり即ちチキソトロープ性がある場合には、多くの場合はマスクが次に除去され、パッドは加熱もしくは紫外線への暴露により、またはエラストマを紫外線暴露して硬化エラストマの「皮」を形成し、次いで、エラストマを加熱工程により硬化または部分硬化するなどして、紫外線暴露および加熱を組み合わせることにより硬化または部分硬化される。ダウ（Ｄｏｗ）５７７エラストマの場合には、エラストマは多くの場合、約１２５℃に４０分間加熱する。この場合、エラストマは硬化を開始すると、マスクの孔の形状に従う。かくして、図３Ａのパッド１１０は上面が略平坦な円筒形をなす。マスク８０が硬化工程の際に誘電フィルム１００の上に置かれると、パッドは、エラストマが硬化するにつれてマスクの第１の面の各孔９０の露出上縁においてマスク８０に部分的に被着する。これにより、パッドの一体性を保持した状態でのマスクの除去は困難となる。かかる問題は、図３Ｂに示す別のステンシルマスク８５を使用することにより有効に対処され、図３Ｂにおいては、マスクの各孔は、マスク８５の底面よりもマスク８５の上面において上縁周辺が小さくなっている。各孔の周辺が小さくなると、マスク８５に対する順応性パッド１１０の取着の強度が小さくなる。しかしながら、図３Ｂに示す実施例の囲い９５の形状のため、液体エラストマは多くの場合、マスクの第１の面を介してスクリーン処理して囲い９５が完全に充填されるようにしなければならない。次いで、エラストマは囲いの形状に対応する丸い形状をとり、硬化後にその形状を保持するようになる。上記したダウ５７７エラストマは、硬化工程の際に約５％収縮するので、マスク８５の取り外しが容易となる。この問題に対する別の解決方法として、硬化したときにエラストマの付着に耐性を示す材料をマスク８０にコーティングする方法がある。
図１に戻ると、半導体チップ１２０は、次に、順応性パッド１１０に当接される。チップ１２０は、接点１３０を担持する表面即ち前面と裏面即ち後面とを有している。チップの表面は、パッド１１０がいずれもチップの接点を覆うことがないように順応性パッドと整合される。操作の次に工程においては、誘電フィルム１００と第２の支持構造体即ちチップ１２０が、第１のプラテン１０７と第２のプラテン１２７との間でスクィーズされる（ｓｑｕｅｅｚｅｄ）。プラテンは、プレス（図示せず）により互いの方向に付勢される。第１のプラテンは、フィルム１００の端子１４０に当接し、これらの端子を付勢して略共面をなすように整合させる。パッド１１０は、この処理の際に圧縮される。かかる圧縮の程度は、各パッドのもとの高さ、種々の端子１４０の高さその他のトレランスによりパッドごとに異なる。パッドはこのように変動に適応することができるので、圧縮前のパッドの高さは、精確に均一である必要はない。パッド１１５のような幾つかの特に短いパッドは、圧縮後においてもチップ面と接触しない場合がある。残りのパッドが端子１４０を第１のプラテンに対して実質上支持するのであれば、このような状況は許容することができる。
パッド１１０が上記したようにパッド形成処理の際に極く一部だけ硬化する場合には、パッドは粘着性を持ち、チップがパッドに対して圧縮されたときにチップに接着する。好ましい実施例においては、チップ１２０は、部分硬化したパッド１１０がチップ１２０の熱により完全に硬化してチップの表面に接着するように、約１００乃至１８０℃に加熱され、次いでパッド１１０に対して圧縮される。あるいは、各パッドの先端は、接着材、シリコーンゲルまたは未硬化のシリコーンエラストマのフィルムを被着することにより粘着性とすることにより、チップをパッドに接着させるようにすることができる。同様に、チップの表面の接点１３０から離隔した領域に接着材を被覆して、パッド１１０の先端をかかる接着材と係合させることもできる。チップ１２０に対してパッド１１０を接着させることによりチップ１２０とフィルム１００との整合を保持し易くなるが、チップをパッド１１０に対して圧縮することよりチップを所定の位置に保持することができれば、パッド１１０をチップ１２０に接着させることは重要ではない。本発明の方法のこの工程において印加される熱と圧力により、パッドは、フィルムとチップがプラテン間でスクィーズされるときに得られる高さと形状に永久的に変形即ち「硬化」（“ｓｅｔ）される。パッドは、このようにして一度硬化されると、フィルムとチップを、スクィーズ工程の際に得られるのと同じ相対的位置に保持するようになり、従って、端子１４０を互いに共面をなす整合状態に保持するようになる。
次に、チップ１２０の接点１３０を適宜の手段を介してフィルム１００の端子１４０に取着する。この実施例においては、各接点１３０は、１つの端子１４０に、接点と端子間を延びるフレキシブルなリード１５０を介して電気的に接続される。端子１４０は、導電性の盲バイア（ｂｌｉｎｄ ｖｉａ）（フィルム１００に第２の面から第１の面へ延び、誘電フィルム１００の第１の面と略平面をなす閉止された底面を有するバイア）と、一般的にはパッケージが完成された後に取着される（一点鎖線で示す）はんだボールとから構成される。
次に、図２に示すように、低粘度の順応性充填材１７０が、隣接するパッド１１０間のチャンネルを介してチップ１２０と誘電フィルム１００との間に配置される。射出ノズル１６０がフィルム１００の縁部に隣接して配置されている。充填材１７０がノズルを介してチャンネル１１７に導入される。順応性充填材１．７０は、エラストマ、ゲルまたは順応性チキソトロープ性材料が順応性を保持する限りは、これらの材料のいずれかから構成することができる。かかる充填材の一例として、ダウ・コーニングのエラストマＱ１−４９３９がある。好ましい実施例においては、充填材１７０は、隣接するパッド１１０間のチャンネル１１７への液体の流入を容易にするように適合された粘度を有する硬化性液体エラストマから構成される。エラストマの流入の際には、減圧環境にして、閉じこめられた空気を原因とする液体エラストマの空隙をなくすようにすることができる。毛管現象により、エラストマがパッド、チップおよびフィルムを湿潤にするにつれて、低粘度の液体エラストマ１７０はチャンネル１１７に引き入れられるようになる。液体エラストマは、表面張力により、チップと基板との間に留まろうとする。しかしながら、所要の場合には、集成体の縁部を適宜の手段により閉止して液体１７０を閉じこめることができる。この処理の際には、液体エラストマはまた、リード１５０を封入する。次に、典型的には圧縮工程に使用されるプラテン１０７、１２７のような平坦な対向する面間に集成体を保持した状態で集成体を加熱することにより、液体１７０が硬化される。これにより、チップ１２０と誘電フィルム１００との間に平坦な順応性インターフェースが形成される。次に、得られた集成体を自由にし、個々の半導体チップパッケージを形成する。
順応性パッドの機能が、チップと誘電フィルムとの間に均一に支持される平坦な支え（ｓｔａｎｄｏｆｆ）を提供するとともに、順応性のある充填材が隣接するパッド１００間に射出されて制御された厚さを有する順応性封入層を形成することができるようにすることにある点を理解することは重要である。均一な支持が得られる限りは、パッド１１０が図４Ａおよび４Ｂに示すように１つのまたは複数の端子１４０と直接整合しているかどうか、あるいはパッド１１０が図４Ｃに示すように端子１４０に対してランダムに整合しているかどうかは問題とはならない。また、共通のアレイのパッドの全てが同じ一般形状または寸法であるかどうかも問題とはならない。
図５Ａは、第１の支持構造体と順応性パッドの好ましい実施例の平面図である。テープ２００は、半導体工業におけるテープ自動化結合即ち「ＴＡＢ」処理において広く採用されているタイプのテープ処理装置が係合するように適合された、スプロケット孔２１０のような処理および位置決め構成体を備えた連続する細長いストリップ状のフィルムである。テープ２００は、長手方向に沿って離隔配置された複数の領域２０１を有しており、各領域は各チップの支持構造体を構成している。各領域には第１の面にパッド２２０がグリッド状に配置され、パッドは相互間にチャンネル２０３を画成している。各領域の第２の面には端子２０７が配設されており、端子はテープの開口即ち「結合窓」（“ｂｏｎｄ ｗｉｎｄｏｗ”）を介して延びるリード２２５に接続され、結合窓は矩形ループの周囲を延びるスロットの形態をなしている。リードは、チップの接点に結合するようになっている。例えば、各リードは、国際特許公報ＷＯ９４／０３０３６号に開示されているような着脱自在の部分を有することができる。本明細書では、この公報を引用してその説明に代える。端子とリードは、「扇形に拡がる」（“ｆａｎ ｏｕｔ”）パターンに配置することができ、この場合には端子は結合窓により画成されるループの外側のテープの部分に配置される。あるいは、端子とリードは、端子が結合窓により囲まれるテープの部分に配置される「扇形にすぼまる」（“ｆａｎ ｉｎ”）パターンに配置することもできる。あるいは、これらの双方のパターンに配置することもできる。多数の領域を含むかかるテープは、大量生産することができる。
使用の際には、各チップを１つの領域の順応性パッドに当接し、チップとパッドを上記したのと同じ態様で圧縮し結合することにより、一連のチップをテープの種々の領域に結合することができる。各パッド２２０は極く一部だけ硬化させることができ、あるいは先端部に接着材、シリコーンゲルまたは未硬化シリコーンエラストマの粘着層２３０（図５Ｂ）を有することができ、これによりパッドはチップに接着する。あるいはまたは更には、チップは第１の面の、接点から離隔した領域にかかる粘着層を有することができる。当接工程の際には、テープの１つの領域がチップに位置するようにテープは各チップと並列配置され、各チップの接点は、従来の機械／視覚整合技術を使用してテープの連係する領域のリードと概略的に整合される。この整合は、圧縮およびパッド結合工程の際に保持される。パッドがチップの表面に結合されると、結合されたパッドはリードおよび接点の整合を保持する。各領域の端子は、結合工具を結合窓の中へ進入させて各リードをチップの係合接点と係合接続させるなどして、連係するチップの接点に電気的に接続される。
好ましくは、結合工具は、リードの結合領域を捕捉し、これをチップ接点と一層精確に整合させる。リードの結合後に、順応性充填材が、上記したのと実質上同じようにしてパッド間のチャンネル２０３に導入される。典型的には、フィルム２００とチップは、液体材料を導入しながら圧縮される。これらの操作は、処理ラインの別々のステーションで行うことができる。領域のパッドがチップに結合された後の任意の時点で、スプロケット孔２１０を使用してテープを動かすことにより処理ラインの次のステーションへチップを移送することができる。テープの各領域は、全ての処理工程が完了して個々のチップおよびフィルム集成体が提供されてから、テープの残りの部分から切り離すことができる。あるいは、各領域は最終の処理工程の前に切り離すことができ、処理の一部を切り離し後に完了することができる。本発明の別の実施例においては、テープの複数の個々の領域は互いに接続した状態に保持することができる。
多くの場合即ち典型的には、これらの各リード２２５は、かかるリードがそれぞれのチップ接点パッドに接続されたときに、結合窓の縁部内または該縁部の付近で取り外される。リードと端子が「扇形に拡がる」パターンに配置される場合には、この動作により、結合窓２１５として画成されたループ内の略中心に位置する中央部２０５がテープの外側部から取り外される。しかしながら、テープの中央部２０５に配置された順応性パッド２２０は、結合工程においてリード２２５の支持体を提供する。逆に、「扇形にすぼまる」パターンで配置される場合には、各領域の外部はリードを接続した後に、任意に取り除くことができる。
図５Ｃに示す別の実施例においては、テープの複数の領域２１０は一体に保持され、処理中は互いに分離されない。かくして、テープの短い長さが、複数のチップをマルチチップモジュールとして並列状態に保持する。かくして、これらのチップ即ちモジュールの後面は、図５Ｃに示すように、チップを担持するテープの短い長さ部分をテープの残りから切断する工程の前または後に、熱スプレッダ／シンク２７０に連係させることができる。更に、熱伝導ダイ取着材料をチップ２４０と熱スプレッダ２７０との間に使用して、チップからの熱の移送を促進することができる。かかるダイ取着材料は、半導体工業において広く使用されている。
更に別の構成においては、それぞれが個々のチップの支持構造体を形成するようになっている複数の領域は、パネルの形態をなす一体フィルムに２次元配列で並行して形成される。複数のチップが、上記したのと同じ態様でこれらの領域に取着されている。複数のチップが使用されるいずれの構成においても、パッドを当接圧縮し、液体の順応性充填材を注入する工程は、アレイ全体を収容するように十分に大きいプラテンを使用してチップ全てに同時に行ってもよく、あるいは各チップを別々に処理するように順次行うこともできる。
図６は、第１の面に接点（図示せず）を有する第２の支持構造体即ち半導体ウエハ３５０と第１の支持構造体即ちフィルム３００との間に形成される、図１および２に関して説明したような順応性インターフェースを示す側面図である。ウエハ３５０は、一体をなす複数のチップを有しており、各チップは第１の面の一部を画成するとともに複数の接点を有している。フィルム３００は、第２の面に端子３０５を、端子３０５に接続されたリード（図示せず）とともに有している。端子３０５とリードは複数の領域に配置され、それぞれが１つのチップに対応している。フィルムの各領域は、上記したような結合窓（図示せず）を有することができる。
相互間にチャンネル３２５を画成する順応性パッド３２０は、ウエハ３５０と係合する前に、フィルムの第１の面に形成される。この場合にもまた、各パッド３２０は、極く一部だけ硬化することができ、あるいは先端に硬化性粘着材料を有することができる。フィルム３００は緊張して拡げられ、剛性のあるリング構造体３１０に結合される。次に、フィルム３００は、フィルムの各領域がウエハの１つのチップと整合されかつリードが接点と整合されるように、ウエハと整合される。次いで、ウエハは順応性パッド３２０に当接される。別のプラテン３７０が端子３０５と係合するようにフィルムの第２の面に当てられる。プラテンは、上記と同じ態様で互いに対して付勢されることにより、パッド３２０を圧縮するとともに、接点３０３を互いに略共面をなして整合させる。接点とパッドがこの状態に保持されている状態で、パッドはプラテン３６０／ウエハ３５０を加熱することにより完全に硬化し、フィルムをウエハの所定の位置に固着することができる。あるいは、粘着性接着材を接点の周囲でウエハの第１の面に塗布して、ウエハ３５０に対するパッド３２０の付着を確実にすることができる。この操作の後に、リードはウエハ接点に結合され、次いで、液体の硬化性エラストマ３４０がチャンネル３２５に注入される。接点がプラテンにより所定の位置に再び保持されている状態で、液体エラストマは硬化されてウエハ全体とフィルムの全領域とを含む完全な集成体が形成される。
次に、完全に封入された部品をウエハから切り取ることができる。これらの分離された部品は、部品と印刷配線板のような支持構造体との間の熱膨張係数の不整合に対処する順応性インターフェースを備えるものとなる。更に、封入材は、個々の部品を水分および汚染物質から保護する。
図７は、保持素子４００を使用して所定位置に保持された順応性パッド４１０のアレイを有する別の実施例を示す。次に、パッド４１０は、半導体チップ（第２の支持構造体）の接点担持面またはフレキシブルな誘電フィルム（第２の支持構造体）の上に、典型的には粘着性接着材をこれらの面の一方に配置することにより、固定配置される。次いで、保持素子４００を除去する。望ましくは、保持素子４００は、ウエハまたはフィルムへのパッド４１０の接着がなされないようにパッドから容易にもぎ取りまたは剥ぎ取ることができる材料から形成される。パッド１１０は典型的には、図１に示すように、接点がはぐれた未硬化のエラストマにより汚染されるおそれがあるので、チップの接点担持面を介してスクリーン処理されて外面に硬化されることはない。しかしながら、図７に示す実施例においては、パッドは、完全に硬化しあるいはそれぞれの構造的一体性を保持することができる程度まで部分硬化してから取着される。かくして、パッド４１０は、精確に位置決めされ、典型的には、実質上チップの接点が汚染されるおそれなしにチップの面に接着される。次に、パッドはプラテンを使用してチップと支持構造体との間に圧縮され、次いで、液体エラストマが隣接パッド間のチャンネルに注入され、上記した実施例に関してより詳細に説明したように硬化される。
図８は、本発明の別の実施例を示す側面図であり、この実施例においては、パッド５１０は、第１の側にくぼみを有する熱スプレッダ５２０を備えた第２の支持構造体と、フレキシブルな誘電フィルムを有する第１の支持構造体５００との間で圧縮される。チップ５３０は、チップの前面即ち接点担持面５８０がくぼみの開口において外方を向き、かくして、熱スプレッダの第１の面５７０から外方へ向くように熱スプレッダ５２０のくぼみ内に配置される。誘電フィルム５００は、結合窓５５０と、一方の面に端子５９０と、端子５９０に接続されたリード５９５とを有する。パッド５１０が上記した技術のいずれかにより誘電フィルム５７０または熱スプレッダに配置されてから、誘電フィルム５００および熱スプレッダ５２０は、誘電フィルムの外側部が第１の面に位置しかつ結合窓５５０がチップの接点と整合されるように整合される。リード５９５はチップの接点に結合される。結合窓は、リードの結合後に、フィルム５００に接着し、かくして、フィルム５００の連続部を形成するはんだマスク材料のような別の誘電材料のシート５４０により閉止される。パッド５１０は、典型的にはリードの結合前に、対をなすプラテン（図示せず）の一方が第１の面５７０とは反対側の熱スプレッダの後面に当接しかつ他方のプラテンが端子５９０に当接するように、プラテン間に熱スプレッダ５２０とフィルム５００とを係合させることにより第１の面５７０に対して圧縮される。この圧縮により、端子は共面整合される。上記したように、液体の順応性充填材５６０はパッド間のチャンネルに注入され、プラテンが系を圧縮保持している状態で硬化される。この実施例においては、パッドはシート５４０とチップ５３０との間のインターフェースには設けられない。はんだマスク５４０その他の適宜の手段が結合窓５５０に配置される場合には、順応性充填材５６０が隣接するパッド５１０間に注入され、チップ５３０を同時に封入した状態で平坦な順応性界面を形成する。
本発明の幾つかの実施例を詳細に説明したが、上記した本発明から逸脱しない数多くの変更例および均等例が存在することは当業者に明らかである。従って、本発明は上記説明に限定されるものではなく、請求の範囲によってのみ限定されるものである。
本発明は、半導体チップその他の電子構成素子の装着に利用することができる。
本発明に係る、複数の順応性パッドを有する順応性半導体チップインターフェースの一の実施例を示す側面図。 本発明に係る、順応性パッドに硬化性液体が充填されている、図１に示す実施例の側面図。 本発明の別の実施例に係る、順応性パッドを形成するのに使用するマスクとエラストマを示す側面図。 本発明の別の実施例に係る、順応性パッドを形成するのに使用するマスクとエラストマを示す側面図。 本発明の別の実施例に係る、幾つかの異なるパッドの形状と、端子の位置に対するかかるパッドの整合を示す平面図。 本発明の別の実施例に係る、幾つかの異なるパッドの形状と、端子の位置に対するかかるパッドの整合を示す平面図。 本発明の別の実施例に係る、幾つかの異なるパッドの形状と、端子の位置に対するかかるパッドの整合を示す平面図。 本発明の別の実施例に係る、支持構造体および順応性パッドを示す斜視図および側面図。 本発明の別の実施例に係る、支持構造体および順応性パッドを示す斜視図および側面図。 複数の封入チップが順応性パッドに当接されている、図５Ａおよび５Ｂに示す実施例を示す側面図。 本発明の別の実施例に係る、ウエハと支持構造体との間に形成される順応性インターフェースを示す側面図。 本発明の別の実施例に係る、保持素子の孔内に配置された複数の順応性パッドを示す側面図。 熱スプレッダ（ｓｐｒｅａｄｅｒ）と支持構造体との間に順応性インターフェースを有する本発明の別の実施例を示す側面図。

Claims (40)

  1. 第１の面を有する第１の支持構造体（１００）と第１の支持構造体の第１の面に配置される多孔弾性層とを提供する工程と、
    第２の支持構造体（１２０）の第２の面を多孔層に当接させる工程とを備える半導体チップの順応性インターフェースを形成する方法であって、
    当接工程の後に第１の硬化性液体（１７０）を多孔層内に配置させる工程を備えることを特徴とする方法。
  2. 第１の液体は硬化性エラストマまたは硬化性ゲル封入材であることを特徴とする請求項１に記載の方法。
  3. ３．配置工程に先立ち減圧環境を提供する工程を更に備えることを特徴とする請求項１に記載の方法。
  4. ４．多孔弾性層は複数の順応性誘電パッド（１１０）を有し、パッドは相互間にチャンネルを画成し、第１の硬化性液体はチャンネル間に配置されることを特徴とする請求項１に記載の方法。
  5. チャンネル間に第１の液体が導入されてから第１の液体を少なくとも部分的に硬化させて順応性層を支持構造体間に形成する工程を更に備えることを特徴とする請求項４に記載の方法。
  6. 配置工程に先立ち第１と第２の支持構造体（１００、１２０）との間で順応性パッド（１１０）を圧縮する工程を更に備えることを特徴とする請求項５に記載の方法。
  7. 圧縮工程は１対の対向するプラテン（１０７、１２７）との間で第１および第２の支持構造体を係合させかつプラテンを互いに付勢する工程を有することを特徴とする請求項６に記載の方法。
  8. 第１の支持構造体は第２の支持構造体から離隔した第２の面に複数の端子（１４０）を有し、プラテンの一方（１０７）は配置工程の前に端子を互いに略共面整合させるように端子に当接することを特徴とする請求項７に記載の方法。
  9. 圧縮工程はパッドが端子を前記略共面整合状態に保持するように順応性パッドを硬化する工程を含むことを特徴とする請求項８に記載の方法。
  10. 第１の支持構造体はフレキシブルな誘電シートであることを特徴とする請求項９に記載の方法。
  11. 前記第１の支持構造体を提供する工程は、
    複数の貫通孔を有し、支持構造体（１００）の第１の面に配置されるマスク（８０）を提供する工程と、
    マスクの孔に第２の硬化性液体を充填する工程と、
    マスクを除去する工程と、
    第２の液体を少なくとも部分的に硬化させて順応性パッド（１１０）を形成する工程とを含むことを特徴とする請求項１に記載の方法。
  12. 第２の液体を硬化させる工程は第２の液体を１００乃至１８０℃に加熱する工程を含むことを特徴とする請求項１１に記載の方法。
  13. 第２の液体を硬化させる工程は第２の液体を紫外線に暴露する工程を含むことを特徴とする請求項１１に記載の方法。
  14. 第２の液体を硬化させる工程は紫外線と熱の組み合わせを使用して第２の液体を少なくとも部分的に硬化させる工程を含むことを特徴とする請求項１１に記載の方法。
  15. 充填工程は第２の液体がマスクの孔を充填するようにマスクの露出面を介して第２の液体を塗布する工程を含み、マスク（８５）の孔（９５）は露出面が小さな直径を有し、誘電シートの第１の面に隣接する面が大きな直径を有することを特徴とする請求項１１項に記載の方法。
  16. 第２の支持構造体（１２０）は第１の面に複数の接点（１３０）を有する半導体チップであることを特徴とする請求項１０に記載の方法。
  17. 配置工程に先立ち各接点（１３０）を１つの端子（１４０）に電気的に接続する工程を更に備えることを特徴とする請求項１６に記載の方法。
  18. 当接工程は順応性パッドが接点を覆うことがないようにチップを整合させる工程を含むことを特徴とする請求項１７に記載の方法。
  19. チップを順応性パッドに対して圧縮する前にチップを加熱して、部分硬化したパッドをより完全に硬化させるとともにチップに接着させる工程を更に備えることを特徴とする請求項１８に記載の方法。
  20. 第２の支持構造体は第１の側にくぼみを有する熱スプレッダ（５２０）を含み、更に接点が第１の支持構造体（５４０）の第１の面に向けて外方を向くように第１の面に接点を有する半導体チップ（５３０）をくぼみに配置する工程を更に備えることを特徴とする請求項１０に記載の方法。
  21. 熱スプレッダを順応性パッドに対して圧縮する前に熱スプレッダを加熱し、部分硬化したパッドをより完全に硬化させるとともに熱スプレッダに接着させる工程を更に備えることを特徴とする請求項２０に記載の方法。
  22. 配置工程に先立ち各接点を１つの端子（５４０）に電気的に接続する工程を更に備えることを特徴とする請求項２０に記載の方法。
  23. 第２の支持構造体の第２の面を接点を有する半導体チップの接点担持面に被着する工程を更に備えることを特徴とする請求項１０に記載の方法。
  24. 第２の支持構造体はフレキシブルな誘電シートであることを特徴とする請求項２３に記載の方法。
  25. 提供する工程は、
    透通する複数の孔を有する保持素子（４００）を提供する工程と、
    保持素子の孔に硬化性液体エラストマを充填する工程と、
    エラストマを硬化させる工程と、
    硬化工程の後にエラストマを誘電シートの第１の面に被着する工程とを更に含むことを特徴とする請求項１に記載の方法。
  26. 前記第１の支持構造体は前記第１の面と第２の面とを有し、第２の面は複数の端子（２６０）を有し、前記提供工程は複数の順応性パッドを支持構造体の第１の面に取着する工程を含み、パッドは相互間にチャンネルを画成し、前記第２の支持構造体はそれぞれが接点担持面と外面に接点とを有する複数の分離した半導体チップ（２４０）を含み、チップは接点担持面が共通する方向を向くとともに第１のチップ面を画成するようにアレイに配置されており、前記当接工程は第１のチップ面を順応性パッドに当接させる工程を含み、前記配置工程は当接工程の後にチャンネル間に液体を配置する工程を含むことにより半導体チップと支持構造体が１つの集成体を画成し、前記方法は各端子を１つの接点に電気的に接続する工程を更に備えることを特徴とする、複数の半導体チップの順応性インターフェースを形成する請求項１に記載の方法。
  27. 液体がチャンネル間に導入された後に液体を硬化させることにより順応性層を第１のチップ面と支持構造体との間に形成する工程を更に備えることを特徴とする請求項２６に記載の方法。
  28. 硬化工程の後に１つの集成体を少なくとも１つのチップをそれぞれ有する個々の部品に細分割する工程を更に備えることを特徴とする請求項２７に記載の方法。
  29. 第１の支持構造体はフレキシブルな誘電シートであり、当接工程は順応性パッドを第１のチップ面と圧縮する工程を含むことを特徴とする請求項２８に記載の方法。
  30. 前記第１の支持構造体（３００）は前記第１の面と第２の面とを有し、第２の面は複数の端子（３０５）を有し、
    前記提供工程は複数の順応性パッド（３２０）を支持構造体の第１の面に取着する工程を含み、パッドは相互間にチャンネルを画成し、
    前記第２の支持構造体は複数の接点をそれぞれ有する複数の一体性半導体チップを含むウエハ（３５０）であり、前記当接工程は前記ウエハを順応性パッドに当接する工程を含み、
    前記方法は各接点を１つの端子に電気的に接続する工程を更に備え、
    前記配置工程は電気接続工程の後に前記液体をチャンネル間に配置する工程を含むことを特徴とする請求項１に記載の方法。
  31. 液体がチャンネル間に導入された後に液体を硬化させることにより順応性層をウエハと支持構造体との間に形成する工程を更に備えることを特徴とする請求項３０に記載の方法。
  32. 硬化工程の後にウエハを個々のチップに細分割する工程を更に備えることを特徴とする請求項３１に記載の方法。
  33. 支持構造体はフレキシブルな誘電シートであり、当接工程は配置工程の前に順応性パッドをウエハの第１面と誘電シートとの間で圧縮する工程を含むことを特徴とする請求項３１に記載の方法。
  34. 第１の面を有する第１の支持構造体（１００）と、
    支持構造体の第１の面に取着され、相互間にチャンネル（１１７）を画成する複数の順応性誘電パッド（１１０）と、
    順応性パッドに当接される第２の構造体（１２０）の第１の面と、
    チャンネル内に配置された順応性充填材とを備えることを特徴とする半導体チップの順応性インターフェース。
  35. 充填材は完全にもしくは部分的に硬化されたエラストマまたはゲル封入材であることを特徴とする請求項３４に記載のインターフェース。
  36. 第１の支持構造体は第２の面を有する複数の端子（１４０、２０７）を有するフレキシブルな誘電シート（１００、２００）であることを特徴とする請求項３４に記載のインターフェース。
  37. 第２の支持構造体は第１の面に複数の接点を有する半導体チップであることを特徴とする請求項３６に記載のインターフェース。
  38. 第２の支持構造体は第１の側にくぼみを有する熱スプレッダ（５２０）であり、熱スプレッダは更に接点が第１の支持構造体の第１の面と対応するようにくぼみ内に配置された接点を第１の面に有する半導体チップを有することを特徴とする請求項３６に記載のインターフェース。
  39. 第２の支持構造体はフレキシブルな誘電シート（５４０）であり、第２の支持構造体の第２の面は接点を有する半導体チップの接点担持面に被着されることを特徴とする請求項３５に記載のインターフェース。
  40. 第２の支持構造体は接点担持面に複数の接点をそれぞれ有する複数の分離した半導体チップ（２４０）を備えることを特徴とする請求項３５に記載のインターフェース。
JP2003436008A 1994-09-20 2003-11-26 半導体チップの順応性インターフェースを形成する方法 Expired - Lifetime JP4056467B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30943394A 1994-09-20 1994-09-20
US08/365,699 US5659952A (en) 1994-09-20 1994-12-29 Method of fabricating compliant interface for semiconductor chip

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8511045A Division JPH10506236A (ja) 1994-09-20 1995-09-20 半導体チップの順応性インターフェース

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007239062A Division JP4708401B2 (ja) 1994-09-20 2007-09-14 半導体チップの順応性インターフェースを形成する方法

Publications (2)

Publication Number Publication Date
JP2004186700A true JP2004186700A (ja) 2004-07-02
JP4056467B2 JP4056467B2 (ja) 2008-03-05

Family

ID=26976814

Family Applications (3)

Application Number Title Priority Date Filing Date
JP8511045A Pending JPH10506236A (ja) 1994-09-20 1995-09-20 半導体チップの順応性インターフェース
JP2003436008A Expired - Lifetime JP4056467B2 (ja) 1994-09-20 2003-11-26 半導体チップの順応性インターフェースを形成する方法
JP2007239062A Expired - Lifetime JP4708401B2 (ja) 1994-09-20 2007-09-14 半導体チップの順応性インターフェースを形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP8511045A Pending JPH10506236A (ja) 1994-09-20 1995-09-20 半導体チップの順応性インターフェース

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007239062A Expired - Lifetime JP4708401B2 (ja) 1994-09-20 2007-09-14 半導体チップの順応性インターフェースを形成する方法

Country Status (8)

Country Link
US (4) US5659952A (ja)
EP (1) EP0800754B1 (ja)
JP (3) JPH10506236A (ja)
KR (1) KR100384255B1 (ja)
AT (1) ATE261649T1 (ja)
AU (1) AU3592895A (ja)
DE (1) DE69532682T2 (ja)
WO (1) WO1996009746A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807502B2 (en) 2007-05-17 2010-10-05 Micron Technology, Inc. Method for fabricating semiconductor packages with discrete components

Families Citing this family (226)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US5994222A (en) * 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
US6127724A (en) 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6266872B1 (en) 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) * 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6182546B1 (en) 1997-03-04 2001-02-06 Tessera, Inc. Apparatus and methods for separating microelectronic packages from a common substrate
FR2765399B1 (fr) * 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
JP2954108B2 (ja) * 1997-09-22 1999-09-27 九州日本電気株式会社 半導体装置およびその製造方法
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
JP2978861B2 (ja) * 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
WO1999023696A1 (fr) * 1997-10-30 1999-05-14 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6300231B1 (en) 1998-05-29 2001-10-09 Tessera Inc. Method for creating a die shrink insensitive semiconductor package and component therefor
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6189772B1 (en) * 1998-08-31 2001-02-20 Micron Technology, Inc. Method of forming a solder ball
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6674158B2 (en) * 1998-09-03 2004-01-06 Micron Technology, Inc. Semiconductor die package having a UV cured polymeric die coating
CN1134833C (zh) * 1998-09-30 2004-01-14 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
US6284173B1 (en) * 1998-11-06 2001-09-04 Nordson Corporation Method for vacuum encapsulation of semiconductor chip packages
US5999415A (en) * 1998-11-18 1999-12-07 Vlsi Technology, Inc. BGA package using PCB and tape in a die-down configuration
US6069407A (en) * 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
EP1030349B2 (de) 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
EP1018760A1 (de) * 1999-01-07 2000-07-12 Alphasem AG Verfahren und Vorrichtung zum Verkapseln eines elektronischen Bauteils, insbesondere eines Halbleiterchips
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6492251B1 (en) 1999-03-10 2002-12-10 Tessera, Inc. Microelectronic joining processes with bonding material application
US6255142B1 (en) 1999-10-29 2001-07-03 Nordson Corporation Method for underfilling semiconductor devices
US6373142B1 (en) * 1999-11-15 2002-04-16 Lsi Logic Corporation Method of adding filler into a non-filled underfill system by using a highly filled fillet
US6507113B1 (en) * 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
US6602740B1 (en) 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6560108B2 (en) 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US6716671B2 (en) 2000-03-17 2004-04-06 Tessera, Inc. Methods of making microelectronic assemblies using compressed resilient layer
US6529027B1 (en) 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6710456B1 (en) 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
KR20040017281A (ko) * 2001-07-09 2004-02-26 노드슨 코포레이션 진공 보조 장치를 사용하여 전자 소자를 언더필링시키기위한 방법 및 장치
FR2828334A1 (fr) * 2001-08-03 2003-02-07 Schlumberger Systems & Service Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US7605479B2 (en) * 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
TW504824B (en) * 2001-11-21 2002-10-01 Siliconware Precision Industries Co Ltd Semiconductor package having chip cracking prevention member
JP3727587B2 (ja) * 2001-12-28 2005-12-14 シャープ株式会社 半導体装置の実装方法
DE10201204A1 (de) * 2002-01-14 2003-07-31 Infineon Technologies Ag Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6861278B2 (en) * 2002-04-11 2005-03-01 Nordson Corporation Method and apparatus for underfilling semiconductor devices
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6677522B1 (en) * 2002-09-26 2004-01-13 International Business Machines Corporation Package for electronic component
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6821816B1 (en) * 2003-06-13 2004-11-23 Delphi Technologies, Inc. Relaxed tolerance flip chip assembly
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
KR101078621B1 (ko) 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US7129576B2 (en) 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7201583B2 (en) * 2003-12-31 2007-04-10 Intel Corporation Three-dimensional flexible interposer
US6981880B1 (en) * 2004-06-22 2006-01-03 International Business Machines Corporation Non-oriented wire in elastomer electrical contact
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US20060138643A1 (en) * 2004-12-28 2006-06-29 Daoqiang Lu One step capillary underfill integration for semiconductor packages
KR101267651B1 (ko) * 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
DE102006043215A1 (de) * 2006-09-11 2008-03-27 Qimonda Ag Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
DE102006053916B3 (de) * 2006-11-15 2008-06-19 Qimonda Ag Verfahren zum Herstellen einer Klebefläche auf einer Oberfläche eines Die-Trägers
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
US7834447B2 (en) * 2007-05-22 2010-11-16 Centipede Systems, Inc. Compliant thermal contactor
US7719816B2 (en) 2007-05-22 2010-05-18 Centipede Systems, Inc. Compliant thermal contactor
EP2637202A3 (en) 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8039938B2 (en) * 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
US8698322B2 (en) * 2010-03-24 2014-04-15 Oracle International Corporation Adhesive-bonded substrates in a multi-chip module
US8053283B2 (en) * 2010-03-25 2011-11-08 International Business Machines Corporation Die level integrated interconnect decal manufacturing method and apparatus
US8860193B2 (en) * 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8228682B1 (en) * 2010-08-20 2012-07-24 Xilinx, Inc. Electronic assembly with trenches for underfill material
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9820384B2 (en) * 2013-12-11 2017-11-14 Intel Corporation Flexible electronic assembly method
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
US10340212B2 (en) * 2017-11-28 2019-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a heat dissipation structure
US11516926B2 (en) * 2018-11-30 2022-11-29 Innolux Corporation Method for manufacturing flexible circuit board

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4300153A (en) * 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
JPS56160048A (en) * 1980-05-15 1981-12-09 Citizen Watch Co Ltd Mounting structure of integrated circuit
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4381602A (en) * 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
US4535350A (en) * 1981-10-29 1985-08-13 National Semiconductor Corporation Low-cost semiconductor device package and process
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US4790855A (en) * 1986-09-03 1988-12-13 Jolly David F Total elastic support member for use with an orthopedic device
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
JPH01155633A (ja) * 1987-12-14 1989-06-19 Hitachi Ltd 半導体装置
JPH01164054A (ja) * 1987-12-21 1989-06-28 Hitachi Ltd 集積回路
JPH01235261A (ja) * 1988-03-15 1989-09-20 Hitachi Ltd 半導体装置及びその製造方法
JPH01253926A (ja) * 1988-04-04 1989-10-11 Mitsui Toatsu Chem Inc 半導体装置のリードフレーム
JPH01278755A (ja) * 1988-05-02 1989-11-09 Matsushita Electron Corp リードフレームおよびこれを用いた樹脂封止型半導体装置
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JPH0256941A (ja) * 1988-08-20 1990-02-26 Matsushita Electric Works Ltd 半導体素子の封止方法
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02278750A (ja) * 1989-04-19 1990-11-15 Nec Corp チップキャリア
US5082811A (en) * 1990-02-28 1992-01-21 E. I. Du Pont De Nemours And Company Ceramic dielectric compositions and method for enhancing dielectric properties
JPH0797649B2 (ja) * 1990-03-07 1995-10-18 三菱電機株式会社 半導体圧力センサ装置およびその製造方法
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
JPH0433348A (ja) * 1990-05-29 1992-02-04 Sharp Corp 半導体装置
JP2892117B2 (ja) * 1990-08-01 1999-05-17 株式会社東芝 半導体装置の製造方法
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP2786734B2 (ja) * 1990-09-28 1998-08-13 株式会社東芝 半導体装置
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5265329A (en) * 1991-06-12 1993-11-30 Amp Incorporated Fiber-filled elastomeric connector attachment method and product
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
JP2927081B2 (ja) * 1991-10-30 1999-07-28 株式会社デンソー 樹脂封止型半導体装置
JPH05175280A (ja) * 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
JP3339881B2 (ja) * 1992-07-16 2002-10-28 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3151219B2 (ja) * 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
JP3445641B2 (ja) * 1993-07-30 2003-09-08 株式会社デンソー 半導体装置
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5431571A (en) * 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US6255738B1 (en) * 1996-09-30 2001-07-03 Tessera, Inc. Encapsulant for microelectronic devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807502B2 (en) 2007-05-17 2010-10-05 Micron Technology, Inc. Method for fabricating semiconductor packages with discrete components
US7964946B2 (en) 2007-05-17 2011-06-21 Micron Technology, Inc. Semiconductor package having discrete components and system containing the package
US8174105B2 (en) 2007-05-17 2012-05-08 Micron Technology, Inc. Stacked semiconductor package having discrete components

Also Published As

Publication number Publication date
US6133639A (en) 2000-10-17
EP0800754B1 (en) 2004-03-10
US6723584B2 (en) 2004-04-20
EP0800754A4 (en) 1999-06-09
JP4708401B2 (ja) 2011-06-22
JP2008060585A (ja) 2008-03-13
KR970706713A (ko) 1997-11-03
WO1996009746A1 (en) 1996-03-28
JPH10506236A (ja) 1998-06-16
DE69532682D1 (de) 2004-04-15
ATE261649T1 (de) 2004-03-15
US20030027374A1 (en) 2003-02-06
EP0800754A1 (en) 1997-10-15
KR100384255B1 (ko) 2003-08-19
AU3592895A (en) 1996-04-09
US5659952A (en) 1997-08-26
US6525429B1 (en) 2003-02-25
JP4056467B2 (ja) 2008-03-05
DE69532682T2 (de) 2005-04-14

Similar Documents

Publication Publication Date Title
JP4056467B2 (ja) 半導体チップの順応性インターフェースを形成する方法
US7368818B2 (en) Methods of making microelectronic assemblies including compliant interfaces
US6521480B1 (en) Method for making a semiconductor chip package
US5915170A (en) Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6012224A (en) Method of forming compliant microelectronic mounting device
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US7413926B2 (en) Methods of making microelectronic packages
KR101411482B1 (ko) 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법
JP2000517457A (ja) 等方性導電接着剤を使用して電気的相互接続を形成する方法およびそれにより形成される接続
EP1172851A2 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
US20060108698A1 (en) Microelectronic assemblies and methods of making microelectronic assemblies
EP1503412A2 (en) Semiconductor device and manufacturing method of the same
JP3826458B2 (ja) ダイボンディング材を接着する方法
JP4656766B2 (ja) 半導体装置の製造方法
JPH0532903B2 (ja)
KR20010068515A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050825

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term