KR100337253B1 - 레이저 처리 방법 및 시스템 - Google Patents

레이저 처리 방법 및 시스템 Download PDF

Info

Publication number
KR100337253B1
KR100337253B1 KR1020010003788A KR20010003788A KR100337253B1 KR 100337253 B1 KR100337253 B1 KR 100337253B1 KR 1020010003788 A KR1020010003788 A KR 1020010003788A KR 20010003788 A KR20010003788 A KR 20010003788A KR 100337253 B1 KR100337253 B1 KR 100337253B1
Authority
KR
South Korea
Prior art keywords
semiconductor
substrate
laser beam
amorphous silicon
temperature
Prior art date
Application number
KR1020010003788A
Other languages
English (en)
Inventor
데라모또사또시
오따니히사시
미야나가아끼하루
하마따니도시지
야마자끼순페이
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6198042A external-priority patent/JP3034765B2/ja
Priority claimed from JP19804394A external-priority patent/JP3295241B2/ja
Priority claimed from JP25614894A external-priority patent/JP3683605B2/ja
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Application granted granted Critical
Publication of KR100337253B1 publication Critical patent/KR100337253B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

레이저 처리 장치는 가열 챔버, 레이저 조사용 챔버 및 로보트 아암을 제공하는데, 레이저 광선으로 조사될 실리콘 막이 형성되는 기판의 온도는 레이저 광선으로 실리콘을 조사함으로서 가열 챔버내에서 450 내지 750℃ 온도로 형성되기 때문에, 단일 결정체를 갖는 실리콘막 또는, 단일 결정체로서 간주될 수 있는 실리콘 막을 얻을 수 있다.

Description

레이저 처리 방법 및 시스템 {Laser processing method}
본 발명은 레이저 광선으로 반도체를 조사하여 여러 종류의 가열(annealing)을 실행하는 기술에 관한 것이다.
상기와 같은 레이저 광선으로 반도체를 조사하여 여러 종류의 가열 처리를 실행하는 기술은 이미 공지되어 있다. 예를 들어, 다음 기술은 공지되어 있다. 즉, 플라즈마 CVD에 의해 유리 기판상에 형성된 비정질 실리콘막(a-Si막)을 레이저 광선으로 조사하여 결정화된 실리콘막으로 변환시키는 기술과, 불순물 이온 도핑 이후에 가열 처리하는 기술 등이 공지되어 있다. 상기와 같은 레이저 광선을 이용하는 여러 종류의 가열 기술과 레이저 광선 조사용 장치로서, 본 발명의 출원인에 의해 출원된 일본 특허 출원 제 Hei 6-51238호에 기술되어 있다.
레이저 광선을 이용하는 각각의 종류의 가열 처리는 베이스 기판에 대하여 열적 손상(thermal damage)을 일으키지 않기 때문에, 유리 기판 등과 같은 열에 약한 재료가 기판으로서 이용되는 경우에 상기 처리는 유용한 기술이 된다. 그러나, 항상 일정한 레벨로 가열 효과를 유지하기 어려운 문제가 있다. 또한, 비정질 실리콘막이 레이저 광선으로 그 비정질 실리콘 조사하여 결정화될 때, 필요로 하는 양호한 결정성을 항상 얻기는 어렵다. 따라서, 보다 양호한 결정성을 갖는 결정화된 실리콘막을 안정하게 얻기 위한 기술이 요구되었다.
본 발명의 목적은 다음과 같이 기재된 문제점을 최소한 하나 이상 해소하기 위함이다.
가) 레이저 광선으로 반도체를 조사하여 반도체를 가열 기법으로 항상 일정한 효과를 제공할 수 있어야 하고;
나) 레이저 광선으로 비정질 실리콘막을 조사하여 얻어진 결정화된 실리콘막의 결정성 보다 높일 수 있어야 한다.
도 1은 본 발명의 제 1 실시예의 레이저 처리 시스템의 상면도.
도 2는 본 발명의 제 1 실시예의 레이저 처리 시스템의 횡단면도.
도 3은 본 발명의 제 1 실시예의 레이저 처리 시스템의 횡단면도.
도 4는 본 발명의 제 1 실시예의 레이저 처리 시스템의 블럭도.
도 5는 본 발명의 제 1 실시예의 레이저 처리 시스템의 레이저 광학 시스템의 도면.
도 6a 내지 도 6c는 본 발명의 제 2 실시예에 따라 한 기판상에 결정화된 실리콘막을 형성하기 위한 단계를 설명하는 횡단면도.
도 7a 내지 도 7c는 제 2 실시예에 따라 박막 트랜지스터를 형성하기 위한 단계를 설명하는 횡단면도.
도 8a 내지 도 8c는 제 3 실시예에 따라 한 기판상에 결정화된 실리콘막을 형성하기 위한 단계를 설명하는 횡단면도.
도 9a 내지 도 9d는 제 3 실시예에 따라 박막 트랜지스터를 형성하기 위한 단계를 설명하는 횡단면도.
도 10a 내지 도 10c는 본 발명의 제 4 실시예에 따라 한 기판상에 결정화된실리콘막을 형성하기 위한 단계를 설명하는 횡단면도.
도 11는 본 발명의 제 5 실시예에 따른 액정 디스플레이의 개략도.
도 12a 내지 도 12d는 본 발명의 제 6 실시예에 따라 한 기판상에 결정화된 실리콘막을 형성하기 위한 단계를 설명하는 횡단면도.
도 13a 내지 도 13d는 본 발명의 제 7 실시예에 따라 한 기판상에 결정화된 실리콘막을 형성하기 위한 단계를 설명하는 횡단면도.
도 14a 내지 도 14c는 본 발명의 제 7 실시예에 따라 박막 트랜지스터를 형성하기 위한 단계를 설명하는 횡단면도.
도 15a 내지 도 15d는 본 발명의 제 8 실시예에 따라 한 기판상에 결정화된 실리콘막을 형성하기 위한 단계를 설명하는 횡단면도.
도 16a 내지 도 16d는 본 발명의 제 8 실시예에 따라 박막 트랜지스터를 형성하기 위한 단계를 설명하는 횡단면도.
도 17a 내지 도 17d는 본 발명의 제 9 실시예에 따라 한 기판상에 결정화된 실리콘막을 형성하기 위한 단계를 설명하는 횡단면도.
도 18은 본 발명의 제 10 실시예의 레이저 처리 시스템의 상면도.
도 19는 본 발명의 제 10 실시예의 레이저 처리 시스템의 횡단면도.
도 20은 본 발명의 제 10 실시예의 레이저 처리 시스템의 횡단면도.
도 21은 본 발명의 제 11 실시예의 레이저 처리 시스템의 상면도.
도 22는 레이저 광선으로 조사되는(irradiated) 비정질 실리콘막으로부터 실리콘막 상에 입사된 레이저 광선의 밀도까지 상승하는 라만 스펙트럼(Ramanspectra)의 밀도 관계(상대 값)를 나타내는 그래프.
도 23은 레이저 광선으로 조사되는 비정질 실리콘막으로부터 실리콘막 상에 입사된 레이저 광선의 밀도까지 상승하는 라만 스펙트럼(Raman spectra) 밀도의 절반값 폭(상대 값)를 나타내는 그래프.
도 24는 결정화된 실리콘막의 제조 상태와 결정화된 실리콘막의 스핀 밀도 사이의 관계를 도시한 리스트.
도 25는 레이저 처리 장치의 상면도.
도 26은 레이저 처리 장치의 횡단면도.
도 27은 레이저 처리 장치의 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
100 : 기판 101 : 반송-반입 챔버
104 : 가열 챔버 105 : 카세트
106 : 로보트 아암 107 : 레이저 광선 조사
109 : 스테이지 111 : 리프트
115 내지 118 : 배기 시스템 119 내지 122 : 진공 펌프
123 : 게이트 밸브 125 : 정렬 수단
150 : 합성 석영 윈도우 602 : 실리콘 산화막
603 : 비정질 실리콘막 604 : 산화막
605 : 수막(water film) 607 : 결정화된 실리콘막
발명의 요약
본 명세서에 기재된 본 발명의 제 1 실시예는, 결정화를 위해 비정질 실리콘막을 열처리하는 단계와; 레이저 광선으로 결정화된 실리콘막을 조사하는 단계를 조사하는 단계를 포함하는 방법이다. 상기 방법은 레이저 광선의 조사동안 시료가 열처리의 온도의 ±100℃ 내에 유지되는 것을 특징으로 한다.
상기 기술한 것처럼 구성된 제 1 실시예에 있어서, 결정화 단계동안 수행되는 열처리의 온도는 450 내지 750℃로 되도록 선택될 수 있다.
상기 온도의 상한값은 기판의 최고 내열 온도까지 제한된다. 유리로 만들어진 기판이 이용되는 경우, 그 상한값은 약 600℃ 이다. 생산성을 고려할 때, 상기 온도는 550℃ 이상이 바람직하다. 그러므로, 유리 기판이 이용될 경우에는 약 550 내지 600℃ 의 온도에서 가열 온도를 실행하는 것이 바람직하다. 레이저 조사동안, 상기 가열 온도는 약 550 내지 600℃로 설정하는 것이 바람직하다. 약 450℃의 온도로부터 시작하는 가열은 실제에 이용될 수 있다. 따라서, 상기 가열 온도는 550℃ ±100℃ 의 범위에 있는 것이 바람직하다.
본 명세서에 기재된 발명의 제 2 실시예는, 비정질 실리콘막을 결정화하기 위해 600℃ 이하의 온도에서 비정질 실리콘막을 열처리하는 단계와; 레이저, 광선으로 결정화된 실리콘막을 조사하는 단계를 포함하는 방법이다. 상기 방법은 레이저 조사동안, 시료가 가열 처리 온도의 ±100℃ 이내로 유지되는 것을 특징으로 한다.
본 명세서에 기재된 발명의 제 3 실시예는, 비정질 실리콘막을 결정화하기 위하여 비정질 실리콘막을 열처리하는 단계; 최소한 결정화된 실리콘막의 영역에 불순물 이온을 주입하는 단계와; 레이저 광선으로 이온-주입된 영역을 조사하는 단계를 포함하는 방법이다. 상기 방법은 레이저 조사동안, 시료가 열처리 온도의 ±100℃ 이내에 유지되는 것을 특징으로 한다.
본 명세서에 기재된 제 4 실시예는 비정질 실리콘막을 결정화하기위해 비정질 실리콘막을 열처리하는 단계; 최소한 결정화된 실리콘막의 영역으로 불순물 이온을 주입하는 단계와; 레이저 광선으로 이온-주입된 영역을 조사하는 단계를 포함하는 방법이다. 상기 방법은 레이저 조사동안, 시료가 열처리 온도의 ±100℃ 이내로 유지되는 것을 특징으로 한다.
본 명세서에 기재된 본 발명의 제 5 실시예는, 선형 횡단면을 갖는 레이저 비임으로 비정질 실리콘막을 조사하면서, 연속으로 조사된 영역을 결정화하기 위해 비정질 실리콘막의 한 측면으로부터 반대 측면으로 여러 단계에서 레이저 비임을 이동시키는 단계를 포함하는 방법이다. 상기 방법은 조사된 표면을 450℃ 이상 가열하는 동안 레이저 조사가 실행되는 것을 특징으로 한다.
상기 기재한 것 처럼 구성된 제 5 실시예에 있어서, 선형 횡단면의 레이저 비임은 여러 단계에서 이동되고, 상기 막 상에 충돌하여 형성된다. 결과적으로, 레이저 광선으로 필요한 영역을 효과적으로 조사시킬 수 있다. 보통, 조사된 표면의 온도는 약 600℃로 제한된다. 그러나, 그들 온도는 기판의 재료에 의해 제한된다. 보다 높은 온도를 이용할 수도 있다.
본 명세서에 기재된 발명의 제 6 실시예는, 결정화를 촉진시키기 위해 금속 원소를 비정질 실리콘막으로 도입시키는 단계; 상기 비정질 실리콘막을 결정화시키기 위해 열처리하는 단계와;
레이저 광선으로 결정화된 실리콘막을 조사하는 단계를 포함하는 방법이다. 상기 방법은 레이저 조사동안, 시료가 열처리 온도의 ±100℃ 이내에 유지되는 것을 특징으로 한다.
상기 기재된 것 처럼 구동되는 제 6 실시예와, 다음 제 7 내지 제 10 실시예에 있어서, 결정화를 촉진시키기 위한 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au 로 구성된 그룹으로부터 선택된다. 그들 금속 원소중, 니켈은 가장 확실한 효과를 얻는 원소이다.
상기 기술한 구성에 있어서, 열처리 온도는 450℃에서 750℃ 까지의 범위내에 놓이도록 선택될 수 있다.
상기 온도의 상한값은 기판의 내열 온도로 제한된다. 유리 기판이 이용되는 경우에, 상한값은 크게 600℃ 이다. 생산성을 고려한 경우에는, 550℃ 보다 더 높은 상기 상한값이 되는 것이 바람직하다. 따라서, 유리 기판이 이용되는 경우에, 그 열처리는 약 550 내지 600℃ 의 온도로 실행하는 것이 바람직하다. 더우기,레이저 조사동안, 그 열처리 온도는 약 550 내지 600℃ 인 것이 바람직하다. 약 450℃ 의 온도로 개시하는 열처리는 실제 이용될 수 있다. 결과적으로, 550℃ ±100℃ 의 온도 범위내에서 기판을 열처리하는 것이 바람직하다.
본 명세서에 기재된 발명의 제 7 실시예는, 결정화를 촉진시키기 위한 금속 원소를 비정질 실리콘막으로 도입시키는 단계; 비정질 실리콘막을 결정화시키기 위해 600℃ 보다 낮은 온도에서 그 비정질 실리콘막을 열처리하는 단계와; 레이저 광선으로 상기 결정화된 실리콘막을 조사하는 단계를 포함하는 방법이다. 상기 방법은, 레이저 조사동안, 시료가 열처리 온도의 ±100℃ 이내에 유지되는 것을 특징으로 한다.
본 명세서에 기재된 발명의 제 8 실시예는, 결정화를 촉진시키기 위한 금속 원소를 비정질 실리콘막으로 도입시키는 단계, 상기 비정질 실리콘막을 결정화시키기 위해 그 비정질 실리콘막을 열처리하는 단계, 상기 결정화된 최소한의 영역으로 불순물 이온을 주입시키는 단계와, 상기 이온 주입된 영역을 레이저 광선으로 조사하는 단계를 포함하는 방법이다.
상기 방법은, 레이저 조사동안, 시료가 열처리 온도의 ±100℃ 이내에 유지되는 것을 특징으로 한다.
본 명세서에 기재된 발명의 제 9 실시예는, 결정화를 촉진시키기 위한 금속 원소를 비정질 실리콘막으로 도입시키는 단계; 상기 비정질 실리콘막을 결정화하기위해 그 비정질 실리콘막을 열처리하는 단계; 상기 결정화된 실리콘막의 최소한 일부 영역으로 불순물 이온을 주입시키는 단계와,
상기 이온-주입된 영역을 레이저 광선으로 조사하는 단계를 포함하는 방법이다. 상기 방법은, 레이저 조사동안, 시료가 열처리 온도의 ±100℃ 이내에 유리되는 것을 특징으로 한다.
본 명세서에 기재된 발명의 제 10 실시예는, 결화를 촉진시키기 위한 금속 원소를 비정질 실리콘막으로 도입시키는 단계; 선형 횡단면을 갖는 레이저 비임으로 상기 비정질 실리콘막을 조사하면서, 연속으로 조사되는 영역을 결정화하기 위해 여러 단계에서 레이저 비임을 비정질 실리콘막의 한 측면에서 반대 측면으로 이동시키는 단계를 포함하는 방법이다.
상기 방법은, 레이저 조사가 실행되면서 450℃ 이상으로 조사된 표면을 열처리하는 것을 특징으로 한다.
상기 기재된 것처럼 구성된 제 10 실시예에 있어서, 선형 횡단면의 레이저 비임은 여러 단계에서 이동되고, 원하는 영역상에 충돌하도록 형성된다. 결과적으로, 원하는 영역을 레이저 광선으로 효과적으로 조사된다. 통상적으로, 조사되는 표면의 온도는 약 600℃ 로 제한된다. 그러나, 그들 온도는 기판의 재료에 의해 제한된다. 보다 높은 온도도 이용될 수 있다.
본 발명의 제 11 실시예에 따른 레이저 처리 방법은 유리 기판에 형성된 실리콘막을 레이저 광선으로 조사하는 단계로 구성된다. 그 방법은 레이저 조사동안, 실리콘막이 455℃ 보다 높은 온도로 가열되고, 유리 기판의 스트레인포인트(strain point)보다 낮은 온도로 가열되는 것을 특징으로 한다.
본 발명의 제 12 실시예에 따른 레이저 처리 방법은, 유리 기판상에 형성된 실리콘막을 레이저 광선으로 조사하는 단계와, 그후 500℃ 보다 높고 유리 기판상의 스트레인 포인트 보다 낮은 온도로 상기 실리콘막을 열처리하는 단계를 포함한다.
상기 방법은 레이저 조사동안, 실리콘막 온도 455℃ 보다 높고 유리 기판상의 스트레인 포인트보다 낮은 온도로 가열되는 것을 특징으로 한다.
본 발명의 제 13 실시예에 따른 레이저 처리 방법은 유리 기판상에 형성된 실리콘막을 레이저 광선으로 조사하는 단계를 포함한다. 상기 방법은 레이저 조사동안, 실리콘막이 550℃ ±30℃ 온도에서 가열되는 것을 특징으로 한다.
본 발명의 제 14 실시예에 따른 레이저 처리 방법은 한 유리 기판상에 형성된 실리콘막을 레이저 광선으로 조사하는 단계와, 그후 550℃ ±30℃ 온도에서 실리콘막을 열처리하는 단계를 포함한다. 상기 방법은 레이저 조사동안, 실리콘막이 550℃ ±30℃ 온도에서 가열되는 것을 특징으로 한다.
본 발명의 제 15 실시예에 따른 레이저 처리 방법은, 유리 기판상에 실리콘막을 형성하는 단계, 상기 실리콘막을 소정의 온도까지 열처리하는 단계와, 소정의 온도를 유지하면서 실리콘막을 레이저 광선으로 조사하는 단계를 포함한다.
상기 방법은, 소정의 온도가 500℃ 보다 높으면서 유리 기판의 스트레인 포인트보다 낮은 것을 특징으로 한다.
본 발명의 제 16 실시예에 따른 레이저 처리 방법은, 유리 기판상에 실리콘막을 형성하는 단계; 상기 비정질 실리콘막을 결정화하기 위해 상기 비정질 실리콘막을 제 1 열처리하는 단계; 결정화된 실리콘막을 레이저 광선으로 조사하는 단계와; 그후 실리콘막을 제 2 열처리하는 단계를 포함한다. 상기 방법은 제 1 및 제 2 열처리 모두 또는 한 열처리가 500℃ 보다 높으면서 유리 기판의 스트레인 포인트보다 낮은 온도에서 이루어지는 것을 특징으로 한다. 또한, 상기 방법은, 455℃ 보다 높으면서 유리 기판의 스트레인 포인트보다 낮은 온도에서 기판을 열처리하면서 레이저 조사 단계가 실행되는 것을 특징으로 한다.
본 발명의 제 17 실시예에 따른 레이저 처리 방법은, 유리 기판상에 비정질 실리콘막을 형성하는 단계; 실리콘막의 결정화를 촉진시키기 위한 금속 원소를 비정질 실리콘막으로 도입시키는 단계, 비정질 실리콘막을 제 1 열처리하는 단계; 그후, 상기 결정화된 실리콘막을 레이저 광선으로 조사하는 단계와;
그후, 실리콘막을 제 2 열처리하는 단계를 포함한다. 상기 방법은 제 1 및 제 2 열처리 모두 또는 한 열처리는 500℃ 보다 높으면서 유리 기판의 스트레인 포인트보다 낮은 온도에서 이루어지는 것을 특징으로 한다. 또한, 상기 방법은 455℃ 보다 높으면서 유리 기판의 스트레인 포인트보다 낮은 온도에서 기판을 열처리하면서 레이저 조사 단계가 실행되는 것을 특징으로 한다.
상기 기술한 제 11 내지 17 실시예에 따른 레이저 처리 방법에 있어서, 유리 기판상에 형성된 실리콘막은 레이저 선으로 조사된다. 레이저 조사동안, 상기 기판은 455℃ 보다 높으면서 유리 기판의 스트레인 포인트보다 낮은 온도에서 열처리된다.
유리 기판상에 형성된 실리콘막은 유리 기판에 직접 형성되는 비정질 실리콘막 또는 결정화된 실리콘막이 될 수 있다. 선택적으로, 실리콘 산화막 또는, 실리콘 질화막과 같은 절연막은 유리 기판상에 버퍼막으로 형성될 수 있다. 비정질 실리콘막 또는 결정화된 실리콘막은 버퍼막 상에 형성된다.
상기 기판은 레이저 조사동안 455℃ 이상으로 가열되어, 레이저 조사의 가열 효과를 향상시킨다. 실리콘막은 레이저 광선으로 조사되어 실리콘막에 에너지를 전달한다.
상기 에너지는 실리콘막을 결정화하고, 실리콘막의 결정성을 증가시키거나, 실리콘막에 포함된 불순물을 활성화시킨다.
상기 열처리는 레이저 조사와 함께 이용된다. 상기는 레이저 조사의 효과를 향상시킬 수 있다.
비정질 실리콘막을 결정화하기 위해 248nm 파장을 갖는 KrF 엑시머 레이저 광선으로 비정질 실리콘막을 조사한다. 상기 비정질 실리콘막은 실리콘 산화막의 버퍼막 상에 형성되었고, 차례로 유리 기판상에 형성되었다.
도 22는 입사된 레이저 광선의 에너지 밀도에 대하여 실리콘막의 라만 밀도(상대 값)의 관계를 나타낸다. 그 라만 밀도 (상대 값)는 단결정 웨이퍼의 라만 밀도에 대한 실리콘막의 라만 밀도의 비율이다. 라안 밀도(상대 값)가 증가하는 경우, 결정성이 증가된다. 이것은, 레이저 광선의 밀도가 동일하게 유지될 때, 레이저 광선으로 조사하면서 기판(시료)을 가열하여 보다 높은 결정성의 실리콘막이 얻어지는 도 22의 그래프로부터 알 수 있다.
도 23은 입사 광선의 에너지 밀도에 대한 라만 스펙트럼의 절반-값 폭(상대 값)의 관계를 도시한다. 라만 스펙트럼의 절반-값 폭은 단-결정 웨이퍼로부터 얻어진 라만 스펙트럼의 폭에 대한 라만 스펙트럼의 피크의 절반값을 나타내는 폭의 비율이다. 이것은 그 절반-값 폭이 감소하게 될 때, 얻어지는 실리콘막이 보다 높은 결정성을 갖는다.
도 23의 그래프에서 알 수 있듯이, 우수한 결정성을 갖는 실리콘막은 레이저 광선을 조사함과 동시에 그 막을 가열함으로써 얻어진다. 본 실험은 레이저 광선 조사와 동시에 유도된 가열 온도가 455℃ 보다 큰, 바람직하게는 500℃ 이상 설정됨을 알 수 있다. 특히, 그 온도는 550℃ 보다 더 크다. 가열 처리가 550℃ 이상으로 행해질 때 확실한 효과를 얻는다.
기판을 가열하는 한 방법은 기판을 보유하는 홀더 또는 스테이지에 장착된 히터를 이용할 수 있다. 다른 방법은 적외선 또는, 그와 같은 것에 의해 조사되는 표면을 가열하는 단계를 포함한다. 정확하게, 그 가열 온도는 조사된 표면의 측정 온도이다. 그러나, 미세한 에러가 허용된다면, 그 기판의 측정 온도는 가열 온도로서 이용될 수 있다.
상기 가열이 레이저 광선의 조사와 동시에 일어나는 것은 유리 기판의 스트레인 포인트 이하로 바람직하게 실행되는데, 그 이유는, 가열 처리에도 불구하고 기판이 뒤틀림 또는 수축되는 것을 방지하기 때문이다. 예를 들어, 액티브 매트릭스 액정 디스플레이의 기판으로서 자주 이용되는 코닝 7059 유리는 593℃ 이 스트레인 포인트를 갖는다. 이 경우에, 593℃ 온도로 열처리하는 것이 바람직하다.
더욱이, 레이저 조사동안, 기판이 550℃ ±30℃ 온도에서 가열된다면, 바람직한 결과를 얻을 수 있다는 점은 이미 알고 있다.
특히, 실리콘막이 레이저 광선 조사 이전에 가열하여 결정화된다면, 우수한 결과를 얻을 수 있다. 상기 기재한 제 16 실시예에 따른 레이저 처리 방법에 있어서, 유리 기판상에 형성된 비정질 실리콘막은 열처리에 의해 제 1 결정화된다.
그후, 그 결정성은 레이저 광선 조사에 의해 보다 향상된다. 결과적으로, 그 막은 열처리된다. 상기 경우에, 얻어진 실리콘막의 결점 밀도는 감소된다.
제 17 실시예에 따른 레이저 처리 방법에 있어서, 비정질 실리콘막의 결정화를 촉진하는 촉매 원소는 실리콘막으로 도입된다. 그후, 비정질막을 결정화하기 위해 열처리된다.
결정화를 촉진시키는 금속 원소는, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au 로 구성된 그룹으로부터 선택된 하나 혹은 그 이상의 원소가 될 수 있다. 특히, 니켈(Ni)이 이용되는 경우에, 결정화된 실리콘막은 550℃ ±30℃ 온도에서 약 4시간동안 열처리를 수행하여 얻을 수 있다.
상기 기술한 원소를 도입하는 한 방법은 스퍼터링, 증착 또는, CVD 기법에 의해 비정질 실리콘막의 표면과 접촉하여 금속 원소를 포함하는 층 또는 금속 원소의 층 가운데 한 층을 형성하는 단계를 포함한다. 상기 기술한 원소를 도입하는 다른 방법은 비정질 실리콘막의 표면에 금속 원소를 포함하는 용액을 인가하고, 비정질 실리콘막의 표면과 접촉하여 금속 원소를 보유하는 단계를 포함한다.
도입되는 소량의 금속 원소가 설정되는데, 다음 이유에 대하여, 실리콘막 내의 금속 원소의 농도가 1 x 1016cm-3내지 5 x 1020cm-3이 되도록 설정된다. 상기 금속 원소의 농도가 1 x 1019cm-3보다 작은 경우에는, 소정의 효과를 얻을 수 없다. 바꿔 말하면, 그 금속 원소의 농도가 5 x 1016cm-3보다 초과한다면, 반도체의 전기 특성 또는, 얻어진 결정화된 실리콘막이 손상된다. 즉, 금속으로 동작하는 막의 전기 특성은 보다 확실하게 된다.
니켈 원소가 비정질 실리콘막의 여러 시료에 도입된다. 그 시료는 결정화를 위해 열처리된다. 이 방법에 있어서, 결정화된 실리콘막은 유도된다. 그 막의 스핀 밀도가 측정되는데, 그 결과는 도 24에 리스트되어 있다. 이것은 각각의 막의 스핀 밀도가 막내의 결함 밀도의 측정치가 됨을 알 수 있다.
도 24에 있어서, 시료(1, 2 및 5)는 니켈 원소의 도입 후에 단지 열처리만을 하였다. 시료(3)는 열처리 이후에 레이저 조사(LI)를 처리하고, 시료(4)는 열처리 이후에 레이저 조사(LI)를 처리하였다. 그후, 시료(4)는 열처리되었다.
도 24로부터 알 수 있듯이, 시료(4)는 가장 낮은 스핀 밀도를 갖는데, 이것은 시료(4)가 레이저 조사(LI) 이후에 열처리 됨을 주목한다.
상기 방법에 있어서, 레이저 조사 이후에 처리되는 열처리는 막내의 결함 밀도를 감소시키는데 매우 효과적이다.
레이저 조사 이후에 수행되는 열처리 온도가 500℃ 이상 설정된다면, 원하는 결과를 얻는다. 그 온도의 상한값은 유리 기판의 스트레인 포인트에 의해 제한된다.
본 발명의 제 18 실시예에 따른 레이저 처리 시스템은, 기판을 전송하기 위한 수단을 갖는 반송 챔버; 기판을 가열하기 위한 수단을 갖는 제 1 가열 챔버; 기판을 가열하기 위한 수단을 갖는 제 2 가열 챔버와, 기판에 레이저 광선을 지향하기 위한 수단을 갖는 레이저 처리 챔버를 포함한다. 제 1 가열 챔버, 제 2 가열 챔버 및 레이저 처리 챔버는 반송 챔버를 통해 모두 함께 접속되어 있다. 제 1 가열 챔버에 있어서, 그 기판은 소정 온도로 가열된다. 레이저 처리 챔버에 있어서, 제 1 가열 챔버에서 가열된 기판은 가열되는 동안 레이저 광선으로 조사된다. 제 2 가열 챔버에 있어서, 레이저 처리 챔버내의 레이저 광선으로 조사되었던 기판은 가열 처리된다.
상기 기재한 구조를 갖는 시스템의 실시예들은 도 18 내지 도 20에 도시되어 있다. 도 18에 있어서, 참조 부호(301)는 기판(315)을 전송하기 위한 수단(314) (로보트 아암)을 갖는 반송 챔버이다. 가열 챔버(305 및 302)는 기판을 가열하기 위한 수단을 갖는다. 레이저 처리 챔버(304)는 기판에 레이저 광선을 지향하기 위한 수단을 갖는다.
본 발명의 제 19 실시예에 따른 레이저 처리 시스템은 레이저 광선으로 기판을 조사하기 위한 수단과 그 기판을 90˚로 회전시키기 위한 수단을 포함한다. 상기 시스템은, 레이저 광선이 선형 횡단면을 갖는 것을 특징으로 한다.
본 발명의 제 20 실시예에 따른 레이저 처리 시스템은 레이저 광선으로 기판을 조사하기 위한 수단과 그 기판을 90˚로 회전시키기 위한 수단을 포함한다. 상기 시스템은, 레이저 광선이 선형 횡단면을 갖는 것을 특징으로 하고, 선형 횡단면의 레이저 광선이 레이저 광선의 횡단면의 세로 방향과 직각으로 주사되어 그 기판으로 지향되는 것을 특징으로 한다.
그 기판은 회전 수단에 의해 90˚로 회전된다. 그로인해, 선형 횡단면의 레이저 광선은 이전 범위로부터 90˚ 까지 상이한 방위로부터 주사되어 그 기판으로 지향된다.
본 발명의 제 22 실시예에 따른 레이저 처리 시스템은 레이저 광선으로 기판을 조사하기 위한 수단과, 기판을 회전시키는 수단을 포함한다. 그 시스템은 레이저 광선이 선형 횡단면을 갖는 것을 특징으로 한다.
본 발명의 제 23 실시예에 따른 레이저 처리 시스템은 레이저 광선으로 기판을 조사하기 위한 수단과, 기판을 회전시키는 수단을 포함한다. 그 시스템은 레이저 광선이 선형 횡단면을 갖는 것을 특징으로 하고, 상기 레이저 광선이 레이저 광선의 횡단면의 세로 방향과 직각으로 주사되어 기판으로 지향하는 것을 특징으로 한다. 그 기판은 회전 수단에 의해 회전되기 때문에, 그 선형 레이저 광선은 이전 범위로부터 상이한 방위로 주사되어 기판으로 지향된다.
본 발명의 제 24 실시예에 따른 레이저 처리 시스템은, 레이저 광선을 형성하기 위한 수단을 갖는 레이저 광선-조사 챔버; 기판을 회전시키기 위한 수단을 갖는 기판-회전 챔버와; 기판을 수송하기 위한 반송 수단을 가지면서 상기 두 챔버 사이에 접속된 반송 챔버를 포함한다. 상기 시스템은 선형 횡단면을 가지며, 그 선형 레이저 광선은 레이저 광선의 횡단면의 세로 방향에 수직으로 주사되어 기판으로 지향되는 것을 특징으로 한다. 기판이 레이저 광선으로 조사된다면, 그 기판은 반송 수단에 의해 회전 챔버로 이송되어 회전 수단에 의해 회전된다. 그러면, 상기 기판은 다시 반송 수단에 의해 레이저 광선-조사 챔버로 이송된다. 그 기판은 레이저 광선으로 다시 주사되지만, 레이저 광선이 이미 조사된 각도 이외의 다른 각도로 주사된다.
상기 기재한 구조를 갖는 레이저 처리 시스템의 예들은 도 18 내지 도 20에 도시되어 있다. 도 18 내지 도 20에 도시된 시스템은 레이저 처리 챔버(304)내에 레이저 광선을 형성하기 위한 수단을 갖는다. 도 20에 있어서, 참조 부호(331)는 레이저 광선을 조사하기 위한 레이저이다. 또한, 참조 부호(303)로 지시된 챔버에서 90˚까지 기판을 회전시키기 위한 회전 수단을 제공한다. 레이저(331)로부터의 레이저 광선은 그 세로 방향이 반대 측면에 대해 도 3의 전면으로부터 지향되는 선형 횡단면을 갖는다.
도 3에 도시된 기판은 스테이지(353)상에 배치된다. 그 스테이지는 354 로 표시된 방향으로 이동되기 때문에, 선형 비임은 그 비임의 세로 방향에 대한 직각으로 주사된다.
도 3에 도시된 구성에 있어서, 레이저 비임은 기판을 이동시켜 그 기판에 대해 주사된다. 물론, 레이저 비임은 이동될 수 있다. 그 레이저 조사는 선형 레이저 비임의 주사 방향이 이전 주사의 방향으로부터 90˚까지 변화되도록 최소한 두번 반복될 수 있다. 이러한 방법에 있어서, 전체 필요한 표면은 레이저 광선으로 균일하게 조사될 수 있다.
제 1 레이저 조사 단계 이후에, 기판은 챔버(303) 내측으로 90˚로 회전된다. 그후, 제 2 레이저 광선 단계가 실행된다. 상기는 레이저 조사의 효과의 균일성을 향상시킬 수 있다. 물론, 그 주사는 여러번 반복될 수 있다.
더우기, 기판은 30˚로 회전될 수 있다. 제 3 레이저 조사 단계가 실행될 수 있다. 물론, 다수의 레이저 조사 단계는 더 증가시킬 수 있다. 기판이 회전되는 각도는 레이저 조사의 균일성을 고려하여 설정될 수 있다.
본 발명의 제 25 실시예는, 비정질 실리콘막의 결정화를 촉진하는 금속 원소를 비정질 실리콘막에 도입시키는 단계와;
비정질 실리콘막을 결정화시키기 위해 상술한 비정질 실리콘막을 열처리하는 단계와;
이전 단계들에서 결정화된 막을 레이저 광선으로 조사하는 단계를 포함하며, 시료가 상술한 열처리 온도로 부터 ±100℃ 범위이내의 온도로 유지되는 것을 특징으로 한다.
상술한 구조(본 명세서에 기재된 모든 양상)에 있어서, 결정화를 촉진하는 금속 원소로서, 한 종류의 금속 원소 또는, 다수의 종류의 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au 와 같은 금속 원소로 선택될 수 있다.
그들 금속 원소중에, 니켈은 가장 확실한 효과를 제공할 수 있는 금속 원소이다.
상술한 구조에 있어서, 가열 처리시의 온도와 같이, 450 내지 750℃ 까지 범위의 온도는 선택될 수 있다. 그 온도의 상한값은 기판의 열저항 온도에 의해 제한된다. 유리 기판이 기판으로 이용될 때, 약 600℃ 가 상한값으로 고려된다. 또한, 생산성을 고려할 때, 그 온도가 550℃ 또는 그 이상이 되는 것이 바람직하다. 결과적으로, 유리 기판이 이용될 때, 약 550℃ 내지 600℃ 의 온도로 유리 기판을 열처리하는 것이 바람직하다.
레이저 광선 조사시에 가열 온도가 약 550℃ 내지 600℃ 까지 설정하는 것이 바람직하다. 그러나, 실제로는 약 450℃ 또는 보다 높은 온도에서 열처리된다. 결과적으로, 550℃ ±100℃ 범위내의 온도로 유리 기판을 가열하는 것이 바람직하다.
또한, 본 발명의 제 26 실시예는, 비정질 실리콘막의 결정화를 촉진하는 금속 원소를 비정질 실리콘막에 도입시키는 단계;
비정질 실리콘막을 결정화하기 위해 600℃ 또는 보다 낮은 온도로 상술한 비정질 실리콘막을 열처리하는 단계와;
이전 단계에서 결정화된 실리콘막을 레이저 광선으로 조사하는 단계를 포함하여, 시료가 상술한 열처리시 온도로부터 ±100℃ 범위내의 온도로 유지된다.
또한, 본 발명에 따른 제 27 실시예는, 비정질 실리콘막의 결정화를 촉진하는 금속 원소를 비정질 실리콘막에 도입시키는 단계;
비정질 실리콘막을 결정화하기 위해 상술한 비정질 실리콘막을 열처리하는 단계;
이전에 단계들에서 결정화된 실리콘막의 최소한 일부로 불순물 이온을 도핑하는 단계와;
상술한 불순물 이온이 도핑된 영역에 레이저 광선으로 조사하는 단계를 포함하여, 시료가 상술한 열처리시의 온도에서 ±100℃ 범위이내의 온도로 유지된다.
또한, 본 발명의 다른 관점은, 비정질 실리콘막의 결정화를 촉진하는 금속 원소가 도입되는 비정질 실리콘막을 비정질 실리콘막의 한 측면에서 다른 측면으로 연속 이동시켜 선형 비임 구성을 갖는 레이저 광선으로 조사하는 단계와;
레이저 광선으로 조사된 영역을 연속으로 결정화하는 단계를 포함하여, 상술한 레이저 광선 조사는 레이저 광선 조사와 무관한 표면을 450˚ 또는 그 이상의 온도로 가열하여 실행된다.
상술한 구조에 있어서, 필요한 영역은 선형 비임으로 영역을 조사하기 위해 선형 비임을 연속으로 이동시켜 레이저 광선으로 효과적 조사될 수 있다. 또한, 레이저 광선으로 조사되는 표면상의 온도(가열 온도) 조건은 통상적으로 약 600℃로 제한된다. 그러나, 이 온도는 기판이 재료 특성에 의해 제한된다. 반면에, 보다 높은 온도가 설정될 수 있다.
실시예의 설명
제 1 실시예에 있어서, 본 발명에 따른 레이저 처리 장치를 나타낸다. 도 1은 레이저 처리 장치의 상면도를 나타낸다. 도 2는 도 1의 라인(A-A')을 절취한 횡단면도이다. 도 3은 도 1의 라인(B-B')을 절취한 횡단면도이다. 또한, 도 4는 레이저 처리 장치의 블럭도를 나타낸다. 도 1 내지 도 3에 있어서, 참조 부호(101)는 기판(시료)을 반입 및 반송하기 위한 반송-반입 챔버를 나타낸다.
반송-반입 챔버에 있어서, 다수의 기판(100)이 카세트(105)내에 제공된다.각각의 기판상에, 레이저 광선으로 조사될 실리콘막과 제조 단계중의 박막 트랜지스터가 형성된다. 기판이 기판 반송-반입 챔버(101)의 내부 및 외부로 운반될 때, 그 기판(100)을 수용하는 전체 카세트(105)는 이동된다.
참조 부호(106)는 장치내에서 기판을 운반하기 위한 반송 챔버를 나타낸다. 그 반송 챔버에는 기판을 하나씩 반송하기 위한 로보트 아암(robot arm)이 제공된다. 상기 로보트 아암(102)은 가열 수단을 포함하여 그 기판을 반송할 때 마다 기판 온도(시료 온도)를 일정한 레벨로 유지하도록 설계된다.
또한, 참조 부호(125)는 기판을 위치 지정하기 위한 정렬 수단을 나타내며, 그 수단은 기판에 대하여 로보트 아암을 정확하게 위치 지정하는 기능을 갖는다.
참조 부호(103)에 의해 표시된 챔버는 기판을 레이저 광선으로 조사하기 위한 챔버이다. 상기 챔버에 있어서, 가열 온도를 위한 장치(107)로부터 방출되는 레이저 광선(108)은 각각의 기판이 합성 석영 윈도우(150)를 통해 배치되는 스테이지(109)에 배열된 기판에 적용될 수 있다. 그 스테이지(109)에는 기판을 가열하기 위한 수단이 제공된다. 화살표로 표시된 것처럼, 스테이지(109)는 1차원 방향으로 이동하는 기능을 갖는다.
레이저 광선 조사(107)를 위한 장치는, 예를 들어 KrF 엑시머 레이저와 같은 발진하는 기능을 가지며, 도 5에 도시된 광학 장치를 포함한다. 상기 레이저 광선은 수 mm 에서 수 cm 까지의 폭과, 도 5에 도시된 광학 시스템을 통해 통과하므로써 수십 cm 길이를 갖는 레이저 비임으로 형성된다.
참조 부호(104)로 표시된 챔버는 기판(시료)을 가열하기 위한 가열 챔버이고, 그 챔버는 다수의 기판(100)을 수용한다. 상기 가열 챔버에 수용된 다수의 기판(100)은 가열 수단 (저항 가열 수단)을 이용하여 소정의 온도로 가열된다. 그 기판(100)은 리프트(111)상에 수용된다. 필요할 때, 그 리프트(111)는 아래 및 위로 이동되기 때문에, 반송 챔버(102)내의 로보트 아암(106)에 의해 그 기판을 반송시킬 수 있다.
각각의 챔버는 밀폐된 구조로 되어 있어, 배기 시스템(115 내지 118)에 의한 감압 상태 또는 고진공 상태로 볼 수 있다. 각각의 배기 시스템에는 각각의 진공 펌프(119 내지 122)가 각각 제공된다. 또한, 각각의 챔버에는 필요한 기체(예를 들어, 불활성 기체)를 공급하기 위한 기체 공급 시스템(112 내지 114, 126)이 제공된다. 또한, 각각의 챔버에는 각각의 챔버의 기밀성(air-tightness)을 독립하여 높이기 위하여 게이트 밸브(122 내지 124)가 제공된다.
제 2 실시예에 있어서, 본 발명에 따른 레이저 처리 방법을 사용하여 박막 트랜지스터를 제조하는 예를 나타낸다. 도 12는 결정화된 실리콘막이 얻어질 때 까지 박막 트랜지스터를 제조하는 단계들을 나타낸다. 개시에 있어서, 도 12a에 도시된 것처럼, 유리 기판(601)이 준비된다. 한 실리콘 산화막(602)은 스퍼터링 공정에 의해 유리 기판의 표면상에 베이스막으로서 3000Å 의 두께로 형성된다. 유리 기판으로서, 예를 들어, 코닝 7059 유리 기판이 이용될 수 있다.
다음, 비정질 실리콘막 (a-Si막) (603)은 감압 열 CVD 또는 플라즈마 CVD 에 의해 500Å 의 두께로 형성된다. 그후, 산화 특성 대기 상태에서 UV 광선 조사에 의해 매우 얇은 산화막(604)이 형성된다. 그 산화막(604)은 다음 용해 코팅 단계에서 용해 혼합 특성을 개선하기 위해 이용된다. 그 산화막(604)의 두께는 약 수십 Å 으로 설정되는 것이 바람직하다(도 12a).
다음, 비정질 실리콘막(603)의 결정화를 촉진시키기 위한 금속 원소로 도입되는 것은 니켈(Ni)이다. 여기서, 니켈 아세테이트 용액은 비정질 실리콘막(601)의 표면에 니켈 원소를 도입시키기 위해 이용된다. 특히, 소정의 니켈 밀도를 갖도록 조정된 니켈 아세테이트 용액은 수막(605)을 형성하기 위해 드립(drip)된다. 그후, 니켈 원소가 비정질 실리콘막의 표면에 접촉하는 상태를 실현하기 위해 스핀 건식 동작(spin drying operation)을 실행하는데 스피너(spinner)(606)가 이용된다. 그 도입된 니켈량은 니켈 아세이트 용액내의 니켈 원소 밀도를 조정하여 제어된다(도 12b).
다음, 비정질 실리콘막(603)은 비정질 실리콘막(603)을 열처리하여 결정화되어, 결정화된 실리콘막(607)을 제공한다. 이때 열처리는 약 450℃ 내지 750˚의 열처리 온도에서 실행될 수 있다. 그러나, 유리 기판의 열 저항성 문제를 고려할 때, 그 열처리는 600℃ 또는 그 이하에서 실행되도록 요구된다. 또한, 상기 온도가 500℃ 또는 그 이하일 때, 결정화에 필요한 시간은 수십 시간 또는 그 이상이 소요된다. 이는 생산성면에서 이롭지 못하다. 여기서, 유리 기판의 열저항 문제와 열처리 시간의 문제를 고려하여, 그 기판은 550℃ 에서 4시간 열처리 된다. 그러므로, 결정화된 실리콘막(607)이 얻어진다(도 12c).
상기 결정화된 실리콘막(607)이 열처리에 의해 얻어질 때, 그 결정화된 실리콘막(607)은, 그 결정화된 실리콘막(607)의 결정화를 보다 촉진시키기 위해 도 1내지 도 3에 도시된 레이저 광선 조사 장치를 사용하여 레이저 광선으로 조사된다. 그 레이저 처리 단계의 외형은 아래에 설명한다. 개시에 있어서, 도 12c에 도시된 상태를 갖는 다수의 기판을 수용하는 카세트(105)는 기판 반송-반입 챔버(101)에 수용된다.
그러면, 각각의 챔버는 고진공 상태를 형성하기 위해 배출된다. 그후, 게이트 밸브(122)가 열리고, 한 기판(100)이 로보트 아암(106)에 의해 카세트(105)의 외부로 취해지고, 반송 챔버(102)로 이동된다. 그후, 게이트 밸브(124)는 열리고, 로보트 아암(106)에 유지되는 기판은 가열 챔버(104)로 반송된다. 이때, 가열 챔버는 소정의 온도로 기판을 가열하기 위해 예비 가열된다. 기판이 가열 챔버(104)로 운반된 이후에, 다음 기판이 카세트(105)의 외부로 취해지고, 가열 챔버(104)로
반송된다. 상기 동작을 소정 회수로 반복하여, 카세트(105)내에 수용된 모든 기판은 가열 챔버(104)에 수용된다. 카세트(105)내에 수용된 모든 기판은 게이트 밸브(122 및 124)를 폐쇄하여 처리될 가열 챔버(104)에 수용된다.
예정 시간이 경과한 후에, 게이트 밸브(124)는 개방되고, 예정 시간(여기서, 500℃)까지 가열된 기판은 로보트 아암(106)을 이용하여 반송 챔버(102)로 유인된다. 동시에, 상기 기판은 로보트 아암(106)에 포함된 가열 수단에 의해 반송동안 500℃ 로 유지된다. 또한, 게이트 밸브 (123)가 열리고, 그 가열된 기판은 레이저 광선으로 기판을 조사하기 위해 챔버(103)로 반송된다.
레이저 광선으로는 선형 레이저 광선이 이용된다. 도 12d에 도시된 상태에서 선형 레이저 광선의 폭방향으로 기판 스테이지(109)를 이동시켜 한 예정된 영역이 레이저 광선으로 조사된다. 여기서, 도 12d에 도시된 상태에 있어서, 기판 스테이지(109)가 레이저 광선으로 기판을 조사하기 위해 이동되어, 레이저 광선은 기판의 오른쪽 단부로부터 그 기판의 왼쪽 단부로 조사한다. 여기서, 기판 스테이지(109)의 전송 속도는 10cm/min으로 설정된다. 제 2 실시예에 있어서, 레이저 광선은 기판 스테이지(109)가 500℃ 에서 유지되는 동안 조사된다.
레이저 광선 조사의 완료 이후에, 게이트 밸브(123)는 열리고, 기판 홀더내에 유지되는 기판은 게이트 밸브(123)를 폐쇄함으로써 로보트 아암(106)에 의해 반송 챔버(102)에 반송된다. 그후, 게이트 밸브(122)는 열리고, 그 기판은 반송-반입 챔버(101)내의 카세트(105)에 수용된다. 그 이후에, 게이트 밸브(122)는 폐쇄된다.
가연 챔버에 수용된 모든 기판은 상기 동작을 반복하여 레이저 광선으로 조사될 수 있다. 레이저 광선으로 모든 기판의 사가 완료된 이후에, 카세트(105)에 수용된 기판은, 기판을 수용하는 전체 카세트와 함께 장치의 외측에 대해 반송-반입 챔버(101)의 외부로 취해진다.
도 12d에 도시된 것처럼, 레이저 광선 조사에 의해 결정화된 실리콘막의 결정성을 촉진시키고, 후에 결정화된 실리콘막을 패턴 처리하여 박막 트랜지스터의 활성층(701)을 형성한다. 부수적으로, 이때에 매우 얇은 산화막(604)이 제거된다(도 7a).
다음, 게이트 절연막으로 기능을 하는 실리콘 산화막(702)은 스퍼터링 공정 또는 플라즈마 CVD 에 의해 1000Å 두께로 형성된다. 그후, 0.18 wt% 스칸듐(Sc)을포함하는 알루미늄이 증기 증착 공정에 의해 6000Å 두께로 형성된다. 그후, 그 막을 게이트 전극(703)을 형성하기 위해 패턴된다. 그 게이트 전극(703)이 형성되면, 그 게이트 전극(703)은 애노드로서 게이트 전극(703)을 이용하여 5% 주석산을 포함하는 에틸렌 글리콜 용액내의 양극 산화 처리된다. 따라서, 알루미늄 산화막(704)이 형성된다. 그 알루미늄 산화막(704)의 두께는 약 2,500Å 두께로 설정된다. 그 알루미늄 산화막(704)의 두께는 불순물 이온 주입의 연속 단계에서 형성되는 오프셋 게이트 영역의 길이를 결정한다.
또한, 불순물 이온(여기서는 인 이온)은 이온 도핑 공정 또는 플라즈마 도핑 공정에 의해 활성층으로 도핑된다. 동시에, 게이트 전극(703)과 그 게이트 전극(703)을 둘러싸는 산화층(704)은 마스크로서 제공되기 때문에, 그 불순물 이온은 영역(705 및 709)으로 도핑된다. 이로 인해, 소스 영역(705) 및 드레인 영역(709)이 자체-정렬로 형성된다. 또한, 채널 형성 영역(707) 및 오프셋 게이트 영역(706 및 708)도 자체-정렬로 형성된다.
이로 인해, 소스 영역(705) 및 드레인 영역(709)은 재결정화 되고, 그 도핑된 불순물은 레이저 광선 조사에 의해 활성화된다. 상기 레이저 광선 조사 대신에 강한 광선이 영역(705 및 709)에 적용될 수 있다. 레이저 광선으로 소스/드레인 영역(705 및 709)의 조사는 도 1 내지 도 3 에 도시된 장치에 의해 실행된다. 또한, 레이저 광선 조사에 있어서, 기판은 500℃로 가열된다.
레이저 광선 조사에 의해 가열 완료 이후에, 플라즈마 CVD 에 의해 계층 절연막으로서 7000Å 두께의 실리콘 산화막(710)이 형성된다. 그로인해, 홀드릴잉(hole drilling) 단계가 실행된 이후에, 적당한 금속(예를들어, 알루미늄) 또는 다른 적당한 전도성 재료를 사용하여 소스 전극(711) 및 드레인 전극(712)이 형성된다. 최종적으로, 수소 대기에서, 실리콘 산화막은 350℃ 온도에서 1 시간 열처리되어, 도 7c에 도시된 박막 트랜지스터를 완성한다.
제 3 실시예에 있어서, 비정질 실리콘막의 결정화를 촉진하는 금속 원소를 그 비정질 실리콘막의 표면 일부에 선택적으로 도입시켜 기판상의 나란한 방향으로 결정체를 성장시켜, 결정체가 상기 기판상에 서로 나란하게 성장되는 실리콘막을 이용하여 박막 트랜지스터를 제조하는 예를 나타낸다.
도 13은 결정화된 실리콘막이 얻어질때까지의 단계를 나타낸다. 개시에 있어서, 스퍼터링 공정에 의해 유리 기판(601)상의 베이스막으로서, 3000Å 두께의 실리콘 산화막(602)가 형성된다. 또한, 비정질 실리콘막(603)은 플라즈마 CVD 또는 저압 열 CVD 에 의해 500Å 두께로 형성된다. 그후, 산화 특성의 대기중에서, 비정질 실리콘막(603)의 표면상에 매우 얇은 산화막(604)가 형성된다. 그후, 레지스트를 사용하여 레지스트 마스크(801)가 형성된다. 그 레지스트 마스크(801)는 구성되어, 참조 부호(802)로 표시된 영역내에 비정질 실리콘막의 표면[산화막(604)이 형성됨]이 노출된다. 참조 부호(802)로 표시된 영역은 도 13 의 깊이 방향으로 세로 측면을 갖는 장방형(슬릿 구성)을 갖는다.
다음, 니켈 아세테이트 용액이 코팅되어 수막(800)을 형성한 후에, 스핀 건식 동작을 실행하기 위해 스피너(608)가 이용된다. 이러한 방법으로, 레지스트 마스크(801)에 의해 부분적으로 노출되는 비정질 실리콘의 표면의 일부(802)에 접촉하여 니켈이 배열된 상태를 실현한다(도 13b).
다음, 레지스트 마스크(801)가 제거되고, 그 기판이 550℃ 에서 4 시간 열처리된다. 상기 단계에서, 니켈이 영역(802)로부터 확산된다. 동시에, 화살표(803)으로 도시된 것처럼 기판과 나란한 방향으로 결정체가 성장된다. 그러한 결정화는 니들(needle)과 같은 형태, 컬럼과 같은 형태 또는 브랜치와 같은 구성으로 결정체의 진행으로 실행된다. 그 결정화의 결과로서, 기판과 나란한 방향으로 1 또는 2 차원으로 결정체가 성장되는 결정화된 실리콘막을 얻는다. 여기서, 참조부호(802)로 표시된 영역이 도 8 의 깊이 방향으로 세로방향을 갖는 슬릿형 구성을 갖기 때문에, 그 결정 성장은 화살표(803)로 표시된 방향으로 대체로 1 차원으로 진행한다.
부가적으로, 그 결정 성장은 화살표(803)로 표시된 방향으로 약 50 내지 200㎛ 로 실행된다(도 13c).
열처리에 의한 결정 성장은 니들형, 컬럼형 또는 브랜치형 구성으로 진행한다. 그러나, TEM(전송 전자 비임 마이크로스코프)하에 포토리소그래픽 관찰은 비정질 성분이 결정 성장 브랜치 사이(브랜치 사이의 갭)에 남아 있는 것을 나타낸다.
상술한 잔여 비정질 성분은 결정화되고, 그 결정성은 레이저 선에 의해 비정질 성분을 가열 처리하여 보다 향상된다.
상기 레이저 광선 조사에 의한 가열 처리는 실시예와 같은 동일한 방법으로 실행될 수 있다. 상기 방법에 있어서, 결정성이 촉진된 결정화된 실리콘막(607)을얻을 수 있다(도 13d).
다음, 결정화된 실리콘막(607)이 패턴되어, 도 7a에 도시된 것처럼 활성층(701)을 제공한다. 동시에, 결정 성장의 개시점과 종료점이 활성층(701)에 존재하지 않음은 중요하다.
그 목적은 도입된 금속 원소(이경우 니켈)가 결정 성장의 개시점과 종료점에서 높기 때문에 금속 원소의 높은 밀도를 갖는 영역을 피하므로써 활성층을 형성하는 것이다. 상기는 금속 원소의 영향하에 장치의 비안정성을 피할 수 있다(도 14a).
다음, 게이트 절연막으로서 기능을 하는 실리콘 산화막(702)은 스퍼터링 공정 또는 플라즈마 CVD 에 의해 1000Å 두께로 형성된다. 다음, 0.18wt% 스칸듐을포함하는 알루미늄막이 전자 비임 증기 증착에 의해 6000Å 두께로 형성된다. 그후, 알루미늄 막은 게이트 전극(703)으로 패턴된다. 게이트 전극(703)이 형성되었을 때, 그 게이트 전극은 애노드로서 게이트 전극(703)을 이용하여 5% 주석산을 포함하는 에틸렌 글리콜 용액내에서 양극 산화 처리되어, 알루미늄의 산화층(704)을 형성한다. 그 산화층(704)의 두께는 약 2500Å 로 설정된다. 그 산화층(704)의 두께는 불순물 이온 도핑의 다음 단계에서 형성되는 오프셋 게이트 영역의 길이를 결정한다.
또한, 불순물 이온(본 실시예에서 인)은 플라즈마 도핑 공정 또는 이온 도핑 공정에 의해 활성층으로 도핑된다. 동시에, 게이트 전극(703)과 그 게이트 전극(703)을 둘러싸는 산화층(704)은 마스크로서 제공되어, 불순물 이온을영역(705 및709)이 도핑한다. 상기 방법에 있어서, 소스 영역(705) 및 드레인 영역(709)은 자체-정렬로 형성된다. 또한, 채널 정보영역(707) 및 오프셋 게이트 영역(706 및 708)도 자체-정렬로 형성된다(도 14b).
그후, 도 1 내지 도 3에 도시된 레이저 처리 장치는 레이저 광선 조사를 위해 이용되어, 소스 영역(705) 및 드레인 영역(709)을 재결정화하고, 도핑된 불순물을 활성화한다.
레이저 광선 조사에 의해 가열 처리가 완료된 이후에, 실리콘 산화막(710)은 플라즈마 CVD 에 의해 계층 절연막으로 7000Å 두께로 형성된다. 그러면, 홀 드릴링 단계가 실행된 이후에, 소스 전극(711) 및 드레인 전극(712)은 적당한 금속(예를 들어, 알루미늄) 및 다른 전도성 재료를 사용하여 형성된다. 최종적으로, 수소 대기에서, 실리콘 산화막(710)은 350℃ 에서 1 시간 열처리하여, 도 14c에 도시된 박막 트랜지스터를 완성한다.
제 3 실시예에 도시된 박막 트랜지스터에 있어서, 캐리어는 1 차원으로 니들형, 컬럼형, 또는 브랜치형 구성으로 성장하는 결정 성장의 방향을 따라 이동하기 때문에, 그 트랜지스터는 캐리어 전송시에 결정 이득 경계에 영향을 미쳐, 그 결과로 그 결정체는 큰 캐리어 전송 정도를 갖는 것으로 얻어질 수 있다.
제 4 실시예에 있어서, 비정질 실리콘막의 결정화를 촉진하는 금속 원소를 사용하여 단일 결정체 또는 레이저 광선 조사에 의해 그 단일 결정체에 가장 가까운 결정체로서 간주되는 결정 영역을 형성하고, 그 후에 상기 영역을 이용하여 박막 트랜지스터의 활성층을 형성하는 것을 특징으로 한다.
도 15는 단일 결정체 또는 단일 결정체에 가장 가까운 결정체로서 간주될 수 있는 결정 영역을 형성하는 단계를 나타낸다. 개시에 있어서, 스퍼터링 공정에 의해 3000Å 두께의 유리 기판(601)상에 베이스막으로서 실리콘 산화막(602)이형성된다. 또한, 플라즈마 CVD 또는 저압 CVD 에 의해 500Å 두께로 비정질 실리콘막(603)이 형성된다. 그후, 산화 특성의 온도에서, 그 비정질 실리콘막은 그 비정질 실리콘막(603)의 표면상에 매우 얇은 산화막(604)을 형성하기 위해 UV 광선으로 조사된다. 그러면, 레지스터가 이용되어 레지스터 마스크(801)를 형성한다. 그 레지스터 마스크(801)는 비정질 실리콘막 [산화막(604)이 형성됨]의 표면이 참조 부호(802)에 의해 표시된 영역에서 노출되도록 구성된다. 참조 부호(802)에 의해 표시된 영역은 도 10의 깊이 방향으로 세로 측면을 갖는 장방형(슬릿 구성)을 갖는다.
다음, 니켈 아세테이트 용액이 수막(800)을 형성하기 위해 코팅된 이후에, 스핀 건식 동작을 수행하기 위해 스피너(606)가 이용된다. 그로 인해, 레지스트 마스크(801)에 의해 부분 노출된 비정질 실리콘막의 표면의 일부(802)와 니켈이 접촉하는 상태를 얻는다. 부가적으로, 본 실시예에 있어서, 레지스터 마스크(801)가 이용되는 예를 도시하고 있다. 그러나, 실리콘 산화막등은 마스크로서 이용될 수 있다(도 15b).
그후, 레지스트 마스크(801)가 제거되어, 도 1 내지 도 3 에 도시된 장치를 사용하여 레이저 광선으로 상기 막은 조사된다. 레이저 광선 조사에 있어서, 시료가 500℃ 로 가열됨과 동시에, 선형 레이저 광선(810)은 도 10의 뒤쪽방향이 세로방향을 구성하도록 참조 부호(811)에 의해 표시된 방향으로 이동된다. 그 이동 속도는 1mm 내지 10cm/min 의 순으로 극히 작은 속도로 설정된다. 동시에, 참조 부호(812)로 표시된 영역에 있어서, 결정핵(crystal nucleus) 또는 결정영역이 가열 처리에 의해 형성된다. 결정핵의 발생 또는 결정 영역의 형성은 니켈 원소의 활동으로 얻는다.
선형 레이저 광선이 참조 부호(811)에 의해 표시된 것처럼 이동될 때, 참조 부호(813)으로 표시된 것처럼 니켈의 극히 소량이 도입되는 영역(812)으로부터 결정체가 성장된다. 참조 부호(813)로 표시된 결정 성장은 결정 영역의 결정핵이 지수 함수 성장 또는 지수 함수 성장으로 간주될 수 있는 상태로 성장되는 영역(812)으로부터 진행한다(도 15c).
상기 결정화는 레이저 광선으로 조사되는 영역의 용해의 결과로 또는, 이전에 결정화된 영역에서 상기 용해된 영역까지 결정체의 지수 함수적 성장(또는, 지수 함수적 성장으로 간주 될 수 있는 성장)의 결과로서 실행된다. 상기 결정 성장은 참조 부호(811)에 의해 표시된 것처럼 선형 레이저 광선(810)을 이동시켜, 참조 부호(813)으로 표시된 것처럼 연속으로 진행한다.
또한, 결정화를 촉진시키는 금속 원소인 니켈은 실리콘이 용해되는 영역으로 편향되고, 니켈 원소는 참조 부호(813)에 의해 표시된 결정화의 진행에 따라 결정 성장의 상부에 농축된다.
결과적으로, 결정 영역의 중앙부에 있어서, 니켈의 밀도는 낮게 될 수 있다.
상기 레이저 광선 조사의 단계에 대하여 다음 설명한다. 개시에 있어서, 도15c에 도시된 상태를 갖는 다수의 기판을 수용하는 카세트(105)는 기판 반송-반입 챔버(101)에 수용된다.
그후, 각각의 챔버는 고진공 상태를 형성하기 위해 비워진다. 또한, 게이트 밸브는 완전히 닫친 상태로 된다. 그후, 게이트 밸브가 열리면, 한 기판(100)이 로보트 아암(106)에 의해 카세트(105)의 외측으로 취해지면서 반송 챔버(102)로 전송된다.
그후, 게이트 밸브(124)가 열리고, 로보트 아암(106)에 유지되는 한 기판은 가열 챔버(104)에 반송된다. 이때, 가열 챔버(104)는 기판을 가열하기 위하여 예정 온도(500℃)로 가열된다.
기판이 가열 챔버(104)에 전달된 이후에, 다음 기판은 다시 로보트 아암(106)에 의해 카세트(105)로부터 외부로 취하면서 가열 챔버(104)에 반송된다. 상기 동작을 예정된 회수만큼 반복하여, 카세트(105)내에 수용된 모든 기판을 가열 챔버(104)에 수용한다.
그후, 예정 시간의 소비 이후에, 게이트 밸브(124)가 열리고, 예정 시간(본 명세서에서는 500℃)로 가열된 기판은 로보트 아암(106)에 의해 반송 챔버(102)의 외부로 유인된다.
상기 기판은 로보트 아암에 포함된 가열 수단에 의해 반송동안 500℃ 로 유지된다. 그후, 게이트 밸브(124)는 닫친다.
또한, 게이트 밸브(123)는 열리고, 그 가열된 기판은 레이저 광선 조사를 위해 챔버(103)로 반송된다. 그후, 게이트 밸브(123)는 닫친다.
레이저 광선으로서, 선형 레이저 광선이 이용된다. 레이저 광선의 폭방향으로 기판 스테이지(109)를 이동시켜 기판의 예정 영역을 레이저 광선으로 조사한다. 여기서, 도 12d의 상태에 있어서, 레이저 광선이 기판에 조사하도록 도 12d에 도시된 기판의 우측면으로부터 그 좌측면으로 기판 스테이지(109)를 이동시켜 레이저 광선으로 기판을 조사 한다. 그 기판 스테이지(109)의 전송 속도는 1cm/min 으로 설정된다. 본 실시예에 있어서, 500℃ 기판 스테이지의 온도를 유지하면서 레이저 광선으로 기판에 조사된다.
레이저 광선 조사의 완료 이후에, 게이트 밸브(123)가 열리고, 기판 홀더에 유지된 기판은 로보트 아암(106)에 의해 반송 챔버(102)로 반송된다. 그후, 게이트 밸브(123)가 닫친다.
다음, 게이트 밸브(122)가 열리고, 상기 기판은 기판 반송-반입 챔버(101)내의 카세트에 수용된다. 그 이후에, 게이트 밸브(122)는 닫친다.
가열 챔버에 수용된 모든 다수의 기판은 상기 동작을 반복하여 레이저 광선으로 조사된다. 레이저 광선으로 모든 기판의 조사가 완료된 이후에, 카세트(105)내에 수용된 기판은 기판 반송-반입 챔버(101)로부터 장치의 외측까지 외부로 취해진다.
본 실시예에 있어서, 최종 기판을 가열 챔버(104)로 전송할 때까지 제 1 기판을 가열 챔버(104)로 전송하는데 소비된 시간은 레이저 광선 조사동안 기판을 챔버(103)로 반송 개시를 위해 최종 기판을 외부로 취할 때까지 레이저 광선 조사동안 기판을 챔버(103)로 반송 시작하기 위해 가열 챔버(104)로부터 제 1 기판을 외부로 취하는데 걸리는 시간과 동일하게 되는 것으로 간주된다. 그러한 처리에 따라, 기판이 가열 챔버에서 유지되는 시간은 모든 기판에 관련하여 동일시 될 수 있다.
기판상에, 니켈 원소가 도입되는 비정질 실리콘막은 도 15c에 도시된 것처럼 형성된다. 500℃ 에서, 짧은 시간내에 결정 핵이 쉽게 발생될 수 있다. 니켈 원소가 도입 되는 영역에 있어서, 결정화는 쉽게 처리된다. 결과적으로, 기판이 가열 챔버(104)에 유지되는 동안의 시간과 동일한 값을 세팅하는 것은 균일한 결정화된 실리콘막을 얻기 위해 중요하다.
상기 방법에 있어서, 단일 결정체 또는, 단일 결정체로 간주될 수 있는 영역(814)을 얻을 수 있다. 단일 결정체로서 간주될 수 있는 영역은 1016cm-3내지 1020cm-3의 수소를 포함한다. 그 영역은 내부 결함이 수소에 의해 종결되는(terminated) 구조로 되어 있다(도 15d).
상기 영역은 매우 큰 결정 이득으로서 간주될 수 있다. 또한, 그 영역은 보다 크게될 수도 있다.
도 15d에 도시된 것처럼, 단일 결정체 또는, 단일 결정체로서 간주될 수 있는 영역(814)의 경우에, 박막 트랜지스터의 활성층은 그들 영역을 이용하여 형성된다.
다시 말해서, 상기 기판이 패턴되어, 도 16 의 참조 부호(701)로 표시된 활성층을 형성한다. 또한, 기판을 패턴 처리하는 시기에, 매우 얇은 산화막(802)이제거된다. 또한, 게이트 절연막으로서 기능을 하는 실리콘 산화막(702)은 스퍼터링 공정 또는, 플라즈마 CVD 에 의해 1000Å 두께로 형성된다(도 16a).
다음, 0.18wt% 스칸듐을 포함하는 알루미늄막은 전자 비임 증기 증착 공정에 의해 6000Å 두께로 형성된다. 그후, 기판은 패턴되어, 게이트 전극(703)을 형성한다. 그 게이트 전극(703)이 형성된 이후에, 그 게이트 전극은 애노드로서 게이트 전극을 이용하여 5% 주석산을 포함하는 에틸렌 글리콜 용액내에 양극 산화 처리되어, 알루미늄 산화막(704)을 형성한다. 그 산화층(704)의 두께는 약 2500Å 으로 설정된다.
그 산화층(704)의 두께는 다음의 불순물 이온 주입 단계로 형성되는 오프셋 게이트 영역의 길이를 결정한다.
또한, 이온 도핑 공정 또는 플라즈마 도핑 공정에 의해 활성층으로 불순물 이온(인 이온)이 도핑된다. 동시에, 게이트 전극(703) 및 그 게이트 전극(703)을 둘러싸는 산화층(704)은 마스크로서 제공되어, 불순물 이온을 영역(705 및 709)으로 도핑한다. 상기 방법에 있어서, 소스 영역(705) 및 드레인 영역(709)은 자체-정렬로 형성된다. 또한, 채널 정보 영역(707) 및 오프셋 게이트 영역(706 및 708)도 자체-정렬로 형성된다(도 16d).
그후, 도 1 내지 도 3 에 도시된 레이저 처리 장치는 레이저 광선 조사를 위해 이용되어, 소스 영역(705) 및 드레인 영역(709)을 재결정화하고, 불순물을 활성화한다.
레이저 광선에 의해 가열링 처리 완료 이후에, 실리콘 산화막(710)은 플라즈마 CVD 에 의해 7000Å 두께로 계층 절연막으로서 형성된다. 그후, 홀 드릴링 단계를 실행한 후에, 소스 전극(711) 및 드레인 전극(712)은 적당한 금속(예를 들어, 알루미늄) 및 다른 적당한 전도성 재료를 사용하여 형성된다.
최종적으로, 수소 대기에서, 도 16d에 도시된 것 박막 트랜지스터를 완성하기 위해 350℃ 열처리 온도로 1 시간동안 기판은 처리된다.
본 실시예에 도시된 박막 트랜지스터에 있어서, 단일 결정체 또는 단일 결정체로서 간주될 수 있는 영역을 사용하여 활성층이 구성된다. 그로 인해, 결정 이득은 활성층에 실제로 존재하지 않는다. 그러므로, 박막 트랜지스터가 동작에 있어 결정 이득에 영향을 받지 않도록 그 박막 트랜지스터는 구성된다.
본 실시예에 도시된 구조는 한 라인에 다수의 박막 트랜지스터가 형성되는 경우에 효과적으로 이용될 수 있다.
예를 들어, 도 16d 에 도시된 다수의 박막 트랜지스터가 도 16 의 깊이 방향으로 1 라인에 동시 제조되는 경우에 상기 구조가 이용될 수 있다. 한 라인내의 그와 같은 다수의 박막 트랜지스터의 배열에 의해 형성된 구조는 액정 전자-광학 장치의 주변 회로(시프트 레지스터 회로 등)에 이용될 수 있다. 또한, 단일 결정체 또는 단일 결정체로 간주될 수 있는 결정화된 실리콘막을 사용하는 박막 트랜지스터는 아날로그 버퍼 증폭기 등에 유효하게 이용될 수 있다.
제 5 실시예는 레이저 광선 조사에 의한 결정화 메카니즘이 단일 결정체와 보다 유사한 결정화된 실리콘막(양호한 결정성을 갖는 결정화된 실리콘막)을 유효하게 얻는 예를 나타낸다.
도 17 은 본 실시예의 제조 단계를 나타낸다. 개시에 있어서, 스퍼터링 공정에 의해 유리 기판(601)상에 3000Å 두께로 베이스 실리콘 산화막(602)이 형성된다. 그후, 플라즈마 CVD 또는 저압 열 CVD 에 의해 500Å 두께로 비정질 산화막(603)이 형성된다. 또한, 산화 특성의 대기에서, 그 기판은 UV 광선에 의해 조사되어 극히 얇은 산화막(604)을 형성한다. 또한, 형성된 산화막(815)은 마스크를 구성한다. 그 실리콘 산화막(815)은 스퍼터링 공정 또는 플라즈마 CVD 에 의해 형성될 수 있다. 그 실리콘 산화막(815)은 실리콘 산화막을 형성하기 위해 코팅 용액을 사용하여 형성될 수 있다. 상기는 약 100 내지 300℃ 온도에 의해 경화되는 형태이다. 예를 들어, 도꾜 어플라이드 케미스트리사(Tokyo Applied Chemistry Co., Ltd.)에 의해 제작된 OCD[오까 디퓨젼 소스(Ohka Diffusion Source)] 용액이 이용될 수 있다. 상기 실리콘 산화막(815)은 참조 부호(802)로 표시된 영역내의 도 12 의 깊이 방향으로 세로 방향을 갖는 슬릿형 구성을 갖는다. 그 실리콘 산화막(815)은 비정질 실리콘막(603)[산화막(604)이 형성됨]의 표면이 슬릿형 구성 영역(802)내에 노출되도록 구성된다. 그 슬릿형 구성은 필요한 길이의 수 μ 내지 수십 μ 까지의 폭이 제공될 수 있다(도 17a).
다음, 니켈 아세테이트 용액이 실리콘 산화막상에 코팅되어 수막(800)을 형성한다. 그후, 영역(802)내의 산화막(604)을 통해 비정질 실리콘막(603)의 표면과 접촉하여 비정질 실리콘막(603)의 표면상에 니켈 원소가 제공되는 상태를 실현하기 위해 스핀 건식 동작을 수행하도록 스피너(606)가 이용된다(도 17b).
그후, 도 17c에 도시된 것처럼, 참조 부호(811)에 의해 지시된 방향으로 이동하는 동안 기판에 선형 레이저 광선(811)이 적용된다. 그 선형 레이저 광선은 도 5 에 도시된 광학 시스템을 이용하여 도 12 의 깊이 방향으로 세로 측면을 갖는 구성으로 용해된다.
레이저 광선(810)으로 기판의 조사는 500℃ 에서 시료를 가열하고, 약 1mm 내지 10cm/min 의 극도로 낮은 속도로 전송 속도를 감소시켜 실행된다. 동시에, 참조 부호(812)에 의해 표시된 영역에 있어서, 결정핵 또는 결정 영역이 열처리에 의해 형성된다. 그 결정핵의 발생과 결정 영역의 형성은 니켈 원소의 활동으로 얻어진다. 그 레이저 광선 조사의 단계는 제 4 실시예에서와 동일하다.
선형 레이저 광선은 참조 부호(811)에 의해 도시된 것처럼 레이저 광선을 이동시킴과 동시에 조사되고, 참조 부호(812)에 의해 표시된 영역은 실리콘 산화가 표면상에서 일어나지 않기 때문에 레이저 광선 조사 이후에 급속도로 냉각된다. 레이저 광선이 이동된 비정질 실리콘막은 상부와 하부의 실리콘 산화막 사이에 수직으로 삽입되어 있고, 비정질 실리콘막이 순간적으로 고온으로 처리되는 결과로 열을 피하는 위치에는 존재하지 않는다. 상기는, 결정 구조 및 고온 용해된 영역을 갖는 냉각 영역(812)이 존재함을 의미한다. 당연히, 두 영역 사이에 온도의 급경사가 발생된다. 그로 인해, 결정 성장은 그 결정 성장이 참조 부호(813)로 표시된 것같은 에피텍셜 성장과 같이 간주될 수 있도록 온도 경사의 활동에 의해 증진된다. 그로 인해, 단일 결정체 또는 단일 영역(814)으로서 간주될 수 있는 영역을 얻을 수 있다.
제 5 실시예에 도시된 구조는 개시점에서 성장 시작의 용이성을 실현할 수있고, 단일 결정체 또는, 단일 결정체로서 간주될 수 있는 영역을 부분적으로 형성할 수 있는 구조이다.
상기 방법에 있어서, 단일 결정체 또는, 도 17d의 참조 부호(814)에 의해 표시된 단일 결정체로서 간주될 수 있는 영역을 얻을 수 있다. 상기 단일 결정체 또는 단일 결정체로서 간주될 수 있는 영역은 수십 ㎛ 의 길이로 형성될 수 있고, 단일 결정화된 박막 트랜지스터는 상기 영역을 이용하여 형성될 수 있다.
제 6 실시예를 설명하면, 도 11 은 고속으로 액티브 매트릭스형 액정 표시 장치가 본 발명에 따라 구성되는 실시예를 나타낸다. 도 11 에 도시된 실시예는, 액정이 한쌍의 기판 사이에 스위치되는 구조를 갖는 액정 표시 장치의 기판쌍 중 최소한 하나에 통상 컴퓨터의 메인 보드상에 반도체 칩을 고정하여 소형화와, 무게 및 두께면에서 감소되는 액정 표시 장치의 한 예이다.
도 11 은 아래에 설명한다. 액정 표시 장치의 기판이다. 기판상에, TFT(11), 픽셀 전극(12') 보조 용량(13)을 제공하는 다수의 픽셀을 갖는 액티브 매트릭스 회로(14), X 디코더/드라이버, Y 디코더/드라이버와, XY 브랜치 회로는 TFT 로 구성된다. 본 발명에 따른 TFT 는 이용될 수 있다.
그러면, 상기 기판(15)상에 다른 칩들이 더 장착된다. 그로 인해, 그들 칩들은 와이어 본딩 공정, 칩상의 유리 공정(COG) 등으로 기판상의 회로에 접속된다. 도 11 을 참조하면, 상기 방식으로 고정칩, 메모리, CPU 및 입력 포트가 제공된다. 그들 칩에 부가하여, 여러 다른 칩들도 제공될 수 있다.
도 11 을 참조하면, 입력 포트는 신호 입력을 외측으로부터 판독하기 위한회로로 칭하여, 그 신호를 영상 신호로 변환한다. 교정 메모리는 액티브 매트릭스 패널의 특성에 해당하는 입력 신호 등과 같은 신호에 대한 패널에 특유한 메모리로 칭한다. 특히, 교정 메모리는 비휘발성 메모리와 같은 각각의 패널에 특유한 정보를 가지며, 그 정보를 각각 교정한다. 다시 말해, 전자-광학 장치상의 픽셀에 포인트 결점이 존재할 때, 그 포인트 결점에 따라 교정되는 신호는 그 포인트를 둘러싸는 픽셀로 전송되어, 그 결함을 어둡게 하기 위하여 그 포인트 결함을 커버한다. 반면에, 그 픽셀이 둘러싸는 픽셀과 비교하여 어두울 때, 보다 큰 신호가 그 픽셀에 전송되어, 둘러싸는 픽셀과 같은 동일한 밝기를 어두운 픽셀로 제공한다. 그 결함 정보가 한 패널에서 다른 패널까지 상이하기 때문에 그 교정 메모리에 누적된 정보는 한 패널에서 다른 패널까지 상이하게 된다.
CPU 및 메모리는 통상의 컴퓨터와 동일한 기능을 갖는다. 특히, 그 메모리는 RAM 과 같은 각각의 영상에 상응하는 영상 메모리를 갖는다. 그들 칩은 모두 CMOS 형태이다. 부가로, 필요한 집적 회로의 최소한 일부는 시스템의 박막을 보다 향상시키기 위한 본 발명의 한 관점으로 구성될 수 있다.
상기 기재한 것처럼, CPU 와 심지어 메모리도 액정 디스플레이 기판상에 형성될 수 있다. 그로 인해, 한 기판 상에 개인용 컴퓨터와 같은 전자 장치를 구성하는 것은 액정 디스플레이 장치를 소형화하는데 매우 유용하며, 그러한 응용 범위는 우 넓다.
본 발명에 따라 제조된 박막 트랜지스터는 본 실시예에 도시된 것처럼 시스템화된 액정 디스플레이에 의해 요구되는 회로에 이용될 수 있다. 특히, 단일 결정체 또는, 단일 결정체로서 간주될 수 있는 영역을 이용하여 제조된 박막 트랜지스터를 아날로그 버퍼 회로 또는 다른 필요한 회로에 이용하는 것이 매우 유용하다.
제 7 실시예에 있어서, 본 발명의 실제에 이용된 레이저 처리 장치를 나타낸다. 도 25 는 레이저 처리 장치의 상면부이다. 도 26 은 도 25 의 라인(A-A')을 절취한 횡단면도이다. 도 27 은 도 25 의 라인(B-B')을 절취한 횡단면도이다.
도 25 내지 도 27 을 참조하면, 카세트 수용 및 공급 챔버(201)는 기판을 수용하기 위한 수용 및 공급 카세트(202 및 302)에 대한 챔버이고, 상기 챔버(201)에는 로보트아암(203)이 제공된다.
상기 카세트(202)는 실리콘막이 레이저 광선으로 조사되는 다수의 기판을 수용하고, 제조 단계에서 박막 트랜지스터를 형성한다. 그 기판은 카세트(202)로부터 하나씩 로보트 아암(203)을 갖는 장치로 반송되어 레이저 광선으로 조사된다. 최종적으로, 레이저 광선으로 조사되어지는 기판은 로보트 아암(203)에 의해 카세트(302)로 수용된다.
상기 반송-반입 챔버(204)는 카세트 수용 및 공급 챔버(201)로부터 기판을 반입 및 반송하기 위한 수단으로 제공된다. 기판을 배치하기 위한 배치 베이스(205)가 제공된다. 그 배치 베이스(205)는 정렬 기능을 가지고 기판 및 로보트 아암 위치를 정밀하게 정렬한다.
참조 부호(206)는 기판을 장치로 반송하기 위한 반송 챔버를 나타내고, 그 기판을 하나씩 반송하기 위한 로보트 아암(27)이 내부에 제공된다. 그 로보트 아암(207)은 가열 수단을 포함한다. 그 로보트 아암(207)은 기판 반송동안 온도가 일정한 온도(시료 온도)로 유지되도록 설계되어 있다.
레이저 광선 조사를 위한 챔버(208) 대신에, 제공되는 스테이지(209)가 도 26 에 도시된 것처럼 화살표를 따라 1 차원 방향으로 이동될 수 있다. 상부 표면상에, 합성 석영 윈도우(210)가 제공된다. 부가적으로, 그 스테이지(209)에는 기판을 가열하는 수단이 제공된다. 그 레이저 광선 조사를 위한 챔버(208)는 합성 석영 윈도우(210)를 통해 레이저 광선 조사를 위한 외부 장치로부터 방출되는 레이저 광선(211)으로 기판을 조사하도록 구성된다.
레이저 광선 조사를 위한 장치(211)는 예를 들어, KrF 엑시머 레이저 광선과 같은 발진 기능을 가지며, 도 5 에 도시된 광학 시스템을 포함한다. 그 레이저 광선은 도 5 에 도시된 광학 시스템을 통해 통과하여, mm 에서 cm 까지의 폭과 수십 cm 의 길이를 갖는 선형 비임으로 레이저 광선이 형성된다.
참조 부호(213)는 기판(시료)을 가열하기 위한 가열 챔버를 가르킨다. 참조 부호(313)는 기판(시료)을 점진적으로 냉각하기 위한 점진 냉각 챔버를 가르킨다. 그 가열 챔버(213) 및 점진 냉각 챔버(313)는 동일한 구조를 갖는데, 각각의 챔버에는 수직 방향으로 이동가능한 리프트(214 및 314), 기판을 가열하기 위한 저항 가열 수단(215 및 315)이 제공된다. 리프트(214 및 314)상에, 기판(200)은 서로 예정된 이격을 가지고 스텍 및 수용된다. 이러한 상태에서, 다수의 기판(200)은 저항 가열 수단(215 및 315)과 동일한 시간에서 예정된 온도로 가열되거나 냉각된다. 기판이 가열 챔버(213)로부터 반입 및 반송될 때, 그 리프트는 위아래로 이동되어, 반송 챔버(206)내의 로보트 아암(207)에 의해 반송 챔버(206)로부터 기판이 반입 및 반송될 수 있다.
반송-반입 챔버(204), 반송 챔버(206) 및 레이저 광선 조사를 위한 챔버, 가열 챔버(213)와, 점진 냉각 챔버(313)는 각각 봉입된 구조를 갖는다. 각각의 챔버의 기밀성은 게이트 밸브(216 내지 220)을 제공하여 보다 높게 된다. 그 반입 챔버(204), 반송 챔버(206), 레이저 광선 조사를 위한 챔버(208)와, 가열 챔버(213)는 배기 시스템(221 내지 225)을 갖는 진공 펌프(226 내지 230)에 각각 접속된다. 각각의 챔버는 감압 상태 또는 고진공 상태로 형성될 수 있다. 또한, 각각의 챔버에는 필요한 기체(예를 들어, 불활성 기체)를 제공하기 위한 기체 공급 시스템(231 내지 235)이 제공된다.
본 실시예에 있어서, 카세트(202)는 다수의 기판(시료) [예를 들어, 도 12c 의 상태를 갖는 기판]을 수용하고, 기판을 수용하기 위한 빈 카세트(302)는 레이저 광선으로 조사되어진다. 그 게이트 밸브(216)는 닫치고, 반송-반입 챔버(204), 반송 챔버(206), 레이저 광선 조사용 챔버(208), 가열 챔버(213) 및 점진 냉각 챔버(216)는 진공 펌프(226 내지 230)를 사용하는 고진공 상태로 형성된다. 예정된 시간이 통과한 후에, 그 게이트 밸브(216)는 열린다. 하나의 기판은 로보트 아암 (203)에 의해 카세트(202)의 외부로 취해지고, 반송-반입 챔버(204)로 반송되어 배치 베이스(205)에 배치된다. 게이트 밸브(216)는 닫치면, 그 게이트 밸브(217)는 배치 베이스상의 기판이 반송 챔버(206)내의 로보트 아암(207)에 의해 반송 챔버(206)로 반송되도록 열린다. 그 게이트 밸브(216)는 닫치고, 게이트 밸브(217)는 열리면, 배치 베이스(205)상의 기판은 반송 챔버(206)내의 로보트 아암(207)에 의해 반송 챔버(206)로 반송된다. 그 게이트 밸브(217)가 열리면, 로보트 아암(207)내에 유지되는 기판은 가열 챔버(213)로 반송된다. 동시에, 가열 챔버(213)는 예정 온도로 기판을 가열하기 위해 예비 가열된다. 게이트 밸브(217)가 닫치고, 게이트 밸브(216)가 열리면, 연속된 기판은 카세트 수용 및 공급 챔버(201)내의 카세트(202)로부터 외부로 취해지면서 반송-반입 챔버(204)로 반송되고, 그후, 연속된 기판이 로보트 아암(207)에 의해 가열 챔버(213)로 반송된다. 카세트(202)에 수용된 모든 기판은 예정된 시간동안 상술한 동작을 반복하여 가열 챔버(213)내에 수용된다. 부가적으로, 반송-반입 챔버(204)의 뒤이어 챔버들 내의 진공 상태를 유지하기 위하여, 게이트 밸브(216) 및 게이트 밸브(217)는 게이트 밸브(216 및 217)가 동시에 열리지 않도록 제어된다. 또한, 상기 장치는 카세트(202)내에 수용된 모든 카세트가 가열 챔버(213)에 수용될 때, 제 1 기판이 예정된 온도로 가열되도록 구성된다.
최종 기판이 카세트(202)로부터 가열 챔버(213)로 반송될 때, 예정된 온도로 가열된 제 1 기판은 로보트 아암(207)에 의해 반송 챔버의 외부로 취해지고, 게이트 밸브(219)는 닫친다. 이때, 기판의 온도는 로보트 아암(207)에 포함된 가열 수단과 함께 반송동안 심지어 유지된다. 그 가열된 기판은 레이저 광선 조사를 위한 챔버(208)로 반송되고 스테이지(209)상에 배치되며, 게이트 밸브(218)는 닫친다.
레이저 광선 조사를 위한 장치로부터 조사된 선형 레이저 광선(212)은 합성 석영 윈도우(210)로부터 레이저 광선 조사를 위한 챔버(208)상에 입사되어, 스테이지(209)상의 기판은 레이저 광선으로 조사된다. 레이저 광선(212)의 폭방향으로 스테이지(209)를 이동시켜 예정된 영역을 레이저 광선으로 조사된다. 예를 들어, 도 6d 에 도시된 상태에 있어서, 기판은 기판의 우측 단부로부터 좌측 단부까지 기판 스테이지(109)를 이동시켜 레이저 광선으로 조사될 수 있기 때문에, 레이저 광선에 의해 그 기판이 주사될 수 있다.
그 레이저 광선 조사의 완료 이후에, 게이트 밸브(218)가 열리고, 스테이지(209)상의 기판은 로보트 아암(207)에 의해 점진 냉각 챔버(313)으로 반송된다. 그러면, 그 제 2 기판은 레이저 광선 조사용 챔버(208)에 반송되어, 제 2 기판이 레이저 광선으로 조사된다. 그 점진 냉각 챔버(313)의 온도가 가열 챔버(213)의 상대(counterpart)보다 낮게 되도록 설정되어도, 기판이 손상될 수 있는 격렬한 온도 변화가 발생되지 않도록 구성된다.
상술한 동작은 예정된 회수 만큼 반복되기 때문에, 가열 챔버(213)내의 모든 기판은 레이저 광선으로 조사되고, 그 후에 점차로 냉각되어지는 점진 냉각 챔버(313)로 연속 반송된다.
그 장치는 최종 기판이 점진 냉각 챔버(313)로 반송될 때, 제 1 기판이 적당한 온도로 냉각되도록 구성된다. 동시에, 게이트 밸브(217)는 열리고, 그 제 1 기판은 가열 챔버(213)로부터 로보트 아암(207)에 의해 반송-반입 챔버(204)로 반송되면서, 배치 베이스(205)상에 배치된다. 게이트 밸브(217)가 닫치고, 게이트 밸브(216)가 열릴 때, 배치 베이스(205)상의 기판은 로보트 아암(203)에 의해 카세트(302)에 수용된다. 그후, 게이트 밸브(216)가 닫친 이후에, 그 게이트밸브(217)는 열리게 되어, 제 2 기판이 로보트 아암(207)에 의해 점진 냉각 챔버(313)에서 반송-반입 챔버(204)로 반송된다. 상술한 동작을 예정된 회수만큼 반복하여, 점진 냉각 챔버(313)에서 냉각되는 모든 기판은 카세트(302)에 수용된다. 전체로서 카세트가 그 장치의 외부로 취해진다.
제 7 실시예에 있어서, 가열 챔버(213)내의 제 1 기판의 반입부터 가열 챔버(213)내에 최종 기판의 반입까지 소비되는 시간은 레이저 광선 조사용 챔버로 제 1 기판을 반송 개시를 위해 가열 챔버(213)로부터 레이저 광선 조사용 챔버(208)로 최종 기판을 반송 개시를 위한 가열 챔버로부터 최종 기판을 외부로 취할 때까지 소비되는 시간과 같다. 이러한 방법에 있어서, 기판이 가열 챔버에 유지되는 동안 걸리는 시간은 모든 기판에 대하여 동일한 레벨로 설정될 수 있다.
상기 실시예에 있어서, 그 온도는 제 1 내지 제 3 실시예에 도시된 제 1 실시예에 따라 점진 냉각 챔버(313)를 제공하여 온도를 냉각시키도록 제어될 수 있다. 결과적으로, 온도의 급속 변화의 영향하에 손상될 수 있는 기판이라 할지라도 안전하게 어떠한 손상없이 냉각될 수 있다. 그로 인해, 반도체의 수율은 개선될 수 있다. 예를 들어, 레이저 광선 조사용 챔버(208)에 대한 스테이지(209) 및 가열 챔버의 온도는 500℃ 로 설정될 수 있고, 점진 냉각 챔버(313)의 온도가 200℃ 로 설정될 수 있다. 점진 냉각 챔버(313)의 온도가 약 200℃ 로 설정될 때, 심지어, 기판이 점진 냉각 챔버(313)로부터 실내 온도로 카세트 수용 챔버(201)로 반송되어도 온도의 급격한 변화가 기판에 제공되지 않는다. 특정 실시예에 있어서, 그 점진 냉각 챔버(313)는 기판을 냉각하기 위한 챔버로서 이용되고, 그 챔버(313)는또한, 기판을 가열하기 위한 챔버로서 이용될 수 있다.
또한, 상기 실시예에 있어서, 가열, 레이저 광선 조사 및, 냉각 처리는 가열 챔버(213), 레이저 광선 조사용 챔버 및, 점진 냉각 챔버에서 동시에 각각 실행된다. 그로 인해, 레이저 처리에 필요한 시간은 짧게될 수 있다.
본 발명에 따라, 결정화 및 열처리를 촉진하는 금속 원소의 도입으로 결정화되는 결정화된 실리콘은 레이저 광선 조사에 의해 가열 처리되면서, 상술한 열처리의 온도로부터 ±100℃ 의 범위내에 조정된 온도로 시료가 가열되어, 그 결과로서, 결정화된 실리콘막의 결정성으 보다 높게 하므로써 양호한 결정성을 갖는 실리콘막을 제공한다.
또한, 결정화 및 열처리를 촉진하는 금속 원소의 도입에 의해 결정화된 결정화된 실리콘막으로 불순물 이온을 도핑 처리하고, 그 결정화된 실리콘막은 레이저 광선 조사에 의해 가열 처리되면서, 시료가 상술한 열처리시의 온도로부터 ±100℃ 의 범위내의 온도로 가열되어, 그 결과 불순물 영역의 형성은 효과적으로 실행될 수 있다.
또한, 비정질 산화막은 그 막의 한 측면에서 그 막의 다른 측면으로 선형 레이저 광선으로 조사되고, 450℃ 또는 그 이상의 온도로 가열 처리되고, 그 결과 결정 성장이 연속으로 실행되어 단일 결정체 또는 단일 결정체로서 간주될 수 있는 영역을 형성한다.
특히, 단일 결정체 또는 고결정성을 갖는 영역(거의 단일 결정체로서 간주될 수 있는 영역)은 금속화를 촉진하는 금속 원소가 비정질 실리콘막으로 도입되는 상태에서 쉽게 형성될 수 있다. 또한, 동시에, 그 금속 원소는 선형 레이저 광선으로 결정화된 실리콘막을 조사하면서 선형 레이저 광선을 이동하여 결정 성장의 단부에서 편향될 수 있고, 그 결과로, 결정체내의 금속 원소의 밀도는 가능한 크게 감소시킬 수 있다.
제 8 실시예에 있어서, 본 명세서에 기재된 레이저 처리 방법에 의해 한 박막 트랜지스터가 제조된다. 도 6a 내지 도 6c 는 결정화된 실리콘막이 얻어질 때까지 실행되는 단계를 설명한다. 우선, 도 6a 에 도시된 것처럼, 유리 기판(601)이 준비된다. 스퍼터링에 의해 3000Å 두께로 기판의 표면상에 버퍼막으로서 실리콘 산화막(602)이 형성된다. 예를 들어, 그 유리 기판은 코닝 7059 유리로 구성될 수 있다.
그후, 플라즈마-보조 CVD 또는 감압 CVD (LPCVD)에 의해 500Å 두께로 비정질 산화막(a-Si)(603)이 형성된다(도 6a).
이후에, 그 비정질 실리콘막(603)을 결정화하기 위해 라미네이트(laminate)가 가열-처리되어, 결정화된 실리콘막(607)을 얻는다. 동시에, 그 가열 온도는 약 450-750℃ 이다. 그러나, 유리 기판의 열 저항을 고려한 경우에는, 600℃ 이하의 열처리를 실행할 수 있다. 그 가열 온도가 500℃ 보다 낮게 된다면, 결정화 단계를 완료하기 위해서는 수십 시간이 걸린다.
상기는 생산성 면에서 단점이 있다. 본 실시예에 있어서, 유리 기판의 열 저항을 고려하고, 또한, 열 처리 시간을 고려할 때, 가열 처리는 4 시간동안 550℃ 에서 진행된다. 이러한 방법에 있어서, 결정화된 실리콘막(607)을 얻을 수 있다(도 6b).
열처리에 의해 결정화된 실리콘막(607)을 얻은 이후에, 그 결정화된 실리콘막(607)의 결정성을 촉진하기 위해 도 1 내지 도 3 에 도시된 레이저 처리 시스템의 이용으로 레이저 광선이 막(607)으로 지향된다. 그 레이저 처리 단계는 아래에 간단히 기재되어 있다.
우선, 도 6c에 도시된 상태를 가정한 다수의 기판(시료)을 보유하는 카세트는 기반 로딩/언로딩 챔버(101)로 삽입된다. 각각의 챔버는 고진공 상태로 비워진다. 이때, 모든 게이트 밸브가 닫친다고 가정한다. 게이트 밸브(122)는 열려서, 카세트(105)로부터 한 기판(100)을 취하도록 로보트 아암(106)을 허용하고, 그 기판을 반송 챔버(102)로 전송되도록 허용한다. 그후, 다른 게이트 밸브(124)가 열린다. 로보트 아암(106)에 의해 보유되는 기판은 예열되었던 가열 챔버(104)로 이동되어, 소정의 온도로 가열된다.
상기 기판이 가열 챔버(104)로 이송된 후에, 다음 기판은 로보트 아암(106)에 의해 다시 카세트(105)로부터 취해지고, 가열 챔버(104)로 이동된다. 상기 동작들은 주어진 회수로 반복된다. 이러한 방법으로, 카세트(105)내에 보유된 모든기판은 가열 챔버(104)에 수용된다. 그후, 게이트 밸브(122 및 124)는 닫친다. 주어진 시간이 경과한 이후에, 게이트 밸브(124)는 열린다. 주어진 온도(본 실시예에서는 500℃)로 가열되는 기판은 로보트 아암에 의해 반송 챔버(102)로 이동된다.
그 기판의 이동동안, 그 기판은 로보트 아암에 포함된 가열 수단에 의해 500℃ 로 유지된다. 그후에, 게이트 밸브(124)는 닫치고, 게이트 밸브(123)는 열린다. 그 가열된 기판은 레이저 광선으로 그 기판을 조사하기 위한 챔버(103)로 반송된다. 그후, 게이트 밸브(123)는 닫친다.
그 레이저 광선은 선형 단면을 갖는다. 기판 스테이지(109)는 레이저 광선의 횡단면의 횡으로 이동되기 때문에, 레이저 광선은 소정의 영역을 조사한다. 상기 실시예에 있어서, 도 6c에 도시된 것처럼, 그 기판 스테이지(109)는 그 레이저 광선이 레이저 조사동안 도면의 오른쪽 단부에서 왼쪽 단부로 조사되는 방식으로 이동된다. 이것은 스테이지(109)가 10cm/min 의 속도로 이동한다고 가정한다. 본 실시예에 있어서, 스테이지(109)의 온도는 레이저 조사동안 500℃ 로 유지된다.
레이저 조사의 완료 이후에, 게이트 밸브(123)는 열린다. 기판 홀더에 의해 유지되는 기판은 로보트 아암(106)에 의해 반송 챔버(102)로 이동된다. 그후, 게이트 밸브(123)는 닫친다.
그 이후에, 게이트 밸브(122)는 열린다. 그 기판은 로딩/언로딩 챔버(101)내측의 카세트(105)로 삽입된다. 그러면, 게이트 밸브(122)는 닫친다.
상기 기술한 동작은 레이저 광선으로 가열 챔버에 수용된 모든 기판을 조사하기 위해 반복된다. 그들 조사 단계의 완료 이후에, 카세트(105)내에 수용된 기판은 기판 로딩/언로딩 챔버(101)를 통해 하나씩 시스템으로부터 취해진다.
결정화된 실리콘막의 결정성은 도 6c에 도시된 것처럼 레이저 조사에 의해 촉진된다. 그후, 그 막은 포토리소그래픽 패턴되어 박막 트랜지스터의 활성층(701)을 형성한다(도 7a).
그 후, 게이트-절연막으로서 동작하는 실리콘 산화막(702)은 스퍼터링 또는 프라즈마-보조 CVD 에 의해 1000Å 두께로 형성된다. 결과적으로, 0.18% 중량의 스칸듐을 포함하는 알루미늄막이 증착 기술에 의해 6000Å 두께로 형성된다.
알루미늄막은 포토리소그래픽 패턴되어 게이트 전극(703)을 형성한다. 그 이후에, 5% 주석산을 포함하는 에틸렌 글리콜 용액에서 양극 처리가 실행된다. 상기 공정에 있어서, 게이트 전극(703)은 애노드로서 이용된다. 이러한 방법에 있어서, 알루미늄 산화막(704)은 약 2500Å 두께로 형성된다. 산화층704)의 두께는 이후에 실행되는 불순물 이온 주입으로 형성될 오프셋 게이트 영역의 길이를 결정한다.
도 7b에 도시된 것처럼, 불순물 이온(본 실시예에서 인 이온)은 도핑 또는 플라즈마 도핑 기술로 활성층으로 도입된다. 동시에, 게이트 전극(703)과 둘러싸는 산화막(704)은 마스크로서 동작한다. 불순물 이온은 해칭에 의해 표시된 영역(705 및 709)으로 주입된다. 채널 형성 영역 (707) 및 오프셋 게이트 영역(706, 708)은 다시 자체-정렬 기법으로 형성된다.
이온 주입이 완료된 이후에, 그 라미네이트는 레이저 광선으로 조사되어, 소스 영역(705) 및 드레인 영역(709)을 재결정화하고, 주입된 불순물을 활성화한다. 레이저 광선 대신에, 강한 광선이 조사될 수 있다. 그 레이저 광선은 도 1 내지 도 3 에 도시된 시스템에 의해 소스/드레인 영역에 조사된다. 상기 레이저 조사동안, 그 기판은 500℃ 온도로 가열된다.
레이저 조사를 이용하여 가열 처리를 완료한 후에, 실리콘 산화막(710)은 플라즈마 CVD 에 의해 7000Å 두께로 계층 절연막으로 형성된다. 그후, 홀이 형성된다. 소스 전극(711) 및 드레인 전극(712)은 알루미늄 또는 다른 적당한 전도성 재료와 같은 적당한 금속으로부터 형성된다. 최종적으로, 그 나미네이터는 수소 대기에서 1 시간동안 350℃ 온도로 가열 처리된다. 이러한 방법으로, 도 7c 에 도시된 것같은 박막 트랜지스터가 완료된다.
제 9 실시예에 있어서, 비정질 실리콘막은 레이저 광선으로 조사되어, 단일 결정체 또는, 단일 결정체에 가장 가까운 것으로 간주될 수 있는 결정성을 갖는 영역중 하나를 형성한다.
그러한 영역을 이용하여, 박막 트랜지스터의 활성층이 형성된다. 도 8a 내지 도 8c 는 단일 결정체 또는, 단일 결정체에 가장 가까운 것으로 간주될 수 있는 결정성을 갖는 영역중 하나를 형성하기 위한 단계들을 설명한다. 우선, 실리콘 산화막(602)은 스퍼터링에 의해 3000Å 두께로 유리 기판(601)상에 버퍼막으로 형성된다. 그후, 비정질 실리콘막(603)은 플라즈마 CVD 또는 LPCVD 에 의해 5000Å 두께로 형성된다(도 8a).
레이저 광선은 도 1 내지 도 3 에 도시된 시스템의 이용으로 조사된다. 상기 레이저 조사동안, 시료는 500℃ 온도로 가열된다. 그 레이저 광선(810)은 선형 횡단면을 갖는다. 그 선형 횡단면의 세로 방향은 도면의 깊이 방향으로 되어 있다. 영역(812) 또는 상기 영역에 형성된 결정핵은 가열 처리에 의해 결정화된다.
상기 레이저 광선(810)은 1mm 내지 10cm/min 의 매우 저속으로 화살표(811)에 의해 표시된 방향으로 조사된다. 선형 횡단면 레이저 광선(810)은 화살표(811)에 의해 표시된 방향으로 이동될 때, 결정체는 영역(812)으로부터 813 으로 표시된 것처럼 성장된다. 상기 공정에서, 결정체는 결정핵 또는, 결정체가 형성되는 영역(812)로부터 에피텍셜 또는, 거의 에피텍셜적으로 성장된다(도 8b).
상기 결정화는 다음과 같이 이루어진다. 레이저 광선으로 조사된 영역은 용해된다. 결정체는 그 용해된 영역쪽으로 이전에 결정화된 영역으로부터 에피텍셜 또는 거의 에피텍셜적으로 성장된다. 선형 레이저 광선(810)이 811로 표시된 것처럼 조사될때, 그 결정 성장은 813으로 표시된 것처럼 진행한다(도 8c).
상기 레이저 조사 단계는 아래에 상세히 기재된다. 우선, 도 8a 에 도시된 상태를 가정한 다수의 기판(시료)을 보유하는 카세트(105)는 기판 로딩/언로딩 챔버(101)로 삽입된다. 각각의 챔버는 고진공으로 비워진다. 이것은 모든 게이트 밸브가 닫힌 것을 가정한다. 게이트 밸브(1220는 열려서, 카세트(105)로터 한 기판을 로보트 아암(106)을 허용하고, 반송 챔버(102)로 기판을 수송하도록 허용한다. 그후, 다른 게이트 밸브(124)는 열린다. 로보트 아암(106)에 의해 유지되는 기판은 소정의 온도로 기판을 가열하기 위해 예열(500℃ 로)된 가열 챔버(104)로 이동된다.
기판을 가열 챔버(104)로 이송한 후에, 다음 기판은 로보트 아암(106)에 의해 다시 카세트(105)로부터 취해지고, 가열 챔버(104)로 이동된다. 그들 동작은 소정의 회수를 반복한다. 이러한 방법으로, 카세트(105)내에 보유된 모든 기판은 가열 챔버(104)에 수용된다.
주어진 시간이 소비된 후에, 게이트 밸브(124)는 열린다. 주어진 온도(본 실시예에서 500℃)로 가열된 기판은 로보트 아암(106)에 의해 반송 챔버(102)로 이동된다. 상기 기판의 이동동안, 기판은 로보트 아암에 포함된 가열 수단에 의해 500℃ 로 유지된다. 그 이후에, 게이트 밸브(124)는 닫치고, 그 게이트 밸브(123)는 열린다. 가열된 기판은 레이저 광선으로 기판을 조사하기 위한 챔버로 반송된다. 그후, 게이트 밸브(123)는 닫친다.
레이저 광선은 선형 횡단면을 갖는다. 기판 스테이지(109)는 레이저 광선의 횡단면의 횡으로 이동되기 때문에, 레이저 광선은 소정의 영역을 조사한다. 상기 실시예에서, 도 8b에 도시된 것처럼, 기판 스테이지(109)는 레이저 광선이 레이저 조사동안 도면의 오른쪽 단부에서 왼쪽 단부로 조사되는 방식으로 이동된다. 그 스테이지(109)는 1cm/min 속도로 이동한다고 가정한다. 본 실시예에 있어서, 스테이지(109)의 온도는 레이저 조사동안 500℃ 로 유지된다.
레이저 조사의 완료 이루에, 게이트 밸브(123)는 열린다. 기판 홀더에 의해 보유된 기판은 로보트 아암(106)에 의해 반송 챔버(102)로 이동된다. 그후, 게이트 밸브(123)는 닫친다. 그 이후에, 게이트 밸브(122)는 열린다. 그 기판은 로딩 언로딩 챔버(101)내측의 카세트(105)로 삽입된다. 그후, 게이트 밸브(122)는 닫친다.
상기 기술한 동작은 레이저 광선으로 가열 챔버에 수용된 모든 기판을 조사하기 위해 반복된다. 그들 조사 단계가 완료된 이후에, 카세트(105)에 수용된 기판은 기판 로딩/언로딩 챔버(10)를 통해 하나씩 시스템으로부터 취하게 된다.
본 실시예에 있어서, 제 1 기판이 가열 챔버(104)로 이송되는 순간과, 최종기판이 가열 챔버(104)로 반송되는 순간 사이의 시간은 제 1 기판이 가열 챔버(104)로부터 취해져 레이저 조사 챔버(103)쪽으로 이동을 시작하는 순간과, 최종 기판이 가열 챔버(104)로부터 취해져 레이저 조사 챔버(103)쪽으로 반송이 시작되는 순간 사이의 시간과 동일하게 설정된다. 그 결과, 모든 기판은 동시에 가열 챔버에 보유된다.
비정질 실리콘막은 각각의 기판상에 형성된다. 500℃ 온도에서, 결정핵은 단시간과 결정화 진행에서 쉽게 형성된다. 그러므로, 기판이 가열 챔버내에 각각 보유되는 시간을 일정하게 하는 것을 균일한 결정화된 실리콘막의 제조에 중요하다.
상기 방법에 있어서, 단일 결정체 또는 단일 결정체로 간주될 수 있는 결정체로 구성된 영역(814)은 도 8c 에 도시된 것처럼 얻어질 수 있다. 상기 영역(814)은 1016cm-3내지 1020cm-3의 농도로 수소 원자를 포함한다. 그 내부 결합은 수소 원자에 의해 종결된다. 그 영역은 매우 큰 결정 입자로서 간주될 수 있다. 그 영역은 사이즈면에서 더 증가될 수 있다.
단일 결정체 또는, 단일 결정체로서 간주될 수 있는 결정체로 구성된 영역(184)이 도 8c 에 도시된 것처럼 얻어질때, 박막 트랜지스터의 활성 영역은 형성되고, 상기 영역을 이용한다. 즉, 패턴 단계가 실행되어 도 9a 의 701로 표시된 것처럼, 활성 영역을 형성한다. 그 패터닝 단계 동안, 극히 얇은 산화막(802)이 제거된다. 게이트-절연막으로서 제공된 실리콘 산화막(702)는 스퍼터링 또는 플라즈마 CVD 에 의해 1000Å 두께로 형성된다(도 9a).
결과적으로, 0.18% 중량의 스칸듐을 포함하는 알루미늄막이 전자-비임 증착 기법에 의해 6000Å 두께로 형성된다. 그 알루미늄막을 포토리소그래픽 패턴되어 게이트 전극(703)을 형성한다. 그 이후에, 5% 주석산을 포함하는 에틸렌 글리콜 용액으로 양극 공정이 실행된다. 그 공정에 있어서, 게이트 전극(703)은 애노드로서 이용된다. 그러한 방법으로, 약 2500Å 두께로 알루미늄 산화막(704)이 형성된다. 상기 산화층(704)의 두께는 후에 실행되는 불순물 이온 주입 단계에 의해 형성될 오프셋 게이트 영역의 길이를 결정한다(도 9b).
불순물 이온 (본 실시예에서 인 이온)은 이온 도핑 또는 플라즈마 도핑 기술에 의해 활성층으로 도입된다. 동시에, 게이트 전극(703) 및 둘러싼 산화층(704)은 마스크로서 동작한다.
불순물 이온은 영역(705 및 709)으로 주입된다. 이러한 방법으로, 소스 영역(705) 및 드레인 영역(709)은 자체-정렬된 기법으로 형성된다. 또한, 자체-정렬 기법으로 채널 형성 영역(707) 및 오프셋 게이트 영역(706, 708)이 형성된다 (도 9c).
상기 라미네이트는 도 1 내지 도 3 에 도시된 레이저 처리 시스템의 이용하여 레이저 광선으로 조사되어, 소스 영역(705) 및 드레인 영역(709)을 재결정화하고, 주입된 불순물을 활성화한다.
레이저 조사를 이용하여 가열 처리의 완료후에, 한 실리콘 산화막(710)이 플라즈마 CVD 에 의해 7000Å 두께로 계층 절연막으로서 형성된다. 그후, 홀들이 형성된다. 한 소스 전극(711) 및 드레인 전극(712)은 알루미늄 또는 적당한 다른전도성 재료와 같은 적당한 금속으로 형성된다. 최종적으로, 그 라미네이트는 1 시간 동안 350℃ 로 수소 대기에서 열처리 된다.
이러한 방법으로, 도 9d에 도시된 것같은 박막 트랜지스터가 완성된다.
본 실시예에서 박막 트랜지스터는 단일 결정체 또는 단일 결정체로 간주될 수 있는 결정체로 구성된 영역을 이용하여 형성된 활성층을 갖는다. 그러므로, 결정체 입자들은 활성 영역에 실제로 존재하지 않는다. 그 박막 트랜지스터의 동작은 결정체 입자 경계면에 의해 영향을 받는 것으로부터 보호될 수 있다.
본 실시예의 구성은 로우(row)로 배열된 다수의 박막 트랜지스터가 형성되는 것에 효과적으로 이용될 수 있다.
예를 들어, 그 구성은 다수의 박막 트랜지스터가 도 9d 에 도시된 것처럼 도면의 깊이 방향으로 로우로 배열되는 것에 이용될 수 있다. 박막 트랜지스터의 로우를 포함하는 구성은 액정 디스플레이용 시프트 레지스터 회로와 같은 주변 장치에 이용될 수 있다. 단일 결정체 또는 단일 결정체로서 간주될 수 있는 결정체를 포함하는 결정화된 실리콘막과 같은 것을 이용하는 그들 박막 트랜지스터는 아날로그 증폭기 등과 같은 것에 편리하게 이용될 수 있다.
제 10 실시예에 있어서, 단일 결정체(보다 나은 결정성을 가짐)에 가까운 결정화된 실리콘막은 레이저 조사에 의해 유도되는 결정화의 메카니즘을 기술적으로 이용하여 효과적으로 얻을 수 있다.
도 10a 내지 도 10c 는 본 실시예의 제조 단계들을 설명한다. 우선, 실리콘 산화막(602)이 스퍼터링 기법에 의해 3000Å 두께로 유리 기판상에 버퍼층으로서 형성된다. 그후, 비정질 실리콘막(603)이 플라즈마 CVD 또는 저압 열 CVD 에 의해 500Å 두께로 형성된다. 결과적으로, 실리콘 산화막으로부터 마스크가 형성된다. 상기 실리콘 산화막은 스퍼터링 또는 플라즈마 CVD 에 의해 형성될 수 있다. 또한, 실리콘 산화막을 형성하기 위해 적용된 액체를 이용하여 실리콘 산화막이 형성될 수 있다. 용액의 형태의 액체는 약 100 - 300℃ 로 가열될때 응고된다. 예를들어, 도꾜 오까 고교 가부시기 가이샤에 의해 준비된 OCD 용액이 이용될 수 있다. 상기 실리콘 산화막(815)은 802 에 의해 표시된 영역내의 슬릿은 가지며, 그 슬릿은 도면의 깊이 방향으로 확장한다. 비정질 실리콘막(603)의 표면 일부는 슬릿 형태의 영역(802)에 의해 노출된다. 그 슬릿 형태 영역은 수 마이크로미터 내지 수십 마이크로미터의 소정 길이 및 폭을 갖는다(도 10a).
조사 동안, 그 선형 레이저 광선은 도 10b 에 도시된 것처럼, 화살표(811)에 의해 표시된 방향으로 조사된다. 그 레이저 광선의 횡단면은 도 5 에 도시된 옵틱스(optics)까지 도면의 깊이 방향으로 확장하는 형태로 분할된다.
그 레이저 광선(810)이 조사되는 경우, 시료는 500℃ 로 가열된다. 그 레이저 광선은 약 1mm 내지 10cm/min 의 매우 저속으로 조사된다. 동시에, 결정핵 또는 결정화된 영역은 해칭에 의해 표시된 영역(812)에서 가열에 의해 형성된다.
레이저 조사 동안, 선형 레이저 광선이 화살표(811)에 의해 표시된 방향으로 이동된다면, 그 영역(812)은 조사 이후에 급속도로 냉각되는데, 그 이유는 실리콘 산화막이 영역(812)에 표면상에 존재하지 않기 때문이다. 레이저 광선으로 조사되는 그 비정질 실리콘막은 상부 및 하부에 실리콘 산화막 사이에 삽입된다. 그러므로, 아무것도 없는 곳에 대해서는 열처리를 피할 수 있다. 그러므로, 그 막은 고온으로 순간 가열된다.
특히, 결정 구조를 갖는 냉각 영역(812)은 핫 용해된 영역과 상호 존재한다. 물론, 그들 사이에 경사가 급한 온도 기울기가 존재한다. 그 온도 기울기는 결정 성장을 촉진한다. 그 결과, 에피텍셜 성장으로 간주될 수 있는 결정 성장은 813으로 표시된 것처럼 진행한다. 결과에 있어서, 단일 결정체 또는 단일 결정체로서 간주될 수 있는 결정체를 포함하는 영역(814)을 얻을 수 있다.
본 실시예의 구성에 있어서, 성장 시점에서 성장의 시작은 용이하게 될 수 있다. 결과적으로, 단일 결정체 또는 단일 결정체로서 간주될 수 있는 결정체를 포함하는 영역은 막의 일부에 형성될 수 있다.
이러한 방법으로, 단일 결정체 또는 도 10c 에 도시된 것처럼 단일 결정체로서 간주될 수 있는 결정체를 포함하는 영역(814)을 얻을 수 있다. 그 영역(814)은 수십 마이크로미터 또는 그 이상의 마이크로미터의 길이를 갖도록 구성될 수 있다.
단일-결정화된 박막 트랜지스터는 상기 영역을 이용하여 제조될 수 있다.
제 11 실시예에 있어서, 본 명세서에 기재된 레이저 처리 방법이 제조된다. 도 12a 내지 도 12d 는 결정화된 실리콘막이 얻어 질때까지 실행되는 제조 단계를 설명한다. 우선, 도 12a 에 도시된 것처럼, 유리 기판(601)이 준비된다. 한 실리콘 산화막(602)은 스퍼터링에 의해 3000Å 두께로 기판의 표면상에 버퍼막으로서 형성된다. 예를들어, 유리 기판은 코닝 7057 유리로 구성된다.
그후, 비정질 실리콘막(a-Si)(603)은 플라즈마 CVD 또는 LPCVD 에 의해 500Å 두께로 형성된다. 그 라미네이트는 산화 대기에서 UV 광선으로 조사되어 극도로 얇은 산화막(604)을 형성한다. 그 산화막(604)은 후에 실행될 용액 적용 단계에서 액체 용액의 습식성(wettability)을 증가시킨다. 그 산화막(604)의 두께는 수십 Å 두께 정도로 된다(도 12a).
그 이후에, 비정질 실리콘막(603)의 결정화를 촉진하는 금속 원소인 니켈(Ni)이 도입된다. 본 실시예에 있어서, 니켈 원소는 니켈 아세테이트 용액을 사용하여, 비정질 실리콘막(603)의 표면에 도입된다. 특히, 소정의 니켈 농도를 얻기 위하여 조정된 니켈 아세테이트의 용액은 드립되어, 수막(800)을 형성한다. 그후, 스핀-건식 단계가 스피너(606)를 이용하여 실행된다. 그 니켈 원소는 비정질 실리콘막의 표면과 접촉된 상태로 존재한다. 그 도입된 니켈량은 니켈 아세테이트 용액내에 니켈 원소의 농도를 조정하여 제어된다(도 12b).
결과적으로, 그 라미네이트는 비정질 실리콘막(603)을 결정화하기 위하여 열처리 된다. 이러한 방법으로, 결정화된 실리콘막(607)이 얻어진다. 동시에, 그 가열 온도는 약 450℃ - 750℃ 이다. 그러나, 유리 기판의 열 저항을 고려할때, 600℃ 이하의 열처리가 실행되어야 한다. 그 가열 온도가 500℃ 보다 낮게 된다면, 결정화 단계를 실행하는데 수십 시간이 걸린다.
상기는 생산성면에 있어 비적합하다. 본 실시예에 있어서, 유리 기판의 가열 저항과, 열처리의 시간을 고려할때, 그 열처리는 4 시간 동안 550℃ 로 진행된다. 이러한 방법으로 결정화된 실리콘막(607)이 얻어진다(도 12c).
그후 결정화된 실리콘막(607)은 도 1 내지 도 3 에 도시된 레이저 처리 시스템의 이용하여 레이저 광선으로 조사된다. 상기는 결정화된 실리콘막(607)의 결정화를 더 촉진시킨다. 그 레이저 처리 단계는 제 2 실시예서와 같은 방법으로 실행된다.
도 12 에 도시된 것처럼, 결정화된 실리콘막의 결정성은 레이저 조사에 의해 촉진된다. 그 레이저 처리 단계는 제 2 실시예와 같은 방식으로 실행된다.
도 12d 에 도시된 것처럼, 결정화된 실리콘막의 결정성은 레이저 조사에 의해 촉진된다. 한 패터닝 단계는 도 7a 내지 도 7c 와 함께 이미 설명된 제 6 실시예에서 처럼 동일한 방식으로 실행된다. 그로 인해, 박막 트랜지스터의 활성층이 형성된다. 동시에, 극도로 얇은 막(604)이 제거된다. 상기 활성층을 이용하여 박막 트랜지스터가 완성된다.
제 12 실시예에 있어서, 본 발명을 실행하기 위해 이용된 레이저 처리 시스템에 관한 것이다. 도 18 은 본 실시에의 레이저 처리 시스템의 상면도이다. 도 19 는 도 18 의 라인(A - A')을 절취한 횡단면도이다. 도 20 은 도 18 의 라인(B - B')을 절취한 횡단면도이다.
도 18 내지 도 20 에 있어서, 참조 부호(306)으로 지시된 것은 기판(시료)을 로딩하기 위한 로딩 챔버이다. 레이저 광선으로 조사되는 실리콘막 또는 종료되지 않은 박막 트랜지스터가 형성되는 다수의 기판(시료)은 카세트(330)에 수용된다. 상기 상태하에서, 그 카세트(330)는 외측으로부터 삽입된다. 그 기판들이 외측으로부터 기판 로딩 챔버(306)으로 삽입되거나, 로딩 챔버로부터 반송될때, 그 기판은 그들을 보유하는 카세트와 함께 제거된다.
기판들은 반송 챔버(301)에 의해 시스템의 내측으로 이동된다. 그 챔버에는 기판(315)을 하나식 이송하기 위한 로보트 아암(314)이 설치된다. 한 기판이 배치되는 로보트 아암의 전단부는 360˚ 회전하고, 위 및 아래로 회전될 수 있다.
또한 산에 로보트 아암(314)은 기판의 반송 동안 일정한 기판 온도(시료 온도)를 유지하기 위해 가열 수단을 포함한다.
기판 위치 정렬 수단(300)은 기판과 함께 로보트 아암을 정밀하게 정렬하도록 동작한다. 즉, 그 정렬 수단(300)은 로보트 아암과 기판 사이의 위치 관계를 일정하게 유지한다.
레이저 조사 챔버(304)는 레이저 광선으로 기판을 조사한다. 상기 챔버(304)에 있어서, 레이저(331)에 의해 조사된 레이저 광선은 미러(332)에 의해 반사되고, 합성 석영으로 이루어진 윈도우(352)를 통해 기판으로 지향되고, 그 기판은 스테이지(353)상에 배치된다. 그 스테이지(353)에는 기판을 가열하기 위한 수단이 설치되어 있어, 화살표(354)에 의해 표시된 한 방향으로 이동할 수 있다.
그 레이저(331)는 KrF 엑시머 레이저이고, 생성된 레이저 비임의 횡단면을 도 5 에 도시된 선형 형태로 성형하기 위해 광학 장치가 설치된다. 그 선형 횡단면은 수 밀리미터 내지 수 센티미터까지의 폭과 수십 센티미터의 길이를 갖는다. 그 레이저 광선은 기판(시료)으로 지향된다.
그 레이저 광선의 선형 횡단면의 세로 방향은 354에 의해 표시된 이동 방향에 수직이다. 즉, 세로 방향은 도 20 의 전면측에서 후면측으로 확장한다. 그 기판은 354로 표시된 방향으로 스테이지(353)를 따라 이동하면서, 선형 레이저 광선으로 기판을 조사한다. 이러한 방법으로, 전체 기판이 레이저 광선으로 주사된다.
가열 챔버(302 및 305)는 기판을 가열하기 위해 동작한다. 그 가열 챔버(305)는 레이저 광선이 레이저 처리 챔버(304)내의 기판에 충돌이 이루어지기 전에 기판(시료)을 가열한다. 그 가열 챔버(302)는 레이저 처리 챔버(304)내측의 레이저 광선으로 조사된 이후에 기판을 열처리한다. 다수의 기판(315)은 도 19 에 도시된 것처럼, 가열 챔버(302 및 305) 각각에 스텍 및 수용된다. 기판(315)은 가열 수단(저항 가열 수단)(317)에 의해 소정의 온도로 가열된다. 그 기판(315)은 리프트(316)는 위 아래로 이동된다. 기판중 필요한 하나는 반송 챔버(301)내측의 로보트 아암(314)에 의해 하나씩 가열 챔버(305)의 내부 및 외부로 이동될 수 있다.
회전 챔버(303)는 각각의 기판을 900˚회전하도록 작동된다. 회전 가능한 스테이지는 그 회전 챔버(303)에 설치된다. 소정의 기판은 로보트 아암(314)에 의해 상기 스테이지로 이송되고 그후, 그 스테이지는 90˚회전하게 된다.
그 이후에, 기판은 로보트 아암에 의해 외부로 취해진다. 이러한 방법으로, 그 기판은 로보트 아암에 의해 보유되면서, 기판은 90˚회전하게 된다.
그 기판은 회전 챔버(303)의 동작에 의해 균일하게 레이저 광선으로 조사된다. 이전에 언급한 것처럼, 기판(시료)상에 투입되는 레이저 비임은 선형 횡단면을 갖는다. 그 기판은 조사동안 한 방향으로 기판을 이동시켜 레이저 광선으로 전체 조사될 수 있다. 이 경우에, 레이저 광선은 기판의 한 측면에서 반대 측면쪽으로 주사된다. 그후, 그 기판은 90˚회전하게 된다.
결과적으로, 그 기판은 레이저 광선으로 조사된다. 그 레이저 광선은 두 상호 수직 방향으로 주사된다. 결과적으로, 그 기판은 레이저 광석으로 균일하게 조사될 수 있다.
언로딩 챔버(307)는 시스템의 외부로 처리되는 기판을 가져오도록 작용하고, 로딩 챔버(306)에서와 동일한 방법으로 기판을 보유한다. 다수의 기판은 도어(355)를 통해 카세트와 함께 시스템의 외부로 취해진다.
상기 기재된 챔버(301, 302, 303, 305, 306 및 307)은 저압을 버티는 닫친 진공 베셀(closed vacuum vessels)이다. 그들 챔버는 그들 각각 배출 시스템을 갖는다. 그들 모든 챔버들은 감압 상태를 취할 수 있다. 각각의 챔버는 질소 기체와 같은 요구된 기체를 공급하기 위한 시스템을 갖는다. 또한, 각각의 챔버는 배출 시스템을 갖는다. 필요하다면, 각각의 챔버는 감압 또는 고진동 상태를 비워질 수 있다. 도 19 에는 배출 시스템(318 - 319)이 도시되어 있다. 도 10 에는 배출 시스템(356, 318 및 357)이 도시되어 있다. 그들 배출 시스템은 고진공 펌프(321 - 232, 358 및 359)를 갖는다.
그들 챔버에는 게이트 밸브(310 - 313, 308 및 309)가 설치되어, 각각의 챔버의 분리 및 기밀성을 보장한다. 도 18 내지 도 20 에 도시된 시스템의 예는 아래에 설명된다. 비정질 실리콘막은 코닝 7059 유리로 구성된 유리 기판(10cm 평방)에 형성되어, 593℃ 의 스트레인 포인트를 갖는다. 상기 비정질 실리콘막은 결정화를 위해 레이저 광선으로 조사된다. 본 예에 있어서, 비정질 실리콘막은레이저 조사에 의해 결정화 된다. 다음 동작의 순서는 결정화된 실리콘막이 레이저 조사로 더 조사되는 경우 또는 불순물 이온이 도핑된 실리콘막이 소스/드레인 영역의 형성 동안 가열 처리되는 경우에 이용될 수 있다.
아래에 기재된 동작에 있어서, 도 18 에 도시된 각각의챔버내의 대기는 1 atm 질소 대기임을 추정할 수 있다. 상기 실시예에 있어서, 질서 대기가 이용된다. 오염 레벨은 각각의 챔버를 감압 상태로 하여 최소로 가장 효과적으로 감소될 수 있다.
우선, 게이트 밸브(308 - 313) 및 외측에 액세스를 허용하는 도어(355)는 모두 닫친다. 형성되는 비정질 실리콘을 각각 갖는 필요한 수 (이하 간단히 기판으로 칭함)은 유리 기판의 카세트(도시되지 않음)로 삽입된다. 그 카세트는 기판과 함께 로딩 챔버(306)으로 반입된다. 그후, 로딩 챔버의 도어(도시하지 않음)는 닫친다. 결과적으로, 게이트 밸브(313)는 열린다. 로딩 챔버(306) 내측의 카세트에 보유된 기판중 하나는 로보트 아암(314)에 의해 로딩 챔버(301)로 이송된다. 동시에, 로보트 아암(314)과 기판(315) 사이의 위치 관계는 정렬 수단(300)에 의해 조정된다.
상기 반송 챔버(301)로 가져온 기판(315)은 로보트 아암(314)에 의해 가열 챔버(305)로 수용된다. 그 기판(315)을 가열 챔버(305)로 놓기 위하여, 게이트 밸브(311)는 우선 열린다. 그후, 기판(315)은 로보트 아암(314)에 의해 가열 챔버(305)로 반입된다. 그 다음에, 게이트 밸브(311)는 닫친다.
가열 챔버(305)에 있어서, 기판은 550℃ 온도에서 가열된다. 상기 온도는유리 기판의 스트레인 포인트 보다 낮게 되도록 설정되는 것이 중요하다. 그 이유는 만일, 열처리가 스트레인 포인트 이상 실행된다면, 유리 기판의 수축 및 변형을 경시할 수 없기 때문이다.
가열 챔버(305)에서 주어진 시간동안 기판을 가열한 이후에, 그 기판은 로보트 아암(314)에 의해 반송 챔버(301)로 이송된다. 게이트 밸브(308 - 313)가 열리면, 각각의 챔버의 기밀성 및 청결성을 유지하기 위하여 기판이 로보트 아암에 의해 이동될때 닫쳐야 한다.
가열 기판(305)으로부터 취해진 기판은 레이저 처리 챔버(304)로 이동된다. 그 기판의 표면상에 형성된 비정질 실리콘막은 레이저 광선으로 조사된다. 그 로보트 아암에는 가열 수단이 제공되어 550℃ 온도로 기판을 유지하면서 가열 챔버(305)로부터 레이저 처리 챔버(304)까지 기판이 이동하도록 한다. 레이저 처리 챔버(304)에 있어서, 가열 수단은 기판이 배치되는 스테이지(353)에 장착된다. 레이저 조사 동안, 그 기판은 550℃ 온도로 유지된다.
레이저(331)는 선형 횡단면의 레이저 비임을 발생한다. 그 레이저 비임은 미러(332)에 의해 반사되고, 레이저 처리 챔버(304)에 형성된 석영 윈도우(352)를 통해 기판으로 지향된다. 상기 실시예에 있어서, 스테이지(353)는 화살표(354)로 표시된 방향으로 이동되기 때문에, 소정의 표면(예를들어, 유리 기판상에 형성된 비정질 실리콘막)은 레이저 광선으로 전체 조사된다. 즉, 레이저 비임의 횡단면은 도 20 의 평면의 앞측으로부터 반대 측면 쪽으로 확장한다. 그 레이저 비임은 화살표(354)에 의해 지시된 방향으로 기판에 관련하여 주사된다.
이러한 방법으로, 스테이지(353)에 배치된 전체 기판 표면은 레이저 광선으로 주사된다. 예를들어, 248nm 파장을 갖는 KrF 엑시머 레이저 광선은 상술한 레이저 광선으로 이용될 수 있다. 또한, XeCl 엑시머 레이저, 다른 엑시머 레이저, 또는 코히런트 광선 조사하는 다른 수단이 레이저(331)로서 이용될 수 있다. 더우기, 레이저 광선 대신에 적외선과 같은 강한 광선을 방출하는 수단이 이용될 수 있다.
레이저 조사의 완료후에, 기판이 로보트 아암(314)에 의해 레이저 처리 챔버(304)로부터 반송 챔버(301)로 한번 이동된다. 동시에, 그 게이크 밸브(310)로 한번 이동된다. 동시에, 그 게이트 밸브(310)는 첫번째로 열리고, 그후, 기판은 로보트 아암(314)에 의해 반송 챔버로 이동된다. 그후, 게이트 밸브(310)는 열린다.
반송 챔버(301)에 놓인 기판은 기판이 90˚로 회전하게 되는 기판 회전 챔버(303)로 반입된다. 어떤 다른 동작은 회전 챔버(303)내측으로 행하지 않게 되고, 그 게이트 밸브(309)는 열전 상태로 유지될 수 있다.
기판이 기판 회전 챔버(303)내에서 회전한 후에, 그 기판은 로보트 아암(314)에 의해 다시 반송 챔버(301)로 이동된다. 다시, 그 기판은 레이저 처리 챔버(304)로 이동된다.
이때, 스테이지(303)상에 배치된 기판의 방위는 그 기판이 레이저 처리 챔버(304)로 처음 이송될때 추정된 기판의 범위로부터 90˚각도까지 차이가 난다. 선형 횡단면의 레이저 광선은 화살표(354)에 의해 표시된 방향으로 다시스테이지(353)를 이동시킴과 동시에 기판으로 지향된다. 상기 경우에 있어서, 레이저 광선의 주사 방향은 처음 주사의 방향으로부터 90˚까지 차이가 있다. 결과적으로, 그 기판은 레이저 광선으로 균일하게 조사될 수 있다. 따라서, 균일하게 결정화된 실리콘막은 유리 기판상에 얻어질 수 있다. 제 2 레이저 조사의 종료 이후에, 그 기판은 로보트 아암(314)에 의해 반송 챔버(301)로부터 취해진다. 그로 인해, 기판은 550℃ 에서 실행된 열처리가 바람직한 결과를 얻은 가열 챔버(302)로 반송된다.
기판이 가열 챔버(302)에서 열처리된 이후에, 기판은 로보트 아암(314)에 의해 반송 챔버(301)로 이송된다. 그후, 그 기판은 언로딩 챔버(307)내측의 카세트로 수용된다. 지금까지 기재한 동작은 연속으로 처리되어 언로딩 챔버(307)내측의 카세트(330)에 수용한다. 카세트(330)가 채워질때, 도어(355)는 열린다. 그 기판은 카세트(330)과 함께 시스템의 외부로 취해진다. 그로 인해, 일련의 레이저 조사 단계가 종료된다. 본 실시예에 있어서, 두개의 가열 챔버가 제공된다. 제 3 실시예 및 제 8 내지 제 11 실시예와 같은 다른 실시예에 있어서, 레이저 가열 처리는 결정화된 실리콘막의 제조 동안 실행된다. 그로 인해, 그 막은 열처리 되어 실리콘막내의 결함 밀도를 감소시킨다. 본 실시예에 있어서, 상기 단계들은 한 시스템으로 실행되는데, 그 이유는 두개의 열 챔버가 존재하기 때문이다. 결과적으로, 고결정성 및 낮은 결함 밀도를 갖는 결정화된 실리콘막은 높은 생산성과 함께 얻어질 수 있다.
특히, 보다 낮은 결정성의 실리콘막은 도 12a 내지 도 12d 에 도시된 제 11실시예의 결정화된 실리콘막과 도 13a 내지 도 13d 에 도시된 제 3 실시예의 결정화된 실리콘막을 형성하기 위한 제조 단계에 본 실시예를 적용하여 얻어질 수 있다. 특히, 비정질 실리콘막의 결정화를 촉진시키는 금속 원소는 비정질 실리콘막의 표면으로 선택적으로 도입되어 기판과 나란한 결정체를 성장시킨다. 그후, 그들 결정체를 포함하는 실리콘막은 레이저 광선으로 조사되어 결정성을 더 증가시킨다. 그후, 상기 막은 열처리 된다면, 양호한 결정성 및 낮은 결함 밀도를 갖는 실리콘막이 얻어 질 수 있다.
제 13 실시예에 있어서, 도 18 내지 도 20 에 도시된 시스템의 변경을 나타낸다. 도 21 은 본 실시예의 구성을 개략적으로 도시한 도면이다. 도 18(제 12 실시예의 설명) 및 도 21 모두에 있어서, 동일한 구성 요소는 동일한 참조 부호에 의해 표시된다. 도 21 에 도시된 시스템에 있어서, 기판이 가열 챔버(305)에서 1 차로 가열된다. 그후, 기판은 레이저 처리 챔버(304)에서 레이저 광선으로 조사된다. 그 이후에, 기판은 제 2 가열 챔버(351)에서 열처리되어 조사된 실리콘막내의 결함을 감소시킨다.
가열 챔버(351)에서 열처리 완료 이후에, 그 기판은 저속 냉각 챔버(350)에서 서서히 냉각된다. 그 냉각 속도는 저속 냉각 챔버(350)로 유입된 질소 기체량을 조정하여 조정된다. 이어서, 그 기판은 언로딩 챔버(307)로 이송된다.
본 실시예의 레이저 조사는 레이저 광선의 결정화(제 11 및 제 3 실시예에 기재된 내용에 상응)를 위해, 그리고, 이온 주입으로 도핑된 실리콘막의 가열 처리및 활성화를 위해 이용될 수 있다.
결정화를 촉진시키는 금속 원소의 도입과 열처리에 의해 결정화된 실리콘막이 결정화된다. 그 결정화된 실리콘막은 레이저 조사에 의해 가열 처리되면서, 이전 열처리 온도의 ±100℃ 이내의 온도로 시료가 가열된다. 상기 경우에 있어서, 결정성이 보다 향상된다. 그 결과, 양호한 결정성을 갖는 실리콘막은 얻을 수 있다.
결정화를 촉진시키는 금속 원소의 도입과 열처리에 의해 결정화된 실리콘막이 결정화된다. 그 결정화된 실리콘막으로 불순물 이온이 주입된다. 도핑 영역은 레이저 조사에 의해 기판을 가열 처리하여 효과적으로 형성되면서, 이전 열처리 온도의 ±100℃ 범위의 온도에서 시료가 열처리된다. 결정체는 레이저 조사, 예를들어 비정질 실리콘막의 한 측면에서 다른 측면쪽으로 선형 횡단면을 갖는 레이저 광선을 지향하면서, 450℃ 보다 높은 온도에서 그 막을 가열시켜 연속으로 성장될 수 있다. 단일 결정체 또는 단일 결정체로서 간주될 수 있는 영역이 형성될 수 있다.
특히, 비정질 실리콘막으로 결정화를 촉진하기 위한 금속 원소를 도입한 후에, 단일 결정체로서 거의 간주될 수 있는 보다 높은 결정성의 영역은 상기 기재될 레이저 조사를 수행하여 쉽게 형성시킬 수 있다. 동시에, 그 금속 원소는 레이저 조사 동안 선형 횡단면의 레이저 비임을 이동시며, 결정 성장이 종료되는 포인트에서 분리시킬 수 있다. 결과적으로, 결정화된 영역내의 금속 원소 농도는 최소로 감소될 수 있다.
새로운 처리 방법에 있어서, 열처리에 의해 결정화된 실리콘막은 이전 열처리 온도의 ±100℃ 범위내의 온도에서 가열된다. 이러한 상태하에서, 결정성을 보다 향상시키기 위하여 레이저 광선으로 가열 처리된다. 이러한 방법으로, 양호한 결정성을 갖는 실리콘막은 얻을 수 있다.
열처리에 의해 이미 결정화된 실리콘막으로 불순물 이온이 주입된다. 그 막은 이전의 열처리 온도의 ±100℃ 이내의 온도에서 열처리된다. 이러한 상태에서, 그 막은 레이저 조사에 의해 가열 처리된다. 이러한 방법으로, 도핑된 영역은 효과적으로 형성될 수 있다.
더우기, 450℃ 보다 높은 온도에서 막을 가열하면서 비정질 실리콘막의 한 측면에서 다른 측면쪽으로 선형 횡단면을 갖는 레이저 광선을 지향시켜 레이저 조사에 따라 연속으로 결정체가 성장된다. 단일 결정체 또는 단일 결정체로서 간주될 수 있는 영역은 형성될 수 있다.
레이저 조사 동안, 선형 횡단면의 레이저 광선은 조사된다. 이러한 방법으로, 금속 원소는 결정 성장이 종료되는 지점에서 분리시킬 수 있다. 그 금속 원소의 농도는 최소로 감소될 수 있다.

Claims (32)

  1. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 반도체에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  2. 제1항에 있어서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au로 구성되는 그룹으로부터 선택된 원소 또는 다수의 원소들은 상기 금속 원소로서 사용되는 반도체 장치 제조 방법.
  3. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 반도체에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 상기 반도체 내에 수소를 함유시키기 위해 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계로서, 상기 반도체내의 수소의 농도는 1020cm-3이하인, 상기 반도체를 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  4. 제4항에 있어서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au로 구성되는 그룹으로부터 선택된 원소 또는 다수의 원소들은 상기 금속 원소로서 사용되는 반도체 장치 제조 방법.
  5. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 반도체의 적어도 일부분에 불순물 이온을 주입하는 단계와,
    상기 불순물 이온이 상기 주입 단계에 의해 주입된 부분에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 결정화된 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  6. 제7항에 있어서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au로 구성되는 그룹으로부터 선택된 원소 또는 다수의 원소들은 상기 금속 원소로서 사용되는 반도체 장치 제조 방법.
  7. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 반도체의 표면에 레이저광을 조사하기 위해서, 선형 비임 구성을 가진 상기 레이저광을 상기 반도체의 한 측면으로부터 다른 측면으로 연속적으로 이동시키는 단계와,
    상기 레이저광 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계를 포함하며,
    상기 레이저광에 의해 조사된 상기 반도체의 영역은 연속적으로 결정화되는 반도체 장치 제조 방법.
  8. 제10항에 있어서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au로 구성되는 그룹으로부터 선택된 원소 또는 다수의 원소들은 상기 금속 원소로서 사용되는 반도체 장치 제조 방법.
  9. 제10항에 있어서, 상기 금속 원소는 상기 반도체의 예정된 영역 내로 선택적으로 도입되는 반도체 장치 제조 방법.
  10. 반도체 장치 제조 방법에 있어서,
    선형 횡단면의 레이저광을 발생시키는 단계와,
    상기 레이저광을 상기 반도체의 한 측면으로부터 대향 측면으로 연속적으로 이동시키면서, 비정질 실리콘을 포함하는 반도체의 표면에 상기 레이저광을 지향시키는 단계와,
    상기 레이저광 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  11. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 반도체의 적어도 일부분에 불순물 이온을 주입하는 단계와,
    상기 불순물 이온이 상기 주입 단계에 의해 주입된 부분에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 결정화된 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 상기 반도체 내에 수소를 함유시키기 위해 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계로서, 상기 반도체내의 수소의 농도는 1020cm-3이하인, 상기 반도체를 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  12. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 비정질 실리콘막 반도체의 표면에 레이저광을 조사하기 위해서, 선형 비임 구성을 가진 상기 레이저광을 상기 반도체의 한 측면으로부터 다른 측면으로 연속적으로 이동시키는 단계와,
    상기 레이저광 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 상기 반도체 내에 수소를 함유시키기 위해 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링 단계로서, 상기 반도체내의 수소의 농도는 1020cm-3이하인, 상기 반도체를 열 어닐링하는 단계를 포함하며,
    상기 레이저광에 의해 조사된 상기 반도체의 영역은 연속적으로 결정화되는 반도체 장치 제조 방법.
  13. 반도체 장치 제조 방법에 있어서,
    선형 횡단면의 레이저광을 발생시키는 단계와,
    상기 레이저광을 상기 반도체의 한 측면으로부터 대향 측면으로 연속적으로 이동시키면서, 비정질 실리콘을 포함하는 반도체의 표면에 상기 레이저광을 지향시키는 단계와,
    상기 레이저광 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 상기 반도체 내에 수소를 함유시키기 위해 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계로서, 상기 반도체내의 수소의 농도는 1020cm-3이하인, 상기 반도체를 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  14. 반도체 장치 제조 방법에 있어서,
    실리콘을 포함하며 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 함유하는 반도체에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 상기 반도체 내에 수소를 함유시키기 위해 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계로서, 상기 반도체내의 수소의 농도는 1020cm-3이하인, 상기 반도체를 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  15. 반도체 장치 제조 방법에 있어서,
    실리콘을 포함하며 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 함유하는 반도체에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 열 어닐링하는 단계와,
    상기 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  16. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 금속 원소 도입 단계 후에 상기 반도체를 결정화시키기 위해서 상기 반도체를 제1 열처리하는 단계와,
    상기 제1 열처리 단계 후에 상기 반도체에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 제2 열 어닐링하는 단계와,
    상기 제2 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 제3 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  17. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 금속 원소 도입 단계 후에 상기 반도체를 결정화시키기 위해서 상기 반도체를 제1 열처리하는 단계와,
    상기 제1 열처리 단계 후에 상기 반도체를 상기 제1 열처리 단계에서의 온도로부터 ±100℃의 범위내의 온도로 유지시키면서 상기 반도체에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 반도체를 제2 열 어닐링하는 단계와,
    상기 제2 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 제3 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  18. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 금속 원소 도입 단계 후에 상기 반도체를 결정화시키기 위해서 상기 반도체를 제1 열처리하는 단계와,
    상기 제1 열처리 단계 후에 상기 반도체의 적어도 일부분에 불순물 이온을 주입하는 단계와,
    상기 불순물 이온이 상기 주입 단계에 의해 주입된 부분에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 결정화된 반도체를 제2 열 어닐링하는 단계와,
    상기 제2 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 제3 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  19. 반도체 장치 제조 방법에 있어서,
    비정질 실리콘을 포함하는 반도체내에 상기 비정질 실리콘의 결정화를 촉진하는 금속 원소를 도입하는 단계와,
    상기 금속 원소 도입 단계 후에 상기 반도체를 결정화시키기 위해서 상기 반도체를 제1 열처리하는 단계와,
    상기 제1 열처리 단계 후에 상기 반도체의 적어도 일부분에 불순물 이온을 주입하는 단계와,
    상기 반도체를 상기 제1 열처리 단계에서의 온도로부터 ±100℃의 범위내의 온도로 유지시키면서, 상기 불순물 이온이 상기 주입 단계에 의해 주입된 부분에 레이저광을 조사하는 단계와,
    상기 조사 단계 후에 500℃ 이상의 온도에서 상기 결정화된 반도체를 제2 열 어닐링하는 단계와,
    상기 제2 열 어닐링 단계 후에 내부 결함을 수소에 의해 종결시키기 위해서 수소를 포함하는 분위기 내에서 상기 반도체를 제3 열 어닐링하는 단계를 포함하는 반도체 장치 제조 방법.
  20. 제19항에 있어서, 상기 레이저광은 선형 레이저광인 반도체 장치 제조 방법.
  21. 제19항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au로 구성되는 그룹으로부터 선택되는 반도체 장치 제조 방법.
  22. 제20항에 있어서, 상기 레이저광은 선형 레이저광인 반도체 장치 제조 방법.
  23. 제20항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au로 구성되는 그룹으로부터 선택되는 반도체 장치 제조 방법.
  24. 제21항에 있어서, 상기 레이저광은 선형 레이저광인 반도체 장치 제조 방법.
  25. 제21항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au로 구성되는 그룹으로부터 선택되는 반도체 장치 제조 방법.
  26. 제22항에 있어서, 상기 레이저광은 선형 레이저광인 반도체 장치 제조 방법.
  27. 제22항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, Ag 및 Au로 구성되는 그룹으로부터 선택되는 반도체 장치 제조 방법.
  28. 제19항에 있어서, 상기 제1 열처리 단계에 의해 결정화되는 반도체의 결정성은 상기 레이저 광선 조사 단계에 의해 촉진되는 반도체 장치 제조 방법.
  29. 제20항에 있어서, 상기 제1 열처리 단계에 의해 결정화되는 반도체의 결정성은 상기 레이저 광선 조사 단계에 의해 촉진되는 반도체 장치 제조 방법.
  30. 제21항에 있어서, 상기 제1 열처리 단계에 의해 결정화되는 반도체의 결정성은 상기 레이저 광선 조사 단계에 의해 촉진되는 반도체 장치 제조 방법.
  31. 반도체 장치 제조 방법에 있어서,
    기판 위에 실리콘을 포함하는 반도체 막을 형성하는 단계와,
    상기 반도체 막에 상기 반도체 막의 결정화를 촉진하기 위한 원소를 제공하는 단계와,
    상기 원소가 제공된 상기 반도체 막을 결정화하기 위해 상기 반도체 막을 열처리하는 단계와,
    상기 결정화된 반도체 막을 선형 레이저광으로 조사하는 단계를 포함하는 반도체 장치 제조 방법.
  32. 반도체 장치 제조 방법에 있어서,
    기판 위에 실리콘을 포함하는 반도체 막을 형성하는 단계와,
    상기 반도체 막에 상기 반도체 막의 결정화를 촉진하기 위한 원소를 제공하는 단계와,
    상기 원소가 제공된 상기 반도체 막을 결정화하기 위해 상기 반도체 막을 열처리하는 단계와,
    상기 결정화된 반도체 막을 선형 레이저광으로 조사하면서, 450℃ 이상의 온도에서 상기 선형 레이저광으로 상기 결정화된 반도체 막을 열처리하는 단계를 포함하는 반도체 장치 제조 방법.
KR1020010003788A 1994-07-28 2001-01-26 레이저 처리 방법 및 시스템 KR100337253B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP94-198042 1994-07-08
JP6198042A JP3034765B2 (ja) 1994-07-28 1994-07-28 レーザー処理方法
JP19804394A JP3295241B2 (ja) 1994-07-28 1994-07-28 半導体装置の作製方法
JP94-198043 1994-07-28
JP25614894A JP3683605B2 (ja) 1994-09-26 1994-09-26 半導体装置の作製方法
JP94-256148 1994-09-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023737A Division KR100341708B1 (ko) 1994-07-28 1995-07-28 레이저처리방법

Publications (1)

Publication Number Publication Date
KR100337253B1 true KR100337253B1 (ko) 2002-05-17

Family

ID=27327456

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019950023737A KR100341708B1 (ko) 1994-07-28 1995-07-28 레이저처리방법
KR1020000043665A KR100303112B1 (ko) 1994-07-28 2000-07-28 반도체 장치 제조 방법
KR1020010003788A KR100337253B1 (ko) 1994-07-28 2001-01-26 레이저 처리 방법 및 시스템

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1019950023737A KR100341708B1 (ko) 1994-07-28 1995-07-28 레이저처리방법
KR1020000043665A KR100303112B1 (ko) 1994-07-28 2000-07-28 반도체 장치 제조 방법

Country Status (4)

Country Link
US (4) US5923966A (ko)
KR (3) KR100341708B1 (ko)
CN (3) CN1115713C (ko)
TW (2) TW345705B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074901A (en) * 1993-12-03 2000-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for crystallizing an amorphous silicon film and apparatus for fabricating the same
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW345705B (en) 1994-07-28 1998-11-21 Handotai Energy Kenkyusho Kk Laser processing method
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3917231B2 (ja) 1996-02-06 2007-05-23 株式会社半導体エネルギー研究所 レーザー照射装置およびレーザー照射方法
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW444275B (en) * 1998-01-13 2001-07-01 Toshiba Corp Processing device, laser annealing device, laser annealing method, manufacturing device and substrate manufacturing device for panel display
JP2000003875A (ja) 1998-06-12 2000-01-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197623B1 (en) * 1998-10-16 2001-03-06 Seungki Joo Method for crystallizing amorphous silicon thin-film for use in thin-film transistors and thermal annealing apparatus therefor
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP2000223549A (ja) * 1999-01-29 2000-08-11 Canon Inc 基板搬送装置、基板搬送方法、基板搬送用ハンド機構、灰化処理装置及び灰化処理方法
US6548370B1 (en) * 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
NL1014472C2 (nl) 2000-02-23 2001-08-24 Fico Bv Inrichting, samenstel en werkwijze voor het bewerken van elektronische componenten.
US6916693B2 (en) * 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6534412B1 (en) * 2000-10-11 2003-03-18 United Microelectronics Corp. Method for removing native oxide
KR20020057382A (ko) * 2001-01-04 2002-07-11 주승기 반도체 소자 제조 방법 및 장치
DE10108612C1 (de) * 2001-02-22 2002-06-27 Daimler Chrysler Ag Verfahren und Vorrichtung zum selektiven Lasersintern
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US7589032B2 (en) * 2001-09-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment
US20030109148A1 (en) * 2001-10-18 2003-06-12 Applied Materials, Inc. Technique for growing single crystal material on top of an insulator
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
DE10159161A1 (de) * 2001-12-01 2003-06-18 Solvay Pharm Gmbh Verfahren zur Gewinnung von Oestrogenen aus Stutenharn
US7253122B2 (en) * 2002-08-28 2007-08-07 Micron Technology, Inc. Systems and methods for forming metal oxides using metal diketonates and/or ketoimines
US6984592B2 (en) * 2002-08-28 2006-01-10 Micron Technology, Inc. Systems and methods for forming metal-doped alumina
US7087481B2 (en) * 2002-08-28 2006-08-08 Micron Technology, Inc. Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands
US20040084679A1 (en) * 2002-10-30 2004-05-06 Sharp Kabushiki Kaisha Semiconductor devices and methods of manufacture thereof
CN1314090C (zh) * 2002-12-19 2007-05-02 友达光电股份有限公司 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法
JP2004260074A (ja) * 2003-02-27 2004-09-16 Seiko Epson Corp 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器
TWI254456B (en) * 2003-06-12 2006-05-01 Ind Tech Res Inst A thermal plate crystallization method
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
US7246985B2 (en) * 2004-04-16 2007-07-24 Axcelis Technologies, Inc. Work-piece processing system
US7748138B2 (en) 2004-05-13 2010-07-06 Tokyo Electron Limited Particle removal method for a substrate transfer mechanism and apparatus
KR20060008524A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 비정질 실리콘 층의 결정화 방법
KR100713629B1 (ko) * 2005-12-15 2007-05-04 코닉시스템 주식회사 챔버 윈도우가 오염되는 것을 방지할 수 있는 레이저열처리 장치
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide
US7923660B2 (en) * 2007-08-15 2011-04-12 Applied Materials, Inc. Pulsed laser anneal system architecture
KR101329352B1 (ko) * 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
KR101007665B1 (ko) * 2008-07-04 2011-01-13 (주)이루자 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법
US20100055330A1 (en) * 2008-08-28 2010-03-04 Hermes Systems Inc. Epitaxy Processing System and Its Processing Method
US8940610B2 (en) 2010-04-16 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Electrode for energy storage device and method for manufacturing the same
CN102560373B (zh) * 2010-12-16 2014-12-17 北京北方微电子基地设备工艺研究中心有限责任公司 基片加热腔室、使用基片加热腔室的方法及基片处理设备
CN102157347B (zh) * 2010-12-27 2013-01-30 清华大学 一种高产率的激光热处理装置和方法
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
US9474163B2 (en) 2014-12-30 2016-10-18 Asm Ip Holding B.V. Germanium oxide pre-clean module and process
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
CN105097626B (zh) 2015-07-07 2018-12-18 京东方科技集团股份有限公司 一种搬送机械手和激光退火装置
WO2019167235A1 (ja) * 2018-03-01 2019-09-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
TWI745266B (zh) * 2021-05-31 2021-11-01 博斯科技股份有限公司 反應爐冷卻系統及其方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119122A (ja) * 1988-10-28 1990-05-07 Sony Corp 低抵抗多結晶半導体薄膜の製造方法
US5328861A (en) * 1991-11-25 1994-07-12 Casio Computer Co., Ltd. Method for forming thin film transistor

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162433A (en) 1981-03-31 1982-10-06 Fujitsu Ltd Scanning method for energy beam
JPS5893216A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
DE3689735T2 (de) 1985-08-02 1994-06-30 Semiconductor Energy Lab Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen.
JPH05299339A (ja) 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
JP2696818B2 (ja) 1986-08-30 1998-01-14 ソニー株式会社 半導体層の結晶成長方法
JPS63119219A (ja) * 1986-11-06 1988-05-23 Matsushita Electric Ind Co Ltd レ−ザによる薄膜結晶化方法
US5882165A (en) 1986-12-19 1999-03-16 Applied Materials, Inc. Multiple chamber integrated process system
US4951601A (en) 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US5292393A (en) 1986-12-19 1994-03-08 Applied Materials, Inc. Multichamber integrated process system
JPS63252439A (ja) 1986-12-19 1988-10-19 アプライド　マテリアルズインコーポレーテッド 多チャンバの統合処理システム
US4808001A (en) * 1987-03-09 1989-02-28 Battelle Memorial Institute Optical inspection system for cylindrical objects
JP2788915B2 (ja) 1988-04-22 1998-08-20 東京エレクトロン株式会社 熱処理方法
JPH0793222B2 (ja) 1988-10-28 1995-10-09 アルプス電気株式会社 磁気ヘッド用巻線機
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH02260524A (ja) 1989-03-31 1990-10-23 Canon Inc 結晶性半導体膜及びその形成方法
EP0390608B1 (en) 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
US5200630A (en) 1989-04-13 1993-04-06 Sanyo Electric Co., Ltd. Semiconductor device
JPH02271611A (ja) 1989-04-13 1990-11-06 Sanyo Electric Co Ltd 多結晶シリコンの生産方法
US5186756A (en) * 1990-01-29 1993-02-16 At&T Bell Laboratories MOCVD method and apparatus
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
JP3033120B2 (ja) 1990-04-02 2000-04-17 セイコーエプソン株式会社 半導体薄膜の製造方法
JP3178715B2 (ja) 1990-05-17 2001-06-25 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2652267B2 (ja) 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2923016B2 (ja) 1990-09-17 1999-07-26 株式会社日立製作所 薄膜半導体の製造方法及びその装置
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP3458216B2 (ja) 1991-03-15 2003-10-20 株式会社日立製作所 多結晶半導体膜の製造方法
JPH0762251B2 (ja) 1990-12-21 1995-07-05 日電アネルバ株式会社 マルチチャンバ型スパッタリング装置
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP3149450B2 (ja) 1991-04-04 2001-03-26 セイコーエプソン株式会社 薄膜トランジスタの製造方法及び製造装置
JPH04314325A (ja) 1991-04-12 1992-11-05 Seiko Epson Corp 半導体装置の製造方法
JP3082148B2 (ja) 1991-04-22 2000-08-28 東芝機械株式会社 複合型ウェハ処理装置
JPH04340725A (ja) 1991-05-17 1992-11-27 Seiko Epson Corp 薄膜トランジスタの製造方法
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
JPH05251342A (ja) * 1991-05-28 1993-09-28 Semiconductor Energy Lab Co Ltd レーザーアニール装置
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JPH0567635A (ja) 1991-09-09 1993-03-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3320753B2 (ja) 1991-09-20 2002-09-03 アネルバ株式会社 マルチチャンバ型真空処理装置
JPH0651238A (ja) 1991-09-30 1994-02-25 Semiconductor Energy Lab Co Ltd レーザー装置
JPH05243150A (ja) * 1992-02-28 1993-09-21 Sumitomo Electric Ind Ltd 分子線エピタキシャル成長法およびその装置
JPH05304196A (ja) 1992-04-27 1993-11-16 Mitsubishi Electric Corp ウエハ搬送装置
JP3182226B2 (ja) 1992-09-11 2001-07-03 三洋電機株式会社 導電性多結晶シリコン膜の製造方法
JPH0697073A (ja) 1992-09-11 1994-04-08 A G Technol Kk 多結晶シリコン層の形成方法及びそれを用いた多結晶シリコン薄膜トランジスタ
JP3065825B2 (ja) 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
JP3165304B2 (ja) 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
JP3031398B2 (ja) 1992-12-26 2000-04-10 株式会社半導体エネルギー研究所 Ｍｉｓトランジスタの作製方法
DE69428387T2 (de) * 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
CN100367461C (zh) 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6326248B1 (en) 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
TW345705B (en) * 1994-07-28 1998-11-21 Handotai Energy Kenkyusho Kk Laser processing method
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119122A (ja) * 1988-10-28 1990-05-07 Sony Corp 低抵抗多結晶半導体薄膜の製造方法
US5328861A (en) * 1991-11-25 1994-07-12 Casio Computer Co., Ltd. Method for forming thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법

Also Published As

Publication number Publication date
US5923966A (en) 1999-07-13
CN1312746C (zh) 2007-04-25
CN1115713C (zh) 2003-07-23
CN1485892A (zh) 2004-03-31
KR100341708B1 (ko) 2002-11-02
KR100303112B1 (ko) 2001-11-07
US6495404B1 (en) 2002-12-17
KR960005879A (ko) 1996-02-23
TW345705B (en) 1998-11-21
CN1122953A (zh) 1996-05-22
US20010024843A1 (en) 2001-09-27
US6482687B2 (en) 2002-11-19
CN1320954A (zh) 2001-11-07
CN1252805C (zh) 2006-04-19
US6753213B2 (en) 2004-06-22
TW406861U (en) 2000-09-21
US20030059991A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
KR100337253B1 (ko) 레이저 처리 방법 및 시스템
KR100306832B1 (ko) 반도체디바이스제조방법및그의제조시스템
US6054739A (en) Semiconductor device having channel refractive index in first and second directions
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
US5605846A (en) Method for manufacturing semiconductor device
US6982396B2 (en) Method for manufacturing a display device including irradiating overlapping regions
US7569440B2 (en) Method of manufacturing a semiconductor device and manufacturing system thereof
US20030015133A1 (en) Method for annealing a semiconductor
JPH1117191A (ja) 薄膜トランジスタの製造方法
JPH0897137A (ja) 半導体装置およびその製造方法
US7491972B1 (en) Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device
JP3886554B2 (ja) レーザーアニール方法
CN100508112C (zh) 制造半导体器件的方法
JP3621154B2 (ja) アクティブマトリクス型表示装置の作製方法
JP3763908B2 (ja) レーザー照射システム
JPH09162138A (ja) レーザーアニール方法およびレーザーアニール装置
JP3683605B2 (ja) 半導体装置の作製方法
JP3295241B2 (ja) 半導体装置の作製方法
JP4268457B2 (ja) 半導体装置の作製方法
JP2000299292A (ja) レーザー処理システムおよびレーザー処理方法
JP2001068682A (ja) 半導体装置の作製方法
JP4073671B2 (ja) 半導体装置の作製方法及び表示装置の作製方法
JPH1098007A (ja) 加熱式レーザ処理装置
JP4112221B2 (ja) アクティブマトリクス型表示装置
JP2004140399A (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
EXPY Expiration of term