JPH1197690A - イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 - Google Patents
イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置Info
- Publication number
- JPH1197690A JPH1197690A JP9273458A JP27345897A JPH1197690A JP H1197690 A JPH1197690 A JP H1197690A JP 9273458 A JP9273458 A JP 9273458A JP 27345897 A JP27345897 A JP 27345897A JP H1197690 A JPH1197690 A JP H1197690A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- image sensor
- signal
- extraction terminal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000010408 film Substances 0.000 claims description 166
- 238000000605 extraction Methods 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 36
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 23
- 230000008569 process Effects 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 93
- 239000004973 liquid crystal related substance Substances 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 238000000059 patterning Methods 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 239000010936 titanium Substances 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 125000002066 L-histidyl group Chemical group [H]N1C([H])=NC(C([H])([H])[C@](C(=O)[*])([H])N([H])[H])=C1[H] 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
- G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 イメージセンサを一体化したアクティブマト
リクス型表示装置を、安価に、且つプロセスを複雑化せ
ずに作製する。 【解決手段】 受光マトリクス１１１には、ＴＦＴと受
光部が積層されたイメージセンサが形成される。表示マ
トリクス１２１には、ＴＦＴと画素電極３１２がマトリ
クス上に配置され、ブラックマトリクスとして機能する
電極層３０８が形成されている。受光部の下部電極２０
８は遮光膜３０８と同一の出発膜で形成される。上部電
極２１２の電位を固定するための端子６０６、６０３、
６０１はそれぞれ、信号線３０６、電極層３０８、画素
電極６０６と同一の出発膜で形成される。端子６０６、
６０３、６０１はその電位が固定されるため、受光部の
側面のシールド電極としても機能する。
リクス型表示装置を、安価に、且つプロセスを複雑化せ
ずに作製する。 【解決手段】 受光マトリクス１１１には、ＴＦＴと受
光部が積層されたイメージセンサが形成される。表示マ
トリクス１２１には、ＴＦＴと画素電極３１２がマトリ
クス上に配置され、ブラックマトリクスとして機能する
電極層３０８が形成されている。受光部の下部電極２０
８は遮光膜３０８と同一の出発膜で形成される。上部電
極２１２の電位を固定するための端子６０６、６０３、
６０１はそれぞれ、信号線３０６、電極層３０８、画素
電極６０６と同一の出発膜で形成される。端子６０６、
６０３、６０１はその電位が固定されるため、受光部の
側面のシールド電極としても機能する。
Description
【０００１】
【発明の属する技術分野】本発明は、光を電荷に変換す
る受光部と、受光画素を走査して、受光部で発生した電
荷を信号として読み出す走査回路を有するイメージセン
サに関するものであり、特に走査回路上に受光部を積層
した積層型のイメージセンサに関するものである。
る受光部と、受光画素を走査して、受光部で発生した電
荷を信号として読み出す走査回路を有するイメージセン
サに関するものであり、特に走査回路上に受光部を積層
した積層型のイメージセンサに関するものである。
【０００２】更に、他の発明は積層型のイメージセンサ
と表示マトリクスとを一体化したアクティブマトリクス
型表示装置に関するものである。
と表示マトリクスとを一体化したアクティブマトリクス
型表示装置に関するものである。
【０００３】
【従来の技術】光センサは、光を電気信号に変換するセ
ンサとして広く用いられている。例えば、ファクシミ
リ、複写機、ビデオカメラ、デジタルスチルカメラ等の
イメージセンサとして広く使用されている。
ンサとして広く用いられている。例えば、ファクシミ
リ、複写機、ビデオカメラ、デジタルスチルカメラ等の
イメージセンサとして広く使用されている。
【０００４】マルチメディアの要求に対応するため、イ
メージセンサの画素の高密度化が急激に進んでいる。例
えば、デジタルスチルカメラの画素の規格はＶＧＡ（６
４０×４８０＝３１万画素）から、ＳＶＧＡ、ＸＧＡへ
と高密度化され、更にＳＸＧＡ（１２８０×１０２４＝
１３１万画素）へと高密度化が進んでいる。
メージセンサの画素の高密度化が急激に進んでいる。例
えば、デジタルスチルカメラの画素の規格はＶＧＡ（６
４０×４８０＝３１万画素）から、ＳＶＧＡ、ＸＧＡへ
と高密度化され、更にＳＸＧＡ（１２８０×１０２４＝
１３１万画素）へと高密度化が進んでいる。
【０００５】また、デジタルスチルカメラ等のマルチメ
ディアツールの小型化、低コスト化の要求から、光学系
は２／３inchから１／２inch、１／３inch、１／４inch
へと年々小型化されている。
ディアツールの小型化、低コスト化の要求から、光学系
は２／３inchから１／２inch、１／３inch、１／４inch
へと年々小型化されている。
【０００６】このように、画素の高密度化、光学系の小
型化を実現するうえで、小さな受光セルであって、変換
効率の良いイメージセンサが要求される。この要求を満
足するため、例えば開口率を向上するため、受光部で発
生した電荷を信号として読み出す走査回路と、受光部
（フォトダイオード部）とを積層した積層型イメージセ
ンサが提案されている。
型化を実現するうえで、小さな受光セルであって、変換
効率の良いイメージセンサが要求される。この要求を満
足するため、例えば開口率を向上するため、受光部で発
生した電荷を信号として読み出す走査回路と、受光部
（フォトダイオード部）とを積層した積層型イメージセ
ンサが提案されている。
【０００７】近年、ポリシリコンＴＦＴと呼ばれる多結
晶シリコンを用いたＴＦＴする技術が鋭意研究されてい
る。その成果として、ポリシリコンＴＦＴによって、シ
フトレジスタ回路等の駆動回路を作製することが可能に
なり、表示マトリクスと、表示マトリクスを駆動する周
辺駆動回路とを同一基板上に集積したアクティブマトリ
クス型の液晶パネル実用化に至っている。そのため、液
晶パネルが低コスト化、小型化、軽量化されたため、パ
ーソナルコンピュータ、携帯電話、ビデオカメラやデジ
タルカメラ等の各種情報機器、携帯機器の表示部に用い
られている。
晶シリコンを用いたＴＦＴする技術が鋭意研究されてい
る。その成果として、ポリシリコンＴＦＴによって、シ
フトレジスタ回路等の駆動回路を作製することが可能に
なり、表示マトリクスと、表示マトリクスを駆動する周
辺駆動回路とを同一基板上に集積したアクティブマトリ
クス型の液晶パネル実用化に至っている。そのため、液
晶パネルが低コスト化、小型化、軽量化されたため、パ
ーソナルコンピュータ、携帯電話、ビデオカメラやデジ
タルカメラ等の各種情報機器、携帯機器の表示部に用い
られている。
【０００８】現在、ノート型パソコンよりも携帯性に優
れ、安価なポケットサイズの小型携帯用情報処理端末装
置が実用化されており、その表示部にはアクティブマト
リクス型液晶パネルが用いられている。このような情報
処理端末装置は表示部からタッチペン方式でデータを入
力可能となっているが、紙面上の文字・図画情報や、映
像情報を入力するには、スキャナーやデジタルカメラ等
の周辺機器が必要である。そのため、情報処理端末装置
の携帯性が損なわれてしまっている。また、使用者に周
辺機器を購入するための経済的な負担をかけている。
れ、安価なポケットサイズの小型携帯用情報処理端末装
置が実用化されており、その表示部にはアクティブマト
リクス型液晶パネルが用いられている。このような情報
処理端末装置は表示部からタッチペン方式でデータを入
力可能となっているが、紙面上の文字・図画情報や、映
像情報を入力するには、スキャナーやデジタルカメラ等
の周辺機器が必要である。そのため、情報処理端末装置
の携帯性が損なわれてしまっている。また、使用者に周
辺機器を購入するための経済的な負担をかけている。
【０００９】また、アクティブマトリクス型表示装置
は、ＴＶ会議システム、ＴＶ電話、インターネット用端
末等の表示部にも用いられている。これらシステムや、
端末では、対話者や使用者の映像を撮影するカメラを備
えているが、表示部とカメラ部は個別に製造されてモジ
ュール化されている。
は、ＴＶ会議システム、ＴＶ電話、インターネット用端
末等の表示部にも用いられている。これらシステムや、
端末では、対話者や使用者の映像を撮影するカメラを備
えているが、表示部とカメラ部は個別に製造されてモジ
ュール化されている。
【００１０】
【発明が解決しようとする課題】本発明では、積層型の
イメージセンサにおいて、さらなる開口率の向上を図る
ことを課題とし、特に、受光部の光入射側の上部電極を
定電位に固定するための取出し端子の構造に関する。
イメージセンサにおいて、さらなる開口率の向上を図る
ことを課題とし、特に、受光部の光入射側の上部電極を
定電位に固定するための取出し端子の構造に関する。
【００１１】本発明の目的は、上述した問題点を解消
し、表示マトリクス、周辺回路が形成される基板上に、
イメージセンサを設けることにより、撮像機能と表示機
能とを兼ね備えたインテリジェント化されたアクティブ
マトリクス型表示装置をすることにある。
し、表示マトリクス、周辺回路が形成される基板上に、
イメージセンサを設けることにより、撮像機能と表示機
能とを兼ね備えたインテリジェント化されたアクティブ
マトリクス型表示装置をすることにある。
【００１２】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、複数の受光画素が配置された受光画素領
域に、光を電荷に変換する受光部と、前記受光部で発生
した電荷を信号として読み出す信号読出し部とが積層さ
れたイメージセンサであって、前記受光部は、前記受光
画素ごとに分離された複数の下部電極と、光電変換層
と、前記受光画素に共通な上部電極とを有し、前記イメ
ージセンサは、前記上部電極と異なる層に形成された取
出し端子を有し、前記受光画素領域外部において、前記
上部電極は前記取出し端子と光入射側で接続されている
ことを特徴とする。
めに本発明は、複数の受光画素が配置された受光画素領
域に、光を電荷に変換する受光部と、前記受光部で発生
した電荷を信号として読み出す信号読出し部とが積層さ
れたイメージセンサであって、前記受光部は、前記受光
画素ごとに分離された複数の下部電極と、光電変換層
と、前記受光画素に共通な上部電極とを有し、前記イメ
ージセンサは、前記上部電極と異なる層に形成された取
出し端子を有し、前記受光画素領域外部において、前記
上部電極は前記取出し端子と光入射側で接続されている
ことを特徴とする。
【００１３】更に、本発明は、複数の選択線と複数の信
号線が格子状に配置され、複数の画素電極を有する表示
マトリクスと、複数の受光画素が配置された受光画素領
域に、光を電荷に変換する受光部と、前記受光部で発生
した電荷を信号として読み出す信号読出し部とが積層さ
れたイメージセンサとを同一基板上に有するアクティブ
マトリクス型表示装置であって、前記受光部は、前記受
光画素ごとに分離された複数の下部電極と、光電変換層
と、前記受光画素に共通な上部電極とを有し、前記上部
電極は、光入射側で取出し端子に接続され、前記取出し
端子は前記上部電極と異なる層に形成されていることを
特徴とする。
号線が格子状に配置され、複数の画素電極を有する表示
マトリクスと、複数の受光画素が配置された受光画素領
域に、光を電荷に変換する受光部と、前記受光部で発生
した電荷を信号として読み出す信号読出し部とが積層さ
れたイメージセンサとを同一基板上に有するアクティブ
マトリクス型表示装置であって、前記受光部は、前記受
光画素ごとに分離された複数の下部電極と、光電変換層
と、前記受光画素に共通な上部電極とを有し、前記上部
電極は、光入射側で取出し端子に接続され、前記取出し
端子は前記上部電極と異なる層に形成されていることを
特徴とする。
【００１４】更に、上記イメージセンサ一体型アクティ
ブマトリクス型表示装置において、前記信号線及び前記
選択線を少なくとも覆う電極層を形成し、かつ受光部の
下部電極を前記電極層と同じ出発膜で形成されすること
を特徴とする。
ブマトリクス型表示装置において、前記信号線及び前記
選択線を少なくとも覆う電極層を形成し、かつ受光部の
下部電極を前記電極層と同じ出発膜で形成されすること
を特徴とする。
【００１５】更に、イメージセンサ一体型アクティブマ
トリクス型表示装置において、前記画素マトリクスは、
前記基板上に形成され、前記信号線及び前記選択線に接
続された能動素子と、前記能動素子を覆う第１の絶縁膜
と、前記第１の絶縁膜上に形成され、前記信号線及び前
記選択線とを少なくとも覆う電極層と、前記電極層上に
形成された第２の絶縁膜と、前記第２の絶縁膜上に形成
され、前記能動素子に接続された画素電極とを有し、前
記イメージセンサは、前記基板上に形成された前記信号
読出し部と、前記信号読出し部を覆う前記第１の絶縁膜
と、前記第１の絶縁膜上に形成され前記電極層と同じ出
発膜でなり、前記受光画素ごとに分離された複数の下部
電極と、前記下部電極上に形成された光電変換層と、前
記光電変換層上に形成され、前記受光画素に共通な上部
電極と、前記上部電極を覆う前記第２の絶縁膜と、前記
第２の絶縁膜上に形成され、前記上部電極に接続された
取出し端子とを有し、前記上部電極は、前記画素電極と
同じ出発膜で形成されていることを特徴とする。
トリクス型表示装置において、前記画素マトリクスは、
前記基板上に形成され、前記信号線及び前記選択線に接
続された能動素子と、前記能動素子を覆う第１の絶縁膜
と、前記第１の絶縁膜上に形成され、前記信号線及び前
記選択線とを少なくとも覆う電極層と、前記電極層上に
形成された第２の絶縁膜と、前記第２の絶縁膜上に形成
され、前記能動素子に接続された画素電極とを有し、前
記イメージセンサは、前記基板上に形成された前記信号
読出し部と、前記信号読出し部を覆う前記第１の絶縁膜
と、前記第１の絶縁膜上に形成され前記電極層と同じ出
発膜でなり、前記受光画素ごとに分離された複数の下部
電極と、前記下部電極上に形成された光電変換層と、前
記光電変換層上に形成され、前記受光画素に共通な上部
電極と、前記上部電極を覆う前記第２の絶縁膜と、前記
第２の絶縁膜上に形成され、前記上部電極に接続された
取出し端子とを有し、前記上部電極は、前記画素電極と
同じ出発膜で形成されていることを特徴とする。
【００１６】
【発明の実施形態】図１を用いて、本実施形態の周辺回
路一体型のアクティブマトリクス型表示装置において、
素子基板にイメージセンサを一体的に設けた表示装置を
説明する。
路一体型のアクティブマトリクス型表示装置において、
素子基板にイメージセンサを一体的に設けた表示装置を
説明する。
【００１７】基板５００上には、画素マトリクス１１１
と表示マトリクス１２１が形成されている。表示マトリ
クス１２１には、信号線３０７及び選択線３０２が格子
状に配列され、この格子内に、信号線３０７及び選択線
３０２接続されたＴＦＴでなる能動素子が表示画素ごと
に配置されている。
と表示マトリクス１２１が形成されている。表示マトリ
クス１２１には、信号線３０７及び選択線３０２が格子
状に配列され、この格子内に、信号線３０７及び選択線
３０２接続されたＴＦＴでなる能動素子が表示画素ごと
に配置されている。
【００１８】表示マトリクス１２１には、ＴＦＴを覆う
第１の絶縁層５４０と、第１の絶縁層５４０上に形成さ
れ、選択線３０２及び信号線３０７とを少なくとも覆う
電極層３０８が配置されている。図１において、電極層
３０８は分断されているように図示されているが、格子
状に一体的に配置されている。
第１の絶縁層５４０と、第１の絶縁層５４０上に形成さ
れ、選択線３０２及び信号線３０７とを少なくとも覆う
電極層３０８が配置されている。図１において、電極層
３０８は分断されているように図示されているが、格子
状に一体的に配置されている。
【００１９】電極層３０８上には第２の絶縁膜５５０が
形成され、第２の絶縁膜５５０上には画素電極３１２が
形成されている。画素電極３１２は第１、第２の絶縁膜
５４０、５５０に設けられたコンタクトホールを介して
表示マトリクスのＴＦＴに接続されている。
形成され、第２の絶縁膜５５０上には画素電極３１２が
形成されている。画素電極３１２は第１、第２の絶縁膜
５４０、５５０に設けられたコンタクトホールを介して
表示マトリクスのＴＦＴに接続されている。
【００２０】電極層３０８は、表示マトリクス１２１に
配置されている能動素子に光が入射するのを防止すると
共に、有効表示領域からの光が表示に寄与して、表示特
性が劣化するのを防いでいる。また電極層３０８の電位
を固定することにより、選択線３０２、信号線３０６の
電位の変動が、画素電極３１２の電位にフィードバック
されることが防止できる。
配置されている能動素子に光が入射するのを防止すると
共に、有効表示領域からの光が表示に寄与して、表示特
性が劣化するのを防いでいる。また電極層３０８の電位
を固定することにより、選択線３０２、信号線３０６の
電位の変動が、画素電極３１２の電位にフィードバック
されることが防止できる。
【００２１】他方、受光マトリクス１１１には、信号読
取り部として、ＴＦＴをスイッチング素子として用い受
光画素を走査するための走査回路が配置されている。信
号読取り部は、表示部の能動素子と同様、第１の絶縁膜
５４０に覆われている。第１の絶縁層５４０上には、受
光部が形成されている。第２の絶縁ゲイト型半導体素子
により、受光部で発生した電荷、もしくは受光部の電位
の変化が信号として読み出される。
取り部として、ＴＦＴをスイッチング素子として用い受
光画素を走査するための走査回路が配置されている。信
号読取り部は、表示部の能動素子と同様、第１の絶縁膜
５４０に覆われている。第１の絶縁層５４０上には、受
光部が形成されている。第２の絶縁ゲイト型半導体素子
により、受光部で発生した電荷、もしくは受光部の電位
の変化が信号として読み出される。
【００２２】受光部は、受光画素ごとに分離された複数
の下部電極２０８と、下部電極２０８上に形成された光
電変換層２１０と、光電変換層２１０上に形成され、受
光画素に共通な上部電極２１２とで構成されている。下
部電極２１２は電極層３０８と同じ出発膜で形成されて
いる。受光部は第２の絶縁膜５５０によってパッシベー
ションされている。
の下部電極２０８と、下部電極２０８上に形成された光
電変換層２１０と、光電変換層２１０上に形成され、受
光画素に共通な上部電極２１２とで構成されている。下
部電極２１２は電極層３０８と同じ出発膜で形成されて
いる。受光部は第２の絶縁膜５５０によってパッシベー
ションされている。
【００２３】光電変換膜２１０は真性もしくは実質的に
真性な非晶質シリコンや非晶質シリコンゲルマニューム
等のシリコン系半導体を用いることができる。ｐｉｎ接
合を有するシリコン系半導体膜を用いることもできる。
また受光部をフォトコンダクタとする場合には、一般に
固体撮像管に用いられてるＺｎＳｅ／ＺｎＣｄＴｅ膜
や、Ｓｅ／Ｔｅ／Ａｓ等の積層膜を用いることができ
る。
真性な非晶質シリコンや非晶質シリコンゲルマニューム
等のシリコン系半導体を用いることができる。ｐｉｎ接
合を有するシリコン系半導体膜を用いることもできる。
また受光部をフォトコンダクタとする場合には、一般に
固体撮像管に用いられてるＺｎＳｅ／ＺｎＣｄＴｅ膜
や、Ｓｅ／Ｔｅ／Ａｓ等の積層膜を用いることができ
る。
【００２４】なお、図１において、膜２０９、膜２１１
は非晶質シリコンでなる光電変換層２１０を下部電極２
０８、上部電極２１２にオーミック接合させるためのｎ
型、ｐ型非晶質シリコン膜である。なお、ｎ型非晶質シ
リコン膜２０９の代わりに、非晶質シリコン膜２１０の
バリア膜として機能する膜を設けても良い。この場合、
リン等のｎ型不純物が添加された酸化珪素膜、窒化珪素
膜、炭化珪素膜等を用いることができる。
は非晶質シリコンでなる光電変換層２１０を下部電極２
０８、上部電極２１２にオーミック接合させるためのｎ
型、ｐ型非晶質シリコン膜である。なお、ｎ型非晶質シ
リコン膜２０９の代わりに、非晶質シリコン膜２１０の
バリア膜として機能する膜を設けても良い。この場合、
リン等のｎ型不純物が添加された酸化珪素膜、窒化珪素
膜、炭化珪素膜等を用いることができる。
【００２５】上部電極２１２の電位を固定するために、
前記受光マトリクス１１１外部において、受光部の上部
電極２１２は、第２の絶縁膜５５０に設けられたコンタ
クトホールを介して、画素電極３１２と同じ出発膜でな
る取出し配線６０６に接続されている。
前記受光マトリクス１１１外部において、受光部の上部
電極２１２は、第２の絶縁膜５５０に設けられたコンタ
クトホールを介して、画素電極３１２と同じ出発膜でな
る取出し配線６０６に接続されている。
【００２６】更に、取出し配線６０６は、電極層３０８
と同じ出発膜でなる取出し端子６０３に接続され、さら
に取出し端子６０３は信号線３０７と同じ出発膜でなる
取出し端子６０１に接続されている。取出し端子６０１
は基板外部の配線との接続部となる外部端子に、直接も
しくは他の配線を介して接続されている。取出し端子６
０１を一定電位に固定することにより、上部電極２１２
の電位が一定に固定できる。
と同じ出発膜でなる取出し端子６０３に接続され、さら
に取出し端子６０３は信号線３０７と同じ出発膜でなる
取出し端子６０１に接続されている。取出し端子６０１
は基板外部の配線との接続部となる外部端子に、直接も
しくは他の配線を介して接続されている。取出し端子６
０１を一定電位に固定することにより、上部電極２１２
の電位が一定に固定できる。
【００２７】積層型イメージセンサにおいて、開口部が
全て上部電極２１２に覆われ、その電位が一定に固定さ
れるため、光入射側から侵入する雑音を上部電極２１２
にてシールドすることができる。さらに、本実施形態で
は、受光部の側面は、端子６０１、６０３、６０６で囲
まれ、これら端子の電位は一定に固定されるため、受光
部側面からの雑音が侵入することも抑制できる。よっ
て、Ｓ／Ｎ比が向上でき、高性能、高信頼性のイメージ
センサを提供できる
全て上部電極２１２に覆われ、その電位が一定に固定さ
れるため、光入射側から侵入する雑音を上部電極２１２
にてシールドすることができる。さらに、本実施形態で
は、受光部の側面は、端子６０１、６０３、６０６で囲
まれ、これら端子の電位は一定に固定されるため、受光
部側面からの雑音が侵入することも抑制できる。よっ
て、Ｓ／Ｎ比が向上でき、高性能、高信頼性のイメージ
センサを提供できる
【００２８】本実施形態では、表示マトリクス１２１と
受光マトリクス１１１を同一基板上に形成するために、
成膜プロセス及びパターニングプロセスを各マトリクス
１１１、１２１とで共通化することを特徴とする。絶縁
膜５４０、５５０を各マトリクス１１１、１２１で共有
する。
受光マトリクス１１１を同一基板上に形成するために、
成膜プロセス及びパターニングプロセスを各マトリクス
１１１、１２１とで共通化することを特徴とする。絶縁
膜５４０、５５０を各マトリクス１１１、１２１で共有
する。
【００２９】更に電極層３０８と下部電極２０８、画素
電極３１２と取出し端子６０６とを同一の成膜プロセス
及びパターニングプロセスで形成する。これにより、追
加工程を最小限にして、イメージセンサ一体型のアクテ
ィブマトリクス型表示装置を提供することが可能であ
り、製造コストを安価におさえることができる。
電極３１２と取出し端子６０６とを同一の成膜プロセス
及びパターニングプロセスで形成する。これにより、追
加工程を最小限にして、イメージセンサ一体型のアクテ
ィブマトリクス型表示装置を提供することが可能であ
り、製造コストを安価におさえることができる。
【００３０】また本実施形態では、受光部の上部電極２
１２の電位を固定するために、上部電極２１２を外部端
子に接続するための取出し端子６０６を、上部電極２１
２と一体的に形成せずい点に特徴を有する。この取出し
端子６０６を上部電極２１２と異なる層に形成し、かつ
上部電極２１２の光入射側で接続することにある。
１２の電位を固定するために、上部電極２１２を外部端
子に接続するための取出し端子６０６を、上部電極２１
２と一体的に形成せずい点に特徴を有する。この取出し
端子６０６を上部電極２１２と異なる層に形成し、かつ
上部電極２１２の光入射側で接続することにある。
【００３１】この取出し端子６０６を上部電極２１２と
一体的に形成した場合には、上部電極２１２と光電変換
層２１０とのパターンが異り、上部電極２１２のパター
ニング工程は光電変換層２１０と異なることとなる。こ
のため、上部電極２１２のパターニングのマスクずれに
より、開口率が低下するおそれがある。
一体的に形成した場合には、上部電極２１２と光電変換
層２１０とのパターンが異り、上部電極２１２のパター
ニング工程は光電変換層２１０と異なることとなる。こ
のため、上部電極２１２のパターニングのマスクずれに
より、開口率が低下するおそれがある。
【００３２】他方、上部電極２１２と取出し端子とをそ
れぞれ異なる層に配置された導電膜で構成することによ
り、１つのレジストマスクを用いて、上部電極２１２と
光電変換層２１０とのパターニングを連続して行うこと
が可能になり、マスクずれによる開口率の低下を防止す
るという効果を得る。更に光電変換層２１０をパターニ
ングする際に、光電変換層２１０上には上部電極２１２
が存在するため、光電変換層２１０のパターニングプロ
セス時のダメージを抑制することができる。
れぞれ異なる層に配置された導電膜で構成することによ
り、１つのレジストマスクを用いて、上部電極２１２と
光電変換層２１０とのパターニングを連続して行うこと
が可能になり、マスクずれによる開口率の低下を防止す
るという効果を得る。更に光電変換層２１０をパターニ
ングする際に、光電変換層２１０上には上部電極２１２
が存在するため、光電変換層２１０のパターニングプロ
セス時のダメージを抑制することができる。
【００３３】本実施形態では、上部電極２１２と取出し
端子６０６とをそれぞれ異なる層に配置された導電膜で
構成する。上部電極２１２と光電変換層２１０とを同じ
プロセスでパターニングするには、この導電膜は上部電
極２１２よりも上部に形成することも重要であり、取出
し端子６０６を上部電極２１２の光入射側で接続させ
る。またこの取出し端子６０６を画素電極３１２と同じ
プロセスによって形成することにより、アクティブ型表
示装置の製造プロセスとの整合性をとる。
端子６０６とをそれぞれ異なる層に配置された導電膜で
構成する。上部電極２１２と光電変換層２１０とを同じ
プロセスでパターニングするには、この導電膜は上部電
極２１２よりも上部に形成することも重要であり、取出
し端子６０６を上部電極２１２の光入射側で接続させ
る。またこの取出し端子６０６を画素電極３１２と同じ
プロセスによって形成することにより、アクティブ型表
示装置の製造プロセスとの整合性をとる。
【００３４】
【実施例】 図１〜図１６を用いて、本発明の実施例を
詳細に説明する。
詳細に説明する。
【００３５】［実施例１］ 本実施例は、イメージセン
サと表示マトリクスとを同一基板上に備えた透過型液晶
表示装置に関するものである。
サと表示マトリクスとを同一基板上に備えた透過型液晶
表示装置に関するものである。
【００３６】図２は、本実施例の液晶表示装置の正面図
である。図２に示すように基板１００上には、受光領域
１１０と表示領域１２０とが共に設けられている。受光
領域１１０には、複数の受光画素がマトリクス状に配置
された受光マトリクス１１１と、受光マトリクス１１１
に接続された周辺回路１１２と、周辺回路が接続されて
いない受光マトリクス１１１の周囲を囲むように、取出
し端子が配置される端子部１１３とが形成されている。
受光マトリクス１１１は、受光部（フォトダイオード）
と、受光部で発生した電荷を信号として読み出すための
半導体素子が積層した構造を有する。
である。図２に示すように基板１００上には、受光領域
１１０と表示領域１２０とが共に設けられている。受光
領域１１０には、複数の受光画素がマトリクス状に配置
された受光マトリクス１１１と、受光マトリクス１１１
に接続された周辺回路１１２と、周辺回路が接続されて
いない受光マトリクス１１１の周囲を囲むように、取出
し端子が配置される端子部１１３とが形成されている。
受光マトリクス１１１は、受光部（フォトダイオード）
と、受光部で発生した電荷を信号として読み出すための
半導体素子が積層した構造を有する。
【００３７】他方、表示領域１２０は、画素電極と画素
電極に接続された能動素子とが配置された表示マトリク
ス１２１と、表示マトリクス１２１配置された能動素子
を駆動するための周辺駆動回路１２２とが設けられてい
る。更に、基板１００上には、基板外部の電源線等の配
線との接続部となる外部取出し端子部１３０が設けられ
ている。
電極に接続された能動素子とが配置された表示マトリク
ス１２１と、表示マトリクス１２１配置された能動素子
を駆動するための周辺駆動回路１２２とが設けられてい
る。更に、基板１００上には、基板外部の電源線等の配
線との接続部となる外部取出し端子部１３０が設けられ
ている。
【００３８】本実施例では、受光マトリクス１１１の絶
縁ゲイト型半導体素子、表示マトリクス１２１の能動素
子、及び周辺駆動回路１１２、１２２に配置される半導
体素子を、ＣＭＯＳ技術を用いてＴＦＴ（薄膜トランジ
スタ）にて同時に作製する。以下に本実施例の液晶パネ
ルの作製方法を説明する。
縁ゲイト型半導体素子、表示マトリクス１２１の能動素
子、及び周辺駆動回路１１２、１２２に配置される半導
体素子を、ＣＭＯＳ技術を用いてＴＦＴ（薄膜トランジ
スタ）にて同時に作製する。以下に本実施例の液晶パネ
ルの作製方法を説明する。
【００３９】図３、図４には、受光マトリクス１１１、
取出し端子部１１３及び表示マトリクス１２１の断面図
を示す。また、図５〜図８には受光領域１２１の作製過
程を示す正面図を示し、図９〜図１２には表示マトリク
ス１２１の作製過程を示す正面図を示し、図１３、図１
４には周辺回路１１２、１２２に配置されるＣＭＯＳ−
ＴＦＴの作製過程を示す正面図を示す。
取出し端子部１１３及び表示マトリクス１２１の断面図
を示す。また、図５〜図８には受光領域１２１の作製過
程を示す正面図を示し、図９〜図１２には表示マトリク
ス１２１の作製過程を示す正面図を示し、図１３、図１
４には周辺回路１１２、１２２に配置されるＣＭＯＳ−
ＴＦＴの作製過程を示す正面図を示す。
【００４０】まず図３（Ａ）に示すように、ガラス基板
５００全面に、基板からの不純物の拡散を防止するため
の下地膜５１０を形成する。下地膜５１０として、プラ
ズマＣＶＤ法によって、酸化珪素膜を２００ｎｍの厚さ
に形成する。
５００全面に、基板からの不純物の拡散を防止するため
の下地膜５１０を形成する。下地膜５１０として、プラ
ズマＣＶＤ法によって、酸化珪素膜を２００ｎｍの厚さ
に形成する。
【００４１】図３（Ａ）の受光マトリクス１１１、表示
マトリクス１２１及びＣＭＯＳ−ＴＦＴの正面図が図
５、図９、図１３に相当する。図５、図９において線Ａ
−Ａ’、線Ｂ−Ｂ’に沿った断面図が図３（Ａ）に対応
する。
マトリクス１２１及びＣＭＯＳ−ＴＦＴの正面図が図
５、図９、図１３に相当する。図５、図９において線Ａ
−Ａ’、線Ｂ−Ｂ’に沿った断面図が図３（Ａ）に対応
する。
【００４２】本実施例では透過型液晶パネルを作製する
ため、基板５００は可視光を透過する基板であれば良
く、ガラス基板５００の代わりに石英基板等も用いるこ
とができる。なお、本実施例では、ＴＦＴを多結晶シリ
コン膜で形成するため、基板５００は多結晶シリコン膜
の形成プロセスに耐え得るものを選択する。多結晶シリ
コン膜は移動度が１０〜２００cm2 ／Ｖsec程度と非常
に大きく、多結晶シリコンでＴＦＴのチャネル形成領域
を構成することにより、高速応答させることができ、特
に、受光マトリクス１１０のＴＦＴや、周辺駆動回路１
１２、１２２のＣＭＯＳ−ＴＦＴに有効である。
ため、基板５００は可視光を透過する基板であれば良
く、ガラス基板５００の代わりに石英基板等も用いるこ
とができる。なお、本実施例では、ＴＦＴを多結晶シリ
コン膜で形成するため、基板５００は多結晶シリコン膜
の形成プロセスに耐え得るものを選択する。多結晶シリ
コン膜は移動度が１０〜２００cm2 ／Ｖsec程度と非常
に大きく、多結晶シリコンでＴＦＴのチャネル形成領域
を構成することにより、高速応答させることができ、特
に、受光マトリクス１１０のＴＦＴや、周辺駆動回路１
１２、１２２のＣＭＯＳ−ＴＦＴに有効である。
【００４３】次に、プラズマＣＶＤ法によって非晶質シ
リコン膜を５５ｎｍの厚さに成膜し、エキシマレーザ光
を照射して、多結晶化する。非晶質珪素膜の結晶化方法
として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射す
るＲＴＡ法、熱結晶化とレーザアニールとを併用する方
法等を用いることができる。
リコン膜を５５ｎｍの厚さに成膜し、エキシマレーザ光
を照射して、多結晶化する。非晶質珪素膜の結晶化方法
として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射す
るＲＴＡ法、熱結晶化とレーザアニールとを併用する方
法等を用いることができる。
【００４４】次に、多結晶化されたシリコン膜を島状に
パターニングして、ＴＦＴの活性層２０１、３０１、４
０１、４０２を形成する。次に、これら活性層２０１、
３０１、４０１、４０２を覆うゲイト絶縁膜５２０を形
成する。ゲイト絶縁膜５２０はシラン（ＳｉＨ4）とＮ2
Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０ｎｍ
の厚さに形成する。
パターニングして、ＴＦＴの活性層２０１、３０１、４
０１、４０２を形成する。次に、これら活性層２０１、
３０１、４０１、４０２を覆うゲイト絶縁膜５２０を形
成する。ゲイト絶縁膜５２０はシラン（ＳｉＨ4）とＮ2
Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０ｎｍ
の厚さに形成する。
【００４５】次に、Ａｌ、Ｃｒ、Ｍｏ等の金属や導電性
ポリシリコン膜等の導電膜を成膜しパターニングして、
選択線２０２、３０２、ゲイト電極４０３を形成する。
これら配線・電極２０２、３０２、４０３をマスクにし
て、公知のＣＭＯＳ技術を用いて活性層２０１、３０
１、４０１、４０２に導電性を付与する不純物をドーピ
ングしてソース及びドレイン領域を形成する。
ポリシリコン膜等の導電膜を成膜しパターニングして、
選択線２０２、３０２、ゲイト電極４０３を形成する。
これら配線・電極２０２、３０２、４０３をマスクにし
て、公知のＣＭＯＳ技術を用いて活性層２０１、３０
１、４０１、４０２に導電性を付与する不純物をドーピ
ングしてソース及びドレイン領域を形成する。
【００４６】活性層２０１、３０１及び４０１にリンを
ドープすることにより、Ｎ型のソース領域２０３、３０
３、４０５、ドレイン領域２０４、３０４チャネル形成
領域２０４、３０５が自己整合的に形成される。活性層
２０１、３０１、４０１をレジストマスクで覆い、活性
層４０２のみにボロンをドープして、Ｐ型のソース領域
およびドレイン領域と、チャネル形成領域を自己整合的
に形成する。ドーピング後、ドーピングされた不純物を
活性化する。
ドープすることにより、Ｎ型のソース領域２０３、３０
３、４０５、ドレイン領域２０４、３０４チャネル形成
領域２０４、３０５が自己整合的に形成される。活性層
２０１、３０１、４０１をレジストマスクで覆い、活性
層４０２のみにボロンをドープして、Ｐ型のソース領域
およびドレイン領域と、チャネル形成領域を自己整合的
に形成する。ドーピング後、ドーピングされた不純物を
活性化する。
【００４７】なお、本実施例では活性層２０１、３０
１、４０１が多結晶シリコンであるため、配線・電極２
０２、３０２、４０３を形成する前に、少なくともＮチ
ャネル型ＴＦＴのチャネル形成領域２０５、３０５、４
０７となる領域にボロン等のＰ型の不純物を添加して、
しきい値を最適化するのが好ましい。
１、４０１が多結晶シリコンであるため、配線・電極２
０２、３０２、４０３を形成する前に、少なくともＮチ
ャネル型ＴＦＴのチャネル形成領域２０５、３０５、４
０７となる領域にボロン等のＰ型の不純物を添加して、
しきい値を最適化するのが好ましい。
【００４８】次に、図３（Ｂ）に示すように、基板５０
０全面を覆う第１の層間絶縁膜５３０を形成する。層間
絶縁膜５３０に各ＴＦＴのソース領域およびドレイン領
域に達するコンタクトホール及びＣＭＯＳ−ＴＦＴのゲ
イト電極４０３に達するコンタクトホールをそれぞれ形
成する。しかる後、チタン膜、アルミニウム膜、チタン
膜でなる積層膜を形成し、パターニングして、受光マト
リクス１１１の信号線２０６、ソース電極２０７と、表
示マトリクス１２１の信号線３０６、ドレイン電極３０
７がそれぞれ形成される。
０全面を覆う第１の層間絶縁膜５３０を形成する。層間
絶縁膜５３０に各ＴＦＴのソース領域およびドレイン領
域に達するコンタクトホール及びＣＭＯＳ−ＴＦＴのゲ
イト電極４０３に達するコンタクトホールをそれぞれ形
成する。しかる後、チタン膜、アルミニウム膜、チタン
膜でなる積層膜を形成し、パターニングして、受光マト
リクス１１１の信号線２０６、ソース電極２０７と、表
示マトリクス１２１の信号線３０６、ドレイン電極３０
７がそれぞれ形成される。
【００４９】この状態の受光マトリクス１１１、表示マ
トリクス１２１の正面図が図６、図１０に相当する。図
６、図１０において線Ａ−Ａ’、線Ｂ−Ｂ’に沿った断
面図が図３（Ａ）に対応する。
トリクス１２１の正面図が図６、図１０に相当する。図
６、図１０において線Ａ−Ａ’、線Ｂ−Ｂ’に沿った断
面図が図３（Ａ）に対応する。
【００５０】更にＣＭＯＳ−ＴＦＴには、図１４に示す
ようにゲイト電極４０３に接続される入力配線４１１、
ｎチャネル型ＴＦＴのソース領域に接続される配線４１
２、ｐチャネル型ＴＦＴのドレイン領域に接続される配
線４１３、ｎチャネル型ＴＦＴのドレイン領域４０６と
ｐチャネル型ＴＦＴのソース領域４０８とを接続する配
線４１４を形成する。
ようにゲイト電極４０３に接続される入力配線４１１、
ｎチャネル型ＴＦＴのソース領域に接続される配線４１
２、ｐチャネル型ＴＦＴのドレイン領域に接続される配
線４１３、ｎチャネル型ＴＦＴのドレイン領域４０６と
ｐチャネル型ＴＦＴのソース領域４０８とを接続する配
線４１４を形成する。
【００５１】図６に示すように、受光マトリクス１１１
において、選択線２０２は周辺回路１２２Ｈに接続さ
れ、周辺回路１２２Ｈから、受光部で発生した信号電荷
を読み取る受光画素を指定する選択信号が入力される。
また信号線２０６は周辺回路１１２Ｖに接続され、読み
出された信号電荷は、信号線２０６を経て周辺回路１１
２Ｖに出力され、周辺回路１１２Ｖから映像信号として
外部に出力される。
において、選択線２０２は周辺回路１２２Ｈに接続さ
れ、周辺回路１２２Ｈから、受光部で発生した信号電荷
を読み取る受光画素を指定する選択信号が入力される。
また信号線２０６は周辺回路１１２Ｖに接続され、読み
出された信号電荷は、信号線２０６を経て周辺回路１１
２Ｖに出力され、周辺回路１１２Ｖから映像信号として
外部に出力される。
【００５２】さらに、取出し端子部１１３には、取出し
端子６０１が形成される。図６に示すように、取出し端
子６０１は、受光マトリクス１１１の周囲であって周辺
駆動回路１１２が接続されていない周囲に沿って『Ｌ』
字型に形成されている。更に取出し端子６０１は受光領
域１１０外部に延在する部分を有し、この部分で外部取
出し端子部１３０に形成された端子に接続されている。
端子６０１が形成される。図６に示すように、取出し端
子６０１は、受光マトリクス１１１の周囲であって周辺
駆動回路１１２が接続されていない周囲に沿って『Ｌ』
字型に形成されている。更に取出し端子６０１は受光領
域１１０外部に延在する部分を有し、この部分で外部取
出し端子部１３０に形成された端子に接続されている。
【００５３】更に、表示領域１２０内において、表示マ
トリクス１２１外部に後に形成される電極層３０８の電
位を固定するための端子６０２も形成される。
トリクス１２１外部に後に形成される電極層３０８の電
位を固定するための端子６０２も形成される。
【００５４】以上のＣＭＯＳプロセスを経て、多結晶シ
リコンＴＦＴを用いた受光マトリクス１１１、表示マト
リクス１２１及び駆動回路１１２、１２２に配置される
ＣＭＯＳ−ＴＦＴが同時に完成する。ここでは、これら
ＴＦＴをトップゲイトのプラナ型としたが、逆スタガ等
のボトムゲイト型としてもよい。この場合、活性層２０
１、３０１、４０１、４０２と選択線２０２、３０２、
ゲイト電極４０３の形成順序を逆にし、選択線２０２、
３０２、ゲイト電極４０３を形成した後、ゲイト絶縁膜
５２０を形成すればよい。また、ＬＤＤ領域やオフセッ
ト領域を設けてもよい。
リコンＴＦＴを用いた受光マトリクス１１１、表示マト
リクス１２１及び駆動回路１１２、１２２に配置される
ＣＭＯＳ−ＴＦＴが同時に完成する。ここでは、これら
ＴＦＴをトップゲイトのプラナ型としたが、逆スタガ等
のボトムゲイト型としてもよい。この場合、活性層２０
１、３０１、４０１、４０２と選択線２０２、３０２、
ゲイト電極４０３の形成順序を逆にし、選択線２０２、
３０２、ゲイト電極４０３を形成した後、ゲイト絶縁膜
５２０を形成すればよい。また、ＬＤＤ領域やオフセッ
ト領域を設けてもよい。
【００５５】次に、図３（Ｃ）に示すように、受光部Ｔ
ＦＴ２００と受光部とを絶縁分離するための第２の層間
絶縁膜５４０を基板５００全面に形成する。第２の層間
絶縁膜５４０には下層の凹凸を相殺して、平坦な表面が
得られる樹脂膜が好適である。このような樹脂膜とし
て、ポリイミド、ポリアミド、ポリイミドアミド、アク
リルを用いることができる。また、第２の層間絶縁膜５
４０の表面層は平坦な表面を得るため樹脂膜とし、下層
は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料
の単層、多層としても良い。本実施例では、第２の層間
絶縁膜５４０としてポリイミド膜を１．５μｍの厚さに
形成する。
ＦＴ２００と受光部とを絶縁分離するための第２の層間
絶縁膜５４０を基板５００全面に形成する。第２の層間
絶縁膜５４０には下層の凹凸を相殺して、平坦な表面が
得られる樹脂膜が好適である。このような樹脂膜とし
て、ポリイミド、ポリアミド、ポリイミドアミド、アク
リルを用いることができる。また、第２の層間絶縁膜５
４０の表面層は平坦な表面を得るため樹脂膜とし、下層
は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料
の単層、多層としても良い。本実施例では、第２の層間
絶縁膜５４０としてポリイミド膜を１．５μｍの厚さに
形成する。
【００５６】次に、第２の層間絶縁膜５４０に、ソース
電極２０７、ドレイン電極３０７、端子６０１、６０２
に達するコンタクトホールをそれぞれ形成した後、受光
部の下部電極、及び表示マトリクスの電極層を構成する
Ｔｉ、Ｃｒ、Ｍｏ、Ａｌ等の導電膜１１を形成する。本
実施例では導電膜として厚さ２００ｎｍのチタン膜１１
をスッパタ法で成膜する。
電極２０７、ドレイン電極３０７、端子６０１、６０２
に達するコンタクトホールをそれぞれ形成した後、受光
部の下部電極、及び表示マトリクスの電極層を構成する
Ｔｉ、Ｃｒ、Ｍｏ、Ａｌ等の導電膜１１を形成する。本
実施例では導電膜として厚さ２００ｎｍのチタン膜１１
をスッパタ法で成膜する。
【００５７】次に、受光部の光電変換層と下部電極とを
オーミック接合させるためのｎ型の非晶質シリコン膜１
２を３０〜５０ｎｍの厚さに、ここでは３０ｎｍの厚さ
に基板全面に成膜する。チタン膜１１及びシリコン膜１
２をパターニングするためのレジストマスク１３を形成
する。
オーミック接合させるためのｎ型の非晶質シリコン膜１
２を３０〜５０ｎｍの厚さに、ここでは３０ｎｍの厚さ
に基板全面に成膜する。チタン膜１１及びシリコン膜１
２をパターニングするためのレジストマスク１３を形成
する。
【００５８】レジストマスク１３を用いて、図４（Ａ）
に示すようにシリコン膜１２、チタン膜１１を順次パタ
ーニングする。ここでは、ドライエッチング法を用い
る。シリコン膜１２のエッチングガスにはＣＦ4を１〜
１０％混合したＯ2ガスを用いる。本実施例ではＣＦ4の
濃度を５％とする。またチタン膜１１のエッチングガス
にはＣｌ2 ／ＢＣｌ3／ＳｉＣｌ4を混合した塩素系ガス
を用いる。なお、チタン膜１１は樹脂でなる絶縁膜５４
０上に形成されるため、チタン膜１１のエッチングガ
ス、エッチャントは樹脂を変質しないものを選択する必
要がある。
に示すようにシリコン膜１２、チタン膜１１を順次パタ
ーニングする。ここでは、ドライエッチング法を用い
る。シリコン膜１２のエッチングガスにはＣＦ4を１〜
１０％混合したＯ2ガスを用いる。本実施例ではＣＦ4の
濃度を５％とする。またチタン膜１１のエッチングガス
にはＣｌ2 ／ＢＣｌ3／ＳｉＣｌ4を混合した塩素系ガス
を用いる。なお、チタン膜１１は樹脂でなる絶縁膜５４
０上に形成されるため、チタン膜１１のエッチングガ
ス、エッチャントは樹脂を変質しないものを選択する必
要がある。
【００５９】チタン膜１１をパターニングすることによ
り、図４（Ａ）に示すように、受光マトリクス１１１に
は、受光部の下部電極２０８、表示マトリクス１２１の
電極層３０８、画素電極との接続用電極３０９、および
端子部１１３の端子６０３が形成される。これらチタン
でなる電極２０８、３０８、３０９、６０３上には、チ
タン膜１１と概略同一形状にパターニングされたシリコ
ン膜１１でなるｎ層２０９、３１０、３１１、６０４が
形成される。
り、図４（Ａ）に示すように、受光マトリクス１１１に
は、受光部の下部電極２０８、表示マトリクス１２１の
電極層３０８、画素電極との接続用電極３０９、および
端子部１１３の端子６０３が形成される。これらチタン
でなる電極２０８、３０８、３０９、６０３上には、チ
タン膜１１と概略同一形状にパターニングされたシリコ
ン膜１１でなるｎ層２０９、３１０、３１１、６０４が
形成される。
【００６０】受光マトリクス以外のｎ層３１０、３１
１、６０４は実質的な機能を有しないため、形成しなく
ともよい。この場合はチタン膜１１とシリコン膜１２の
パターニングを別々に行えばよい。しかし、チタン膜１
１とシリコン膜１２のパターニングを同時に行うこと
で、工程が簡略化できる。
１、６０４は実質的な機能を有しないため、形成しなく
ともよい。この場合はチタン膜１１とシリコン膜１２の
パターニングを別々に行えばよい。しかし、チタン膜１
１とシリコン膜１２のパターニングを同時に行うこと
で、工程が簡略化できる。
【００６１】なお、受光部のｎ層２０９として非晶質シ
リコンの代わりに微結晶シリコンを用いることもでき
る。また、リン等のｎ型不純物が添加された窒化珪素、
酸化珪素、炭化珪素を用いることができる。
リコンの代わりに微結晶シリコンを用いることもでき
る。また、リン等のｎ型不純物が添加された窒化珪素、
酸化珪素、炭化珪素を用いることができる。
【００６２】この状態の受光領域１１０および表示マト
リクス１２０の上面図を図７（Ａ）、図１１にそれぞれ
示す。なお、図７、図１１において、ｎ層２０９、３１
０、３１１、６０４は省略されている。
リクス１２０の上面図を図７（Ａ）、図１１にそれぞれ
示す。なお、図７、図１１において、ｎ層２０９、３１
０、３１１、６０４は省略されている。
【００６３】図７（Ａ）に示すように、下部電極２０８
は選択線２０２、信号線２０６で形成された格子内に、
受光画素ごとに分離されて形成されている。また端子部
１１３には、取出し端子６０１と接続される端子６０３
が形成されている。端子６０３は端子６０１と同様に、
周辺駆動回路１１２と接続されていない受光マトリクス
１１１の周囲に沿って、『Ｌ』字型に形成されている。
図７（Ａ）の線Ａ−Ａ’による断面図が図４（Ａ）に図
示されている。
は選択線２０２、信号線２０６で形成された格子内に、
受光画素ごとに分離されて形成されている。また端子部
１１３には、取出し端子６０１と接続される端子６０３
が形成されている。端子６０３は端子６０１と同様に、
周辺駆動回路１１２と接続されていない受光マトリクス
１１１の周囲に沿って、『Ｌ』字型に形成されている。
図７（Ａ）の線Ａ−Ａ’による断面図が図４（Ａ）に図
示されている。
【００６４】図７（Ｂ）に示すように、端子６０１と端
子６０３とは絶縁膜５４０に形成された複数のコンタク
トホールを介して上下間で接続されている。コンタクト
が小さいほどアンテナ効果が緩和されるため、端子６０
１と６０３は複数のコンタクトホール６０５により接続
する。なお。図７（Ａ）の線Ｄ−Ｄ’による断面図が図
７（Ｂ）に相当する。コンタクトホール６０５のピッチ
は例えば受光画素のピッチと同程度であれば、上部電極
を等電位にするのに問題がない。
子６０３とは絶縁膜５４０に形成された複数のコンタク
トホールを介して上下間で接続されている。コンタクト
が小さいほどアンテナ効果が緩和されるため、端子６０
１と６０３は複数のコンタクトホール６０５により接続
する。なお。図７（Ａ）の線Ｄ−Ｄ’による断面図が図
７（Ｂ）に相当する。コンタクトホール６０５のピッチ
は例えば受光画素のピッチと同程度であれば、上部電極
を等電位にするのに問題がない。
【００６５】他方、表示マトリクス１２１には、図１１
に示すように電極層３０８が、選択線３０２、信号線３
０６および、電極３０７とのコンタクト部を除いた活性
層３０１を覆うように格子状に一体的に形成されてい
る。電極層３０８は受光部に光が入射するのを防ぐと共
に、有効表示領域以外から光が漏れることを防止してい
る。さらに、電極層３０８は表示マトリクス１２１外部
において、取出し配線６０２に接続されている。取出し
配線６０２はその電位が一定電位に固定されるため、電
極層３０８の電位も一定電位に固定される。これによ
り、電極層３０８の下層の選択線３０２、信号線３０６
の電位の変動によって、電極層３０８の上層の画素電極
の電位が変動することを抑制できる。
に示すように電極層３０８が、選択線３０２、信号線３
０６および、電極３０７とのコンタクト部を除いた活性
層３０１を覆うように格子状に一体的に形成されてい
る。電極層３０８は受光部に光が入射するのを防ぐと共
に、有効表示領域以外から光が漏れることを防止してい
る。さらに、電極層３０８は表示マトリクス１２１外部
において、取出し配線６０２に接続されている。取出し
配線６０２はその電位が一定電位に固定されるため、電
極層３０８の電位も一定電位に固定される。これによ
り、電極層３０８の下層の選択線３０２、信号線３０６
の電位の変動によって、電極層３０８の上層の画素電極
の電位が変動することを抑制できる。
【００６６】次に、チタン膜１１、シリコン膜のパター
ニング終了後、図４（Ａ）に示すように、真性もしくは
実質的に真性な非晶質シリコン膜１４を１〜２μｍ、こ
こでは１．５μｍの膜厚に形成し、連続してボロンを含
んだｐ型の非晶質シリコン膜１５を３０〜１００ｎｍの
厚さに、ここでは５０ｎｍの厚さに成膜する。さらに、
受光部の上部電極を構成する透明導電膜、ここではＩＴ
Ｏ膜１６を１２０ｎｍの厚さに成膜する。そして、これ
ら膜１４〜１６をパターニングするためのレジストマス
ク１７を形成する。
ニング終了後、図４（Ａ）に示すように、真性もしくは
実質的に真性な非晶質シリコン膜１４を１〜２μｍ、こ
こでは１．５μｍの膜厚に形成し、連続してボロンを含
んだｐ型の非晶質シリコン膜１５を３０〜１００ｎｍの
厚さに、ここでは５０ｎｍの厚さに成膜する。さらに、
受光部の上部電極を構成する透明導電膜、ここではＩＴ
Ｏ膜１６を１２０ｎｍの厚さに成膜する。そして、これ
ら膜１４〜１６をパターニングするためのレジストマス
ク１７を形成する。
【００６７】なお、非晶質シリコン膜１４が実質的に真
性な状態とは、ボロン等のｐ型不純物を５×１０16〜１
×１０19ｃｍ-3程度添加し、そのフェルミ準位がバンド
ギャプの中央に位置した状態をいう。これは非晶質シリ
コンは成膜時にはフェルミ準位がバンドギャプの中央に
必ずしも位置している訳ではなく、若干ｎ型になる方向
にフェルミ準位がずれている。そのため、上記のように
ｐ型不純物を添加することで、フェルミ準位をバンドギ
ャプの中央にすることができる。この場合に不純物が添
加されているが、フェルミ準位をバンドギャプの中央に
ある状態を実質的に真性な状態であるとしている。
性な状態とは、ボロン等のｐ型不純物を５×１０16〜１
×１０19ｃｍ-3程度添加し、そのフェルミ準位がバンド
ギャプの中央に位置した状態をいう。これは非晶質シリ
コンは成膜時にはフェルミ準位がバンドギャプの中央に
必ずしも位置している訳ではなく、若干ｎ型になる方向
にフェルミ準位がずれている。そのため、上記のように
ｐ型不純物を添加することで、フェルミ準位をバンドギ
ャプの中央にすることができる。この場合に不純物が添
加されているが、フェルミ準位をバンドギャプの中央に
ある状態を実質的に真性な状態であるとしている。
【００６８】なお、真性または実質的に真正な非晶質シ
リコン膜１４の代わりに非晶質シリコンゲルマニューム
を用いることができる。また、ｐ型非晶質シリコン膜１
５の代わりに微結晶シリコンを用いることもできる。
リコン膜１４の代わりに非晶質シリコンゲルマニューム
を用いることができる。また、ｐ型非晶質シリコン膜１
５の代わりに微結晶シリコンを用いることもできる。
【００６９】次に、レジストマスク１７を用いて、ＩＴ
Ｏ膜１６、シリコン膜１５、１４を順次パターニングし
て、図４（Ｂ）に示すように、上部電極２１２、ｐ層２
１１、ｉ層２１０をそれぞれ形成する。ＩＴＯ膜１６、
シリコン膜１５、１４をパターニングするには、ＣＦ4
／ＳＦ6／Ｏ2を混合したエッチングガスを用いたＲＩＥ
エッチングを用いる。なお、ＩＴＯ膜１６をパターニン
グした後は、シリコン膜のみをエッチングするガスを用
いることにより、上部電極２１２をマスクにしてシリコ
ン膜１５、１４をエッチング可能であるため、レジスト
マスク１７は不要になる。しかしシリコン膜１５、１４
のエッチング時に、レジストマスク１７を残存させるこ
とで、ＲＩＥエッチングによって上部電極２１２が変質
することを防止できる。
Ｏ膜１６、シリコン膜１５、１４を順次パターニングし
て、図４（Ｂ）に示すように、上部電極２１２、ｐ層２
１１、ｉ層２１０をそれぞれ形成する。ＩＴＯ膜１６、
シリコン膜１５、１４をパターニングするには、ＣＦ4
／ＳＦ6／Ｏ2を混合したエッチングガスを用いたＲＩＥ
エッチングを用いる。なお、ＩＴＯ膜１６をパターニン
グした後は、シリコン膜のみをエッチングするガスを用
いることにより、上部電極２１２をマスクにしてシリコ
ン膜１５、１４をエッチング可能であるため、レジスト
マスク１７は不要になる。しかしシリコン膜１５、１４
のエッチング時に、レジストマスク１７を残存させるこ
とで、ＲＩＥエッチングによって上部電極２１２が変質
することを防止できる。
【００７０】本実施例では、シリコン膜１５、１４とＩ
ＴＯ膜１６とのパターニング工程を連続して行う、即
ち、ＩＴＯ膜成膜前にシリコン膜１５、１４の成膜の間
にパターニング工程を行わないことで、上部電極２１２
と光電変換層２１０とのパターンずれによる開口率低下
を回避することができる。
ＴＯ膜１６とのパターニング工程を連続して行う、即
ち、ＩＴＯ膜成膜前にシリコン膜１５、１４の成膜の間
にパターニング工程を行わないことで、上部電極２１２
と光電変換層２１０とのパターンずれによる開口率低下
を回避することができる。
【００７１】また上部電極２１２とｐ層２１１、ｉ層２
１０を、受光マトリクス１１１内のみでなく、端子部１
１３側に突出させて形成する。これは、後に、開口率を
低下することなく、上部電極２１２を電極６０４に接続
させるためであり、製造マージンや受光部の信頼性を考
慮して、端子部１１３側に突出させる幅は、受光画素の
ピッチの２〜１０倍程度とすればよい。
１０を、受光マトリクス１１１内のみでなく、端子部１
１３側に突出させて形成する。これは、後に、開口率を
低下することなく、上部電極２１２を電極６０４に接続
させるためであり、製造マージンや受光部の信頼性を考
慮して、端子部１１３側に突出させる幅は、受光画素の
ピッチの２〜１０倍程度とすればよい。
【００７２】また、受光部の信頼性の点から、ｉ層２１
０において、受光マトリクス１１１の境界部を絶縁化し
て、受光マトリクス１１１外部のｉ層２１０で発生した
フォトキャリアが受光マトリクス１１１内に漏れ込むこ
とを防止すると良い。絶縁化の方法の１つとして、受光
マトリクス１１１の境界部に沿ってｉ層２１０に溝部を
形成し、この溝部に絶縁物を埋め込む方法が挙げられ
る。この溝部はｉ層２１０を完全に分断するように形成
しても良い。なお、上記のように境界部を絶縁化する場
合は、シリコン膜１４、１５のパターニング工程と、Ｉ
ＴＯ膜１６のパターニング工程を別々に行う必要があ
る。
０において、受光マトリクス１１１の境界部を絶縁化し
て、受光マトリクス１１１外部のｉ層２１０で発生した
フォトキャリアが受光マトリクス１１１内に漏れ込むこ
とを防止すると良い。絶縁化の方法の１つとして、受光
マトリクス１１１の境界部に沿ってｉ層２１０に溝部を
形成し、この溝部に絶縁物を埋め込む方法が挙げられ
る。この溝部はｉ層２１０を完全に分断するように形成
しても良い。なお、上記のように境界部を絶縁化する場
合は、シリコン膜１４、１５のパターニング工程と、Ｉ
ＴＯ膜１６のパターニング工程を別々に行う必要があ
る。
【００７３】次にレジストマスク１７を除去した後、図
１に示すように、表示マトリクス１２１の画素電極３１
２の下地となる第３の層間絶縁膜５５０を基板５００全
面に形成する。絶縁膜５５０受光マトリクス１１１のパ
ッシベーション膜としても機能する。第３の層間絶縁膜
５５０を構成する絶縁被膜として、ポリイミド、ポリア
ミド、ポリイミドアミド、アクリル等の樹脂膜を形成し
て、平坦な表面を得るようにする。本実施例では、ポリ
イミド膜を形成し、受光マトリクス１１１での膜厚が、
０．３〜１μｍ、ここでは０．５μｍとなる成膜にす
る。
１に示すように、表示マトリクス１２１の画素電極３１
２の下地となる第３の層間絶縁膜５５０を基板５００全
面に形成する。絶縁膜５５０受光マトリクス１１１のパ
ッシベーション膜としても機能する。第３の層間絶縁膜
５５０を構成する絶縁被膜として、ポリイミド、ポリア
ミド、ポリイミドアミド、アクリル等の樹脂膜を形成し
て、平坦な表面を得るようにする。本実施例では、ポリ
イミド膜を形成し、受光マトリクス１１１での膜厚が、
０．３〜１μｍ、ここでは０．５μｍとなる成膜にす
る。
【００７４】次に層間絶縁膜５５０に、上部電極２１
２、電極３０９および端子６０３に達するコンタクトホ
ールを形成する。ここでは、エッチングガスにはＣＦ4
を１〜１０％混合したＯ2ガスを用いたＲＩＥエッチン
グ法を用いる。層間絶縁膜５５０は樹脂でなるためＯ2
ガスのみでエッチング可能であるが、ＣＦ4混合するこ
とにより、電極３０９、６０４上のシリコン膜でなるｎ
層３１０、６０４もエッチングされる。
２、電極３０９および端子６０３に達するコンタクトホ
ールを形成する。ここでは、エッチングガスにはＣＦ4
を１〜１０％混合したＯ2ガスを用いたＲＩＥエッチン
グ法を用いる。層間絶縁膜５５０は樹脂でなるためＯ2
ガスのみでエッチング可能であるが、ＣＦ4混合するこ
とにより、電極３０９、６０４上のシリコン膜でなるｎ
層３１０、６０４もエッチングされる。
【００７５】コンタクトホールを開口後、１００〜３０
０ｎｍ厚さ、ここでは１２０ｎｍのＩＴＯ膜をスパッタ
法にて成膜し、ＣＦ4／ＳＦ6／Ｏ2を混合したエッチン
グガスを用いてパターニングして、電極３０９に接続さ
れた画素電極３１２、および上部電極２１２を端子６０
３に接続するための取出し端子６０６が形成される。こ
の状態の受光マトリクス１１１、表示マトリクス１２１
の上面図をそれぞれ、図８（Ａ）、図１２に示す。
０ｎｍ厚さ、ここでは１２０ｎｍのＩＴＯ膜をスパッタ
法にて成膜し、ＣＦ4／ＳＦ6／Ｏ2を混合したエッチン
グガスを用いてパターニングして、電極３０９に接続さ
れた画素電極３１２、および上部電極２１２を端子６０
３に接続するための取出し端子６０６が形成される。こ
の状態の受光マトリクス１１１、表示マトリクス１２１
の上面図をそれぞれ、図８（Ａ）、図１２に示す。
【００７６】図８（Ａ）に示すように、取出し端子６０
６は端子６０３同様、受光マトリクス１１１の駆動回路
１２１が接続されていない周囲を囲むように、『Ｌ』字
型に形成されている。そして、端子６０６は受光マトリ
クス１１１外部において上部電極２１２に接続され、端
子部１１３において端子６０３に接続されている。この
構造により、取出し端子６０１を一定電位に固定するこ
とにより、上部電極２１２は端子６０６、６０３を介し
て、その電位が一定電位に固定される。例えば、端子６
０１を一定電位に固定するには、端子６０１を図１に示
す取出し端子部１３０に形成される外部取出し端子に接
続する。この場合、外部取出し端子を信号線２０６、３
０６と同一の導電膜で形成して、外部取出し端子と取出
し端子６０１を一体的に形成することも可能である。
６は端子６０３同様、受光マトリクス１１１の駆動回路
１２１が接続されていない周囲を囲むように、『Ｌ』字
型に形成されている。そして、端子６０６は受光マトリ
クス１１１外部において上部電極２１２に接続され、端
子部１１３において端子６０３に接続されている。この
構造により、取出し端子６０１を一定電位に固定するこ
とにより、上部電極２１２は端子６０６、６０３を介し
て、その電位が一定電位に固定される。例えば、端子６
０１を一定電位に固定するには、端子６０１を図１に示
す取出し端子部１３０に形成される外部取出し端子に接
続する。この場合、外部取出し端子を信号線２０６、３
０６と同一の導電膜で形成して、外部取出し端子と取出
し端子６０１を一体的に形成することも可能である。
【００７７】なお、上部電極２１２の全体を一定電位に
するためには、端子６０６を接続するためのコンタクト
ホール６０７は受光画素のピッチと同程度とすればよ
い。なお、図８（Ａ）の線Ｄ−Ｄ’による断面図を図８
（Ｂ）に示す。また図８（Ａ）の線Ａ−Ａ’による断面
図が図１に図示されている。
するためには、端子６０６を接続するためのコンタクト
ホール６０７は受光画素のピッチと同程度とすればよ
い。なお、図８（Ａ）の線Ｄ−Ｄ’による断面図を図８
（Ｂ）に示す。また図８（Ａ）の線Ａ−Ａ’による断面
図が図１に図示されている。
【００７８】ここで、端子６０１、６０３、６０６は受
光マトリクス１１１が駆動回路１２１と接続されていな
い周囲を囲むように形成したため、図１の断面構成から
も明らかなように、受光部（フォトダイオード）側面が
端子６０１、端子６０３、６０６で囲まれている。ここ
では、端子６０１、端子６０３、６０６は電位が一定に
固定されているため、受光部に対するシールドとして機
能させることができる。よって、表示マトリクス１２１
と受光マトリクス１１１を同一基板に設けても、受光部
の信頼性を保つことができる。
光マトリクス１１１が駆動回路１２１と接続されていな
い周囲を囲むように形成したため、図１の断面構成から
も明らかなように、受光部（フォトダイオード）側面が
端子６０１、端子６０３、６０６で囲まれている。ここ
では、端子６０１、端子６０３、６０６は電位が一定に
固定されているため、受光部に対するシールドとして機
能させることができる。よって、表示マトリクス１２１
と受光マトリクス１１１を同一基板に設けても、受光部
の信頼性を保つことができる。
【００７９】さらに、選択線２０２、信号線３０２が周
辺回路１１２Ｈ、１１２Ｖとの接続端の他端も端子６０
１、６０３、６０６によって、電気的に保護できるた
め、受光マトリクス１１１に配置されるＴＦＴの静電破
壊を抑制できる。
辺回路１１２Ｈ、１１２Ｖとの接続端の他端も端子６０
１、６０３、６０６によって、電気的に保護できるた
め、受光マトリクス１１１に配置されるＴＦＴの静電破
壊を抑制できる。
【００８０】他方、表示マトリクス１２１においては、
図１２に示すように、画素電極３１２は表示画素ごとに
電気的に分離され、その周縁が電極層３０８と重なるよ
うに形成される。この構造により、絶縁膜５５０を誘電
体とし、電極層３０８、画素電極３１２を対向電極とす
る補助容量が形成できる。なお、図１２において電極層
３０８上のｎ層３０９は省略されている。
図１２に示すように、画素電極３１２は表示画素ごとに
電気的に分離され、その周縁が電極層３０８と重なるよ
うに形成される。この構造により、絶縁膜５５０を誘電
体とし、電極層３０８、画素電極３１２を対向電極とす
る補助容量が形成できる。なお、図１２において電極層
３０８上のｎ層３０９は省略されている。
【００８１】実施例において、受光マトリクス１１１を
ＴＦＴを作製した後、ＴＦＴ上に受光部（フォトダイオ
ード）を形成する積層型としたので、従来のように受光
部を非晶質シリコン膜で形成しても、受光ＴＦＴ２００
を多結晶シリコンで構成することができる。よって、ガ
ラス基板等の絶縁性基板上に、変換効率が良く、高速応
答可能なイメージセンサが作製できる。
ＴＦＴを作製した後、ＴＦＴ上に受光部（フォトダイオ
ード）を形成する積層型としたので、従来のように受光
部を非晶質シリコン膜で形成しても、受光ＴＦＴ２００
を多結晶シリコンで構成することができる。よって、ガ
ラス基板等の絶縁性基板上に、変換効率が良く、高速応
答可能なイメージセンサが作製できる。
【００８２】また、イメージセンサを積層構造とするこ
とで、従来多結晶シリコンＴＦＴで構成されている液晶
パネルの作製工程と整合性が保たれる。従って、イメー
ジセンサと液晶パネルの各特性を損なうことなく同一基
板上に集積化できる。
とで、従来多結晶シリコンＴＦＴで構成されている液晶
パネルの作製工程と整合性が保たれる。従って、イメー
ジセンサと液晶パネルの各特性を損なうことなく同一基
板上に集積化できる。
【００８３】本実施例では、受光マトリクス１１１に受
光画素を２次元に配列したが、受光画素を１次元に配列
したラインセンサとしても良い。また、受光画素のフォ
ーマットを表示部のフォーマットと同一にすると、受光
画素と表示画素が１対１に対応するため、受光マトリク
ス１１１で検出された画像を表示マトリクス１２１に表
示するための信号処理が簡単化、高速化できる。ライン
センサとした場合も、受光画素数は、列方向又は行方向
の表示画素数と同じにすると良い。
光画素を２次元に配列したが、受光画素を１次元に配列
したラインセンサとしても良い。また、受光画素のフォ
ーマットを表示部のフォーマットと同一にすると、受光
画素と表示画素が１対１に対応するため、受光マトリク
ス１１１で検出された画像を表示マトリクス１２１に表
示するための信号処理が簡単化、高速化できる。ライン
センサとした場合も、受光画素数は、列方向又は行方向
の表示画素数と同じにすると良い。
【００８４】画素フォーマットを一致させた場合には、
例えば表示マトリクス１２１のフォーマットを６４０×
４８０（ＶＧＡ規格）とし場合には、１つの受光画素ピ
ッチを１０μｍ程度とすると、受光マトリクス１１１の
占有面積は６．４ｍｍ×４．８ｍｍ程度となり、液晶パ
ネルに集積化することは可能である。
例えば表示マトリクス１２１のフォーマットを６４０×
４８０（ＶＧＡ規格）とし場合には、１つの受光画素ピ
ッチを１０μｍ程度とすると、受光マトリクス１１１の
占有面積は６．４ｍｍ×４．８ｍｍ程度となり、液晶パ
ネルに集積化することは可能である。
【００８５】本実施例では、受光部を抵抗型のフォトダ
イオードとしたため、下部電極２０８、上部電極とオー
ミック接合させるｎ層２０９、ｐ層２１１を設けたが、
例えばショットキー型とする場合は、ｎ層２０９、ｐ層
２１１を省略すればよい。
イオードとしたため、下部電極２０８、上部電極とオー
ミック接合させるｎ層２０９、ｐ層２１１を設けたが、
例えばショットキー型とする場合は、ｎ層２０９、ｐ層
２１１を省略すればよい。
【００８６】本実施例では、透過型液晶パネルとした
が、画素電極３１２を鏡面表面を有する反射型電極と
し、直視型の液晶パネルとすることもできる。
が、画素電極３１２を鏡面表面を有する反射型電極と
し、直視型の液晶パネルとすることもできる。
【００８７】本実施例では、受光マトリクス１１１にお
いて、受光部（フォトダイオード）と接続される信号読
出し回路として、スイッチング素子として機能するＴＦ
Ｔを１つ設けたパッシブ型としたが、例えば、増幅機能
を有するアクティブ型とし、複数のＴＦＴで構成するこ
ともできる。
いて、受光部（フォトダイオード）と接続される信号読
出し回路として、スイッチング素子として機能するＴＦ
Ｔを１つ設けたパッシブ型としたが、例えば、増幅機能
を有するアクティブ型とし、複数のＴＦＴで構成するこ
ともできる。
【００８８】［実施例２］ 本実施例は、受光領域１１
１の端子部１１３の変形例である。本実施例を図１５を
用いて説明する。
１の端子部１１３の変形例である。本実施例を図１５を
用いて説明する。
【００８９】本実施例では、信号線３０６と同じ出発膜
でなる端子６０１を省略する。この場合、最下層の配線
７０１は電極層３０８と同一の出発膜でなる配線とな
る。配線７０１の形状は、実施例１の端子６０１と同様
とし、受光マトリクス１１１外部へ延長して、外部取出
し端子部１３０に形成される端子と接続するようにすれ
ばよい。 ［実施例３］ 本実施例は、受光領域１１１の端子部１
１３の変形例である。本実施例を図１６を用いて説明す
る。
でなる端子６０１を省略する。この場合、最下層の配線
７０１は電極層３０８と同一の出発膜でなる配線とな
る。配線７０１の形状は、実施例１の端子６０１と同様
とし、受光マトリクス１１１外部へ延長して、外部取出
し端子部１３０に形成される端子と接続するようにすれ
ばよい。 ［実施例３］ 本実施例は、受光領域１１１の端子部１
１３の変形例である。本実施例を図１６を用いて説明す
る。
【００９０】本実施例では、端子６０１及び電極３０８
を省略する。この場合、端子部１１３に配置される配線
８０１は画素電極３１２と同一の出発膜でなる配線のみ
となる。配線８０１の形状は、実施例１の端子６０１と
同様とし、受光マトリクス１１１外部に延在して、外部
取出し端子部１３０に形成される端子と接続するように
すればよい。 ［実施例４］ 本実施例は、受光領域１１１の端子部１
１３の変形例である。実施例１では端子部の最下層の端
子６０１と信号線３０６と同じ出発膜で形成したが、選
択線３０２と同じ出発膜で構成することも可能である。
を省略する。この場合、端子部１１３に配置される配線
８０１は画素電極３１２と同一の出発膜でなる配線のみ
となる。配線８０１の形状は、実施例１の端子６０１と
同様とし、受光マトリクス１１１外部に延在して、外部
取出し端子部１３０に形成される端子と接続するように
すればよい。 ［実施例４］ 本実施例は、受光領域１１１の端子部１
１３の変形例である。実施例１では端子部の最下層の端
子６０１と信号線３０６と同じ出発膜で形成したが、選
択線３０２と同じ出発膜で構成することも可能である。
【００９１】［実施例５］ 本実施例の受光領域１１１
の端子部１１３の変形例である。実施例１において電極
層３０８と同じ出発膜でなる端子６０３を省略して、端
子６０６と端子６０１を直接に接続する。また、この場
合、実施例４で述べたように、端子６０１を選択線３０
２と同じ出発膜で構成することも可能である。
の端子部１１３の変形例である。実施例１において電極
層３０８と同じ出発膜でなる端子６０３を省略して、端
子６０６と端子６０１を直接に接続する。また、この場
合、実施例４で述べたように、端子６０１を選択線３０
２と同じ出発膜で構成することも可能である。
【００９２】［実施例６］ 本実施例は、実施例１で説
明した、イメージセンサ一体型の液晶パネルの応用製品
を説明する。図１７に本実施例の電子機器の模式的な外
観図を示す。
明した、イメージセンサ一体型の液晶パネルの応用製品
を説明する。図１７に本実施例の電子機器の模式的な外
観図を示す。
【００９３】実施例１の液晶パネルは撮像機能を有する
受光領域と、表示領域が一体的に設けられているため、
ＴＶ会議システム、ＴＶ電話、インターネット用端末や
パーソナルコンビュータ等の通信機能を備えた表示部に
好適である。例えば、表示部で対話者の端末から送信さ
れた映像を見ながら、受光マトリクスで自身の姿を撮影
して、対話者の端末にその映像を転送することできるの
で、動画像を双方向通信することが可能である。
受光領域と、表示領域が一体的に設けられているため、
ＴＶ会議システム、ＴＶ電話、インターネット用端末や
パーソナルコンビュータ等の通信機能を備えた表示部に
好適である。例えば、表示部で対話者の端末から送信さ
れた映像を見ながら、受光マトリクスで自身の姿を撮影
して、対話者の端末にその映像を転送することできるの
で、動画像を双方向通信することが可能である。
【００９４】またこのような電子機器の１つとして、図
１７（Ａ）に、液晶パネルを有するノート型パソコン２
０００を示す。２００１が液晶パネルであり、２００２
がイメージセンサ部である。
１７（Ａ）に、液晶パネルを有するノート型パソコン２
０００を示す。２００１が液晶パネルであり、２００２
がイメージセンサ部である。
【００９５】また他の電子機器として、図１７（Ｂ）
に、テレビ電話２０１０を示す。２０１１が液晶パネル
であり、２０１２がイメージセンサ部である。使用者は
自身の姿を姿をイメージセンサ部２０１２で撮影しつ
つ、また液晶パネルにて２０１１通話相手の姿を見なが
ら通話することができる。
に、テレビ電話２０１０を示す。２０１１が液晶パネル
であり、２０１２がイメージセンサ部である。使用者は
自身の姿を姿をイメージセンサ部２０１２で撮影しつ
つ、また液晶パネルにて２０１１通話相手の姿を見なが
ら通話することができる。
【００９６】更に図１７（Ｃ）にはペン入力型の携帯型
情報端末機器２０２０を示す。２０２１が液晶パネルで
あり、２０２１がエリアセンサ部である。エリアセンサ
２０２１により、名紙等の文字・図画情報を取り込ん
で、液晶パネル２０２１に表示したり、携帯型情報端末
機器内にこれらの情報を保存できるようになっている。
情報端末機器２０２０を示す。２０２１が液晶パネルで
あり、２０２１がエリアセンサ部である。エリアセンサ
２０２１により、名紙等の文字・図画情報を取り込ん
で、液晶パネル２０２１に表示したり、携帯型情報端末
機器内にこれらの情報を保存できるようになっている。
【００９７】本発明では液晶パネルとセンサ部を同一基
板に設けたため、小型、軽量でとすることができる。ま
たセンサ部の駆動を液晶パネルと共有化することも可能
であるため、省電力化が図れる。よって、図１７で示し
たような、バッテリー駆動型の電子機器に本発明は好適
である。
板に設けたため、小型、軽量でとすることができる。ま
たセンサ部の駆動を液晶パネルと共有化することも可能
であるため、省電力化が図れる。よって、図１７で示し
たような、バッテリー駆動型の電子機器に本発明は好適
である。
【００９８】
【発明の効果】本実施形態では、表示マトリクスと受光
マトリクスを同一基板上に形成するために、成膜プロセ
ス及びパターニングプロセスを各マトリクスとで共通化
することで、製造コストを安価におさえることができ
る。
マトリクスを同一基板上に形成するために、成膜プロセ
ス及びパターニングプロセスを各マトリクスとで共通化
することで、製造コストを安価におさえることができ
る。
【００９９】また本実施形態では、受光部の上部電極の
電位を固定するための取出し端子を上部電極と一体的に
形成しないことにより、受光部の上部電極と光電変換層
とのパターニングを連続して行うことが可能になり、マ
スクずれによる開口率の低下を防止できる。さらにこの
取出し端子を表示マトリクスの画素電極と同一出発膜で
形成することにより、プロセスの簡略化が図れる。
電位を固定するための取出し端子を上部電極と一体的に
形成しないことにより、受光部の上部電極と光電変換層
とのパターニングを連続して行うことが可能になり、マ
スクずれによる開口率の低下を防止できる。さらにこの
取出し端子を表示マトリクスの画素電極と同一出発膜で
形成することにより、プロセスの簡略化が図れる。
【図１】 実施例１の液晶パネルの断面図。
【図２】 実施例１の液晶パネルの正面図。
【図３】 実施例１の液晶パネルの作製工程を説明する
ための断面図。
ための断面図。
【図４】 実施例１の液晶パネルの作製工程を説明する
ための断面図。
ための断面図。
【図５】 実施例１の受光マトリクスの作製工程の説明
するための正面図。
するための正面図。
【図６】 実施例１の受光マトリクスの作製工程の説明
するための正面図。。
するための正面図。。
【図７】 実施例１の受光マトリクスの作製工程の説明
するための正面図及び断面図。
するための正面図及び断面図。
【図８】 実施例１の受光マトリクスの作製工程の説明
するための正面図及び断面図。。
するための正面図及び断面図。。
【図９】 実施例１の表示マトリクスの作製工程の説明
するための正面図。
するための正面図。
【図１０】実施例１の表示マトリクスの作製工程の説明
するための正面図。
するための正面図。
【図１１】実施例１の表示マトリクスの作製工程の説明
するための正面図。
するための正面図。
【図１２】実施例１の表示マトリクスの作製工程の説明
するための正面図。
するための正面図。
【図１３】実施例１の駆動回路の作製工程を説明するた
めの正面図。
めの正面図。
【図１４】実施例１の駆動回路の作製工程を説明するた
めの正面図
めの正面図
【図１５】実施例２のの液晶パネルの断面図
【図１６】実施例３のの液晶パネルの断面図
【図１７】実施例６の液晶パネルの応用製品の模式的な
外観図。
外観図。
１１０ 受光領域 １１１ 受光マトリクス １１２ 周辺駆動回路 １１３ 端子部 １２０ 画素領域 １２１ 表示マトリクス １２２ 周辺駆動回路 ２０１ 活性層 ２０２ 選択線 ２０６ 信号線 ２０７ ソース電極 ２０８ 下部電極 ２０９ ｎ層 ２１０ ｉ層 ２１１ ｐ層 ２１２ 上部電極 ３０１ 活性層 ３０２ 選択線 ３０６ 信号線 ３０７ ドレイン電極 ３０８ 電極層 ３０９ 電極 ３１２ 画素電極 ６０１、６０３、６０６ 取出し端子
Claims (23)
- 【請求項１】 複数の受光画素が配置された受光画素領
域に、光を電荷に変換する受光部と、前記受光部で発生
した電荷を信号として読み出す信号読出し部とが積層さ
れたイメージセンサであって、 前記受光部は、前記受光画素ごとに分離された複数の下
部電極と、光電変換層と、前記受光画素に共通な上部電
極とを有し、 前記イメージセンサは、前記上部電極と異なる層に形成
された取出し端子を有し、 前記受光画素領域外部において、前記上部電極は前記取
出し端子と光入射側で接続されていることを特徴とする
イメージセンサ。 - 【請求項２】 請求項１において、前記取出し端子は前
記下部電極と同じ出発膜でなる第２の取出し端子に接続
されていることを特徴とするイメージセンサ。 - 【請求項３】 請求項１において、前記信号読出し部
は、信号を読み出す前記受光画素を選択するための信号
が入力される選択線を有し、 前記取出し端子は前記選択線または前記選択線と同じ出
発膜でなる第２の取出し配線に接続されていることを特
徴とするイメージセンサ。 - 【請求項４】 請求項１において、前記信号読出し部
は、信号を読み出す前記受光画素を選択するための信号
が入力される選択線を有し、 前記取出し端子は、前記下部電極と同じ出発膜でなる第
２の取出し端子に接続され、 前記第２の取出し端子は前記選択線と同じ出発膜でなる
第３の取出し配線に接続されていることを特徴とするイ
メージセンサ。 - 【請求項５】 請求項１において、請求項１において、
前記信号読出し部は、読み出した信号を出力するため信
号線を有し、 前記取出し端子は前記信号線と同じ出発膜でなる第２の
取出し配線に接続されていることを特徴とするイメージ
センサ。 - 【請求項６】 請求項１において、前記信号読出し部
は、読み出した信号を出力するため信号線を有し、 前記取出し端子は、前記下部電極と同じ出発膜でなる第
２の取出し端子に接続され、 前記第２の取出し端子は前記信号線と同じ出発膜でなる
第３の取出し配線に接続されていることを特徴とするイ
メージセンサ。 - 【請求項７】 請求項１〜６において、前記光電変換層
は、前記上部電極をマスクにしてパターニングされてい
ることを特徴とするイメージセンサ。 - 【請求項８】 請求項１〜７において、前記信号読出し
部は、薄膜トランジスタで構成されていることを特徴と
するイメージセンサ。 - 【請求項９】 複数の選択線と複数の信号線が格子状に
配置され、複数の画素電極を有する表示マトリクスと、 複数の受光画素が配置された受光画素領域に、光を電荷
に変換する受光部と、前記受光部で発生した電荷を信号
として読み出す信号読出し部とが積層されたイメージセ
ンサと、 を同一基板上に有するアクティブマトリクス型表示装置
であって、 前記受光部は、前記受光画素ごとに分離された複数の下
部電極と、光電変換層と、前記受光画素に共通な上部電
極とを有し、 前記上部電極は、光入射側で取出し端子に接続され、 前記取出し端子は前記上部電極と異なる層に形成されて
いることを特徴とするイメージセンサ一体型アクティブ
マトリクス型表示装置。 - 【請求項１０】 請求項９において、前記取出し端子
は、前記画素電極と同じ出発膜で形成されていることを
特徴とするイメージセンサ一体型アクティブマトリクス
型表示装置。 - 【請求項１１】 請求項９又は１０において、前記取出
し端子は、前記選択線もしくは前記信号線と同一の出発
膜でなる第２の取出し端子に接続されていることを特徴
とするイメージセンサ一体型アクティブマトリクス型表
示装置。 - 【請求項１２】 複数の選択線と複数の信号線が格子状
に配置され、複数の画素電極と、前記画素電極に接続さ
れた能動素子とを有する表示マトリクスと、 複数の受光画素が配置された受光画素領域に、光を電荷
に変換する受光部と、前記受光部で発生した電荷を信号
として読み出す信号読出し部とが積層されたイメージセ
ンサと、を同一基板上に有するアクティブマトリクス型
表示装置であって、 前記表示マトリクスは、前記信号線及び前記選択線を少
なくとも覆う電極層を有し、 前記受光部は、前記受光画素ごとに分離され、前記電極
層と同じ出発膜で形成された複数の下部電極と、光電変
換層と、前記受光画素に共通な上部電極とを有し、 前記上部電極は、光入射側で取出し端子に接続され、 前記取出し端子は前記上部電極と異なる層に形成されて
いることを特徴とするイメージセンサ一体型アクティブ
マトリクス型表示装置。 - 【請求項１３】 請求項１２において、前記取出し端子
は、前記画素電極と同じ出発膜で形成されていることを
特徴とするイメージセンサ一体型アクティブマトリクス
型表示装置。 - 【請求項１４】 請求項１２又は１３において、前記取
出し端子は前記選択線もしくは前記信号線と同一の出発
膜でなる第２の取出し端子に接続されている。 - 【請求項１５】 請求項１２又は１３において、前記取
出し端子は、前記電極層と同一の出発膜でなる第２の取
出し端子に接続されていることを特徴とするイメージセ
ンサ一体型アクティブマトリクス型表示装置。 - 【請求項１６】 請求項１２又は１３において、前記取
出し端子は、前記電極層と同一の出発膜でなる第２の取
出し端子に接続され、前記第２の取出し端子は前記選択
線もしくは前記信号線と同一の出発膜でなる第３の取出
し端子に接続されていることを特徴とするイメージセン
サ一体型アクティブマトリクス型表示装置。 - 【請求項１７】 複数の信号線と複数の選択線が格子状
に配置され、複数の表示画素を備えた表示マトリクス
と、 複数の受光画素が配置された受光画素領域に、光を電荷
に変換する受光部と、前記受光部で発生した電荷を信号
として読み出す信号読出し部とが積層されたイメージセ
ンサと、を同一基板上に有するアクティブマトリクス型
表示装置であって、前記画素マトリクスは、 前記基板上に形成され、前記信号線及び前記選択線に接
続された能動素子と、 前記能動素子を覆う第１の絶縁膜と、 前記第１の絶縁膜上に形成され、前記信号線及び前記選
択線とを少なくとも覆う電極層と、 前記電極層上に形成された第２の絶縁膜と、 前記第２の絶縁膜上に形成され前記能動素子に接続され
た画素電極と、を有し、前記イメージセンサは、 前記基板上に形成された前記信号読出し部と、 前記信号読出し部を覆う前記第１の絶縁膜と、 前記第１の絶縁膜上に形成され前記電極層と同じ出発膜
でなり、前記受光画素ごとに分離された複数の下部電極
と、 前記下部電極上に形成された光電変換層と、 前記光電変換層上に形成され、前記受光画素に共通な上
部電極と、 前記上部電極を覆う前記第２の絶縁膜と、 前記第２の絶縁膜上に形成され、前記上部電極に接続さ
れた取出し端子と、を有し、 前記上部電極は、前記画素電極と同じ出発膜で形成され
ていることを特徴とするイメージセンサ一体型アクティ
ブマトリクス型表示装置。 - 【請求項１８】 請求項１７において、前記取出し端子
は、前記選択線もしくは前記信号線と同一の出発膜でな
る第２の取出し端子に接続されていることを特徴とする
イメージセンサ一体型アクティブマトリクス型表示装
置。 - 【請求項１９】 請求項１７において、前記取出し端子
は、前記電極層と同一の出発膜でなる第２の取出し端子
に接続されていることを特徴とするイメージセンサ一体
型アクティブマトリクス型表示装置。 - 【請求項２０】 請求項１７において、前記取出し端子
は、前記電極層と同一の出発膜でなる第２の取出し端子
に接続され、前記第２の取出し端子は前記選択線もしく
は前記信号線と同一の出発膜でなる第３の取出し端子に
接続されていることを特徴とするイメージセンサ一体型
アクティブマトリクス型表示装置。 - 【請求項２１】 請求項９〜２０において、前記基板上
には、信号読出し部に接続された周辺回路が設けられて
おり、前記取出し端子は前記周辺回路との接続部を除い
た前記受光マトリクスの周囲を少なくとも囲んで形成さ
れていることを特徴とするイメージセンサ一体型アクテ
ィブマトリクス型表示装置。 - 【請求項２２】 請求項９〜２１において、前記光電変
換層は、前記上部電極をマスクにしてパターニングされ
ていることを特徴とするイメージセンサ一体型アクティ
ブマトリクス型表示装置。 - 【請求項２３】 請求項９〜２２において、前記能動素
子及び前記信号読出し部は、薄膜トランジスタで構成さ
れていることを特徴とするイメージセンサ一体型アクテ
ィブマトリクス型表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27345897A JP4271268B2 (ja) | 1997-09-20 | 1997-09-20 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
| US09/156,461 US7046282B1 (en) | 1997-09-20 | 1998-09-18 | Image sensor and image sensor integrated type active matrix type display device |
| US11/418,279 US7286173B2 (en) | 1997-09-20 | 2006-05-04 | Image sensor and image sensor integrated type active matrix type display device |
| US11/838,600 US7791117B2 (en) | 1997-09-20 | 2007-08-14 | Image sensor and image sensor integrated type active matrix type display device |
| US12/875,537 US8564035B2 (en) | 1997-09-20 | 2010-09-03 | Image sensor and image sensor integrated type active matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27345897A JP4271268B2 (ja) | 1997-09-20 | 1997-09-20 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008212007A Division JP5025596B2 (ja) | 2008-08-20 | 2008-08-20 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197690A true JPH1197690A (ja) | 1999-04-09 |
| JP4271268B2 JP4271268B2 (ja) | 2009-06-03 |
Family
ID=17528204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27345897A Expired - Lifetime JP4271268B2 (ja) | 1997-09-20 | 1997-09-20 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US7046282B1 (ja) |
| JP (1) | JP4271268B2 (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305297A (ja) * | 2001-04-09 | 2002-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2005136392A (ja) * | 2003-10-06 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2006086333A (ja) * | 2004-09-16 | 2006-03-30 | Casio Comput Co Ltd | 画像読取装置 |
| JP2007059516A (ja) * | 2005-08-23 | 2007-03-08 | Fujifilm Corp | 光電変換素子、撮像素子、および該光電変換素子の製造方法 |
| KR100869737B1 (ko) * | 2001-12-29 | 2008-11-21 | 엘지디스플레이 주식회사 | 표시소자 및 그 제조방법 |
| JP2009065160A (ja) * | 2007-09-06 | 2009-03-26 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2009147318A (ja) * | 2007-12-14 | 2009-07-02 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2009158957A (ja) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | イメージセンサーの製造方法 |
| JP2009200104A (ja) * | 2008-02-19 | 2009-09-03 | Seiko Epson Corp | 光電変換装置及び電気光学装置 |
| JP2009231788A (ja) * | 2008-02-29 | 2009-10-08 | Fujifilm Corp | 電磁波検出素子 |
| JP2009252835A (ja) * | 2008-04-02 | 2009-10-29 | Fujifilm Corp | 電磁波検出素子 |
| JP2009267326A (ja) * | 2008-01-29 | 2009-11-12 | Fujifilm Corp | 電磁波検出素子 |
| JP2010225618A (ja) * | 2009-03-19 | 2010-10-07 | Seiko Epson Corp | センシング装置および電子機器 |
| KR101145349B1 (ko) * | 2003-10-06 | 2012-05-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조방법 |
| JP2013084789A (ja) * | 2011-10-11 | 2013-05-09 | Fujifilm Corp | 有機撮像素子 |
| JP2014027300A (ja) * | 2013-10-22 | 2014-02-06 | Seiko Epson Corp | 光電変換装置 |
| JP2014132661A (ja) * | 2008-01-29 | 2014-07-17 | Fujifilm Corp | 電磁波検出素子 |
| JP2016032053A (ja) * | 2014-07-30 | 2016-03-07 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| CN106527004A (zh) * | 2016-12-29 | 2017-03-22 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及阵列基板制造方法 |
| JP2017152656A (ja) * | 2016-02-26 | 2017-08-31 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | イメージセンサおよびその製造方法 |
| WO2018123905A1 (ja) * | 2016-12-27 | 2018-07-05 | シャープ株式会社 | 撮像パネル及びその製造方法 |
| JP2020109994A (ja) * | 2014-03-28 | 2020-07-16 | 株式会社半導体エネルギー研究所 | 電子機器および撮像装置 |
| JP2021082844A (ja) * | 2014-09-26 | 2021-05-27 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2021114628A (ja) * | 2014-10-24 | 2021-08-05 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2022125107A (ja) * | 2015-04-22 | 2022-08-26 | 株式会社半導体エネルギー研究所 | 撮像装置、電子機器 |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4044187B2 (ja) * | 1997-10-20 | 2008-02-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその作製方法 |
| US7289083B1 (en) * | 2000-11-30 | 2007-10-30 | Palm, Inc. | Multi-sided display for portable computer |
| US7348964B1 (en) * | 2001-05-22 | 2008-03-25 | Palm, Inc. | Single-piece top surface display layer and integrated front cover for an electronic device |
| US8384674B1 (en) | 2001-01-30 | 2013-02-26 | Hewlett-Packard Development Company, L.P. | Integrated enclosure/touch screen assembly |
| JP4485087B2 (ja) * | 2001-03-01 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置の動作方法 |
| US6992659B2 (en) | 2001-05-22 | 2006-01-31 | Palmone, Inc. | High transparency integrated enclosure touch screen assembly for a portable hand held device |
| US7142195B2 (en) | 2001-06-04 | 2006-11-28 | Palm, Inc. | Interface for interaction with display visible from both sides |
| US7852430B1 (en) | 2001-11-29 | 2010-12-14 | Palm, Inc. | Light guide spacers for backlighting a reflective display |
| JP4401066B2 (ja) * | 2002-11-19 | 2010-01-20 | 三洋電機株式会社 | 半導体集積装置及びその製造方法 |
| US7253391B2 (en) | 2003-09-19 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor device and electronic apparatus |
| KR101002332B1 (ko) * | 2003-12-30 | 2010-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2006030889A (ja) * | 2004-07-21 | 2006-02-02 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP4817636B2 (ja) | 2004-10-04 | 2011-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100736086B1 (ko) * | 2005-09-06 | 2007-07-06 | 삼성전자주식회사 | 엔트로피 코딩의 성능 향상 방법 및 장치, 상기 방법을이용한 비디오 코딩 방법 및 장치 |
| TW200804900A (en) * | 2006-07-07 | 2008-01-16 | Innolux Display Corp | Liquid crystal display device |
| JP2008122659A (ja) * | 2006-11-13 | 2008-05-29 | Seiko Epson Corp | 液晶表示装置及び液晶表示装置の製造方法並びに電子機器 |
| US8749483B2 (en) * | 2007-02-15 | 2014-06-10 | Pixart Imaging Inc. | Control device and control method for image display |
| JP4793281B2 (ja) * | 2007-02-21 | 2011-10-12 | ソニー株式会社 | 撮像装置および表示装置 |
| KR101441346B1 (ko) * | 2007-04-27 | 2014-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| EP2148236A4 (en) * | 2007-05-18 | 2011-02-02 | Sharp Kk | DISPLAY DEVICE |
| EP2149914B1 (en) * | 2007-05-18 | 2013-07-10 | Sharp Kabushiki Kaisha | Display device |
| JP5073742B2 (ja) * | 2007-05-18 | 2012-11-14 | シャープ株式会社 | 表示装置 |
| JP5298461B2 (ja) * | 2007-05-29 | 2013-09-25 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| US9367998B2 (en) * | 2008-02-21 | 2016-06-14 | Bally Gaming, Inc. | Gaming system having displays with integrated image capture capabilities |
| US7955890B2 (en) * | 2008-06-24 | 2011-06-07 | Applied Materials, Inc. | Methods for forming an amorphous silicon film in display devices |
| JP2010087332A (ja) * | 2008-10-01 | 2010-04-15 | Seiko Epson Corp | 光電変換素子、光電変換装置、及びイメージセンサ |
| TWI373853B (en) * | 2009-03-16 | 2012-10-01 | Au Optronics Corp | Active device array substrate and method for fabricating thereof |
| US8456586B2 (en) | 2009-06-11 | 2013-06-04 | Apple Inc. | Portable computer display structures |
| JP4811502B2 (ja) * | 2009-07-01 | 2011-11-09 | カシオ計算機株式会社 | 液晶表示パネル及びタッチパネル |
| TWI547845B (zh) * | 2009-07-02 | 2016-09-01 | 半導體能源研究所股份有限公司 | 觸控面板及其驅動方法 |
| KR101610846B1 (ko) * | 2009-09-08 | 2016-04-11 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US8408780B2 (en) * | 2009-11-03 | 2013-04-02 | Apple Inc. | Portable computer housing with integral display |
| US8743309B2 (en) | 2009-11-10 | 2014-06-03 | Apple Inc. | Methods for fabricating display structures |
| CN104979369B (zh) * | 2010-03-08 | 2018-04-06 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR101048918B1 (ko) * | 2010-04-28 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 터치 스크린 패널 및 이를 구비한 영상표시장치 |
| KR101343293B1 (ko) * | 2010-04-30 | 2013-12-18 | 샤프 가부시키가이샤 | 회로 기판 및 표시 장치 |
| JP5530839B2 (ja) * | 2010-07-09 | 2014-06-25 | パナソニック株式会社 | 固体撮像装置 |
| US8467177B2 (en) | 2010-10-29 | 2013-06-18 | Apple Inc. | Displays with polarizer windows and opaque masking layers for electronic devices |
| US9143668B2 (en) | 2010-10-29 | 2015-09-22 | Apple Inc. | Camera lens structures and display structures for electronic devices |
| US8753917B2 (en) * | 2010-12-14 | 2014-06-17 | International Business Machines Corporation | Method of fabricating photoconductor-on-active pixel device |
| US8446514B2 (en) * | 2011-05-09 | 2013-05-21 | Intellectual Ventures Fund 83 Llc | Capturing images using a switchable imaging apparatus |
| JP5978577B2 (ja) * | 2011-09-16 | 2016-08-24 | 株式会社リコー | 多層配線基板 |
| US9158113B2 (en) * | 2012-03-14 | 2015-10-13 | Google Inc. | Integrated display and photosensor |
| KR20150073539A (ko) * | 2013-12-23 | 2015-07-01 | 삼성전자주식회사 | 전자장치의 입력 감지장치 및 방법 |
| CN103941452A (zh) * | 2014-03-17 | 2014-07-23 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| US9985061B2 (en) * | 2014-03-20 | 2018-05-29 | Sharp Kabushiki Kaisha | Light detection device with integrated photodiode and thin film transistor |
| KR20150120730A (ko) * | 2014-04-18 | 2015-10-28 | 삼성전자주식회사 | 물리적 버튼과 이미지 센서를 내장한 디스플레이 모듈과 이의 제조 방법 |
| US9638950B2 (en) | 2014-05-15 | 2017-05-02 | Apple Inc. | Display with opaque border resistant to electrostatic discharge |
| JP6612056B2 (ja) | 2014-05-16 | 2019-11-27 | 株式会社半導体エネルギー研究所 | 撮像装置、及び監視装置 |
| US11205669B2 (en) | 2014-06-09 | 2021-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photoelectric conversion element |
| JP6545541B2 (ja) | 2014-06-25 | 2019-07-17 | 株式会社半導体エネルギー研究所 | 撮像装置、監視装置、及び電子機器 |
| TW202243228A (zh) | 2014-06-27 | 2022-11-01 | 日商半導體能源研究所股份有限公司 | 攝像裝置及電子裝置 |
| JP6555956B2 (ja) | 2014-07-31 | 2019-08-07 | 株式会社半導体エネルギー研究所 | 撮像装置、監視装置、及び電子機器 |
| KR101640192B1 (ko) * | 2014-08-05 | 2016-07-18 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| JP6552336B2 (ja) | 2014-08-29 | 2019-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102509203B1 (ko) | 2014-08-29 | 2023-03-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 및 전자 기기 |
| WO2016034983A1 (en) | 2014-09-02 | 2016-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
| US10306168B2 (en) | 2015-05-04 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, imaging system, and electronic device |
| US11728356B2 (en) | 2015-05-14 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion element and imaging device |
| US9860465B2 (en) | 2015-06-23 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
| US9754980B2 (en) | 2015-06-30 | 2017-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion element and imaging device |
| EA201792129A1 (ru) * | 2015-09-24 | 2018-08-31 | Сикпа Холдинг Са | Повторная сертификация документов |
| JP6796461B2 (ja) | 2015-11-18 | 2020-12-09 | 株式会社半導体エネルギー研究所 | 半導体装置、コンピュータ及び電子機器 |
| TWI622844B (zh) * | 2017-03-29 | 2018-05-01 | 友達光電股份有限公司 | 畫素單元與其製造方法 |
| US11503143B2 (en) | 2019-12-03 | 2022-11-15 | Apple Inc. | Handheld electronic device |
| US11637919B2 (en) | 2019-12-03 | 2023-04-25 | Apple Inc. | Handheld electronic device |
| CN112713161B (zh) * | 2020-12-30 | 2023-10-31 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| US12003657B2 (en) | 2021-03-02 | 2024-06-04 | Apple Inc. | Handheld electronic device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722251U (ja) * | 1980-07-11 | 1982-02-04 | ||
| JPS6286854A (ja) * | 1985-10-14 | 1987-04-21 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JPS6286855A (ja) * | 1985-10-14 | 1987-04-21 | Fuji Photo Film Co Ltd | 放射線用固体撮像素子 |
| JPH01220862A (ja) * | 1988-02-29 | 1989-09-04 | Seiko Epson Corp | 固体撮像素子 |
| JPH02262369A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| JPH02265274A (ja) * | 1989-04-06 | 1990-10-30 | Toshiba Corp | 固体撮像装置 |
| JPH02280374A (ja) * | 1989-04-21 | 1990-11-16 | Toshiba Corp | 固体撮像装置の電極接続方法 |
| JPH0764114A (ja) * | 1993-08-31 | 1995-03-10 | Canon Inc | 液晶表示装置 |
| JPH0945927A (ja) * | 1995-07-27 | 1997-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Family Cites Families (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722251A (en) | 1980-06-02 | 1982-02-05 | Xerox Corp | Electrostatic developing method and device |
| US4517733A (en) | 1981-01-06 | 1985-05-21 | Fuji Xerox Co., Ltd. | Process for fabricating thin film image pick-up element |
| US5650637A (en) | 1982-04-30 | 1997-07-22 | Seiko Epson Corporation | Active matrix assembly |
| JPS59115668A (ja) | 1982-12-22 | 1984-07-04 | Fuji Xerox Co Ltd | 読取印字複写装置 |
| JPS60213062A (ja) | 1984-04-09 | 1985-10-25 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
| JPS6255961A (ja) | 1985-09-05 | 1987-03-11 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS62125329A (ja) | 1985-11-27 | 1987-06-06 | Hosiden Electronics Co Ltd | 透過形表示装置 |
| JPH0229623A (ja) | 1988-07-19 | 1990-01-31 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JPH02128468A (ja) | 1988-11-08 | 1990-05-16 | Fujitsu Ltd | 固体撮像装置及びその製造方法 |
| JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| JPH0734467B2 (ja) * | 1989-11-16 | 1995-04-12 | 富士ゼロックス株式会社 | イメージセンサ製造方法 |
| JP2714993B2 (ja) | 1989-12-15 | 1998-02-16 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH03187267A (ja) | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPH0423470A (ja) * | 1990-05-18 | 1992-01-27 | Fuji Xerox Co Ltd | イメージセンサ |
| US5273910A (en) * | 1990-08-08 | 1993-12-28 | Minnesota Mining And Manufacturing Company | Method of making a solid state electromagnetic radiation detector |
| US5182624A (en) * | 1990-08-08 | 1993-01-26 | Minnesota Mining And Manufacturing Company | Solid state electromagnetic radiation detector fet array |
| US5589847A (en) | 1991-09-23 | 1996-12-31 | Xerox Corporation | Switched capacitor analog circuits using polysilicon thin film technology |
| US5313055A (en) * | 1991-09-30 | 1994-05-17 | Fuji Xerox Co., Ltd. | Two-dimensional image read/display device |
| KR0125454B1 (ko) | 1992-02-03 | 1997-12-26 | 쯔지 하루오 | 광투과율 조정 장치 |
| GB9202693D0 (en) | 1992-02-08 | 1992-03-25 | Philips Electronics Uk Ltd | A method of manufacturing a large area active matrix array |
| US5424244A (en) | 1992-03-26 | 1995-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| TW223178B (en) | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
| GB9209734D0 (en) | 1992-05-06 | 1992-06-17 | Philips Electronics Uk Ltd | An image sensor |
| JP3223383B2 (ja) | 1992-06-30 | 2001-10-29 | カシオ計算機株式会社 | 液晶表示装置およびそれを用いた機器 |
| JPH0618845A (ja) | 1992-07-03 | 1994-01-28 | Casio Comput Co Ltd | 液晶表示装置およびそれを用いた機器 |
| US5491566A (en) * | 1992-11-27 | 1996-02-13 | Goldstar Co., Ltd. | Integrated input-output device having a reading and a printing section on a single substrate |
| TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JPH06342146A (ja) | 1992-12-11 | 1994-12-13 | Canon Inc | 画像表示装置、半導体装置及び光学機器 |
| JP3382300B2 (ja) | 1993-05-21 | 2003-03-04 | キヤノン株式会社 | 画像表示装置 |
| DE69330709T2 (de) | 1992-12-28 | 2002-07-11 | Canon K.K., Tokio/Tokyo | Blickrichtungsdetektor und Kamera mit diesem Detektor |
| DE69430687T2 (de) | 1993-02-10 | 2002-11-21 | Seiko Epson Corp | Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung |
| JPH06334920A (ja) | 1993-03-23 | 1994-12-02 | Nippon Hoso Kyokai <Nhk> | 固体撮像素子とその駆動方法 |
| JPH0762865B2 (ja) | 1993-05-13 | 1995-07-05 | 日本電気株式会社 | 指紋画像入力装置 |
| GB9311129D0 (en) | 1993-05-28 | 1993-07-14 | Philips Electronics Uk Ltd | Electronic devices with-film circuit elements forming a sampling circuit |
| KR100294026B1 (ko) | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| JP3030368B2 (ja) | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH07302912A (ja) | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3715996B2 (ja) | 1994-07-29 | 2005-11-16 | 株式会社日立製作所 | 液晶表示装置 |
| JP3565453B2 (ja) * | 1994-08-23 | 2004-09-15 | キヤノン株式会社 | 画像入出力装置 |
| US5812109A (en) * | 1994-08-23 | 1998-09-22 | Canon Kabushiki Kaisha | Image input/output apparatus |
| JP2953321B2 (ja) | 1994-08-31 | 1999-09-27 | 日本電気株式会社 | 原稿読取装置における密着型イメージセンサ |
| JPH08186241A (ja) | 1995-01-06 | 1996-07-16 | Canon Inc | 撮像素子と固体撮像装置 |
| JP3675886B2 (ja) | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
| US5760760A (en) | 1995-07-17 | 1998-06-02 | Dell Usa, L.P. | Intelligent LCD brightness control system |
| US6091382A (en) | 1995-12-30 | 2000-07-18 | Casio Computer Co., Ltd. | Display device for performing display operation in accordance with signal light and driving method therefor |
| US5831699A (en) | 1996-04-29 | 1998-11-03 | Motorola, Inc. | Display with inactive portions and active portions, and having drivers in the inactive portions |
| US6005648A (en) | 1996-06-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3708637B2 (ja) | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3473658B2 (ja) | 1996-07-18 | 2003-12-08 | アルプス電気株式会社 | 指紋読取り装置 |
| US5831258A (en) | 1996-08-20 | 1998-11-03 | Xerox Corporation | Pixel circuit with integrated amplifer |
| US6233027B1 (en) | 1997-01-07 | 2001-05-15 | Canon Kabushiki Kaisha | Liquid crystal device and process for production thereof |
| JP4027465B2 (ja) | 1997-07-01 | 2007-12-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその製造方法 |
| US6388652B1 (en) | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
| JP3838393B2 (ja) | 1997-09-02 | 2006-10-25 | 株式会社半導体エネルギー研究所 | イメージセンサを内蔵した表示装置 |
| US6031655A (en) | 1997-09-12 | 2000-02-29 | Canon Kabushiki Kaisha | Spatial light modulator and picture-forming apparatus including same |
| JP4294745B2 (ja) | 1997-09-26 | 2009-07-15 | 株式会社半導体エネルギー研究所 | 光電変換装置の作製方法 |
| JP4044187B2 (ja) | 1997-10-20 | 2008-02-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその作製方法 |
| US6028581A (en) | 1997-10-21 | 2000-02-22 | Sony Corporation | Method and apparatus for a liquid crystal display (LCD) having an input function |
| JPH11326954A (ja) | 1998-05-15 | 1999-11-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
-
1997
- 1997-09-20 JP JP27345897A patent/JP4271268B2/ja not_active Expired - Lifetime
-
1998
- 1998-09-18 US US09/156,461 patent/US7046282B1/en not_active Expired - Fee Related
-
2006
- 2006-05-04 US US11/418,279 patent/US7286173B2/en not_active Expired - Fee Related
-
2007
- 2007-08-14 US US11/838,600 patent/US7791117B2/en not_active Expired - Fee Related
-
2010
- 2010-09-03 US US12/875,537 patent/US8564035B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722251U (ja) * | 1980-07-11 | 1982-02-04 | ||
| JPS6286854A (ja) * | 1985-10-14 | 1987-04-21 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JPS6286855A (ja) * | 1985-10-14 | 1987-04-21 | Fuji Photo Film Co Ltd | 放射線用固体撮像素子 |
| JPH01220862A (ja) * | 1988-02-29 | 1989-09-04 | Seiko Epson Corp | 固体撮像素子 |
| JPH02262369A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| JPH02265274A (ja) * | 1989-04-06 | 1990-10-30 | Toshiba Corp | 固体撮像装置 |
| JPH02280374A (ja) * | 1989-04-21 | 1990-11-16 | Toshiba Corp | 固体撮像装置の電極接続方法 |
| JPH0764114A (ja) * | 1993-08-31 | 1995-03-10 | Canon Inc | 液晶表示装置 |
| JPH0945927A (ja) * | 1995-07-27 | 1997-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305297A (ja) * | 2001-04-09 | 2002-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100869737B1 (ko) * | 2001-12-29 | 2008-11-21 | 엘지디스플레이 주식회사 | 표시소자 및 그 제조방법 |
| KR101145349B1 (ko) * | 2003-10-06 | 2012-05-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조방법 |
| JP2005136392A (ja) * | 2003-10-06 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101273971B1 (ko) * | 2003-10-06 | 2013-06-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제조방법 |
| JP2006086333A (ja) * | 2004-09-16 | 2006-03-30 | Casio Comput Co Ltd | 画像読取装置 |
| JP2007059516A (ja) * | 2005-08-23 | 2007-03-08 | Fujifilm Corp | 光電変換素子、撮像素子、および該光電変換素子の製造方法 |
| US8298855B2 (en) | 2005-08-23 | 2012-10-30 | Fujifilm Corporation | Photoelectric conversion device, imaging device, and process for producing the photoelectric conversion device |
| JP2009065160A (ja) * | 2007-09-06 | 2009-03-26 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2009147318A (ja) * | 2007-12-14 | 2009-07-02 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2009158957A (ja) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | イメージセンサーの製造方法 |
| JP2009267326A (ja) * | 2008-01-29 | 2009-11-12 | Fujifilm Corp | 電磁波検出素子 |
| JP2014132661A (ja) * | 2008-01-29 | 2014-07-17 | Fujifilm Corp | 電磁波検出素子 |
| JP2009200104A (ja) * | 2008-02-19 | 2009-09-03 | Seiko Epson Corp | 光電変換装置及び電気光学装置 |
| JP2009231788A (ja) * | 2008-02-29 | 2009-10-08 | Fujifilm Corp | 電磁波検出素子 |
| US9520438B2 (en) | 2008-04-02 | 2016-12-13 | Fujifilm Corporation | Electromagnetic wave detecting element |
| JP2009252835A (ja) * | 2008-04-02 | 2009-10-29 | Fujifilm Corp | 電磁波検出素子 |
| US9343503B2 (en) | 2008-04-02 | 2016-05-17 | Fujifilm Corporation | Electromagnetic wave detecting element |
| JP2010225618A (ja) * | 2009-03-19 | 2010-10-07 | Seiko Epson Corp | センシング装置および電子機器 |
| JP2013084789A (ja) * | 2011-10-11 | 2013-05-09 | Fujifilm Corp | 有機撮像素子 |
| JP2014027300A (ja) * | 2013-10-22 | 2014-02-06 | Seiko Epson Corp | 光電変換装置 |
| JP2020109994A (ja) * | 2014-03-28 | 2020-07-16 | 株式会社半導体エネルギー研究所 | 電子機器および撮像装置 |
| JP2021122048A (ja) * | 2014-03-28 | 2021-08-26 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2016032053A (ja) * | 2014-07-30 | 2016-03-07 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| JP2021082844A (ja) * | 2014-09-26 | 2021-05-27 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2022173277A (ja) * | 2014-09-26 | 2022-11-18 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2021114628A (ja) * | 2014-10-24 | 2021-08-05 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2022125107A (ja) * | 2015-04-22 | 2022-08-26 | 株式会社半導体エネルギー研究所 | 撮像装置、電子機器 |
| JP2017152656A (ja) * | 2016-02-26 | 2017-08-31 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | イメージセンサおよびその製造方法 |
| WO2018123905A1 (ja) * | 2016-12-27 | 2018-07-05 | シャープ株式会社 | 撮像パネル及びその製造方法 |
| CN106527004A (zh) * | 2016-12-29 | 2017-03-22 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及阵列基板制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100321357A1 (en) | 2010-12-23 |
| US7046282B1 (en) | 2006-05-16 |
| US8564035B2 (en) | 2013-10-22 |
| US7286173B2 (en) | 2007-10-23 |
| US7791117B2 (en) | 2010-09-07 |
| JP4271268B2 (ja) | 2009-06-03 |
| US20060227232A1 (en) | 2006-10-12 |
| US20070290246A1 (en) | 2007-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4271268B2 (ja) | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 | |
| US6274861B1 (en) | Active matrix display device having a common substrate and method of manufacturing the same | |
| JP4044187B2 (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| JP4255527B2 (ja) | 半導体装置 | |
| JPH1197664A (ja) | 電子機器およびその作製方法 | |
| JP4183784B2 (ja) | 液晶パネルの作製方法 | |
| JP5025596B2 (ja) | イメージセンサ | |
| JP2008270840A (ja) | 半導体装置 | |
| JP5138107B2 (ja) | イメージセンサ、電子機器 | |
| JP2007299012A (ja) | 表示装置 | |
| JP5312442B2 (ja) | 半導体装置、イメージセンサ及び撮影機器 | |
| JP4986923B2 (ja) | イメージセンサの作製方法 | |
| JP4999979B2 (ja) | イメージセンサ及び電子機器 | |
| JP4163156B2 (ja) | 表示装置 | |
| JP5100799B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |