JP6339672B2 - 金属ソースを含むメモリセルストリングを有する方法及び装置 - Google Patents

金属ソースを含むメモリセルストリングを有する方法及び装置 Download PDF

Info

Publication number
JP6339672B2
JP6339672B2 JP2016526281A JP2016526281A JP6339672B2 JP 6339672 B2 JP6339672 B2 JP 6339672B2 JP 2016526281 A JP2016526281 A JP 2016526281A JP 2016526281 A JP2016526281 A JP 2016526281A JP 6339672 B2 JP6339672 B2 JP 6339672B2
Authority
JP
Japan
Prior art keywords
forming
trench
source
metal silicide
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016526281A
Other languages
English (en)
Other versions
JP2016535444A (ja
Inventor
ルゥ，ジェンユ
ダブリュ． リンジー，ロジャー
ダブリュ． リンジー，ロジャー
ビックスラー，アンドリュー
ジェフ フー，ヨンジュン
ジェフ フー，ヨンジュン
リゥ，ハイタオ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016535444A publication Critical patent/JP2016535444A/ja
Application granted granted Critical
Publication of JP6339672B2 publication Critical patent/JP6339672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

優先権出願
本出願は、２０１３年１１月１日に出願された米国特許出願第１４／０６９，５５３号に対する優先権の利益を主張し、その全体が参照により本明細書に組み込まれる。
本実施形態は、一般にメモリと、メモリ内の金属源に関する。
メモリデバイスは通常、コンピュータまたは他の電子デバイスにおける内部半導体集積回路として提供される。ランダムアクセスメモリ（ＲＡＭ）、読出専用メモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、及び不揮発性メモリ（例えばフラッシュメモリ）を含む、数多くの異なる種類のメモリが存在する。
フラッシュメモリデバイスは通常、高メモリ密度、高信頼性、及び低消費電力を可能にし得る１トランジスタメモリセルを使用する。フローティングゲート、捕捉層等の電荷蓄積構造のプログラミング、または他の物理的現象を通したメモリセルの閾値電圧の変化が、各セルのデータ状態を決定し得る。
メモリセルは、各ストリングがソースに連結され得るメモリセルストリング内に配置され得る。メモリセルストリング群（例えばメモリブロック）は全て共通ソースに連結され得る。
メモリ製造業者がメモリデバイスのメモリ密度を高めたいと所望する場合、メモリセルストリングの追加群がメモリデバイスに追加され、共通ソースに連結され得る。従って、共通ソースはさらに長くなり、よってその抵抗が増大する。
当技術分野において既知であるように、抵抗が大きいほど、回路の特定箇所から共通ソースへの電圧降下が大きくなり得るため、ソースの抵抗はできるだけ低く保つことが望ましくあり得る。より大きな電圧降下は、非常に小さな電圧差に依存するメモリ動作において問題を起こし得る。
メモリセルストリングの実施形態の概略図を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。 システムの実施形態のブロック図を例示する。
以下の詳細説明において、本明細書の一部を形成し、例示のために特定の実施形態が示される添付図面を参照する。図面において同じ番号は、いくつかの図を通して実質的に同様の構成要素を説明する。他の実施形態も使用可能であり、そして本開示の範囲から逸脱することなく構造的、論理的、及び電気的な変更を行うことが可能である。従って、以下の詳細説明は、限定的な意味で解釈されるべきではない。
図１は、メモリセルストリング１００の概略図を例示する。例示のためにのみ、ストリング１００は１６個のメモリセル１１２を有しているように示される。代替的実施形態は、メモリセル１１２を１７個以上または１５個以下備えることが可能である。ストリング１００は、ストリング１００の一端のメモリセル１１２のうちの１つと共通ソース１２６との間に連結されたｎチャネルトランジスタを含み得るソース選択ゲートトランジスタ１２０を備え得る。共通ソース１２６は、例えば一般的にドープされた半導体材及び／または導電材のスロットを備え得る。ストリング１００の他端において、ドレイン選択ゲートトランジスタ１３０は、メモリセル１１２のうちの１つとデータライン（例えばビット線）１３４との間に連結されたｎチャネルトランジスタを含み得る。
それぞれのメモリセル１１２は、例えばフローティングゲートトランジスタ、あるいは電荷捕捉トランジスタを備え、単一層電荷蓄積デバイス、または多層電荷蓄積デバイスを含み得る。メモリセル１１２、ソース選択ゲートトランジスタ１２０、及びドレイン選択ゲートトランジスタ１３０は、各自の制御ゲート上の信号により制御される。当該信号は、アクセス線（例えばワード線）ＷＬ０−ＷＬ１５上に提供される。一実施形態において、メモリセルの行におけるメモリセルの制御ゲートは、アクセス線の一部を形成し得る。
ソース選択ゲートトランジスタ１２０は、ソース選択ゲートトランジスタ１２０を制御して、実質的にはストリング１００と共通ソース１２６との間の伝導を制御する制御信号を受信する。ドレイン選択ゲートトランジスタ１３０は、ドレイン選択ゲートトランジスタ１３０を使用してストリング１００を選択または選択解除し得るように、ドレイン選択ゲートトランジスタ１３０を制御する制御信号を受信する。
ストリング１００は、ＮＡＮＤ構成フラッシュメモリデバイス等のメモリデバイス内のメモリセルブロックにおけるメモリセル１１２の複数のストリングのうちの１つであり得る。メモリセル１１２の各ストリング１００は、基板に沿った平面状にではなく、基板から外向きに延長するように垂直に形成され得る。
図２は、垂直型メモリセルストリングを形成する製作ステップの実施形態を例示する。ソース材２００（例えば金属シリサイド）が、金属ソース材として機能するように、基板２０９（例えばシリコン）の上に形成され得る。基板２０９とソース材２００との間に、酸化物材またはポリシリコン材２１０が形成され得る。
ソース材２００は、タングステンシリサイド（ＷＳｉＸ）またはある他の種類の金属シリサイドを含み得る。例えば、金属シリサイドは、タングステンシリサイド（ＷＳｉＸ）、タンタルシリサイド（ＴａＳｉＸ）、またはモリブデンシリサイド（ＭｏＳｉＸ）のうちの１つを含み得る。金属シリサイドは純金属材よりも良好にドーピング処理され得るため、金属シリサイドはドープされたソース金属としてより良く作動し得る。
キャッピング材２０２が、ソース材２００の上に形成され得る。キャッピング材２０２は、ソース材２００における封孔材として、酸化物材（例えばシリコン酸化物）、ポリシリコン材、またはある他のキャッピング材を含み得る。キャッピング材２０２が酸化物（例えばシリコン酸化物）である場合、酸化物は、図１に例示されるソース選択ゲートトランジスタ１２０等のソース選択ゲートトランジスタ用のソース選択ゲート酸化物として使用され得る。
図２のソース材２００は、所望に応じてその電気的性質を変えるために、ドーピング処理２０４（例えば注入処理）においてドープされ得る。例えば、金属材をドープしてｎ型導電材を作るために、ヒ素またはリンがドーピング処理２０４において使用され得る。ソース材２００をドープしてｐ型導電材を作るために、ホウ素またはガリウムがドーピング処理２０４において使用され得る。
図３は、垂直型メモリセルストリングを形成する別の製作ステップの実施形態を例示する。ポリシリコン材３００が、キャッピング材２０２の上に形成され得る。実施形態において、ポリシリコン材３００は、図１に例示されるソース選択ゲートトランジスタ１２０等のソース選択ゲートトランジスタのゲートとして使用され得る。
図４は、垂直型メモリセルストリングを形成する一連の製作ステップの実施形態を例示する。エッチング停止材４００がポリシリコン材３００の上に形成され得る。実施形態において、エッチング停止材４００は、酸化アルミニウム（Ａｌ２Ｏ３）等の金属酸化物を含み得る。
制御ゲート材４０１、４０３が、絶縁材４０２、４０４を交互に伴って、エッチング停止材４００の上に形成され得る。例えば、制御ゲート材４０１、４０３はポリシリコン材を含み、そして交互する絶縁材４０２、４０４は酸化物材を含み得る。制御ゲート材４０１、４０３は、垂直に形成されたメモリセルの制御ゲートとして使用され得る。絶縁材４０２、４０４は、隣接したメモリセルを互いから隔離するために、メモリセル間で使用され得る。
エッチングマスク４０５が垂直スタック４２０の上部に形成され得る。実施形態において、エッチングマスク４０５は、窒化物ハードマスクを含み得る。
図５は、垂直型メモリセルストリングを形成する一連の追加製作ステップの実施形態を例示する。エッチングステップは、垂直スタック４２０内において、エッチング停止材４００の中までトレンチ５００を形成するのに使用され得る。方向性エッチング処理は、トレンチ壁の両側にある制御ゲート材４０１、４０３の中に凹所５０１〜５０４を形成するのに使用され得る。
図６は、垂直型メモリセルストリングを形成する一連の追加製作ステップの実施形態を例示する。誘電材（例えば酸化物―窒化物―酸化物（ＯＮＯ））６００が、トレンチ５００の内部壁に沿って形成され得る。ＯＮＯ材６００はまた、凹所５０１〜５０４の壁も覆い得る。実施形態において、ＯＮＯ材６００は、メモリセルストリングの誘電材として使用され得る。
ポリシリコン材６０１が、トレンチ５００の側壁に沿ってＯＮＯ材６００の上に形成（例えば堆積）され得る。ポリシリコン材６０１はまた、凹所５０１〜５０４も充填し得る。実施形態において、ポリシリコン材６０１は、メモリセルストリング内の各メモリセルに対するフローティングゲートとして使用され得る。
図７に示されるように、ポリシリコンエッチング後処理が、側壁に沿ってポリシリコン６０１の一部を取り除き、以前の形成材２０２、３００、４００を貫通してトレンチ７００を形成するのに使用され得る。トレンチ７００は、ソース材２００まで形成され得る。トレンチ７００の側壁を覆うポリシリコン材６０１の一部が取り除かれた後、凹所５０１〜５０４を充填するポリシリコン材６０１の残りの部分は、メモリセルのフローティングゲートとして機能し得る。多くの形成材２０２、３００、４００を貫通するエッチングは、強力なエッチング処理を使用し得るので、金属材２００は、ポリシリコン材よりも優れたエッチング停止材として機能し得る。
図８は、垂直型メモリセルストリングを形成するための一連の追加製作ステップの実施形態を例示する。酸化物８００〜８０４が、トレンチ７００の面に沿って形成（例えば成長）され得る。例えば、酸化物８００〜８０３は、各凹所５０１〜５０４内の各ポリシリコン材の上に形成され得る。実施形態において、この酸化物８００〜８０３は、フローティングゲートと、後に形成される（例えば酸化物８００〜８０４が形成された後に形成される）チャネル材との間のトンネル誘電体として機能し得る。
酸化物８０４が、トレンチ７００の側壁及び底部の底８２０に沿って形成（例えば成長）され得る。実施形態において、この酸化物８０４は、ソース選択ゲートのポリシリコン材３００の誘電体として機能し得る。
ポリシリコンライナ８１０が、トレンチ７００の側壁及び底８２０に沿って形成され得る。ポリシリコンライナ８１０は、前に形成された酸化物８００〜８０４の上に形成され得る（例えば酸化物８００〜８０４が形成された後に形成され得る）。
図９は、垂直型メモリセルストリングを形成する別の製作ステップの実施形態を例示する。方向性エッチング処理が、トレンチ７００の底８２０に形成されたポリシリコンライナ８１０の一部と酸化物８０４の一部とを取り除くのに使用され得る。このステップにより、後に形成されるチャネル材が、ソース材２００とオーミック接触し得る。
図１０は、垂直型メモリセルストリングを形成する別の製作ステップの実施形態を例示する。半導体材（例えばポリシリコン）１０００が、トレンチを充填するのに使用され得る。実施形態において、半導体材１０００は、トレンチ内に形成された垂直型メモリセルストリング１０１０の作動時に、チャネルとして使用され得る。実施形態において、ソース材２００に対する半導体材１０００のオーミック接触により、作動時にソース材２００からチャネル（例えば半導体材１０００）へ拡散（例えばＮ＋拡散）が起こり得る。
図１１は、図１〜１０の垂直に形成されたメモリセルストリングを使用し得るシステムの実施形態を例示する。コントローラ１１００が、システムの動作を制御するのに使用され得る。コントローラ１１００に接続されたメモリ１１０１は、垂直に形成されたメモリセルストリングを含み得る。実施形態において、コントローラ１１００は、制御バス、データバス、アドレスバスを介してメモリ１１０１に接続され得る。別の実施形態において、アドレスバスとデータバスは、共通Ｉ／Ｏバスを共有し得る。
装置は回路、集積回路ダイ、デバイス、またはシステムとして定義され得る。
結論
１つまたは複数の実施形態が、ドープされた金属シリサイドソースを提供し得る。ドープされた金属シリサイドソースは、ポリシリコンソースよりもシート抵抗が低く、また適度なゲート誘起ドレイン漏洩性能を提供し得る。垂直型メモリセルストリングが、ドープされた金属シリサイドソースの上に形成され、半導体材が、垂直型メモリセルストリングに垂直に隣接して形成され得る。メモリセルストリングのチャネルとして機能する、半導体材に対しソースから拡散が起こり得るように、半導体材はドープされた金属シリサイドソースと接触した状態にあり得る。
本明細書において特定の実施形態が例示され説明されているが、同じ目的を達成するように意図された任意の構成が、示された特定の実施形態と置換えられ得ることを、当業者は理解するであろう。数多くの改変形態が、当業者には明らかであろう。従って、本出願は、任意の改変形態または変形を包含することを意図する。

Claims (22)

  1. 金属を含むソース材を形成することと、
    前記ソース材の上に、選択ゲート材を形成することと、
    前記選択ゲート材の上に、エッチング停止材を形成することと、
    前記エッチング停止材の上に制御ゲート材と絶縁材を交互に形成することと、
    前記交互する制御ゲート材及び絶縁材と、前記エッチング停止材を貫通して第１のトレンチを形成することと、
    続いて、前記第１のトレンチの側壁に、誘電材及びフローティングゲート材を形成することと、
    続いて、前記第１のトレンチの底に存在する前記選択ゲート材と、キャッピング材とを貫通して第２のトレンチを形成することと、
    前記第１及び第２のトレンチ内に、前記ソース材の上に前記ソース材と接触するチャネル材を形成する方法。
  2. 前記ソース材にキャッピング材を介してドープすること、
    をさらに含む請求項１に記載の方法。
  3. 前記第１のトレンチの前記制御ゲート材の側壁上に凹所を形成することと、
    前記凹所と、前記第１のトレンチの絶縁材の側壁に前記誘電材を形成することと、
    前記凹所内に前記フローティングゲート材を形成することと、
    前記フローティングゲート材の表面にトンネル誘電材を形成することと、
    を含む、請求項２に記載の方法。
  4. 基板の上に前記ソース材を形成することを含む、請求項１に記載の方法。
  5. 前記基板と前記ソース材との間に酸化物を形成することをさらに含む請求項４に記載の方法。
  6. 前記基板と前記ソース材との間にポリシリコン材を形成することをさらに含む請求項４に記載の方法。
  7. 前記ソース材は金属シリサイドである、請求項１に記載の方法。
  8. 前記金属シリサイドは、タングステンシリサイド（ＷＳｉＸ）、タンタルシリサイド（ＴａＳｉＸ）、またはモリブデンシリサイド（ＭｏＳｉＸ）のうちの１つである、請求項７に記載の方法。
  9. 前記制御ゲート材及び絶縁材の上に窒化ハードマスクを形成することをさらに含む請求項１に記載の方法。
  10. 前記誘電材は酸化物―窒化物―酸化物（ＯＮＯ）材を含む、請求項１に記載の方法。
  11. 前記絶縁材は酸化物材を含む、請求項１に記載の方法。
  12. 前記キャッピング材は酸化物材またはポリシリコン材のうちの１つを含む、請求項２に記載の方法。
  13. 前記選択ゲート材と、前記制御ゲート材と、前記フローティングゲート材と、前記チャネル材は、ポリシリコンを含む、請求項１に記載の方法。
  14. 基板の上に金属シリサイドソース材を形成することと、
    前記金属シリサイドソース材の上にキャッピング材を形成することと、
    前記金属シリサイドソース材をドープすることと、
    前記キャッピング材の上にポリシリコン選択ゲート材を形成することと、
    前記ポリシリコン選択ゲート材の上に制御ゲート材及び酸化物材が交差するように形成することと、
    前記制御ゲート材、酸化物材及びエッチング停止材を貫通して第１トレンチを形成することと、
    続いて、前記第１トレンチの側壁に沿って、ＯＮＯ材、続いてポリシリコンを形成することと、
    続いて、前記第１のトレンチの前記側壁に沿った前記ポリシリコンの一部を取り除くことと、
    続いて、前記第１トレンチの底に存在する前記選択ゲート材と前記キャッピング材とを貫通して第２トレンチを形成することと、
    前記第１及び第２のトレンチ内に前記ソース材に接触するチャネル材を含むメモリセルストリングを形成することと
    を含む方法。
  15. 前記金属シリサイドソース材をドープすることは、ヒ素、ホウ素、リン、またはガリウムのうちの１つで前記金属シリサイドソース材をドープすることを含む、請求項１４に記載の方法。
  16. 前記金属シリサイドソース材をドープすることは、ｎ型導電材を作るためにヒ素またはリンで前記金属シリサイドソース材をドープすること、またはｐ型導電材を作るためにホウ素またはガリウムで前記金属シリサイドソース材をドープすることのうちの１つを含む、請求項１４に記載の方法。
  17. 前記第１トレンチの前記側壁に沿った前記ポリシリコンを取り除くことは、前記第２トレンチを形成する間に行われる、請求項１４に記載の方法。
  18. 基板上に金属シリサイドを形成する工程と、
    前記金属シリサイドの上にキャッピング材を形成する工程と、
    前記キャッピング材の上に選択ゲート材を形成する工程と、
    前記選択ゲート材の上に制御ゲート材及び絶縁材を交互に形成する工程と、
    前記制御ゲート材及び絶縁材を貫通するものの前記選択ゲート材を貫通しない第１のトレンチを形成する工程と、
    前記第１のトレンチを介して前記制御ゲート材の夫々の一部を選択的に除去して、凹部を前記制御ゲートの夫々に形成する工程と、
    前記凹部に電化蓄積部を形成する工程と、
    前記電化蓄積部を形成した後に、前記選択ゲート材及びキャッピング材を貫通させて前記金属シリサイドを露出する第２のトレンチを形成する工程と、
    前記第１及び第２のトレンチの面に沿ってトンネル誘電体を形成する工程と、
    半導体材を前記トンネル誘電体の表面を覆うように前記第１及び第２のトレンチ内を充填する工程と
    を含む方法。
  19. 前記金属シリサイドは前記半導体材との間にオーミック接触を形成する請求項１８に記載の方法。
  20. 前記金属シリサイドをドープする工程と、
    前記金属シリサイドから前記半導体材に前記オーミック接触により拡散が発生する請求項１９記載の方法。
  21. 前記選択ゲート材を形成する工程と、前記制御ゲート材及び絶縁材を交互に形成する工程の間にエッチング停止材を形成する工程を更に有する請求項１８に記載の方法。
  22. 前記電化蓄積部は、フローティングゲートである請求項１８に記載の方法。
JP2016526281A 2013-11-01 2014-10-31 金属ソースを含むメモリセルストリングを有する方法及び装置 Active JP6339672B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/069,553 2013-11-01
US14/069,553 US9437604B2 (en) 2013-11-01 2013-11-01 Methods and apparatuses having strings of memory cells including a metal source
PCT/US2014/063377 WO2015066447A1 (en) 2013-11-01 2014-10-31 Methods and apparatuses having strings of memory cells including a metal source

Publications (2)

Publication Number Publication Date
JP2016535444A JP2016535444A (ja) 2016-11-10
JP6339672B2 true JP6339672B2 (ja) 2018-06-06

Family

ID=53005180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526281A Active JP6339672B2 (ja) 2013-11-01 2014-10-31 金属ソースを含むメモリセルストリングを有する方法及び装置

Country Status (6)

Country Link
US (2) US9437604B2 (ja)
EP (1) EP3063787B1 (ja)
JP (1) JP6339672B2 (ja)
KR (1) KR101896379B1 (ja)
CN (2) CN105745749A (ja)
WO (1) WO2015066447A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US9431410B2 (en) 2013-11-01 2016-08-30 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
US9548313B2 (en) * 2014-05-30 2017-01-17 Sandisk Technologies Llc Method of making a monolithic three dimensional NAND string using a select gate etch stop layer
US10283520B2 (en) 2016-07-12 2019-05-07 Micron Technology, Inc. Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10038002B2 (en) 2016-10-18 2018-07-31 Micron Technology, Inc. Semiconductor devices and methods of fabrication
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
US10608012B2 (en) 2017-08-29 2020-03-31 Micron Technology, Inc. Memory devices including memory cells and related methods
KR102463483B1 (ko) 2017-08-29 2022-11-04 마이크론 테크놀로지, 인크 고 밴드 갭 재료를 포함하는 스트링 드라이버들을 갖는 디바이스들 및 시스템들, 및 형성 방법들
KR102414294B1 (ko) 2017-09-08 2022-06-28 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
CN108565265B (zh) * 2018-04-17 2019-05-24 长江存储科技有限责任公司 一种三维存储器及其数据操作方法
US10923493B2 (en) 2018-09-06 2021-02-16 Micron Technology, Inc. Microelectronic devices, electronic systems, and related methods
CN111326522B (zh) * 2020-03-10 2021-11-05 长江存储科技有限责任公司 三维存储器制造方法及三维存储器
CN112885838B (zh) * 2020-03-16 2023-02-03 长江存储科技有限责任公司 存储器件以及形成存储器件的方法

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755613B2 (ja) 1988-09-26 1998-05-20 株式会社東芝 半導体装置
JPH0936257A (ja) 1995-07-14 1997-02-07 Matsushita Electron Corp 半導体記憶装置およびその製造方法
SE514380C2 (sv) * 1996-03-29 2001-02-19 Sture Pettersson Integrerad halvledardetektorteleskop med låg energitröskel
US6168986B1 (en) 1998-01-23 2001-01-02 Micron Technology, Inc. Method of making a sacrificial self-aligned interconnect structure
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
TW390028B (en) 1998-06-08 2000-05-11 United Microelectronics Corp A flash memory structure and its manufacturing
EP2323164B1 (en) 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
US6445029B1 (en) 2000-10-24 2002-09-03 International Business Machines Corporation NVRAM array device with enhanced write and erase
JP4039604B2 (ja) 2001-05-09 2008-01-30 本田技研工業株式会社 小型二輪車用のエンジン始動装置
US7132711B2 (en) 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US6780712B2 (en) 2002-10-30 2004-08-24 Taiwan Semiconductor Manufacturing Company Method for fabricating a flash memory device having finger-like floating gates structure
US20030155582A1 (en) 2002-02-19 2003-08-21 Maitreyee Mahajani Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures
US6583009B1 (en) 2002-06-24 2003-06-24 Advanced Micro Devices, Inc. Innovative narrow gate formation for floating gate flash technology
US7045849B2 (en) 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
US6967136B2 (en) 2003-08-01 2005-11-22 International Business Machines Corporation Method and structure for improved trench processing
WO2005043160A2 (en) 2003-10-31 2005-05-12 University Of Hawaii Ultrasensitive biochemical sensing platform
US7148538B2 (en) 2003-12-17 2006-12-12 Micron Technology, Inc. Vertical NAND flash memory array
US20060134846A1 (en) 2004-12-16 2006-06-22 Macronix International Co., Ltd. Method of fabricating a semiconductor structure
US7422967B2 (en) * 2005-05-12 2008-09-09 Texas Instruments Incorporated Method for manufacturing a semiconductor device containing metal silicide regions
JP2006352104A (ja) * 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP4909894B2 (ja) 2005-06-10 2012-04-04 シャープ株式会社 不揮発性半導体記憶装置およびその製造方法
US7687860B2 (en) 2005-06-24 2010-03-30 Samsung Electronics Co., Ltd. Semiconductor device including impurity regions having different cross-sectional shapes
US7829938B2 (en) 2005-07-14 2010-11-09 Micron Technology, Inc. High density NAND non-volatile memory device
KR100781563B1 (ko) 2005-08-31 2007-12-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법.
US7342272B2 (en) 2005-08-31 2008-03-11 Micron Technology, Inc. Flash memory with recessed floating gate
JP4822841B2 (ja) 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
CN100547604C (zh) 2006-03-27 2009-10-07 李克 带有电子标签录像的物流查询系统
JP4762041B2 (ja) 2006-04-24 2011-08-31 株式会社東芝 不揮発性半導体メモリ
KR100801078B1 (ko) 2006-06-29 2008-02-11 삼성전자주식회사 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
US7906804B2 (en) * 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
US7667260B2 (en) 2006-08-09 2010-02-23 Micron Technology, Inc. Nanoscale floating gate and methods of formation
JP4768557B2 (ja) * 2006-09-15 2011-09-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2008092708A (ja) 2006-10-03 2008-04-17 Hitachi Ltd モータ駆動制御装置
JP4772656B2 (ja) 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
CN101211970B (zh) * 2006-12-28 2012-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
JP2008192708A (ja) * 2007-02-01 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置
JP2008192857A (ja) * 2007-02-05 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4445514B2 (ja) 2007-04-11 2010-04-07 株式会社東芝 半導体記憶装置
KR100866966B1 (ko) 2007-05-10 2008-11-06 삼성전자주식회사 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
TWI340431B (en) 2007-06-11 2011-04-11 Nanya Technology Corp Memory structure and method of making the same
US7910446B2 (en) 2007-07-16 2011-03-22 Applied Materials, Inc. Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
US7795673B2 (en) 2007-07-23 2010-09-14 Macronix International Co., Ltd. Vertical non-volatile memory
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
KR100953050B1 (ko) 2007-10-10 2010-04-14 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그의 제조 방법
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP2009158529A (ja) 2007-12-25 2009-07-16 Toshiba Corp 不揮発性半導体記憶装置
KR20090079694A (ko) 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR20090094632A (ko) * 2008-03-03 2009-09-08 삼성전자주식회사 액정 조성물 및 이를 이용한 액정 표시 장치
JP5086851B2 (ja) 2008-03-14 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
JP2009224468A (ja) 2008-03-14 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置
JP2009277770A (ja) 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010004020A (ja) 2008-05-19 2010-01-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
JP5230274B2 (ja) 2008-06-02 2013-07-10 株式会社東芝 不揮発性半導体記憶装置
KR101052921B1 (ko) 2008-07-07 2011-07-29 주식회사 하이닉스반도체 버티컬 플로팅 게이트를 구비하는 플래시 메모리소자의제조방법
US8044448B2 (en) 2008-07-25 2011-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2010123600A (ja) 2008-11-17 2010-06-03 Toshiba Corp 不揮発性半導体記憶装置
KR101551901B1 (ko) 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
JP5388600B2 (ja) 2009-01-22 2014-01-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
CN102282651A (zh) 2009-01-29 2011-12-14 国际商业机器公司 具有非平面浮动栅极的存储器晶体管及其制造方法
KR101573697B1 (ko) 2009-02-11 2015-12-02 삼성전자주식회사 수직 폴딩 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP5364394B2 (ja) * 2009-02-16 2013-12-11 株式会社東芝 不揮発性半導体記憶装置
KR101539699B1 (ko) * 2009-03-19 2015-07-27 삼성전자주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법
US8274110B2 (en) 2009-05-20 2012-09-25 Micron Technology, Inc. Vertically-oriented semiconductor selection device providing high drive current in cross-point array memory
JP2011003722A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
KR101543331B1 (ko) * 2009-07-06 2015-08-10 삼성전자주식회사 메탈 소스 라인을 갖는 수직 구조의 비휘발성 메모리 소자의 제조방법
JP2011023586A (ja) 2009-07-16 2011-02-03 Toshiba Corp 半導体記憶装置およびその製造方法
KR101525130B1 (ko) * 2009-08-03 2015-06-03 에스케이하이닉스 주식회사 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
US8258034B2 (en) 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory
JP2011054802A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101603731B1 (ko) * 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
KR101075494B1 (ko) * 2009-12-18 2011-10-21 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
JP2011166061A (ja) 2010-02-15 2011-08-25 Toshiba Corp 半導体装置の製造方法
KR101663566B1 (ko) * 2010-03-03 2016-10-07 삼성전자주식회사 3차원 반도체 기억 소자 및 그 형성 방법
JP2011187794A (ja) 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP5121869B2 (ja) * 2010-03-23 2013-01-16 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8357970B2 (en) 2010-04-09 2013-01-22 Micron Technology, Inc. Multi-level charge storage transistors and associated methods
EP2561125A1 (en) 2010-04-21 2013-02-27 Battelle Memorial Institute Fibers containing ferrates and methods
WO2011142458A1 (ja) 2010-05-14 2011-11-17 国立大学法人東北大学 半導体集積回路とその製造方法
KR101738533B1 (ko) 2010-05-24 2017-05-23 삼성전자 주식회사 적층 메모리 장치 및 그 제조 방법
KR101623546B1 (ko) 2010-05-28 2016-05-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR20110135692A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8803214B2 (en) 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
US8198672B2 (en) 2010-06-30 2012-06-12 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US8187936B2 (en) 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US8237213B2 (en) 2010-07-15 2012-08-07 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR20120029291A (ko) 2010-09-16 2012-03-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101731060B1 (ko) * 2010-09-27 2017-04-28 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
KR101792778B1 (ko) 2010-10-26 2017-11-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
JP2012094694A (ja) 2010-10-27 2012-05-17 Toshiba Corp 不揮発性半導体記憶装置
KR101800438B1 (ko) 2010-11-05 2017-11-23 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
JP2012119445A (ja) * 2010-11-30 2012-06-21 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
JP2012146773A (ja) 2011-01-11 2012-08-02 Hitachi Kokusai Electric Inc 不揮発性半導体記憶装置およびその製造方法
US8681555B2 (en) 2011-01-14 2014-03-25 Micron Technology, Inc. Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
US8759895B2 (en) 2011-02-25 2014-06-24 Micron Technology, Inc. Semiconductor charge storage apparatus and methods
KR101206508B1 (ko) 2011-03-07 2012-11-29 에스케이하이닉스 주식회사 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법
US8445347B2 (en) * 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
JP2012227326A (ja) 2011-04-19 2012-11-15 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
US8722525B2 (en) 2011-06-21 2014-05-13 Micron Technology, Inc. Multi-tiered semiconductor devices and associated methods
KR20130024303A (ko) 2011-08-31 2013-03-08 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US8912589B2 (en) 2011-08-31 2014-12-16 Micron Technology, Inc. Methods and apparatuses including strings of memory cells formed along levels of semiconductor material
JP2013069928A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置
KR101845511B1 (ko) * 2011-10-11 2018-04-05 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 제조 방법
KR101906406B1 (ko) 2011-12-30 2018-12-10 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조방법
JP5684161B2 (ja) 2012-01-26 2015-03-11 株式会社東芝 半導体装置
US8878278B2 (en) * 2012-03-21 2014-11-04 Sandisk Technologies Inc. Compact three dimensional vertical NAND and method of making thereof
JP5651632B2 (ja) * 2012-03-26 2015-01-14 株式会社東芝 プログラマブルロジックスイッチ
US20130256777A1 (en) 2012-03-30 2013-10-03 Seagate Technology Llc Three dimensional floating gate nand memory
US9627213B2 (en) 2012-04-05 2017-04-18 X-Fab Semiconductor Foundries Ag Method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
JP5808708B2 (ja) 2012-04-10 2015-11-10 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20130116607A (ko) 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8867271B2 (en) 2012-05-30 2014-10-21 Sandisk Technologies Inc. Threshold voltage adjustment for a select gate transistor in a stacked non-volatile memory device
US9178077B2 (en) 2012-11-13 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US10651315B2 (en) * 2012-12-17 2020-05-12 Micron Technology, Inc. Three dimensional memory
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US8853818B2 (en) * 2013-02-20 2014-10-07 Macronix International Co., Ltd. 3D NAND flash memory
US8933457B2 (en) * 2013-03-13 2015-01-13 Macronix International Co., Ltd. 3D memory array including crystallized channels
JP2014179465A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
KR20140132102A (ko) 2013-05-07 2014-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US9431410B2 (en) 2013-11-01 2016-08-30 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
US9412753B2 (en) 2014-09-30 2016-08-09 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material

Also Published As

Publication number Publication date
US20150123188A1 (en) 2015-05-07
US11665893B2 (en) 2023-05-30
JP2016535444A (ja) 2016-11-10
KR101896379B1 (ko) 2018-09-10
EP3063787A1 (en) 2016-09-07
CN105745749A (zh) 2016-07-06
WO2015066447A1 (en) 2015-05-07
EP3063787A4 (en) 2017-07-05
US9437604B2 (en) 2016-09-06
US20160372479A1 (en) 2016-12-22
EP3063787B1 (en) 2021-09-22
KR20160083047A (ko) 2016-07-11
CN115036317A (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
JP6339672B2 (ja) 金属ソースを含むメモリセルストリングを有する方法及び装置
US10879259B2 (en) Methods and apparatuses having memory cells including a monolithic semiconductor channel
US10381363B2 (en) Methods for forming a string of memory cells and apparatuses having a vertical string of memory cells including metal
KR102461150B1 (ko) 3차원 반도체 메모리 장치
US8507973B2 (en) Non-volatile memory device and method for fabricating the same
US8461003B2 (en) Method for fabricating 3D-nonvolatile memory device
US8163617B2 (en) Vertical channel type non-volatile memory device and method for fabricating the same
US8987108B2 (en) Methods of forming semiconductor structures including bodies of semiconductor material
US20120168858A1 (en) Non-volatile memory device and method of fabricating the same
KR100632634B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US9214470B2 (en) Non-volatile memory device with vertical memory cells and method for fabricating the same
JP2009272513A (ja) 不揮発性半導体記憶装置
KR100654560B1 (ko) 플래시 메모리 소자 및 그 제조 방법
JP2006319202A (ja) 半導体集積回路装置及びその製造方法
KR20080048313A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20100111798A (ko) 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이
KR100910524B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20180099468A (ko) Nor형 플래시 메모리 및 그 제조 방법
KR100799860B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180510

R150 Certificate of patent or registration of utility model

Ref document number: 6339672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250