JP5064747B2 - Semiconductor device, an electrophoretic display device, a display module, a manufacturing method of an electronic device, and semiconductor device - Google Patents

Semiconductor device, an electrophoretic display device, a display module, a manufacturing method of an electronic device, and semiconductor device Download PDF

Info

Publication number
JP5064747B2
JP5064747B2 JP2006262991A JP2006262991A JP5064747B2 JP 5064747 B2 JP5064747 B2 JP 5064747B2 JP 2006262991 A JP2006262991 A JP 2006262991A JP 2006262991 A JP2006262991 A JP 2006262991A JP 5064747 B2 JP5064747 B2 JP 5064747B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
gate electrode
film
oxide semiconductor
substrate
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006262991A
Other languages
Japanese (ja)
Other versions
JP2007123861A5 (en )
JP2007123861A (en )
Inventor
寛人 曽根
達也 本田
健吾 秋元
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、半導体装置及びその作製方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof. 特に、酸化物半導体を用いた半導体装置に関する。 In particular, a semiconductor device including an oxide semiconductor. また、その半導体装置を備えた電子機器に関する。 Further, an electronic apparatus including the semiconductor device.

液晶ディスプレイ(LCD)やELディスプレイに代表されるフラットパネルディスプレイ(FPD)は、これまでのCRTに替わる表示装置として注目を集めている。 Flat panel displays represented by liquid crystal displays (LCD) and EL displays (FPD) have attracted attention as a display device to replace the CRT far. 特にアクティブマトリクス駆動の大型液晶パネルを搭載した大画面液晶テレビの開発は、液晶パネルメーカーにとって注力すべき重要な課題になっている。 In particular, the development of large-screen LCD TVs equipped with a large-sized liquid crystal panel of the active matrix drive, has become an important problem to be focused for LCD panel manufacturers. また、大画面のELテレビの開発も行われている。 Also, it has been made the development of EL TV big screen.

従来の液晶装置又はエレクトロルミネッセンス表示装置(以下、発光表示装置やEL表示装置と呼ぶ。)において、各画素を駆動する半導体素子としては結晶質珪素や非晶質珪素を用いた薄膜トランジスタ(以下、TFTと示す。)が用いられている。 Conventional liquid crystal device or electroluminescence display device (hereinafter, referred to as a light-emitting display device or an EL display device.) In a thin film transistor (hereinafter as a semiconductor element for driving each pixel with crystalline silicon and amorphous silicon, TFT and it is shown.) is used.

結晶質珪素膜を用いたTFTは、非晶質珪素膜を用いたTFTと比べて移動度が2桁以上高く発光表示装置の画素を選択するための走査線駆動回路や、選択された画素にビデオ信号を供給するための信号線駆動回路などに用いた場合に高速動作が望める。 TFT using a crystalline silicon film, and the scanning line driver circuit for mobility than a TFT using an amorphous silicon film for selecting a pixel of the high light-emitting display device 2 digits or more, to the selected pixel speed operation when used in such signal line drive circuit for supplying a video signal can be expected. しかしながら非晶質珪素を半導体膜に用いた場合と比べて半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コストが高くなるという難点がある。 However, since the complicated process for crystallization of the semiconductor film as compared with the case of using an amorphous silicon semiconductor film, and reduced correspondingly yield, there is a drawback that the cost is high. また、その結晶化のための加熱温度は550度以上であり、融点の低い樹脂やプラスチックなどの基板を用いることは困難である。 The heating temperature for the crystallization is not less than 550 degrees, it is difficult to use a substrate such as a lower resin or plastic melting point.

一方、非晶質珪素を半導体膜に用いたTFTは、高温加熱を行わないため樹脂やプラスチック基板を用いることができ、低コストで作製できる。 Meanwhile, TFT using an amorphous silicon semiconductor film may be used a resin or plastic substrate for not perform high-temperature heating can be manufactured at low cost. しかしながら、非晶質珪素の半導体膜でチャネル形成領域を形成したTFTの移動度は大きくても0.2〜1.0cm /V・s程度しか得ることができない上に、消費電力も高い。 However, since it is impossible to obtain only 0.2~1.0cm 2 / V · s about even in the semiconductor film of amorphous silicon the mobility of a TFT forming a channel formation region is large, the power consumption is high.

また、非晶質珪素膜を基板上に成膜する場合、通常プラズマCVD法が用いられる。 In the case of forming an amorphous silicon film on a substrate, typically a plasma CVD method is used. プラズマCVD法は成膜時に高真空下での加熱が必要であり、プラスチック基板や基板上の有機樹脂膜にダメージを与えるおそれがある。 Plasma CVD method requires heating under high vacuum during the film formation, it may damage the organic resin film of a plastic substrate or substrates. また、プラズマCVD法を用いて非晶質珪素膜を成膜する他に、スパッタリング法を用いて成膜を行った際にも、非晶質珪素膜が成膜後に大気に晒された場合、表面に薄い絶縁膜が形成されるおそれがある。 In addition to that, an amorphous silicon film by a plasma CVD method, even when a film was formed by sputtering, if the amorphous silicon film is exposed to air after deposition, there is a possibility that the thin insulating film is formed on the surface.

このような珪素からなる半導体に代わる材料として、近年、チャネル形成領域に酸化亜鉛などの酸化物半導体を用いてTFTを形成する報告がなされている(例えば、特許文献1、非特許文献1参照。)。 As material to replace a semiconductor made of such silicon, in recent years, reports have been made (e.g., to form a TFT using an oxide semiconductor such as zinc oxide for a channel formation region, Patent Document 1, Non-Patent Document 1. ). 酸化物半導体は、非晶質珪素からなる半導体により形成されたTFTと同等かそれ以上の移動度を有しているため、さらなる特性の向上が求められている。 Oxide semiconductor, since it has a TFT equal to or higher mobility formed by a semiconductor of amorphous silicon, further improvement in properties are required.
特開2000−150900号公報 JP 2000-150900 JP

本発明は、上記課題に鑑み、特性を向上させた半導体素子を有する半導体装置及びその作製方法を提供することを目的とする。 In view of the above problems, and an object thereof is to provide a semiconductor device and a manufacturing method including a semiconductor element with improved characteristics.

また、一方で、液晶テレビのように、より安価なプロセスで大面積デバイスを製造するために、基板の大型化が進んでいる。 Further, on the other hand, as in a liquid crystal television, in order to produce a large-area device by a cheaper process, enlargement of the substrate is progressing. しかしながら、基板の大型化によって、撓みや歪みの影響を受けやすくなるといった問題がある。 However, the size of the substrate, there is a problem susceptible to deflection or distortion. また、熱処理工程で基板が高温に加熱されると、歪みや収縮により基板の寸法が狂い、フォトリソグラフィー工程の精度が悪くなるといった問題がある。 Further, when the substrate in the heat treatment step is heated to a high temperature, deviation size of the substrate by distortion or shrinkage, there is a problem accuracy of the photolithography process is deteriorated.

そこで、本発明は、半導体装置に用いられる半導体素子の結晶化工程において、一辺が1メートルを超えるような大型基板にも、歩留まりよく半導体装置を作製可能な技術を提供することを目的とする。 Accordingly, the present invention is, in the crystallization process of a semiconductor element used in a semiconductor device, even a large substrate, such as one side is longer than one meter, and an object thereof is to provide a possible manufacturing technology of a semiconductor device with a good yield.

以上のように、本発明は、従来に比べ低コスト且つ生産性よく製造でき、さらに特性を向上させた半導体素子を有する半導体装置及びその作製方法を提供することを目的とする。 As described above, the present invention can be manufactured with low cost and productivity compared with the prior art and to provide a semiconductor device and a manufacturing method having a semiconductor element is further improved characteristics.

本発明は、半導体として化合物半導体、より好ましくは酸化物半導体を用いる。 The present invention is a compound semiconductor as a semiconductor, more preferably an oxide semiconductor. 酸化物半導体として、例えば、酸化亜鉛(ZnO)、InGaO (ZnO) 、酸化マグネシウム亜鉛(Mg Zn 1−x O)、酸化カドミウム亜鉛(Cd Zn 1−x O)、酸化カドミウム(CdO)又はIn−Ga−Zn−O系のアモルファス酸化物半導体(a−IGZO)等を用いる。 As the oxide semiconductor, for example, zinc oxide (ZnO), InGaO 3 (ZnO ) 5, magnesium zinc oxide (Mg x Zn 1-x O ), cadmium oxide, zinc (Cd x Zn 1-x O ), cadmium oxide (CdO ) or in-Ga-Zn-O-based amorphous oxide semiconductor (a-IGZO), etc. used. そして、化合物半導体に近接するゲート電極をランプ急速熱処理(LRTA:lamp rapid thermal annealing、又は単にランプ加熱ともいう)により加熱することで、化合物半導体の結晶化を選択的に促進させ、該結晶化を促進させた領域を少なくともチャネル形成領域に有する化合物半導体を用いたTFTを作製することを要旨とする。 The lamp rapid thermal gate electrode in proximity to the compound semiconductor (LRTA: lamp rapid thermal annealing, or simply referred to as lamp heating) by heating by selectively promotes the crystallization of the compound semiconductor, the crystallization and summarized in that manufacturing a TFT using a compound semiconductor having a was facilitated region in at least a channel formation region.

また、本発明の一は、基板上に形成されたゲート電極と、ゲート電極を覆って形成された絶縁膜と、絶縁膜上に形成された酸化物半導体膜とを有し、酸化物半導体膜は、第1の酸化物半導体領域及び第2の酸化物半導体領域を有し、ゲート電極と重なる位置に形成された第1の酸化物半導体領域は第2の酸化物半導体領域よりも結晶性が高いことを特徴とする。 Another aspect of the present invention includes a gate electrode formed on the substrate, an insulating film formed covering the gate electrode, an oxide semiconductor film formed over the insulating film, the oxide semiconductor film has a first oxide semiconductor region and the second oxide semiconductor region, the first oxide semiconductor region that is formed so as to overlap with the gate electrode crystallinity than the second oxide semiconductor region and wherein the high. なお、結晶性とは、結晶中の原子配列の規則性の度合いを表現するもので、結晶性が良好である(結晶性が高い、結晶性が改善されているともいう。)酸化物半導体膜を用いてTFTを作製すると、その電気的特性は良好なものとなる。 Here, the crystalline, intended to represent the degree of regularity of atomic arrangement in the crystal, the crystal is good (high crystallinity, also referred to as crystallinity is improved.) Oxide semiconductor film when TFT is formed by using the its electrical characteristic becomes excellent.

また、本発明の一は、基板上にゲート電極と酸化物半導体膜を有し、酸化物半導体膜は、絶縁膜を介してゲート電極と重なる領域において一部結晶化された領域を有することを特徴とする。 Another aspect of the present invention has an oxide semiconductor film and the gate electrode on a substrate, the oxide semiconductor film, to have a region partially crystallized in the region overlapping with the gate electrode through the insulating film and features.

また、本発明の一は、基板上にゲート電極と、酸化物半導体膜と、導電膜を有し、導電膜は、酸化物半導体膜に接して設けられ、酸化物半導体膜は、絶縁膜を介してゲート電極と重なる領域において一部結晶化された領域を有することを特徴とする。 Another aspect of the present invention includes a gate electrode on a substrate, an oxide semiconductor film having a conductive film, the conductive film provided in contact with the oxide semiconductor film, the oxide semiconductor film, an insulating film through and having a portion crystallized region in a region which overlaps with the gate electrode.

また、本発明の一は、基板上に形成されたゲート電極と、ゲート電極を覆って形成された絶縁膜と、絶縁膜上に形成された酸化物半導体膜とを有し、酸化物半導体膜は、少なくともゲート電極と重なる領域において結晶化していることを特徴とする。 Another aspect of the present invention includes a gate electrode formed on the substrate, an insulating film formed covering the gate electrode, an oxide semiconductor film formed over the insulating film, the oxide semiconductor film It is characterized by being crystallized in a region overlapping with at least the gate electrode. なお、結晶化するとは、非晶質の状態から結晶核が生成する又は結晶核が生成された状態から結晶粒が成長することをいう。 Note that crystallizes is crystal nuclei produced from the amorphous state or the crystalline grains from the crystal nuclei are generated state refers to grow.

また、本発明の一は、基板上に形成されたゲート電極と、ゲート電極を覆って形成された絶縁膜と、絶縁膜上に形成された導電膜と、絶縁膜及び導電膜上に形成された酸化物半導体膜とを有し、酸化物半導体膜は、少なくとも前記ゲート電極と重なる領域において結晶化していることを特徴とする。 Another aspect of the present invention includes a gate electrode formed on the substrate, an insulating film formed covering the gate electrode, a conductive film formed on the insulating film, is formed on the insulating film and the conductive film and an oxide semiconductor film, the oxide semiconductor film, characterized in that it crystallized in a region overlapping with at least the gate electrode.

また、本発明の一は、基板上に形成されたゲート電極と、ゲート電極を覆って形成された絶縁膜と、絶縁膜上に形成された導電膜と、絶縁膜及び導電膜上に形成された酸化物半導体膜とを有し、ゲート電極は、導電膜よりも結晶化に用いる光源に対する反射率が低いことを特徴とする。 Another aspect of the present invention includes a gate electrode formed on the substrate, an insulating film formed covering the gate electrode, a conductive film formed on the insulating film, is formed on the insulating film and the conductive film and an oxide semiconductor film, a gate electrode is characterized by a low reflectance for light source used for crystallization than the conductive film. なお、反射率の比較は導電膜が遮光性を有する金属膜等であるときに用いることとする。 Incidentally, the comparison of the reflectance of the conductive film is to be used when a metal film or the like having a light shielding property.

また、本発明の一は、基板上に形成されたゲート電極と、ゲート電極を覆って形成された絶縁膜と、絶縁膜上に形成された導電膜と、絶縁膜及び導電膜上に形成された酸化物半導体膜とを有し、ゲート電極は、導電膜よりも熱吸収率が高いことを特徴とする。 Another aspect of the present invention includes a gate electrode formed on the substrate, an insulating film formed covering the gate electrode, a conductive film formed on the insulating film, is formed on the insulating film and the conductive film and an oxide semiconductor film, a gate electrode is characterized by high heat absorption rate than the conductive film.

また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上に絶縁膜を形成し、絶縁膜上に酸化物半導体膜を形成し、ゲート電極をLRTAすることにより、ゲート電極と重なる酸化物半導体膜の一部を結晶化させることを特徴とする。 Another aspect of the present invention, a gate electrode is formed on a substrate, an insulating film is formed on the gate electrode, the oxide semiconductor film is formed on the insulating film, by LRTA a gate electrode, a gate electrode a portion of overlapping the oxide semiconductor film and said crystallized.

また、本発明の一は、基板上にゲート電極を形成し、ゲート電極を覆って絶縁膜を形成し、絶縁膜上に酸化物半導体膜を形成し、ゲート電極をLRTAすることにより、酸化物半導体膜中に第1の酸化物半導体領域及び第2の酸化物半導体領域を形成し、ゲート電極と重なる位置に形成された第1の酸化物半導体領域は、前記第2の酸化物半導体領域よりも結晶性が高いことを特徴とする。 Another aspect of the present invention, a gate electrode formed on the substrate, covering the gate electrode to form an insulating film, the oxide semiconductor film is formed on the insulating film, by LRTA the gate electrode, oxide a first oxide semiconductor region and the second oxide semiconductor region formed in the semiconductor film, the first oxide semiconductor region that is formed so as to overlap with the gate electrode, from the second oxide semiconductor region also characterized by a high crystallinity.

また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上に絶縁膜を形成し、絶縁膜上に導電膜を形成し、絶縁膜及び導電膜上に酸化物半導体膜を形成し、ゲート電極にLRTAを行うことにより、酸化物半導体膜の一部を選択的に結晶化させることを特徴とする。 Another aspect is a gate electrode formed on the substrate, an insulating film is formed on the gate electrode, a conductive film is formed on the insulating film, an oxide semiconductor film is formed over the insulating film and the conductive film of the present invention and, by performing LRTA on the gate electrode, wherein the selectively crystallizing a portion of the oxide semiconductor film.

また、本発明の一は、基板上にゲート電極を形成し、ゲート電極を覆って絶縁膜を形成し、絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に導電膜を形成し、ゲート電極をLRTAすることにより、酸化物半導体膜の一部を選択的に結晶化させることを特徴とする。 Another aspect is a gate electrode formed on the substrate, covering the gate electrode to form an insulating film, the oxide semiconductor film is formed on the insulating film, forming a conductive film over the oxide semiconductor film of the present invention and, by LRTA the gate electrode, wherein the selectively crystallizing a portion of the oxide semiconductor film.

また、本発明の一において、基板上にゲート電極を形成し、ゲート電極を覆って絶縁膜を形成し、絶縁膜上に導電膜を形成し、絶縁膜及び導電膜上に酸化物半導体膜を形成し、ゲート電極をLRTAすることにより、酸化物半導体膜中に第1の酸化物半導体領域及び第2の酸化物半導体領域を形成する。 Also, in one of the present invention, a gate electrode formed on the substrate, covering the gate electrode to form an insulating film, a conductive film is formed on the insulating film, an oxide semiconductor film over the insulating film and the conductive film formed by LRTA the gate electrode, forming a first oxide semiconductor region and the second oxide semiconductor region in the oxide semiconductor film. このとき、ゲート電極と重なる位置に形成された第1の酸化物半導体領域は、第2の酸化物半導体領域よりも結晶性が高いことを特徴とする。 At this time, the first oxide semiconductor region that is formed so as to overlap with the gate electrode than the second oxide semiconductor region, wherein the high crystallinity.

また、本発明の一において、基板上にゲート電極を形成し、ゲート電極を覆って絶縁膜を形成し、絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に導電膜を形成し、ゲート電極をランプ加熱することにより、酸化物半導体膜中に第1の酸化物半導体領域及び第2の酸化物半導体領域を形成する。 Also, in one of the present invention, a gate electrode formed on the substrate, covering the gate electrode to form an insulating film, the oxide semiconductor film is formed on the insulating film, a conductive film over the oxide semiconductor film formed and, by the gate electrode to lamp heating, to form a first oxide semiconductor region and the second oxide semiconductor region in the oxide semiconductor film. このとき、ゲート電極と重なる位置に形成された第1の酸化物半導体領域は、第2の酸化物半導体領域よりも結晶性が高いことを特徴とする。 At this time, the first oxide semiconductor region that is formed so as to overlap with the gate electrode than the second oxide semiconductor region, wherein the high crystallinity.

なお、上記導電膜は、Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr及びCoから選ばれる一つ又は複数の元素から形成されている。 Note that the conductive film, Al, Ti, Cu, Au, Ag, Mo, Ni, Ta, are formed from one or more elements selected from Zr and Co.

なお、上記酸化物半導体膜は、少なくとも酸化亜鉛(ZnO)を含むようにするとよい。 Note that the oxide semiconductor film is better to include at least zinc oxide (ZnO). 例えば、InGaO (ZnO) 、Mg Zn 1−x O又はCd Zn 1−x Oである。 For example, InGaO 3 (ZnO) 5, an Mg x Zn 1-x O, or Cd x Zn 1-x O.

なお、上記基板は、有機樹脂基板、無機樹脂基板、プラスチック基板又はガラス基板から選択されたいずれか一である。 Incidentally, the substrate, an organic resin substrate, an inorganic resin substrate, an one selected from a plastic substrate or a glass substrate.

なお、上記酸化物半導体膜は、スパッタリング法により形成される。 Note that the oxide semiconductor film is formed by sputtering.

なお、上記酸化物半導体膜には、窒素が添加されていても良い。 Note that the above-mentioned oxide semiconductor film, nitrogen may be added. 窒素を添加することにより、酸化物半導体膜がn型の半導体の性質を示す場合、窒素がアクセプタ不純物として働く。 By addition of nitrogen, if the oxide semiconductor film is a semiconductor properties of n-type, nitrogen works as an acceptor impurity. このため、窒素が添加された酸化物半導体膜を用いて作製されたトランジスタのしきい値電圧を制御することができる。 Therefore, it is possible to control the threshold voltage of a transistor manufactured using an oxide semiconductor film to which nitrogen is added.

本発明の一は、ゲート電極として、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いることができる。 One aspect of the present invention, as the gate electrode, tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), chromium (Cr), niobium (Nb) selected element or these elements from such or an alloy material or a compound material mainly.

本発明の一は、ハロゲンランプのランプ光を照射することにより酸化物半導体膜の結晶化を行うことを特徴とする。 One aspect of the present invention is characterized by performing crystallization of the oxide semiconductor film by irradiation with lamp light of a halogen lamp.

本発明の一は、ランプ光として、800nm〜2400nmの波長領域の光を用いる。 One aspect of the present invention, as a lamp light, using light in the wavelength range of 800Nm~2400nm. また、可視光領域又は赤外光領域の波長を用いる。 Also, using the wavelength of the visible light region or infrared light region.

なお、本発明の一は、上記半導体装置を有する液晶テレビジョン又はELテレビジョンである。 Incidentally, another aspect of the present invention is a liquid crystal television or an EL television including the semiconductor device.

また、本発明において、LRTAの代わりにレーザ光を照射して加熱処理を行ってもよく、例えば、レーザ光として赤外光レーザ、可視光レーザ、紫外光レーザなどを照射して選択的に酸化物半導体膜の結晶性を改善してもよい。 Further, in the present invention may be subjected to heat treatment by irradiating a laser beam instead of LRTA, for example, infrared light laser as a laser beam, selectively irradiated visible light laser, etc. ultraviolet laser oxide it may improve the crystallinity of the object semiconductor film. あるいは、ランプ加熱を行いながらレーザ光を照射して選択的に酸化物半導体膜の結晶性を改善してもよい。 Alternatively, it may be improved crystallinity of selectively oxide semiconductor film is irradiated with laser light while the lamp heating. レーザ照射を用いる場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。 When using a laser irradiation, it is possible to use a continuous wave laser beam (CW laser beam) or a pulsed wave laser beam (pulsed laser beam). ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO 、フォルステライト(Mg SiO )、YAlO 、GdVO 、若しくは多結晶(セラミック)のYAG、Y 、YVO 、YAlO 、GdVO に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。 The laser beam can be used here, Ar laser, Kr laser, a gas laser such as an excimer laser, a single-crystal YAG, YVO 4, forsterite (Mg 2 SiO 4), YAlO 3, GdVO 4, or polycrystalline ( YAG ceramic), the Y 2 O 3, YVO 4, YAlO 3, GdVO 4, Nd as the dopant, Yb, Cr, Ti, Ho , Er, Tm, those which are added one or more of Ta lasers as a medium, a glass laser, a ruby ​​laser, an alexandrite laser, Ti: can be used sapphire laser, what is oscillated from a copper vapor laser, or a gold vapor laser. このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、結晶性を良好にすることができる。 By irradiating such fundamental wave of a laser beam, and the laser beam of the fourth harmonic from the second harmonic wave of the fundamental wave, it is possible to improve the crystallinity. なお、レーザ光は酸化物半導体膜のバンドギャップよりもエネルギーの大きいものを用いる方が好ましい。 The laser beam is preferable to use a larger energy than the band gap of the oxide semiconductor film. 例えば、KrF、ArF、XeCl、又はXeFのエキシマレーザ発振器から射出されるレーザ光を用いてもよい。 For example, KrF, ArF, may be used a laser beam emitted from an excimer laser oscillator of XeCl, or XeF.

また、本発明において、半導体装置とは半導体素子(トランジスタやダイオードなど)を含む回路を有する装置をいい、半導体装置として、半導体素子で構成された集積回路、表示装置、無線タグ、ICタグ等が挙げられる。 Further, in the present invention, a semiconductor device refers to a device having a circuit including a semiconductor element (such as a transistor or a diode), a semiconductor device, integrated circuit including a semiconductor element, a display device, a wireless tag, IC tag or the like and the like. 表示装置としては、代表的には液晶表示装置、発光装置、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の表示装置があげられる。 The display device, typically a liquid crystal display device, a light emitting device, DMD (Digital Micromirror Device; DMD), PDP (Plasma Display Panel; plasma display panel), FED (Field Emission Display; field emission display), a display device such as an electrophoretic display device (electronic paper), and the like.

また、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。 Further, in the present invention, a display device means a device using a display element, i.e. the image display device. また、表示パネルにコネクター、例えばフレキシブルプリント配線(FPC:Flexible Printed Circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)やCPUが直接実装されたモジュールも全て表示装置に含むものとする。 Further, a module in which a connector, for example, a flexible printed circuit (FPC: Flexible Printed Circuit) or TAB (Tape Automated Bonding) tape or a TCP (Tape Carrier Package) is attached modules, a printed wiring board of the TAB tape or a TCP is provided modules, or IC (integrated circuit) by the display device COG (Chip on Glass) method or the CPU is intended to include the display device also all directly mounted modules.

なお本発明では、酸化物半導体膜は少なくともチャネル形成領域において結晶化していれば良い、若しくは結晶性が改善していればよい。 In the present invention, the oxide semiconductor film may if crystallized in at least a channel formation region, or a crystalline it is sufficient to improve. またチャネル形成領域は、全て結晶化する必要はなく、少なくともゲート電極側の部分が結晶化されていればよい。 The channel forming region is not required to be all crystallized, at least part of the gate electrode side has only to be crystallized.

なお、化合物半導体として、酸化物半導体の他に窒化物半導体又は炭化物半導体を用いてもよい。 Incidentally, as the compound semiconductor, in addition to the oxide semiconductor may be a nitride semiconductor or a carbide semiconductor. さらに、可視光に対して透光性を有する半導体を用いることもできる。 It is also possible to use a semiconductor having a light-transmitting property with respect to visible light.

本発明では、ゲート電極をLRTAにより加熱することで酸化物半導体膜のチャネル形成領域における結晶性を良好にしている。 In the present invention, have good crystallinity in the channel formation region of the oxide semiconductor film by the gate electrode is heated by LRTA. その結果、酸化物半導体膜は局所的にしか加熱されないため、基板の大半は加熱されずに済み、基板のシュリンク(縮み)やたわみを抑制しつつ結晶化工程を行うことができる。 As a result, the oxide semiconductor film because it is not heated only locally, most of the substrate is finished without being heated, the shrink of the substrate (shrinkage) and bending can be carried out crystallization step while suppressing. したがって、工程を簡略化しつつ、移動度特性を向上させた半導体素子を有する半導体装置を作製することができる。 Therefore, while simplifying the process, it is possible to manufacture a semiconductor device having a semiconductor element with improved mobility characteristics.

また、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜として機能する絶縁膜を形成し、絶縁膜上にゲート電極よりもLRTAの光源に対する反射率が高い配線を形成し、配線上に酸化物半導体膜を形成した後に基板表面又は裏面へLRTAを行う場合、配線は、ゲート電極よりもLRTAの光源に対する反射率が高いため、ゲート電極よりも加熱されずに済む。 Further, the gate electrode is formed on a substrate, forming an insulating film functioning as a gate insulating film over the gate electrode, forming a wiring has higher reflectance for the light source of LRTA than the gate electrode on the insulating film, the wiring when performing LRTA to the substrate surface or the back surface after formation of the oxide semiconductor film, a wiring has higher reflectivity with respect to the light source of LRTA than the gate electrode, need not be heated than the gate electrode. そのため、配線に低抵抗である銅やアルミニウム、銀などの比較的融点が低い導電膜を用いることができる。 Therefore, copper or aluminum a low resistance, a relatively melting point such as silver can be used lower conductive film wiring. その結果、安価な半導体装置を提供することができる。 As a result, it is possible to provide an inexpensive semiconductor device.

また、酸化物半導体膜は、酸素を含む雰囲気に晒されても非晶質珪素膜のように酸化によって表面に絶縁膜が形成されない。 Further, the oxide semiconductor film, an insulating film on the surface by oxidation as amorphous silicon film even when exposed to an atmosphere containing oxygen is not formed. したがって、成膜後に大気にさらされても膜の変化が少ない。 Thus, little change in even when exposed to air film after film formation.

また、酸化物半導体膜としてZnOを用いる場合、酸化物半導体膜の結晶化工程における熱処理温度を350℃程度又はそれ以下にできる。 The oxide when the semiconductor film using ZnO as can the annealing temperature to 350 ° C. of about or below in the crystallization step of the oxide semiconductor film. ZnOは、350度程度又はそれ以下の熱処理温度でも十分に結晶化が促進されるためである。 ZnO is because sufficient crystallization is promoted at 350 degrees or less of the heat treatment temperature. その結果、樹脂基板を用いた場合にも基板のシュリンクを抑制することができる。 As a result, it is possible even in the case of using the resin substrate to suppress the shrinkage of the substrate.
また、ゲート電極に、ソース配線及びドレイン配線よりランプから発する光に対する反射率が低い材料を用いてランプ加熱を行うため、ゲート電極から伝導する熱によりZnOの少なくともチャネル形成領域の結晶性が改善する一方で、ソース配線及びドレイン配線は加熱されにくいため、ソース配線及びドレイン配線に比較的融点の低い材料を用いることができる。 Further, the gate electrode, for performing lamp heating using a material having lower reflectivity with respect to light emitted from a lamp than a source wiring and the drain wiring, crystallinity of at least a channel forming region of ZnO is improved due to heat conducted from the gate electrode on the other hand, since the source and drain wirings are unlikely to be heated, it is possible to use a relatively low melting point material to the source and drain wirings. 例えば、ソース配線及びドレイン配線にAlを用いた場合、熱処理温度が350度以下で済むため、Alの半導体層への拡散を抑制できる。 For example, when using Al in source and drain wirings, since the heat treatment temperature requires below 350 degrees, it can be suppressed from diffusing into the semiconductor layer of Al.

以上のように、低温熱処理(350度程度又はそれ以下)で半導体装置を作製できるため、プロセスとして安価となる。 As described above, since the semiconductor device can be manufactured at a low temperature heat treatment (about 350 ° or less), less expensive as a process.

さらに、酸化物半導体は透光性を有するため、透光性を有する導電膜でソース電極及びドレイン電極等を形成し、その上に画素電極を形成することにより、画素部の開口率を上げることができる。 Further, the oxide semiconductor for a light-transmitting, to form a source electrode and a drain electrode, and the like with a conductive film having a light transmitting property, by forming the pixel electrode thereon, increasing the aperture ratio of a pixel portion can. 酸化物半導体として酸化亜鉛を用いる場合、酸化亜鉛はインジウム錫酸化物(ITO:Indium Tin Oxide)と比べて資源が豊富であり、より低抵抗であるため、画素電極としてITOの代わりに酸化亜鉛を用いることでより安価な半導体装置を得ることができる。 When zinc oxide is used as the oxide semiconductor, zinc oxide, indium tin oxide (ITO: Indium Tin Oxide) resources as compared to the plentiful, because of the lower resistance, zinc oxide instead of ITO as the pixel electrode it is possible to obtain a more inexpensive semiconductor device by using.
半導体膜にシリコンを用いる場合、チャネル形成領域に光が照射されるのを防止するため、チャネル形成領域に重なるように遮光膜を設けることを要する。 If silicon is used for the semiconductor film, for preventing light in the channel formation region is irradiated, it requires the provision of the light shielding film so as to overlap the channel formation region. その結果、画素部において、開口率の低下を余儀なくされる。 As a result, in the pixel portion, it is forced to decrease in aperture ratio. 一方、酸化物半導体膜に酸化亜鉛を用いた場合、亜鉛は比較的資源が豊富であり、また、酸化亜鉛は透光性を有するため、ソース電極、ドレイン電極及び画素電極を全て透光性を有するインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを含む透明導電性材料を用いて形成することで透過型の表示パネルにおいて、開口率の高い大型ディスプレイができる。 On the other hand, in the case of using zinc oxide for the oxide semiconductor film, the zinc is rich in relatively resource, also zinc oxide because of its translucency, the source electrode, all the drain electrode and the pixel electrode translucent indium tin oxide having (ITO), indium tin oxide containing silicon oxide (ITSO), organic indium, organotin, zinc oxide, transmissive display by forming a transparent conductive material including titanium nitride in panel can high aperture ratio large display. また、バックライト光を有効に利用して省電力化することができる。 Further, it is possible to save power by effectively utilizing the backlight. 例えば、建物の窓や自動車、電車、飛行機などのフロントガラス上に表示パネルを貼り付けることにより、画像や文字情報を直接表示するヘッドアップディスプレイを実現するといったこともできる。 For example, building windows and car, train, by attaching the display panel on the front glass, such as an airplane, can also be such as to achieve a head-up display which displays images and character information directly.

以下、本発明の実施の形態について図面を参照しながら説明する。 It will be described below with reference to the drawings, embodiments of the present invention. 但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。 However, the present invention can be implemented in many different modes, it may be various changes and modifications without departing from the spirit and scope of the present invention is easily understood by those skilled in the art It is. 例えば、本実施形態及び本実施例の各々を適宜組み合わせて本発明を実施することができる。 For example, it is possible to implement the present invention by combining each of the present embodiment and the present embodiment as appropriate. 従って、本実施の形態の記載内容に限定して解釈されるものではない。 Accordingly, the invention is not construed as being limited to the description of the present embodiment.

(実施の形態1) (Embodiment 1)
本実施形態では、LRTAを行い酸化物半導体膜の一部の結晶性を改善した領域をチャネル形成領域に用いるTFTの作製工程について図1(A)、(B)を用いて説明する。 In the present embodiment, FIG. 1 (A) manufacturing process of a TFT using a portion improved area the crystallinity of the oxide semiconductor film subjected to LRTA the channel formation region is described with reference to (B).

まず、基板101上に下地膜102を形成する。 First, a base film 102 is formed on the substrate 101. 基板101には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル、ポリイミド等のプラスチック(合成樹脂)やガラスを用いることができる。 The substrate 101, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), acrylic, or plastic (synthetic resin) or glass polyimide.

下地膜102としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜(SiO )(x>y)、窒化酸化珪素膜(SiN )(x>y)等の絶縁膜の単層、或いは積層したものを用いる。 As the base film 102, a silicon oxide film, a silicon nitride film or a silicon oxynitride film (SiO x N y) (x > y), silicon nitride oxide film (SiN x O y) (x > y) insulation like film single layer, or used as a laminate. なお、下地膜102は、スパッタリング法やCVD法などにより形成すればよい。 Note that the base film 102 may be formed by a sputtering method or a CVD method. なお、下地膜102は設けなくてもよいが、本発明においては形成した方が好ましい。 Note that the base film 102 may be omitted, but preferably forms in the present invention. 下地膜102を形成することにより、下地膜102上に形成された電極や配線などから発生した熱が基板101に伝導するのを抑制することができる。 By forming the base film 102, it is possible to heat generated from such an electrode formed and wired on the base film 102 can be inhibited from conducting to substrate 101. 下地膜102として、例えば、膜厚10〜400nmの窒化酸化珪素膜を用いることができる。 As the base film 102, for example, it may be a silicon nitride oxide film with a thickness of 10 to 400 nm. 次いで、下地膜102上にゲート電極103を形成する。 Then, a gate electrode 103 on the base film 102.

ゲート電極103は、スパッタリング法により膜厚100〜200nmを形成すればよい。 The gate electrode 103 may be formed thickness 100~200nm by sputtering. また、ゲート電極103は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。 The gate electrode 103 includes a main component tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), chromium (Cr), niobium (Nb) selected element or these elements from such alloy material or a compound material can be formed using for. また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。 It is also possible to form a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus.

次いで、ゲート電極103を覆うゲート絶縁膜104を膜厚50〜500nm程度形成する。 Then, a gate insulating film 104 covering the gate electrode 103 is formed a thickness of about 50 to 500 nm. ゲート絶縁膜104は、スパッタリング法やプラズマCVD法等の各種CVD法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して形成する。 The gate insulating film 104, the various CVD methods such as a sputtering method or a plasma CVD method, a film containing oxide of silicon or nitride of silicon is formed in a single layer or a stacked. 具体的には、酸化珪素を含む膜(SiO )、酸化窒化珪素を含む膜(SiO )、窒化酸化珪素を含む膜(SiN )を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。 Specifically, a film containing silicon oxide (SiO x), a film containing silicon oxynitride (SiO x N y), a film containing silicon nitride oxide of (SiN x O y), or formed as a single-layer structure, the formed by laminating these films as appropriate. また、ゲート電極103に酸素、窒素、または酸素及び窒素を含む雰囲気中で、高密度プラズマ処理を行うことにより、ゲート電極103の表面を酸化または窒化して、ゲート絶縁膜を形成してもよい。 Further, the oxygen in the gate electrode 103, nitrogen or oxygen and in an atmosphere containing nitrogen, by performing high-density plasma treatment, the surface of the gate electrode 103 oxidized or nitrided, may be a gate insulating film . 高密度プラズマ処理により形成されたゲート絶縁膜は、膜厚や膜質などの均一性に優れ、且つ緻密な膜を形成することができる。 A gate insulating film formed by high-density plasma treatment has excellent uniformity in such film thickness or film quality can be a dense film. 酸素を含む雰囲気としては、酸素(O )、二酸化窒素(NO )、もしくは一酸化二窒素(N O)と、希ガスとの混合ガス、または、酸素(O )、二酸化窒素(NO )もしくは一酸化二窒素(N O)と、希ガスと、水素(H )との混合ガスを用いることができる。 As the atmosphere containing oxygen, oxygen (O 2), nitrogen dioxide (NO 2), or dinitrogen monoxide (N 2 O), a mixed gas of a rare gas or oxygen (O 2), nitrogen dioxide ( NO 2) or dinitrogen monoxide (N 2 O), it can be used and a rare gas, a mixed gas of and hydrogen (H 2). また、窒素を含む雰囲気としては、窒素(N )もしくはアンモニア(NH )と、希ガスとの混合ガス、または、窒素(N )もしくはアンモニア(NH )と、希ガスと、水素(H )との混合ガスを用いることができる。 As the atmosphere containing nitrogen, nitrogen (N 2) or ammonia (NH 3), a mixed gas of a rare gas or a nitrogen (N 2) or ammonia (NH 3), and a rare gas, hydrogen ( H 2) mixed gas of can be used. 高密度プラズマにより生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、ゲート電極103の表面を酸化又は窒化することができる。 By high-density plasma by (which may include OH radicals) oxygen radicals generated or nitrogen radicals (NH radicals may be included), it is possible to oxidize or nitride the surfaces of the gate electrode 103.

高密度プラズマ処理を行ってゲート絶縁膜104を形成する場合、1〜20nm、代表的には5〜10nmの絶縁膜がゲート電極103を覆うように形成される。 When forming a gate insulating film 104 by performing high-density plasma treatment, 1 to 20 nm, typically it is formed as the insulating film 5~10nm covers the gate electrode 103. この場合の反応は固相反応であるため、当該ゲート絶縁膜104とゲート電極103との界面準位密度をきわめて低くすることができる。 Since this reaction in this case is a solid-phase reaction, it can be extremely low interface state density between the gate insulating film 104 and the gate electrode 103. また、ゲート電極103を直接酸化または窒化するため、形成されるゲート絶縁膜104の厚さを、均一にすることができる。 Further, in order to directly oxidized or nitrided gate electrode 103, the thickness of the gate insulating film 104 to be formed can be uniform. すなわち、ここで示す高密度プラズマ処理で電極の表面を固相酸化することにより、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。 That is, by solid-phase oxidation of the surface of the electrode in the high density plasma treatment shown here, good uniformity can be interface state density to form a lower insulating film. ここでは、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料の酸化物がゲート絶縁膜104として機能する。 Here, tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), chromium (Cr), an alloy material mainly containing niobium (Nb) selected element or these elements from such or oxide compound material serves as a gate insulating film 104.

なお、ゲート絶縁膜104は、高密度プラズマ処理によって形成される絶縁膜のみを用いてもよいし、それに加えてプラズマや熱反応を利用したCVD法により酸化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素などの絶縁膜を堆積し、少なくとも一つ積層させても良い。 Note that the gate insulating film 104 may be used only an insulating film formed by high-density plasma treatment, silicon oxide by a CVD method using Additionally plasma or thermal reaction, silicon nitride containing oxygen, nitrogen an insulating film such as silicon oxide containing deposited, may be at least one stack. いずれにしても、高密度プラズマで形成した絶縁膜がゲート絶縁膜の一部又は全部であるトランジスタは、特性のばらつきを小さくすることができる。 Anyway, a part or all of the formed by high density plasma insulating film is a gate insulating film transistor can reduce variation in the characteristics.

また、ゲート絶縁膜104は、酸化物半導体膜との整合性の良好なアルミナ(Al )、窒化アルミニウム(AlN)、酸化チタン(TiO )、ジルコニア(ZrO )、酸化リチウム(Li O)、酸化カリウム(K O)酸化ナトリウム(Na O)、酸化インジウム(In )、酸化イットリウム(Y )、ジルコン酸カルシウム(CaZrO )又はこれらのうち少なくとも2つを含む材料を用いてもよく、単層又は2層以上積層させて形成してもよい。 The gate insulating film 104, the consistency of good alumina with the oxide semiconductor film (Al 2 O 3), aluminum nitride (AlN), titanium oxide (TiO 2), zirconia (ZrO 2), lithium oxide (Li 2 O), potassium oxide (K 2 O) sodium oxide (Na 2 O), indium oxide (in 2 O 3), yttrium oxide (Y 2 O 3), calcium zirconate (CaZrO 3), or of these at least two One may be used a material containing, or may be formed by laminating a single layer or two or more layers.

次いで、ゲート絶縁膜104上に配線105を膜厚50〜200nmとなるように形成する。 Subsequently, a wiring 105 on the gate insulating film 104 to a thickness 50 to 200 nm. 配線材料としては、銀(Ag)、アルミニウム(Al)、金(Au)、銅(Cu)及びそれらの合金などを用いる。 As the wiring material, silver (Ag), aluminum (Al), gold (Au), using copper (Cu) and alloys thereof. 配線材料は、ゲート電極103に用いる材料よりも反射率の高いものであればよく、ゲート電極103との関係を考慮して適宜組み合わせて用いる。 Wiring material is not limited as long as high reflectance than the material used for the gate electrode 103, used in combination as appropriate in consideration of the relationship between the gate electrode 103. なお、配線は積層して形成してもよく、例えば、基板側からアルミニウム、チタンの積層配線としてもよい。 Note that the wiring may be formed by laminating, for example, aluminum from the substrate side or a stacked wiring of titanium. チタンは、酸化物半導体膜とアルミニウムとの電気的な接触特性を良好にするのに有効である。 Titanium is effective for improving the electrical contact property between the oxide semiconductor film and aluminum. また、アルミニウムが酸化物半導体膜中に拡散するのを抑制する役目も担っている。 Also, aluminum is also responsible for suppressing role diffusing into the oxide semiconductor film. また、配線は透明導電膜、例えば、インジウム錫酸化物(ITO:Indium Tin Oxide)、酸化珪素を含むインジウム錫酸化物(ITSO)、インジウム亜鉛酸化物(IZO:Indium Zinc Oxide)、酸化インジウム(In )、酸化錫(SnO )、酸化亜鉛(ZnO)、アルミニウムを添加した酸化亜鉛(AlZnO)、ガリウムを添加した酸化亜鉛(GaZnO)酸化亜鉛(ZnO)、などで形成してもよい。 The wiring is a transparent conductive film, such as indium tin oxide (ITO: Indium Tin Oxide), indium tin oxide containing silicon oxide (ITSO), indium zinc oxide (IZO: Indium Zinc Oxide), indium oxide (In 2 O 3), tin oxide (SnO 2), zinc oxide (ZnO), zinc oxide added with aluminum (AlZnO), zinc oxide added with gallium (Ga ZnO) zinc oxide (ZnO), may be formed in such . なお、配線105は、ゲート電極103よりもランプ光に対して反射率の高い若しくは透過率の高い(又は熱吸収率の低い)ものを用いるとよい。 Note that the wiring 105 (low or heat absorption rate) high high reflectance or transmittance to lamp light than that of the gate electrode 103 may be used ones.

次いで、ゲート絶縁膜104及び配線105上に酸化物半導体膜106を形成する。 Next, an oxide semiconductor film 106 on the gate insulating film 104 and the wiring 105. 酸化物半導体膜106は、1族元素(例えば、リチウム(Li)、ナトリウム(Na)、カリウム(K)、ルビジウム(Rb)、セシウム(Cs))、13族元素(例えば、ボロン(B)、ガリウム(Ga)、インジウム(In)、タリウム(Tl))、14族元素(例えば、炭素(C)、シリコン(Si)、ゲルマニウム(Ge)、スズ(Sn)、鉛(Pb))、15族元素(例えば、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi))又は17族元素(例えば、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I))等の不純物元素のうち一種、又は複数種が添加された酸化亜鉛(ZnO)の非晶質(アモルファス)状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶(マイクロクリ The oxide semiconductor film 106, Group 1 element (for example, lithium (Li), sodium (Na), potassium (K), rubidium (Rb), cesium (Cs)), 13 group elements (e.g., boron (B), gallium (Ga), indium (In), thallium (Tl)), 14 group elements (e.g., carbon (C),: silicon (Si), germanium-(Ge), tin (Sn), lead (Pb)), 15 group element (e.g., nitrogen (N), phosphorus (P), arsenic (As), antimony (Sb), bismuth (Bi)) or group 17 element (e.g., fluorine (F), chlorine (Cl), bromine (Br) a kind of impurity element such as iodine (I)), or amorphous (amorphous) state, a polycrystalline state or an amorphous state and a polycrystalline state of plural kinds is added, zinc oxide (ZnO) are mixed microcrystalline (chestnut タルとも呼ばれる。)状態のもの、又は何も不純物元素が添加されていないものを用いることができる。 Also called barrel.) Those states, or nothing can be used without added impurity element. また、InGaO (ZnO) 、酸化マグネシウム亜鉛(Mg Zn 1−x O)又は酸化カドミウム亜鉛(Cd Zn 1−x O)、酸化カドミウム(CdO)、In−Ga−Zn−O系のアモルファス酸化物半導体(a−IGZO)のうちいずれかを用いることができる。 Further, InGaO 3 (ZnO) 5, magnesium zinc oxide (Mg x Zn 1-x O ) or cadmium oxide zinc (Cd x Zn 1-x O ), cadmium oxide (CdO), In-Ga- ZnO -based it can be used any one of an amorphous oxide semiconductor (a-IGZO). 酸化物半導体膜106は25〜200nm(好ましくは30〜150nm)の厚さで0.4Paの圧力のもと、Ar:O =50:5sccmの流量となる条件でスパッタリング法により成膜し、その後、0.05%に希釈したフッ酸を用いてエッチングにより所望の形状に形成する。 Under the oxide semiconductor film 106 is 25 to 200 nm (preferably 30 to 150 nm) pressure with a thickness of 0.4Pa of, Ar: O 2 = 50: by a sputtering method at a rate to become conditions 5 sccm, then formed into a desired shape by etching using hydrofluoric acid diluted to 0.05%. 酸化物半導体膜106は、非晶質珪素膜を用いた半導体膜と比べて、酸化のおそれがなく高真空にせずとも成膜できるため、プロセスとして安価である。 The oxide semiconductor film 106, as compared with the semiconductor film using an amorphous silicon film, because the film can be formed without the high vacuum without fear of oxidation, is inexpensive as a process. なお、酸化亜鉛を有する酸化物半導体膜はプラズマに強いため、プラズマCVD(PCVD又はPECVDともいう)法を用いて成膜してもよい。 Since strong oxide semiconductor film is a plasma having a zinc oxide (also called PCVD or PECVD) plasma CVD method may be formed with a. プラズマCVD法はCVD法の中でも特に装置が簡単であり、生産性もよい。 Plasma CVD method is simple, especially devices among CVD method, or productivity.

次いで、基板101の裏面へLRTAを行う(図1(A))。 Then, performing LRTA back surface of the substrate 101 (FIG. 1 (A)). LRTAは、250〜570℃(好ましくは300℃〜400℃、より好ましくは300〜350℃)で1分〜1時間、好ましくは10分〜30分行うとよい。 LRTA is, from 250 to 570 ° C. (preferably 300 ° C. to 400 ° C., more preferably 300 to 350 ° C.) 1 minute to 1 hour, may preferably carried out 10 to 30 minutes. LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行う。 LRTA is performed halogen lamps, metal halide lamps, xenon arc lamps, carbon arc lamps, high pressure sodium lamp, the radiation from one or more kinds selected from a high-pressure mercury lamp. LRTA法は、短時間での熱処理が可能であるため、ゲート電極103よりも配線105の反射率若しくは透過率が高ければ比較的融点の低い材料を用いることができる。 LRTA method, because a short time is possible heat treatment is, it is possible to use a relatively low melting point material A high reflectance or transmittance of the wiring 105 than the gate electrode 103. LRTA法には、赤外光領域、可視光領域、紫外光領域等の波長の光を用いることができる。 The LRTA method, it is possible to use infrared light region, the visible light region, the light of the wavelength of such ultraviolet region. なお、LRTAの代わりにレーザ光を照射して加熱処理を行ってもよく、例えば、レーザ光として赤外光レーザ、可視光レーザ、紫外光レーザ等を用いることができる。 Incidentally, may be subjected to heat treatment by irradiating a laser beam instead of LRTA, for example, it can be infrared light laser, a visible light laser, an ultraviolet laser or the like is used as the laser beam. また、LRTA及びレーザ光照射を組み合わせて選択的に酸化物半導体膜の結晶性を改善してもよい。 It is also possible to improve the crystallinity of selectively oxide semiconductor film in combination LRTA and laser light irradiation. レーザ照射を用いる場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。 When using a laser irradiation, it is possible to use a continuous wave laser beam (CW laser beam) or a pulsed wave laser beam (pulsed laser beam). ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO 、フォルステライト(Mg SiO )、YAlO 、GdVO 、若しくは多結晶(セラミック)のYAG、Y 、YVO 、YAlO 、GdVO に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。 The laser beam can be used here, Ar laser, Kr laser, a gas laser such as an excimer laser, a single-crystal YAG, YVO 4, forsterite (Mg 2 SiO 4), YAlO 3, GdVO 4, or polycrystalline ( YAG ceramic), the Y 2 O 3, YVO 4, YAlO 3, GdVO 4, Nd as the dopant, Yb, Cr, Ti, Ho , Er, Tm, those which are added one or more of Ta lasers as a medium, a glass laser, a ruby ​​laser, an alexandrite laser, Ti: can be used sapphire laser, what is oscillated from a copper vapor laser, or a gold vapor laser. このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、結晶性を良好にすることができる。 By irradiating such fundamental wave of a laser beam, and the laser beam of the fourth harmonic from the second harmonic wave of the fundamental wave, it is possible to improve the crystallinity. なお、レーザ光は酸化物半導体膜のバンドギャップよりもエネルギーの大きいものを用いる方が好ましい。 The laser beam is preferable to use a larger energy than the band gap of the oxide semiconductor film. 例えば、KrF、ArF、XeCl、又はXeFのエキシマレーザ発振器から射出されるレーザ光を用いてもよい。 For example, KrF, ArF, may be used a laser beam emitted from an excimer laser oscillator of XeCl, or XeF.

このとき、ゲート電極103は配線105よりもランプ光に対する反射率が低く、より熱を吸収する材料を用いるため、配線105よりも高い温度まで加熱される。 At this time, the gate electrode 103 has a low reflectivity with respect to lamp light than the wiring 105, since a material that absorbs more heat, is heated to a temperature higher than the wiring 105. そのため、ゲート電極103周辺の酸化物半導体膜106が加熱され、第2の酸化物半導体領域108及び第2の酸化物半導体領域108よりも結晶性が良好な領域を有する第1の酸化物半導体領域107が形成される(図1(B)参照)。 Therefore, the oxide semiconductor film 106 around the gate electrode 103 is heated, the first oxide semiconductor region crystallinity than the second oxide semiconductor region 108 and the second oxide semiconductor region 108 has good space 107 is formed (see FIG. 1 (B)). ここでは、ハロゲンランプを用いてゲート電極103にランプ光を照射しておよそ300℃に加熱し、その熱により酸化物半導体膜106を結晶化させ結晶性を改善させる。 Here, it heated to approximately 300 ° C. by irradiating a lamp light to the gate electrode 103 by using a halogen lamp, an oxide semiconductor film 106 to improve crystallinity is crystallized by the heat. このとき、配線105は、ゲート電極103よりもランプ光に対する反射率若しくは透過率が高いものを用いるので、酸化物半導体膜106を結晶化させたとしても配線105の温度は300℃以下となる。 In this case, the wiring 105, since used as a high reflectance or transmittance for the lamp light than that of the gate electrode 103, the temperature of the wire 105 as an oxide semiconductor film 106 is crystallized becomes 300 ° C. or less.

ここで、酸化物半導体膜として用いられるZnOの結晶性の熱処理温度依存性について図2に示す。 Here, it is shown in FIG. 2 on the crystallinity of the heat treatment temperature dependence of ZnO used as the oxide semiconductor film. 図2は、流量Ar:O =50:5(sccm)の割合とする成膜ガスを、吹き付けた状態(as−depo)、200℃、300℃、350℃の夫々の温度で1hr加熱したときの(002)面のX線強度を測定した結果を示す。 Figure 2 is a flow Ar: O 2 = 50: the film-forming gas to a ratio of 5 (sccm), sprayed state (as-depo), 200 ℃ , 300 ℃, and 1hr heated at a temperature of each of 350 ° C. It shows the results of X-ray intensity was measured in the (002) plane when. 熱処理温度が上昇するにつれ、(002)面の強度ピークは大きくなっている。 As heat treatment temperature rises, which increases the intensity peak of the (002) plane. したがって、少なくとも350℃までは、熱処理温度が高くなるほどZnOの結晶性は高くなる。 Thus, at least up to 350 ° C., crystalline ZnO as the heat treatment temperature is higher, the higher. 一般的に結晶化が進むほど移動度は上がるため、熱処理は350℃前後で行った方が望ましい。 Since generally mobility as crystallization proceeds increases, the heat treatment is desirably who conducted at about 350 ° C.. なお、基板にシュリンク等の支障がなければZnOが400℃前後に加熱されるような熱処理を行ってもよい。 Incidentally, ZnO Without hindrance shrink or the like substrate may be subjected to heat treatment such as heated around 400 ° C..

一方、図1(A)においてゲート電極103及び配線105が形成されていない領域、つまり、基板101、下地膜102、ゲート絶縁膜104及び酸化物半導体膜106が積層されている領域では、配線105又はゲート電極103が形成されている領域と比べてランプ光は透過するため、熱を吸収しにくく加熱温度は配線105よりも低い温度となる。 On the other hand, a region where the gate electrode 103 and the wiring 105 are not formed in FIG. 1 (A), the words, in a region where the substrate 101, the base film 102, the gate insulating film 104 and the oxide semiconductor film 106 are stacked, the wiring 105 or because the lamp light is transmitted as compared to the region where the gate electrode 103 is formed, the heating temperature hardly absorb heat becomes lower temperature than the wiring 105. したがって、基板101は、大半の領域で350℃以下となるため、シュリンクが生じにくくなる。 Accordingly, the substrate 101, since the majority of the region becomes 350 ° C. or less, shrink is less likely to occur. なお、ゲート電極103が形成されていない領域が大きければ大きいほど基板101のシュリンクは抑制される。 Incidentally, shrink large enough substrate 101 larger the region where the gate electrode 103 is not formed is suppressed.

次いで、酸化物半導体膜106上に層間絶縁膜、ソース電極、ドレイン電極、画素電極、発光素子などの構造を形成することで半導体装置を作製する。 Then, an interlayer insulating film over the oxide semiconductor film 106, a source electrode, a drain electrode, a pixel electrode, a semiconductor device is manufactured by forming a structure such as a light emitting element.

本発明では半導体としてZnOを用いる場合、300℃程度の熱処理温度でZnO層の結晶性が改善するため、結晶性珪素膜を半導体膜に用いる場合と比較して、熱処理温度を抑えることができる。 When using ZnO as the semiconductor in the present invention, in order to improve the crystallinity of the ZnO layer at a heat treatment temperature of about 300 ° C., as compared with the case of using a crystalline silicon film on a semiconductor film, it is possible to suppress the temperature of the heat treatment. また、透光性の高い酸化物半導体膜を用い、LRTAにより選択的にゲート電極を加熱するため、基板の大半は加熱されず基板のシュリンクを抑制することができる。 Further, using the oxide semiconductor film having translucency, for heating selectively gate electrode by LRTA, most of the substrate can be suppressed shrinkage of the substrate is not heated. また、ゲート電極よりもランプ光に対する反射率が高い材料を配線に用いるため、配線が加熱される温度を350℃程度と抑えても酸化物半導体膜の結晶性を改善することができる。 Further, since a material has high reflectivity with respect to lamp light than the gate electrode wiring, the temperature at which the wire is heated can be suppressed to about 350 ° C. to improve the crystallinity of the oxide semiconductor film. そのため、融点が低いAl配線を用いることができる。 Therefore, it is possible to use a low melting point Al wiring. また、酸化物半導体膜中の酸素がAlに拡散して絶縁膜を形成することを防止することができる。 Further, it is possible to prevent oxygen in the oxide semiconductor film to form an insulating film is diffused into Al. Al配線は、安価かつ低抵抗であるため、性能のよい半導体装置を低コストで生産性良く作製することができる。 Al wiring are the low cost and low resistance, it can be manufactured with high productivity semiconductor device good performance at low cost.

(実施の形態2) (Embodiment 2)
本実施形態では、実施形態1とは異なる構造について図3(A)〜(C)を用いて説明する。 The present embodiment will be described with reference to FIG. 3 (A) ~ (C) structure different from the first embodiment. なお、基板301上に下地膜302、ゲート電極303、ゲート絶縁膜304を形成するまでの工程は実施の形態1の基板101上に下地膜102、ゲート電極103、ゲート絶縁膜104を形成するまでの工程を参照されたい。 Note that the base film 302 on the substrate 301, the gate electrode 303, the gate insulating film 304 underlying film 102 process to form on the substrate 101 of the first embodiment, and the gate electrode 103, until a gate insulating film 104 please refer to the process.

ゲート絶縁膜304上に第1の酸化物半導体膜305を形成する。 A first oxide semiconductor film 305 is formed on the gate insulating film 304. 酸化物半導体膜305は、1族元素、13族元素、14族元素、15族元素又は17族元素の不純物元素のうち一種又は複数種が添加された酸化亜鉛(ZnO)の非晶質(アモルファス)状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶(マイクロクリスタルとも呼ばれる。)状態のもの、又は何も不純物元素が添加されていないものを用いることができる。 The oxide semiconductor film 305, a Group 1 element, group 13 elements, group 14 elements, amorphous (amorphous zinc oxide one or more are added of the impurity element belonging to Group 15 element or Group 17 element (ZnO) ) state. polycrystalline state or an amorphous state and a polycrystalline state is also referred to as microcrystalline (a mixed) those states, or nothing can be used without added impurity element. また、InGaO (ZnO) 、酸化マグネシウム亜鉛(Mg Zn 1−x O)又は酸化カドミウム亜鉛(Cd Zn 1−x O)、酸化カドミウム(CdO)、In−Ga−Zn−O系のアモルファス酸化物半導体(a−IGZO)のうちいずれかを用いることができる。 Further, InGaO 3 (ZnO) 5, magnesium zinc oxide (Mg x Zn 1-x O ) or cadmium oxide zinc (Cd x Zn 1-x O ), cadmium oxide (CdO), In-Ga- ZnO -based it can be used any one of an amorphous oxide semiconductor (a-IGZO). ここでは、第1の酸化物半導体膜305は酸化亜鉛を50〜200nm(好ましくは100〜150nm)の厚さでスパッタリング法により成膜する。 Here, the first oxide semiconductor film 305 is formed by a sputtering method zinc oxide at a thickness of 50 to 200 nm (preferably 100 to 150 nm).

次いで、結晶性を良好にするため基板表面からLRTAを行う(図3(A)。LRTAは、250〜570℃(好ましくは300℃〜400℃、より好ましくは300〜350℃)で1分〜1時間、好ましくは10分〜30分行えばよく、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行う。本実施形態では、酸素雰囲気中においてゲート電極303がおよそ300℃となるように30分間のランプ加熱を行い、ゲート絶縁膜304を間に挟んでゲート電極303と重なる第1の酸化物半導体膜305の領域の結晶性を向上させる。第1の酸化物半導体膜305は透光性を有するため、ゲート電極303が優 Then, performing LRTA from the substrate surface for improving the crystallinity (Fig. 3 (A) .LRTA is, two hundred fifty to five hundred seventy ° C. (preferably 300 ° C. to 400 ° C., more preferably from 1 minute to at 300 to 350 ° C.) 1 hour, preferably may be performed 10 to 30 minutes, a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, high pressure sodium lamp, carried out by radiation from selected one or more from the high-pressure mercury lamp. the present embodiment in the form, performs a lamp heating for 30 minutes so that the gate electrode 303 is approximately 300 ° C. in an oxygen atmosphere, the region of the first oxide semiconductor film 305 which overlaps with the gate electrode 303 with the gate insulating film 304 improving the crystallinity. the first oxide semiconductor film 305 for a light-gate electrode 303 Yu して加熱されることでゲート電極303の周囲から外側に向けて第1の酸化物半導体膜305の結晶性が上がる。そして、図3(B)に示すように、第2の酸化物半導体領域309と、第2の酸化物半導体領域309よりも結晶性の良好な第1の酸化物半導体領域308を有する第2の酸化物半導体膜が形成される。なお、図3(A)では、基板301表面側へランプ加熱しているが基板裏面へLRTAしてもよい。酸化物半導体膜305は透光性を有するため、基板の大半の領域はLRTAを行っても加熱されにくい。そのため、基板に融点の低い樹脂などを用いても基板の縮み等による変形を抑制することができる。なお、LRTAの出力を上げて基板表面よりランプ加熱を行うことにより、直接酸化物半導体膜の表面近傍の結晶性を And crystallinity of the first oxide semiconductor film 305 from the periphery toward the outer side of the gate electrode 303 by being heated rises to. Then, as shown in FIG. 3 (B), the second oxide semiconductor region and 309, the second oxide semiconductor film having a second oxide semiconductor region 309 first good crystallinity than the oxide semiconductor region 308 are formed. in FIG. 3 (a), the substrate because ramping heated to 301 surface may be LRTA the substrate back surface. oxide semiconductor film 305 having a light-transmitting property, most region of the substrate is less likely to be heated even if the LRTA. Therefore, the substrate it is possible to suppress the deformation due to such shrinkage of the substrate even by using a low melting point resin. Incidentally, by performing lamp heating from the substrate surface by increasing the output of LRTA, near the surface of the oxide semiconductor film directly crystalline the 善させてもよい。また、ランプ光の波長、ゲート電極の反射率及び酸化物半導体膜の膜厚を調節することにより、基板表面からランプ加熱を行う際、ゲート電極で反射したランプ光が酸化物半導体膜のゲート絶縁膜304側の表面付近で吸収され、ゲート電極と重なる酸化物半導体膜のゲート絶縁膜304側の表面付近が優先的に結晶化するようにしてもよい。また、基板にガラス基板を用いる場合、ランプ光は可視光から赤外光領域を利用する。この波長領域の光はガラス基板に吸収されにくいため、ガラス基板が加熱されるのを最小限に抑えることができる。なお、ランプ加熱は複数回行ってもよい。複数回行うことにより、基板温度の上昇を抑えつつゲート電極の加熱時間を稼ぐことができる。 It may be good. Also, the wavelength of the lamp light, by adjusting the thickness of the reflectivity and the oxide semiconductor film of the gate electrode, when performing lamp heating from the substrate surface, the lamp light reflected by the gate electrode is oxidized sEMICONDUCTOR film is absorbed near the surface of the gate insulating film 304 side, near the surface of the oxide semiconductor film gate insulating film 304 side may be crystallized preferentially which overlaps with the gate electrode. Further, the substrate when using a glass substrate, lamp light utilizes infrared light from visible light. since light in this wavelength region is absorbed by the glass substrate difficult, it is possible to minimize the glass substrate is heated. Note that lamp heating is by a plurality of times performed may be. number of times to make the heating time of the gate electrode while suppressing an increase in the substrate temperature.

なお、LRTAの代わりにレーザ光や紫外光を照射、若しくはそれらを組み合わせて選択的に酸化物半導体膜の結晶性を改善してもよい。 The irradiation with laser light or ultraviolet light instead of LRTA, or may improve the crystallinity of selectively oxide semiconductor film in combination. レーザ照射を用いる場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。 When using a laser irradiation, it is possible to use a continuous wave laser beam (CW laser beam) or a pulsed wave laser beam (pulsed laser beam). ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO 、フォルステライト(Mg SiO )、YAlO 、GdVO 、若しくは多結晶(セラミック)のYAG、Y 、YVO 、YAlO 、GdVO に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。 The laser beam can be used here, Ar laser, Kr laser, a gas laser such as an excimer laser, a single-crystal YAG, YVO 4, forsterite (Mg 2 SiO 4), YAlO 3, GdVO 4, or polycrystalline ( YAG ceramic), the Y 2 O 3, YVO 4, YAlO 3, GdVO 4, Nd as the dopant, Yb, Cr, Ti, Ho , Er, Tm, those which are added one or more of Ta lasers as a medium, a glass laser, a ruby ​​laser, an alexandrite laser, Ti: can be used sapphire laser, what is oscillated from a copper vapor laser, or a gold vapor laser. このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、結晶性を良好にすることができる。 By irradiating such fundamental wave of a laser beam, and the laser beam of the fourth harmonic from the second harmonic wave of the fundamental wave, it is possible to improve the crystallinity. なお、レーザ光は酸化物半導体膜のバンドギャップよりもエネルギーの大きいものを用いる方が好ましい。 The laser beam is preferable to use a larger energy than the band gap of the oxide semiconductor film. 例えば、KrF、ArF、XeCl、又はXeFのエキシマレーザ発振器から射出されるレーザ光を用いてもよい。 For example, KrF, ArF, may be used a laser beam emitted from an excimer laser oscillator of XeCl, or XeF.

次いで、第1の酸化物半導体領域308及び第2の酸化物半導体領域309上にスパッタリング法によりTiとAlを順に堆積し、Ti層とAl層を形成する。 Then, by depositing Ti and Al in order by a sputtering method over the first oxide semiconductor region 308 and the second oxide semiconductor region 309, to form a Ti layer and an Al layer. その後、Ti及びAl層をフォトリソグラフィー及びCl ガスを用いてドライエッチングすることでソース配線及びドレイン配線となる配線306と配線307を形成する(図3(C))。 Thereafter, a wiring 306 and the wiring 307 serving as a source wiring and a drain wiring by dry etching using photolithography and Cl 2 gas Ti and Al layers (Fig. 3 (C)). 配線306、307は、加速電圧1.5kw、圧力0.4Pa、Ar(流量30sccm)を用いて10〜200nmの膜厚で成膜する。 Wires 306 and 307, the acceleration voltage 1.5 kw, a pressure 0.4 Pa, formed in a film thickness of 10~200nm with Ar (flow rate 30 sccm). なお、配線306、307は積層して形成しているが、酸化物半導体膜305との整合性がよい材料を用いるのであれば配線306、配線307は単層でもよい。 Although wires 306 and 307 are formed by stacking the oxide semiconductor film 305 the wiring if consistency of using the good material 306, the wiring 307 may be a single layer. なお、配線306、307として、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、ネオジウム(Nd)等の金属又はその合金、若しくはその金属窒化物または、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化インジウム(In )、酸化錫(SnO )、酸化亜鉛(ZnO)、アルミニウムを添加した酸化亜鉛(AlZnO)、ガリウムを添加した酸化亜鉛(GaZnO)などの透光性を有する材料を適宜用いることができる。 As the wiring 306 and 307, aluminum (Al), tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium ( cr), cobalt (Co), nickel (Ni), platinum (Pt), titanium (Ti), neodymium (Nd) or the like of a metal or an alloy, or a metal nitride or indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide containing silicon oxide (ITSO), indium oxide (In 2 O 3), tin oxide (SnO 2), zinc oxide (ZnO), zinc oxide added with aluminum (AlZnO) , it is possible to use a material having translucency, such as zinc oxide added with gallium (Ga ZnO) as appropriate.

その後、酸化物半導体膜305、配線306、配線307上に層間絶縁膜、配線、画素電極、発光素子などの構造を形成することで半導体装置を作製する。 Thereafter, the oxide semiconductor film 305, the wiring 306, an interlayer insulating film over the wiring 307, the wiring, a semiconductor device is manufactured by forming a structure such as a pixel electrode, the light emitting element.

本実施形態では、酸化物半導体膜305にLRTAして結晶性を改善した後に配線を形成している。 In the present embodiment, the wiring is formed after by LRTA on the oxide semiconductor film 305 to improve crystallinity. そのため、配線306は、ゲート電極303よりもランプ光に対する反射率が低い材料を用いても構わず、配線の材料は酸化物半導体膜305と整合性がよいものであれば実施形態1に挙げた材料に限られない。 Therefore, the wiring 306 is not may be used a low-reflectance material for the lamp light than that of the gate electrode 303, the wiring materials listed in Embodiment 1 as long as a good consistency with the oxide semiconductor film 305 It is not limited to the material.

なお、LRTAによる加熱は、酸化物半導体膜305を成膜後、所望の形状に加工する前でも後に行ってもよい。 The heating by LRTA after formation of the oxide semiconductor film 305 may be performed before or after being processed into a desired shape.

本発明では半導体膜として酸化亜鉛を用いる場合、300℃程度の熱処理温度で半導体膜の結晶性が改善するため、結晶性珪素膜を半導体膜に用いる場合と比較して、熱処理温度を抑えることができ、低コストで結晶化工程を行うことができる。 When zinc oxide is used as a semiconductor film in the present invention, in order to improve crystallinity of the semiconductor film at a heat treatment temperature of about 300 ° C., as compared with the case of using a crystalline silicon film on a semiconductor film, it is possible to suppress the temperature of the heat treatment can, the crystallization step can be performed at low cost. また、透光性の高い酸化物半導体膜を用い、LRTAにより選択的にゲート電極を加熱するため、基板の大半は加熱されず基板のシュリンクを抑制することができる。 Further, using the oxide semiconductor film having translucency, for heating selectively gate electrode by LRTA, most of the substrate can be suppressed shrinkage of the substrate is not heated.

(実施の形態3) (Embodiment 3)
本発明の実施の形態について、図4、図5を用いて説明する。 Embodiments of the present invention, FIG. 4, will be described with reference to FIG. 本実施の形態は、チャネル保護型の薄膜トランジスタを有する半導体装置の例である。 This embodiment is an example of a semiconductor device having a channel protective thin film transistor.

基板400は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、シリコン基板、耐熱性を有するプラスチック基板又は樹脂基板を用いる。 Substrate 400 is used a barium borosilicate glass, a glass substrate made of aluminoborosilicate glass or the like, a silicon substrate, a plastic substrate or a resin substrate having heat resistance. プラスチック基板又は樹脂基板として、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル、ポリイミド等を用いることができる。 As the plastic substrate or a resin substrate, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), it can be used acrylic, and polyimide. また、基板400の表面が平坦化されるようにCMP法などによって、研磨しても良い。 Further, by a CMP method so that the surface of the substrate 400 is planarized, it may be polished. なお、基板400上に、絶縁層を形成してもよい。 Incidentally, on a substrate 400, an insulating layer may be formed. 絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を少なくとも一つ用いて、単層又は積層して形成される。 Insulating layer, a CVD method, a plasma CVD method, a sputtering method, a known method such as a spin coating method, an oxide material containing silicon, with at least one nitride material, is formed in a single layer or stacked layers . この絶縁層は、形成しなくても良いが、基板400からの汚染物質などを遮断する効果や基板に熱が伝わるのを抑制する効果がある。 The insulating layer may not be formed, an effect of suppressing the heat is transferred to the effect and the substrate that blocks a contaminant or the like from the substrate 400.

基板400上に導電膜401を形成する。 Forming a conductive film 401 on the substrate 400. 導電膜401は、所望の形状に加工されゲート電極となる。 The conductive film 401 serves as a gate electrode is processed into a desired shape. 導電膜401は、印刷法、電界メッキ法、蒸着法等の手法によりLRTA加熱に用いる光源の波長に対する反射率が低い(熱を吸収しやすい、つまり加熱されやすい)材料を用いて形成することが好ましい。 The conductive film 401, a printing method, electrolytic plating method, a low reflectance to the wavelength of light source used for LRTA heating by a method evaporation method (easy to absorb heat, i.e. heated easily) be formed using a material preferable. 反射率の低い材料を用いることにより、後の加熱工程が可能となる。 By using a low reflective material, after the heating process can be realized. 導電膜401としては、タングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、ネオジウム(Nd)等の金属又はその合金、若しくはその金属窒化物を適宜用いることができる。 The conductive film 401, tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), cobalt (Co) , nickel (Ni), platinum (Pt), titanium (Ti), it can be used neodymium (Nd) or the like of a metal or an alloy, or a metal nitride thereof as appropriate. また、これら複数の層を積層して形成しても良い。 Further, it may be formed by stacking a plurality of layers. 代表的には、基板表面に窒化タンタル膜、その上にタングステン膜を積層してもよい。 Typically, a tantalum nitride film on the substrate surface may be laminated a tungsten film thereon. また、珪素に一導電型を付与する不純物元素を添加した材料を用いても良い。 It may also be used material doped with an impurity element imparting one conductivity type silicon. 例えば、非晶質珪素膜にリン(P)などのn型を付与する不純物元素が含まれたn型を有する珪素膜などを用いることができる。 For example, it can be used as the silicon film having a n-type impurity element is included which imparts n-type such as phosphorus (P) in the amorphous silicon film. 導電膜401は、10nm〜200nmの膜厚で成膜する。 The conductive film 401 is formed in a film thickness of 10 nm to 200 nm.

本実施の形態では、タングステン(W)をスパッタリング法により膜厚150nmの導電膜401を形成する。 In this embodiment, a conductive film 401 having a thickness of 150nm by sputtering a tungsten (W).

導電膜401上にフォトリソグラフィ工程を用いてレジストからなるマスクを形成し、マスクを用いて導電膜401を所望の形状に加工してゲート電極402を形成する(図4(B)参照)。 Forming a resist mask by a photolithography process over the conductive film 401, a conductive film 401 is processed into a desired shape to form a gate electrode 402 using a mask (see FIG. 4 (B)).

次いで、ゲート電極402上にゲート絶縁膜403a、ゲート絶縁膜403bを形成し2層の積層構造とする。 Then, a gate insulating film 403a is formed over the gate electrode 402, a stacked structure of the gate insulating film 403b is formed two layers. 積層される絶縁膜は、同チャンバー内で真空を破らずに同一温度下で、反応ガスを切り変えながら連続的に形成するとよい。 Insulating film to be laminated at the same temperature without breaking the vacuum in the same chamber, it is preferable to continuously form while changing off reaction gas. 真空を破らずに連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。 When continuously formed without breaking the vacuum, it is possible to prevent the interface between the stacked films are contaminated.

ゲート絶縁膜403a、ゲート絶縁膜403bは、酸化珪素(SiO )、窒化珪素(SiN )、酸化窒化珪素(SiO )(x>y)、窒化酸化珪素(SiN )(x>y)などを適宜用いることができる。 The gate insulating film 403a, a gate insulating film 403b is silicon oxide (SiO x), silicon nitride (SiN x), silicon oxynitride (SiO x N y) (x > y), silicon nitride oxide (SiN x O y) ( x> y), or the like can be used as appropriate. 更には、ゲート電極402を酸化して、ゲート絶縁膜403aの代わりに、酸化膜を形成しても良い。 Furthermore, by oxidizing the gate electrode 402, instead of the gate insulating film 403a, it may be formed oxide film. なお、基板から不純物などの拡散を防止するため、ゲート絶縁膜403aとしては、窒化珪素(SiN )、窒化酸化珪素(SiN )(x>y)などを用いて形成することが好ましい。 In order to prevent the diffusion of impurities from the substrate, the gate insulating film 403a, silicon nitride (SiN x), is preferably formed by using a silicon nitride oxide (SiN x O y) (x > y) . また、ゲート絶縁膜403bとしては、酸化珪素(SiO )、酸化窒化珪素(SiO )(x>y)などを用いて形成することが望ましい。 As the gate insulating film 403b, silicon oxide (SiO x), silicon oxynitride (SiO x N y) (x > y) is preferably formed by using a. なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。 In order to form a dense insulating film with little gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably included in a reactive gas, it is formed may be mixed into the insulating film. 本実施の形態では、SiH 、NH を反応ガスとして形成される膜厚50nm〜140nmの窒化珪素膜を用いてゲート絶縁膜403aを形成し、SiH 及びN Oを反応ガスとして形成される膜厚100nmの酸化珪素膜を用いてゲート絶縁膜403bを積層して形成する。 In this embodiment, a gate insulating film 403a using SiH 4, a silicon nitride film having a thickness 50nm~140nm formed a NH 3 as reaction gases, is formed using SiH 4 and N 2 O as reaction gases formed by stacking a gate insulating film 403b using a silicon oxide film RumakuAtsu 100 nm. なお、ゲート絶縁膜403a及びゲート絶縁膜403bの膜厚をそれぞれ50nm〜100nmとすると好ましい。 It is preferable if the thickness of the gate insulating film 403a and the gate insulating film 403b respectively to 50 nm to 100 nm.

また、ゲート絶縁膜403bは、後に形成する酸化物半導体膜との整合性が良好であるアルミナ(Al )又は窒化アルミ(AlN)により形成してもよい。 Further, the gate insulating film 403b, the consistency between the oxide semiconductor film to be formed later may be formed of alumina (Al 2 O 3) or aluminum nitride (AlN) is good. この場合、ゲート絶縁膜403aは絶縁性の高い酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用い、ゲート絶縁膜403bに酸化物半導体膜との界面特性が良いアルミナ又は窒化アルミを用いることにより、信頼性の高いゲート絶縁膜を形成することができる。 In this case, the gate insulating film 403a is a high silicon oxide insulating property, silicon nitride, silicon oxynitride, etc. using a silicon nitride oxide, interface characteristics with the oxide semiconductor film on the gate insulating film 403b is used good alumina or aluminum nitride it is thereby possible to form a highly reliable gate insulating film. なお、ゲート絶縁膜を3層とし、3層目をアルミナ又は窒化アルミを用いたゲート絶縁膜としてもよい。 Incidentally, the gate insulating film 3 layer, may be a third layer as the gate insulating film using alumina or aluminum nitride.

次にゲート絶縁膜403b上に酸化物半導体膜404を形成する。 Then an oxide semiconductor film 404 on the gate insulating film 403b. 酸化物半導体膜404は流量Ar:O =50:5sccm、圧力0.4Pa、100nmの厚さでスパッタリング法により成膜する。 The oxide semiconductor film 404 is a flow rate Ar: O 2 = 50: 5sccm , pressure 0.4 Pa, formed by a sputtering method in a thickness of 100 nm.

酸化物半導体膜404は、1族元素、13族元素、14族元素、15族元素又は17族元素等のうち一種、又は複数種の不純物元素が添加されたZnOの非晶質(アモルファス)状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶(マイクロクリスタルとも呼ばれる。)状態のもの、又は何も不純物元素が添加されていないものを用いることができる。 The oxide semiconductor film 404, a Group 1 element, group 13 element, a group 14 element, a kind of such a Group 15 element or Group 17 element, or amorphous plural kinds ZnO to which an impurity element is added in (amorphous) state , polycrystalline state or an amorphous state and a polycrystalline state (also referred to as microcrystal.) microcrystals mixed those states, or nothing can be used without added impurity element. また、InGaO (ZnO) 、酸化マグネシウム亜鉛(Mg Zn 1−x O)又は酸化カドミウム亜鉛(Cd Zn 1−x O)、酸化カドミウム(CdO)、In−Ga−Zn−O系のアモルファス酸化物半導体(a−IGZO)のうちいずれかを用いることができる。 Further, InGaO 3 (ZnO) 5, magnesium zinc oxide (Mg x Zn 1-x O ) or cadmium oxide zinc (Cd x Zn 1-x O ), cadmium oxide (CdO), In-Ga- ZnO -based it can be used any one of an amorphous oxide semiconductor (a-IGZO).

なお、酸化物半導体膜404にZnOを用いる場合、窒素を添加(ドープ)しておくとよい。 In the case of using ZnO for the oxide semiconductor film 404, the nitrogen may previously added (doped) to. ZnOは本来n型の半導体の性質を示す。 ZnO is a semiconductor of the nature of the original n-type. 窒素を添加することで窒素がZnOに対してアクセプタ不純物として働くため、結果としてしきい値電圧を制御することができる。 Since nitrogen by adding nitrogen works as an acceptor impurity with respect to ZnO, it is possible to control the threshold voltage as a result.

次いで、基板400表面又は裏面よりLRTA法を用いて酸化物半導体膜404の加熱を行う(図4(D))。 Then, heat of the oxide semiconductor film 404 by using the LRTA method from the substrate 400 surface or the back surface (FIG. 4 (D)). LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行う。 LRTA is performed halogen lamps, metal halide lamps, xenon arc lamps, carbon arc lamps, high pressure sodium lamp, the radiation from one or more kinds selected from a high-pressure mercury lamp. LRTAは、250〜570℃(好ましくは300℃〜400℃、より好ましくは300〜350℃)で1分〜1時間、好ましくは10分〜30分行うとよい。 LRTA is, from 250 to 570 ° C. (preferably 300 ° C. to 400 ° C., more preferably 300 to 350 ° C.) 1 minute to 1 hour, may preferably carried out 10 to 30 minutes. 本実施形態では、ハロゲンランプを光源として酸素雰囲気中で300℃、30分の条件でランプ加熱を行う。 In this embodiment, 300 ° C. in an oxygen atmosphere with a halogen lamp as a light source, performing lamp heating at 30 minutes.

LRTAを行うことにより短時間で選択的にゲート電極402が加熱され、その加熱された熱によりゲート電極402の周辺に形成された点線で示す領域434において結晶性が向上した第1の酸化物半導体領域が形成される。 LRTA is selectively gate electrode 402 in a short time by performing the heating, the first oxide semiconductor crystalline in an area 434 indicated by the dotted line, which is formed around the gate electrode 402 is improved by the heated heat region is formed. 一方、点線で示す領域434以外の領域424では、ランプ光の吸収が少ないため、ほとんど加熱されずに済み、第1の酸化物半導体領域と結晶性の異なる第2の酸化物半導体領域が形成される(図4(E))。 On the other hand, in the region 424 other than the region 434 indicated by a dotted line, because the absorption of lamp light is small, requires is hardly heated, different second oxide semiconductor region crystallinity and the first oxide semiconductor region is formed that (Fig. 4 (E)). したがって、ゲート電極402が形成されている領域のみ選択的に加熱され、その他の領域は加熱されないため基板400のシュリンクや撓みを抑制することができる。 Thus, the selectively heated only region in which the gate electrode 402 is formed, the other region can be suppressed shrinking and bending of the substrate 400 because it is not heated. なお、LRTAの出力を上げて基板表面よりランプ加熱を行うことにより、直接酸化物半導体膜の表面近傍の結晶性を改善させてもよい。 Incidentally, by performing lamp heating from the substrate surface by increasing the output of LRTA, it may be improved crystallinity in the vicinity of the surface of the oxide semiconductor film directly. また、ランプ光の波長、ゲート電極の反射率及び酸化物半導体膜の膜厚を調節することにより、基板表面からランプ加熱を行う際、ゲート電極で反射したランプ光が酸化物半導体膜のゲート絶縁膜403b側の表面付近で吸収され、ゲート電極と重なる酸化物半導体膜のゲート絶縁膜403b側の表面付近が優先的に結晶化するようにしてもよい。 The wavelength of lamp light, by adjusting the thickness of the reflectivity and the oxide semiconductor film of the gate electrode, when performing lamp heating from the substrate surface, the gate insulating lamp light reflected by the gate electrode is an oxide semiconductor film film 403b is absorbed near the surface of the side, the gate insulating film 403b side near the surface of the oxide semiconductor film overlapping with the gate electrode may be crystallized preferentially. また、基板にガラス基板を用いる場合、ランプ光は可視光から赤外光領域を利用する。 In the case of using a glass substrate to the substrate, lamp light utilizes infrared light from visible light. この波長領域の光はガラス基板に吸収されにくいため、ガラス基板が加熱されるのを最小限に抑えることができる。 Light in this wavelength region since it is difficult to be absorbed in the glass substrate, it is possible to minimize the glass substrate is heated. なお、ランプ加熱は複数回行ってもよい。 In addition, the lamp heating may be performed more than once. 複数回行うことにより、基板温度の上昇を抑えつつゲート電極の加熱時間を稼ぐことができる。 By performing a plurality of times, it is possible to make the heating time of the gate electrode while suppressing an increase in the substrate temperature.

なお、LRTAの代わりにレーザ光や紫外光を照射、若しくはそれらを組み合わせて選択的に酸化物半導体膜の結晶性を改善してもよい。 The irradiation with laser light or ultraviolet light instead of LRTA, or may improve the crystallinity of selectively oxide semiconductor film in combination. レーザ照射を用いる場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。 When using a laser irradiation, it is possible to use a continuous wave laser beam (CW laser beam) or a pulsed wave laser beam (pulsed laser beam). ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO 、フォルステライト(Mg SiO )、YAlO 、GdVO 、若しくは多結晶(セラミック)のYAG、Y 、YVO 、YAlO 、GdVO に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。 The laser beam can be used here, Ar laser, Kr laser, a gas laser such as an excimer laser, a single-crystal YAG, YVO 4, forsterite (Mg 2 SiO 4), YAlO 3, GdVO 4, or polycrystalline ( YAG ceramic), the Y 2 O 3, YVO 4, YAlO 3, GdVO 4, Nd as the dopant, Yb, Cr, Ti, Ho , Er, Tm, those which are added one or more of Ta lasers as a medium, a glass laser, a ruby ​​laser, an alexandrite laser, Ti: can be used sapphire laser, what is oscillated from a copper vapor laser, or a gold vapor laser. このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、結晶性を良好にすることができる。 By irradiating such fundamental wave of a laser beam, and the laser beam of the fourth harmonic from the second harmonic wave of the fundamental wave, it is possible to improve the crystallinity. なお、レーザ光は酸化物半導体膜のバンドギャップよりもエネルギーの大きいものを用いる方が好ましい。 The laser beam is preferable to use a larger energy than the band gap of the oxide semiconductor film. 例えば、KrF、ArF、XeCl、又はXeFのエキシマレーザ発振器から射出されるレーザ光を用いてもよい。 For example, KrF, ArF, may be used a laser beam emitted from an excimer laser oscillator of XeCl, or XeF.

次いで、酸化物半導体膜404上に、保護膜405を形成し、保護膜405上にレジスト406を形成する(図4(F)参照)。 Then, over the oxide semiconductor film 404, the protective film 405 is formed, and a resist 406 on the protective layer 405 (see FIG. 4 (F)). レジスト406をマスクとしてフォトリソグラフィ工程により保護膜405を所望の形状に加工してチャネル保護膜407を形成する。 The resist 406 the protective film 405 by a photolithography process as a mask is processed into a desired shape to form a channel protective film 407. チャネル保護膜には、酸化珪素(SiOx)、窒化珪素(SiN )、酸化窒化珪素(SiO )(x>y)、窒化酸化珪素(SiN )(x>y)などを適宜用いることができる。 The channel protective film, such as silicon oxide (SiOx), silicon nitride (SiN x), silicon oxynitride (SiO x N y) (x > y), and silicon nitride oxide (SiN x O y) (x > y) it can be used as appropriate. チャネル保護膜407を形成することにより、ソース電極層、ドレイン電極層を形成する際にチャネル部の半導体層のエッチングを防ぐことが出来る。 By forming the channel protective film 407, the source electrode layer, it can be prevented etching of the semiconductor layer of the channel portion when forming the drain electrode layer. 本実施形態では、保護膜405として窒化珪素を成膜して、チャネル保護膜407を形成する(図4(G)参照)。 In the present embodiment, by forming a silicon nitride as the protective film 405, to form a channel protective film 407 (see FIG. 4 (G)).

次に、酸化物半導体膜404をフォトリソグラフィ工程を用いてレジストによるマスク408を作製し(図4(H))、マスク408を用いてエッチングを行い、所望の形状に加工された酸化物半導体膜409(島状酸化物半導体膜ともいう)を形成する(図5(A))。 Next, an oxide semiconductor film 404 by a photolithography process to form a mask 408 of a resist (FIG. 4 (H)), etching is performed using the mask 408, processed oxide semiconductor film into a desired shape 409 (also referred to as the island-shaped oxide semiconductor film) is formed (FIG. 5 (a)). なお、エッチングには、希釈したフッ酸を用いる。 Note that the etching, using hydrofluoric acid diluted. その後、酸化物半導体膜409上に第1の導電膜411、第2の導電膜412を形成し、フォトリソグラフィ工程を用いてレジストによるマスク413を形成する(図5(B))。 Thereafter, the first conductive film 411 over the oxide semiconductor film 409, forming a second conductive film 412, a resist by forming a mask 413 by a photolithography process (FIG. 5 (B)). マスク413を用いて第1の導電膜411、第2の導電膜412を所望の形状に加工し、ソース電極又はドレイン電極として機能する第1の導電膜414a、414b、第2の導電膜415a、415bを形成する(図5(C))。 The first conductive film 411 with the mask 413, the first conductive film 414a and the second conductive film 412 is processed into a desired shape, serving as a source electrode or a drain electrode, 414b, the second conductive film 415a, forming a 415b (FIG. 5 (C)).

マスクは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。 Mask may be a commercially available resist material containing a photosensitive agent, for example, a typical positive type resist, a naphthoquinone diazide compound is a novolac resin and a photosensitive agent, a base resin, diphenylsilane diol is a negative resist and the like may be used acid generator. いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。 In using any of the materials, the surface tension and viscosity are adjusted to a concentration of solvent is appropriately adjusted or adding a surfactant or the like. また導電膜に感光性を有する感光性物質を含む導電性材料を用いると、レジストからなるマスクを形成しなくても導電膜に直接レーザ光を照射し、露光、エッチャントによる除去を行うことで、所望の形状に加工することができる。 Further, when a conductive material including a photosensitive substance having photosensitivity conductive film, without a resist mask is formed directly irradiating laser light onto the conductive film, exposure, by performing the removal by an etchant, it can be processed into a desired shape. この場合、マスクを形成せずともよいので工程が簡略化する利点がある。 In this case, there is an advantage that step is simplified since it without forming a mask.

感光性物質を含む導電性材料としては、Ag、Au、Cu、Ni、Al、Ptなどの金属或いは合金と、有機高分子樹脂、光重合開始剤、光重合単量体、または溶剤などからなる感光性樹脂とを含んだものを用いればよい。 As the conductive material including a photosensitive substance, comprising Ag, Au, Cu, Ni, Al, and metal or alloy such as Pt, organic polymer resin, a photopolymerization initiator, the photopolymerization monomer or the like solvent, it may be used those containing a photosensitive resin. 有機高分子樹脂としては、ノボラック樹脂、アクリル系コポリマー、メタクリル系コポリマー、セルローズ誘導体、環化ゴム系樹脂などを用いる。 As the organic polymer resin, novolak resin, acrylic copolymer, methacrylic copolymer, cellulose derivatives, such as cyclized rubber resin is used.

なお、第1の導電膜411を形成する前に、酸化物半導体膜404上に、n型の酸化物半導体として、例えば、アルミニウムを添加した酸化亜鉛(AlZnO)又はガリウムを添加した酸化亜鉛(GaZnO)からなる導電膜をもう一層設けてもよい。 Incidentally, before forming the first conductive film 411, the oxide semiconductor film 404, an n-type oxide semiconductor, for example, zinc oxide added with aluminum-doped zinc oxide (AlZnO) or gallium (Ga ZnO ) the conductive film may be another layer provided consisting of. AlZnOまたはGaZnOからなる導電膜を形成することにより第1の導電膜411と酸化物半導体膜409との整合性が良くなりソース電極及びドレイン電極との接触抵抗を下げることができる。 It is possible to reduce the contact resistance between the first conductive film 411 and the oxide semiconductor consistency between the film 409 may become a source electrode and a drain electrode by forming a conductive film made of AlZnO or Ga ZnO. また、例えば、GaZnO上にTi或いはTi上にGaZnOを形成した積層構造としてもよい。 Further, for example, it may have a stacked structure formed of GaZnO over Ti or Ti on GaZnO.

また、第1の導電膜414a、414b及び第2の導電膜415a、415bとして、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、銅(Cu)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、ネオジウム(Nd)等の金属又はその合金、若しくはその金属窒化物を適宜用いることができる。 The first conductive film 414a, 414b and the second conductive film 415a, as 415b, aluminum (Al), tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V) , niobium (Nb), tantalum (Ta), copper (Cu), chromium (Cr), cobalt (Co), nickel (Ni), platinum (Pt), titanium (Ti), a metal such as neodymium (Nd) or a alloy, or it may be used a metal nitride as appropriate. 例えば、第1の導電膜がTiで第2の導電膜がAl、第1の導電膜がTaで第2の導電膜がW、第1の導電膜がTaNで第2の導電膜がAl、第1の導電膜がTaNで第2の導電膜がCu、第1の導電膜がTiで第2の導電膜がAlでさらに第3の導電膜としてTiを用いるといった組み合わせも考えられる。 For example, the first conductive film and the second conductive film of Ti is Al, the first conductive film and the second conductive film is W in Ta, the second conductive film in the first conductive film is TaN Al, the second conductive film in the first conductive film TaN is Cu, the second conductive film in the first conductive film Ti combinations are also contemplated such as using Ti as the further third conductive film at Al. また1層目と2層目のいずれか一方にAgPdCu合金を用いても良い。 The AgPdCu alloy may be used in either of the first and second layers. W、AlとSiの合金(Al−Si)、TiNを順次積層した3層構造としてもよい。 W, an alloy (Al-Si) of Al and Si, TiN may be sequentially stacked. Wの代わりに窒化タングステンを用いてもよいし、AlとSiの合金(Al−Si)に代えてAlとTiの合金膜(Al−Ti)を用いてもよいし、TiNに代えてTiを用いてもよい。 It W may be used tungsten nitride instead of, may be used an alloy film of Al and Ti (Al-Ti) in place of an alloy of Al and Si (Al-Si), a Ti instead of TiN it may be used. アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジウム、銅などの元素を0.5〜5原子%添加させても良い。 Titanium For the aluminum to improve the heat resistance, silicon, scandium, neodymium, elements such as copper may be added 0.5 to 5 atomic%.

また、第1の導電膜411及び第2の導電膜412を形成する導電性材料として、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化インジウム(In )、酸化錫(SnO )、酸化亜鉛(ZnO)、窒化チタンなどの透光性を有する材料及びそれらを適宜組み合わせて形成してもよい。 Further, as the conductive material forming the first conductive film 411 and the second conductive film 412, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide containing silicon oxide (ITSO) , indium oxide (in 2 O 3), tin oxide (SnO 2), zinc oxide (ZnO), the material and may be formed by combining them appropriately with a light-transmitting property, such as titanium nitride.

なお本実施形態では、酸化物半導体膜305にLRTAして結晶性を改善した後に第1の導電膜411及び第2の導電膜412を形成している。 In the present embodiment, to form a first conductive film 411 and the second conductive film 412 after by LRTA on the oxide semiconductor film 305 to improve crystallinity. そのため、第1の導電膜411及び第2の導電膜412は、ゲート電極402よりもランプ光に対する反射率が低い材料を用いても構わず、配線又は電極として用いられる導電性材料は酸化物半導体膜305と整合性がよいものであれば実施形態1に挙げた材料に限らない。 Therefore, the first conductive film 411 and the second conductive film 412 is not may be used a low-reflectance material for the lamp light than that of the gate electrode 402, the conductive material used as a wiring or an electrode is an oxide semiconductor not limited to the materials listed embodiment 1 as long as a good consistency with the membrane 305.

なお、本実施形態において、エッチング加工は、プラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。 In the present embodiment, the etching process is plasma etching may be employed (dry etching) or wet etching, but plasma etching is suitable for processing a large area substrate. エッチングガスとしては、CF 、NF 、SF 、CHF などのフッ素系又はCl 、BCl 、SiCl もしくはCCl などを代表とする塩素系ガス、あるいはO のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。 As an etching gas, a CF 4, NF 3, SF 6 , CHF 3 fluorine based or Cl 2, such as, BCl 3, SiCl 4, or a chlorine-based gas typified by such CCl 4 or a gas O 2,, the He an inert gas such as or Ar may be appropriately added. また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 When an etching process by atmospheric pressure discharge, local discharge process is also possible, it is not necessary to form a mask layer on the entire surface of the substrate.

なお、本実施形態のフォトリソグラフィ工程において、レジストを塗布する前に、酸化物半導体膜表面に、膜厚が数nm程度の絶縁膜を形成してもよい。 Incidentally, in the photolithography step of this embodiment, prior to application of the resist, the oxide semiconductor film surface, the film thickness may be an insulating film of about several nm. この工程により酸化物半導体膜とレジストとが直接接触することを回避することが可能であり、レジストに含まれている不純物が酸化物半導体膜中に侵入するのを防止できる。 The process by it is possible to prevent the oxide semiconductor film and the resist are in direct contact, impurities contained in the resist can be prevented from entering the oxide semiconductor film.

以上の工程で、チャネル部の半導体層がエッチングされないボトムゲート型(逆スタガ型ともいう。)の薄膜トランジスタを作製することが出来る。 Or more steps, the semiconductor layer of the channel portion (also referred to as an inverted staggered.) Bottom-gate type that is not etched thin film transistor can be manufactured of. なお、本実施形態では、ボトムゲート型のTFTを作製したが、基板上に設けられた酸化物半導体膜上にゲート絶縁膜を介して形成したゲート電極をLRTAで加熱して、少なくとも酸化物半導体膜のチャネル形成領域の結晶性を改善できるのであればトップゲート型TFTであってもよい。 In the present embodiment, to produce a bottom-gate TFT, and the gate electrode formed through a gate insulating film over the oxide semiconductor film provided on the substrate by heating at LRTA, at least the oxide semiconductor as long as it can improve the crystallinity of the channel formation region of the film may be a top gate type TFT.

本実施形態は、実施形態1、2と適宜組み合わせることができる。 This embodiment can be appropriately combined with the embodiments 1 and 2.
(実施の形態4) (Embodiment 4)
本発明の実施の形態について、図6を用いて説明する。 Embodiments of the present invention will be described with reference to FIG. 本実施の形態は、実施の形態3において、チャネルエッチ型の薄膜トランジスタを有する半導体装置の例である。 This embodiment, in the third embodiment is an example of a semiconductor device having a channel-etched thin film transistor. よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。 Accordingly, repeated description of the same portions or portions having similar functions is omitted.

基板600上にゲート電極層602を形成し、ゲート電極層602を覆うようにゲート絶縁膜603a及びゲート絶縁膜603bを形成する(図6(A)参照)。 Forming a gate electrode layer 602 on the substrate 600, a gate insulating film 603a and the gate insulating film 603b so as to cover the gate electrode layer 602 (see FIG. 6 (A)). ゲート絶縁膜603b上に酸化物半導体膜を形成し、基板表面からLRTAを行い、点線で示す領域にて結晶性が向上した第1の酸化物半導体領域604と、第1の酸化物半導体領域604よりも結晶化が進行していない第2の酸化物半導体領域605を有する酸化物半導体膜を形成する(図6(B)参照)。 A gate insulating film an oxide semiconductor film is formed on 603b, performs LRTA from the substrate surface, the first oxide semiconductor region 604 with improved crystallinity in a region indicated by the dotted line, the first oxide semiconductor region 604 forming an oxide semiconductor film having a second oxide semiconductor region 605 in which crystallization does not progress than (see FIG. 6 (B)). 酸化物半導体膜上にマスク608を設け(図6(C))、フォトリソグラフィ工程を用いて酸化物半導体膜を所望の形状に加工し、酸化物半導体膜609を形成する(図6(D))。 The mask 608 is provided over the oxide semiconductor film (FIG. 6 (C)), an oxide semiconductor film by a photolithography process is processed into a desired shape to form an oxide semiconductor film 609 (FIG. 6 (D) ).

次に、第1の導電膜611及び第2の導電膜612を形成する。 Next, a first conductive film 611 and the second conductive film 612. そして、レジストからなるマスク613を形成する。 Then, a mask 613 made of resist. 図6(E)参照)。 Figure 6 (E) see). 本実施の形態では、第1の導電膜611及び第2の導電膜612として、それぞれチタンとアルミニウムを含む導電膜をスパッタリング法によって形成する。 In this embodiment, as the first conductive film 611 and the second conductive film 612, respectively to form a conductive film containing titanium and aluminum by sputtering.

その後、フォトリソグラフィ工程によりマスク613を用いて所望の形状に加工し、ソース電極又はドレイン電極として機能する第1の導電膜615a、615b、第2の導電膜616a、616bを形成する(図6(F))。 Then, using the mask 613 is processed into a desired shape by a photolithography process, the first conductive film 615a functioning as a source electrode or a drain electrode, 615b, the second conductive film 616a, to form a 616b (FIG. 6 ( F)).

以上の工程で、半導体層におけるチャネル部の一部がエッチングされている薄膜トランジスタを作製することが出来る。 Through the above process, may be part of the channel portion of the semiconductor layer is a thin film transistor being etched.

なお、本実施形態において、酸化物半導体膜と第1の導電膜611の間にn型の酸化物半導体として、例えば、アルミニウムを添加した酸化亜鉛(AlZnO)又はガリウムを添加した酸化亜鉛(GaZnO)からなる導電膜をもう一層設けてもよい。 In the present embodiment, the oxide semiconductor film and the first as an n-type oxide semiconductor between the conductive film 611, for example, zinc oxide added with aluminum-doped zinc oxide (AlZnO) or gallium (Ga ZnO) a conductive film made of may be another layer provided. また、例えば、GaZnO上にTi或いはTi上にGaZnOを形成した積層構造としてもよい。 Further, for example, it may have a stacked structure formed of GaZnO over Ti or Ti on GaZnO. n型の酸化物半導体膜を形成することにより、ソース電極及びドレイン電極となる第1の導電膜611と、酸化物半導体膜との接続を良好にし、接触抵抗を下げることができる。 By forming the n-type oxide semiconductor film, the first conductive film 611 to be a source electrode and a drain electrode, and a good connection between the oxide semiconductor film, it is possible to reduce the contact resistance.

本実施形態は、実施形態1、2と適宜組み合わせることができる。 This embodiment can be appropriately combined with the embodiments 1 and 2.
(実施の形態5) (Embodiment 5)

本実施の形態では、実施形態3又は実施形態4で形成したボトムゲート型の薄膜トランジスタと画素電極が接続された発光装置について図7を用いて説明する。 In this embodiment, a light-emitting device which a bottom gate type thin film transistor and a pixel electrode formed in the embodiment 3 or embodiment 4 is connected will be described with reference to FIG. なお、本実施の形態の薄膜トランジスタはチャネルエッチ型である。 Incidentally, the thin film transistor of this embodiment is a channel etch type.

図7に、駆動回路に用いられるTFTの断面図と、画素部に用いられるTFTの断面図を示す。 Figure 7 shows a cross-sectional view of a TFT used in a driver circuit, a cross-sectional view of a TFT used in a pixel portion. 701は駆動回路に用いられるTFTの断面図に相当し、702は画素部に用いられるTFT断面図に相当し、703は該TFT702によって電流が供給される発光素子の断面図に相当する。 701 corresponds to a cross-sectional view of a TFT used in the driver circuit, 702 is equivalent to the TFT sectional view used in a pixel portion, 703 is a cross-sectional view of a light emitting device current is supplied by the TFT 702. TFT701、702はボトムゲート型である。 TFT701,702 is a bottom-gate type.

駆動回路のTFT701は、基板700上に形成されたゲート電極710と、ゲート電極710を覆っているゲート絶縁膜711と、ゲート絶縁膜711を間に挟んでゲート電極710と重なっている、酸化亜鉛を含む酸化物半導体膜712とを有している。 TFT701 driving circuit includes a gate electrode 710 formed on the substrate 700, a gate insulating film 711 covering the gate electrode 710 overlaps the gate electrode 710 with the gate insulating film 711, zinc oxide and an oxide semiconductor film 712 including. さらにTFT701は、ソース電極またはドレイン電極として機能する第1の導電膜713と、第2の導電膜714とを有している。 Further TFT701 includes a first conductive film 713 functioning as a source electrode and a drain electrode, and a second conductive film 714. なお、第1の導電膜713及び第2の導電膜714は配線層としても機能する。 Note that the first conductive film 713 and the second conductive film 714 also functions as a wiring layer.

図7では、ゲート絶縁膜711が2層の絶縁膜で形成されているが、本発明はこの構成に限定されない。 In Figure 7, the gate insulating film 711 is formed of an insulating film of two layers, the present invention is not limited to this structure. ゲート絶縁膜711が単層または3層以上の絶縁膜で形成されていても良い。 The gate insulating film 711 may be formed of a single layer or three or more layers of insulating films.

また第2の導電膜714は、アルミニウム又はアルミニウムを含む合金で形成されている。 The second conductive film 714 is formed of an alloy containing aluminum or aluminum. そして一対の第2の導電膜714は、酸化物半導体膜712のチャネル形成領域を間に挟んで、向かい合っている。 The pair of the second conductive film 714 is sandwiched between the channel formation region of the oxide semiconductor film 712 is opposed.

また第1の導電膜713は、チタンで形成されている。 The first conductive film 713 is formed of titanium. 第1の導電膜713は必ずしも設ける必要はないが、酸化物半導体膜712と第2の導電膜714との電気的接触特性は良好となる。 Although the first conductive film 713 is not necessarily provided, electrical contact characteristics with the oxide semiconductor film 712 and the second conductive film 714 becomes favorable. また、酸化物半導体膜712中の酸素が第2の導電膜に拡散するのを防止するバリア層としての機能も有する。 Further, also functions as a barrier layer for preventing oxygen in the oxide semiconductor film 712 from diffusing into the second conductive film. その結果、TFTの信頼性を向上させることができる。 As a result, it is possible to improve the reliability of the TFT. なお、酸化物半導体膜は特に何をせずともn型を示すことが知られている。 Note that the oxide semiconductor film is known to show an n-type without particular what. よって、チャネルが形成される第1の酸化物半導体膜には、p型の導電性を付与する不純物を添加し、極力I型(真性半導体)に近づくようにその導電型を制御しておいてもよい。 Therefore, the first oxide semiconductor film in which a channel is formed by adding an impurity imparting p-type conductivity, as much as possible in advance by controlling the conductivity type so as to approach the I-type (intrinsic semiconductor) it may be.

画素部のTFT702は、基板700上に形成されたゲート電極720と、ゲート電極720を覆っているゲート絶縁膜711と、ゲート絶縁膜711を間に挟んでゲート電極720と重なっている、酸化物半導体膜722とを有している。 TFT702 the pixel portion includes a gate electrode 720 formed on a substrate 700, a gate insulating film 711 covering the gate electrode 720 overlaps the gate electrode 720 with the gate insulating film 711, an oxide and a semiconductor film 722. さらにTFT702は、ソース電極またはドレイン電極として機能する一対の第1の導電膜723と、第2の導電膜724とを有している。 Further TFT702 includes a first conductive film 723 of the pair serving as a source electrode and a drain electrode, and a second conductive film 724.

また第2の導電膜724は、アルミニウム又はアルミニウムを含む合金で形成されている。 The second conductive film 724 is formed of an alloy containing aluminum or aluminum. そして一対の第2の導電膜724は、酸化物半導体膜722のチャネルが形成される領域を間に挟んで、向かい合っている。 The pair of the second conductive film 724, in between the region where a channel of the oxide semiconductor film 722 is formed is opposed.

また第1の導電膜723は、チタンで形成されている。 The first conductive film 723 is formed of titanium. 第1の導電膜723は必ずしも設ける必要はないが、酸化物半導体膜722との電気的接触特性は良好となる。 The first conductive film 723 but is not necessarily provided, electrical contact characteristics with the oxide semiconductor film 722 becomes favorable. また、酸化物半導体膜722中の酸素が第2の導電膜724に拡散するのを防止するバリア層としての機能も有する。 Further, also functions as a barrier layer for preventing oxygen in the oxide semiconductor film 722 from diffusing into the second conductive film 724. その結果、TFTの信頼性を向上させることができる。 As a result, it is possible to improve the reliability of the TFT. なお、酸化物半導体膜722は特に何をせずともn型を示すことが知られている。 Incidentally, it is known to exhibit an oxide semiconductor film 722 is n-type without particular what. よって、チャネルが形成される第1の酸化物半導体膜には、p型の導電性を付与する不純物を添加し、極力I型に近づくようにその導電型を制御しておいてもよい。 Therefore, the first oxide semiconductor film in which a channel is formed by adding an impurity imparting p-type conductivity, as much as possible may have been controlling the conductivity type so as to approach the I type.

また、TFT701、702を覆うように、絶縁膜からなる第1のパッシベーション膜740、第2のパッシベーション膜741が形成されている。 Also, so as to cover the TFTs 701 and 702, the first passivation film 740 made of an insulating film, a second passivation film 741 is formed. 第1のパッシベーション膜740及び第2のパッシベーション膜741は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。 The first passivation film 740 and the second passivation film 741, a thin film formation method such as a plasma CVD method or a sputtering method, silicon nitride, silicon oxide, silicon nitride oxide, silicon oxynitride, aluminum oxynitride, or aluminum oxide, , diamond-like carbon (DLC), carbon containing nitrogen (CN), can be formed using other insulating materials. TFT701、702を覆うパッシベーション膜は2層に限らず、単層であっても良いし、3層以上であっても良い。 A passivation film covering the TFT701,702 is not limited to two layers, it may be a single layer, or may be three or more layers. 例えば第1のパッシベーション膜740を窒化珪素、第2のパッシベーション膜741を酸化珪素で形成することができる。 For example, the first passivation film 740 of silicon nitride, can be a second passivation film 741 is formed of silicon oxide. 窒化珪素または窒化酸化珪素でパッシベーション膜を形成することで、外部からの不純物が半導体素子内に侵入するのを防いだり、TFT701、702が水分などの影響により、劣化するのを防ぐことができる。 Silicon nitride or silicon nitride oxide by forming a passivation film, it is possible to prevent Dari prevent impurities from the outside from entering the semiconductor element, due to the effects of TFT701,702 moisture, from deteriorating. 本実施の形態では、第1のパッシベーション膜740及び第2のパッシベーション膜741は同チャンバー内でガス切り替えを行い連続的に形成した。 In this embodiment, the first passivation film 740 and the second passivation film 741 is formed continuously performed gas switching in the same chamber.

次いで、第2の導電膜724の一方を、発光素子703の画素電極730に接続している。 Then, one of the second conductive film 724, are connected to the pixel electrode 730 of the light emitting element 703.

次いで、絶縁層729(隔壁、土手、バンク層とも呼ばれる)を選択的に形成する。 Then selectively forming an insulating layer 729 (partition wall, bank, also referred to as bank layer). 絶縁層729は、画素電極730上に開口部を有するように形成し、第2パッシベーション膜741を覆って形成する。 Insulating layer 729 is formed to have an opening on the pixel electrode 730 is formed to cover the second passivation film 741. 本実施の形態では、絶縁層729を全面を覆うように形成し、レジスト等のマスクによって、エッチングする。 In this embodiment, the insulating layer 729 is formed so as to cover the entire surface, the resist mask or the like and etching.

絶縁層729は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン系の絶縁材料、珪素と結合している水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。 Insulating layer 729, silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride or another inorganic insulating material; silicon using a siloxane-based material is formed as a starting material, oxygen, compounds consisting of hydrogen inorganic siloxane based insulating material, is hydrogen bonded to silicon may be formed of an insulating material of an organic siloxane substituted by an organic group such as methyl or phenyl having a Si-O-Si bond among. アクリル樹脂、ポリイミド樹脂等の感光性、非感光性の材料を用いて形成してもよい。 Acrylic resin, photosensitive polyimide resin, may be formed using a non-photosensitive material. 絶縁層729は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層731、対向電極732の被覆性が向上する。 Insulating layer 729 preferably has a shape in which a curvature radius changes continuously, an electroluminescent layer 731 is formed on the coating of the counter electrode 732 is improved.

次いで、画素電極730上に接するように、電界発光層731が形成される。 Then, in contact over the pixel electrode 730, the electroluminescent layer 731 is formed. 電界発光層731として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。 As the electroluminescent layer 731, a red (R), green (G), a material that exhibits light emission of blue (B), it is selectively formed by an evaporation method using respective evaporation mask. 赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。 Red (R), green (G), materials showing light emission of the blue (B) are similar color filters (such as low-molecular or polymer material) can also be formed by a droplet discharge method without using the case mask both, it preferred since it is possible to separately colored RGB. なお、RGBによる三色の組合せの他に、エメラルドグリーンを加えた四色としてもよい。 In addition to the three colors of a combination according to RGB, it may be four colors plus emerald green. また、朱色を加えてもよい。 In addition, it may be added to the vermilion. また、白色発光するEL素子を含む画素を組み合わせても良い。 It is also possible to combine the pixel including an EL element that emits white light.

該電界発光層731に接するように対向電極732が形成されている。 Counter electrode 732 is formed in contact with the electric field light emitting layer 731. なお発光素子703は陽極と陰極とを有しているが、いずれか一方を画素電極、他方を対向電極として用いる。 Note the light emitting element 703 has the anode and the cathode, or using one of the pixel electrodes, and the other as a counter electrode. こうして、発光素子を用いた表示機能を有する発光装置が完成する。 Thus, the light emitting device is completed with a display function using a light emitting element.

本発明では、酸化物半導体膜のチャネル形成領域は少なくとも結晶化された領域を含むため、非晶質珪素膜を用いたTFTに比べて高い移動度のTFTを得ることができる。 In the present invention, the channel formation region of the oxide semiconductor film to include a region that is at least the crystallization, it is possible to obtain a high mobility TFT as compared to a TFT using an amorphous silicon film. また、結晶性珪素膜を用いたTFTに比べて結晶化工程が低温で済むため、プロセスとして安価である。 Furthermore, the crystallization process than the TFT using a crystalline silicon film because it requires low temperatures, is inexpensive as a process.

本実施形態は、実施形態1〜4と適宜組み合わせることができる。 This embodiment can be appropriately combined with the embodiments 1-4.
(実施の形態6) (Embodiment 6)

本実施の形態では、本発明を適用したボトムゲート型の薄膜トランジスタからなる半導体素子と画素電極が接続された液晶表示装置について図13〜図18を用いて説明する。 In this embodiment, description will be given of a liquid crystal display device in which a semiconductor element and a pixel electrode made of a bottom gate type thin film transistor according to the present invention is connected with a 13 to 18. なお、第2のパッシベーション膜741までの形成については、実施の形態5を参照することができるため、図7と同一の符号を付し説明について省略する。 Incidentally, omitted for the formation of up to the second passivation film 741, it is possible to refer to the fifth embodiment, description denoted by the same reference numerals as in FIG. 7.

図13(A)のように、第2のパッシベーション膜741を形成後、該第2のパッシベーション膜741を覆って、絶縁層1329を形成する。 As shown in FIG. 13 (A), the post-forming the second passivation film 741, covering the second passivation film 741, the insulating layer 1329.

次いで、コンタクトホールを介して第2の導電膜714、724とそれぞれ接続する配線1371、1372、1373、1374を形成する。 Then, a wiring 1371,1372,1373,1374 respectively connecting the second conductive film 714, 724 through the contact hole. そして、第2の導電膜724は、配線1374を介して液晶素子1303の画素電極1330に電気的に接続している。 Then, the second conductive film 724 is electrically connected to the pixel electrode 1330 of the liquid crystal element 1303 via the wiring 1374. 画素電極1330は、透過型の液晶表示パネルを作製する場合には、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。 Pixel electrode 1330, the case of manufacturing a transmissive liquid crystal display panel, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide or the like can be used things. 勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO)なども用いることができる。 Of course, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO) may also be used. また、反射型の表示パネルを作製する場合には、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。 Further, in the case of manufacturing the display panel of the reflection type, a metallic thin film having a reflective property, titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, and conductive alloy thereof or the like can be used. 画素電極1330は、蒸着法、スパッタ法、CVD法、印刷法または液滴吐出法などを用いて形成することができる。 Pixel electrode 1330 can be formed using vapor deposition, sputtering, CVD, or the like printing method or a droplet discharge method.

また画素電極1330上に接するように、配向膜1331が形成されている。 Also in contact over the pixel electrode 1330, an alignment film 1331 is formed. 一方、画素電極1330を間に挟んで第1の基板700と向かい合っている第2の基板1340の下には、対向電極1341と、配向膜1342が順に積層されている。 On the other hand, under the second substrate 1340 that faces the first substrate 700 sandwiched between the pixel electrode 1330, and counter electrode 1341, an alignment film 1342 are stacked in this order. そして、画素電極1330及び配向膜1331と、対向電極1341及び配向膜1342との間に液晶1343が設けられており、画素電極1330と液晶1343と対向電極1341とが重なり合っている部分が液晶素子1303に相当する。 Then, a pixel electrode 1330 and the orientation film 1331, a liquid crystal 1343 is provided between the counter electrode 1341 and an orientation film 1342, part liquid crystal element are overlapped with the pixel electrode 1330 and the liquid crystal 1343 and the counter electrode 1341 1303 It corresponds to. なお、画素電極1330は、図13(B)に示すように、TFT702上に延設して形成してもよい。 Note that the pixel electrode 1330, as shown in FIG. 13 (B), may be formed extending onto TFT 702. 酸化物半導体膜は可視光に対して透光性を有するため、第1の導電膜713、723及び第2の導電膜714、724に透光性を有するインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを含む透明導電膜を用いた場合、画素部の開口率を上げることができる。 Since the oxide semiconductor film having a light-transmitting property with respect to visible light, indium tin oxide having a light transmitting property in the first conductive film 713, 723 and the second conductive film 714, 724 (ITO), silicon oxide indium tin oxide containing (ITSO), organic indium, organotin, zinc oxide, in the case of using a transparent conductive film including titanium nitride, it is possible to increase the aperture ratio of the pixel portion.

なお、画素電極1330と対向電極1341との距離(セルギャップ)は、スペーサ1361によって制御されている。 The distance between the pixel electrode 1330 and the counter electrode 1341 (a cell gap) is controlled by a spacer 1361. 図13(A)では、第1の基板700側に設けられた絶縁膜を所望の形状に加工することでスペーサ1361を形成しているが、別途用意した球状のスペーサを、配向膜1331上に分散して、セルギャップの制御を行うようにしても良い。 In FIG. 13 (A), the has an insulating film provided on the first substrate 700 side to form a spacer 1361 by processing into a desired shape, a spherical spacer which is separately prepared, on the alignment film 1331 dispersed, it may be performed to control the cell gap. 1362はシール材に相当し、シール材1362によって、液晶1343を第1の基板700と第2の基板1340の間に封止することができる。 1362 corresponds to a sealing material, a sealing material 1362, it is possible to seal the liquid crystal 1343 between the first substrate 700 and the second substrate 1340.

また第1の基板700の、TFT701及びTFT702が形成されていない面に、偏光板1350が設けられている。 The first substrate 700, the surface is not formed TFT701 and TFT 702, a polarizing plate 1350 is provided. また、第2の基板1340の、対向電極1341が形成されている面とは逆の面に、偏光板1351が設けられている。 Further, the second substrate 1340, the surface on which the counter electrode 1341 is formed on the opposite surface, the polarizing plate 1351 is provided. なお本発明の液晶表示装置は、配向膜及び偏光板の数及び設ける位置については、図13(A)に示す構成に限定されない。 Incidentally liquid crystal display device of the present invention, the number and formation position of the alignment film and a polarizing plate is not limited to the configuration shown in FIG. 13 (A).

本発明では、少なくとも酸化物半導体膜のチャネル形成領域における結晶性が改善されているので、非晶質珪素膜を用いたTFTに比べて高い移動度のTFTを得ることができる。 In the present invention, since the crystallinity in the channel formation region of at least the oxide semiconductor film is improved, it is possible to obtain a high mobility TFT as compared to a TFT using an amorphous silicon film. また、結晶性珪素膜を用いたTFTに比べて結晶化工程が低温で済むため、プロセスとして安価である。 Furthermore, the crystallization process than the TFT using a crystalline silicon film because it requires low temperatures, is inexpensive as a process. さらに、ランプ加熱により選択的に酸化物半導体膜の結晶性を高めているため、酸化物半導体膜全体を結晶化するのに比べて結晶化にかかる時間を短縮できる。 Furthermore, since the increased crystallinity of selectively oxide semiconductor film by lamp heating can shorten the time required for crystallization in comparison to crystallization of the entire oxide semiconductor film. そのため、歩留まりを高めることができる。 Therefore, yield can be increased. また、結晶化を選択的に行う且つ短時間で行うため、基板のシュリンクが起きにくく、樹脂基板等の比較的融点の低い基板を用いることができる。 Also, since crystallization is performed selectively performed in a short time, shrinkage of the substrate is less likely to occur, it is possible to use a relatively low melting point substrates such as a resin substrate. そのため、低コストでTFTを作製することができる。 Therefore, a TFT can be manufactured at low cost.

また、チャネル形成領域は可視光を吸収しないため、不要な光キャリアが発生しない。 Further, the channel forming region because it does not absorb visible light, unnecessary light carriers are not generated. そのため、耐光性に優れたTFTを形成することができる。 Therefore, it is possible to form an excellent TFT light resistance.

次に、本発明の液晶表示装置が有する画素の別の構成について説明する。 Next, a description will be given of another structure of a pixel where the liquid crystal display device of the present invention. 図14(A)に、画素の回路図の一形態を、図14(B)に図14(A)に対応する画素の断面構造の一形態を示す。 In FIG. 14 (A), illustrating one embodiment of a circuit diagram of a pixel, one embodiment of a sectional structure of the pixel corresponding to FIG. 14 (A) in FIG. 14 (B).

図14(A)、図14(B)において、1501は画素へのビデオ信号の入力を制御するためのスイッチング用TFTに相当し、1502は液晶素子に相当する。 FIG. 14 (A), the in FIG. 14 (B), 1501 corresponds to a switching TFT for controlling input of a video signal to the pixel, 1502 corresponds to the liquid crystal element. 具体的には、スイッチング用TFT1501を介して画素に入力されたビデオ信号の電位が、液晶素子1502の画素電極に供給される。 Specifically, the potential of the video signal inputted to the pixel through the switching TFT1501 is supplied to the pixel electrode of the liquid crystal element 1502. なお1503は、スイッチング用TFT1501がオフのときに液晶素子1502の画素電極と対向電極の間の電圧を保持するための容量素子に相当する。 Note 1503 corresponds to the capacitor for switching TFT1501 holds a voltage between the pixel electrode and the counter electrode of the liquid crystal element 1502 in the off.

具体的には、スイッチング用TFT1501は、ゲート電極が走査線Gに接続されており、ソース領域とドレイン領域が、一方は信号線Sに、他方は液晶素子1502の画素電極1504に接続されている。 Specifically, the switching TFT1501 has a gate electrode is connected to the scanning line G, the source and drain regions, one in the signal line S, the other is connected to a pixel electrode 1504 of the liquid crystal element 1502 . 容量素子1503が有する2つの電極は、一方が液晶素子1502の画素電極1504に接続され、他方に一定の電位、望ましくは対向電極と同じ高さの電位が供給されている。 Two electrodes of the capacitor 1503, one of which is connected to the pixel electrode 1504 of the liquid crystal element 1502, a constant potential to the other, preferably the potential of the same height as the counter electrode is supplied.

なお、図14(A)、図14(B)では、スイッチング用TFT1501が直列に接続され、なおかつゲート電極1510が接続された複数のTFTが酸化物半導体膜1512を共有しているような構成を有する、マルチゲート構造となっている。 Incidentally, FIG. 14 (A), the in FIG. 14 (B), the switching TFT TFT1501 are connected in series, yet the structure where a plurality of a TFT gate electrode 1510 is connected share an oxide semiconductor film 1512 It has, and has a multi-gate structure. マルチゲート構造とすることで、スイッチング用TFT1501のオフ電流を低減させることができる。 With multi-gate structure, it is possible to reduce the off current of the switching TFT 1501. 具体的に図14(A)、図14(B)ではスイッチング用TFT1501が2つのTFTが直列に接続されたような構成を有しているが、3つ以上のTFTが直列に接続され、なおかつゲート電極が接続されたようなマルチゲート構造であっても良い。 Specifically, FIG. 14 (A), the although FIG 14 (B) In switching TFT1501 are two TFT has a structure as connected in series, three or more TFT are connected in series, yet gate electrode may be a multi-gate structure such as are connected. また、スイッチング用TFTは必ずしもマルチゲート構造である必要はなく、ゲート電極とチャネル形成領域が一つずつ通常のシングルゲート構造のTFTであっても良い。 Further, the switching TFT is not necessarily a multi-gate structure, the gate electrode and the channel formation region may be a TFT of one by one conventional single-gate structure.

次に、本発明の液晶表示装置が有するTFTの、図13、図14とは異なる形態について説明する。 Next, the TFT included in the liquid crystal display device of the present invention, FIG. 13, a description will be given different forms and FIG. 図15に、駆動回路に用いられるTFTの断面図と、画素部に用いられるTFTの断面図を示す。 15 shows a cross-sectional view of a TFT used in a driver circuit, a cross-sectional view of a TFT used in a pixel portion. 2301は駆動回路に用いられるTFTの断面図に相当し、2302は画素部に用いられるスイッチング用TFTの断面図に相当し、2303は液晶素子の断面図に相当する。 2301 corresponds to a cross-sectional view of a TFT used in the driver circuit, 2302 corresponds to a cross-sectional view of a switching TFT used in a pixel portion, 2303 is a cross-sectional view of a liquid crystal element.

駆動回路のTFT2301と画素部のTFT2302は、基板2300上に形成されたゲート電極2310、2320と、ゲート電極2310、2320を覆っているゲート絶縁膜2311と、ゲート絶縁膜2311を間に挟んでゲート電極2310、2320と重なっている、チャネル形成領域に少なくとも結晶化した領域を有する酸化物半導体膜2312、2322とをそれぞれ有している。 TFT2302 of TFT2301 the pixel portion of the driving circuit includes a gate electrode 2310,2320 formed on the substrate 2300, the gate insulating film 2311 covering the gate electrode 2310,2320, with the gate insulating film 2311 Gate overlaps with the electrode 2310,2320, each have an oxide semiconductor film 2312,2322 having an area at least crystallized in a channel formation region. そして、酸化物半導体膜2312、2322のチャネル形成領域を覆うように、絶縁膜で形成されたチャネル保護膜2390、2391が形成されている。 Then, so as to cover the channel formation region of the oxide semiconductor film 2312,2322, channel protective film 2390,2391 formed of an insulating film is formed. チャネル保護膜2390、2391は、TFT2301、2302の作製工程において、酸化物半導体膜2312、2322のチャネル形成領域がエッチングされてしまうのを防ぐために設ける。 Channel protective film 2390,2391, in a manufacturing process of TFT2301,2302, the channel formation region of the oxide semiconductor film 2312,2322 are provided in order to prevent from being etched. さらにTFT2301、2302は、ソース電極またはドレイン電極として機能する一対の第1の導電膜2313、2323と、第2の導電膜2314、2324とを有している。 Further TFT2301,2302 includes a first conductive film 2313,2323 pair serving as a source electrode and a drain electrode, and a second conductive film 2314,2324. なお、第1の導電膜2313、2323及び第2の導電膜2314、2324は配線層としても機能する。 Note that the first conductive film 2313,2323 and the second conductive film 2314,2324 also functions as a wiring layer.

図15では、ゲート絶縁膜2311が2層の絶縁膜で形成されているが、本発明はこの構成に限定されない。 In Figure 15, the gate insulating film 2311 is formed of an insulating film of two layers, the present invention is not limited to this structure. ゲート絶縁膜2311が単層または3層以上の絶縁膜で形成されていても良い。 The gate insulating film 2311 may be formed with a single layer or three or more layers of insulating films.

また第2の導電膜2314、2324は、アルミニウム又はアルミニウムを含む合金で形成されている。 The second conductive film 2314,2324 are formed of an alloy containing aluminum or aluminum. そして一対の第2の導電膜2314、2324は、酸化物半導体膜2322のチャネルが形成される領域を間に挟んでそれぞれ向かい合っている。 The second conductive film 2314,2324 pair is opposed respectively interposed therebetween a region where a channel of the oxide semiconductor film 2322 is formed.

また第1の導電膜2313、2323は、チタンで形成されている。 The first conductive film 2313,2323 are formed of titanium. 第1の導電膜2313、2323は必ずしも設ける必要はないが、酸化物半導体膜2312、2322との電気的接触特性は良好となる。 The first conductive film 2313,2323 but is not necessarily provided, electrical contact characteristics with the oxide semiconductor film 2312,2322 becomes good. また、酸化物半導体膜2312、2322中の酸素が第2の導電膜2314、2324に拡散するのを防止するバリア層としての機能も有する。 Further, also functions as a barrier layer for preventing oxygen in the oxide semiconductor film 2312,2322 from diffusing to the second conductive film 2314,2324. その結果、TFTの信頼性を向上させることができる。 As a result, it is possible to improve the reliability of the TFT. なお、酸化物半導体膜2312、2322は特に何をせずともn型を示すことが知られている。 Note that the oxide semiconductor film 2312,2322 are particularly known to exhibit n-type without anything. よって、チャネルが形成される酸化物半導体膜には、p型の導電性を付与する不純物を添加し、極力I型に近づくようにその導電型を制御しておいてもよい。 Therefore, the oxide semiconductor film in which a channel is formed by adding an impurity imparting p-type conductivity, as much as possible may have been controlling the conductivity type so as to approach the I type.

また、TFT2301、2302を覆うように、絶縁膜からなる第1のパッシベーション膜2380、第2のパッシベーション膜2381が形成されている。 Moreover, to cover the TFT2301,2302, first passivation film 2380 made of an insulating film, a second passivation film 2381 is formed. 第1のパッシベーション膜2380及び第2のパッシベーション膜2381は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。 The first passivation film 2380 and the second passivation film 2381, a thin film formation method such as a plasma CVD method or a sputtering method, silicon nitride, silicon oxide, silicon nitride oxide, silicon oxynitride, aluminum oxynitride, or aluminum oxide, , diamond-like carbon (DLC), carbon containing nitrogen (CN), can be formed using other insulating materials. TFT2301、2302を覆うパッシベーション膜は2層に限らず、単層であっても良いし、3層以上であっても良い。 A passivation film covering the TFT2301,2302 is not limited to two layers, it may be a single layer, or may be three or more layers. 例えば第1のパッシベーション膜2380を窒化珪素、第2のパッシベーション膜2381を酸化珪素で形成することができる。 For example, the first passivation film 2380 of silicon nitride, can be a second passivation film 2381 is formed of silicon oxide. 窒化珪素または窒化酸化珪素でパッシベーション膜を形成することで、外部からの不純物が半導体素子内に侵入するのを防いだり、TFT2301、2302が水分などの影響により、劣化するのを防ぐことができる。 Silicon nitride or silicon nitride oxide by forming a passivation film, it is possible to prevent Dari prevent impurities from the outside from entering the semiconductor element, due to the effects of TFT2301,2302 moisture, from deteriorating. 本実施の形態では、第1のパッシベーション膜2380及び第2のパッシベーション膜2381は同チャンバー内でガス切り替えを行い連続的に形成した。 In this embodiment, the first passivation film 2380 and the second passivation film 2381 is formed continuously performed gas switching in the same chamber.

次いで、第2のパッシベーション膜2381を覆って、絶縁層2329を形成する。 Then, over the second passivation film 2381, the insulating layer 2329. そして、コンタクトホールを介して第2の導電膜2314、2324とそれぞれ接続する配線2371、2372、2373、2374を形成する。 Then, a wiring 2371,2372,2373,2374 respectively connecting the second conductive film 2314,2324 via a contact hole. そして、第2の導電膜2324は、配線2374を介して液晶素子2303の画素電極2330に電気的に接続している。 Then, the second conductive film 2324 is electrically connected to the pixel electrode 2330 of the liquid crystal element 2303 via the wiring 2374.

また、画素電極2330上に接するように、配向膜2331が形成されている。 Also, in contact over the pixel electrode 2330, an alignment film 2331 is formed. 一方、画素電極2330を間に挟んで第1の基板2300と向かい合っている第2の基板2340上には、対向電極2341と、配向膜2342が順に積層されている。 On the other hand, on the second substrate 2340 that faces the first substrate 2300 sandwiched between the pixel electrode 2330 and the counter electrode 2341, an alignment film 2342 are stacked in this order. そして、画素電極2330及び配向膜2331と、対向電極2341及び配向膜2342との間に液晶2343が設けられており、画素電極2330と液晶2343と対向電極2341とが重なり合っている部分が液晶素子2303に相当する。 Then, a pixel electrode 2330 and the orientation film 2331, the counter electrode 2341 and an orientation film 2342 crystal 2343 is provided between the pixel electrode 2330 and the liquid crystal 2343 and the counter electrode 2341 and the portion overlaps the liquid crystal element 2303 It corresponds to. なお、画素電極は、TFT上に延設して形成してもよい。 The pixel electrode may be formed to extend on for the TFT. 第1の導電膜及び第2の導電膜に透光性を有するインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを含む透明導電膜を用いた場合、画素部の開口率を上げることができる。 Indium tin oxide having a light transmitting property in the first conductive film and the second conductive film (ITO), indium tin oxide containing silicon oxide (ITSO), organic indium, organotin, zinc oxide, titanium nitride, or the like when using a transparent conductive film containing, it can increase the aperture ratio of the pixel portion.

なお、画素電極2330と対向電極2341との距離(セルギャップ)は、スペーサ2361によって制御されている。 The distance between the pixel electrode 2330 and the counter electrode 2341 (a cell gap) is controlled by a spacer 2361. 図15では、絶縁膜を所望の形状に加工することでスペーサ2361を形成しているが、別途用意した球状のスペーサを、配向膜2331上に分散して、セルギャップの制御を行うようにしても良い。 In Figure 15, but it forms a spacer 2361 by processing an insulating film into a desired shape, a spherical spacer which is separately prepared, dispersed on the alignment film 2331, so as to perform control of the cell gap it may be. 2362はシール材に相当し、シール材2362によって、液晶2343を第1の基板2300と第2の基板2340の間に封止することができる。 2362 corresponds to a sealing material, a sealing material 2362, it is possible to seal the liquid crystal 2343 between the first substrate 2300 of the second substrate 2340.

また第1の基板2300の、TFT2301及びTFT2302が形成されている面とは逆の面に、偏光板2350が設けられている。 The first substrate 2300, the surface opposite to the surface on which TFT2301 and TFT2302 are formed, a polarizing plate 2350 is provided. また、第2の基板2340の、対向電極2341が形成されている面とは逆の面に、偏光板2351が設けられている。 Further, the second substrate 2340, the surface on which the counter electrode 2341 is formed on the opposite surface, the polarizing plate 2351 is provided. なお本発明の液晶表示装置は、配向膜及び偏光板の数及び設ける位置については、図15に示す構成に限定されない。 Incidentally liquid crystal display device of the present invention, the number and formation position of the alignment film and a polarizing plate is not limited to the configuration shown in FIG. 15.

次に、本発明の液晶表示装置に用いられる素子基板の構成を示す。 Next, a liquid crystal display device element substrate used in construction of the present invention.

図16に、信号線駆動回路6013のみを別途形成し、第1の基板6011上に形成された画素部6012と接続している素子基板の形態を示す。 16, separately forming only the signal line driver circuit 6013, shows a mode of an element substrate is connected to the pixel portion 6012 formed over a first substrate 6011. 画素部6012及び走査線駆動回路6014は、少なくともチャネル形成領域に結晶化された領域を含む酸化物半導体膜を有するTFTを用いて形成する。 Pixel portion 6012 and the scan line driver circuit 6014 are each formed using a TFT including an oxide semiconductor film including a region that is crystallized in at least a channel formation region. 非晶質珪素膜を用いるTFTよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。 By forming the signal line driver circuit transistor high mobility can be obtained than a TFT using an amorphous silicon film, to stabilize the operation of the high signal-line drive circuit driving frequency is required than the scanning line driving circuit be able to. なお、信号線駆動回路6013は、単結晶シリコンの半導体を用いたトランジスタ、多結晶の半導体を用いたTFT、またはSOIを用いたトランジスタであっても良い。 Note that the signal line driver circuit 6013, a transistor using a single crystal silicon semiconductor, or a transistor using a TFT or SOI, a semiconductor polycrystal. 画素部6012と、信号線駆動回路6013と、走査線駆動回路6014とに、それぞれ電源の電位、各種信号等が、FPC6015を介して供給される。 The pixel portion 6012, the signal line driver circuit 6013, and the scan line driver circuit 6014, each supplied with potential of a power source, various signals, and the like are supplied through the FPC 6015.

なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。 Note that the signal line driver circuit and the scan line driver circuit may both be formed over the same substrate as the pixel portion.

また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に張り合わせる必要はなく、例えばFPC上に張り合わせるようにしても良い。 Further, when a driver circuit is separately formed, not necessarily a substrate over which the driver circuit is formed, need not pasted on the substrate on which the pixel portion is formed, for example, it may be pasted on the FPC. 図17(A)に、信号線駆動回路6023のみを別途形成し、第1の基板6021上に形成された画素部6022及び走査線駆動回路6024と接続している素子基板の形態を示す。 Figure 17 (A), the signal line driver circuit 6023 only is formed separately showing the configuration of a first formed on the substrate 6021 pixel portion 6022 and the element substrate is connected to the scan line driver circuit 6024. 画素部6022及び走査線駆動回路6024は、少なくともチャネル形成領域に結晶化された領域を含む酸化物半導体膜を用いたTFTによって形成する。 A pixel portion 6022 and the scan line driver circuit 6024 is formed by TFT including an oxide semiconductor film including a region that is crystallized in at least a channel formation region. 信号線駆動回路6023は、FPC6025を介して画素部6022と接続されている。 A signal line driver circuit 6023 is connected to the pixel portion 6022 via an FPC 6025. 画素部6022と、信号線駆動回路6023と、走査線駆動回路6024とに、それぞれ電源の電位、各種信号等が、FPC6025を介して供給される。 The pixel portion 6022, the signal line driver circuit 6023, and the scan line driver circuit 6024, each supplied with potential of a power source, various signals, and the like are supplied through the FPC 6025.

また、信号線駆動回路の一部のみまたは走査線駆動回路の一部のみを、少なくともチャネル形成領域に結晶化された領域を含む酸化物半導体膜を有するTFTを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。 Further, only a portion of some or only the scan line driver circuit in the signal line driver circuit, on the same substrate as a pixel portion by using a TFT including an oxide semiconductor film including a region that is crystallized in at least a channel formation region formed, it may be connected remainder separately formed and then the electrically pixel portion. 図17(B)に、信号線駆動回路が有するアナログスイッチ6033aを、画素部6032、走査線駆動回路6034と同じ第1の基板6031上に形成し、信号線駆動回路が有するシフトレジスタ6033bを別途異なる基板に形成して基板6031に貼り合わせる素子基板の形態を、図17(B)に示す。 In FIG. 17 (B), an analog switch 6033a included in the signal line driver circuit, a pixel portion 6032, formed on the same first substrate 6031 and a scan line driver circuit 6034, a separate shift register 6033b included in the signal line driver circuit the form of the element substrate bonded to the substrate 6031 are formed on different substrates, shown in FIG. 17 (B). 画素部6032及び走査線駆動回路6034は、少なくともチャネル形成領域に結晶化された領域を含む酸化物半導体膜を有するTFTを用いて形成する。 A pixel portion 6032 and the scan line driver circuit 6034 are each formed using a TFT including an oxide semiconductor film including a region that is crystallized in at least a channel formation region. 信号線駆動回路が有するシフトレジスタ6033bは、FPC6035を介して画素部6032と接続されている。 Shift register 6033b included in the signal line driver circuit is connected to the pixel portion 6032 via an FPC 6035. 画素部6032と、信号線駆動回路に含まれるアナログスイッチ6033a、シフトレジスタ6033bと、走査線駆動回路6034とに、それぞれ電源の電位、各種信号等が、FPC6035を介して供給される。 The pixel portion 6032, the analog switch 6033a included in the signal line driver circuit, a shift register 6033b, and the scan line driver circuit 6034, each supplied with potential of a power source, various signals, and the like are supplied through the FPC 6035.

図16、図17に示すように、本発明の液晶表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、少なくともチャネル形成領域に結晶化された領域を含む酸化物半導体膜を有するTFTを用いて形成することができる。 As shown in FIG. 16, FIG. 17, the liquid crystal display device of the present invention, some or all of the driving circuits, on the same substrate as a pixel portion, an oxide semiconductor including a region that is crystallized in at least a channel formation region it can be formed by using a TFT having a membrane.

なお、別途形成した基板の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法やワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。 Note that a connection method of a separately formed substrate is not particularly limited, COG (Chip On Glass) method, a wire bonding method, or the like can be used TAB (Tape Automated Bonding) method. また接続する位置は、電気的な接続が可能であるならば、図18に示した位置に限定されない。 Further, a connection position, if electrical connection is possible, but is not limited to the position shown in FIG. 18. また、コントローラ、CPU、メモリ等を別途形成し、接続するようにしても良い。 The controller, CPU, separately to form a memory or the like, may be connected.

なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。 Note that a signal line driver circuit used in the present invention is not limited to a mode including only a shift register and an analog switch. シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。 In addition to the shift register and the analog switch, a buffer, a level shifter, or a source follower and the like, it may also have other circuits. また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。 The shift register and the analog switch are not necessarily provided, for example to instead of the shift register may use another circuit capable of selecting a signal line such as a decoder circuit, using latches or the like instead of the analog switch and it may be.

図18(A)に本発明を適用した液晶表示装置のブロック図を示す。 Figure 18 shows a block diagram of a liquid crystal display device according to the present invention in (A). 図18(A)に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部801と、各画素を選択する走査線駆動回路802と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路803とを有する。 The liquid crystal display device shown in FIG. 18 (A) control a pixel portion 801 including a plurality of pixels each including a liquid crystal element, a scan line driver circuit 802 for selecting each pixel, a video signal input to the selected pixel and a signal line driver circuit 803 to.

図18(A)において信号線駆動回路803は、シフトレジスタ804、アナログスイッチ805を有している。 The signal line driver circuit 803 in FIG. 18 (A) shift register 804 and an analog switch 805. シフトレジスタ804には、クロック信号(CLK)、スタートパルス信号(SP)が入力されている。 The shift register 804, the clock signal (CLK), the start pulse signal (SP) are inputted. クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ804においてタイミング信号が生成され、アナログスイッチ805に入力される。 When the clock signal (CLK) and a start pulse signal (SP) are inputted, a timing signal is generated in the shift register 804, are input to the analog switch 805.

またアナログスイッチ805には、ビデオ信号(video signal)が与えられている。 Further to the analog switch 805, a video signal (video Signal) is given. アナログスイッチ805は入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。 Analog switch 805 samples the video signal according to the timing signal input, supplied to a signal line of the next stage.

次に、走査線駆動回路802の構成について説明する。 Next, the configuration of the scanning line driving circuit 802. 走査線駆動回路802は、シフトレジスタ806、バッファ807を有している。 Scanning line drive circuit 802 includes a shift register 806, and a buffer 807. また場合によってはレベルシフタを有していても良い。 It may also have a level shifter in some cases. 走査線駆動回路802において、シフトレジスタ806にクロック信号(CLK)及びスタートパルス信号(SP)が入力されることによって、選択信号が生成される。 In the scan line driver circuit 802, by the clock signal to the shift register 806 (CLK) and a start pulse signal (SP) are input, a selection signal is generated. 生成された選択信号はバッファ807において緩衝増幅され、対応する走査線に供給される。 The generated selection signal is buffered and amplified by the buffer 807, it is supplied to a corresponding scan line. 走査線には、1ライン分の画素のトランジスタのゲートが接続されている。 The scanning line, gates of transistors in pixels of one line are connected. そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファ807は大きな電流を流すことが可能なものが用いられる。 Since must be turned ON simultaneously the transistors in the pixels of one line, the buffer 807 which can feed a large current is used.

フルカラーの液晶表示装置で、R(赤)、G(緑)、B(青)に対応するビデオ信号を、順にサンプリングして対応する信号線に供給している場合、シフトレジスタ804とアナログスイッチ805とを接続するための端子数が、アナログスイッチ805と画素部801の信号線を接続するための端子数の1/3程度に相当する。 In the liquid crystal display device of full color, R (red), G (green), if a video signal corresponding to B (blue), and supplies the corresponding signal lines are sequentially sampled, shift register 804 and the analog switches 805 DOO number of terminals for connecting corresponds to about 1/3 of the number of terminals for connecting the signal lines of the analog switch 805 and the pixel portion 801. よって、アナログスイッチ805を画素部801と同じ基板上に形成することで、アナログスイッチ805を画素部801と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑え、歩留まりを高めることができる。 Therefore, by forming the analog switch 805 over the same substrate as a pixel portion 801, as compared with the case of forming the analog switch 805 on a substrate different from the pixel portion 801, the number of terminals used for separately forming the substrate of the connection it can be suppressed, suppressing the occurrence probability of poor connection can increase the yield.

図18(B)に、図18(A)とは異なる、本発明に係る液晶表示装置のブロック図を示す。 In FIG. 18 (B), shows a block diagram of a liquid crystal display device which is different, according to the present invention and FIG. 18 (A). 図18(B)において信号線駆動回路813は、シフトレジスタ814、ラッチA815、ラッチB816、D/A変換回路(以下、DAC817という)を有している。 The signal line driver circuit 813 in FIG. 18 (B) is a shift register 814, a latch A815, latch B 816, D / A conversion circuit (hereinafter, referred DAC817) has. 走査線駆動回路812は、図18(A)の場合と同じ構成を有しているものとする。 Scanning line drive circuit 812 is assumed to have the same configuration as in FIG. 18 (A).

シフトレジスタ814には、クロック信号(CLK)、スタートパルス信号(SP)が入力されている。 The shift register 814, the clock signal (CLK), the start pulse signal (SP) are inputted. クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ814においてタイミング信号が生成され、一段目のラッチA815に順に入力される。 When the clock signal (CLK) and a start pulse signal (SP) are inputted, a timing signal is generated in the shift register 814, are input sequentially to the first stage latch A815. ラッチA815にタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号が順にラッチA815に書き込まれ、保持される。 When the timing signal to the latch A815 is inputted, in synchronism with the timing signal, a video signal is sequentially written into the latch A815, it is retained. なお、図18(B)ではラッチA815に順にビデオ信号を書き込んでいると仮定するが、本発明はこの構成に限定されない。 Incidentally, it is assumed that writing the video signals in sequence in FIG. 18 (B) the latch A815, the present invention is not limited to this structure. 複数のステージのラッチA815をいくつかのグループに分け、各グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。 Divided latch A815 plurality of stages into several groups, and inputs the video signal in parallel for each group, it may be carried out a so-called division driving. なおこのときのグループの数を分割数と呼ぶ。 It should be noted is referred to as the number of divisions the number of groups at this time. 例えば4つのステージごとにラッチをグループに分けた場合、4分割で分割駆動すると言う。 For example, when dividing the latch into groups every four stages, it referred to division driving with four divisions.

ラッチA815の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。 To the latch for all stages of the latch A815, the time until the writing of the video signal is completed is called a line period. 実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。 In fact, it may include a period in which a horizontal retrace period is added to the line period.

1ライン期間が終了すると、2段目のラッチB816にラッチ信号(Latch Signal)が供給され、該ラッチ信号に同期してラッチA815に保持されているビデオ信号が、ラッチB816に一斉に書き込まれ、保持される。 When one line period is completed, a latch signal to the second-stage latch B816 (Latch Signal) is supplied, the video signal in synchronization with the latch signal is held in the latch A815 are written all at once to the latch B 816, It is held. ビデオ信号をラッチB816に送出し終えたラッチA815には、再びシフトレジスタ814からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。 The latch A815 was finished sending the video signal to the latch B 816, in synchronization with the timing signals from the shift register 814 again, the writing of the next video signal are sequentially performed. この2順目の1ライン期間中には、ラッチB816に書き込まれ、保持されているビデオ信号が、DAC817に入力される。 During this second round of the one line period, is written to the latch B 816, the video signals stored is input to the DAC817.

DAC817では、入力されたビデオ信号をデジタルからアナログに変換し、対応する信号線に供給する。 In DAC817, the input video signal is converted from digital to analog, and supplies the corresponding signal line.

なお、図18(A)、図18(B)に示す構成は、本実施形態に係る液晶表示装置の一形態であり、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。 Incidentally, FIG. 18 (A), the configuration shown in FIG. 18 (B) is a form of a liquid crystal display device according to the present embodiment, a structure of a scan line driver circuit and the signal line driver circuit are not limited thereto.

なお、図16〜18は、本実施形態に係る液晶表示装置に限らず、発光装置やその他の表示装置に用いることができる。 Incidentally, 16-18 is not limited to a liquid crystal display device according to the present embodiment, it can be used for a light-emitting device or other display device.

なお、本実施形態は、実施形態1〜4と適宜組み合わせることができる。 Note that this embodiment mode can be appropriately combined with Embodiment 1-4.

本実施例では、実施形態5で説明した発光装置に用いる発光素子の形態を、図8を用いて説明する。 In this embodiment, the form of light-emitting elements used in the light emitting device described in Embodiment 5 will be described with reference to FIG.

図8(A)は、第1の画素電極11に、透光性を有し且つ仕事関数の大きい導電膜を用い、第2の画素電極17に、仕事関数の小さい導電膜を用いて形成した例である。 FIG. 8 (A) is the first pixel electrode 11, with a larger conductive film and the work function has translucency, the second pixel electrode 17 was formed by using a small conductive film work function it is an example. 第1の画素電極11を透光性の酸化物導電性材料で形成し、代表的には酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成している。 The first pixel electrode 11 is formed of an oxide conductive material of the light transmissive, typically it is formed of an oxide conductive material containing a concentration of 1 to 15 atomic% silicon oxide. その上に正孔注入層若しくは正孔輸送層41、発光層42、電子輸送層若しくは電子注入層43を積層した発光物質を含む層16を設けている。 Hole injection layer or hole transport layer 41 thereon, and the light emitting layer 42, a layer 16 containing a light emitting material formed by laminating an electron transporting layer or electron injection layer 43 is provided. 第2の画素電極17は、LiFやMgAgなどアルカリ金属又はアルカリ土類金属の単体、化合物又は合金を含む第1の電極層33とアルミニウムなどの金属材料で形成する第2の電極層34で形成している。 The second pixel electrode 17 is formed in the second electrode layer 34 formed of a metal material such as LiF and an alkali metal or alkaline earth elemental metals such as MgAg, aluminum and the first electrode layer 33 comprising a compound or alloy are doing. この構造の画素は、図中の矢印で示したように第1の画素電極11側から光を放射することが可能となる。 Pixels of this structure, it is possible to emit light from the first pixel electrode 11 side as indicated by an arrow in FIG.

図8(B)は、第1の画素電極11に、仕事関数の大きい導電膜を用い、第2の画素電極17に、透光性を有し且つ仕事関数の小さい導電膜を用いて形成した例である。 FIG. 8 (B) to the first pixel electrode 11, with a larger conductive film having a work function, the second pixel electrode 17 was formed by using a small conductive film having and work function has translucency it is an example. 第1の画素電極11はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第1の電極層35と、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層32との積層構造で形成している。 The first pixel electrode 11 of aluminum, a metal such as titanium, or a first electrode layer 35 formed of a metal material containing the metal and the stoichiometric composition ratio of nitrogen at the following concentrations, a silicon oxide 15 forming a stacked structure including the second electrode layer 32 forming an oxide conductive material containing a concentration of atomic%. その上に正孔注入層若しくは正孔輸送層41、発光層42、電子輸送層若しくは電子注入層43を積層した発光物質を含む層16を設けている。 Hole injection layer or hole transport layer 41 thereon, and the light emitting layer 42, a layer 16 containing a light emitting material formed by laminating an electron transporting layer or electron injection layer 43 is provided. 第2の画素電極17は、LiFやCaFなどのアルカリ金属又はアルカリ土類金属の単体、化合物又は合金を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成する。 The second pixel electrode 17, an alkali metal or alkaline earth elemental metals such as LiF and CaF, the fourth electrode layer 34 formed of a metal material such as the third electrode layer 33 and the aluminum containing compound or alloy Form. 第2の電極のいずれの層をも100nm以下の厚さとして光を透過可能な状態としておくことで、図中の矢印で示したように第2の画素電極17から光を放射することが可能となる。 By keeping the light and ready transmitted as any layer of 100nm or less in thickness also of the second electrode, it can be emitted from the second pixel electrode 17 as indicated by an arrow in FIG. to become.

図8(E)は、両方向、即ち第1の電極及び第2の電極から光を放射する例を示し、第1の画素電極11に、透光性を有し且つ仕事関数の大きい導電膜を用い、第2の画素電極17に、透光性を有し且つ仕事関数の小さい導電膜を用いる。 Figure 8 (E) are both, namely first illustrates the electrode and example of emitting light from the second electrode, the first pixel electrode 11, a large conductive film and the work function has translucency used, to the second pixel electrode 17, has translucency and having a small conductive film work function. 代表的には、第1の画素電極11を、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成し、第2の画素電極17を、それぞれ100nm以下の厚さのLiFやCaFなどのアルカリ金属又はアルカリ土類金属の単体、化合物又は合金を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成することで、図中の矢印で示したように、第1の画素電極11及び第2の画素電極17の両側から光を放射することが可能となる。 Typically, the first pixel electrode 11, silicon oxide was formed of an oxide conductive material containing a concentration of 1 to 15 atomic%, the second pixel electrode 17, LiF of thickness less than each of 100nm alkali metal or alkaline earth elemental metals such as and CaF, by forming the fourth electrode layer 34 formed of a metal material such as the third electrode layer 33 and the aluminum containing compound or alloy, the arrows in FIG. as indicated, it is possible to emit light from both sides of the first pixel electrode 11 and the second pixel electrode 17.

図8(C)は、第1の画素電極11に、透光性を有し且つ仕事関数の小さい導電膜を用い、第2の画素電極17に、仕事関数の大きい導電膜を用いて形成した例である。 FIG. 8 (C) to the first pixel electrode 11, and has translucency with low conductive film having a work function, the second pixel electrode 17 was formed using a large conductive film having a work function it is an example. 発光物質を含む層を電子輸送層若しくは電子注入層43、発光層42、正孔注入層若しくは正孔輸送層41の順に積層した構成を示している。 An electron transport layer or electron injection layer 43 a layer containing a light-emitting substance shows a light-emitting layer 42 were laminated in this order of the hole injection layer or the hole transport layer 41 configuration. 第2の画素電極17は、発光物質を含む層16側から酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層32、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第1の電極層35の積層構造で形成している。 The second pixel electrode 17, the second electrode layer 32 to form a layer 16 side including a light-emitting substance of an oxide conductive material containing silicon oxide at a concentration of 1 to 15 atomic%, aluminum, metals such as titanium, or have a stacked structure of the first electrode layer 35 formed of a metal material containing nitrogen at the metal and the concentration of the following stoichiometric composition. 第1の画素電極11は、LiFやCaFなどのアルカリ金属又はアルカリ土類金属の単体、化合物又は合金を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成するが、いずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、図中の矢印で示したように第1の画素電極11から光を放射することが可能となる。 The first pixel electrode 11, an alkali metal or alkaline earth elemental metals such as LiF and CaF, the fourth electrode layer 34 formed of a metal material such as the third electrode layer 33 and the aluminum containing compound or alloy will form, any of the layers also to be able to transmit a state of light as less thickness 100 nm, it is possible to emit light from the first pixel electrode 11 as indicated by arrows in FIG. .

図8(D)は、第1の画素電極11に、仕事関数の小さい導電膜を用い、第2の画素電極17に、透光性を有し且つ仕事関数の大きい導電膜を用いて形成した例である。 Figure 8 (D) is the first pixel electrode 11, with a small conductive film having a work function, the second pixel electrode 17 was formed using a large conductive film and the work function has translucency it is an example. 発光物質を含む層を電子輸送層若しくは電子注入層43、発光層42、正孔注入層若しくは正孔輸送層41の順に積層した構成を示している。 An electron transport layer or electron injection layer 43 a layer containing a light-emitting substance shows a light-emitting layer 42 were laminated in this order of the hole injection layer or the hole transport layer 41 configuration. 第1の画素電極11は図8(A)と同様な構成とし、膜厚は発光物質を含む層で発光した光を反射可能な程度に厚く形成している。 The first pixel electrode 11 is configured similarly as FIG. 8 (A), the film thickness is formed thick enough to be reflecting the light emitted from the layer containing a light-emitting substance. 第2の画素電極17は、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で構成している。 The second pixel electrode 17 is formed of silicon oxide in the oxide conductive material containing a concentration of 1 to 15 atomic%. この構造において、正孔注入層を無機物である金属酸化物(代表的には酸化モリブデン若しくは酸化バナジウム)で形成することにより、第2の電極層32を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。 In this construction, by forming the hole injection layer of a metal oxide which is an inorganic material (typically, molybdenum oxide or vanadium oxide), oxygen is supplied to be introduced when forming the second electrode layer 32 improved hole-injecting Te, it is possible to lower the driving voltage. また、第2の画素電極17を、透光性を有する導電膜で形成することで、図中の矢印で示したように、第2の画素電極17の両側から光を放射することが可能となる。 Further, the second pixel electrode 17, by forming a conductive film having a light transmitting property, as indicated by arrows in the drawing, and light can be emitted from both sides of the second pixel electrode 17 Become.

図8(F)は、両方向、即ち第1の画素電極及び第2の画素電極から光を放射する例を示し、第1の画素電極11に、透光性を有し且つ仕事関数の小さい導電膜を用い、第2の画素電極17に、透光性を有し且つ仕事関数の大きい導電膜を用いる。 Figure 8 (F) are both, i.e. it shows a first example of emitting light from the pixel electrode and the second pixel electrode, the first pixel electrode 11, a small conductive with and work function has translucency using a membrane, the second pixel electrode 17, using a large conductive film and the work function has translucency. 代表的には、第1の画素電極11を、それぞれ100nm以下の厚さのLiFやCaFなどのアルカリ金属又はアルカリ土類金属の単体、化合物又は合金を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成し、第2の画素電極17を、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成すればよい。 Typically, the first pixel electrode 11, an alkali metal or alkaline earth elemental metals such as LiF and CaF each 100nm thick or less, such as the third electrode layer 33 and the aluminum containing compound or alloy forming the fourth electrode layer 34 formed of a metal material, the second pixel electrode 17 may be formed of an oxide conductive material containing silicon oxide at a concentration of 1 to 15 atomic%.

なお、上記で述べたように発光物質を含む層16は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物(昇華性を有さず、連鎖する分子の長さが10μm以下の有機化合物、代表的にはデンドリマー、オリゴマー等が挙げられる。)、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。 Note that the layer 16 containing a light emitting substance as described above, the organic compound or an inorganic compound to form a charge injection transport material and luminescent material comprising a low molecular weight organic compound from the molecular number, medium molecular weight organic compound ( no sublimation property, organic compounds length less 10μm of molecules linked, typically dendrimer, oligomer, and the like.), one kind or plural kinds of layers selected from high molecular weight organic compound wherein, may be combined with an electron injection transport or hole injection transport inorganic compound.

電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq )、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq )、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq )、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。 Among charge injection transport substances, particularly high electron transporting material such as tris (8-quinolinolato) aluminum (abbreviation: Alq 3), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3), bis (10-hydroxybenzo [h] - quinolinato) beryllium (abbreviation: BeBq 2), bis (2-methyl-8-quinolinolato) -4-phenylphenolato - aluminum (abbreviation: BAlq). quinoline skeleton or benzoquinoline metal complex having a skeleton.

また、正孔輸送性の高い物質としては、例えば4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4'−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4',4''−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4',4''−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物が挙げられる。 As the high hole-transporting substance, such as 4,4'-bis [N-(1-naphthyl) -N- phenyl - amino] - biphenyl (abbreviation: α-NPD) and 4,4'-bis [N-(3- methylphenyl) -N- phenyl - amino] - biphenyl (abbreviation: TPD) or 4,4 ', 4' '- tris (N, N-diphenyl - amino) - triphenylamine (abbreviation: TDATA), 4,4 ', 4' '- tris [N-(3- methylphenyl) -N- phenyl - amino] - triphenylamine (abbreviation: MTDATA) an aromatic amine, such as (i.e., benzene rings - compounds of having the binding nitrogen) can be mentioned.

また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF )等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。 Among charge injection transport substances, particularly as the substance having a high electron-injection property, lithium fluoride (LiF), an alkali metal or alkaline earth such as cesium fluoride (CsF), calcium fluoride (CaF 2) compounds of metals. また、この他、Alq3のような電子輸送性の高い物質とマグネシウム(Mg)のようなアルカリ土類金属との混合物であってもよい。 In addition to this, it may be a mixture of an alkaline earth metal such as substance having a high electron-transport property and magnesium (Mg), such as Alq3.

電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物(MoO )やバナジウム酸化物(VO )、ルテニウム酸化物(RuO )、タングステン酸化物(WO )、マンガン酸化物(MnO )等の金属酸化物が挙げられる。 Among charge injection transport substances, the substance having a high hole-injection property, for example, molybdenum oxide (MoO x), vanadium oxide (VO x), ruthenium oxide (RuO x), tungsten oxide (WO x) , manganese oxide (MnO x) metal oxides and the like. また、この他、フタロシアニン(略称:H Pc)や銅フタロシアニン(CuPc)等のフタロシアニン系の化合物が挙げられる。 Besides these, phthalocyanine (abbreviation: H 2 Pc) or copper phthalocyanine (CuPc) phthalocyanine-based compound and the like.

発光層42は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。 Emitting layer 42, light-emitting layer having a different emission wavelength bands are formed for each pixel may have a structure to perform color display. 典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。 Typically, R (red), G (green), forming a light-emitting layer corresponding to each color of B (blue). この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター(着色層)を設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。 In this case, with a configuration in which a filter (colored layer) which transmits light of the emission wavelength range on the light pixels, improvement of color purity, mirror surface of the pixel portion of (glare) it is possible to prevent. フィルター(着色層)を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。 By providing the filter (colored layer) may be it is possible to omit the like circularly polarizing plate which has been conventionally required, eliminating the loss of light emitted from the light-emitting layer. さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。 Furthermore, it is possible to reduce the change in color tone which occurs when viewed pixel portion (display screen) is obliquely.

発光層42を形成する発光材料には様々な材料がある。 The light emitting material forming the light emitting layer 42 has a variety of materials. 低分子系有機発光材料では、4−(ジシアノメチレン)−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−[2−(1,1,7,7−テトラメチルジュロリジル−9−イル)エテニル]−4H−ピラン(略称:DCJTB)、ペリフランテン、2,5−ジシアノ−1,4−ビス[2−(10−メトキシ−1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]ベンゼン、N,N'−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq )、9,9'−ビアントリル、9,10−ジフェニルアントラセン(略称:DP The low molecular weight organic light emitting material, 4- (dicyanomethylene) -2-methyl-6- [2- (1,1,7,7-tetramethyl-julolidine-9-yl) ethenyl] -4H- pyran (abbreviation : DCJT), 4-dicyanomethylene -2-t-butyl-6- [2- (1,1,7,7-tetramethyljulolidyl-9-yl) ethenyl] -4H- pyran (abbreviation: DCJTB) , periflanthene, 2,5-dicyano-1,4-bis [2- (10-methoxy-1,1,7,7-tetramethyl-julolidine-9-yl) ethenyl] benzene, N, N'-dimethyl quinacridone (abbreviation: DMQd), coumarin 6, coumarin 545T, tris (8-quinolinolato) aluminum (abbreviation: Alq 3), 9,9'-bianthryl, 9,10-diphenyl anthracene (abbreviation: DP A)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)等を用いることができる。 A) and 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), or the like can be used. また、この他の物質でもよい。 It is also possible in this other material.

一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。 On the other hand, high molecular weight organic light emitting material has high physical strength as compared with the low molecular weight, high durability of the device. また塗布により成膜することが可能であるので、素子の作製が比較的容易である。 Since it can be deposited by coating, manufacturing of the element is relatively easy. 高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極、発光物質を含む層、陽極の順に積層した構造となる。 Structure of a light emitting element using a high molecular weight organic light emitting material is basically the case of using a low molecular weight organic light emitting material are the same, it becomes the cathode, a layer containing a light emitting material were laminated in the order of the anode structure . しかし、高分子系有機発光材料を用いた発光物質を含む層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合2層構造となる。 However, in forming a layer containing a light emitting substance using a high molecular weight organic light emitting material is a laminated structure that is formed is difficult as in the case of using the low molecular weight organic light emitting material, often two layers the structure. 具体的には、陰極、発光層、正孔輸送層、陽極という順に積層した構造である。 Specifically, a cathode, a light emitting layer, a hole transport layer, a structure formed by stacking sequentially called anode.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。 Emission color is determined depending on a material forming the light emitting layer, it is possible to form the light-emitting element exhibiting desired light emission by selecting these. 発光層の形成に用いることができる高分子系の発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。 Emitting material of a polymer system which can be used to form a light emitting layer, polyparaphenylene vinylene based, polyparaphenylene based, polythiophene, polyfluorene and the like.

ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2'−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。 As the polyparaphenylene vinylene based, poly derivatives of (p-phenylene vinylene) [PPV], poly (2,5-dialkoxy-1,4-phenylenevinylene) [RO-PPV], poly (2- (2' ethyl - hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV], and the like. ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。 As the polyparaphenylene based material, a derivative of polyparaphenylene [PPP], for example, poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene ), and the like. ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。 The polythiophene-based, a derivative of polythiophene [PT], poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexyl-thiophene) [PCHT], poly (3-cyclohexyl 4-methylthiophene) [PCHMT], poly (3,4-dicyclohexyl-thiophene) [PDCHT], poly [3- (4-octylphenyl) - thiophene] [POPT], poly [3- (4-octylphenyl) -2,2-bithiophene] [PTOPT], and the like. ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。 The polyfluorene-based material, a derivative of polyfluorene [PF], poly (9,9-dialkyl fluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。 Incidentally, a hole transporting high molecular weight organic light emitting material, when formed is interposed between an anode and luminescent high molecular weight organic light emitting material, thereby improving the hole injection from the anode. 一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。 Generally applied by spin coating or the like which is dissolved in water together with an acceptor material. また、有機溶媒には不溶であるため、上述した発光性の発光材料との積層が可能である。 Further, since the organic solvent is insoluble, it can be laminated with the above-described light emission of the light emitting material. 正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。 As the hole transporting high molecular weight organic light emitting material, a mixture of PEDOT and an acceptor material as camphorsulfonic acid (CSA), a mixture of polyaniline [PANI] and polystyrene sulfonic acid as the acceptor material [PSS] and the like .

また、発光層42は単色又は白色の発光を呈する構成とすることができる。 Further, the light emitting layer 42 may be configured to emit monochromatic light or white light. 白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を設けた構成としてカラー表示を可能にすることができる。 In the case of using a white light emitting material may be allowing for a color display as structure in which a filter (colored layer) that transmits light of a specific wavelength on the light emitting side of a pixel.

白色に発光する発光層を形成するには、例えば、Alq 、部分的に赤色発光色素であるナイルレッドを添加したAlq 、Alq 、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。 To form a light emitting layer that emits white light, for example, Alq 3, Alq 3, Alq 3 added with Nile Red which is partly red light emitting pigment, p-EtTAZ, by TPD (aromatic diamine) evaporation it is possible to obtain white light by sequentially stacking. また、スピンコートを用いた塗布法により発光層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。 In the case of forming a light emitting layer by a coating method using spin coating, after coating, it is preferably baked by vacuum heating. 例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)を添加したポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。 For example, coating poly acting as a hole injection layer (ethylenedioxythiophene) / poly (styrene sulfonic acid) aqueous solution (PEDOT / PSS) on the entire surface and baked, then, carbazole (1 acting as a light emitting layer, 1,4,4-tetraphenyl-1,3-butadiene (TPB), 4-dicyano-2-methyl-6-(p-dimethylamino - styryl) -4H- pyran (DCM1), Nile red, coumarin 6 polyvinylcarbazole (PVK) solution was added, etc.) the entire surface coating, it may be fired.

発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。 Light emitting layer may be formed as a single layer, an electron transporting 1,3,4-oxadiazole derivative (PBD) may be dispersed in 1,3,4-oxadiazole derivative (PVK). また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。 Further, a 30 wt% of PBD dispersed as an electron transporting agent, four kinds of pigments (TPB, coumarin 6, DCM1, Nile red) white light emission can be obtained by dispersing an appropriate amount. ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。 In addition to the light-emitting elements white light emission can be obtained as shown here, the material of the light-emitting layer by selecting appropriately, it is possible to fabricate a light emitting element capable of emitting red light, green light emission, or blue emission can be obtained.

なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。 Incidentally, a hole transporting high molecular weight organic light emitting material, when formed is interposed between an anode and luminescent high molecular weight organic light emitting material, thereby improving the hole injection from the anode. 一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。 Generally applied by spin coating or the like which is dissolved in water together with an acceptor material. また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。 Further, since the organic solvent is insoluble, it can be laminated with the above-mentioned light-emitting organic light emitting material. 正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。 As the hole transporting high molecular weight organic light emitting material, a mixture of PEDOT and an acceptor material as camphorsulfonic acid (CSA), a mixture of polyaniline [PANI] and polystyrene sulfonic acid as the acceptor material [PSS] and the like .

さらに、発光層42は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。 Furthermore, the light-emitting layer 42, in addition to the singlet excited light emitting material may be used triplet excited material including a metal complex or the like. 例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。 For example, a red light-emitting pixel, a green light-emitting pixel, and a blue light emitting pixel, the luminance half in a relatively short time is formed using red light-emitting pixel of the triplet excited light emitting material, others formed using a singlet excitation light-emitting material. 三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。 A triplet excitation light-emitting material has a good luminous efficiency, a characteristic that consumes less power to obtain the same luminance. すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。 That is, when applied to the red pixel, since only a small amount of current flowing through the light emitting element, it is possible to improve the reliability. 低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。 As low power consumption, to form a red light-emitting pixel and the green light-emitting pixel of a triplet excitation light-emitting material, may be formed the blue light-emitting pixel in a singlet excited light emitting material. 人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。 High green light emitting element is visible to human eyes also formed of the triplet excited light emitting material makes it possible to lower power consumption.

三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第3遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。 An example of a triplet excited light emitting material, there are those using a metal complex as a dopant, metal complex of platinum with a central metal which is a third transition series element, it is like the known metal complex containing iridium as a center metal there. 三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。 The triplet excited light emitting material is not limited to these compounds, it has the above structure, it is possible to use a compound having an element belonging to 8-10 of the Periodic table as a central metal.

以上に掲げる発光物質を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。 A substance forming a layer containing a light emitting substance listed above is an example, a hole injection transport layer, a hole transport layer, an electron injecting and transporting layer, electron transporting layer, light emitting layer, an electron blocking layer, such as a hole blocking layer it is possible to form the light-emitting element by laminating the functionality of each layer appropriately. また、これらの各層を合わせた混合層又は混合接合を形成しても良い。 It is also possible to form a mixed layer or mixed junction of these layers. 発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。 Layer structure of the light-emitting layer can be varied, instead of providing a specific electron injection region or light emitting region, exclusively or with an electrode for this purpose, deformation or provided by dispersing a light-emitting material are those that can be tolerated without departing from the scope of the present invention.

本実施例では本発明に係る発光装置の表示パネルの画素回路、及びその動作構成について、図9を用いて説明する。 The pixel circuit of a display panel of a light emitting device according to the present invention in this embodiment, and its operation structure will be described with reference to FIG. 表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるのものとがある。 Operating configuration of the display panel, the video signal is a digital display device, and those of the video signal input to a pixel is defined by voltage, there is as a defined by the current. ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。 To what the video signal is defined by the voltage is a voltage applied to a light-emitting element is constant (CVCV), and in which current applied to a light emitting element is constant (CVCC) is. また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。 Further, those which a video signal is defined by the current and voltage applied to a light-emitting element is constant and (CCCV), and in which current applied to a light emitting element is constant (CCCC) is. 本実施例では、CVCV動作をする画素を図9(A)及び(B)用いて説明する。 In this embodiment, it will be described with reference to FIGS. 9 pixels for the CVCV operation (A) and (B). また、CVCC動作をする画素を図9(C)〜(F)を用いて説明する。 Also, it will be described with reference to FIG. 9 pixels for the CVCC operation (C) ~ (F).

図9(A)及び(B)に示す画素は、列方向に信号線3710及び電源線3711、行方向に走査線3714が配置される。 Pixels shown in FIG. 9 (A) and (B), the signal lines 3710 and power lines 3711 in the column direction, the scanning line 3714 is arranged in a row. また、スイッチング用TFT3701、駆動用TFT3703、容量素子3702及び発光素子3705を有する。 Also it has a switching TFT TFT3701, driving TFT3703, capacitor element 3702 and a light emitting element 3705.

なお、スイッチング用TFT3701及び駆動用TFT3703は、オンしているときは線形領域で動作する。 Note that the switching TFT TFT3701 and the driving TFT3703 operates in a linear region when they are turned on. また駆動用TFT3703は発光素子3705に電圧を印加するか否かを制御する役目を有する。 The driving TFT3703 has a role of controlling whether voltage is applied to a light-emitting element 3705. 両TFTは同じ導電型を有していると作製工程上好ましい。 Both TFT and the manufacturing process preferably have the same conductivity type. 本実施例ではスイッチング用TFT3701をnチャネル型TFTとし、駆動用TFT3703をpチャネル型TFTとして形成する。 In this embodiment the switching TFT3701 the n-channel type TFT, and to form the driving TFT3703 as p-channel type TFT. また駆動用TFT3703には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。 Also the driving TFT3703, instead of an enhancement type, may be used a depletion mode TFT. また、駆動用TFT3703のチャネル幅Wとチャネルと長Lの比(W/L)は、TFTの移動度にもよるが1〜1000であることが好ましい。 The ratio of the channel width W and the channel and the length L of the driving TFT3703 (W / L) is preferably depends on the mobility of the TFT is a 1 to 1000. W/Lが大きいほど、TFTの電気特性が向上する。 As the W / L is large, to improve electrical characteristics of the TFT.

図9(A)、(B)に示す画素において、スイッチング用TFT3701は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用TFT3701がオンとなると、画素内にビデオ信号が入力される。 In the pixel shown in FIG. 9 (A), (B), the switching TFT TFT3701 is to control the input of a video signal to the pixel, the switching TFT3701 is turned on, the video signal is inputted to the pixel. すると、容量素子3702にそのビデオ信号の電圧が保持される。 Then, the voltage of the video signal is held in the capacitor 3702.

図9(A)において、電源線3711がVssで発光素子3705の対向電極がVddの場合、即ち図8(C)及び(D)の場合、発光素子の対向電極は陽極であり、駆動用TFT3703に接続される電極は陰極である。 In FIG. 9 (A), the case where the power supply line 3711 is the opposite electrode of the light emitting element 3705 at Vss is Vdd, that is, shown in FIG. 8 (C) and (D), the counter electrode of the light emitting element is an anode, the driving TFT3703 electrode is a cathode connected to. この場合、駆動用TFT3703の特性バラツキによる輝度ムラを抑制することが可能である。 In this case, it is possible to suppress luminance unevenness due to variations in the characteristics of the driving TFT 3703.

図9(A)において、電源線3711がVddで発光素子3705の対向電極がVssの場合、即ち図8(A)及び(B)の場合、発光素子の対向電極は陰極であり、駆動用TFT3703に接続される電極は陽極である。 In FIG. 9 (A), the case where the power supply line 3711 is the opposite electrode of the light emitting element 3705 at Vdd is Vss, i.e., the case shown in FIG. 8 (A) and (B), the counter electrode of the light-emitting element is a cathode, the driving TFT3703 electrode is an anode connected to. この場合、Vddより電圧の高いビデオ信号を信号線3710に入力することにより、容量素子3702にそのビデオ信号の電圧が保持され、駆動用TFT3703が線形領域で動作するので、TFTのバラツキによる輝度ムラを改善することが可能である。 In this case, by inputting a high video signal in voltage than Vdd to the signal line 3710, the voltage of the video signal held in the capacitor 3702, the driving for TFT3703 is operated in the linear region, the luminance due to variations in the TFT unevenness it is possible to improve.

図9(B)に示す画素は、TFT3706と走査線3715を追加している以外は、図9(A)に示す画素構成と同じである。 Pixel shown in FIG. 9 (B), except that by adding a scan line 3715 and TFT3706 is the same as the pixel structure shown in FIG. 9 (A).

TFT3706は、新たに配置された走査線3715によりオン又はオフが制御される。 TFT3706 is on-off controlled by the newly provided scanning line 3715. TFT3706がオンとなると、容量素子3702に保持された電荷は放電し、駆動用TFT3703がオフとなる。 When TFT3706 is turned on, electric charge held in the capacitor element 3702 is discharged, the driving TFT3703 is turned off. つまり、TFT3706の配置により、強制的に発光素子3705に電流が流れない状態を作ることができる。 In other words, it is possible to the arrangement of the TFT 3706, making a state in which no force the current to the light emitting element 3705 flows. そのためTFT3706を消去用TFTと呼ぶことができる。 For this reason it can be referred to as an erasing TFT the TFT3706. 従って、図9(B)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。 Therefore, the structure of FIG. 9 (B), without waiting for writing signals to all the pixels, it is possible to start simultaneously with or lighting period immediately after a writing period, a duty ratio to be improved in emission it is possible.

上記動作構成を有する画素において、発光素子3705の電流値は、線形領域で動作する駆動用TFT3703により決定することができる。 In the pixel having the above-described operation structure, the current value of the light emitting element 3705 can be determined by the driving TFT TFT3703 operating in the linear region. 上記構成により、TFTの特性のバラツキを抑制することが可能であり、TFT特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。 With the above structure, it is possible to suppress variations in characteristics of the TFT, it is possible to improve the luminance unevenness of the light emitting element due to variations in TFT characteristics, to provide a display device with improved image quality.

次に、CVCC動作をする画素を図9(C)〜(F)を用いて説明する。 It will now be described with reference to FIG. 9 pixels for the CVCC operation (C) ~ (F). 図9(C)に示す画素は、図9(A)に示す画素構成に、電源線3712、電流制御用TFT3704が設けられている。 Pixel shown in FIG. 9 (C), the pixel structure illustrated in FIG. 9 (A), the power supply line 3712, a current control TFT3704 are provided.

図9(E)に示す画素は、駆動用TFT3703のゲート電極が、行方向に配置された電源線3712に接続される点が異なっており、それ以外は図9(C)に示す画素と同じ構成である。 Pixels shown in FIG. 9 (E), the gate electrode of the driving TFT3703 is, that it is connected to the power supply line 3712 arranged in the row direction are different, otherwise the same as the pixel shown in FIG. 9 (C) it is a configuration. つまり、図9(C)、(E)に示す両画素は、同じ等価回路図を示す。 That is, the pixels shown in FIG. 9 (C), (E) show the same equivalent circuit diagram. しかしながら、行方向に電源線3712が配置される場合(図9(C))と、列方向に電源線3712が配置される場合(図9(E))とでは、各電源線は異なる層に形成された導電膜で形成される。 However, in the case (FIG. 9 (C)) of the power supply line 3712 in the row direction are arranged, than the case where the power supply line 3712 in the column direction are arranged (FIG. 9 (E)), the power supply line to different layers It is formed by formed conductive film. ここでは、駆動用TFT3703のゲート電極が接続される配線に注目し、これらを作製する層が異なることを表すために、図9(C)、(E)として分けて記載する。 Here, focusing on the wiring to the gate electrode of the driving TFT TFT3703 is connected, in order to represent the layers of making these differ, FIG. 9 (C), the described separately as (E).

なお、スイッチング用TFT3701は線形領域で動作し、駆動用TFT3703は飽和領域で動作する。 Incidentally, the switching TFT3701 operates in the linear region, the driving TFT3703 operates in the saturation region. また駆動用TFT3703は発光素子3705に流れる電流値を制御する役目を有し、電流制御用TFT3704は飽和領域で動作し発光素子3705に対する電流の供給を制御する役目を有する。 The driving TFT3703 has a role of controlling the current flowing through the light emitting element 3705, a current control TFT3704 has a role of controlling a current supplied to the light emitting element 3705 operates in the saturation region.

図9(D)及び(F)示す画素はそれぞれ、図9(C)及び(E)に示す画素に、消去用のTFT3706と走査線3715を追加している以外は、図9(C)及び(E)に示す画素構成と同じである。 Figure 9 (D) and (F), respectively the pixels shown, the pixel shown in FIG. 9 (C) and (E), except that it adds a TFT3706 and the scan line 3715 for erasing, FIG 9 (C) and the same pixel structure as that shown in (E).

なお、図9(A)及び(B)に示される画素でも、CVCC動作をすることは可能である。 Even in the pixel shown in FIG. 9 (A) and (B), it is possible to a CVCC operation. また、図9(C)〜(F)に示される動作構成を有する画素は、図9(A)及び(B)と同様に、発光素子の電流の流れる方向によって、Vdd及びVssを適宜変えることが可能である。 The pixel having the operation configuration shown in FIG. 9 (C) ~ (F), similar to FIGS. 9 (A) and 9 (B), the direction of flow of the current of the light emitting element, varying the Vdd and Vss appropriate it is possible.

上記構成を有する画素は、電流制御用TFT3704が線形領域で動作するために、電流制御用TFT3704のVgsの僅かな変動は、発光素子3705の電流値に影響を及ぼさない。 Pixels having the above structure, since the current control TFT3704 is operated in a linear region, slight variations in Vgs of the current control TFT TFT3704 does not affect the current value of the light emitting element 3705. つまり、発光素子3705の電流値は、飽和領域で動作する駆動用TFT3703により決定することができる。 That is, the current value of the light emitting element 3705 can be determined by the driving TFT TFT3703 which operates in a saturation region. 上記構成により、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。 With the above structure, to improve the luminance unevenness of the light emitting element due to variations in characteristics of TFT, it is possible to provide a display device with improved image quality.

なお、容量素子3702を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子3702を設けなくてもよい。 Incidentally, although the structure in which the capacitor 3702, the present invention is not limited to this, such a volume is a gate capacitance for holding the video signal, if that can be covered is not provided the capacitor 3702 it may be.

このようなアクティブマトリクス型の表示装置は、画素密度が増えた場合、各画素にTFTが設けられているため低電圧駆動でき、有利であると考えられている。 Such an active matrix display device, when the pixel density is increased, can be driven at a low voltage because the TFT is provided in each pixel, it is believed to be advantageous.

また、本発明に係る表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。 In the display device according to the present invention, a driving method of the image display is not particularly limited, for example, may be used, such as a dot sequential driving method, a line sequential driving method, an area sequential driving method. 代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。 Typically, the line sequential driving method, time division gray scale driving method or an area gradation driving method may be appropriately used. また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。 Further, a video signal input to the source line of the display device may be an analog signal may be a digital signal, the like may be appropriately designed driving circuit in accordance with the video signal.

本実施例では、本発明に係る駆動回路の実装について、図10を用いて説明する。 In this embodiment, the implementation of the drive circuit according to the present invention will be described with reference to FIG.

図10(A)に示すように、画素部1401の周辺に信号線駆動回路1402、及び走査線駆動回路1403a、1403bを実装する。 As shown in FIG. 10 (A), near to the signal line driver circuit 1402, and the scan line driver circuit 1403a of the pixel portion 1401, implementing 1403b. 図10(A)では、信号線駆動回路1402、及び走査線駆動回路1403a、1403b等として、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、COG方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により、基板1400上にICチップ1405を実装する。 10 In (A), the signal line driver circuit 1402, and the scan line driver circuit 1403a, as 1403b, etc., known anisotropic conductive adhesive, and a mounting method using the anisotropic conductive film, COG method, wire bonding the method, as well as such a reflow treatment using a solder bump, an IC chip is mounted 1405 on the substrate 1400. ここでは、COG方式を用いる。 Here, a COG method. そして、FPC(フレキシブルプリントサーキット)1406を介して、ICチップと外部回路とを接続する。 Then, FPC via (flexible printed circuit) 1406 to connect the IC chip and external circuits.

また、図10(B)に示すように、酸化物半導体でTFTを代表とする半導体素子を形成する場合、画素部1401と走査線駆動回路1403a、1403b等を基板上に一体形成し、信号線駆動回路1402等を別途ICチップとして実装する場合がある。 Further, as shown in FIG. 10 (B), an oxide semiconductor when forming the semiconductor elements typified by a TFT, the pixel portion 1401 and the scan line driver circuit 1403a, the 1403b or the like is formed integrally on the substrate, the signal line it may implement a driving circuit 1402 or the like as a separate IC chip. 図10(B)において、信号線駆動回路1402として、COG方式により、基板1400上にICチップ1405を実装する。 In FIG. 10 (B), the as the signal line driver circuit 1402 by a COG method, mounting the IC chip 1405 on the substrate 1400. そして、FPC1406を介して、ICチップと外部回路とを接続する。 Then, through the FPC1406, to connect the IC chip and external circuits.

さらに、図10(C)に示すように、COG方式に代えて、TAB方式により信号線駆動回路1402等を実装する場合がある。 Furthermore, as shown in FIG. 10 (C), instead of the COG method, there is a case of mounting the signal line driver circuit 1402 and the like by a TAB method. そして、FPC1406を介して、ICチップと外部回路とを接続する。 Then, through the FPC1406, to connect the IC chip and external circuits. 図10(C)において、信号線駆動回路をTAB方式により実装しているが、走査線駆動回路をTAB方式により実装してもよい。 In FIG. 10 (C), the has been mounted by a TAB method a signal line driving circuit, the scanning line driver circuit may be mounted by a TAB method.

ICチップをTAB方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。 When an IC chip is mounted by a TAB method can be provided increasing the pixel unit with respect to the substrate, it is possible to achieve a narrower frame.

ICチップは、シリコンウェハを用いて形成するが、ICチップの代わりにガラス基板上にICを形成したIC(以下、ドライバICと表記する)を設けてもよい。 IC chip is formed using a silicon wafer, an IC chip IC forming an IC on the glass substrate instead of (hereinafter referred to as a driver IC) may be provided. ICチップは、円形のシリコンウェハからICチップを取り出すため、母体基板形状に制約がある。 IC chips, for taking out the IC chips from a circular silicon wafer, the shape of a mother substrate is limited. 一方ドライバICは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。 On the other hand, the driver IC is a mother substrate is glass, there is no limitation on the shape, it is possible to enhance the productivity. そのため、ドライバICの形状寸法は自由に設定することができる。 Therefore, the geometry of the driver IC can be set freely. 例えば、ドライバICの長辺の長さを15〜80mmとして形成すると、ICチップを実装する場合と比較し、必要な数を減らすことができる。 For example, the length of a long side of the driver IC to form a 15~80Mm, compared to the case of mounting the IC chip, it is possible to reduce the required number. その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。 As a result, it is possible to reduce the number of connection terminals, thereby improving the manufacturing yield.

ドライバICは、基板上に形成された結晶性半導体を用いて形成することができ、結晶性半導体は連続発振型のレーザ光を照射することで形成するとよい。 The driver IC may be formed using a crystalline semiconductor formed over a substrate, the crystalline semiconductor may be formed by irradiating a continuous wave laser light. 連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。 A semiconductor film obtained by continuous wave laser light irradiation has few crystal defects and has a large crystal grains. その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバICに好適である。 Accordingly, a transistor having such a semiconductor film, mobility and response speed is improved, enabling high-speed driving, it is suitable for driver IC. 本発明の少なくともチャネル形成領域の結晶性が改善された酸化物半導体膜を用いてドライバICを形成してもよい。 An oxide semiconductor film in which at least a crystalline channel forming region is improved according to the present invention may form a driver IC used.

本実施例では、本発明に係る表示モジュールについて説明する。 In this embodiment, a description will be given of a display module according to the present invention. ここでは、表示モジュールの一例として、液晶モジュールを、図11を用いて示す。 Here, as an example of a display module, a liquid crystal module is shown with reference to FIG. 11.

基板1601と対向基板1602とが、シール材1600により固着され、それらの間には画素部1603と液晶層1604とが設けられ表示領域を形成している。 A substrate 1601 and a counter substrate 1602 are fixed to each other with a sealant 1600, between them to form a display region provided with the pixel portion 1603 and a liquid crystal layer 1604.

着色層1605は、カラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。 Coloring layer 1605 is necessary to perform color display. In the case of the RGB system, the red, green, colored layers corresponding to each color of blue are provided for respective pixels. 基板1601と対向基板1602との外側には、偏光板1606、1607が配設されている。 On the outside of the substrate 1601 and the counter substrate 1602, polarizing plates 1606 and 1607 are disposed. また、偏光板1606の表面には、保護膜1616が形成されており、外部からの衝撃を緩和している。 The surface of the polarizing plate 1606, a protective film 1616 is formed, and alleviate the impact from the outside.

基板1601に設けられた接続端子1608には、FPC1609を介して配線基板1610が接続されている。 The connection terminal 1608 provided on a substrate 1601, a wiring board 1610 via the FPC1609 is connected. 配線基板1610には、画素駆動回路(ICチップ、ドライバIC等)、コントロール回路や電源回路などの外部回路1612が組み込まれている。 The wiring substrate 1610, a pixel driver circuit (IC chip, a driver IC, etc.), an external circuit 1612 such as a control circuit and a power supply circuit is incorporated.

冷陰極管1613、反射板1614、及び光学フィルム1615はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。 Cold cathode tube 1613, a reflecting plate 1614 and an optical film 1615, is a backlight unit, they project light become a light source to the liquid crystal display panel. 液晶パネル、光源、配線基板、FPC等は、ベゼル1617で保持及び保護されている。 Liquid crystal panel, a light source, the wiring substrate, FPC and the like are retained and protected in a bezel 1617.

本実施例は、本発明に係る電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等について図面を参照して説明する。 This embodiment, as an electronic apparatus according to the present invention, (also referred to as simply a TV, or a television receiver) television device, a digital camera, a digital video camera, a mobile phone (simply cellular telephone, referred to as a mobile telephone), a portable information terminal such as a PDA, a portable game machine, a computer monitor, a computer, an audio reproducing device such as a car audio is described with reference to the drawings such as an image reproducing device provided with a recording medium as a home game machine or the like .

図12(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。 Portable information terminal shown in FIG. 12 (A) includes a main body 9201, a display portion 9202, and the like. 本発明の一である表示装置を用いることにより、携帯情報端末を安価に提供することができる。 By using a display device which is one of the present invention, it is possible to provide an inexpensive portable information terminal.

図12(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。 A digital video camera shown in FIG. 12 (B), a display portion 9701, a display portion 9702, and the like. 本発明の一である表示装置を用いることにより、デジタルビデオカメラを安価に提供することができる。 By using a display device which is one of the present invention, it is possible to provide an inexpensive digital video camera.

図12(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。 The mobile terminal shown in FIG. 12 (C) includes a main body 9101, a display portion 9102, and the like. 表示部9102は、実施形態1〜5、及び実施例1〜4で示すものを適用することができる。 Display unit 9102 can be applied to those shown in the embodiments 1 to 5 and Examples 1-4. 本発明の一である表示装置を用いることにより、携帯端末を安価に提供することができる。 By using a display device which is one of the present invention, it can be provided at a low cost portable terminal.

図12(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。 Figure 12 (D) A portable television set shown, the main body 9301, a display portion 9302, and the like. 本発明の一である表示装置を用いることにより、携帯型のテレビジョン装置を安価に提供することができる。 By using a display device which is one of the present invention, it is possible to provide an inexpensive portable television device. このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。 Such a television device is compact to be mounted on a portable terminal such as a mobile phone as, a medium can be a portable, hand, large ones (for example, 40 inches or more), it can be widely applied .

図12(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。 12 A portable computer shown in (E) includes a main body 9401, a display portion 9402, and the like. 本発明の一である表示装置を用いることにより、携帯型のコンピュータを安価に提供することができる。 By using a display device which is one of the present invention, it is possible to provide an inexpensive portable computers.

図12(F)に示すテレビジョン装置は、本体9501、表示部9502等を含んでいる。 Television device shown in FIG. 12 (F) includes a main body 9501, a display portion 9502, and the like. 本発明の一である表示装置を用いることにより、テレビジョン装置を安価に提供することができる。 By using a display device which is one of the present invention, it is possible to provide a television apparatus inexpensively.

上記に挙げた電子機器において、二次電池を用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、二次電池を充電する手間を省くことができる。 In the electronic apparatus mentioned above, those using a secondary battery, minute with a reduced power consumption, it is possible to preserve the use time of the electronic apparatus, it is possible to avoid having to charge the secondary battery.

本実施例では、本発明に用いるLRTA装置の構成について図19を用いて説明する。 In this embodiment, the configuration of the LRTA device used in the present invention will be described with reference to FIG. 19.

図19(A)において、ガラス基板1901上に、ゲート電極1922、ゲート絶縁膜1923a、1923b、酸化物半導体膜1902が形成されている。 In FIG. 19 (A), on a glass substrate 1901, the gate electrode 1922, the gate insulating film 1923a, 1923b, the oxide semiconductor film 1902 is formed. また、基板下面側に赤外光ランプ1903、基板上面側に紫外光ランプ1904が設けられている。 Further, the infrared light lamp 1903, the ultraviolet light lamp 1904 to the substrate upper surface are provided on the lower surface of the substrate side. そして、紫外光ランプ1904に並列して第1の赤外光補助ランプ1905、第2の赤外光補助ランプ1906を配置する。 Then, disposing a first infrared light auxiliary lamp 1905, the second infrared light auxiliary lamp 1906 in parallel to ultraviolet light lamp 1904. なお、第1の赤外光補助ランプ1905、第2の赤外光補助ランプ1906は設けなくてもよい。 The first infrared light auxiliary lamp 1905, the second infrared light auxiliary lamp 1906 may not be provided.

また、本実施例では紫外光ランプ1904の(基板の移動方向に対して)前方および後方に第1の赤外光補助ランプ1905、第2の赤外光補助光ランプ1906を配置する構成としているが、片方のみに配置した構成とすることもできる。 Further, in the present embodiment has a configuration of placing a first infrared light auxiliary lamp 1905, the second infrared light auxiliary lamp 1906 to the front and rear (with respect to the moving direction of the substrate) of the ultraviolet light lamp 1904 but it can also be formed by the arranged only on one side.

以上の様な構成において、各ランプ(赤外光ランプ1903〜第2の赤外光補助ランプ1906)は図中の矢印の方向に向かって移動し、線状光を走査する。 In such a structure described above, each lamp (the infrared light lamp 1903~ second infrared light auxiliary lamp 1906) moves in the direction of the arrow in FIG scans the linear light. 本実施例の構成では、まずゲート絶縁膜1923a、1923bを介してゲート電極1922と重なっている酸化物半導体膜1902の点線で示す領域1908に第1の赤外光補助ランプ1905により赤外光が照射されて加熱される。 In the configuration of this embodiment, first gate insulating film 1923a, the infrared light by the first infrared light auxiliary lamp 1905 to the region 1908 indicated by the dotted line in the oxide semiconductor film 1902 that overlaps with the gate electrode 1922 through the 1923b It is heated by irradiation. そして、基板の移動に伴い前方へと移動していく。 Then, we continue to move forward along with the movement of the substrate. なお、基板にランプ照射をする際に各ランプを移動させているが、ガラス基板1901を移動させても又はランプと基板の両方を移動させてもよい。 Although moving each lamp when the lamp irradiation to the substrate, may be moved both even or lamp and the substrate by moving the glass substrate 1901.

第1の赤外光補助ランプ1905照射後、基板上面側から紫外光ランプ1904からの紫外光が照射され、かつ、基板下面側から赤外光ランプ1903からの赤外光が照射されてゲート電極1922と重なる酸化物半導体膜1902の領域1908が加熱される。 First infrared light auxiliary lamp 1905 after irradiation, ultraviolet light from the ultraviolet light lamp 1904 is irradiated from the upper surface side of the substrate, and the infrared light is irradiated gate electrode from the infrared light lamp 1903 from the substrate lower surface region 1908 of the oxide semiconductor film 1902 that overlaps with the 1922 is heated. 本実施例の場合、酸化物半導体膜1902の結晶化はこの領域1908が優先して行われる。 In this embodiment, crystallization of the oxide semiconductor film 1902 in this area 1908 is performed with priority.

紫外光ランプ1904及び赤外光ランプ1903からの照射により加熱された領域1908は、紫外光ランプ1904後方に配置された第2の赤外光補助ランプ1906からの赤外光により加熱される。 Ultraviolet lamp 1904 and the region 1908 heated by irradiation from the infrared light lamp 1903 is heated by the infrared light from the second infrared light auxiliary lamp 1906 disposed ultraviolet lamp 1904 backward. 第2の赤外光補助ランプ1906からの赤外光の照射は、結晶化が促進した領域1908をさらに加熱するために設けられている。 Irradiation of infrared light from the second infrared light auxiliary lamp 1906 is provided to further heat the region 1908 in which crystallization is promoted.

以上の様に、酸化物半導体膜1902中のゲート電極1922と重なる領域(途中から結晶性酸化物半導体膜となる領域)1908は、見かけ上基板の移動に伴って前方へ移動する。 As described above, the oxide semiconductor film 1902 in a region which overlaps with the gate electrode 1922 (region a crystalline oxide semiconductor film in the middle) 1908, moves forward along with the movement of the apparent substrate.

ここで図19(B)に示すのは、酸化物半導体膜1902の領域1908について、時間(Time)と温度(Temp. )の関係を示した図である。 Here Shown in FIG. 19 (B) is the region 1908 of the oxide semiconductor film 1902, a diagram showing the relationship between time (Time) and temperature (Temp.). 図19(B)に示す様に、時間の経過に伴ってまず前加熱(プレヒート)状態となり、次いで主加熱(メインヒート)状態、後加熱(ポストヒート)状態と続く。 As shown in FIG. 19 (B), becomes a first pre-heating (preheat) state with the passage of time, then the main heating (main heating) conditions, followed by a post-heating (post-heating) conditions.

図19(B)から明らかな様に、プレヒート状態ではある程度にまで温度が上げられ、次のメインヒート状態との温度勾配を緩和する役割を果たしている。 As is clear from FIG. 19 (B), the temperature is raised to some extent by pre-heating state, it plays a role to relax the temperature gradient between the next main heating state. これは、メインヒート状態で急激に熱せられて酸化物半導体膜に歪みエネルギー等が蓄積するのを防ぐための工夫である。 This strain energy and the like into the oxide semiconductor film rapidly heated by the main heating state is devised to prevent the accumulation.

そのため、第1の赤外光補助ランプ1905の出力エネルギーは赤外光ランプ1903の出力エネルギーよりも小さめに設定しておくことが望ましい。 Therefore, the output energy of the first infrared light auxiliary lamp 1905 is preferably set to be smaller than output energy of the infrared light lamp 1903. この時、どの様な温度勾配を形成する様に調節するかは実施者が適宜決定すれば良い。 In this case, adjusting either the practitioner may be suitably determined so as to form any kind of temperature gradient.

次に、プレヒート状態を通過すると、基板下面側から赤外光を照射され、膜面温度が 250〜570℃でまで上昇したメインヒート状態となる。 Then, when passing through the preheat state, it is irradiated with infrared light from the substrate lower face side, the film surface temperature becomes elevated main heat until at two hundred fifty to five hundred and seventy ° C.. この状態で酸化物半導体膜1902中の領域1908は結晶性が良好となる。 Region 1908 of the oxide semiconductor film 1902 in this state will be a good crystallinity. なお、同時に照射される紫外光は電子励起に寄与するので熱的な変化はもたらさない。 The thermal change is not brought about because the ultraviolet light irradiated simultaneously contributes to electron excitation.

メインヒート状態で得られた結晶性が改善した領域1908は紫外光ランプ1904の後方に配置された第2の赤外光補助ランプ1906によって加熱される。 Region 1908 crystallinity obtained in the main heating state is improved is heated by the second infrared light auxiliary lamp 1906 positioned behind the ultraviolet lamp 1904. このポストヒート状態は、メインヒート状態の急冷により熱的平衡の崩れた状態で結晶化が終了するのを防ぐ役割を果たす。 The post-heating state, plays a role of preventing crystallization to completion in a state of collapsed thermal equilibrium by quenching of the main heat conditions. これは結晶化に要する時間に余裕を持たせて最も安定な結合状態を得るための工夫である。 This is a contrivance for obtaining the most stable bond state by a margin the time required for crystallization.

従って、第2の赤外光補助ランプ1906も基板下面に配置される赤外光ランプ1903よりも出力エネルギーを小さく設定し、徐々に温度が下がる様な温度勾配を形成する様に調節することが望ましい。 Therefore, to be adjusted so than infrared lamp 1903 disposed also the lower surface of the substrate the second infrared light auxiliary lamp 1906 is set low output energy, to a temperature gradient, such as temperature gradually decreases desirable.

以上の様な構成とすることで、ゲート電極と重なる酸化物半導体膜の一部が加熱されるため、基板のシュリンクを抑制することができる。 By adopting the above-described configuration, since the part of the oxide semiconductor film overlapping with the gate electrode is heated, it is possible to suppress the shrinkage of the substrate. また、結晶化工程を各ランプ又は基板を移動させながら行うことによりスループットを上げることができる。 Further, it is possible to increase throughput by a crystallization step be carried out while moving each lamp or substrate. また、酸化物半導体膜の急加熱および結晶性酸化物半導体膜の急冷により生じうる応力歪み、不対結合手等の結晶欠陥の発生を抑制し、結晶性に優れた領域1908を有する酸化物半導体膜を得ることができる。 Also, the stress distortion which may occur by quenching rapid heating and crystalline oxide semiconductor film of the oxide semiconductor film to suppress the generation of crystal defects such as dangling bonds, oxide semiconductor having an excellent area 1908 to crystalline it is possible to obtain a film.

また、第1の赤外光補助ランプ1905、第2の赤外光補助ランプ1906を設けずに照射加熱を行うことで、基板にかかる熱を抑制してもよい。 The first infrared light auxiliary lamp 1905, by performing irradiation heating without providing the second infrared light auxiliary lamp 1906, may suppress the heat applied to the substrate.

なお、本実施例では、線状ランプを用いたLRTA装置の構成について説明したが、面状ランプを用いて結晶化工程を行ってもよい。 In the present embodiment has described configuration of LRTA device using a linear lamp may be crystallized process using a planar lamp.

本実施例では、本発明に係る半導体装置を電気泳動表示装置に適用した例について図20を参照しながら示す。 In this embodiment, an example of applying the semiconductor device according to the present invention the electrophoretic display device shown with reference to Figure 20.

図20に示す電気泳動表示装置は、本体2010、画像を表示する画素部2011、ドライバIC2012、受信装置2013、フィルムバッテリー2014などを含んでいる。 The electrophoretic display device shown in FIG. 20, the main body 2010, a pixel portion 2011 for displaying an image, driver IC2012, receiving apparatus 2013 includes a like-film battery 2014. ドライバIC2012や受信装置2013などは半導体部品を用い実装しても良い。 Such as a driver IC2012 and receiving apparatus 2013 may be mounted using a semiconductor component. 本発明の半導体装置は画素部2011やドライバIC2012に用いることができる。 The semiconductor device of the present invention can be used as the pixel portion 2011 and the driver IC2012. なお、画素部2011は、マイクロカプセルやジリコンビーズなどが配列された表示層と、それを制御するドライバ層が積層した構造となっている。 The pixel portion 2011 is made a display layer including microcapsules and butt Konbizu are arranged, a structure in which the driver layer are laminated to control it. 表示層とドライバ層は2枚のプラスチックフィルムで挟まれている。 Display layer and the driver layer is sandwiched between two plastic films.

このような電気泳動表示装置は電子ペーパーとも呼ばれており、非常に軽く、可撓性を有していることから筒状に丸めることも可能であり、持ち運びに非常に有利である。 Such electrophoretic display devices are also referred to as electronic paper, very light, it may be possible to round since it has flexibility to the tubular, it is very advantageous to carry. したがって、大画面の表示媒体を自由に持ち運びすることができる。 Therefore, it is possible to carry freely the display medium having a large screen. また、本発明の半導体装置を画素部2011等に用いるため、安価な表示装置を提供することができる。 Further, the semiconductor device of the present invention for use in the pixel portion 2011 and the like, it is possible to provide an inexpensive display device.

本実施例の電気泳動表示装置として様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。 Although may various forms are considered as the electrophoretic display device of the present embodiment, a plurality dispersion microcapsules in a solvent or a solute comprising a first particle having a positive charge, and a second particles having a negative charge has been is intended, by applying an electric field to the microcapsules, is to display only the color of the particles gathering on one side by the particles in the microcapsules move in opposite directions. なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。 Note that the first particles and the second particles each contain pigment and do not move without an electric field. また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。 The color of the first particles and the color of the second particles have different (including colorless). マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。 The microcapsules are those that are dispersed in a solvent is referred to as electronic ink. This electronic ink can be printed glass, plastic, cloth, on the surface, such as paper.

また、本発明の半導体装置は、可視光に対して透光性を有する酸化物半導体膜に併せて、ソース電極及びドレイン電極などに可視光に対して透光性を有するインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを含む透明導電膜を用いることができる。 Further, the semiconductor device of the present invention, along with the oxide semiconductor film having a light-transmitting property with respect to visible light, indium tin oxide having a light-transmitting property with respect to visible light such as a source electrode and a drain electrode (ITO ), indium tin oxide containing silicon oxide (ITSO), organic indium, organotin, zinc oxide, a transparent conductive film containing titanium nitride. ドライバ層に用いるTFTに従来のアモルファスシリコンやポリシリコンを用いたのであれば、チャネル形成領域に光が照射されないようにするために、チャネル形成領域に重ねて遮光膜を設けることを要する。 If the using a conventional amorphous silicon or polysilicon TFT used in the driver layer, in order to prevent light from being irradiated on the channel forming region, it requires the provision of the light shielding film to overlap the channel formation region. しかしながら、本発明のように、可視光に対して透光性を有する酸化物半導体膜、ソース電極およびドレイン電極を用いてドライバ層を作製することにより、両面表示の電気泳動表示装置を得ることができる。 However, as in the present invention, the oxide semiconductor film having a light-transmitting property with respect to visible light, by making the driver layer using the source electrode and the drain electrode, to obtain an electrophoretic display device of a double-sided display it can.

尚、本発明の半導体装置は、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)に加え、冷蔵庫装置、洗濯機、炊飯器、固定電話装置、真空掃除機、体温計など家庭電化製品から、電車内の吊し広告、鉄道駅や空港の発着案内版など大面積のインフォメーションディスプレイまで、主に静止画像を表示する手段として用いることができる。 The semiconductor device of the present invention, a navigation system, an audio reproducing device (car audio, an audio component, or the like), a personal computer, a game machine, a portable information terminal (mobile computer, portable telephone, portable game machines, and electronic books) in addition, refrigerator equipment, washing machines, rice cookers, fixed telephone equipment, vacuum cleaner, from household appliances such as thermometers, suspended advertising in the train, until the Information display of a large area, such as arrival and departure guide version of the railway station and the airport, main still images can be used as a means for displaying.

本実施例は、本発明に係るデジタルオーディオプレーヤーについて図21を参照して説明する。 This embodiment will be described with reference to FIG. 21 for a digital audio player according to the present invention.

図21に示すデジタルオーディオプレーヤーは、本体2110、表示部2111、メモリ部2112、操作部2113、イヤホン2114等を含んでいる。 Digital audio player shown in FIG. 21 includes a main body 2110, a display portion 2111, a memory portion 2112, an operation portion 2113, an earphone 2114, and the like. なお、イヤホン2114の代わりにヘッドホンや無線式イヤホンを用いることができる。 Incidentally, it is possible to use a headphone or a wireless earphone instead of the earphone 2114. 表示部2111として、液晶又は有機EL等を用いることができる。 A display unit 2111, it is possible to use a liquid crystal or organic EL or the like. メモリ部2112として、記録容量が20メガバイト(MB)〜200ギガバイト(GB)のフラッシュメモリを用い、操作部2113を操作することにより、映像や音声(音楽)を記録、再生することができる。 As the memory portion 2112, using a flash memory of the recording capacity is 20 megabytes (MB) to 200 DEG gigabytes (GB), by operating the operation unit 2113, an image or a sound (music) can be reproduced.

本発明の半導体装置が有するTFTの酸化物半導体膜のチャネル形成領域は少なくとも結晶化した領域を有するため、本発明の半導体装置を表示部2111に設けることで、安価で性能のよいデジタルオーディオプレーヤーを提供することができる。 Since the channel formation region of the oxide semiconductor film of a TFT included in a semiconductor device of the present invention having an area at least crystallization, by providing the semiconductor device of the present invention for the display portion 2111, a good digital audio players in performance at low cost it is possible to provide. さらに、酸化物半導体膜のチャネル形成領域は透明であり可視光を吸収しないため、不要な光キャリアが発生しない。 Further, since the channel formation region of the oxide semiconductor film does not absorb a transparent visible light, unnecessary light carriers are not generated. そのため、チャネル形成領域において光照射による特性劣化が生じないため、信頼性の高いデジタルオーディオプレーヤーを提供することができる。 Therefore, since characteristic degradation due to light irradiation does not occur in the channel formation region, it is possible to provide a highly reliable digital audio player.

本実施例は、実施形態1〜6、実施例1〜4と適宜組み合わせることができる。 This embodiment can be combined with the embodiment 1-6, and Examples 1-4 as appropriate.

本発明に係る半導体装置の作製工程を説明する断面図。 Cross-sectional views illustrating manufacturing steps of a semiconductor device according to the present invention. 本発明の酸化物半導体膜の結晶化の温度依存性を説明する図。 Diagram illustrating the temperature dependence of the crystallization of the oxide semiconductor film of the present invention. 本発明に係る半導体装置の作製工程を説明する断面図。 Cross-sectional views illustrating manufacturing steps of a semiconductor device according to the present invention. 本発明に係る半導体装置の作製工程を説明する断面図。 Cross-sectional views illustrating manufacturing steps of a semiconductor device according to the present invention. 本発明に係る半導体装置の作製工程を説明する断面図。 Cross-sectional views illustrating manufacturing steps of a semiconductor device according to the present invention. 本発明に係る半導体装置の作製工程を説明する断面図。 Cross-sectional views illustrating manufacturing steps of a semiconductor device according to the present invention. 本発明に係る半導体装置の断面図。 Sectional view of a semiconductor device according to the present invention. 本発明に係る発光素子の形態を示す図。 It shows the form of a light emitting device according to the present invention. 本発明に係る表示パネルの画素回路及びその動作構成について説明する図。 Figure pixel circuit of a display panel and its operation structure according to the present invention will be described. 本発明に係る駆動回路の実装について説明する図。 Diagram illustrating the implementation of the drive circuit according to the present invention. 本発明に係る表示モジュールについて説明する図。 Diagram illustrating a display module according to the present invention. 電子機器の一例を説明する図。 Diagram illustrating an example of an electronic device. 本発明に係る半導体装置の断面図。 Sectional view of a semiconductor device according to the present invention. 本発明の半導体装置における画素の回路図及び断面図。 Circuit diagram and a sectional view of a pixel in a semiconductor device of the present invention. 本発明に係る半導体装置の断面図。 Sectional view of a semiconductor device according to the present invention. 本発明の半導体装置における素子基板の一形態を示す図。 Schematic diagram showing another embodiment of the element substrate in a semiconductor device of the present invention. 本発明の半導体装置における素子基板の一形態を示す図。 Schematic diagram showing another embodiment of the element substrate in a semiconductor device of the present invention. 本発明の半導体装置の構成を示すブロック図。 Block diagram showing a configuration of a semiconductor device of the present invention. 本発明に係るLRTA装置の構成を示す図。 Diagram illustrating the configuration of LRTA apparatus according to the present invention. 本発明に係る電子機器の一例を説明する図。 Diagram illustrating an example of an electronic apparatus according to the present invention. 本発明に係る電子機器の一例を説明する図。 Diagram illustrating an example of an electronic apparatus according to the present invention.

符号の説明 DESCRIPTION OF SYMBOLS

101 基板102 下地膜103 ゲート電極104 ゲート絶縁膜105 配線106 酸化物半導体膜107 第1の酸化物半導体領域108 第2の酸化物半導体領域301 基板302 下地膜303 ゲート電極304 ゲート絶縁膜305 酸化物半導体膜306 配線307 配線308 第1の酸化物半導体領域309 第2の酸化物半導体領域400 基板401 導電膜402 ゲート電極403a ゲート絶縁膜403b ゲート絶縁膜404 酸化物半導体膜405 保護膜406 レジスト407 チャネル保護膜408 マスク409 酸化物半導体膜411 第1の導電膜412 第2の導電膜413 マスク414a 第1の導電膜414b 第1の導電膜415a 第2の導電膜415b 第2の導電膜424 領域434 領域 101 substrate 102 underlying film 103 gate electrode 104 gate insulating film 105 the wiring 106 oxide semiconductor film 107 first oxide semiconductor region 108 and the second oxide semiconductor region 301 substrate 302 underlying film 303 gate electrode 304 gate insulating film 305 oxide the semiconductor film 306 the wiring 307 wire 308 first oxide semiconductor region 309 a second oxide semiconductor region 400 substrate 401 conductive 402 gate electrode 403a gate insulating film 403b gate insulating film 404 the oxide semiconductor film 405 protective film 406 resist 407 channels protective film 408 mask 409 oxide semiconductor film 411 the first conductive film 412 the second conductive film 413 masks 414a first conductive film 414b first conductive film 415a second conductive film 415b a second conductive film 424 region 434 region

Claims (24)

  1. 基板上にゲート電極と、ゲート絶縁膜と、アモルファス領域及び結晶領域を有するInとGaとZnとを含む酸化物半導体膜と、導電膜とを有し、 A gate electrode on a substrate, a gate insulating film, an oxide semiconductor film containing In, Ga and Zn having an amorphous region and crystalline region, and a conductive film,
    前記導電膜は、前記酸化物半導体膜に接して設けられ、 The conductive layer is provided in contact with the oxide semiconductor film,
    前記酸化物半導体膜は、前記ゲート絶縁膜を介して前記ゲート電極と重なる領域において前記結晶領域を有することを特徴とする半導体装置。 The oxide semiconductor film, a semiconductor device which comprises said crystalline regions in the region overlapping with the gate electrode via the gate insulating film.
  2. 基板上にゲート電極と、ゲート絶縁膜と、アモルファス領域及び結晶領域を有するInとGaとZnとを含む酸化物半導体膜と、導電膜とを有し、 A gate electrode on a substrate, a gate insulating film, an oxide semiconductor film containing In, Ga and Zn having an amorphous region and crystalline region, and a conductive film,
    前記導電膜は、前記酸化物半導体膜に接して設けられ、 The conductive layer is provided in contact with the oxide semiconductor film,
    前記酸化物半導体膜は、前記ゲート絶縁膜を介して前記ゲート電極と重なる領域において前記結晶領域を有し、 The oxide semiconductor film has the crystal region in a region overlapping with the gate electrode via the gate insulating film,
    前記ゲート電極は、前記導電膜よりもハロゲンランプに対する反射率が低いことを特徴とする半導体装置。 Wherein the gate electrode, wherein a low reflectance with respect to the halogen lamp than the conductive film.
  3. 請求項において、前記ゲート電極は、前記導電膜よりもハロゲンランプに対する熱吸収率が高いことを特徴とする半導体装置。 According to claim 2, wherein the gate electrode, wherein a high heat absorption rate for the halogen lamp than the conductive film.
  4. 基板上にゲート電極と、ゲート絶縁膜と、アモルファス領域及び結晶領域を有するInとGaとZnとを含む酸化物半導体膜と、導電膜とを有し、 A gate electrode on a substrate, a gate insulating film, an oxide semiconductor film containing In, Ga and Zn having an amorphous region and crystalline region, and a conductive film,
    前記導電膜は、前記酸化物半導体膜に接して設けられ、 The conductive layer is provided in contact with the oxide semiconductor film,
    前記酸化物半導体膜は、前記ゲート絶縁膜を介して前記ゲート電極と重なる領域において前記結晶領域を有し、 The oxide semiconductor film has the crystal region in a region overlapping with the gate electrode via the gate insulating film,
    前記ゲート電極は、前記導電膜よりもハロゲンランプに対する熱吸収率が高いことを特徴とする半導体装置。 Wherein the gate electrode, wherein a high heat absorption rate for the halogen lamp than the conductive film.
  5. 請求項1乃至請求項のいずれか一において、前記導電膜は、チタン膜からなる第1の導電膜と、アルミニウム又はアルミニウム合金からなる第2の導電膜との積層構造を有することを特徴とする半導体装置。 In any one of claims 1 to 4, wherein the conductive film, and characterized by having a first conductive film made of a titanium film, a laminated structure of a second conductive film made of aluminum or aluminum alloy semiconductor device.
  6. 請求項1乃至請求項のいずれか一において、前記ゲート電極は、タングステンを有することを特徴とする半導体装置。 In any one of claims 1 to 5, wherein the gate electrode, the semiconductor device characterized in that it comprises tungsten.
  7. 請求項1乃至請求項のいずれか一において、前記基板はガラス基板であることを特徴とする半導体装置。 In any one of claims 1 to 6, wherein a said substrate is a glass substrate.
  8. 受信装置、バッテリー、又はドライバICと、請求項1乃至請求項のいずれか一に記載の半導体装置とを有することを特徴とする電気泳動表示装置。 Receiving device, a battery, or the driver IC and the electrophoretic display device characterized by having a semiconductor device according to any one of claims 1 to 7.
  9. FPC、光学フィルム、又は配線基板と、請求項1乃至請求項のいずれか一に記載の半導体装置とを有することを特徴とする表示モジュール。 FPC, display module and having optical film, or a wiring substrate, and a semiconductor device according to any one of claims 1 to 7.
  10. 請求項に記載の表示モジュールと操作部とを有することを特徴とする電子機器。 An electronic apparatus, comprising a display module and an operation unit according to claim 9.
  11. 基板上にゲート電極を形成し、 Forming a gate electrode on a substrate,
    前記ゲート電極を覆ってゲート絶縁膜を形成し、 Forming a gate insulating film covering the gate electrode,
    前記ゲート絶縁膜上にInとGaとZnとを含む酸化物半導体膜を形成し、 An oxide semiconductor film containing In, Ga and Zn formed on the gate insulating film,
    前記ゲート電極をランプ加熱することにより、前記酸化物半導体膜のうち、少なくとも前記ゲート電極と重なる領域の前記ゲート電極側から結晶化させることを特徴とする半導体装置の作製方法。 Wherein by the gate electrode to lamp heating, among the oxide semiconductor film, a method for manufacturing a semiconductor device characterized by crystallization from the gate electrode side in the region which overlaps at least the gate electrode.
  12. 基板上にゲート電極を形成し、 Forming a gate electrode on a substrate,
    前記ゲート電極を覆ってゲート絶縁膜を形成し、 Forming a gate insulating film covering the gate electrode,
    前記ゲート絶縁膜上にInとGaとZnとを含む酸化物半導体膜を形成し、 An oxide semiconductor film containing In, Ga and Zn formed on the gate insulating film,
    前記ゲート電極をランプ加熱することにより、前記酸化物半導体膜のうち、少なくとも前記ゲート電極と重なる領域の前記ゲート電極側から結晶化させ、前記ゲート電極側の前記結晶領域は結晶性が高いことを特徴とする半導体装置の作製方法。 By heating lamp the gate electrode, of the oxide semiconductor film, is crystallized from at least the gate electrode side of the overlap with the gate electrode region, the crystalline region of the gate electrode side of an increased crystallinity the method for manufacturing a semiconductor device according to claim.
  13. 基板上にゲート電極を形成し、 Forming a gate electrode on a substrate,
    前記ゲート電極を覆ってゲート絶縁膜を形成し、 Forming a gate insulating film covering the gate electrode,
    前記ゲート絶縁膜上にInとGaとZnとを含む酸化物半導体膜を形成し、 An oxide semiconductor film containing In, Ga and Zn formed on the gate insulating film,
    前記基板上の前記酸化物半導体膜上から可視光領域の波長を有するランプ光を照射して、前記ゲート電極を加熱することにより、前記酸化物半導体膜のうち、少なくとも前記ゲート電極と重なる領域の前記ゲート電極側から結晶化させることを特徴とする半導体装置の作製方法。 From over the oxide semiconductor film on the substrate by irradiating a lamp light with a wavelength in the visible light region, by heating the gate electrode, of the oxide semiconductor film, a region overlapping with at least said gate electrode the method for manufacturing a semiconductor device, characterized in that crystallized from the gate electrode side.
  14. 基板上にゲート電極を形成し、 Forming a gate electrode on a substrate,
    前記ゲート電極を覆ってゲート絶縁膜を形成し、 Forming a gate insulating film covering the gate electrode,
    前記ゲート絶縁膜上にInとGaとZnとを含む酸化物半導体膜を形成し、 An oxide semiconductor film containing In, Ga and Zn formed on the gate insulating film,
    前記基板上の前記酸化物半導体膜上から可視光領域の波長を有するランプ光を照射して、前記ゲート電極を加熱することにより、前記酸化物半導体膜のうち、少なくとも前記ゲート電極と重なる領域の前記ゲート電極側から結晶化させ、前記ゲート電極側の前記結晶領域は結晶性が高いことを特徴とする半導体装置の作製方法。 From over the oxide semiconductor film on the substrate by irradiating a lamp light with a wavelength in the visible light region, by heating the gate electrode, of the oxide semiconductor film, a region overlapping with at least said gate electrode the crystallized from the gate electrode side, the crystal region of the gate electrode side method for manufacturing a semiconductor device, wherein the high crystallinity.
  15. 基板上にゲート電極を形成し、 Forming a gate electrode on a substrate,
    前記ゲート電極を覆ってゲート絶縁膜を形成し、 Forming a gate insulating film covering the gate electrode,
    前記ゲート絶縁膜上にInとGaとZnとを含む酸化物半導体膜を形成し、 An oxide semiconductor film containing In, Ga and Zn formed on the gate insulating film,
    前記酸化物半導体膜上に導電膜を形成し、 A conductive film is formed over the oxide semiconductor film,
    前記ゲート電極をランプ加熱することにより、前記酸化物半導体膜の一部を選択的に結晶化させることを特徴とする半導体装置の作製方法。 By lamp heating the gate electrode, the method for manufacturing a semiconductor device characterized by selectively crystallizing a portion of the oxide semiconductor film.
  16. 基板上にゲート電極を形成し、 Forming a gate electrode on a substrate,
    前記ゲート電極を覆ってゲート絶縁膜を形成し、 Forming a gate insulating film covering the gate electrode,
    前記ゲート絶縁膜上にInとGaとZnとを含む酸化物半導体膜を形成し、 An oxide semiconductor film containing In, Ga and Zn formed on the gate insulating film,
    前記酸化物半導体膜上に導電膜を形成し、 A conductive film is formed over the oxide semiconductor film,
    前記ゲート電極をランプ加熱することにより、前記酸化物半導体膜のうち、少なくとも前記ゲート電極と重なる領域の前記ゲート電極側から結晶化させることを特徴とする半導体装置の作製方法。 Wherein by the gate electrode to lamp heating, among the oxide semiconductor film, a method for manufacturing a semiconductor device characterized by crystallization from the gate electrode side in the region which overlaps at least the gate electrode.
  17. 基板上にゲート電極を形成し、 Forming a gate electrode on a substrate,
    前記ゲート電極を覆ってゲート絶縁膜を形成し、 Forming a gate insulating film covering the gate electrode,
    前記ゲート絶縁膜上にInとGaとZnとを含む酸化物半導体膜を形成し、 An oxide semiconductor film containing In, Ga and Zn formed on the gate insulating film,
    前記酸化物半導体膜上に導電膜を形成し、 A conductive film is formed over the oxide semiconductor film,
    前記ゲート電極をランプ加熱することにより、前記酸化物半導体膜のうち、少なくとも前記ゲート電極と重なる領域の前記ゲート電極側から結晶化させ、前記ゲート電極側の結晶領域は結晶性が高いことを特徴とする半導体装置の作製方法。 By heating lamp the gate electrode, of the oxide semiconductor film, is crystallized from at least the gate electrode side of the overlap with the gate electrode region, the crystalline region of the gate electrode side, wherein the high crystallinity the method of manufacturing a semiconductor device according to.
  18. 請求項15乃至請求項17のいずれか一において、前記導電膜は、チタン膜からなる第1の導電膜と、アルミニウム又はアルミニウム合金からなる第2の導電膜との積層構造を有することを特徴とする半導体装置の作製方法。 In any one of claims 15 to 17, wherein the conductive film, and characterized by having a first conductive film made of a titanium film, a laminated structure of a second conductive film made of aluminum or aluminum alloy the method for manufacturing a semiconductor device according to.
  19. 請求項15乃至請求項18のいずれか一において、前記ランプ加熱はハロゲンランプを用いて行い、前記ゲート電極は、前記導電膜よりも前記ハロゲンランプに対する反射率が低いことを特徴とする半導体装置の作製方法。 In any one of claims 15 to 18, wherein the lamp heating is performed with a halogen lamp, wherein the gate electrode, the semiconductor device, wherein the low reflectance with respect to the halogen lamp than said conductive film manufacturing method.
  20. 請求項15乃至請求項19のいずれか一において、前記ランプ加熱はハロゲンランプを用いて行い、前記ゲート電極は、前記導電膜よりも前記ハロゲンランプに対する熱吸収率が高いことを特徴とする半導体装置の作製方法。 In any one of claims 15 to 19, wherein the lamp heating is performed with a halogen lamp, wherein the gate electrode, wherein a high heat absorption rate for the halogen lamp than said conductive film a method for manufacturing a.
  21. 請求項11、請求項12、及び請求項15乃至請求項17のいずれか一において、前記ランプ加熱は、赤外光領域の波長を有するランプ光を用いて行うことを特徴とする半導体装置の作製方法。 11. In any one of claims 12, and claims 15 to 17, wherein the lamp heating, for manufacturing a semiconductor device which is characterized in that by using a lamp light having a wavelength in the infrared light region Method.
  22. 請求項11乃至請求項21のいずれか一において、前記酸化物半導体膜は、スパッタリング法により形成することを特徴とする半導体装置の作製方法。 In any one of claims 11 to 21, wherein the oxide semiconductor film, a method for manufacturing a semiconductor device, which comprises forming by a sputtering method.
  23. 請求項11、請求項12、及び請求項15乃至請求項 1のいずれか一において、前記ランプ加熱を250℃〜570℃で行うことを特徴とする半導体装置の作製方法。 11. In claim 12, and claims 15 to any one of claims 2 1, a method for manufacturing a semiconductor device which is characterized in that the lamp heating at 250 ° C. to 570 ° C..
  24. 請求項11乃至請求項23のいずれか一において、前記基板はガラス基板であることを特徴とする半導体装置の作製方法。 In any one of claims 11 to 23, a method for manufacturing a semiconductor device, wherein the substrate is a glass substrate.
JP2006262991A 2005-09-29 2006-09-27 Semiconductor device, an electrophoretic display device, a display module, a manufacturing method of an electronic device, and semiconductor device Active JP5064747B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005283782 2005-09-29
JP2005283782 2005-09-29
JP2006262991A JP5064747B2 (en) 2005-09-29 2006-09-27 Semiconductor device, an electrophoretic display device, a display module, a manufacturing method of an electronic device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006262991A JP5064747B2 (en) 2005-09-29 2006-09-27 Semiconductor device, an electrophoretic display device, a display module, a manufacturing method of an electronic device, and semiconductor device

Publications (3)

Publication Number Publication Date
JP2007123861A true JP2007123861A (en) 2007-05-17
JP2007123861A5 true JP2007123861A5 (en) 2008-09-18
JP5064747B2 true JP5064747B2 (en) 2012-10-31

Family

ID=38147305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006262991A Active JP5064747B2 (en) 2005-09-29 2006-09-27 Semiconductor device, an electrophoretic display device, a display module, a manufacturing method of an electronic device, and semiconductor device

Country Status (1)

Country Link
JP (1) JP5064747B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101515543B1 (en) * 2013-08-12 2015-05-11 동의대학교 산학협력단 Thin film transistor and Method of manufacturing the same
KR101680047B1 (en) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and the manufacturing method

Families Citing this family (708)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP4793679B2 (en) * 2005-11-10 2011-10-12 富士電機株式会社 Thin film transistor
EP1821578A3 (en) 2006-02-21 2010-07-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4999400B2 (en) * 2006-08-09 2012-08-15 キヤノン株式会社 Dry etching method for an oxide semiconductor film
JP4989309B2 (en) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 The liquid crystal display device
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2008299269A (en) * 2007-06-04 2008-12-11 Bridgestone Corp Book type information display device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
CN101803028B (en) * 2007-08-02 2013-03-13 应用材料公司 Thin film transistors using thin film semiconductor materials
CN101952485A (en) * 2007-11-22 2011-01-19 出光兴产株式会社;关东化学株式会社 Etching solution composition
JP5213422B2 (en) 2007-12-04 2013-06-19 キヤノン株式会社 Oxide semiconductor device and a display device using the same having an insulating layer
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
US20110133175A1 (en) * 2008-01-08 2011-06-09 Yungryel Ryu High-performance heterostructure light emitting devices and methods
WO2009091013A1 (en) * 2008-01-17 2009-07-23 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
WO2009093625A1 (en) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
US8247315B2 (en) 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
JP2009267399A (en) * 2008-04-04 2009-11-12 Fujifilm Corp Semiconductor device, manufacturing method therefor, display device, and manufacturing method therefor
JP5704790B2 (en) * 2008-05-07 2015-04-22 キヤノン株式会社 Thin film transistor, and a display device
KR101461127B1 (en) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 Semiconductor device and method for manufacturing the same
KR101449460B1 (en) * 2008-05-23 2014-10-13 주성엔지니어링(주) Thin film transistor array substrate and method of manufacturing the same
KR20090126766A (en) 2008-06-05 2009-12-09 삼성전자주식회사 Thin film transistor panel
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR100963104B1 (en) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
JP5588637B2 (en) * 2008-07-31 2014-09-10 株式会社半導体エネルギー研究所 The method for manufacturing a semiconductor device and a semiconductor device
JP5616038B2 (en) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US8293595B2 (en) 2008-07-31 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8129717B2 (en) 2008-07-31 2012-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5480554B2 (en) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 Semiconductor device
US8343817B2 (en) 2008-08-08 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8115201B2 (en) * 2008-08-08 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor formed within
JP5608347B2 (en) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 The method for manufacturing a semiconductor device and a semiconductor device
KR20100023151A (en) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 Thin film transistor and fabricating method thereof
JP5417332B2 (en) 2008-08-29 2014-02-12 株式会社アルバック A method of manufacturing a field-effect transistor
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US8021916B2 (en) 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5627071B2 (en) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP5274165B2 (en) * 2008-09-08 2013-08-28 富士フイルム株式会社 Thin film field effect transistor and manufacturing method thereof
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101829673B1 (en) 2008-09-12 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
KR101623224B1 (en) 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
CN102160103B (en) * 2008-09-19 2013-09-11 株式会社半导体能源研究所 The display device
KR20160042143A (en) 2008-09-19 2016-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
CN103545342B (en) * 2008-09-19 2018-01-26 株式会社半导体能源研究所 The semiconductor device
WO2010032639A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR101803264B1 (en) 2008-09-19 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8284142B2 (en) * 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JPWO2010038566A1 (en) * 2008-09-30 2012-03-01 コニカミノルタホールディングス株式会社 Thin film transistor and a manufacturing method thereof
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN103928476A (en) 2008-10-03 2014-07-16 株式会社半导体能源研究所 Display Device And Method For Manufacturing The Same
KR101659925B1 (en) * 2008-10-03 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
CN101719493B (en) 2008-10-08 2014-05-14 株式会社半导体能源研究所 The display device
JP5552753B2 (en) * 2008-10-08 2014-07-16 ソニー株式会社 Thin film transistor and a display device
JP5484853B2 (en) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP5361651B2 (en) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101259727B1 (en) * 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101667909B1 (en) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method of manufacturing a semiconductor device
JP5616012B2 (en) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5442234B2 (en) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 Semiconductor device and a display device
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
US8426868B2 (en) 2008-10-31 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101631454B1 (en) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Logic circuit
KR101477593B1 (en) * 2008-11-07 2014-12-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method of manufacturing a semiconductor device
CN101740631B (en) 2008-11-07 2014-07-16 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the semiconductor device
KR20180024035A (en) * 2008-11-07 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing a semiconductor device
US8395148B2 (en) 2008-11-07 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5631574B2 (en) 2008-11-07 2014-11-26 株式会社半導体エネルギー研究所 Semiconductor device
KR101432764B1 (en) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8058647B2 (en) 2008-11-13 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010123595A (en) 2008-11-17 2010-06-03 Sony Corp Thin film transistor and display
JP2010123758A (en) * 2008-11-19 2010-06-03 Nec Corp Thin film device and method of manufacturing the same
KR20100056970A (en) 2008-11-20 2010-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
WO2010058746A1 (en) * 2008-11-21 2010-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101238823B1 (en) * 2008-11-21 2013-03-04 한국전자통신연구원 The thin film transistor and the manufacuring method thereof
JP2012033516A (en) * 2008-11-26 2012-02-16 Ulvac Japan Ltd Transistor and method of manufacturing the same
US8441425B2 (en) 2008-11-28 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101618913B1 (en) 2008-11-28 2016-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device including the same
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9450133B2 (en) 2008-11-28 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Photosensor and display device
WO2010064590A1 (en) 2008-12-01 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
JP5521034B2 (en) 2009-05-29 2014-06-11 アリゾナ・ボード・オブ・リージェンツ,フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステート・ユニバーシティArizona Board Of Regents, For And On Behalf Of Arizona State University Method and flexible semiconductor device to provide a flexible semiconductor device at a high temperature
KR101551305B1 (en) 2008-12-03 2015-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A liquid crystal display device
JP5491833B2 (en) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 Semiconductor device
WO2010071034A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP5615540B2 (en) 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101719350B1 (en) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and the manufacturing method
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5785685B2 (en) * 2008-12-26 2015-09-30 株式会社半導体エネルギー研究所 Active matrix display device
JP5590877B2 (en) * 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 Semiconductor device
KR101648927B1 (en) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR100993416B1 (en) 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8395740B2 (en) * 2009-01-30 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having blue phase liquid crystal and particular electrode arrangement
US8436350B2 (en) 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
JP4752927B2 (en) * 2009-02-09 2011-08-17 ソニー株式会社 Thin film transistor and a display device
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (en) 2009-02-13 2014-10-08 株式会社半导体能源研究所 A semiconductor device and a manufacturing method of a transistor
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8841661B2 (en) 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101671210B1 (en) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR20170061190A (en) 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8936963B2 (en) 2009-03-13 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101681884B1 (en) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic appliance
US9012918B2 (en) * 2009-03-27 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor
US8927981B2 (en) 2009-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8338226B2 (en) 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100252832A1 (en) 2009-04-02 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5624351B2 (en) * 2009-04-16 2014-11-12 株式会社半導体エネルギー研究所 Semiconductor device
JP2010276829A (en) * 2009-05-28 2010-12-09 Sumitomo Chemical Co Ltd Display device
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
JP5564331B2 (en) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
EP2256814A1 (en) * 2009-05-29 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US9024311B2 (en) 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
WO2011001715A1 (en) 2009-06-29 2011-01-06 シャープ株式会社 Oxide semiconductor, thin-film transistor array substrate and manufacturing method therefor, and display device
KR101645061B1 (en) 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20170049621A (en) 2009-06-30 2017-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20180000737A (en) 2009-06-30 2018-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101810699B1 (en) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20170119742A (en) 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101476817B1 (en) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device including transistor and manufacturing method thereof
JP5663214B2 (en) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
KR101801500B1 (en) * 2009-07-10 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR101460868B1 (en) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101820176B1 (en) * 2009-07-10 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101414926B1 (en) 2009-07-18 2014-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180071402A (en) * 2009-07-18 2018-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010546A1 (en) * 2009-07-24 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101541630B1 (en) 2009-07-31 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR20120051720A (en) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013522A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5642447B2 (en) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 Semiconductor device
KR101689725B1 (en) 2009-08-07 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US8502220B2 (en) * 2009-08-07 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629441B2 (en) * 2009-08-07 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101760241B1 (en) * 2009-08-07 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
EP2284891A3 (en) 2009-08-07 2015-10-07 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5663231B2 (en) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 The light-emitting device
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN102484140B (en) 2009-09-04 2015-04-22 株式会社半导体能源研究所 Manufacturing method of semiconductor device
KR101506124B1 (en) 2009-09-04 2015-03-25 가부시끼가이샤 도시바 Thin-film transistor and method for manufacturing the thin-film transistor
CN105449119B (en) 2009-09-04 2018-03-23 株式会社半导体能源研究所 The light emitting device and manufacturing method
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JP5700626B2 (en) 2009-09-04 2015-04-15 株式会社半導体エネルギー研究所 El display device
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101836532B1 (en) 2009-09-04 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR101746198B1 (en) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011034012A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR101470811B1 (en) * 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101801956B1 (en) 2009-09-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and manufacturing method thereof
CN102024410B (en) 2009-09-16 2014-10-22 株式会社半导体能源研究所 Semiconductor device and electronic equipment
KR101301461B1 (en) 2009-09-16 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and oxide semiconductor layer
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101026213B1 (en) 2009-09-21 2011-03-31 경원대학교 산학협력단 Fabrication of transparent thin film transistor by using laser patterning
CN102549758B (en) 2009-09-24 2015-11-25 株式会社半导体能源研究所 Semiconductor device and manufacturing method thereof
KR101740943B1 (en) 2009-09-24 2017-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
KR20170139683A (en) * 2009-09-24 2017-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor film and semiconductor device
CN105513644A (en) 2009-09-24 2016-04-20 株式会社半导体能源研究所 Driver circuit, display device including the driver circuit, and electronic appliance including the display device
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR101809759B1 (en) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor element and method for manufacturing the same
KR101707260B1 (en) * 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011037213A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043182A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043203A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
EP2486594B1 (en) * 2009-10-08 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
WO2011043175A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and display device having the same
CN102549638B (en) * 2009-10-09 2015-04-01 株式会社半导体能源研究所 Light-emitting display device and electronic device including the same
WO2011043164A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR20170085148A (en) * 2009-10-09 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9171640B2 (en) * 2009-10-09 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043218A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101771268B1 (en) 2009-10-09 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR101820972B1 (en) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR101843558B1 (en) 2009-10-09 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Shift register and display device and driving method thereof
EP3244394A1 (en) * 2009-10-16 2017-11-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic apparatus having the same
KR101745747B1 (en) * 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Logic circuit and semiconductor device
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
JP5426315B2 (en) * 2009-10-20 2014-02-26 スタンレー電気株式会社 ZnO based compound semiconductor device
US8546797B2 (en) 2009-10-20 2013-10-01 Stanley Electric Co., Ltd. Zinc oxide based compound semiconductor device
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170119735A (en) * 2009-10-21 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Analog circuit and semiconductor device
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
WO2011048968A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101803554B1 (en) * 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
CN102598247B (en) * 2009-10-29 2015-05-06 株式会社半导体能源研究所 Semiconductor device
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102598284B (en) 2009-11-06 2015-04-15 株式会社半导体能源研究所 Semiconductor device
KR20170089033A (en) * 2009-11-06 2017-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011055631A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011055644A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102598279B (en) 2009-11-06 2015-10-07 株式会社半导体能源研究所 The semiconductor device
JP5539846B2 (en) 2009-11-06 2014-07-02 株式会社半導体エネルギー研究所 Evaluation method, a method for manufacturing a semiconductor device
WO2011055474A1 (en) 2009-11-09 2011-05-12 シャープ株式会社 Active matrix substrate, liquid crystal display panel provided with same, and method for manufacturing active matrix substrate
WO2011058934A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011058866A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101751560B1 (en) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20110053192A (en) 2009-11-13 2011-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for packaging target material and method for mounting target
KR20120106950A (en) * 2009-11-13 2012-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Sputtering target and method for manufacturing the same, and transistor
WO2011058882A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101370301B1 (en) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101800854B1 (en) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
KR20170117208A (en) 2009-11-20 2017-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
US8355109B2 (en) * 2009-11-24 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a liquid crystal material exhibiting a blue phase and a structure body projecting into the liquid crystal layer
KR101658533B1 (en) * 2009-11-25 2016-09-22 엘지디스플레이 주식회사 Oxide thin film transistor and method of fabricating the same
WO2011065198A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101844972B1 (en) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
EP2504855A4 (en) 2009-11-28 2016-07-20 Semiconductor Energy Lab Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101396015B1 (en) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
EP2507787A4 (en) * 2009-11-30 2013-07-17 Semiconductor Energy Lab Liquid crystal display device, method for driving the same, and electronic device including the same
KR101605723B1 (en) * 2009-12-01 2016-03-24 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR101623961B1 (en) * 2009-12-02 2016-05-26 삼성전자주식회사 Transistor, method of manufacturing the same and electronic device comprising transistor
KR20120094091A (en) 2009-12-04 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20120107107A (en) 2009-12-04 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20120099475A (en) * 2009-12-04 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
EP2507823A4 (en) 2009-12-04 2014-05-14 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR101833198B1 (en) * 2009-12-04 2018-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device including the same
CN102648525B (en) 2009-12-04 2016-05-04 株式会社半导体能源研究所 The display device
US8432718B2 (en) 2009-12-04 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011070900A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120106786A (en) 2009-12-08 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
RU2503085C1 (en) 2009-12-09 2013-12-27 Шарп Кабусики Кайся Semiconductor device and method of its manufacturing
JP5727204B2 (en) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
CN102656683B (en) 2009-12-11 2015-02-11 株式会社半导体能源研究所 The semiconductor device
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101481398B1 (en) * 2009-12-11 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Latch circuit and cpu
WO2011074590A1 (en) 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR101768433B1 (en) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011074506A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102667910B (en) * 2009-12-18 2015-11-25 株式会社半导体能源研究所 The liquid crystal display device and the electronic device
WO2011074408A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074379A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
KR101622733B1 (en) * 2009-12-21 2016-05-20 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
EP2517245A4 (en) * 2009-12-25 2014-01-01 Semiconductor Energy Lab Semiconductor device
CN102656801B (en) 2009-12-25 2016-04-27 株式会社半导体能源研究所 The memory device, the semiconductor device and the electronic device
WO2011081008A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
CN105353551A (en) 2009-12-28 2016-02-24 株式会社半导体能源研究所 Liquid crystal display device and electronic device
CN105047669A (en) * 2009-12-28 2015-11-11 株式会社半导体能源研究所 The memory device and a semiconductor device
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101436120B1 (en) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20170062558A (en) * 2010-01-20 2017-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for driving the same
WO2011089832A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
CN102714496B (en) * 2010-01-20 2016-06-29 株式会社半导体能源研究所 The semiconductor device
WO2011089835A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011089842A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
CN102714029B (en) 2010-01-20 2016-03-23 株式会社半导体能源研究所 Display device a display
KR101861991B1 (en) 2010-01-20 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Signal processing circuit and method for driving the same
EP2528100B1 (en) 2010-01-21 2016-07-20 Sharp Kabushiki Kaisha Process for production of circuit board
KR101637789B1 (en) * 2010-01-22 2016-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
CN106057162A (en) 2010-01-24 2016-10-26 株式会社半导体能源研究所 The display device
KR101399610B1 (en) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR20120117915A (en) * 2010-02-05 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9391209B2 (en) 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105405747A (en) * 2010-02-05 2016-03-16 株式会社半导体能源研究所 Semiconductor device and method for manufacturing semiconductor device
KR101791713B1 (en) 2010-02-05 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Field effect transistor and semiconductor device
WO2011096276A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US8617920B2 (en) 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011099376A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101636998B1 (en) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 Thin Film Transistor and Method to Fabricate the Same
KR101774470B1 (en) * 2010-02-18 2017-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
CN104617105B (en) 2010-02-19 2018-01-26 株式会社半导体能源研究所 The semiconductor device
JP5740169B2 (en) 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 A method for manufacturing a transistor
WO2011102248A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
CN105826363A (en) 2010-02-19 2016-08-03 株式会社半导体能源研究所 Semiconductor device and method for manufacturing same
CN105788645A (en) * 2010-02-23 2016-07-20 株式会社半导体能源研究所 Display device, semiconductor device, and driving method thereof
CN102782859B (en) * 2010-02-26 2015-07-29 株式会社半导体能源研究所 A method of manufacturing a semiconductor device
WO2011105198A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011105218A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and e-book reader provided therewith
KR20120120458A (en) * 2010-02-26 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5413845B2 (en) * 2010-02-26 2014-02-12 住友化学株式会社 The liquid crystal display device, manufacturing apparatus manufacturing method, and a liquid crystal display device of a liquid crystal display device
CN102763203B (en) * 2010-02-26 2016-10-26 株式会社半导体能源研究所 A method of manufacturing a semiconductor device
CN105553462A (en) 2010-03-02 2016-05-04 株式会社半导体能源研究所 Pulse signal output circuit and the shift register
DE112011100749B4 (en) 2010-03-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and the shift register
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2011118364A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011122299A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
CN102844873B (en) * 2010-03-31 2015-06-17 株式会社半导体能源研究所 The semiconductor display device
CN102884477B (en) * 2010-03-31 2015-11-25 株式会社半导体能源研究所 The liquid crystal display device and a driving method
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011129456A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
KR20180043856A (en) * 2010-04-23 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP5581263B2 (en) * 2010-05-13 2014-08-27 株式会社半導体エネルギー研究所 Buffer circuit
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012021196A3 (en) 2010-05-21 2012-04-12 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A3 (en) 2010-05-21 2012-04-12 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011151955A1 (en) 2010-05-31 2011-12-08 シャープ株式会社 Semiconductor element, thin film transistor substrate, and display device
JP5149464B2 (en) 2010-06-02 2013-02-20 シャープ株式会社 Contact structure, a substrate, a display device, and the contact structure and manufacturing method of the substrate
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002104A1 (en) 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101801960B1 (en) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9336739B2 (en) * 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5671418B2 (en) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 The driving method of a semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
DE112011102644T5 (en) 2010-08-06 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. The semiconductor integrated circuit
US8748224B2 (en) 2010-08-16 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8787073B2 (en) 2010-08-26 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
JP5727892B2 (en) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 Semiconductor device
KR20120020073A (en) 2010-08-27 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method for designing a semiconductor
KR20130099074A (en) 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Sputtering target and method for manufacturing semiconductor device
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9546416B2 (en) 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
KR20130119421A (en) * 2010-09-13 2013-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Memory device
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR20120028228A (en) 2010-09-13 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5696009B2 (en) 2010-09-14 2015-04-08 株式会社半導体エネルギー研究所 Semiconductor device
KR101426515B1 (en) 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and display device
KR20120033244A (en) 2010-09-29 2012-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor memory device and method for driving the same
US8553447B2 (en) 2010-10-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
JP5775712B2 (en) * 2010-10-28 2015-09-09 株式会社ジャパンディスプレイ Display device
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9299851B2 (en) 2010-11-05 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8936965B2 (en) 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8728883B2 (en) 2010-11-30 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE112011104002T5 (en) 2010-12-03 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor and semiconductor device
CN106960866A (en) 2010-12-17 2017-07-18 株式会社半导体能源研究所 Oxide material and the semiconductor device
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
JP5784479B2 (en) 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 Semiconductor device
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101812702B1 (en) * 2010-12-30 2018-01-30 주성엔지니어링(주) Thin film transistor and Method of manufacturing the same
JP5256339B2 (en) 2011-01-05 2013-08-07 株式会社半導体エネルギー研究所 Storage device
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8785266B2 (en) 2011-01-12 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5836132B2 (en) 2011-01-12 2015-12-24 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US8811064B2 (en) 2011-01-14 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including multilayer wiring layer
JP5859839B2 (en) 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 The driving method of the memory element, and a storage element
KR20120082815A (en) 2011-01-14 2012-07-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Memory device, semiconductor device, and detecting method
JP5527225B2 (en) * 2011-01-14 2014-06-18 ソニー株式会社 Thin film transistor and a display device
JP5716407B2 (en) * 2011-01-17 2015-05-13 株式会社リコー Field effect transistor, a display device, image display device, and systems
JP5897910B2 (en) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US8809992B2 (en) 2011-01-26 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8865555B2 (en) 2011-01-26 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8773906B2 (en) 2011-01-27 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Memory circuit
KR20130140824A (en) 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8809927B2 (en) 2011-02-02 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US8780614B2 (en) 2011-02-02 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8841664B2 (en) 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5827145B2 (en) 2011-03-08 2015-12-02 株式会社半導体エネルギー研究所 Signal processing circuit
US8541781B2 (en) 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9184296B2 (en) 2011-03-11 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having c-axis aligned portions and doped portions
KR20140025384A (en) 2011-03-18 2014-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9472676B2 (en) 2011-03-25 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053098B2 (en) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 Semiconductor device
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
JP5839477B2 (en) 2011-03-31 2016-01-06 株式会社半導体エネルギー研究所 Memory circuit
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103548146A (en) * 2011-04-07 2014-01-29 代表亚利桑那大学的亚利桑那校董会 Dual active layers for semiconductor devices and methods of manufacturing the same
US9093538B2 (en) 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US8878174B2 (en) 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
US8779488B2 (en) * 2011-04-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8797788B2 (en) 2011-04-22 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9117701B2 (en) 2011-05-06 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8947910B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising inverters and capacitor, and driving method thereof
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5886128B2 (en) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 Semiconductor device
WO2012157472A1 (en) 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5873755B2 (en) 2011-05-13 2016-03-01 株式会社半導体エネルギー研究所 Semiconductor device and a display device
KR20140040128A (en) 2011-05-13 2014-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP6109489B2 (en) 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 El display device
JP6076617B2 (en) * 2011-05-13 2017-02-08 株式会社半導体エネルギー研究所 Display device
CN103534950B (en) 2011-05-16 2017-07-04 株式会社半导体能源研究所 Programmable logic device
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6002433B2 (en) 2011-05-19 2016-10-05 株式会社半導体エネルギー研究所 The driving method of the arithmetic circuit and the ALU
JP5936908B2 (en) 2011-05-20 2016-06-22 株式会社半導体エネルギー研究所 Parity bit output circuit and the parity check circuit
JP6166866B2 (en) 2011-05-20 2017-07-19 株式会社半導体エネルギー研究所 Semiconductor device
JP5886496B2 (en) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 Semiconductor device
WO2012161059A1 (en) * 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5731904B2 (en) 2011-05-25 2015-06-10 ルネサスエレクトロニクス株式会社 The method of manufacturing a semiconductor device and a semiconductor device
US8669781B2 (en) 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP6012263B2 (en) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 A semiconductor memory device
CN103597545B (en) 2011-06-09 2016-10-19 株式会社半导体能源研究所 A cache memory and a driving method
JP6104522B2 (en) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 Semiconductor device
KR20120138074A (en) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 Thin film transistor, thin film transistor display panel and method of manufacturing the same
WO2012172746A1 (en) 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
KR20130007426A (en) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013021034A (en) * 2011-07-07 2013-01-31 Ulvac Japan Ltd Laser annealing method and semiconductor device manufacturing method
KR20130006310A (en) * 2011-07-08 2013-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US9318506B2 (en) 2011-07-08 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8912596B2 (en) 2011-07-15 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847220B2 (en) 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP6006572B2 (en) 2011-08-18 2016-10-12 株式会社半導体エネルギー研究所 Semiconductor device
JP6128775B2 (en) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 Semiconductor device
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013042562A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8841675B2 (en) 2011-09-23 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Minute transistor
KR20130034608A (en) 2011-09-28 2013-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Shift register circuit
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130087784A1 (en) 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6022880B2 (en) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 The method for manufacturing a semiconductor device and a semiconductor device
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6026839B2 (en) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 Semiconductor device
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP6226518B2 (en) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 Semiconductor device
KR20130045174A (en) * 2011-10-24 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR20140086954A (en) 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US8604472B2 (en) 2011-11-09 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8796682B2 (en) 2011-11-11 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP6122275B2 (en) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 Display device
JP2013104079A (en) * 2011-11-11 2013-05-30 Solar Applied Materials Technology Corp TARGET, UNDERLYING MATERIAL FOR Co-BASED OR Fe-BASED MAGNETIC RECORDING MEDIUM, AND MAGNETIC RECORDING MEDIUM
US8878177B2 (en) 2011-11-11 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6076038B2 (en) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 The method for manufacturing a display device
KR101761804B1 (en) * 2011-11-22 2017-08-10 주성엔지니어링(주) Thin film transistor and Method of manufacturing the same
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
JP6125211B2 (en) 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US9057126B2 (en) 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
JP6147992B2 (en) 2011-11-30 2017-06-14 株式会社半導体エネルギー研究所 Semiconductor device
US9076871B2 (en) 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
KR20140096330A (en) 2011-11-30 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor display device
US8885437B2 (en) 2011-12-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Storage device and driving method thereof
KR20150028760A (en) 2011-12-15 2015-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
WO2013094621A1 (en) * 2011-12-20 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130075657A (en) 2011-12-27 2013-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013111756A1 (en) 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9171957B2 (en) 2012-01-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9196741B2 (en) 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6108858B2 (en) 2012-02-17 2017-04-05 株式会社半導体エネルギー研究所 p-type semiconductor material and a semiconductor device
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9036766B2 (en) * 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013183001A (en) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd Semiconductor device
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
JP6168795B2 (en) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US8941113B2 (en) 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6059566B2 (en) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP6128906B2 (en) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 Semiconductor device
JP6143423B2 (en) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 A method of manufacturing a semiconductor device
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
CN102683424B (en) * 2012-04-28 2013-08-07 京东方科技集团股份有限公司 Display device and array substrate as well as thin film transistor and manufacturing method thereof
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130126478A (en) 2012-05-10 2013-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for manufacturing the same
DE112013002407T5 (en) 2012-05-10 2015-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013168624A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6174899B2 (en) 2012-05-11 2017-08-02 株式会社半導体エネルギー研究所 Semiconductor device
KR20130126494A (en) 2012-05-11 2013-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and driving method of semiconductor device
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN104380473B (en) 2012-05-31 2017-10-13 株式会社半导体能源研究所 The semiconductor device
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
KR20140002496A (en) 2012-06-29 2014-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20140008247A (en) 2012-07-11 2014-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and method for driving the same
JP6006558B2 (en) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
WO2014013958A1 (en) 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104488016A (en) 2012-07-20 2015-04-01 株式会社半导体能源研究所 Display device and electronic device including the display device
JP2014042004A (en) 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method of the same
JP6224931B2 (en) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 Semiconductor device
KR20150038279A (en) 2012-08-03 2015-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor stacked film and semiconductor device
KR20150040873A (en) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8878574B2 (en) 2012-08-10 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9246047B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20150043361A (en) 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20140020757A (en) 2012-08-10 2014-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for driving semiconductor device
US8975930B2 (en) 2012-08-10 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
KR20140026257A (en) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
KR20140029202A (en) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
DE102013216824A1 (en) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140029181A (en) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and manufacturing method thereof
KR20140030049A (en) 2012-08-31 2014-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
CN104620390A (en) 2012-09-13 2015-05-13 株式会社半导体能源研究所 The semiconductor device
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR20140047529A (en) 2012-10-12 2014-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device and manufacturing apparatus of semiconductor device
JP5951442B2 (en) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 Semiconductor device
KR20150067379A (en) 2012-10-17 2015-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP6021586B2 (en) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 Semiconductor device
KR20140050542A (en) 2012-10-19 2014-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for forming multilayer film including oxide semiconductor film and method for manufacturing semiconductor device
JP6300489B2 (en) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
KR20140052870A (en) 2012-10-24 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR20140052869A (en) 2012-10-24 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP6219562B2 (en) * 2012-10-30 2017-10-25 株式会社半導体エネルギー研究所 Display device and electronic equipment
JP6317059B2 (en) 2012-11-16 2018-04-25 株式会社半導体エネルギー研究所 Semiconductor device and a display device
US9087726B2 (en) 2012-11-16 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9412764B2 (en) 2012-11-28 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
WO2014084153A1 (en) 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9594281B2 (en) 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9349593B2 (en) 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20140071234A (en) 2012-12-03 2014-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP5995698B2 (en) * 2012-12-06 2016-09-21 富士フイルム株式会社 A thin film transistor and a manufacturing method thereof, crystalline oxide semiconductor thin film and a manufacturing method thereof, a display device, as well as x-ray sensor
CN104885230B (en) 2012-12-25 2018-02-23 株式会社半导体能源研究所 The semiconductor device
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR101395906B1 (en) * 2012-12-26 2014-05-19 중앙대학교 산학협력단 Thin film transistor and method for manufacturing thereof
CN104904018A (en) 2012-12-28 2015-09-09 株式会社半导体能源研究所 Semiconductor device and manufacturing method thereof
US9196639B2 (en) 2012-12-28 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9768314B2 (en) 2013-01-21 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014154714A (en) * 2013-02-08 2014-08-25 Nippon Hoso Kyokai <Nhk> Organic electroluminescent element, display device and method of manufacturing organic electroluminescent element
KR20140101681A (en) 2013-02-12 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9337343B2 (en) 2013-02-27 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver circuit, and display device
KR20140109817A (en) 2013-03-06 2014-09-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor film and semiconductor device
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP6355374B2 (en) 2013-03-22 2018-07-11 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US9496409B2 (en) 2013-03-26 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9608122B2 (en) 2013-03-27 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6211287B2 (en) * 2013-04-04 2017-10-11 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP6224338B2 (en) 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 The method for manufacturing a semiconductor device, a display device and a semiconductor device
JP6198434B2 (en) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 Display device and electronic equipment
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9450102B2 (en) 2013-04-26 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014178335A1 (en) 2013-05-01 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160009552A (en) 2013-05-20 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20140136385A (en) 2013-05-20 2014-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014192210A1 (en) * 2013-05-29 2014-12-04 パナソニック株式会社 Thin film transistor device, method for manufacturing same and display device
JP6324214B2 (en) 2013-06-05 2018-05-16 株式会社半導体エネルギー研究所 Display device
KR20140143094A (en) 2013-06-05 2014-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9773915B2 (en) 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6018607B2 (en) 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 Semiconductor device
JP2015036797A (en) 2013-08-15 2015-02-23 ソニー株式会社 Display device and electronic apparatus
JP6329843B2 (en) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 Semiconductor device
KR20150022671A (en) 2013-08-22 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015053378A1 (en) 2013-10-10 2015-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015109424A (en) 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 Semiconductor device, method for manufacturing semiconductor device and etchant used for semiconductor device
KR20160072110A (en) 2013-10-22 2016-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
DE102014220672A1 (en) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9583516B2 (en) 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US9419143B2 (en) 2013-11-07 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9437428B2 (en) 2013-11-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having an oxide semiconductor layer with increased hydrogen concentration
CN105793995A (en) 2013-11-29 2016-07-20 株式会社半导体能源研究所 Semiconductor device, method for manufacturing the same, and display device
US9601634B2 (en) 2013-12-02 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105874524A (en) 2013-12-02 2016-08-17 株式会社半导体能源研究所 Display device
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014225301A1 (en) 2013-12-18 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9450080B2 (en) 2013-12-20 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20160098497A (en) 2013-12-25 2016-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2015097589A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015098225A1 (en) 2013-12-26 2015-07-02 旭硝子株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2015097633A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20160102236A (en) 2013-12-27 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2015156891A3 (en) 2014-01-23 2015-12-17 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104867981A (en) 2014-02-21 2015-08-26 株式会社半导体能源研究所 Semiconductor film, transistor, semiconductor device, display device, and electronic appliance
US9653611B2 (en) 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443872B2 (en) 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160133512A (en) 2014-03-13 2016-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Imaging device
WO2015136412A1 (en) 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Circuit system
WO2015136427A1 (en) 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 Semiconductor device
JP2015176965A (en) * 2014-03-14 2015-10-05 株式会社日本製鋼所 Method for producing oxide-based material
KR20160132982A (en) 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 The semiconductor device and its manufacturing method
WO2015145292A1 (en) 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US9412739B2 (en) 2014-04-11 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015159179A1 (en) 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20150122589A (en) 2014-04-23 2015-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Imaging device
WO2015175353A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015177685A1 (en) 2014-05-23 2015-11-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9874775B2 (en) 2014-05-28 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2015182000A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
WO2015181997A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20150138029A (en) 2014-05-30 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR20170015982A (en) 2014-06-13 2017-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and electronic device including the semiconductor device
KR20150146409A (en) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, input/output device, and electronic device
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP2016086164A (en) 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 Imaging apparatus and electronic apparatus
US9761730B2 (en) 2014-10-29 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR20160063251A (en) 2014-11-26 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
JP2017005238A (en) 2014-12-01 2017-01-05 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of the same
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
JP5859632B2 (en) * 2014-12-22 2016-02-10 株式会社半導体エネルギー研究所 Display device
US20160225808A1 (en) 2015-01-30 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9647132B2 (en) 2015-01-30 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
WO2016125044A1 (en) 2015-02-06 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Device, manufacturing method thereof, and electronic device
JP2016174147A (en) 2015-03-02 2016-09-29 株式会社半導体エネルギー研究所 Transistor, method of manufacturing transistor, semiconductor device, and electronic apparatus
JP2016167585A (en) 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 Semiconductor device, display device, and electronic apparatus including the display device
WO2016139828A1 (en) * 2015-03-03 2016-09-09 株式会社 東芝 Semiconductor device
JP2016173815A (en) 2015-03-17 2016-09-29 株式会社半導体エネルギー研究所 Touch panel
JP2016177284A (en) 2015-03-19 2016-10-06 株式会社半導体エネルギー研究所 Liquid crystal display device and electronic device using liquid crystal display device
JP2016181698A (en) 2015-03-24 2016-10-13 株式会社半導体エネルギー研究所 Imaging device and electronic apparatus
US20160282686A1 (en) 2015-03-26 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US9716852B2 (en) 2015-04-03 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Broadcast system
US9685476B2 (en) 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20160299601A1 (en) 2015-04-13 2016-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US9848146B2 (en) 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
DE102016206922A1 (en) 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. touchscreen
US9912897B2 (en) 2015-05-11 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20160349558A1 (en) 2015-05-27 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US20160349557A1 (en) 2015-05-29 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
KR20160146550A (en) 2015-06-12 2016-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Imaging device, method for operating the same, and electronic device
KR20160147658A (en) 2015-06-15 2016-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
WO2017006419A1 (en) * 2015-07-06 2017-01-12 堺ディスプレイプロダクト株式会社 Display device
US9887218B2 (en) 2015-07-16 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device, operating method thereof, and electronic device
US9876946B2 (en) 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20170084649A1 (en) 2015-09-18 2017-03-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, electronic device, and method of operating the imaging device
JP2017063420A (en) 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 Semiconductor device
US9935143B2 (en) 2015-09-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2017112361A (en) * 2015-12-15 2017-06-22 株式会社リコー Manufacturing method of field-effect transistor
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US10027896B2 (en) 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
JP2017143256A (en) 2016-02-03 2017-08-17 株式会社半導体エネルギー研究所 The imaging device and electronic apparatus
KR20170096956A (en) 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and electronic device
US9882064B2 (en) 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2017199900A (en) 2016-04-22 2017-11-02 株式会社半導体エネルギー研究所 Semiconductor device and semiconductor device manufacturing method
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP2016174186A (en) * 2016-06-27 2016-09-29 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor device
KR20180013728A (en) 2016-07-29 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display system, and electronic device
US9978879B2 (en) 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017126782A (en) * 2017-04-05 2017-07-20 株式会社ジャパンディスプレイ Display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402030B2 (en) * 1995-11-10 2003-04-28 ソニー株式会社 A thin film semiconductor device manufacturing method
JP4326604B2 (en) * 1997-09-29 2009-09-09 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP3913756B2 (en) * 2002-05-22 2007-05-09 シャープ株式会社 The semiconductor device and display device using the same
JP4164562B2 (en) * 2002-09-11 2008-10-15 Hoya株式会社 Transparent thin film field effect transistor using homologous film as an active layer
JP2004235180A (en) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
JP4118706B2 (en) * 2003-02-25 2008-07-16 株式会社半導体エネルギー研究所 Method for manufacturing a liquid crystal display device
JP2004273732A (en) * 2003-03-07 2004-09-30 Masashi Kawasaki Active matrix substrate and its producing process
JP2004311702A (en) * 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd Thin film transistor and manufacturing method thereof
JP4108633B2 (en) * 2003-06-20 2008-06-25 シャープ株式会社 Thin film transistor and its manufacturing method, and electronic device
KR100953596B1 (en) * 2004-11-10 2010-04-21 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 Light-emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101680047B1 (en) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and the manufacturing method
KR101515543B1 (en) * 2013-08-12 2015-05-11 동의대학교 산학협력단 Thin film transistor and Method of manufacturing the same

Also Published As

Publication number Publication date Type
JP2007123861A (en) 2007-05-17 application

Similar Documents

Publication Publication Date Title
US7579220B2 (en) Semiconductor device manufacturing method
US7495256B2 (en) Semiconductor apparatus and fabrication method of the same
US7045438B2 (en) Light emitting device, semiconductor device, and method of fabricating the devices
US6542205B2 (en) Display device
US6822264B2 (en) Light emitting device
US6864508B2 (en) Light emitting device
US20080018229A1 (en) Display device, electronic apparatus, and method of fabricating the display device
US6878968B1 (en) Semiconductor device
EP0999595A2 (en) Semiconductor device and manufacturing method therefor
US7042024B2 (en) Light emitting apparatus and method for manufacturing the same
US20030054653A1 (en) Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same
US20070093002A1 (en) Electric appliance, semiconductor device, and method for manufacturing the same
US20060046336A1 (en) Method for manufacturing display device
US20060292726A1 (en) Method of manufacturing a semiconductor device
US7432529B2 (en) Light emitting apparatus and method for manufacturing the same
US20030143794A1 (en) Production method for semiconductor device
US20050287721A1 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
US20050023531A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20040075092A1 (en) Semiconductor device and method for manufacturing the same
US20050214688A1 (en) Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
JP2010156963A (en) Semiconductor device
CN101335304A (en) Semiconductor device and manufacturing method thereof
JP2002229482A (en) Light emitting device
US20050012151A1 (en) Thin film transistor, electronic device having the same, and method for manufacturing the same
US20060189047A1 (en) Television, electronic apparatus, and method of fabricating semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250