KR101449460B1 - Thin film transistor array substrate and method of manufacturing the same - Google Patents
Thin film transistor array substrate and method of manufacturing the same Download PDFInfo
- Publication number
- KR101449460B1 KR101449460B1 KR1020080047834A KR20080047834A KR101449460B1 KR 101449460 B1 KR101449460 B1 KR 101449460B1 KR 1020080047834 A KR1020080047834 A KR 1020080047834A KR 20080047834 A KR20080047834 A KR 20080047834A KR 101449460 B1 KR101449460 B1 KR 101449460B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- gas
- passivation layer
- containing gas
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 108
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 135
- 238000002161 passivation Methods 0.000 claims abstract description 100
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 84
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 84
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 28
- 230000009257 reactivity Effects 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 239000002243 precursor Substances 0.000 abstract description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 162
- 239000010408 film Substances 0.000 description 43
- 230000008569 process Effects 0.000 description 19
- 238000000151 deposition Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910002065 alloy metal Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
본 발명은 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것으로, 기판과, 상기 기판상에 형성되고 금속 산화물 활성층을 구비하는 박막 트랜지스터과, 실리콘 함유 가스와 제 1 질소 함유 가스를 이용하여 상기 박막 트랜지스터를 포함하는 상기 기판 전면에 형성된 제 1 패시베이션층 및 상기 실리콘 함유 가스와 제 2 질소 함유 가스를 이용하여 상기 제 1 패시베이션층 상에 형성된 제 2 패시베이션층을 포함하는 박막 트랜지스터 기판 및 이의 제조 방법을 제공한다. 이와 같이 금속 산화물을 활성층으로 사용하는 박막 트랜지스터의 패시베이션층으로 질화막을 사용하되, 먼저 N2 가스를 이용하여 제 1 패시베이션층을 형성하고, 이어서, NH3 가스를 이용하여 제 2 패시베션층을 형성하여 패시베이션층과 활성층 간의 반응을 줄여 활성층의 전기적 특성 변화를 억제할 수 있다. The present invention relates to a thin film transistor array substrate and a method of manufacturing the thin film transistor array substrate. The thin film transistor array substrate includes a substrate, a thin film transistor formed on the substrate and having a metal oxide active layer, and a thin film transistor using the silicon containing gas and the first nitrogen containing gas And a second passivation layer formed on the first passivation layer using the silicon containing gas and the second nitrogen containing gas, and a method of manufacturing the same. As described above, a nitride layer is used as a passivation layer of a thin film transistor using a metal oxide as an active layer. First, a first passivation layer is formed using N 2 gas, and then a second passivation layer is formed using NH 3 gas Thereby reducing the reaction between the passivation layer and the active layer and suppressing changes in the electrical characteristics of the active layer.
금속 산화물, 활성층, 박막 트랜지스터, 전구체, 패시베이션 Metal oxide, active layer, thin film transistor, precursor, passivation
Description
본 발명은 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것으로, 금속 산화물을 활성층으로 사용하는 박막 트랜지스터를 보호하는 패시베이션층을 갖는 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다. The present invention relates to a thin film transistor array substrate and a method of manufacturing the same, and relates to a thin film transistor array substrate having a passivation layer for protecting a thin film transistor using metal oxide as an active layer and a method of manufacturing the thin film transistor array substrate.
일반적으로 반도체 기판 이외의 절연성 기판(예를 들어, 유리, 투명 플라스틱, 아크릴, 절연막이 코팅된 스텐레스) 상에 박막 트랜지스터를 형성하는 경우, 박막 트랜지스터의 안정된 작동 및 내구성 확보를 위해 일정 레벨 이상의 정전류 특성을 확보하는 것이 필수적이다. Generally, when a thin film transistor is formed on an insulating substrate other than a semiconductor substrate (for example, glass, transparent plastic, acrylic, or stainless steel coated with an insulating film), in order to ensure stable operation and durability of the thin film transistor, Is required.
이에 종래의 박막 트랜지스터의 경우 비정질 실리콘(a-Si)을 박막 트랜지스터의 활성층으로 사용하였다. 이는 비정질 실리콘의 경우 저온에서 박막 성장이 가능하여 절연성 기판의 변형을 최소화할 수 있기 때문이다. 하지만, 비정질 실리콘은 전하(즉, 전자)의 이동도(Mobility)가 매우 작은 단점이 있다. In the conventional thin film transistor, amorphous silicon (a-Si) is used as the active layer of the thin film transistor. This is because, in the case of amorphous silicon, the thin film can be grown at a low temperature, so that the deformation of the insulating substrate can be minimized. However, amorphous silicon has a disadvantage in that the mobility of charge (i.e., electrons) is very small.
이러한 전자 이동도를 높이기 위해 최근에는 폴리 실리콘을 박막 트랜지스터의 활성층으로 사용하였다. 폴리 실리콘을 사용하는 경우에는 활성층의 전자의 이동도를 향상시켜 소자의 반응 속도를 높일 수 있는 장점이 있다. 하지만, 폴리 실리콘의 제작을 위해서는 약 600도 이상의 고온공정이 수반되어야 한다. 이로인해 절연성 기판이 휘어지는 문제가 발생한다. In order to increase the electron mobility, polysilicon is used as an active layer of a thin film transistor. In the case of using polysilicon, there is an advantage that the mobility of electrons in the active layer can be improved to increase the reaction speed of the device. However, for the production of polysilicon, a high-temperature process of about 600 degrees or more is required. This causes a problem that the insulating substrate is bent.
따라서 최근에는 금속 산화물(예를 들어 산화 아연층)을 박막 트랜지스터의 활성층으로 적용하는 시도가 활발히 진행되어 있다. 금속 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질이다. Therefore, in recent years, attempts have been actively made to apply a metal oxide (for example, a zinc oxide layer) as an active layer of a thin film transistor. Metal oxides are materials that can realize all three properties of conductivity, semiconductivity and resistance depending on oxygen content.
이와 같이 금속 산화물을 박막 트랜지스터의 활성층으로 사용하는 경우 박막 트랜지스터 상측에 패시베이션막을 형성하기 어려운 단점이 있다. 즉, 만일 패시베이션막으로 실리콘 산화막(SiO2)를 사용하는 경우 소스와 드레인 전극 사이에 노출된 활성층 영역의 금속 산화물이 산화되기 때문에 이의 증착 공정이 매우 까다로워 생산 수율이 저하되거나 박막 트랜지스터의 동작 특성이 저하되는 문제가 발생한다. When the metal oxide is used as an active layer of the thin film transistor, it is difficult to form a passivation film on the thin film transistor. That is, if the silicon oxide film (SiO 2 ) is used as the passivation film, since the metal oxide of the active layer region exposed between the source and the drain electrode is oxidized, the deposition process becomes very complicated, The problem of degradation occurs.
또한, 패시베이션막으로 실리콘 질화막(즉, SiNx)을 사용하는 경우 실리콘 질화막 증착을 위해 사용하는 NH3 가스와 활성층으로 사용되는 금속 산화물이 반응하여 금속 산화물의 전기적 특성을 변화시키는 문제가 발생한다.Further, when a silicon nitride film (i.e., SiN x ) is used as the passivation film, NH 3 gas used for the silicon nitride film deposition reacts with the metal oxide used as the active layer to change the electrical characteristics of the metal oxide.
상술한 바와 같은 문제를 해결하기 위해 금속 산화물을 활성층으로 사용하는 박막 트랜지스터의 패시베이션막 제작시 공정 가스 사용을 조절하여 패시베이션막과 활성층간의 반응성을 줄일 수 있고, 박막 트랜지스터의 전기적 특성 변화를 최소화하고, 생산성을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다. In order to solve the problems described above, it is possible to reduce the reactivity between the passivation film and the active layer by controlling the use of the process gas when manufacturing the passivation film of the thin film transistor using the metal oxide as the active layer, The present invention provides a thin film transistor array substrate and a method of manufacturing the same that can improve productivity.
본 발명에 따른 기판과, 상기 기판상에 형성되고 금속 산화물 활성층을 구비하는 박막 트랜지스터와, 실리콘 함유 가스와 제 1 질소 함유 가스를 이용하여 상기 박막 트랜지스터를 포함하는 상기 기판 전면에 형성된 제 1 패시베이션층 및 상기 실리콘 함유 가스와 상기 제 1 질소 함유 가스 보다 상기 금속 산화물 활성층과 반응성이 높은 제 2 질소 함유 가스를 이용하여 상기 제 1 패시베이션층 상에 형성된 제 2 패시베이션층을 포함하는 박막 트랜지스터 기판을 제공한다. A thin film transistor comprising: a substrate according to the present invention; a thin film transistor formed on the substrate and having a metal oxide active layer; a first passivation layer formed on the entire surface of the substrate including the thin film transistor using a silicon containing gas and a first nitrogen containing gas And a second passivation layer formed on the first passivation layer using the silicon-containing gas and a second nitrogen-containing gas having a higher reactivity with the metal oxide active layer than the first nitrogen-containing gas .
상기 실리콘 함유 가스로 SiH4 가스, SiH2Cl2 가스 및 SiCl4 가스 중 적어도 어느 하나를 사용하고, 상기 제 1 질소 함유 가스로 N2 가스를 사용하고, 상기 제 2 질소 함유 가스로 NH3 가스를 사용하는 것이 바람직하다. Wherein at least one of SiH 4 gas, SiH 2 Cl 2 gas and SiCl 4 gas is used as the silicon-containing gas, N 2 gas is used as the first nitrogen-containing gas, NH 3 gas Is preferably used.
상기 제 1 패시베이션층은 0.5 내지 2㎛ 범위 내의 두께로 형성하고, 상기 제 2 패시베이션층은 1 내지 10㎛ 범위 내의 두께로 형성하는 것이 효과적이다. It is effective that the first passivation layer is formed to a thickness within a range of 0.5 to 2 mu m and the second passivation layer is formed to a thickness within a range of 1 to 10 mu m.
상기 박막 트랜지스터는, 상기 금속 산화물 활성층에 적어도 일부가 중첩된 게이트 전극과, 적어도 상기 금속 산화물 활성층과 게이트 전극 사이에 마련된 게이트 절연막과, 적어도 그 일부가 상기 금속 산화물 활성층에 접속된 소스 및 드레인 전극을 포함하는 것이 바람직하다. Wherein the thin film transistor includes a gate electrode at least partially overlapped with the metal oxide active layer, a gate insulating film provided between at least the metal oxide active layer and the gate electrode, and a source and a drain electrode connected to the metal oxide active layer .
또한, 본 발명에 따른 기판상에 금속 산화물 활성층을 갖는 박막 트랜지스터를 형성하는 단계와, 실리콘 함유 가스와 제 1 질소 함유 가스를 이용하여 적어도 상기 박막 트랜지스터의 표면상에 제 1 패시베이션층을 형성하는 단계 및 적어도 상기 제 1 패시베이션층 상에 상기 실리콘 함유 가스와 상기 제 1 질소 함유 가스 보다 상기 금속 산화물 활성층과 반응성이 높은 제 2 질소 함유 가스를 이용하여 제 2 패시베이션층을 형성하는 단계를 포함하는 박막 트랜지스터 기판 제조 방법을 제공한다. Forming a thin film transistor having a metal oxide active layer on a substrate according to the present invention; forming a first passivation layer on the surface of at least the thin film transistor using a silicon containing gas and a first nitrogen containing gas And forming at least a second passivation layer on the first passivation layer by using a silicon-containing gas and a second nitrogen-containing gas having a higher reactivity with the metal oxide active layer than the first nitrogen-containing gas, A substrate manufacturing method is provided.
상기 실리콘 함유 가스로 SiH4 가스, SiH2Cl2 가스 및 SiCl4 가스 중 적어도 어느 하나를 사용하고, 상기 제 1 질소 함유 가스로 N2 가스를 사용하고, 상기 제 2 질소 함유 가스로 NH3 가스를 사용하는 것이 바람직하다. Wherein at least one of SiH 4 gas, SiH 2 Cl 2 gas and SiCl 4 gas is used as the silicon-containing gas, N 2 gas is used as the first nitrogen-containing gas, NH 3 gas Is preferably used.
상기 제 1 패시베이션층과 상기 제 2 패시베이션층은 단일 챔버 내에서 인시츄로 진행되는 것이 효과적이다. It is effective that the first passivation layer and the second passivation layer proceed in situ in a single chamber.
상기 제 1 패시베이션층은 CVD, PECVD, 스퍼터 및 ALD 중 어느 하나의 방법으로 형성되고, 상기 제 2 패시베이션층은 스퍼터, CVD 또는 PECVD 방법으로 형성되는 것이 바람직하다. The first passivation layer may be formed by any one of CVD, PECVD, sputter, and ALD, and the second passivation layer may be formed by sputtering, CVD, or PECVD.
상술한 바와 같이 본 발명은 금속 산화물 박막을 박막 트랜지스터의 활성층으로 사용하여 박막 트랜지스터의 동작 특성을 향상시키고, 금속 산화물 박막을 화학 증착법으로 제작하여 공정을 단순화시킬 수 있고, 생산성 향상은 물론 생산비용을 절감시킬 수 있다. As described above, the present invention can improve the operational characteristics of a thin film transistor by using a metal oxide thin film as an active layer of a thin film transistor, simplify the process by manufacturing a metal oxide thin film by a chemical vapor deposition method, Can be saved.
또한, 본 발명은 금속 산화물을 활성층으로 사용하는 박막 트랜지스터의 패시베이션층으로 질화막을 사용하되, 먼저 N2 가스를 이용하여 제 1 층을 형성하고, 이어서, NH3 가스를 이용하여 제 2 층을 형성하여 패시베이션층과 활성층 간의 반응을 줄여 활성층의 전기적 특성 변화를 억제할 수 있다. 이를 통해 박막 트랜지스터의 전기적 특성 변화를 최소화하고, 생산성을 향상시킬 수 있다. In addition, the present invention uses a nitride layer as a passivation layer of a thin film transistor using a metal oxide as an active layer, a first layer is first formed using N 2 gas, and then a second layer is formed using NH 3 gas Thereby reducing the reaction between the passivation layer and the active layer and suppressing changes in the electrical characteristics of the active layer. This can minimize changes in the electrical characteristics of the thin film transistor and improve the productivity.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know. Wherein like reference numerals refer to like elements throughout.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법을 설명하기 위한 단면도이다. 1 to 5 are cross-sectional views illustrating a method of manufacturing a thin film transistor array substrate according to an embodiment of the present invention.
도 1을 참조하면, 기판(100) 상에 게이트 전극(110)과 게이트 절연막(120)을 형성한다. Referring to FIG. 1, a
본 실시예에서는 상기 기판(100)으로 투광성 절연 기판인 유리를 사용한다. 물론 이에 한정되지 않고, 유리 이외의 플라스틱 또는 아크릴과 같은 투광성 절연 기판 들을 사용할 수 있으며, 또한 얇은 스텐레스 기판 위에 절연막이 코팅된 플렉시블한 기판을 사용할 수 있다. In this embodiment, the
먼저, 상기 기판(100) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 게이트 전극용 제 1 도전층을 형성한다. 이때, 제 1 도전층으로 Cr, Mo, Al, Cu, Nd, W, Ti, Au, Ta 및 ITO와 ZnO를 포함하는 투명 전도막 그리고 이들의 합금 금속 중 어느 하나를 사용하는 것이 바람직하다. 물론 제 1 도전층은 전도성 특성과 저항 특성을 고려하여 복수층으로 제작할 수도 있다. 이어서, 상기 제 1 도전층 상에 감광막을 도포한 다음, 제 1 마스크를 이용한 리소그라피 공정을 실시하여 제 1 감광막 마스크 패턴을 형성한다. 제 1 감광막 마스크 패턴을 식각 마스 크로 하는 식각 공정을 실시하여 게이트 전극(110)을 형성한다. 이어서, 소정의 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다. 이때, 도시되지 않았지만, 게이트 전극(110)과 연결되는 게이트 라인이 함께 형성되는 것이 바람직하다. 물론 게이트 라인의 끝단에는 게이트 패드가 형성된다. 또한, 필요에 따라 게이트 라인과 동일 방향으로 연장된 스토리지 라인도 형성될 수 있다.First, a first conductive layer for a gate electrode is formed on the
이어서, 게이트 전극(110)이 형성된 기판(100) 상에 게이트 절연막(120)을 형성한다. 여기서, 게이트 절연막(120)으로 산화막 및/또는 질화막을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 물론 이에 한정되지 않고 유기 절연물질을 사용할 수도 있다. Next, a
도 2를 참조하면, 게이트 절연막(120) 상에 금속 산화물 박막(131)을 형성한다. 그리고, 이에 더하여 도면에 도시된 바와 같이 금속 산화물 박막(131)의 접촉 저항을 줄이기 위한 오믹 접촉용 박막(141)을 더 형성할 수 있다. Referring to FIG. 2, a metal oxide
이때, 금속 산화물 박막(131)은 화학 기상 증착(Chemical Vapor Deposition; CVD)법으로 제작되는 것이 효과적이나 스퍼터(Sputter), E-빔 증착 등을 사용할 수 있다. 본 실시예에서는 유기 금속 화학 증착(MOCVD)을 이용하여 금속 산화물 박막(131)을 증착한다. 이는 유기 금속 화학 증착법으로 제작하는 경우 증착 온도를 300도 이하의 온도로 유지할 수 있기 때문에 증착시 기판(100)에 가해지는 열적 스트레스를 줄일 수 있다. At this time, it is effective that the metal oxide
이를 위해 금속 전구체와 반응 가스를 이용하여 게이트 절연막(120) 상에 금속 산화물 박막을 형성한다. 즉, 금속 전구체와 반응 가스를 동시에 공급하여 이들 간의 반응에 의해 기판(100) 즉, 게이트 절연막(120) 상에 성막된다. 이때, 제공되는 금속 전구체와 반응 가스의 유량 및 유량의 비율, 기판의 온도, 챔버 압력, 분사부 및 기판의 간격 등에 따라 박막의 증착 속도 및 금속 산화물 박막(131)의 특성이 변화될 수 있다. 여기서, 반응 가스로는 산소(O)를 포함하는 가스를 사용하는 것이 효과적이다. For this, a metal oxide thin film is formed on the
그리고, 상기 금속 산화물 박막(131)으로는 Zn계 산화물, Sn계 산화물, In계 산화물, Cd계 산화물, Ga계 산화물, Al계 산화물 및 ITO(Indium Tin Oxide) 중 적어도 하나를 사용할 수 있고, 또는 상기 산화물(Zn, Sn, In, Ga, Cd, Al 계산화물)들의 화합물 또는 이들의 합금(alloy)형태(이원계, 삼원계, 사원계) 중 적어도 하나를 사용할 수 있다. 본 실시예에서는 금속 산화물 박막(131)으로 Zn계 산화물 박막을 사용한다. 따라서, 게이트 절연막(120) 상에 ZnO막이 형성된다. 이때, Zn계 산화물 박막을 형성하기 위한 금속 전구체로 다이에틸아연(Diethylzinc; DEZ) 또는 다이메틸아연(Dimethylzinc; DMZ)을 사용할 수 있다. At least one of Zn-based oxide, Sn-based oxide, In-based oxide, Cd-based oxide, Ga-based oxide, Al-based oxide and ITO (Indium Tin Oxide) may be used as the metal oxide thin film 131 A compound of the oxide (Zn, Sn, In, Ga, Cd or Al calculated cargo) or an alloy thereof (binary system, tertiary system, or siliceous system) may be used. In this embodiment, a Zn-based oxide thin film is used as the metal oxide
또한, 이에 더하여, 본 실시예에서는 금속 전구체와 반응 가스 및 불순물 가스를 함께 공급하여 금속 산화물 박막(131) 상에 오믹 접촉용 박막(141)을 더 형성할 수도 있다. 이를 통해 접촉 면저항을 줄여줄 뿐아니라 금속 산화물 활성층으로부터 들어오는 홀(정공)의 역류를 막아 주어 누설 전류를 줄여줄 수도 있다. In addition, in this embodiment, a metal precursor, a reactive gas, and an impurity gas may be supplied together to form an ohmic contact
도 3을 참조하면, 금속 산화물 박막(131)을 식각하여 금속 산화물 활성층(130)을 형성한다. 그리고, 금속 산화물 활성층(130) 상측 일부에 소스 및 드레인 전극(150, 160)을 형성한다. Referring to FIG. 3, the metal oxide
먼저 금속 산화물 활성층(130) 형성을 위해 금속 산화물 박막(131) 상에 감광막을 도포한다. 이어서, 제 2 마스크를 이용한 리소그라피 공정을 실시하여 제 2 감광막 마스크 패턴을 형성한다. 제 2 감광막 마스크 패턴은 게이트 전극(110) 상측의 금속 산화물 박막(131) 상에 위치한다. 즉, 제 2 감광막 마스크 패턴은 게이트 전극(110) 상측 영역의 금속 산화물 박막(131)을 차폐하는 형태로 제작된다. 제 2 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 노출된 금속 산화물 박막(131)을 제거하여 게이트 전극(110) 상측 영역에 금속 산화물 활성층(130)을 형성한다. First, a photosensitive film is coated on the metal oxide
이어서, 소정의 스트립 공정을 실시하여 제 2 감광막 마스크 패턴을 제거한다. Then, a predetermined strip process is performed to remove the second photoresist mask pattern.
이후에 금속 산화물 활성층(130)상의 게이트 절연막(120) 상에 제 2 도전층을 형성한다. 이때, 제 2 도전층으로 Cr, Mo, Al, Cu, Nd, W, Ti, Au, Ta 및 ITO와 ZnO를 포함하는 투명 전도막 그리고 이들의 합금 금속 중 어느 하나를 사용하는 것이 바람직하다. 물론 제 2 도전층은 전도성 특성과 저항 특성을 고려하여 복수층으로 제작할 수도 있다. 이어서, 상기 제 2 도전층 상에 감광막을 도포한 다음, 제 3 마스크를 이용한 리소그라피 공정을 실시하여 제 3 감광막 마스크 패턴을 형성한다. 제 3 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 소스 및 드레인 전극(150, 160)을 형성한다. Thereafter, a second conductive layer is formed on the
이어서, 소정의 스트립 공정을 실시하여 제 3 감광막 마스크 패턴을 제거한다. 이때, 도시되지 않았지만, 소스 전극(150)과 연결되는 소스 라인(또는 데이터 라인)이 함께 형성되는 것이 바람직하다. 소스 라인은 게이트 라인과 교차하는 것이 효과적이다. 물론 소스 라인의 끝단에는 소스 패드가 형성될 수 있다. 또한, 드레인 전극(160)은 그 일부가 연장되어 패드 형태로 제작될 수 있다. 이때, 상기 패드 형태의 일부가 스토리지 라인과 중첩될 수도 있다. Then, a predetermined strip process is performed to remove the third photoresist mask pattern. At this time, though not shown, a source line (or a data line) connected to the
상술한 공정을 통해 금속 산화물 활성층(130)을 갖는 박막 트랜지스터를 제작할 수 있다. 여기서, 하나의 박막 트랜지스터의 제작을 중심으로 설명하였다. 하지만, 이에 한정되지 않고, 기판(100) 전면에 복수의 박막 트랜지스터가 형성되고, 이들이 매트릭스 형태로 배치될 수 있다. A thin film transistor having the metal oxide
상술한 설명에서는 금속 산화물 활성층(130)을 먼저 형성한 다음 소스 및 드레인 전극(150, 160)을 형성하였다. 하지만 이에 한정되지 않고, 금속 산화물 활성층(130)과 소스 및 드레인 전극(150, 160)을 동시에 식각할 수 있다. 즉, 단일 마스크를 이용하여 금속 산화물 활성층(130)과 소스 및 드레인 전극(150, 160)을 형성한다. 이로 인해 게이트 전극(110)의 상측 영역을 제외한 영역에서 소스 및 드레인 전극(150, 160)과 금속 산화물 활성층(130)은 동일 평면상에서 동일 형상으로 제작된다. In the above description, the metal oxide
도 4 및 도 5를 참조하면, 박막 트랜지스터가 형성된 기판(100) 전면에 실리콘 함유 가스와 제 1 질소 함유 가스를 이용하여 제 1 패시베이션층(170)을 형성하고, 제 1 패시베이션층(170) 상에 실리콘 함유 가스와 제 2 질소 함유 가스를 이용하여 제 2 패시베이션층(170)을 형성한다. 4 and 5, a
먼저, 도 4에 도시된 바와 같이 실리콘 함유 가스와 제 1 질소 함유 가스를 박막 트랜지스터가 형성된 기판(100)이 마련된 챔버 내에 분사하여 제 1 패시베이션층(170)을 형성한다. 즉, 분사된 두 가스의 화학적 반응에 의해 기판과 박막 트랜지스터의 단차를 따라 질화막이 성막된다. 제 1 패시베이션층(170)은 화학 기상 증착법을 통해 형성되는 것이 바람직하다. 물론 이때, 챔버 내에 플라즈마를 발생시켜 상기 실리콘 함유 가스와 제 1 질소 함유 가스를 플라즈마화 킬 수 있다. 이를 통해 두 가스 간의 반응성을 향상시킬 수 있다. 물론 이에 한정되지 않고, 본 실시예에서는 상기 제 1 패시베이션층(170)을 원자층 증착(Atomic Layer Deposition; ALD)을 통해 형성할 수 있다. 이는 그 증착 속도가 낮지만, 제 1 패시베이션층(170)의 막질을 향상시킬 수 있다. First, as shown in FIG. 4, a
여기서, 상기 실리콘 함유 가스로 SiH4 가스, SiH2Cl2 가스 및 SiCl4 가스 중 적어도 어느 하나를 사용하는 것이 가능하다. 본 실시예에서는 상기 실리콘 함유 가스로 SiH4 가스를 사용한다. 그리고, 제 1 질소 함유 가스로는 다수의 질소 함유 가스 중 상기 박막 트랜지스터의 금속 산화물 활성층(130)과의 반응성이 가장 낮은 가스를 사용하는 것이 바람직하다. 이에 본 실시예에서는 상기 제 1 질소 함유 가스로 N2 가스를 사용한다. Here, it is possible to use at least one of SiH 4 gas, SiH 2 Cl 2 gas and SiCl 4 gas as the silicon containing gas. In this embodiment, SiH 4 gas is used as the silicon-containing gas. As the first nitrogen-containing gas, it is preferable to use a gas having the lowest reactivity with the metal oxide
이를 통해 제 1 패시베이션층(170) 증착 공정 중 금속 산화물 활성층(130)이 상기 제 1 질소 함유 가스에 의해 반응하여 그 전기적 특성이 변화하는 것을 방지할 수 있다. 즉, 종래에는 기판(100) 상의 박막 트랜지스터를 보호하기 위해 형성되는 패시베이션층은 산화계열을 박막을 사용하였다. 이로인해, 종래의 경우 패시 베이션층 증착 공정 중 산소(O) 함유 가스가 사용된다. 따라서, 상기 산소 함유 가스가 노출된 금속 산화물 활성층(130)과 반응하게 되어 금속 산화물 활성층(130)의 전기적 특성을 변화시키게 된다. Accordingly, it is possible to prevent the metal oxide
이러한 문제를 해결하기 위해 본 실시예에서와 같이 질화계열의 박막을 패시베이션층으로 형성하는 경우, 다양한 질소 함유 가스가 사용된다. 그러나 이 경우, 질소 함유 가스 중 일부의 가스는 앞선 산소 함유 가스와 같이 노출된 금속 산화물 활성층(130)이 반응하여 금속 산화물 활성층(130)의 전기적 특성을 변화시키게 된다. 이에 본 발명에서는 다수의 실험을 통해 N2 가스를 사용하여 패시베이션층을 형성할때 박막 트랜지스터의 전기적 특성의 변화가 없음을 알게 되었다. 이는 다수의 질소 함유 가스중 N2 가스가 금속 산화물 활성층(130)과의 반응성이 가장 작기 때문이라 예상된다. In order to solve this problem, various nitrogen-containing gases are used when forming a nitride-based thin film as a passivation layer as in this embodiment. However, in this case, some gases in the nitrogen-containing gas react with the exposed metal oxide
따라서, 본 실시예에서는 박막 트랜지스터의 표면상에 형성되는 제 1 패시베이션층(170)을 N2 가스를 이용하여 제작하였다. 이를 통해 박막 트랜지스터의 금속 산화물 활성층(130)의 전기적 특성 변화를 방지하여 박막 트랜지스터의 동작 특성을 향상시킬 수 있다. Accordingly, in this embodiment, the
이때, 금속 산화물 활성층(130)과의 반응성이 가장 낮은 제 1 질소 함유 가스(즉, N2 가스)를 사용할 경우, 제 1 패시베이션층(170)의 증착 속도가 낮은 단점이 있다. At this time, when the first nitrogen-containing gas (that is, N 2 gas) having the lowest reactivity with the metal oxide
이에 본 실시예에서는 상기 제 1 패시베이션층(170)을 소정 두께 형성한 이 후, 증착 속도를 향상시킬 수 있는 제 2 질소 함유 가스를 이용하여 제 2 패시베이션층을 형성하여 박막 트랜지스터의 표면에 박막 트랜지스터를 보호하는 패시베이션층을 형성한다. In this embodiment, after the
이때, 제 1 패시베이션층(170)은 500Å 이상의 두께로 형성하는 것이 바람직하다. 이는 박막 트랜지스터를 보호하고, 후속 증착되는 박막들에 의해 금속 산화물 활성층(130)의 전기적 특성이 변화하지 않는 두께(즉, 후속 증착 공정시 사용되는 가스가 침투하지 못할 두께) 이상으로 증착하는 것이 바람직하다. 이에, 제 1 패시베이션층(170)은 0.5 내지 2㎛ 두께로 형성하는 것이 효과적이다. 물론 제 1 패시베이션층(170)은 0.5 내지 1㎛ 두께로 형성하는 것이 더욱 효과적이다. 이때, 상기 범위보다 클 경우에는 앞서 언급한 바와 같이 제 1 패시베이션층(170) 증착 공정의 공정 시간이 증가하게 되어 생산성이 저하되는 문제가 발생할 수 있다. At this time, the
상술한 두께의 제 1 패시베이션층(170)을 실리콘 함유 가스와 제 1 질소 함유 가스를 이용하여 증착한 다음, 실리콘 함유 가스와 상기 제 1 질소 함유 가스와 다른(즉, 제외한) 제 2 질소 함유 가스를 이용하여 제 1 패시베이션층(170) 상에 제 2 패시베이션층(180)을 형성한다. 이때, 제 2 질소 함유 가스가 제 1 질소 함유 가스보다 금속 산화물 활성층(130)과의 반응성이 높다. 그리고, 제 2 질소 함유 가스에 의한 질화막 증착 속도가 제 1 질소 함유 가스를 사용한 경우보다 우수하다. A
먼저, 도 5에 도시된 바와 같이 실리콘 함유 가스와 제 2 질소 함유 가스를 제 1 패시베이션층(170)이 형성된 기판(100)이 마련된 챔버 내에 분사하여 제 2 패시베이션층(180)을 형성한다. 5, a silicon-containing gas and a second nitrogen-containing gas are injected into a chamber provided with the
이때, 제 2 패시베이션층(180) 또한 CVD 또는 PECVD를 통해 증착될 수 있다. 여기서, 실리콘 함유 가스로 SiH4 가스, SiH2Cl2 가스 및 SiCl4 가스 중 적어도 어느 하나를 사용하는 것이 가능하다. 본 실시예에서는 상기 실리콘 함유 가스로 SiH4 가스를 사용한다. At this time, the
그리고, 제 2 질소 함유 가스로 상기 실리콘 함유 가스와의 반응이 상기 제 1 질소 함유 가스보다 높아 제 2 패시베이션층(180)인 질화막의 증착 속도를 높일 수 있는 가스를 사용하는 것이 바람직하다. 이에 본 실시예에서는 상기 제 2 질소 함유 가스로 NH3 가스를 사용한다. The second nitrogen-containing gas preferably has a higher reactivity with the silicon-containing gas than the first nitrogen-containing gas, so that the gas capable of increasing the deposition rate of the nitride film as the
이를 통해 박막 트랜지스터 표면에 마련되어 박막 트랜지스터를 보호할 수 있는 패시베이션층을 원하는 두께로 빠르게 증착시킬 수 있다. 이를 통해 제 1 패시베이션층(170)의 낮은 증착 속도를 보안할 수 있게 된다. Thus, a passivation layer provided on the surface of the thin film transistor and capable of protecting the thin film transistor can be rapidly deposited to a desired thickness. Thereby allowing a low deposition rate of the
따라서, 제 2 패시베이션층(180)은 1 내지 10㎛ 범위 내로 증착한다. 이는 소자에서 사용될 패시베이션 두께에 따라 다양하게 변화될 수 있다. 물론 상기 두께보다 클 수 있지만, 이는 공정 시간을 증대시키는 단점이 있다. Accordingly, the
이때, 상기 제 1 패시베이션층(170)과 제 2 패시베이션층(180)은 단일 챔버 내에서 인시츄로 진행될 수 있다. 이경우, 인가되는 실리콘 함유 가스는 동일하게 제공하고, 제 1 질소 함유 가스를 먼저 공급한 이후, 제 2 질소 함유 가스를 제공(연속 또는 순차적으로 제공)하여 제 1 및 제 2 패시베이션층(170, 180)을 순차적으로 형성할 수 있다. 물론 이에 한정되지 않고, ALD 공정을 통해 제 1 패시베이 션층(170)을 형성하고, PECVD 공정을 통해 제 2 패시베이션층(180)을 형성할 수 있다. 이때, 상기 ALD 공정과 PECVD 공정이 단일 챔버 또는 서로 다른 챔버에서 수행될 수 있다. At this time, the
이와 같이 본 실시예에서는 N2 가스 즉, 박막 트랜지스터의 금속 산화물 활성층(130)과의 반응성이 가장 작은 제 1 질소 함유 가스를 사용하여 박막 트랜지스터의 표면에 제 1 패시베이션층(170)을 형성하여 금속 산화물 활성층(130)의 전기적 특성 변화를 방지할 수 있다. 또한, NH3 가스 즉, N2 가스 보다 실리콘 함유 가스와의 반응성이 높아 증착 속도가 더 빠른 제 2 질소 함유 가스를 사용하여 제 1 패시베이션(170) 상에 제 2 패시베이션층(180)을 형성하여 전체 패시베이션층의 증착 속도를 향상시킬 수 있다. As described above, in this embodiment, the
상술한 본 실시예의 박막 트랜지스터와 그 표면에 제 1 및 제 2 패시베이션층(170, 180)이 순차적으로 형성된 박막 트랜지스터 기판을 사용하여 표시 패널을 제작할 수 있다. 이때, 박막 트랜지스터가 표시 패널의 스위칭 소자로 사용된다. 이경우, 패시베이션막 상에 보호막이 형성된다. 그리고, 보호막 상에 화소 전극이 형성된다. 이때, 화소 전극은 보호막과 제 1 및 제 2 패시베이션층(170, 180)을 관통하는 관통홀을 통해 드레인 전극(160)에 접속된다. 물론 이에 한정되지 않고, 상기 제 1 및 제 2 패시베이션층(170, 180) 상에 층간 절연막이 형성될 수도 있다. The display panel can be manufactured by using the thin film transistor of the present embodiment and the thin film transistor substrate in which the first and second passivation layers 170 and 180 are sequentially formed on the surface of the thin film transistor. At this time, the thin film transistor is used as a switching element of the display panel. In this case, a protective film is formed on the passivation film. Then, a pixel electrode is formed on the protective film. At this time, the pixel electrode is connected to the
상술한 공정을 통해 박막 트랜지스터 기판은 기판(100) 상에 금속 산화물 활성층(130)을 갖는 박막 트랜지스터와 그 상측에 박막 트랜지스터를 보호하는 패시 베이션층을 제작할 수 있다. Through the above-described processes, the thin film transistor substrate can be manufactured by forming a thin film transistor having the metal oxide
이때, 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 전극(110) 상측 영역의 게이트 절연막(120)의 상에 형성된 금속 산화물 활성층(130)과, 그 일부가 금속 산화물 활성층(130) 상에 중첩된 소스 및 드레인 전극(150, 160)을 포함한다. 이와 같이 본 실시예의 박막 트랜지스터는 화학 기상 증착법을 통해 형성된 금속 산화물 활성층(130)에 게이트 전극(110)의 적어도 일부가 중첩되고, 금속 산화물 활성층(130)과 게이트 전극(110) 사이에는 게이트 절연막(120)이 마련된다. 그리고, 금속 산화물 활성층(130)에 소스 및 드레인 전극(150, 160)의 적어도 일부가 중첩된다. 이와 같이 금속 산화물 활성층(130)을 제작하여 박막 트랜지스터의 반응 속도를 향상시킬 수 있다. 그리고, 화학 기상 증착법으로 금속 산화물 활성층(130)을 제작하여 금속 산화물 박막의 제작 공정을 단순화시키고, 박막의 특성 변화를 방지할 수 있다. 이를 통해 박막 트랜지스터 제작을 위한 생산성 향상은 물로 비용을 절감할 수 있게 된다.The thin film transistor includes a
또한, 상술한 금속 산화물 활성층(130)이 형성된 박막 트랜지스터의 표면(즉, 노출된 활성층(130) 상측 영역)에 상기 금속 산화물 활성층(130)과의 반응성이 가장 작은 N2 가스를 이용하여 제 1 패시베이션층(170)을 형성하고, NH3 가스를 이용하여 제 1 패시베이션층(170) 상에 제 2 패시베이션층(180)을 형성한다. The N 2 gas having the smallest reactivity with the metal oxide
본 실시예의 박막 트랜지스터 기판은 상술한 실시예에 한정되지 않고, 다양 한 변형이 가능하다. 후술되는 설명중 상술한 실시예와 중복되는 설명은 생략한다. 후술되는 변형예의 기술은 상술한 실시예에 적용될 수 있다. 그리고, 변형예들의 기술은 다른 변형예에 적용될 수도 있다. The thin film transistor substrate of this embodiment is not limited to the above-described embodiment, and various modifications are possible. The description of the following description overlapping with the above-described embodiment will be omitted. The technique of the modified example described below can be applied to the above-described embodiment. And, the description of the variants may be applied to other variants.
도 6 내지 도 8은 일 실시예의 변형예들에 따른 박막 트랜지스터 기판의 단면도이다. 6 to 8 are cross-sectional views of a thin film transistor substrate according to a modification of an embodiment.
먼저, 도 6에 도시된 변형예에 따른 박막 트랜지스터 기판은 기판(100)과, 그 상에 형성된 게이트 전극(110)과 적어도 게이트 전극(110)을 감싸는 게이트 절연막(120)과 일부가 상기 게이트 전극 상측 영역의 게이트 절연막(120) 상에 형성된 소스 및 드레인 전극(150, 160)과 적어도 상기 게이트 전극(110) 상측의 상기 소스 및 드레인 전극(150, 160)과 게이트 절연막(120) 상에 형성된 금속 산화물 활성층(130)을 포함하는 박막 트랜지스터와, 상기 박막 트랜지스터를 포함하는 기판(100)의 전면에 순차적으로 형성된 제 1 및 제 2 패시베이션층(170, 180)을 포함한다. 상기 박막 트랜지스터는 소스 및 드레인 전극(150, 160)과 금속 산화물 활성층(130) 사이에 마련된 오믹 접촉층(140)을 더 포함할 수 있다. 6, a thin film transistor (TFT) substrate includes a
이와 같이 박막 트랜지스터의 금속 산화물 활성층(130)의 상측 영역과 소스 및 드레인 전극(150, 160)의 일부 영역이 노출되고, 이 영역의 표면에 실리콘 함유 가스와 N2 가스를 이용하여 제 1 패시베이션층(170)을 형성하고, 이어서, 제 1 패시베이션층(170) 상에 제 2 패시베이션층(180)을 형성하여 박막 트랜지스터의 금속 산화물 활성층(130)의 특성 변화없이 박막 트랜지스터를 보호할 수 있는 패시베이 션층을 형성할 수 있다. As described above, the upper region of the metal oxide
또한, 도 7에 도시된 변형예에 따른 박막 트랜지스터 기판은 기판(100)과, 그 상에 형성된 소스 및 드레인 전극(150, 160)과 상기 소스 및 드레인 전극(150, 160) 사이에 마련되고 그 일부가 소스 및 드레인 전극(150, 160)과 중첩된 금속 산화물 활성층(130)과 적어도 상기 금속 산화물 활성층(130) 상에 마련된 게이트 절연막(120)과 상기 게이트 절연막(120) 상에 마련된 게이트 전극을 구비하는 박막 트랜지스터와, 상기 박막 트랜지스터를 포함하는 기판(100)의 전면에 순차적으로 형성된 제 1 및 제 2 패시베이션층(170, 180)을 포함한다. The thin film transistor substrate according to the modification shown in FIG. 7 includes a
이와 같이 소스 및 드레인 전극(150, 160)이 게이트 전극(110) 하측에 위치하게 된다. 이 경우 금속 산화물 활성층(130)이 소스 및 드레인 전극(150, 160)과 게이트 전극(110) 사이에 위치한다. 따라서, 본 실시예에서는 이러한 박막 트랜지스터의 전면을 제 1 패시베이션층(170)과 제 2 패시베이션층(180)을 순차적으로 형성한다. Thus, the source and drain
또한, 도 8의 변형예에 도시된 박막 트랜지스터 기판은 기판(100)과, 그 상에 형성된 금속 산화물 활성층(130)과 상기 금속 산화물 활성층(130)의 중심 영역에 마련된 게이트 전극(110)과, 상기 게이트 전극(110)의 양 옆의 금속 산화물 활성층(130)의 가장자리 영역 일부에 마련된 소스 및 드레인 전극(150, 160)과, 적어도 상기 금속 산화물 활성층(130)과 게이트 전극(110) 사이에 마련된 게이트 절연막(120)을 구비하는 박막 트랜지스터와, 상기 박막 트랜지스터를 포함하는 기판(100)의 전면에 순차적으로 형성된 제 1 및 제 2 패시베이셔층(170, 180)을 포함 한다. 8 includes a
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.The present invention is not limited to the above-described embodiments, but may be embodied in various forms. In other words, the above-described embodiments are provided so that the disclosure of the present invention is complete, and those skilled in the art will fully understand the scope of the invention, and the scope of the present invention should be understood by the appended claims .
도 1 내지 도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법을 설명하기 위한 단면도. 1 to 5 are cross-sectional views illustrating a method of manufacturing a thin film transistor array substrate according to an embodiment of the present invention.
도 6 내지 도 8은 일 실시예의 변형예들에 따른 박막 트랜지스터 기판의 단면도.6 to 8 are cross-sectional views of a thin film transistor substrate according to modifications of an embodiment.
<도면의 주요 부호에 대한 부호의 설명>[Description of Reference Numerals]
100 : 기판 110 : 게이트 전극100: substrate 110: gate electrode
120 : 게이트 절연막 130 : 금속 산화물 활성층120: gate insulating film 130: metal oxide active layer
140 : 오믹 접촉층 150 : 소스 전극140: ohmic contact layer 150: source electrode
160 : 드레인 전극 170, 180 : 패시베이션층160:
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080047834A KR101449460B1 (en) | 2008-05-23 | 2008-05-23 | Thin film transistor array substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080047834A KR101449460B1 (en) | 2008-05-23 | 2008-05-23 | Thin film transistor array substrate and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090121771A KR20090121771A (en) | 2009-11-26 |
| KR101449460B1 true KR101449460B1 (en) | 2014-10-13 |
Family
ID=41604658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080047834A KR101449460B1 (en) | 2008-05-23 | 2008-05-23 | Thin film transistor array substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101449460B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102193180B1 (en) | 2015-01-13 | 2020-12-21 | 삼성디스플레이 주식회사 | Thin film transistor array panel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292768A (en) | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Tft substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method for tft substrate |
| JP2007123861A (en) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| KR20080008562A (en) * | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | Method of manufacturing thin film transistor substrate, thin film transistor substrate and display device having the same |
| KR20080043092A (en) * | 2006-11-13 | 2008-05-16 | 삼성전자주식회사 | Thin film transistor substrate and manufacturing method of the same |
-
2008
- 2008-05-23 KR KR1020080047834A patent/KR101449460B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292768A (en) | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Tft substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method for tft substrate |
| JP2007123861A (en) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| KR20080008562A (en) * | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | Method of manufacturing thin film transistor substrate, thin film transistor substrate and display device having the same |
| KR20080043092A (en) * | 2006-11-13 | 2008-05-16 | 삼성전자주식회사 | Thin film transistor substrate and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090121771A (en) | 2009-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9954006B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| US7982215B2 (en) | TFT substrate and method for manufacturing TFT substrate | |
| TWI459474B (en) | Capping layers for metal oxynitride tfts | |
| KR101412761B1 (en) | Thin film transistor array substrate and method of fabricating the same | |
| KR101158896B1 (en) | Substrate having thin film transistor and method for making the substrate, and liquid crystal display panel and electro luminescence display panel having the transistor | |
| KR101413655B1 (en) | Fabrication method of oxide semiconductor thin film transistor | |
| EP1983499A1 (en) | Reflective tft substrate and method for manufacturing reflective tft substrate | |
| US20080176364A1 (en) | Method of manufacturing thin film transistor substrate | |
| US9484362B2 (en) | Display substrate and method of manufacturing a display substrate | |
| CN109585381B (en) | Preparation method of display substrate and display device | |
| KR20100112915A (en) | Method of forming metal oxide layer and method for manufacturing metal oxide thin film transistor | |
| KR101448084B1 (en) | Thin film transistor and method of manufacturing the same | |
| KR101449460B1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| KR20160089592A (en) | Method for manufacturing oxide thin film transistor | |
| KR20100021885A (en) | Thin film transistor substrate and method of manufacturing the same | |
| KR101535546B1 (en) | Thin film transistor and method of manufacturing the same | |
| KR20100000558A (en) | Thin film transistor and method of manufacturing the same | |
| KR101537007B1 (en) | Thin film transistor and method of manufacturing the same | |
| CN213026128U (en) | Metal oxide array substrate and display panel | |
| US20210184039A1 (en) | Thin film transistor and method for manufacturing the same | |
| KR20190125093A (en) | Thin film transistor and method of manufacturing the same | |
| KR20050058110A (en) | Method for fabricating of poly silicon thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180817 Year of fee payment: 5 |