JP2005292768A - TFT substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method of TFT substrate - Google Patents

TFT substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method of TFT substrate Download PDF

Info

Publication number
JP2005292768A
JP2005292768A JP2004272951A JP2004272951A JP2005292768A JP 2005292768 A JP2005292768 A JP 2005292768A JP 2004272951 A JP2004272951 A JP 2004272951A JP 2004272951 A JP2004272951 A JP 2004272951A JP 2005292768 A JP2005292768 A JP 2005292768A
Authority
JP
Japan
Prior art keywords
electrode
oxide
group
indium
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004272951A
Other languages
Japanese (ja)
Other versions
JP4660667B2 (en
Inventor
Masahito Matsubara
雅人 松原
Kazuyoshi Inoue
一吉 井上
Shigekazu Tomai
重和 笘井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004272951A priority Critical patent/JP4660667B2/en
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to CN2012103401052A priority patent/CN103121799A/en
Priority to PCT/JP2005/003489 priority patent/WO2005086180A1/en
Priority to KR1020067018342A priority patent/KR101101456B1/en
Priority to US10/592,280 priority patent/US8038857B2/en
Priority to CN2005800045035A priority patent/CN1918672B/en
Priority to EP05719804A priority patent/EP1724790A4/en
Priority to TW094106827A priority patent/TWI390732B/en
Priority to TW100136734A priority patent/TWI419337B/en
Publication of JP2005292768A publication Critical patent/JP2005292768A/en
Application granted granted Critical
Publication of JP4660667B2 publication Critical patent/JP4660667B2/en
Priority to US13/219,814 priority patent/US8773628B2/en
Priority to US13/219,827 priority patent/US8507111B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 画素電極のエッチング時にソース電極等のAlが溶出しないTFT基板の製造方法を実現する。
【解決手段】 透明基板1と、前記透明基板1上に設けられたAlを主成分とするゲート電極2と、前記透明基板1上に設けられたソース電極7と、前記透明基板1上に設けられたドレイン電極8と、透明基板1上に設けられたシリコン層と、前記透明基板1上に設けられた透明電極である画素電極9と、を備えた液晶表示装置用TFT基板において、前記画素電極9(透明電極)が、酸化インジウムと、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、を含む導電性酸化物であり、前記画素電極9は、前記Alを主成分とするゲート電極2及び前記ソース電極7及び前記ドレイン電極8からなる群から選ばれる少なくとも1の電極と直接接合している。
【選択図】 図1
PROBLEM TO BE SOLVED: To realize a manufacturing method of a TFT substrate in which Al such as a source electrode is not eluted during etching of a pixel electrode.
SOLUTION: A transparent substrate 1, a gate electrode 2 mainly composed of Al provided on the transparent substrate 1, a source electrode 7 provided on the transparent substrate 1, and provided on the transparent substrate 1. In the TFT substrate for a liquid crystal display device, comprising: the drain electrode 8 provided; a silicon layer provided on the transparent substrate 1; and a pixel electrode 9 which is a transparent electrode provided on the transparent substrate 1. Electrode 9 (transparent electrode) is an oxide of one or more metals selected from the first group M1 consisting of indium oxide and W, Mo, Ni, Nb, Fe, Pt, Pd, lanthanoids, The pixel electrode 9 is directly bonded to at least one electrode selected from the group consisting of the gate electrode 2, the source electrode 7 and the drain electrode 8 mainly composed of the Al. Yes.
[Selection] Figure 1

Description

本発明は、アモルファスシリコン薄膜トランジスタ(α−SiTFT)又はポリシリコン薄膜トランジスタ(p−SiTFT)を用いた液晶表示装置の製造方法に関する。さらに詳しくは、画素電極パターンと配線とソース・ドレイン配線との接触抵抗、及びゲート配線取り出し部、ソースドレイン電極取り出し部の配線金属と透明電極との接触抵抗を低減できる液晶表示装置及びその製造方法に関する。   The present invention relates to a method for manufacturing a liquid crystal display device using an amorphous silicon thin film transistor (α-Si TFT) or a polysilicon thin film transistor (p-Si TFT). More specifically, a liquid crystal display device capable of reducing a contact resistance between a pixel electrode pattern, a wiring and a source / drain wiring, a gate wiring extraction portion, a wiring metal in a source / drain electrode extraction portion and a transparent electrode, and a manufacturing method thereof About.

特に、本発明は、TFT基板(TFTをアレイ状に配置したTFTアレイ基板を含む)、液晶駆動用電極基板、スパッタリングターゲットにも関する。   In particular, the present invention also relates to a TFT substrate (including a TFT array substrate in which TFTs are arranged in an array), a liquid crystal driving electrode substrate, and a sputtering target.

液晶表示装置は、低消費電力、フルカラー化が容易等の特徴を有することから薄型ディスプレイの中で有望視され、近年、表示画面の大型化に関する開発が活発である。中でも、各画素毎にα−SiTFT又はp−SiTFTをスイッチング素子としてマトリクス上に配列し、各画素を駆動するアクティブマトリクス方式液晶平面ディスプレイは、800×600画素以上の高精細化を行っても、コントラスト比が劣化せず、高性能カラー表示用平面ディスプレイとして注目されている。このようなアクティブマトリクス方式液晶平面ディスプレイは、画素電極として、ITO(Indium Tin Oxide)のような透明電極、ソース電極としては、Al系合金薄膜を用いることが多い。これは、ITOがシート抵抗が高く、また、Alは容易にパターニングできる上に低抵抗で密着性が高いためである。   The liquid crystal display device is considered promising among thin displays because of its features such as low power consumption and easy full color, and in recent years, development relating to enlargement of the display screen has been active. Among them, an active matrix liquid crystal flat display in which α-Si TFTs or p-Si TFTs are arranged on a matrix as a switching element for each pixel and drives each pixel, even if high definition of 800 × 600 pixels or more is achieved, Contrast ratio does not deteriorate, and it is attracting attention as a flat display for high-performance color display. Such an active matrix liquid crystal flat display often uses a transparent electrode such as ITO (Indium Tin Oxide) as a pixel electrode and an Al-based alloy thin film as a source electrode. This is because ITO has a high sheet resistance, Al can be easily patterned, and has low resistance and high adhesion.

図1は、本発明に係る液晶平面ディスプレイの製造工程において、画素電極のパターン形成が終了した段階のα−SiTFT近傍の断面図を示したものである。図2は、従来の液晶平面ディスプレイの製造工程において、画素電極のパターン形成が終了した段階のα−SiTFT近傍の断面図を示したものである。   FIG. 1 is a cross-sectional view of the vicinity of an α-Si TFT at the stage where pixel electrode pattern formation is completed in the manufacturing process of a liquid crystal flat display according to the present invention. FIG. 2 is a cross-sectional view of the vicinity of the α-Si TFT at the stage where pixel electrode pattern formation is completed in the manufacturing process of the conventional liquid crystal flat display.

図2において、透光性のガラス基板1上にゲート電極2のパターンを形成し、次にプラズマCVD法を用いて、SiNから成るゲート絶縁膜3、α−Si:H(i)膜4、SiNから成るチャンネル保護膜5、を連続的に形成する。次にエッチングによって、チャンネル保護膜5を所望の形状パターン化する。さらに、α−Si:H(n)膜6、及びAlを主体とする金属膜を、CVD法、真空蒸着法又はスパッタ法により堆積し、フォトリソグラフィ技術によってソース電極7(のパターン)及びドレイン電極8(のパターン)を形成し、かつ、α−Si:H(n)膜6及びα−Si:H(i)膜4を形成し、α−SiTFT素子部分が完成する。そして、必要により、透明樹脂レジスト10を堆積し、コンタクトホール12を設ける。   In FIG. 2, the pattern of the gate electrode 2 is formed on the translucent glass substrate 1, and then using the plasma CVD method, the gate insulating film 3 made of SiN, the α-Si: H (i) film 4, A channel protective film 5 made of SiN is continuously formed. Next, the channel protective film 5 is formed into a desired shape pattern by etching. Further, an α-Si: H (n) film 6 and a metal film mainly composed of Al are deposited by a CVD method, a vacuum evaporation method or a sputtering method, and a source electrode 7 (pattern thereof) and a drain electrode are formed by a photolithography technique. 8 (pattern) is formed, and the α-Si: H (n) film 6 and the α-Si: H (i) film 4 are formed to complete the α-Si TFT element portion. Then, if necessary, a transparent resin resist 10 is deposited and a contact hole 12 is provided.

この上に、ITO膜をスパッタリング法を用いて堆積し、フォトリソグラフィ技術によってソース電極7と電気的に接続した画素電極バターン9を形成する。このとき、ゲート配線2は、Al/Cr(又はAl/Mo、Al/Ti)の積層膜とし、ソース電極7、ドレイン電極8は、Cr/Al/Cr(又はMo/Al/Mo、Ti/Al/Ti)の三層積層膜とする。これにより、ITO膜とゲート電極2、ソース電極7、及びドレイン電極8と、の間の電気的なコンタクト特性を劣化させないためである。また、Alは安価で比抵抗が低く、ゲート電極2及びソース電極7及びドレイン電極8の配線の抵抗増大による液晶ディスプレイの表示性能の低下を防ぐ意味で必須の材料である。   An ITO film is deposited thereon using a sputtering method, and a pixel electrode pattern 9 electrically connected to the source electrode 7 is formed by a photolithography technique. At this time, the gate wiring 2 is a laminated film of Al / Cr (or Al / Mo, Al / Ti), and the source electrode 7 and the drain electrode 8 are Cr / Al / Cr (or Mo / Al / Mo, Ti / Ti). A three-layer laminated film of (Al / Ti) is used. This is because the electrical contact characteristics between the ITO film and the gate electrode 2, the source electrode 7, and the drain electrode 8 are not deteriorated. In addition, Al is inexpensive and has a low specific resistance, and is an indispensable material in terms of preventing deterioration of the display performance of the liquid crystal display due to an increase in resistance of the wiring of the gate electrode 2, the source electrode 7, and the drain electrode 8.

ITO膜をAl膜の後に堆積する理由は、α−Si:H(i)膜4及びα−Si:H(n)膜6と、ソース電極7及びドレイン電極8と、の間の電気的なコンタクト特性を劣化させないためである。また、このAlは安価で比抵抗が低いことは既に上で述べたとおりである。   The reason why the ITO film is deposited after the Al film is that the electrical connection between the α-Si: H (i) film 4 and the α-Si: H (n) film 6 and the source electrode 7 and the drain electrode 8 is performed. This is because the contact characteristics are not deteriorated. Further, as already described above, this Al is inexpensive and has a low specific resistance.

上で説明した製造工程において、Alを主体とするソース電極7・ドレイン電極8のパターンを形成した後、ITOから成る画素電極パターン9をHCI−HNO−HO系エッチング液で加工すると、しばしば、加工終了時点でAlバターンが溶出するという事故が発生する場合がある。
これは、本来、AlもITOをエッチングするエッチング液であるHCl−HNO−HO系エッチング液に溶解する性質を持っていることに起因する。エッチング液中のHNOは、Al表面に薄いAl酸化膜を形成し、Alの溶出を防止する意味で添加されているが、ITO膜のエッチング時間が長かったり、Al堆積中に混入したAl膜中の不純物、異物などの欠陥部分が存在すると、局部電池反応によって、上記のAlの酸化効果が十分に作用しないものと考えられる。
In the manufacturing process described above, after the pattern of the source electrode 7 and the drain electrode 8 mainly composed of Al is formed, the pixel electrode pattern 9 made of ITO is processed with an HCI-HNO 3 —H 2 O-based etching solution. Often, an accident that Al pattern is eluted at the end of processing may occur.
This is due to the fact that originally has the property of dissolving in HCl-HNO 3 -H 2 O based etching solution Al also etchant that etches the ITO. HNO 3 in the etchant is added to form a thin Al oxide film on the Al surface to prevent elution of Al, but the etching time of the ITO film is long, or the Al film mixed during the Al deposition If there are defective parts such as impurities and foreign matters in the inside, it is considered that the oxidation effect of Al does not sufficiently act due to the local battery reaction.

このようなAlの溶出を防止するために、ITO膜を非晶質にすることで、HCl−HNO−HO系のエッチング液に対するITO/Alエッチングスピード比を大きくすることが下記特許文献1に記載されている。 In order to prevent such elution of Al, it is possible to increase the ITO / Al etching speed ratio with respect to an HCl-HNO 3 —H 2 O-based etching solution by making the ITO film amorphous, as described in the following patent document. 1.

しかしながら、ITO膜を非晶質にしてもHCl−HNO−HO系のエッチング液を用いるため、Alの溶出は完全には防止されておらず、高精細な液晶ディスプレイを実現することはできなかった。 However, since an etching solution of ITO film HCl-HNO 3 -H 2 O system even in the amorphous, elution of Al is not fully prevented, realizing a high-definition liquid crystal display could not.

上述の問題に鑑みなされた発明が、下記特許文献2に記載されている。この特許文献2には、Alゲート、ソース・ドレイン電極パターン上での透明電極、画素電極のパターン化を蓚酸系のエッチング液を用いることによりパターン化を容易にすることが記載されている。さらに、特許文献2では、高精細な液晶ディスプレイの製造方法を提供することを目的として、酸化インジウム−酸化亜鉛から成る組成の透明電極を用いることが提案されている。
一般にこのような構成を採用する場合は、Alゲート線/透明電極、Alソース・ドレイン電極/画素電極との問で接触抵抗が発生することが知られており、通常Al線をTi、Cr、Moなどのバリヤーメタルで覆うことが通常である。このような構成は、下記特許文献3、特許文献4、特許文献5、特許文献6等に記載されている。
The invention made in view of the above problems is described in Patent Document 2 below. This patent document 2 describes that the patterning of the Al gate, the transparent electrode on the source / drain electrode pattern, and the pixel electrode is facilitated by using an oxalic acid-based etching solution. Further, Patent Document 2 proposes to use a transparent electrode having a composition composed of indium oxide-zinc oxide for the purpose of providing a method for producing a high-definition liquid crystal display.
In general, when such a configuration is adopted, it is known that contact resistance is generated between the Al gate line / transparent electrode and the Al source / drain electrode / pixel electrode. Usually it is covered with a barrier metal such as Mo. Such a configuration is described in Patent Literature 3, Patent Literature 4, Patent Literature 5, Patent Literature 6, and the like.

このように、Al配線を使用する場合、バリヤーメタルを使用せざるを得ないことからそのバリヤーメタルの成膜、エッチングが必要であり、製造工程を複雑にするおそれがある。
また、Alに各種金属を添加した合金の利用が報告されているが、上記接触抵抗を小さくすることは非常に困難であると予想される。その理由は、Al自体表面に酸化皮膜を形成するからである。この酸化皮膜は絶縁体であり、この絶縁体が接触抵抗を大きくしていると考えられるからである。このような記載は、例えば、下記特許文献7、特許文献8、特許文献9に見られる。
As described above, when an Al wiring is used, a barrier metal must be used. Therefore, the barrier metal must be formed and etched, which may complicate the manufacturing process.
Moreover, although the utilization of the alloy which added various metals to Al is reported, it is estimated that it is very difficult to make the said contact resistance small. The reason is that an oxide film is formed on the surface of Al itself. This is because this oxide film is an insulator, and this insulator is considered to increase the contact resistance. Such a description can be found, for example, in Patent Document 7, Patent Document 8, and Patent Document 9 below.

この酸化皮膜による接触抵抗を低減するために、Al薄膜上にIn、Znなどの金属の薄膜を設ける方法等が提案されている。この方法によれば接触抵抗は小さくなるが、これら薄膜を成膜する必要が生じ、また、画素電極の透過率が低下するなどの問題があった。このような記載が、下記特許文献10に見られる。   In order to reduce the contact resistance due to the oxide film, a method of providing a thin film of a metal such as In or Zn on an Al thin film has been proposed. According to this method, the contact resistance is reduced, but it is necessary to form these thin films, and there is a problem that the transmittance of the pixel electrode is lowered. Such a description can be found in Patent Document 10 below.

特開昭63−184726号公報JP 63-184726 A 特開平11−264995号公報Japanese Patent Application Laid-Open No. 11-264995 特開平10−65174号公報JP-A-10-65174 特開平11−184195号公報JP-A-11-184195 特開平11−258625号公報JP 11-258625 A 特開平11−253976号公報Japanese Patent Laid-Open No. 11-253976 特開平7−45555号公報JP-A-7-45555 特開平7−301705号公報JP-A-7-301705 特開平1−289140号公報JP-A-1-289140 特開2003−017706号公報(特願2001−200710)Japanese Patent Application Laid-Open No. 2003-017706 (Japanese Patent Application 2001-200710)

特定の金属を含有する透明導電材料を画素電極、透明電極に使用することにより、製造工程が複雑とはならない、TFT(薄膜トランジスタ)基板、及びその簡便な製造方法、を実現することが本発明の目的である。及びそのようなTFT基板の画素電極、及びその画素電極を形成するのに有用なスパッタリングターゲットを提供することも本発明の目的である。   By using a transparent conductive material containing a specific metal for the pixel electrode and the transparent electrode, it is possible to realize a TFT (thin film transistor) substrate and a simple manufacturing method thereof that do not complicate the manufacturing process. Is the purpose. It is also an object of the present invention to provide a pixel electrode of such a TFT substrate and a sputtering target useful for forming the pixel electrode.

また、本発明は、Alを含むゲート/透明電極、(Alを含む)ソース・ドレイン/画素電極を直接接触させてもその間の接触抵抗を小さくすることができ、中間調の表示が可能な液晶表示装置を提供することを目的とする。   In addition, the present invention can reduce the contact resistance between the gate / transparent electrode containing Al and the source / drain / pixel electrode (including Al) directly, and can reduce the contact between them, and can display halftones. An object is to provide a display device.

本発明の上記目的は、透明電極として、酸化インジウムと酸化亜鉛を成分として含む非晶質導電性酸化物から成る透明導電膜を用い、さらに該透明導電膜を、蓚酸水溶液等のエッチング液でパターン化することにより達成される。具体的に述べれば、本発明は、下記の如き手段を採用する。   The object of the present invention is to use, as a transparent electrode, a transparent conductive film made of an amorphous conductive oxide containing indium oxide and zinc oxide as components, and further pattern the transparent conductive film with an etching solution such as an oxalic acid aqueous solution. This is achieved. Specifically, the present invention employs the following means.

イ.TFT基板の発明
(1)まず、本発明は、透明基板と、前記透明基板上に設けられたAlを主成分とするゲート電極と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられたシリコン層と、前記透明基板上に設けられた画素電極と、を備えた液晶表示装置用TFT基板において、前記画素電極が、酸化インジウムと、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、を含む導電性酸化物であり、この前記画素電極は、前記Alを主成分とするゲート電極及び前記ソース電極及び前記ドレイン電極から成る群から選ばれる少なくとも1の電極と直接接合していることを特徴とするTFT基板である。
Alを含むゲート線/透明電極、Alを含むソース・ドレイン電極/画素電極間には、今まで接触抵抗が発生していたが、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドの添加により、接触抵抗を減少させることができる。Alを含むゲート線、Alを含むソース・ドレイン電極に使用されるAl、もしくはAl合金は、Alを主成分としていれば、周期率表のIIIaからVIIIaの重金属もしくはランタノイド系金属を含んでいてもよい。このAlに含まれる元素としてはNd、Ni、Co、Zrなどが好適に用いられる。その含有量は、求められるAlゲート線、Alソース・ドレイン電極の性能にもよるが、0.1重量%〜0.5重量%の範囲がよい。より好ましくは0.5重量%〜2.0重量%である。
A. Invention of TFT substrate (1) First, the present invention relates to a transparent substrate, a gate electrode mainly composed of Al provided on the transparent substrate, a source electrode provided on the transparent substrate, and the transparent substrate. In a TFT substrate for a liquid crystal display device, comprising: a drain electrode provided on a substrate; a silicon layer provided on the transparent substrate; and a pixel electrode provided on the transparent substrate. A conductive oxide containing indium and an oxide of one or more metals selected from the first group M1 consisting of W, Mo, Ni, Nb, Fe, Pt, Pd, and a lanthanoid; The pixel electrode is a TFT substrate characterized in that it is directly bonded to at least one electrode selected from the group consisting of the gate electrode mainly composed of Al, the source electrode and the drain electrode. .
A contact resistance has been generated between the gate line / transparent electrode containing Al / source / drain electrode / pixel electrode containing Al, but W, Mo, Ni, Nb, Fe, Pt, Pd, and lanthanoid By adding, the contact resistance can be reduced. Al or Al alloys used for Al-containing gate lines, Al-containing source / drain electrodes may contain heavy metals or lanthanoid metals from IIIa to VIIIa in the periodic table as long as Al is the main component. Good. As the element contained in Al, Nd, Ni, Co, Zr and the like are preferably used. The content depends on the required performance of the Al gate line and Al source / drain electrode, but is preferably in the range of 0.1 wt% to 0.5 wt%. More preferably, it is 0.5 weight%-2.0 weight%.

0.1重量%未満では添加効果がほとんど見られず、Al薄膜上にヒロック等の突起が発生してしまう場合もある。尚、5重量%を超えると、Al自体の抵抗が大きくなる場合もある。 If the amount is less than 0.1% by weight, the addition effect is hardly observed, and protrusions such as hillocks may occur on the Al thin film. In addition, when it exceeds 5 weight%, the resistance of Al itself may become large.

Alを含むものは、少なくともゲートであればよい。ソース・ドレインがAlを含んでいることももちろん好ましく、ゲートと同様の作用・効果が得られることを上で述べたとおりである。   What contains Al should just be a gate at least. Of course, it is also preferable that the source and drain contain Al, and the same operation and effect as the gate can be obtained as described above.

尚、本特許で「Alを主成分とする」とは、Alを主要な成分として含むことを意味し、概ね原子組成比率で50%以上の場合を意味する。   In this patent, “mainly comprising Al” means that Al is contained as a main component, and means that the atomic composition ratio is approximately 50% or more.

(2)また、本発明は、上記(1)において、前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とするTFT基板である。ここで、前記式中の[M1]は、第1群M1から選択された1種又は2種以上の金属の原子の(単位重量・単位体積あたりの)数を表す。また、前記式中の[In]はインジウムの原子の(単位重量・単位体積あたりの)数を表す。
添加量が0.005未満では添加効果が小さく、Alを主成分とするゲート電極/透明電極が大きくなってしまう場合もある。ソース・ドレインがAlを含む場合は、Alソース・ドレイン電極/画素電極間の接触抵抗が大きくなってしまう場合もある。その一方、添加量が0.2超では、電極自体の抵抗が大きくなる場合や、電極のエッチング加工時に不良が発生してしまう場合もあるからである。
(2) Further, in the above (1), the present invention provides an atomic composition ratio of a metal oxide selected from the first group M1 to indium in the conductive oxide [M1] / ([In ] + [M1]) is in the range of 0.005 to 0.2. Here, [M1] in the above formula represents the number (per unit weight / unit volume) of one or more metal atoms selected from the first group M1. [In] in the above formula represents the number of indium atoms (per unit weight / unit volume).
If the addition amount is less than 0.005, the addition effect is small, and the gate electrode / transparent electrode containing Al as a main component may become large. When the source / drain contains Al, the contact resistance between the Al source / drain electrode / pixel electrode may increase. On the other hand, if the added amount exceeds 0.2, the resistance of the electrode itself may increase, or a defect may occur during etching of the electrode.

(3)また、本発明は、上記(1)又は(2)において、前記導電性酸化物が、酸化インジウムの他に、スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含有することを特徴とするTFT基板である。   (3) Further, according to the present invention, in the above (1) or (2), the conductive oxide is selected from the second group M2 consisting of tin, zinc, germanium, and gallium in addition to indium oxide. A TFT substrate containing one or more metal oxides.

酸化スズ、酸化亜鉛、酸化ゲルマニウム、酸化ガリウムを添加することにより、目的に合わせて導電性酸化物の導電性を改善することができる場合がある。また、この添加によって、エッチング加工性を改善できる場合もある。また、この添加によって、透過率を改善することができる場合もある。   By adding tin oxide, zinc oxide, germanium oxide, or gallium oxide, the conductivity of the conductive oxide may be improved in accordance with the purpose. Moreover, the etching processability may be improved by this addition. In addition, the transmittance may be improved by this addition.

(4)また、本発明は、上記(3)において、前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とするのTFT基板である。ここで、前記式中の[M2]は、第2群M2から選択された1種又は2種以上の金属、すなわちスズ、亜鉛、ゲルマニウム、ガリウムのいずれか1種又は2種以上の原子の(単位体積・単位重量あたりの)数を表す。また、前記式中の[In]はインジウムの(単位体積・単位重量あたりの)原子の数を表す。
添加量が0.01未満では、その添加効果が小さく、却って抵抗が大きくなってしまう場合もあり、一方、添加量が0.3超では、抵抗が大きくなってしまう場合や、目的とする改善(Al電極との接触抵抗を小さくする)が困難な場合があるからである。また、スパッタリングターゲット中の結晶粒子の平均直径を10μm未満の大きさにすることによって、ノジュールの発生の少ないスパッタリングターゲットを構成することができる。好ましくは、直径を5μm以下の大きさにすることにより、ノジュールがほとんど発生せず、異常放電も生じにくいスパッタリングターゲットが得られる。
このように、本発明のTFT基板は、Alを含む電極と画素電極との接触抵抗を小さくでき、中間調の表示を良好に行うことができる液晶表示装置を構成するのに有用である。尚、後述する実施の形態で説明するTFTアレイ基板は、TFT基板の好適な一例に相当する。基板上にTFT(薄膜トランジスタ)をアレイ状に配置したものがTFTアレイ基板である。
(4) Further, in the above (3), the present invention provides an atomic composition ratio of a metal oxide selected from the second group M2 to indium in the conductive oxide [M2] / ([In ] + [M2]) is in the range of 0.01 to 0.3. Here, [M2] in the above formula represents one or more metals selected from the second group M2, that is, any one or more atoms of tin, zinc, germanium, gallium ( The number per unit volume / unit weight. [In] in the above formula represents the number of atoms (per unit volume / unit weight) of indium.
If the addition amount is less than 0.01, the effect of addition is small, and the resistance may be increased. On the other hand, if the addition amount is more than 0.3, the resistance may be increased or the target improvement may be achieved. This is because it may be difficult to reduce the contact resistance with the Al electrode. In addition, by making the average diameter of the crystal particles in the sputtering target less than 10 μm, a sputtering target with less generation of nodules can be configured. Preferably, by setting the diameter to 5 μm or less, a sputtering target that hardly generates nodules and hardly causes abnormal discharge can be obtained.
As described above, the TFT substrate of the present invention is useful for constructing a liquid crystal display device that can reduce the contact resistance between the electrode containing Al and the pixel electrode and can perform halftone display satisfactorily. Note that a TFT array substrate described in an embodiment described later corresponds to a suitable example of a TFT substrate. A TFT array substrate includes TFTs (thin film transistors) arranged in an array on a substrate.

ロ.スパッタリングターゲットの発明
(5)本発明は、 液晶表示装置用TFT基板に用いられ画素電極であって、液晶を駆動する前記画素電極をスパッタリング法で製造する際に用いるスパッタリングターゲットにおいて、酸化インジウムと、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、を含む導電性酸化物から成ることを特徴とするAlを主成分とする電極又は配線と電気的に接合可能な画素電極製造用スパッタリングターゲットである。
このようなスパッタリングターゲットを使用することにより、上記構成のTFT基板を効率的に製造することができる。また、スパッタリングターゲット中の結晶粒子の平均直径を10μm未満の大きさにすることにより、ノジュールの発生がほとんどないスパッタリングターゲットを実現することができる。また、エッチング性を改良し、透過率を向上した画素電極を製造することができる。好ましくは、結晶粒子の平均直径を5μm以下の大きさにすることによって、ノジュールの発生も少なく、異常放電も生じにくいスパッタリングターゲットが得られる。
B. Invention of Sputtering Target (5) The present invention relates to a pixel electrode used in a TFT substrate for a liquid crystal display device, wherein the pixel electrode for driving a liquid crystal is produced by a sputtering method. It is characterized by comprising a conductive oxide including one or more metal oxides selected from the first group M1 consisting of W, Mo, Ni, Nb, Fe, Pt, Pd, and lanthanoids. It is a sputtering target for manufacturing a pixel electrode that can be electrically bonded to an electrode or wiring mainly containing Al.
By using such a sputtering target, the TFT substrate having the above configuration can be efficiently manufactured. Further, by making the average diameter of the crystal particles in the sputtering target less than 10 μm, it is possible to realize a sputtering target that hardly generates nodules. Further, it is possible to manufacture a pixel electrode with improved etching properties and improved transmittance. Preferably, by setting the average diameter of the crystal grains to 5 μm or less, a sputtering target can be obtained in which nodule generation is small and abnormal discharge hardly occurs.

(6)また、本発明は、上記(5)において、前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とするスパッタリングターゲットである。ここで、前記式中の[M1]は、第1群M1から選択された1種又は2種以上の金属の原子の(単位重量・単位体積あたりの)数を表す。また、前記式中の[In]はインジウムの原子の(単位重量・単位体積あたりの)数を表す。   (6) In the above (5), the present invention provides an atomic composition ratio of a metal oxide selected from the first group M1 to indium in the conductive oxide [M1] / ([In ] + [M1]) is in the range of 0.005 to 0.2. Here, [M1] in the above formula represents the number (per unit weight / unit volume) of one or more metal atoms selected from the first group M1. [In] in the above formula represents the number of indium atoms (per unit weight / unit volume).

添加量が0.005未満では添加効果が小さく、Alを主成分とするゲート電極/透明電極、Alソース・ドレイン電極/画素電極間の接触抵抗が大きくなる場合があり、0.2超では、スパッタリング時に異常放電を起こす場合や、電極自体の抵抗が大きくなる場合や、電極のエッチング加工時に不良が発生する場合もあるからである。   If the addition amount is less than 0.005, the addition effect is small, and the contact resistance between the gate electrode / transparent electrode and the Al source / drain electrode / pixel electrode mainly composed of Al may increase. This is because abnormal discharge may occur during sputtering, the resistance of the electrode itself may increase, or a defect may occur during etching of the electrode.

(7)また、本発明は、上記(5)(6)において、前記導電性酸化物が、酸化インジウムの他に、スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とするスパッタリングターゲットである。
酸化スズ、酸化亜鉛、酸化ゲルマニウム、酸化ガリウムを添加することにより、目的に合わせて導電性酸化物の導電性を改善することができる場合がある。また、この添加によって、エッチング加工性を改善できる場合もある。また、この添加によって、透過率を改善することができる場合もある。
また、スパッタリングターゲット中の結晶粒子の平均直径を10μm未満の大きさにすることにより、ノジュールの発生がほとんどないスパッタリングターゲットを実現することができる。好ましくは、結晶粒子の平均直径を5μm以下の大きさにすることによって、ノジュールの発生も少なく、異常放電も生じにくいスパッタリングターゲットが得られる。
(7) Further, according to the present invention, in the above (5) and (6), the conductive oxide is selected from the second group M2 consisting of tin, zinc, germanium, and gallium in addition to indium oxide. It is a sputtering target characterized by including the seed | species or an oxide of 2 or more types of metals.
By adding tin oxide, zinc oxide, germanium oxide, or gallium oxide, the conductivity of the conductive oxide may be improved in accordance with the purpose. Moreover, the etching processability may be improved by this addition. In addition, the transmittance may be improved by this addition.
Further, by making the average diameter of the crystal particles in the sputtering target less than 10 μm, it is possible to realize a sputtering target that hardly generates nodules. Preferably, by setting the average diameter of the crystal grains to 5 μm or less, a sputtering target can be obtained in which nodule generation is small and abnormal discharge hardly occurs.

(8)また、本発明は、上記(7)において、前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とするスパッタリングターゲットである。ここで、前記式中の[M2]は、第2群M2から選択された1種又は2種以上の金属、すなわちスズ、亜鉛、ゲルマニウム、ガリウムのいずれか1種又は2種以上の原子の(単位重量・単位体積あたりの)数を表す。また、前記式中の[In]はインジウムの原子の(単位重量・単位体積あたりの)数を表す。
添加量が0.01未満では、その添加効果が小さく、却って抵抗が大きくなってしまう場合もあり、一方、0.3超では、抵抗が大きくなってしまう場合や、目的とする改善(Alを含む電極との接触抵抗を小さくする)が困難な場合があるからである。
(8) Further, in the above (7), the present invention provides an atomic composition ratio of a metal oxide selected from the second group M2 to indium in the conductive oxide [M2] / ([In ] + [M2]) is in the range of 0.01 to 0.3. Here, [M2] in the above formula represents one or more metals selected from the second group M2, that is, any one or more atoms of tin, zinc, germanium, gallium ( Number per unit weight / volume. [In] in the above formula represents the number of indium atoms (per unit weight / unit volume).
If the addition amount is less than 0.01, the effect of addition is small and the resistance may be increased. On the other hand, if the addition amount exceeds 0.3, the resistance may increase or the desired improvement (Al This is because it may be difficult to reduce the contact resistance with the included electrode.

ハ.液晶表示装置の発明
(9)本発明は、TFT基板と、液晶と、を備えた液晶表示装置において、前記TFT基板は、透明基板と、前記透明基板上に設けられたAlを主成分とするゲート電極と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられたシリコン層と、前記透明基板上に設けられ、前記液晶を駆動する画素電極と、前記ゲート電極及び前記ソース電極・前記ドレイン電極を保護する透明電極と、を備え、前記画素電極又は前記透明電極は、酸化インジウムと、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、を含む導電性酸化物であり、この前記画素電極又は前記透明電極は、前記Alを主成分とするゲート電極及び前記ソース電極及び前記ドレイン電極から成る群から選ばれる少なくとも1の電極と直接接合していることを特徴とする液晶表示装置である。
C. Invention of liquid crystal display device (9) The present invention is a liquid crystal display device comprising a TFT substrate and a liquid crystal, wherein the TFT substrate is mainly composed of a transparent substrate and Al provided on the transparent substrate. A gate electrode; a source electrode provided on the transparent substrate; a drain electrode provided on the transparent substrate; a silicon layer provided on the transparent substrate; and the liquid crystal provided on the transparent substrate. And a transparent electrode that protects the gate electrode, the source electrode, and the drain electrode, and the pixel electrode or the transparent electrode includes indium oxide, W, Mo, Ni, Nb, and Fe. , Pt, Pd, and a lanthanoid, a conductive oxide containing one or more metal oxides selected from the first group M1, the pixel electrode or the transparent electrode, l is a liquid crystal display device, characterized in that directly joined with at least one electrode selected from the group consisting of the gate electrode and the source electrode and the drain electrode as a main component.

Alを含むゲート線/透明電極、Alソース・ドレイン電極間に、従来は比較的大きな接触抵抗が発生していたが、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドの添加により、接触抵抗の値を小さくすることができる。ソース・ドレインがAlを含む場合は、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドの添加により、Alを含むソース・ドレイン電極間の接触抵抗の値を小さくすることができる。これによって、このTFT基板を用いた液晶表示装置は、Alを含むゲート線/透明電極、又は、Alを含むソース・ドレイン電極/画素電極間の接触抵抗が低減し、中間調の表示品質が改善された液晶表示装置が得られる。   Conventionally, a relatively large contact resistance has occurred between the Al-containing gate line / transparent electrode and the Al source / drain electrode, but by adding W, Mo, Ni, Nb, Fe, Pt, Pd, and a lanthanoid, The value of contact resistance can be reduced. When the source / drain contains Al, the value of the contact resistance between the source / drain electrodes containing Al can be reduced by adding W, Mo, Ni, Nb, Fe, Pt, Pd, or a lanthanoid. As a result, the liquid crystal display device using this TFT substrate reduces the contact resistance between the Al-containing gate line / transparent electrode, or the Al-containing source / drain electrode / pixel electrode, and improves the halftone display quality. A liquid crystal display device is obtained.

(10)また、本発明は、上記(9)の液晶表示装置において、前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とする請求項13記載の液晶表示装置。ここで、前記式中の[M1]は、第1群M1から選択された1種又は2種以上の金属の原子の(単位重量・単位体積あたりの)数を表す。また、前記式中の[In]はインジウムの原子の(単位重量・単位体積あたりの)数を表す。
添加量が0.005未満では添加効果が小さく、Alを主成分とするゲート電極/透明電極、Alソース・ドレイン電極/画素電極間の接触抵抗が大きくなる場合があり、添加量が0.2超では、スパッタリング時に異常放電を起こす場合や、電極自体の抵抗が大きくなる場合や、電極のエッチング加工時に不良が発生する場合もあるからである。また、添加量が0.2超では、液晶表示装置の駆動時に中間調の表示品位が低下する場合があるからである。
(10) In the liquid crystal display device according to (9), the present invention is an atomic composition ratio of a metal oxide selected from the first group M1 to indium in the conductive oxide [M1]. 14. The liquid crystal display device according to claim 13, wherein / ([In] + [M1]) is in the range of 0.005 to 0.2. Here, [M1] in the above formula represents the number (per unit weight / unit volume) of one or more metal atoms selected from the first group M1. [In] in the above formula represents the number of indium atoms (per unit weight / unit volume).
If the addition amount is less than 0.005, the addition effect is small, and the contact resistance between the gate electrode / transparent electrode and the Al source / drain electrode / pixel electrode mainly composed of Al may increase, and the addition amount is 0.2. This is because if the thickness is too high, abnormal discharge may occur during sputtering, the resistance of the electrode itself may increase, or a defect may occur during etching of the electrode. Further, if the addition amount exceeds 0.2, halftone display quality may be lowered when the liquid crystal display device is driven.

(11)また、本発明は、上記(9)(10)の液晶表示装置において、前記導電性酸化物が、酸化インジウムの他に、スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とする液晶表示装置である。
酸化スズ、酸化亜鉛、酸化ゲルマニウム、酸化ガリウムを添加することにより、目的に合わせて導電性酸化物の導電性を改善することができる場合がある。また、この添加によって、エッチング加工性を改善できる場合もある。また、この添加によって、透過率を改善することができる場合もある。
また、スパッタリングターゲット中の結晶粒子の平均直径を10μm未満の大きさにすることにより、ノジュールの発生がほとんどないスパッタリングターゲットを実現することができるので、それを用いて液晶表示装置を製造すれば、表示欠陥の少ない液晶表示装置が得られる。好ましくは、結晶粒子の平均直径を5μm以下の大きさにすることによって、ノジュールの発生も少なく、異常放電も生じにくいスパッタリングターゲットが得られ、このスパッタリングターゲットを用いればより一層、表示欠陥の少ない液晶表示装置を製造することができる。
(11) Further, in the liquid crystal display device according to the above (9) or (10), the present invention provides the second group M2 in which the conductive oxide is composed of tin, zinc, germanium, and gallium in addition to indium oxide. A liquid crystal display device comprising an oxide of one or more selected metals.
By adding tin oxide, zinc oxide, germanium oxide, or gallium oxide, the conductivity of the conductive oxide may be improved in accordance with the purpose. Moreover, the etching processability may be improved by this addition. In addition, the transmittance may be improved by this addition.
Also, by making the average diameter of the crystal particles in the sputtering target less than 10 μm, it is possible to realize a sputtering target with almost no nodules, so if a liquid crystal display device is manufactured using it, A liquid crystal display device with few display defects can be obtained. Preferably, by making the average diameter of the crystal grains 5 μm or less, a sputtering target with less nodule generation and less prone to abnormal discharge can be obtained. By using this sputtering target, liquid crystal with fewer display defects can be obtained. A display device can be manufactured.

(12)また、本発明は、上記(11)の液晶表示装置において、前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とする液晶表示装置。ここで、前記式中の[M2]は、第2群M2から選択された1種又は2種以上の金属、すなわちスズ、亜鉛、ゲルマニウム、ガリウムのいずれか1種又は2種以上の原子の(単位重量・単位体積あたりの)数を表す。また、前記式中の[In]はインジウムの原子の(単位重量・単位体積あたりの)数を表す。
添加量が0.01未満では、その添加効果が小さく、却って抵抗が大きくなってしまう場合もあり、一方、0.3超では、抵抗が大きくなってしまう場合や、目的とする改善(Al電極との接触抵抗を小さくする)が困難な場合があるからである。
(12) In the liquid crystal display device according to the above (11), the present invention is an atomic composition ratio of a metal oxide selected from the second group M2 to indium in the conductive oxide [M2]. / ([In] + [M2]) is in the range of 0.01 to 0.3. Here, [M2] in the above formula represents one or more metals selected from the second group M2, that is, any one or more atoms of tin, zinc, germanium, gallium ( Number per unit weight / volume. [In] in the above formula represents the number of indium atoms (per unit weight / unit volume).
If the addition amount is less than 0.01, the effect of addition is small and the resistance may increase. On the other hand, if the addition amount exceeds 0.3, the resistance may increase, or the desired improvement (Al electrode). This is because it may be difficult to reduce the contact resistance with the.

ニ−1.画素電極の発明
次に、画素電極の発明についてその構成を述べる。以下示す発明は、上述したTFT基板等に用いられる画素電極であり、その作用・効果は、上述したTFT基板等と同様である。
D-1. Invention Next the pixel electrode is described the configuration for the invention of a pixel electrode. The invention described below is a pixel electrode used for the above-described TFT substrate or the like, and its operation and effect are the same as those of the above-described TFT substrate or the like.

(13)本発明は、透明基板と、前記透明基板上に設けられたAlを主成分とするゲート電極と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられたシリコン層と、前記透明基板上に設けられた画素電極と、前記ゲート電極及び前記ソース電極・前記ドレイン電極を保護する透明電極と、を備えた液晶表示装置用TFT基板に用いられ、液晶を駆動する前記画素電極において、酸化インジウムと、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、を含む導電性酸化物であり、さらに、前記画素電極は、前記Alを主成分とするゲート電極又は前記ソース電極又は前記ドレイン電極と直接接合していることを特徴とする画素電極である。   (13) The present invention provides a transparent substrate, a gate electrode mainly composed of Al provided on the transparent substrate, a source electrode provided on the transparent substrate, and a drain provided on the transparent substrate. A liquid crystal display comprising: an electrode; a silicon layer provided on the transparent substrate; a pixel electrode provided on the transparent substrate; and a transparent electrode protecting the gate electrode, the source electrode, and the drain electrode. One or two selected from the first group M1 consisting of indium oxide, W, Mo, Ni, Nb, Fe, Pt, Pd, and lanthanoid in the pixel electrode used for the device TFT substrate and driving the liquid crystal A conductive oxide containing a metal oxide of a seed or more, and the pixel electrode is directly bonded to the gate electrode, the source electrode, or the drain electrode containing Al as a main component. It is a pixel electrode, characterized in that.

(14)また、本発明は、上記(13)において、前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とする画素電極である。ここで、前記式中の[M1]や[In]は既に説明したとおりである。   (14) In the above (13), the present invention provides an atomic composition ratio of the metal oxide selected from the first group M1 to indium in the conductive oxide [M1] / ([In ] + [M1]) is in the range of 0.005 to 0.2. Here, [M1] and [In] in the formula are as described above.

(15)また、本発明は、上記(13)(14)において、前記導電性酸化物が、酸化インジウムの他に、スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とする画素電極である。   (15) Further, according to the present invention, in the above (13) and (14), the conductive oxide is selected from the second group M2 consisting of tin, zinc, germanium, and gallium in addition to indium oxide. A pixel electrode comprising a seed or an oxide of two or more metals.

(16)また、本発明は、上記(15)において、前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とする画素電極である。ここで、前記式中の[M2]や[In]は既に説明したとおりである。   (16) In the above (15), the present invention provides an atomic composition ratio of a metal oxide selected from the second group M2 to indium in the conductive oxide [M2] / ([In ] + [M2]) is in the range of 0.01 to 0.3. Here, [M2] and [In] in the above formula are as described above.

ニ−2.透明電極の発明
次に、透明電極の発明についてその構成を述べる。
D-2. Invention of transparent electrode Next, the structure of the invention of the transparent electrode will be described.

(17)本発明は、透明基板と、前記透明基板上に設けられたAlを主成分とするゲート電極と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられたシリコン層と、前記透明基板上に設けられた画素電極と、前記ゲート電極及び前記ソース電極・前記ドレイン電極を保護する透明電極と、を備えた液晶表示装置用TFT基板に用いられ、前記透明電極において、酸化インジウムと、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、を含む導電性酸化物であり、さらに、前記透明電極は、前記Alを主成分とするゲート電極又は前記ソース電極又は前記ドレイン電極と直接接合していることを特徴とする透明電極である。   (17) The present invention provides a transparent substrate, a gate electrode mainly composed of Al provided on the transparent substrate, a source electrode provided on the transparent substrate, and a drain provided on the transparent substrate. A liquid crystal display comprising: an electrode; a silicon layer provided on the transparent substrate; a pixel electrode provided on the transparent substrate; and a transparent electrode protecting the gate electrode, the source electrode, and the drain electrode. One or more metals selected from the first group M1 consisting of indium oxide, W, Mo, Ni, Nb, Fe, Pt, Pd, and lanthanoid in the transparent electrode used in the TFT substrate for the device In addition, the transparent electrode is directly bonded to the gate electrode, the source electrode, or the drain electrode containing Al as a main component. A transparent electrode to the butterflies.

(18)また、本発明は、上記(17)において、前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とする透明電極である。ここで、前記式中の[M1]や[In]は既に説明したとおりである。   (18) Further, in the above (17), the present invention provides an atomic composition ratio of the metal oxide selected from the first group M1 to indium in the conductive oxide [M1] / ([In ] + [M1]) is in the range of 0.005 to 0.2. Here, [M1] and [In] in the formula are as described above.

(19)また、本発明は、上記(17)(18)において、前記導電性酸化物が、酸化インジウムの他に、スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とする透明電極である。   (19) Further, according to the present invention, in the above (17) and (18), the conductive oxide is selected from the second group M2 consisting of tin, zinc, germanium, and gallium in addition to indium oxide. A transparent electrode comprising a seed or two or more kinds of metal oxides.

(20)また、本発明は、上記(19)において、前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とする透明電極である。ここで、前記式中の[M2]や[In]は既に説明したとおりである。   (20) In the above (19), the present invention provides an atomic composition ratio of the metal oxide selected from the second group M2 to indium in the conductive oxide [M2] / ([In ] + [M2]) is in the range of 0.01 to 0.3. Here, [M2] and [In] in the above formula are as described above.

ホ.TFT基板の製造方法の発明
(21)本発明は、TFT基板を製造する方法において、前記透明基板上に前記導電性酸化物を堆積し、前記導電性酸化物の薄膜を形成するステップと、前記形成した前記導電性酸化物の薄膜を蓚酸を含む水溶液でエッチングすることによって、前記透明電極を形成するステップと、を含むことを特徴とするTFT基板の製造方法である。
このような構成によって、ソース電極等がAlで構成されている場合でも、透明電極の成形時(エッチング時)に、Alを含むソース電極等が溶出してしまうことを防止することができる。このような作用・効果は、他のエッチング液を用いた下記発明でも同様である。
E. Invention of TFT substrate manufacturing method (21) The present invention relates to a method of manufacturing a TFT substrate, comprising depositing the conductive oxide on the transparent substrate to form a thin film of the conductive oxide; And forming the transparent electrode by etching the formed thin film of the conductive oxide with an aqueous solution containing oxalic acid.
With such a configuration, even when the source electrode or the like is made of Al, it is possible to prevent the source electrode or the like containing Al from being eluted when the transparent electrode is formed (at the time of etching). Such actions and effects are the same in the following invention using other etching solutions.

(22)また、本発明は、TFT基板を製造する方法において、前記透明基板上に前記導電性酸化物を堆積し、前記導電性酸化物の薄膜を形成するステップと、前記形成した前記導電性酸化物の薄膜を燐酸・酢酸・硝酸を含む水溶液でエッチングすることによって、前記透明電極を形成するステップと、を含むことを特徴とするTFT基板の製造方法である。   (22) Further, in the method for manufacturing a TFT substrate, the present invention provides a step of depositing the conductive oxide on the transparent substrate to form a thin film of the conductive oxide, and the conductive layer thus formed. Forming a transparent electrode by etching an oxide thin film with an aqueous solution containing phosphoric acid, acetic acid, and nitric acid.

(23)また、本発明は、TFT基板を製造する方法において、前記透明基板上に前記導電性酸化物を堆積し、前記導電性酸化物の薄膜を形成するステップと、前記形成した前記導電性酸化物の薄膜を硝酸セリウムアンモニウム塩を含む水溶液でエッチングすることによって、前記透明電極を形成するステップと、を含むことを特徴とするTFT基板の製造方法である。   (23) Further, in the method for manufacturing a TFT substrate, the present invention provides a step of depositing the conductive oxide on the transparent substrate to form a thin film of the conductive oxide; Forming a transparent electrode by etching an oxide thin film with an aqueous solution containing a cerium ammonium nitrate salt.

尚、透明電極(導電性酸化物)の成膜方法としては、蒸着法、スパッタ法、CVD法、スプレー法、デップ法等を用いることができる。特に、スパッタ法を採用することが好ましい。   In addition, as a film-forming method of a transparent electrode (conductive oxide), a vapor deposition method, a sputtering method, a CVD method, a spray method, a dipping method, etc. can be used. In particular, it is preferable to employ a sputtering method.

ヘ.ランタノイドの種類
(24)また、本発明は、前記ランタノイドが、Ce、Nd、Er、Hoから選ばれた1種又は2種以上のランタノイドであることを特徴とする請求項1〜23のいずれかに記載のTFT基板、又は、透明電極製造用スパッタリングターゲット、又は、液晶表示装置、又は、画素電極、又は透明電極、又は、TFT基板の製造方法である。
F. Kind of lanthanoid (24) Further, in the present invention, the lanthanoid is one or more lanthanoids selected from Ce, Nd, Er, and Ho. The manufacturing method of the TFT substrate or the sputtering target for manufacturing a transparent electrode, or the liquid crystal display device, the pixel electrode, the transparent electrode, or the TFT substrate.

本発明は、上述したように、従来の技術が有する問題点に鑑みてなされたもので、特定の金属を含有する透明導電材料を画素電極、透明電極に使用することにより、TFT(薄膜トランジスタ)基板の製造方法を簡略化することが可能である。
また、本発明によれば、Alを含むゲート/透明電極、又は、Alを含むソース・ドレイン/画素電極を直接接触・接合させてもその間の接触抵抗を従来より低い値に抑えることができ、中間調の表示が可能な液晶表示装置を提供することができる。
As described above, the present invention has been made in view of the problems of the prior art, and a TFT (thin film transistor) substrate can be obtained by using a transparent conductive material containing a specific metal for a pixel electrode and a transparent electrode. It is possible to simplify the manufacturing method.
Further, according to the present invention, even if the gate / transparent electrode containing Al or the source / drain / pixel electrode containing Al is directly contacted / bonded, the contact resistance between them can be suppressed to a lower value than in the past. A liquid crystal display device capable of halftone display can be provided.

以下、本発明の好適な実施の形態を図面に基づいて説明する。
本実施の形態では、まず、液晶表示装置に用いられるTFTアレイ基板中の透明導電膜を形成するのに必要なスパッタリングターゲットの製造を下記A.(実施例1−実施例7)で説明する。このA.では第1群M1中、WとMoを利用した例について説明する。また、B.では比較例を説明する。C.では各透明導電膜とAlとの接触抵抗の測定結果を示す。また、D.では、TFTアレイ基板の製造について説明する。そして、E.では、第1群M1中の他の金属、すなわちNi、Nb、Fe、Pt、Pd、ランタノイドに関する説明を行う(実施例10−23)。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Preferred embodiments of the invention will be described below with reference to the drawings.
In this embodiment, first, a sputtering target necessary for forming a transparent conductive film in a TFT array substrate used in a liquid crystal display device is manufactured by the following A. (Example 1-Example 7) demonstrates. This A. Now, an example using W and Mo in the first group M1 will be described. B. Now, a comparative example will be described. C. Then, the measurement result of the contact resistance of each transparent conductive film and Al is shown. D. Now, the manufacture of the TFT array substrate will be described. And E. Now, other metals in the first group M1, that is, Ni, Nb, Fe, Pt, Pd, and lanthanoid will be described (Examples 10-23).

A.スパッタリングターゲットの作製A. Production of sputtering target

平均粒径が1μm以下のIn粉末、及び平均粒径が1μm以下のWO粉末を、タングステン/インジウム原子数比が0.003の割合となるように調合して、樹脂製ポットに入れ、さらに純水を加えて、硬質ZrOボールミルを用いた湿式ボールミル混合を行った。混合時間は20時間とした。得られた混合スラリーを取り出し、濾過、乾燥及び造粒を行った。得られた造粒物を、294MPa(8t/cm)の圧力をかけて冷間静水圧プレスで成形した。 An In 2 O 3 powder having an average particle diameter of 1 μm or less and a WO 3 powder having an average particle diameter of 1 μm or less were prepared so that the tungsten / indium atom number ratio was 0.003, and the resulting mixture was used as a resin pot. Then, pure water was added and wet ball mill mixing using a hard ZrO 2 ball mill was performed. The mixing time was 20 hours. The obtained mixed slurry was taken out, filtered, dried and granulated. The obtained granulated product was molded by a cold isostatic press while applying a pressure of 294 MPa (8 t / cm 2 ).

次に、この成形体を以下のように焼結した。まず、焼結炉内に、炉内容積0.1m当たり5L/minの割合で、酸素を導入する雰囲気で、1500℃で5時間焼結した。この際、1000℃までを1℃/min、1000〜1500℃を3℃/minで昇温した。その後、酸素導入を止め、1500℃〜1300℃を10℃/minで降温した。そして、炉内容積0.1m当たり10L/minの割合でアルゴンガスを注入する雰囲気で、1300℃を3時間保持した後、放冷した。これにより、相対密度90%以上のタングステン含有In焼結体が得られた。 Next, this compact was sintered as follows. First, sintering was performed in a sintering furnace at 1500 ° C. for 5 hours in an atmosphere in which oxygen was introduced at a rate of 5 L / min per 0.1 m 3 of the furnace volume. At this time, the temperature was increased up to 1000 ° C. at 1 ° C./min and 1000 to 1500 ° C. at 3 ° C./min. Thereafter, the introduction of oxygen was stopped, and the temperature was decreased from 1500 ° C. to 1300 ° C. at 10 ° C./min. Then, in an atmosphere in which argon gas was injected at a rate of 10 L / min per 0.1 m 3 of the furnace volume, 1300 ° C. was held for 3 hours, and then allowed to cool. Thereby, a tungsten-containing In 2 O 3 sintered body having a relative density of 90% or more was obtained.

焼結体のスバッタ面をカップ砥石で磨き、直径100mm、厚さ5mmに加工し、インジウム系合金を用いてバッキングプレートを貼り合わせて、焼結体ターゲット1を製造した。尚、この際の理論密度は酸素欠陥のないIn結晶(ビックスバイト型構造)とWの酸化物の重量分率より算出した。そして、理論密度から相対密度を算出した(表1)。また、焼結体中のW含有量をICP発光分析法で定量分析したところ、原料粉末を混合する際の仕込み組成が維持されていることが確認できた。確認できた具体的な原子組成比率が表1に示されている。 The sintered body target 1 was manufactured by polishing the splatter surface of the sintered body with a cup grindstone, processing it to a diameter of 100 mm and a thickness of 5 mm, and bonding a backing plate using an indium alloy. The theoretical density at this time was calculated from the weight fraction of In 2 O 3 crystal (Bixbite type structure) free of oxygen defects and W oxide. And the relative density was computed from the theoretical density (Table 1). Further, when the W content in the sintered body was quantitatively analyzed by ICP emission analysis, it was confirmed that the charged composition at the time of mixing the raw material powder was maintained. Specific atomic composition ratios that could be confirmed are shown in Table 1.

タングステンが、分散していること、特に、酸化インジウムのインジウムサイトに置換固溶していることが好ましい。すなわち、前記タングステンがターゲット内に含まれる形態は、WO、WOなどの酸化タングステンの形で、酸化インジウム焼結体中に分散している形態でもよいが、In12などの酸化インジウム−酸化タングステン間の複合酸化物の形で、酸化インジウム焼結体中に分散している形態でもよい。このように分散することにより、平均した結晶粒子の直径は、4.8μmであった。この平均直径は、画像処理により求めた。 It is preferable that tungsten is dispersed, and particularly substituted and dissolved in the indium sites of indium oxide. That is, the form in which the tungsten is contained in the target may be a form of tungsten oxide such as WO 3 or WO 2 and may be dispersed in the indium oxide sintered body, but may be in the form of In 2 W 3 O 12 or the like. It may be in the form of a composite oxide between indium oxide and tungsten oxide and dispersed in the indium oxide sintered body. By dispersing in this way, the average diameter of the crystal particles was 4.8 μm. This average diameter was determined by image processing.

好ましくは、タングステン原子が酸化インジウムのインジウムサイトに置換固溶することによって、タングステンが酸化インジウム焼結体中に原子レベルで分散している方がよい。原子レベルで分散することによって、スパッタリングの処理中、放電が安定するので、得られる透明導電性導薄膜を低抵抗にするためには有効な手法である。この透明導電性薄膜は、請求の範囲の導電性酸化物の一例に相当する。   Preferably, tungsten atoms are dispersed at the indium sites of indium oxide so that tungsten is dispersed at the atomic level in the indium oxide sintered body. Dispersion at the atomic level stabilizes the discharge during the sputtering process, which is an effective technique for reducing the resistance of the obtained transparent conductive thin film. This transparent conductive thin film corresponds to an example of the conductive oxide in the claims.

尚、本特許において、M1とはW、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る群(第1群と呼ぶ)を意味し、特に下記表中においてM1とは、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドのいずれかを表す。また、[M1]とは、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドの原子の数を表す。[In]は、Inの原子の数を表す。すなわち、表1中、[M1]/([In]+[M1])とは、第1群中のいずれかの金属の原子組成比率を表す。   In this patent, M1 means a group consisting of W, Mo, Ni, Nb, Fe, Pt, Pd, and a lanthanoid (referred to as the first group). In particular, in the table below, M1 means W, Mo , Ni, Nb, Fe, Pt, Pd, or lanthanoid. [M1] represents the number of atoms of W, Mo, Ni, Nb, Fe, Pt, Pd, and lanthanoid. [In] represents the number of In atoms. That is, in Table 1, [M1] / ([In] + [M1]) represents the atomic composition ratio of any metal in the first group.


Figure 2005292768
Figure 2005292768

本実施例2においては、平均粒径が1μm以下のIn粉末、及び平均粒径が1μm以下のMoO粉末を原料粉末とした。In粉末とMoO粉末を所定の割合で樹脂製ポットに調合して入れ、湿式ボールミルで混合した.その際、硬質ZrOボールを用い、混合時間を20時間とした。得られた混合スラリーを取り出し、濾過、乾燥、造粒した。造粒物を円形の型に充填し、冷間静水圧プレスを用い、3ton/cmの圧カをかけて円盤状に成形した。 In Example 2, raw material powder was In 2 O 3 powder having an average particle diameter of 1 μm or less and MoO 3 powder having an average particle diameter of 1 μm or less. In 2 O 3 powder and MoO 3 powder were prepared and mixed in a resin pot at a predetermined ratio and mixed by a wet ball mill. At that time, hard ZrO 2 balls were used and the mixing time was 20 hours. The obtained mixed slurry was taken out, filtered, dried and granulated. The granulated product was filled into a circular mold and formed into a disk shape by applying a pressure of 3 ton / cm 2 using a cold isostatic press.

次に、この成形体を雰囲気調整炉に入れ、焼結した。焼結に際して、炉内容積0.1m当たり5リットル/分の割合で炉内に酸素を導入しつつ、1500℃で5時間焼結した。この際、1000℃まで1℃/分、1000℃から1500℃までを3℃/分の昇温速度で昇温した。焼結終了後、酸素の導入を停止し、1500℃から1300℃までを10℃/分の割合で降温した。そして、炉内容積0.1m3当たり10リットル/分の割合でArを炉内に導入しつつ、1300℃で3時間保持した後、放冷した。これにより密度90%以上のMoを含有する焼結体ターゲット2を製造した。尚、この際の理論密度は酸素欠陥のないIn結晶(ビックスバイト型構造)とMoの酸化物の重量分率より算出した。そして、理論密度から相対密度を算出した(表1)。また、焼結体中のMo含有量をICP発光分析法で定量分析したところ、原料粉末を混合する際の仕込み組成が維持されていることが確認できた。確認できた具体的な原子組成比率が表1に示されている。次に、得た焼結体のスパッタ面とする面をカップ砥石で磨き、直径152mm、厚さ5mmに加工してターゲットを成形した。 Next, this compact was placed in an atmosphere adjustment furnace and sintered. During sintering, sintering was performed at 1500 ° C. for 5 hours while introducing oxygen into the furnace at a rate of 5 liters / minute per 0.1 m 3 of the furnace volume. At this time, the temperature was raised from 1000 ° C. to 1 ° C./min and from 1000 ° C. to 1500 ° C. at a rate of 3 ° C./min. After the completion of sintering, the introduction of oxygen was stopped, and the temperature was decreased from 1500 ° C. to 1300 ° C. at a rate of 10 ° C./min. Then, Ar was introduced into the furnace at a rate of 10 liters / minute per 0.1 m3 of the furnace volume, and kept at 1300 ° C. for 3 hours, and then allowed to cool. Thereby, the sintered compact target 2 containing Mo with a density of 90% or more was manufactured. The theoretical density at this time was calculated from the weight fraction of In 2 O 3 crystal (Bixbite type structure) free of oxygen defects and the oxide of Mo. And the relative density was computed from the theoretical density (Table 1). Moreover, when the Mo content in the sintered body was quantitatively analyzed by ICP emission analysis, it was confirmed that the charged composition at the time of mixing the raw material powder was maintained. Specific atomic composition ratios that could be confirmed are shown in Table 1. Next, the surface of the obtained sintered body as a sputter surface was polished with a cup grindstone and processed into a diameter of 152 mm and a thickness of 5 mm to form a target.

前記モリブデン元素がターゲット内に含まれる形態は、MoOやMoOなどの酸化モリブデンの形で酸化インジウム焼結体中に分散している形態でもよい。しかし、InMoやInMo12、もしくはIn11Mo62などのインジウムとモリブデンの複合酸化物の形態で酸化インジウム焼結体中に分散している形態でもよい。
好ましくは、モリブデン原子が酸化インジウムのインジウムサイトに置換固溶してモリブデンが酸化インジウム焼結体中に原子レベルで分散しているのがよい。この場合は、スバッタリングにおいて放電も安定し、低抵抗の膜を得るために有効である。この低抵抗の膜は、請求の範囲の導電性酸化物の一例に相当する。
このように分散することにより、平均した結晶粒子の直径は、4.6μmであった。この直径は、画像処理により求めた。
The form in which the molybdenum element is contained in the target may be a form in which molybdenum oxide such as MoO 3 or MoO 2 is dispersed in the indium oxide sintered body. However, it may be in the form of a composite oxide of indium and molybdenum such as InMo 4 O 6 , In 2 Mo 3 O 12 , or In 11 Mo 4 O 62 and dispersed in the indium oxide sintered body.
Preferably, molybdenum atoms are substituted and dissolved in the indium sites of indium oxide, and molybdenum is dispersed at the atomic level in the indium oxide sintered body. In this case, discharge is stable in the sputtering, which is effective for obtaining a low resistance film. This low resistance film corresponds to an example of the conductive oxide in the claims.
By dispersing in this manner, the average diameter of the crystal particles was 4.6 μm. This diameter was obtained by image processing.

本実施例3においては、スパッタリングターゲットの原料粉末として、いずれも平均粒径が1μm以下のIn粉末、SnO粉末、WO粉末を使用した。まず、所定量のIn粉末、SnO粉末、WO粉末を秤量、混合した後、樹脂製ポットに入れて水を媒体として湿式ボールミル混合した。その際、硬質ZrOボールを用い、混合時間を20時間とした。その後、得られた混合スラリーを取り出し、濾過、乾燥・造粒した。このようにして得られた造粒物を成形型に入れ、冷間静水圧プレスで3ton/cmの圧力をかけて所定形状に成形して成形体を得た。 In Example 3, In 2 O 3 powder, SnO 2 powder, and WO 3 powder having an average particle size of 1 μm or less were used as the raw material powder for the sputtering target. First, a predetermined amount of In 2 O 3 powder, SnO 2 powder, and WO 3 powder were weighed and mixed, and then placed in a resin pot and wet ball mill mixed using water as a medium. At that time, hard ZrO 2 balls were used and the mixing time was 20 hours. Then, the obtained mixed slurry was taken out, filtered, dried and granulated. The granulated product thus obtained was put in a mold and molded into a predetermined shape by applying a pressure of 3 ton / cm 2 with a cold isostatic press to obtain a molded body.

次に、得られた成形体をそれぞれ次の手順で焼結した。炉内容積0.1m当たり5リットル/分の割合で焼結炉内に酸素を流入させ、1500℃で5時間保持した。この際、1000℃までは1℃/分で、1000〜1500℃の間は3℃/分で昇温した。その後、酸素の流入を停止し、1500℃から1300℃までを10℃/分で隆温した。その後、炉内容積0.1m3当たり10リットル/分の割合でArを流入させ、1300℃で3時間保持した後、放冷した。得られた焼結体の密度は、水を用いたアルキメデス法に従って測定し、理論密度から相対密度を算出した(表1参照)。尚、この際の理論密度は酸素欠陥のないIn結晶(ビックスバイト型構造)とSnとWの酸化物の重量分率より算出した。また、焼結体中のSnとW含有量をICP発光分析法で定量分析したところ、原料粉末を混合する際の仕込み組成が維持されていることが確認できた。確認できた具体的な原子組成比率が表1に示されている。 Next, each of the obtained molded bodies was sintered by the following procedure. Oxygen was allowed to flow into the sintering furnace at a rate of 5 liters / minute per 0.1 m 3 of the furnace volume and held at 1500 ° C. for 5 hours. At this time, the temperature was increased up to 1000 ° C. at 1 ° C./min and between 1000 ° C. and 1500 ° C. at 3 ° C./min. Thereafter, the inflow of oxygen was stopped, and the temperature was increased from 1500 ° C. to 1300 ° C. at 10 ° C./min. Thereafter, Ar was introduced at a rate of 10 liters / minute per 0.1 m3 of the furnace volume, and kept at 1300 ° C. for 3 hours, and then allowed to cool. The density of the obtained sintered body was measured according to the Archimedes method using water, and the relative density was calculated from the theoretical density (see Table 1). The theoretical density at this time was calculated from the weight fraction of In 2 O 3 crystal (Bixbite type structure) free of oxygen defects and Sn and W oxides. Further, when the Sn and W contents in the sintered body were quantitatively analyzed by ICP emission analysis, it was confirmed that the charged composition at the time of mixing the raw material powder was maintained. Specific atomic composition ratios that could be confirmed are shown in Table 1.

次に、得られたそれぞれの焼結体を、スバッタ面をカップ砥石で磨き、直径152mm、厚さ5mmに加工して透明導電性薄膜用焼結体ターゲットを得た。これを、In系合金を用いてバッキングプレートに貼り合わせてスバッタリング用ターゲット3を製造した。   Next, each of the obtained sintered bodies was polished with a cup grindstone, and processed into a diameter of 152 mm and a thickness of 5 mm to obtain a sintered compact target for a transparent conductive thin film. This was bonded to a backing plate using an In-based alloy to produce a sputtering target 3.

スズやタングステンがターゲット内に組み込まれる形態は、酸化スズ(SnO、SnO、Sn)や、酸化タングステン(WO、WO、W)として分散してもよく、酸化インジウム−酸化スズや、酸化インジウム−酸化タングステン間の複合酸化物として分散してもよい。しかし、スズやタングステン原子が酸化インジウムのインジウムサイトに置換固溶し、酸化インジウム焼結体中に原子レベルで分散している形態が、好ましい。この形態によれば、スバッタリングにおいて放電も安定し、均質な低抵抗の膜が得られるからである。この低抵抗の膜は、請求の範囲の導電性酸化物の一例に相当する。
このように分散することにより、平均した結晶粒子の直径は、4.2μmであった。この直径は画像処理により求めた。
The form in which tin or tungsten is incorporated in the target may be dispersed as tin oxide (SnO, SnO 2 , Sn 3 O 4 ) or tungsten oxide (WO 3 , WO 2 , W 2 O 7 ), or indium oxide. -You may disperse | distribute as a complex oxide between tin oxide and indium oxide-tungsten oxide. However, a form in which tin or tungsten atoms are substituted and dissolved in the indium sites of indium oxide and dispersed at the atomic level in the indium oxide sintered body is preferable. This is because according to this embodiment, the discharge is stable in the sputtering, and a uniform low resistance film can be obtained. This low resistance film corresponds to an example of the conductive oxide in the claims.
By dispersing in this way, the average diameter of the crystal particles was 4.2 μm. This diameter was obtained by image processing.

尚、本特許において、M2とはSn、Zn、Ge、Gaから成る群(第2群と呼ぶ)を意味し、特に表1中M2は、Sn、Zn、Ge、Gaのいずれかを表す記号として用いている。また、[M2]とは、Sn、Zn、Ge、Ga中のいずれかの原子の数を表す。[In]は、Inの原子の数を表す。すなわち、表1中、[M2]/([In]+[M2])とは、第2群中のいずれかの金属の原子組成比率を表す。   In this patent, M2 means a group consisting of Sn, Zn, Ge, and Ga (referred to as a second group), and in particular, M2 in Table 1 is a symbol representing any of Sn, Zn, Ge, and Ga. It is used as [M2] represents the number of atoms in Sn, Zn, Ge, and Ga. [In] represents the number of In atoms. That is, in Table 1, [M2] / ([In] + [M2]) represents the atomic composition ratio of any metal in the second group.

本実施例では、スパッタリングターゲットの原料粉末として、いずれも平均粒径が1μm以下のIn粉末、SnO粉末、MoO粉末を使用した。まず、所定量のIn粉末、SnO粉末、MoO粉末を秤量し、混合した後、樹脂製ポットに入れて水を媒体として湿式ボールミル混合した。その際、硬質ZrOボールを用い、混合時間を20時間とした。その後、得られた混合スラリーを取り出し、濾過、乾燥・造粒した。得られた造粒物を成形型に入れ、冷間静水圧プレスで3ton/cmの圧力をかけて所定形状に成形して成形体を得た。 In this example, In 2 O 3 powder, SnO 2 powder, and MoO 3 powder each having an average particle size of 1 μm or less were used as the raw material powder for the sputtering target. First, predetermined amounts of In 2 O 3 powder, SnO 2 powder, and MoO 3 powder were weighed and mixed, and then placed in a resin pot and mixed with a wet ball mill using water as a medium. At that time, hard ZrO 2 balls were used and the mixing time was 20 hours. Then, the obtained mixed slurry was taken out, filtered, dried and granulated. The obtained granulated product was put in a mold and molded into a predetermined shape by applying a pressure of 3 ton / cm 2 with a cold isostatic press to obtain a molded body.

次に、得られた成形体をそれぞれ次の手順で焼結した。
まず、炉内容積0.1m当たり5リットル/分の割合で焼結炉内に酸素を流入させ、1500℃で5時間保持した。この際、1000℃までは1℃/分、1000〜1500℃の間は3℃/分で昇温した。その後、酸素の流入を停止し、1500℃から1300℃までを10℃/分で降温した。その後、炉内容積0.1m3当たり10リットル/分の割合でArを流入させ、1800℃で3時間保持した後、放冷した。得られた焼結体の密度は、水を用いたアルキメデス法に従って測定し、理論密度から相対密度を算出した(表1参照)。尚、この際の理論密度は酸素欠陥のないIn結晶(ビックスバイト型構造)とSnとMoの酸化物の重量分率より算出した。また、焼結体中のSnとMo含有量をICP発光分析法で定量分析したところ、原料粉末を混合する際の仕込み組成が維持されていることが確認できた。確認できた具体的な原子組成比率が表1に示されている。
次に、得られたそれぞれの焼結体を、スバッタ面をカップ砥石で磨き、直径152mm、厚さ5mmに加工して透明導電性薄膜用焼結体ターゲットを得た。これを、In系合金を用いてバッキングプレートに貼り合わせてスパックリング用ターゲットを製造した。
Next, each of the obtained molded bodies was sintered by the following procedure.
First, oxygen was introduced into the sintering furnace at a rate of 5 liters / minute per 0.1 m 3 of the furnace volume and held at 1500 ° C. for 5 hours. At this time, the temperature was raised to 1000 ° C. at 1 ° C./min, and between 1000 to 1500 ° C. at 3 ° C./min. Thereafter, the inflow of oxygen was stopped, and the temperature was lowered from 1500 ° C. to 1300 ° C. at 10 ° C./min. Thereafter, Ar was introduced at a rate of 10 liters / minute per 0.1 m3 of the furnace volume, and kept at 1800 ° C. for 3 hours, and then allowed to cool. The density of the obtained sintered body was measured according to the Archimedes method using water, and the relative density was calculated from the theoretical density (see Table 1). The theoretical density at this time was calculated from the weight fraction of In 2 O 3 crystal (Bixbite type structure) free of oxygen defects and Sn and Mo oxides. Moreover, when Sn and Mo content in a sintered compact were quantitatively analyzed by ICP emission analysis, it has confirmed that the preparation composition at the time of mixing raw material powder was maintained. Specific atomic composition ratios that could be confirmed are shown in Table 1.
Next, each of the obtained sintered bodies was polished with a cup grindstone, and processed into a diameter of 152 mm and a thickness of 5 mm to obtain a sintered compact target for a transparent conductive thin film. This was bonded to a backing plate using an In-based alloy to produce a sprack ring target.

スズやモリブデンがターゲット内に組み込まれる形態は、酸化スズ(SnO、SnO、Sn)や酸化モリブデン(MoO、MoO、Mo)として分散してもよく、酸化インジウム−酸化スズや酸化インジウム−酸化モリブデン間の複合酸化物として分散してもよい。さらに、スズやモリブデン原子が酸化インジウムのインジウムサイトに置換固溶し、酸化インジウム焼結体中に原子レベルで分散している形態が、スバッタリングにおける放電も安定し、また均質な低抵抗の膜が得られるので好ましい。この低抵抗の膜は、請求の範囲の導電性酸化物の一例に相当する。
このように分散することにより、結晶粒子の平均直径は、4.5μmであった。この値は、画像処理により求めた。
The form in which tin or molybdenum is incorporated into the target may be dispersed as tin oxide (SnO, SnO 2 , Sn 3 O 4 ) or molybdenum oxide (MoO 3 , MoO 2 , Mo 2 O 7 ), indium oxide- You may disperse | distribute as a complex oxide between tin oxide and indium oxide-molybdenum oxide. In addition, the form in which tin and molybdenum atoms are substituted and dissolved in the indium sites of indium oxide and dispersed at the atomic level in the indium oxide sintered body, the discharge in the sputtering is stable, and the uniform low resistance. It is preferable because a film can be obtained. This low resistance film corresponds to an example of the conductive oxide in the claims.
By dispersing in this manner, the average diameter of the crystal particles was 4.5 μm. This value was obtained by image processing.

一方、本発明の焼結体ターゲットの製造方法としては、所定量の酸化インジウム、酸化スズ、及び酸化モリブデンを混合した混合物を用いる以外は特に制限はない。公知の方法を用いて、上記3成分を混合、成形、焼結した後、焼結体を成形することにより焼結体ターゲットを製造することができる。尚、焼結体ターゲットには、本発明の目的を損なわない範囲で、上記3成分以外の成分が添加されてもよい。   On the other hand, the method for producing a sintered body target of the present invention is not particularly limited except that a mixture of a predetermined amount of indium oxide, tin oxide, and molybdenum oxide is used. Using a known method, the above three components are mixed, molded, and sintered, and then a sintered body is molded to produce a sintered body target. In addition, components other than the above three components may be added to the sintered compact target within a range that does not impair the object of the present invention.

本実施例5では、スパッタリングターゲットの原料粉末として、いずれも平均粒径が1μm以下のIn粉末、ZnO粉末、WO粉末を使用した。まず、所定量のIn粉末、ZnO粉末、WO粉末を秤量、混合した後、樹脂製ポットに入れて水を媒体として湿式ボールミル混合した。その際、硬質ZrOボールを用い、混合時間を20時間とした.その後、得られた混合スラリーを取り出し、濾過、乾燥・造粒した。得られた造粒物を成形型に入れ、冷間静水圧プレスで3ton/cmの圧力をかけて所定形状に成形して成形体を得た。次に、得られた成形体をそれぞれ次の手順で焼結した。 In Example 5, In 2 O 3 powder, ZnO 2 powder, and WO 3 powder having an average particle diameter of 1 μm or less were used as the raw material powder for the sputtering target. First, a predetermined amount of In 2 O 3 powder, ZnO 2 powder, and WO 3 powder were weighed and mixed, and then placed in a resin pot and wet ball mill mixed using water as a medium. At that time, a hard ZrO 2 ball was used, and the mixing time was 20 hours. Then, the obtained mixed slurry was taken out, filtered, dried and granulated. The obtained granulated product was put in a mold and molded into a predetermined shape by applying a pressure of 3 ton / cm 2 with a cold isostatic press to obtain a molded body. Next, each of the obtained molded bodies was sintered by the following procedure.

まず、炉内容積0.1m当たり5リットル/分の割合で焼結炉内に酸素を流入させ、1500℃で5時間保持した。この際、1000℃までは1℃/分で、1000〜1500℃の問は3℃/分で昇温した。その後、酸素の流入を停止し、1500℃から1300℃までを10℃/分で降温した。その後、炉内容積0.1m当たり10リットル/分の割合でArを流入させ、1300℃で3時間保持した後、放冷した。 First, oxygen was introduced into the sintering furnace at a rate of 5 liters / minute per 0.1 m 3 of the furnace volume and held at 1500 ° C. for 5 hours. At this time, the temperature was raised to 1000 ° C. at 1 ° C./min, and the temperature of 1000 to 1500 ° C. was increased at 3 ° C./min. Thereafter, the inflow of oxygen was stopped, and the temperature was lowered from 1500 ° C. to 1300 ° C. at 10 ° C./min. Thereafter, Ar was introduced at a rate of 10 liters / minute per 0.1 m 3 of the furnace volume, held at 1300 ° C. for 3 hours, and then allowed to cool.

得られた焼結体の密度は、水を用いたアルキメデス法に従って測定し、理論密度から相対密度を算出した(表1参照)。尚、この際の理論密度は酸素欠陥のないIn結晶(ビックスバイト型構造)とZnとWの酸化物の重量分率より算出した。また、焼結体中のZnとW含有量をICP発光分析法で定量分析したところ、原料粉末を混合する際の仕込み組成が維持されていることが確認できた。確認できた具体的な原子組成比率が表1に示されている。 The density of the obtained sintered body was measured according to the Archimedes method using water, and the relative density was calculated from the theoretical density (see Table 1). The theoretical density at this time was calculated from the weight fraction of In 2 O 3 crystal (Bixbite type structure) free of oxygen defects and oxides of Zn and W. Further, when the Zn and W contents in the sintered body were quantitatively analyzed by ICP emission analysis, it was confirmed that the charged composition at the time of mixing the raw material powder was maintained. Specific atomic composition ratios that could be confirmed are shown in Table 1.

次に、得られたそれぞれの焼結体を、スバッタ面をカップ砥石で磨き、直径152mm、厚さ5mmに加工して透明導電性薄膜用焼結体ターゲットを得た。これを、In系合金を用いてバッキングプレートに貼り合わせてスパッタリング用ターゲット3を製造した。   Next, each of the obtained sintered bodies was polished with a cup grindstone, and processed into a diameter of 152 mm and a thickness of 5 mm to obtain a sintered compact target for a transparent conductive thin film. This was bonded to a backing plate using an In-based alloy to produce a sputtering target 3.

亜鉛やタングステンがターゲット中に組み込まれる形態は、酸化亜鉛(ZnO)や酸化タングステン(WO、WO、W)として分散してもよく、酸化インジウム−酸化亜鉛間の複合酸化物(InZn、InZn、InZn、InZnなど)や酸化インジウム−酸化タングステン間の複合酸化物として分散してもよい。しかしながら、タングステン原子は酸化インジウムのインジウムサイトに置換固溶し、酸化インジウム焼結体中に原子レベルで分散している形態が、スバッタリングにおける放電も安定であり、均一な低抵抗の膜が得られるのでより好ましい。この低抵抗の膜は、請求の範囲の導電性酸化物の一例に相当する。
このように分散することにより、平均した結晶粒子の直径は、4.2μmであった。この値は、画像処理により求めた。
The form in which zinc or tungsten is incorporated into the target may be dispersed as zinc oxide (ZnO) or tungsten oxide (WO 3 , WO 2 , W 2 O 7 ), or a composite oxide between indium oxide and zinc oxide ( In 2 Zn 2 O 5 , In 2 Zn 3 O 6 , In 2 Zn 5 O 7 , In 2 Zn 7 O 9 , or a composite oxide between indium oxide and tungsten oxide may be dispersed. However, the tungsten atoms are substituted and dissolved in the indium sites of indium oxide and dispersed at the atomic level in the indium oxide sintered body, but the discharge in the sputtering is stable, and a uniform low resistance film is formed. Since it is obtained, it is more preferable. This low resistance film corresponds to an example of the conductive oxide in the claims.
By dispersing in this way, the average diameter of the crystal particles was 4.2 μm. This value was obtained by image processing.

本実施例6においては、スパッタリングターゲットの材料粉末として、平均粒径が1μm以下のIn粉末、及び平均粒径が1μm以下のGeO粉末、WO粉末を用いた。まず、表1に示すGe/In原子比、W/Inの原子比の組成の焼結体を得るように、In粉末とGeO粉末、WO粉末を所定の割合で調合し、樹脂製ポットに入れ、湿式ボールミルで混合した。この際、硬質ZrOボールを用い、混合時間を24時間とした。混合後、得られたスラリーを取り出し、濾過、乾燥、造粒した。造粒物を冷間静水圧プレスで3ton/cmの圧力をかけて成形した。 In Example 6, In 2 O 3 powder having an average particle diameter of 1 μm or less, GeO 2 powder having an average particle diameter of 1 μm or less, and WO 3 powder were used as the material powder of the sputtering target. First, In 2 O 3 powder, GeO 2 powder, and WO 3 powder are blended at a predetermined ratio so as to obtain a sintered body having a composition of Ge / In atomic ratio and W / In atomic ratio shown in Table 1. The mixture was placed in a resin pot and mixed with a wet ball mill. At this time, hard ZrO 2 balls were used and the mixing time was 24 hours. After mixing, the resulting slurry was taken out, filtered, dried and granulated. The granulated product was molded by applying a pressure of 3 ton / cm 2 with a cold isostatic press.

次に、この成形体を、炉内容積0.1m当たり5リットル/分の割合で焼結炉内の大気に酸素を導入する雰囲気で、1300℃にて3時間焼結した。この際、1℃/分で昇温し、焼結後の冷却の際は、酸素導入を止め、1000℃までを10℃/分で降温した。
得られた焼結体の破材を粉砕し、粉末X線解析測定を実施したところ、ビックスバイト型構造の酸化インジウム相とトルトバイタイト型構造のInGe相に起因する回折ピークのみ観察されたことから、本発明の特徴を有する酸化物焼結体と判断された。また、焼結体の微細組織のEPMA分析から、酸化インジウム相にはゲルマニウムが固溶していることが確認された。このように分散することにより、平均した結晶粒子の直径は、4.3μmであった。この直径の値は、画像処理により求めた。この焼結体を、直径101mm、厚さ5mmの大きさに加工し、スバッタ面をカップ砥石で磨いてターゲットを作製する。特に、無酸素銅製のバッキングプレートに金属インジウムを用いてボンディングすることによって、スパッタリングターゲットを構成した。
Next, this compact was sintered at 1300 ° C. for 3 hours in an atmosphere in which oxygen was introduced into the atmosphere in the sintering furnace at a rate of 5 liters / minute per 0.1 m 3 of the furnace volume. At this time, the temperature was raised at 1 ° C./min. When cooling after sintering, the introduction of oxygen was stopped, and the temperature was lowered to 1000 ° C. at 10 ° C./min.
The sintered material obtained was pulverized and subjected to powder X-ray analysis measurement. As a result, a diffraction peak caused by an indium oxide phase having a bixbite structure and an In 2 Ge 2 O 7 phase having a tortobitite structure was obtained. From these observations, the oxide sintered body was judged to have the characteristics of the present invention. Further, from the EPMA analysis of the microstructure of the sintered body, it was confirmed that germanium was dissolved in the indium oxide phase. By dispersing in this manner, the average diameter of the crystal particles was 4.3 μm. The value of this diameter was obtained by image processing. This sintered body is processed into a size of 101 mm in diameter and 5 mm in thickness, and the surface of the splatter is polished with a cup grindstone to produce a target. In particular, a sputtering target was constructed by bonding to a backing plate made of oxygen-free copper using metallic indium.

さて、ターゲット中に酸化ゲルマニウム粒子が存在すると、酸化ゲルマニウム粒子の比抵抗が高いため、プラズマから照射されるアルゴンイオンで帯電が起こり、アーキングが生じる。この現象が発生する傾向は、ターゲット投入電力を上げ、アルゴンイオンの照射量が増加するほど顕著になる。   Now, when germanium oxide particles are present in the target, the germanium oxide particles have a high specific resistance, so that charging is caused by argon ions irradiated from plasma and arcing occurs. The tendency for this phenomenon to occur becomes more prominent as the target input power is increased and the argon ion irradiation amount is increased.

これに対して、本発明に係るターゲットでは、ゲルマニウムがインジウムサイトに置換固溶した酸化インジウム、ゲルマニウム酸インジウム化合物のいずれも比抵抗が低い(つまり高抵抗の粒子が存在しない)ので、投入パワーを増加させてもアーキングが生じない。このため、本実施例では、投入電力の電力量を大きくすることができ、その結果、高速成膜が実現される。
本発明の酸化物焼結体にGe元素を含ませる理由は、このようなターゲットから膜を作製すると、導電率が向上するからである。具体的に言えば、酸化インジウム膜中の原子価が4価であるインジウム位置に原子価4価のゲルマニウムが占有し、これによってキャリア電子を放出して導電率が増大するからである。
また、本発明では、上述のようにターゲット中のゲルマニウム元素を、Ge/In原子比で0.01以上0.3以下の範囲に規定しているが、その理由は、その範囲を逸脱すると、得られる薄膜の抵抗値が増大してしまうからである。
On the other hand, in the target according to the present invention, both the indium oxide in which germanium is substituted and dissolved in the indium site and the indium germanate compound have a low specific resistance (that is, no high-resistance particles exist), so the input power is Increasing it does not cause arcing. For this reason, in this embodiment, the amount of input power can be increased, and as a result, high-speed film formation is realized.
The reason for including the Ge element in the oxide sintered body of the present invention is that when a film is produced from such a target, the conductivity is improved. Specifically, germanium having a valence of 4 occupies an indium position having a valence of 4 in the indium oxide film, thereby releasing carrier electrons and increasing the conductivity.
Further, in the present invention, as described above, the germanium element in the target is defined in a range of 0.01 or more and 0.3 or less in terms of Ge / In atomic ratio. This is because the resistance value of the obtained thin film increases.

一方、タングステンに関しても「分散していること」、特に、酸化インジウムのインジウムサイトに置換固溶していることが好ましい。すなわち、前記タングステンがターゲット内に含まれる形態は、WO、WOなどの酸化タングステンの形で酸化インジウム焼結体中に分散している形態でもよい。さらに、In12などの酸化インジウム−酸化タングステン間の複合酸化物の形で、酸化インジウム焼結体中に分散している形態でもよい。このように分散することにより、結晶粒子の平均直径は、4.8μmであった。尚、平均直径は、画像処理により求めた。
また、タングステン原子が酸化インジウムのインジウムサイトに置換固溶することによって、タングステンが酸化インジウム焼結体中に原子レベルで分散している方が、好ましい。原子レベルで分散している方が、スバッタリングにおいて放電が安定し、得られる透明導電性薄膜を低抵抗にするために有効だからである。この低抵抗の膜は、請求の範囲の導電性酸化物の一例に相当する。
On the other hand, it is preferable that tungsten is “dispersed”, in particular, substituted and dissolved in the indium site of indium oxide. That is, the form in which the tungsten is contained in the target may be a form in which tungsten is dispersed in the indium oxide sintered body in the form of tungsten oxide such as WO 3 or WO 2 . Further, it may be in the form of a composite oxide between indium oxide and tungsten oxide such as In 2 W 3 O 12 and dispersed in the indium oxide sintered body. By dispersing in this manner, the average diameter of the crystal particles was 4.8 μm. The average diameter was determined by image processing.
Moreover, it is preferable that tungsten is dispersed at the atomic level in the indium oxide sintered body by substitutional solid solution of tungsten atoms at the indium sites of indium oxide. This is because the dispersion at the atomic level stabilizes the discharge in the sputtering and is effective in reducing the resistance of the obtained transparent conductive thin film. This low resistance film corresponds to an example of the conductive oxide in the claims.

本実施例7においては、In粉末、GaO2粉末、WO粉末を原料粉末として使用する。これらの粉末は、いずれも平均粒径が1μm以下である。
これら3粉末をまず、表1に示すGa/In原子比、W/Inの組成の焼結体を得るように、In粉末とGaO粉末、WO粉末を所定の割合で調合し、樹脂製ポットに入れ、湿式ボールミルで混合した。この際、硬質ZrOボールを用い、混合時間を24時間とした。混合後、得られたスラリーを取り出し、濾過、乾燥、造粒した。造粒物を冷間静水圧プレスで3ton/cmの圧力をかけて成形した。
In Example 7, In 2 O 3 powder, GaO 2 powder, and WO 3 powder are used as raw material powder. These powders all have an average particle size of 1 μm or less.
First, these 3 powders are prepared by mixing In 2 O 3 powder, GaO 2 powder, and WO 3 powder at a predetermined ratio so as to obtain a sintered body having a composition of Ga / In atomic ratio and W / In shown in Table 1. The mixture was placed in a resin pot and mixed with a wet ball mill. At this time, hard ZrO 2 balls were used and the mixing time was 24 hours. After mixing, the resulting slurry was taken out, filtered, dried and granulated. The granulated product was molded by applying a pressure of 3 ton / cm 2 with a cold isostatic press.

次に、この成形体を、炉内容積0.1m当たり5リットル/分の割合で焼結炉内の大気に酸素を導入する雰囲気で、1300℃にて3時間焼結した。この際、1℃/分で昇温し、焼結後の冷却の際は、酸素導入を止め、1000℃までを10℃/分で降温した。
得られた焼結体の破材を粉砕し、粉末X線回折測定を実施したところ、ビックスバイト型構造の酸化インジウム相に起因する回折ピークのみ観察されたことから、本発明の特徴を有する酸化物焼結体と判断された。また、焼結体の微細組織のEPMA分析から、酸化インジウム相にはガリウムが固溶していることが確認された。このように分散することにより、平均した結晶粒子の直径は、4.6μmであった。この直径の値は、画像処理により求めた。この焼結体を、直径101mm、厚さ5mmの大きさに加工し、スパッタ面をカップ砥石で研磨し、ターゲットとした。そして、このターゲットを無酸素銅製のバッキングプレートに金属インジウムを用いてボンディングした。
Next, this compact was sintered at 1300 ° C. for 3 hours in an atmosphere in which oxygen was introduced into the atmosphere in the sintering furnace at a rate of 5 liters / minute per 0.1 m 3 of the furnace volume. At this time, the temperature was raised at 1 ° C./min. When cooling after sintering, the introduction of oxygen was stopped, and the temperature was lowered to 1000 ° C. at 10 ° C./min.
When the fractured material of the obtained sintered body was pulverized and subjected to powder X-ray diffraction measurement, only the diffraction peak attributed to the indium oxide phase having a bixbite structure was observed. It was judged as a sintered product. Further, from the EPMA analysis of the microstructure of the sintered body, it was confirmed that gallium was dissolved in the indium oxide phase. By dispersing in this manner, the average diameter of the crystal particles was 4.6 μm. The value of this diameter was obtained by image processing. This sintered body was processed into a diameter of 101 mm and a thickness of 5 mm, and the sputter surface was polished with a cup grindstone to obtain a target. Then, this target was bonded to a backing plate made of oxygen-free copper using metal indium.

さて、一般にターゲット中に酸化ガリウム粒子が存在すると、酸化ガリウム粒子の比抵抗値が高いため、プラズマから照射されるアルゴンイオンで帯電が起こり、アーキングが生じる。この傾向は、ターゲット投入電力を上げ、アルゴンイオンの照射量が増加するほど大きくなる。
これに対して、本発明に基づく上記ターゲットでは、ガリウムがインジウムサイトに置換固溶した酸化インジウム、ガリウム酸インジウム化合物のいずれも比抵抗値が低い、つまり高抵抗の粒子が存在しないため、投入パワーを増加させてもアーキングはほとんど生じない。このため、高投入電力による高速成膜が可能となる。
In general, when gallium oxide particles are present in the target, the specific resistance value of the gallium oxide particles is high, so that charging occurs with argon ions irradiated from plasma, and arcing occurs. This tendency increases as the target input power is increased and the irradiation amount of argon ions is increased.
On the other hand, in the target based on the present invention, both indium oxide in which gallium is substituted and dissolved in the indium site and indium gallate compound have a low specific resistance value, that is, there is no high-resistance particle, so the input power Increasing the value causes little arcing. Therefore, high-speed film formation with high input power is possible.

また、タングステンは、「分散していること」、特に酸化インジウムのインジウムサイトに置換固溶していることが好ましい。すなわち、前記タングステンがターゲット内に含まれる形態は、WO、WOなどの酸化タングステンの形で、酸化インジウム焼結体中に分散している形態でもよいし、さらに、In12などの酸化インジウム−酸化タングステン間の複合酸化物の形で、酸化インジウム焼結体中に分散している形態でもよい。このように分散することにより、結晶粒子の平均直径は、4.8μmであった。この直径は、画像処理により求めた。
また、好ましくは、タングステン原子が酸化インジウムのインジウムサイトに置換固溶することにより、タングステンが酸化インジウム焼結体中に原子レベルで分散している方が好ましい。この理由は、スパッタリングにおいて放電が安定し、得られる透明導電性薄膜を低抵抗にするために有効だからである。この低抵抗の膜は、請求の範囲の導電性酸化物の一例に相当する。
Further, it is preferable that tungsten is “dispersed”, in particular, substituted and dissolved in an indium site of indium oxide. That is, the form in which the tungsten is contained in the target may be a form of tungsten oxide such as WO 3 or WO 2 and may be dispersed in the indium oxide sintered body, or In 2 W 3 O 12. It may be in the form of a composite oxide between indium oxide and tungsten oxide such as that dispersed in an indium oxide sintered body. By dispersing in this manner, the average diameter of the crystal particles was 4.8 μm. This diameter was obtained by image processing.
Further, it is preferable that tungsten atoms are dispersed and dissolved in the indium sites of indium oxide so that tungsten is dispersed at the atomic level in the indium oxide sintered body. This is because discharge is stable in sputtering and effective for making the obtained transparent conductive thin film low resistance. This low resistance film corresponds to an example of the conductive oxide in the claims.

B.比較例
上記実施例1−実施例7との比較のための例を以下示す。この比較例の内容も表1に示されている。
B. Comparative Example An example for comparison with Example 1 to Example 7 will be shown below. The contents of this comparative example are also shown in Table 1.

「比較例1」
以下の相違点を除き、上記実施例3とほぼ同様にしてスパッタリングターゲットを作製した。
実施例3と異なる点は、材料としてWOを用いず、その結果タングステン(W)がスパッタリングターゲットに含まれていない点である。その他の事項は実施例3と同様である。作製したスパッタリングターゲットの相対密度は99%であり、平均粒径は12.8μmであった(表1)。これらの測定は実施例3と同様にして行った。
"Comparative Example 1"
A sputtering target was fabricated in substantially the same manner as in Example 3 except for the following differences.
The difference from Example 3 is that WO 3 is not used as a material, and as a result, tungsten (W) is not included in the sputtering target. Other matters are the same as in the third embodiment. The relative density of the produced sputtering target was 99%, and the average particle size was 12.8 μm (Table 1). These measurements were performed in the same manner as in Example 3.

「比較例2」
以下の相違点を除き、上記実施例5とほぼ同様にしてスパッタリングターゲットを作製した。
実施例5と異なる点は、材料としてWOを用いず、その結果タングステン(W)がスパッタリングターゲットに含まれていない点である。さらに異なる点は、Znの原子組成比([Zn]/([Zn]+[In]))が0.16である点である。ここで、[Zn]は、亜鉛の原子の数を表し、[In]はインジウムの原子の数を表す。その他の事項は実施例5と同様である。作製したスパッタリングターゲットの相対密度は98%であり、平均粒径は3.8μmであった(表1)。これらの測定は実施例5と同様にして行った。
"Comparative Example 2"
A sputtering target was fabricated in substantially the same manner as in Example 5 except for the following differences.
The difference from Example 5 is that WO 3 is not used as a material, and as a result, tungsten (W) is not included in the sputtering target. A further difference is that the atomic composition ratio of Zn ([Zn] / ([Zn] + [In])) is 0.16. Here, [Zn] represents the number of zinc atoms, and [In] represents the number of indium atoms. Other matters are the same as those in the fifth embodiment. The relative density of the produced sputtering target was 98%, and the average particle size was 3.8 μm (Table 1). These measurements were performed in the same manner as in Example 5.

C.各透明導電膜を採用した場合の抵抗C. Resistance when each transparent conductive film is used

上述した実施例1から実施例7で得られたスパッタリングターゲットをDCスパッタリング装置に装着し、スライドガラスに第一回目成膜用マスク(カプトンテープ)を施し、Alを200nm厚に成膜した。その後、前述のマスクをリフトオフして、所定のAlパターンを形成した。第二回目成膜用マスク(カプトンテープ)を施し、各スパッタリングターゲットを用いて、透明導電膜(透明電極)を200nm厚に成膜後、成膜用マスクをリフトオフし、所定の接触抵抗測定用基板を得た。この透明導電膜は、請求の範囲の導電性酸化物の一例に相当する。そして、当該基板の両端より端子を取り出し、ガラス/Al/透明電極の抵抗を測定した。その結果を合わせて表1に示す。   The sputtering target obtained in Example 1 to Example 7 described above was mounted on a DC sputtering apparatus, a first film formation mask (Kapton tape) was applied to the slide glass, and an Al film was formed to a thickness of 200 nm. Thereafter, the aforementioned mask was lifted off to form a predetermined Al pattern. Apply a second film-formation mask (Kapton tape), use each sputtering target to deposit a transparent conductive film (transparent electrode) to a thickness of 200 nm, lift off the film-formation mask, and measure the predetermined contact resistance. A substrate was obtained. This transparent conductive film corresponds to an example of the conductive oxide in the claims. And the terminal was taken out from the both ends of the said board | substrate, and resistance of glass / Al / transparent electrode was measured. The results are shown in Table 1.

また、成膜順序を透明電極/Alの順にして成膜を行うことによって、ガラス/透明電極/Alの接触抵抗測定用基板も得た。同様に、この基板での抵抗測定結果も合わせて表1に示した。
さらに、上記比較例1及び比較例2で得られたスパッタリングターゲットに関しても、同様に測定を行った。その結果も表1に示されている。
Moreover, the substrate for glass / transparent electrode / Al contact resistance measurement was also obtained by performing the film formation in the order of the transparent electrode / Al. Similarly, the resistance measurement results on this substrate are also shown in Table 1.
Further, the sputtering targets obtained in Comparative Examples 1 and 2 were also measured in the same manner. The results are also shown in Table 1.

この表1にも示されているように、Al上に透明電極を成膜した場合、Al表面が酸化され、Alを生成するため、一般的抵抗値は大きくなる。つまり、表1に示すように、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドを含まない電極(比較例)では、ガラス/Al/透明電極の測定抵抗値は大きくなっている(表1中、比較例1、比較例2参照)。このことから、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドを含有させることによって、接触抵抗を小さくすることができる透明電極を提供することができる。尚、Ni、Nb、Fe、Pt、Pd、ランタノイドに関しては、後述する実施例10〜実施例22において詳述している。 As shown in Table 1, when a transparent electrode is formed on Al, the Al surface is oxidized and Al 2 O 3 is generated, so that the general resistance value increases. That is, as shown in Table 1, the measured resistance value of the glass / Al / transparent electrode is large in an electrode (comparative example) that does not contain W, Mo, Ni, Nb, Fe, Pt, Pd, or a lanthanoid ( In Table 1, see Comparative Examples 1 and 2). From this, the transparent electrode which can make contact resistance small can be provided by containing W, Mo, Ni, Nb, Fe, Pt, Pd, and a lanthanoid. Ni, Nb, Fe, Pt, Pd, and lanthanoid are described in detail in Examples 10 to 22 described later.

D.TFTアレイ基板の作製D. Fabrication of TFT array substrate

本発明に基づき、TFTアレイ基板を作製した例を図1に基づき説明する。
まず、透光性のガラス基板1上に金属Al(99%Al、1%Nd)を高周波スパッタによって膜厚1500オングストロームに堆積する。これを燐酸−酢酸−硝酸系水溶液をエッチング液として用いたホトエッチング法によって所望の形状のゲート電極2及びゲート電極2に連なるゲート電極配線2aを形成した。
An example of fabricating a TFT array substrate based on the present invention will be described with reference to FIG.
First, metal Al (99% Al, 1% Nd) is deposited on the light-transmitting glass substrate 1 to a film thickness of 1500 angstroms by high frequency sputtering. A gate electrode 2 having a desired shape and a gate electrode wiring 2a connected to the gate electrode 2 were formed by a photoetching method using a phosphoric acid-acetic acid-nitric acid aqueous solution as an etching solution.

次にグロー放電CVD法によって、ゲート絶縁膜3を形成するために窒化シリコン(SiN)膜を膜厚3000オングストローム堆積する。続いて、α−Si:H(i)膜4を膜厚3500オングストローム堆積し、さらに、チャンネル保護層5となる窒化シリコン(SiN)膜を3000オングストローム堆積する。この時、放電ガスとして、ゲート絶縁膜3となるSiN膜と、チャンネル保護層5となるSiN膜の成膜時には、SiH−NH−N2系混合ガスを用いる。また、α−Si:H(i)膜4の成膜時には、SiH−N2系の混合ガスを用いる。 Next, a silicon nitride (SiN) film is deposited to a thickness of 3000 angstroms to form the gate insulating film 3 by glow discharge CVD. Subsequently, an α-Si: H (i) film 4 is deposited to a thickness of 3500 angstroms, and a silicon nitride (SiN) film to be the channel protective layer 5 is further deposited to 3000 angstroms. At this time, a SiH 4 —NH 3 —N 2 -based mixed gas is used as the discharge gas when forming the SiN film to be the gate insulating film 3 and the SiN film to be the channel protective layer 5. Further, when the α-Si: H (i) film 4 is formed, a SiH 4 —N 2 -based mixed gas is used.

次に、このチャンネル保護層5となるSiN膜を、CHF系ガスを用いたドライエッチングし、所望の形状のチャンネル保護層5を形成した。このチャンネル保護層5の様子が図1に示されている。
続いてα−Si:H(n)膜6をSiH−H−PH系の混合ガスを用いて膜厚3000オングストローム堆積する。次にこの上に、Cr/Al二層膜を膜厚0.1μmのCr、0.3μmのAlの順に真空蒸着法、又は、スパッタリング法によって堆積する。
Next, the SiN film to be the channel protective layer 5 was dry-etched using a CHF-based gas to form a channel protective layer 5 having a desired shape. The state of the channel protective layer 5 is shown in FIG.
Subsequently, an α-Si: H (n) film 6 is deposited to a thickness of 3000 Å using a mixed gas of SiH 4 —H 2 —PH 3 system. Next, a Cr / Al bilayer film is deposited thereon by vacuum evaporation or sputtering in the order of 0.1 μm thick Cr and 0.3 μm thick Al.

この2層を、AlはHPO−CHCOOH−HNO−HO系エッチング液、Crは硝酸第二セリウムアンモニウム水溶液を用いて、ホトエッチング法でエッチングする。このエッチングによって所望のソース電極7のパターン及びドレイン電極8のパターンが形成される。さらに、α−Si:H(i)膜4及びα−Si:H(n)膜6、をCHF系ガスを用いたドライエッチング及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、所望のパターンのα−SiH(i)膜4のパターン、及びα−Si:H(n)膜6のパターンを形成する。次に、透明樹脂レジスト10により保護膜を形成する。なお、本実施例では、Cr/Alの2層膜を用いたが、Crの代わりに、Mo、Ti等を用いることも好ましい(図1参照)。
この後、ホトエッチング法にて、ソース電極7及びドレイン電極8間と、透明電極つまり画素電極(画素電極パターン9)とのコンタクトホール12等を形成する。
The two layers are etched by a photoetching method using Al as an H 3 PO 4 —CH 3 COOH—HNO 3 —H 2 O-based etching solution and Cr as a ceric ammonium nitrate aqueous solution. By this etching, a desired source electrode 7 pattern and drain electrode 8 pattern are formed. Furthermore, the α-Si: H (i) film 4 and the α-Si: H (n) film 6 are dry-etched using a CHF-based gas and wet using a hydrazine (NH 2 NH 2 .H 2 O) aqueous solution. By using the etching together, a pattern of the α-SiH (i) film 4 having a desired pattern and a pattern of the α-Si: H (n) film 6 are formed. Next, a protective film is formed with the transparent resin resist 10. In this embodiment, a Cr / Al two-layer film is used, but it is also preferable to use Mo, Ti or the like instead of Cr (see FIG. 1).
Thereafter, a contact hole 12 between the source electrode 7 and the drain electrode 8 and a transparent electrode, that is, a pixel electrode (pixel electrode pattern 9) is formed by a photoetching method.

この金属Alから成るソース電極7及びドレイン電極8のパターンが形成された基板上に、実施例5で得られた酸化インジウムと酸化亜鉛・酸化タングステンを主成分とするスパッタリングターゲットを用いたスパッタリング法で、非晶質透明導電膜を堆積する。この非晶質透明導電膜も、酸化インジウムと酸化亜鉛・酸化タングステンを主成分とするものである。これによって、画素電極パターン9等が形成される。この画素電極パターン9は、請求の範囲の「透明電極」の一例に相当する。また、同様のものであるが、その材料である非晶質透明導電膜は、請求の範囲の「導電性酸化物」の一例に相当する。   A sputtering method using the sputtering target mainly composed of indium oxide and zinc oxide / tungsten oxide obtained in Example 5 on the substrate on which the pattern of the source electrode 7 and the drain electrode 8 made of metal Al is formed. Then, an amorphous transparent conductive film is deposited. This amorphous transparent conductive film is also composed mainly of indium oxide and zinc oxide / tungsten oxide. Thereby, the pixel electrode pattern 9 and the like are formed. The pixel electrode pattern 9 corresponds to an example of a “transparent electrode” in the claims. Moreover, although it is the same, the amorphous transparent conductive film which is the material is equivalent to an example of the “conductive oxide” in the claims.

放電ガスは純アルゴン又は1vol%程度の微量のOガスを混入させたArガスを用いる方法で、透明電極膜(エッチングによって後に画素電極パターン9等になる)を膜厚1200オングストローム堆積した。このIn−ZnO−WO膜はX線回折法で分析するとピークは観察されず非晶質膜であった。また、この膜の比抵抗値は3.8×10−4Ω・cm程度であり、十分に電極として実用となる膜である。この膜を蓚酸3.5重量%の水溶液をエッチャントに用いてホトエッチング法により、少なくともソース電極7のパターンと電気的に接続するようにエッチングし、所望の非晶質電極よりなる画素電極パターン9を形成した。この時、Alのソース電極7及びドレイン電極8がエッチング液で溶出することはほとんどなかった。また、ゲート線取り出し部14、ソース・ドレイン線取り出し部16も透明電極で覆われている(図1参照)。このようにして、TFTアレイ基板が完成する。このTFTアレイ基板は、請求の範囲のTFT基板の一例に相当する。 The discharge gas used was a method of using pure argon or Ar gas mixed with a trace amount of O 2 gas of about 1 vol%, and a transparent electrode film (the pixel electrode pattern 9 or the like later formed by etching) was deposited to a thickness of 1200 Å. When this In 2 O 3 —ZnO—WO 3 film was analyzed by X-ray diffraction, no peak was observed and it was an amorphous film. Further, the specific resistance value of this film is about 3.8 × 10 −4 Ω · cm, and it is a film that is sufficiently practical as an electrode. This film is etched by photo-etching using an aqueous solution of 3.5% by weight of oxalic acid as an etchant so as to be electrically connected to at least the pattern of the source electrode 7, and a pixel electrode pattern 9 made of a desired amorphous electrode. Formed. At this time, the Al source electrode 7 and the drain electrode 8 were hardly eluted by the etching solution. Further, the gate line extraction portion 14 and the source / drain line extraction portion 16 are also covered with a transparent electrode (see FIG. 1). In this way, the TFT array substrate is completed. This TFT array substrate corresponds to an example of the claimed TFT substrate.

尚、ここでは、蓚酸3.5重量%水溶液をエッチャントとして用いたが、燐酸・酢酸・硝酸を含む水溶液や、硝酸セリウムアンモニウム塩を含む水溶液をエッチャントとして用いることも好ましい。これらの水溶液を用いた場合も蓚酸の場合と同様の作用・効果が得られる。   Here, although a 3.5 wt% aqueous solution of oxalic acid is used as an etchant, an aqueous solution containing phosphoric acid, acetic acid, and nitric acid, or an aqueous solution containing a cerium ammonium nitrate salt is also preferably used as the etchant. When these aqueous solutions are used, the same action and effect as in the case of oxalic acid can be obtained.

尚、図1では、1個のTFT(薄膜トランジスタ)しか示されていないが、実際には、基板上に複数のTFTを配置して、アレイ構造を構成している。各TFTは同様の構成なので、図1では1個のTFTの断面図のみを示した。   In FIG. 1, only one TFT (thin film transistor) is shown, but in practice, a plurality of TFTs are arranged on the substrate to constitute an array structure. Since each TFT has the same configuration, FIG. 1 shows only a cross-sectional view of one TFT.

この後、図1の状態からさらに遮光膜パターンを形成して、α−SiTFTアクティブマトリクス基板が完成する。この基板を用いてTFT−LCD方式平面ディスプレイを製造した。製造したディスプレイは、中間調の表示(階調表示)も問題なく表示できた。このTFT−LCD方式平面ディスプレイは、請求の範囲の液晶表示装置の一例に相当する。   Thereafter, a light shielding film pattern is further formed from the state of FIG. 1 to complete an α-Si TFT active matrix substrate. A TFT-LCD type flat display was manufactured using this substrate. The manufactured display was able to display halftone display (gradation display) without any problem. This TFT-LCD type flat display corresponds to an example of a liquid crystal display device in the claims.

尚、本実施例9では、実施例5で作製したスパッタリングターゲットを用いてTFTアレイ基板を作製し、さらにそれを利用して液晶表示装置を構成する例を示したが、他の実施例1−実施例7のスパッタリングターゲットを用いてTFTアレイ基板を作製することも好ましい。また、このTFTアレイ基板を用いて液晶表示装置を構成することも好ましく、上述した例と同様に中間調の表示(階調表示)を良好に行える液晶表示装置が得られる。   In the ninth embodiment, the TFT array substrate is manufactured using the sputtering target manufactured in the fifth embodiment, and the liquid crystal display device is configured by using the TFT array substrate. It is also preferable to produce a TFT array substrate using the sputtering target of Example 7. Further, it is also preferable to configure a liquid crystal display device using this TFT array substrate, and a liquid crystal display device capable of satisfactorily displaying halftones (gradation display) as in the above-described example can be obtained.

E. Ni、Nb、Fe、Pt、Pd、ランタノイドに関する実施例
以下、第1群中のNi、Nb、Fe、Pt、Pd、ランタノイドに関する実施例を説明する。下記実施例10−23においては、それぞれ実施例1又は2、及び実施例3、5で示した手順を実行し、スパッタリングターゲットを作成し、相対密度、平均粒径を測定した。その結果が表2に示されている。また、実施例8と同様の手順を用いてAlとの接触抵抗を測定した。この結果も表2に示されている。
E. Examples relating to Ni, Nb, Fe, Pt, Pd and lanthanoids Examples relating to Ni, Nb, Fe, Pt, Pd and lanthanoids in the first group will be described below. In the following Examples 10 to 23, the procedures shown in Example 1 or 2 and Examples 3 and 5 were executed, sputtering targets were prepared, and the relative density and average particle diameter were measured. The results are shown in Table 2. Further, the contact resistance with Al was measured using the same procedure as in Example 8. This result is also shown in Table 2.

また、下記の実施例10−23で示した組成の透明電極を用いて、実施例9と同様の手順で液晶表示装置を作成した。その結果、上記実施の形態9と同様に問題なく作動し、中間調も良好に表示できた。   Moreover, the liquid crystal display device was produced in the same procedure as Example 9 using the transparent electrode of the composition shown in the following Examples 10-23. As a result, the system operated without any problem as in the ninth embodiment, and the halftone could be displayed well.

Figure 2005292768
Figure 2005292768

本実施例10は、第1群M1中から、Niを採用した。そして、第2群M2中から、Gaを採用した。Niの原子組成比率([Ni]/([In]+[Ni]))は、0.03であり、Gaの原子組成比率([Ga]/([In]+[Ga]))は、0.02である。作成したスパッタリングターゲットの相対密度は97%であった。また、平均粒径は2.1μmであった(表2参照)。   In Example 10, Ni was used from the first group M1. And Ga was adopted from the second group M2. The atomic composition ratio of Ni ([Ni] / ([In] + [Ni])) is 0.03, and the atomic composition ratio of Ga ([Ga] / ([In] + [Ga])) is 0.02. The relative density of the produced sputtering target was 97%. The average particle size was 2.1 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、480μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 480 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、22.4Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、26.6Ωであった(表2参照)。   The contact resistance with Al was 22.4Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 26.6 ohms (refer Table 2).

本実施例11は、第1群M1中から、Niを採用した。そして、第2群M2中から、Znを採用した。Niの原子組成比率([Ni]/([In]+[Ni]))は、0.05であり、Znの原子組成比率([Zn]/([In]+[Zn]))は、0.08である。作成したスパッタリングターゲットの相対密度は96%であった。また、平均粒径は2.2μmであった(表2参照)。   In Example 11, Ni was used from the first group M1. And Zn was adopted from the second group M2. The atomic composition ratio of Ni ([Ni] / ([In] + [Ni])) is 0.05, and the atomic composition ratio of Zn ([Zn] / ([In] + [Zn])) is 0.08. The relative density of the produced sputtering target was 96%. The average particle size was 2.2 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、562μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 562 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、21.3Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、25.4Ωであった(表2参照)。   The contact resistance with Al was 21.3Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 25.4ohm (refer Table 2).

本実施例12は、第1群M1中から、Nbを採用した。そして、第2群M2中から、Geを採用した。Nbの原子組成比率([Nb]/([In]+[Nb]))は、0.04であり、Geの原子組成比率([Zn]/([In]+[Zn]))は、0.03である。作成したスパッタリングターゲットの相対密度は95%であった。また、平均粒径は3.1μmであった(表2参照)。   In Example 12, Nb was employed from the first group M1. And Ge was adopted from the second group M2. The atomic composition ratio of Nb ([Nb] / ([In] + [Nb])) is 0.04, and the atomic composition ratio of Ge ([Zn] / ([In] + [Zn])) is 0.03. The relative density of the produced sputtering target was 95%. Moreover, the average particle diameter was 3.1 micrometers (refer Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、435μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 435 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、32.7Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、35.5Ωであった(表2参照)。   The contact resistance with Al was 32.7Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 35.5 ohms (refer Table 2).

本実施例13は、第1群M1中から、Nbを採用した。そして、第2群M2中から、Snを採用した。Nbの原子組成比率([Nb]/([In]+[Nb]))は、0.04であり、Snの原子組成比率([Sn]/([In]+[Sn]))は、0.05である。作成したスパッタリングターゲットの相対密度は96%であった。また、平均粒径は3.5μmであった(表2参照)。   In Example 13, Nb was used from the first group M1. And Sn was adopted from the second group M2. The atomic composition ratio of Nb ([Nb] / ([In] + [Nb])) is 0.04, and the atomic composition ratio of Sn ([Sn] / ([In] + [Sn])) is 0.05. The relative density of the produced sputtering target was 96%. The average particle size was 3.5 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、386μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 386 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、31.5Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、34.6Ωであった(表2参照)。   The contact resistance with Al was 31.5Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 34.6 ohms (refer Table 2).

本実施例14は、第1群M1中から、Ceを採用した。そして、第2群M2中の金属は用いていない。Ceの原子組成比率([Ce]/([In]+[Ce]))は、0.03である。作成したスパッタリングターゲットの相対密度は96%であった。また、平均粒径は2.3μmであった(表2参照)。   In Example 14, Ce was used from the first group M1. And the metal in the 2nd group M2 is not used. The atomic composition ratio of Ce ([Ce] / ([In] + [Ce])) is 0.03. The relative density of the produced sputtering target was 96%. Moreover, the average particle diameter was 2.3 micrometers (refer Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、493μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 493 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、35.3Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、38.3Ωであった(表2参照)。   The contact resistance with Al was 35.3Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 38.3 (ohm) (refer Table 2).

本実施例15は、第1群M1中から、Ceを採用した。そして、第2群M2中から、Snを採用した。Ceの原子組成比率([Ce]/([In]+[Ce]))は、0.05であり、Snの原子組成比率([Sn]/([In]+[Sn]))は、0.05である。作成したスパッタリングターゲットの相対密度は97%であった。また、平均粒径は2.8μmであった(表2参照)。   In Example 15, Ce was used from the first group M1. And Sn was adopted from the second group M2. The atomic composition ratio of Ce ([Ce] / ([In] + [Ce])) is 0.05, and the atomic composition ratio of Sn ([Sn] / ([In] + [Sn])) is 0.05. The relative density of the produced sputtering target was 97%. Moreover, the average particle diameter was 2.8 micrometers (refer Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、387μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 387 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、33.2Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、36.4Ωであった(表2参照)。   The contact resistance with Al was 33.2Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 36.4ohm (refer Table 2).

本実施例16は、第1群M1中から、Ho(ホルミウム)を採用した。そして、第2群M2中の金属は用いていない。Hoの原子組成比率([Ho]/([In]+[Ho]))は、0.03である。作成したスパッタリングターゲットの相対密度は95%であった。また、平均粒径は3.6μmであった(表2参照)。   In Example 16, Ho (holmium) was used from the first group M1. And the metal in the 2nd group M2 is not used. The atomic composition ratio of Ho ([Ho] / ([In] + [Ho])) is 0.03. The relative density of the produced sputtering target was 95%. The average particle size was 3.6 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、425μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 425 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、42.0Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、43.0Ωであった(表2参照)。   The contact resistance with Al was 42.0Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 43.0 (omega | ohm) (refer Table 2).

本実施例17は、第1群M1中から、Ho(ホルミウム)を採用した。そして、第2群M2中から、Znを採用した。Hoの原子組成比率([Ho]/([In]+[Ho]))は、0.04であり、Znの原子組成比率([Zn]/([In]+[Zn]))は、0.10である。作成したスパッタリングターゲットの相対密度は96%であった。また、平均粒径は2.5μmであった(表2参照)。   In Example 17, Ho (holmium) was employed from the first group M1. And Zn was adopted from the second group M2. The atomic composition ratio of Ho ([Ho] / ([In] + [Ho])) is 0.04, and the atomic composition ratio of Zn ([Zn] / ([In] + [Zn])) is 0.10. The relative density of the produced sputtering target was 96%. The average particle size was 2.5 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、463μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 463 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、42.3Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、43.5Ωであった(表2参照)。   The contact resistance with Al was 42.3Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 43.5 ohms (refer Table 2).

本実施例16は、第1群M1中から、Er(エルビウム)を採用した。そして、第2群M2中の金属は用いていない。Erの原子組成比率([Er]/([In]+[Er]))は、0.04である。作成したスパッタリングターゲットの相対密度は95%であった。また、平均粒径は3.7μmであった(表2参照)。   In Example 16, Er (erbium) was employed from the first group M1. And the metal in the 2nd group M2 is not used. The atomic composition ratio of Er ([Er] / ([In] + [Er])) is 0.04. The relative density of the produced sputtering target was 95%. Moreover, the average particle diameter was 3.7 micrometers (refer Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、487μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 487 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、39.9Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、43.8Ωであった(表2参照)。   The contact resistance with Al was 39.9Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 43.8 (ohm) (refer Table 2).

本実施例19は、第1群M1中から、Feを採用した。そして、第2群M2中の金属は用いていない。Feの原子組成比率([Fe]/([In]+[Fe]))は、0.04である。作成したスパッタリングターゲットの相対密度は97%であった。また、平均粒径は4.3μmであった(表2参照)。   The present Example 19 employs Fe from the first group M1. And the metal in the 2nd group M2 is not used. The atomic composition ratio of Fe ([Fe] / ([In] + [Fe])) is 0.04. The relative density of the produced sputtering target was 97%. The average particle size was 4.3 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、456μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 456 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、28.4Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、34.2Ωであった(表2参照)。   The contact resistance with Al was 28.4Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 34.2 (omega | ohm) (refer Table 2).

本実施例20は、第1群M1中から、Fe(ホルミウム)を採用した。そして、第2群M2中から、Znを採用した。Feの原子組成比率([Fe]/([In]+[Fe]))は、0.05であり、Znの原子組成比率([Zn]/([In]+[Zn]))は、0.10である。作成したスパッタリングターゲットの相対密度は95%であった。また、平均粒径は4.2μmであった(表2参照)。   In Example 20, Fe (holmium) was employed from the first group M1. And Zn was adopted from the second group M2. The atomic composition ratio of Fe ([Fe] / ([In] + [Fe])) is 0.05, and the atomic composition ratio of Zn ([Zn] / ([In] + [Zn])) is 0.10. The relative density of the produced sputtering target was 95%. The average particle size was 4.2 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、450μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 450 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、29.6Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、35.4Ωであった(表2参照)。   The contact resistance with Al was 29.6Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 35.4ohm (refer Table 2).

本実施例21は、第1群M1中から、Pd(パラジウム)を採用した。そして、第2群M2中の金属は用いていない。Pdの原子組成比率([Pd]/([In]+[Pd]))は、0.03である。作成したスパッタリングターゲットの相対密度は96%であった。また、平均粒径は4.1μmであった(表2参照)。   In Example 21, Pd (palladium) was used from the first group M1. And the metal in the 2nd group M2 is not used. The atomic composition ratio of Pd ([Pd] / ([In] + [Pd])) is 0.03. The relative density of the produced sputtering target was 96%. Moreover, the average particle diameter was 4.1 micrometers (refer Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、564μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 564 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、37.6Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、47.6Ωであった(表2参照)。   The contact resistance with Al was 37.6Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 47.6 (ohm) (refer Table 2).

本実施例22は、第1群M1中から、Pt(プラチナ)を採用した。そして、第2群M2中の金属は用いていない。Ptの原子組成比率([Pt]/([In]+[Pt]))は、0.03である。作成したスパッタリングターゲットの相対密度は95%であった。また、平均粒径は4.2μmであった(表2参照)。   In Example 22, Pt (platinum) was used from the first group M1. And the metal in the 2nd group M2 is not used. The atomic composition ratio of Pt ([Pt] / ([In] + [Pt])) is 0.03. The relative density of the produced sputtering target was 95%. The average particle size was 4.2 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、657μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 657 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、23.7Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、26.8Ωであった(表2参照)。   The contact resistance with Al was 23.7Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 26.8 (omega | ohm) (refer Table 2).

本実施例23は、第1群M1中から、La(ランタン)を採用した。そして、第2群M2中から、Znを採用した。Laの原子組成比率([La]/([In]+[La]))は、0.10であり、Znの原子組成比率([Zn]/([In]+[Zn])は、0.18である。作成したスパッタリングターゲットの相対密度は98%であった。また、平均粒径は2.2μmであった(表2参照)。   In Example 23, La (lanthanum) was used from the first group M1. And Zn was adopted from the second group M2. The atomic composition ratio of La ([La] / ([In] + [La])) is 0.10, and the atomic composition ratio of Zn ([Zn] / ([In] + [Zn]) is 0. The relative density of the produced sputtering target was 98%, and the average particle size was 2.2 μm (see Table 2).

次に、上記実施の形態8と同様にして抵抗値を測定した。その結果、透明電極の比抵抗は、620μΩ・cmであった(表2参照)。   Next, the resistance value was measured in the same manner as in the eighth embodiment. As a result, the specific resistance of the transparent electrode was 620 μΩ · cm (see Table 2).

Alとの接触抵抗は、ガラスの上に、ガラス/Al/透明電極の順で積層した場合は、23.0Ωであった。また、ガラスの上に、ガラス/透明電極/Alの順で積層した場合は、39.3Ωであった(表2参照)。   The contact resistance with Al was 23.0Ω when laminated on glass in the order of glass / Al / transparent electrode. Moreover, when it laminated | stacked on glass in order of glass / transparent electrode / Al, it was 39.3ohm (refer Table 2).

F.バリエーション
・上述した例では、第1群M1中、W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドのいずれか1種のみ利用した場合の例を示したが、2種以上利用しても、同様の作用・効果を奏することは言うまでもない。
・上述した例では、第2群M2中、Sn、Zn、Ge、Gaのいずれか1種のみ利用した場合の例を示したが、2種以上利用しても、同様の作用・効果を奏することは言うまでもない。
F. Variations・ In the example described above, in the first group M1, only one of W, Mo, Ni, Nb, Fe, Pt, Pd, and lanthanoid is used, but two or more are used. However, it goes without saying that the same actions and effects can be achieved.
In the above-described example, an example in which only one of Sn, Zn, Ge, and Ga is used in the second group M2 is shown. Needless to say.

本実施の形態における液晶平面ディスプレイの製造工程において、画素電極のパターン形成が終了した段階のα−SiTFT近傍の断面図である。In the manufacturing process of the liquid crystal flat display in this Embodiment, it is sectional drawing of the alpha-SiTFT vicinity in the stage where pattern formation of the pixel electrode was complete | finished. 従来の技術における液晶平面ディスプレイの製造工程において、画素電極のパターン形成が終了した段階のα−SiTFT近傍の断面図である。It is sectional drawing of (alpha)-SiTFT vicinity in the step which completed the pattern formation of the pixel electrode in the manufacturing process of the liquid crystal flat display in the prior art.

符号の説明Explanation of symbols

1 ガラス基板
2 ゲート電極
2a ゲート電極配線
3 ゲート絶縁膜
4 α−Si:H(i)膜
5 ゲート絶縁膜
6 α−Si:H(n)膜
7 ソース電極
8 ドレイン電極
9 画素電極パターン
10 透明樹脂レジスト
12 コンタクトホール
14 ゲート線取り出し部
16 ソース・ドレイン線取り出し部
DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Gate electrode 2a Gate electrode wiring 3 Gate insulating film 4 α-Si: H (i) film 5 Gate insulating film 6 α-Si: H (n) film 7 Source electrode 8 Drain electrode 9 Pixel electrode pattern 10 Transparent Resin resist 12 Contact hole 14 Gate line extraction part 16 Source / drain line extraction part

Claims (24)

透明基板と、
前記透明基板上に設けられたAlを主成分とするゲート電極と、
前記透明基板上に設けられたソース電極と、
前記透明基板上に設けられたドレイン電極と、
前記透明基板上に設けられたシリコン層と、
前記透明基板上に設けられた透明電極と、
を備えた液晶表示装置用TFT基板において、前記透明電極が、
酸化インジウムと、
W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、
を含む導電性酸化物であり、この前記透明電極は、前記Alを主成分とするゲート電極及び前記ソース電極及び前記ドレイン電極から成る群から選ばれる少なくとも1の電極と直接接合していることを特徴とするTFT基板。
A transparent substrate;
A gate electrode mainly composed of Al provided on the transparent substrate;
A source electrode provided on the transparent substrate;
A drain electrode provided on the transparent substrate;
A silicon layer provided on the transparent substrate;
A transparent electrode provided on the transparent substrate;
In the TFT substrate for a liquid crystal display device comprising the transparent electrode,
Indium oxide;
An oxide of one or more metals selected from the first group M1 consisting of W, Mo, Ni, Nb, Fe, Pt, Pd, lanthanoids;
The transparent electrode is directly bonded to at least one electrode selected from the group consisting of the gate electrode, the source electrode, and the drain electrode mainly composed of Al. Characteristic TFT substrate.
前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とする請求項1記載のTFT基板。ここで、前記式中の[M1]は、第1群M1から選択された1種又は2種以上の金属の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M1] / ([In] + [M1]), which is an atomic composition ratio of the metal oxide selected from the first group M1 to indium, is 0.005 to 0.2. 2. The TFT substrate according to claim 1, wherein the TFT substrate is in a range. Here, [M1] in the above formula represents the number of one or more metal atoms selected from the first group M1. [In] in the above formula represents the number of atoms of indium. 前記導電性酸化物が、酸化インジウムの他に、
スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とする請求項1又は2記載のTFT基板。
In addition to indium oxide, the conductive oxide is
3. The TFT substrate according to claim 1, comprising an oxide of one or more metals selected from the second group M2 made of tin, zinc, germanium, and gallium.
前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とする請求項3記載のTFT基板。ここで、前記式中の[M2]は、第2群M2から選択された1種又は2種以上の金属、すなわちスズ、亜鉛、ゲルマニウム、ガリウムのいずれか1種又は2種以上の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M2] / ([In] + [M2]), which is an atomic composition ratio of the metal oxide selected from the second group M2 to indium, is 0.01 to 0.3. The TFT substrate according to claim 3, wherein the TFT substrate is in a range. Here, [M2] in the above formula is the number of one or more metals selected from the second group M2, that is, one or more atoms of tin, zinc, germanium, and gallium. Represents. [In] in the above formula represents the number of atoms of indium. 液晶表示装置用TFT基板に用いられ透明電極であって、液晶を駆動する前記透明電極をスパッタリング法で製造する際に用いるスパッタリングターゲットにおいて、
酸化インジウムと、
W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、
を含む導電性酸化物から成ることを特徴とするAlを主成分とする電極又は配線と電気的に接合可能な透明電極製造用スパッタリングターゲット。
In a sputtering target used when a transparent electrode used for a TFT substrate for a liquid crystal display device and the transparent electrode for driving liquid crystal is produced by a sputtering method,
Indium oxide;
An oxide of one or more metals selected from the first group M1 consisting of W, Mo, Ni, Nb, Fe, Pt, Pd, lanthanoids;
A sputtering target for producing a transparent electrode, which can be electrically bonded to an electrode or wiring containing Al as a main component, which is made of a conductive oxide containing.
前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とする請求項5記載のスパッタリングターゲット。ここで、前記式中の[M1]は、第1群M1から選択された1種又は2種以上の金属の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M1] / ([In] + [M1]), which is an atomic composition ratio of the metal oxide selected from the first group M1 to indium, is 0.005 to 0.2. The sputtering target according to claim 5, wherein the sputtering target is in a range. Here, [M1] in the above formula represents the number of one or more metal atoms selected from the first group M1. [In] in the above formula represents the number of atoms of indium. 前記導電性酸化物が、酸化インジウムの他に、
スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とする請求項5又は6記載のスパッタリングターゲット。
In addition to indium oxide, the conductive oxide is
The sputtering target according to claim 5 or 6, comprising an oxide of one or more metals selected from the second group M2 consisting of tin, zinc, germanium, and gallium.
前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とする請求項7記載のスパッタリングターゲット。ここで、前記式中の[M2]は、第2群M2から選択された1種又は2種以上の金属、すなわちスズ、亜鉛、ゲルマニウム、ガリウムのいずれか1種又は2種以上の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M2] / ([In] + [M2]), which is an atomic composition ratio of the metal oxide selected from the second group M2 to indium, is 0.01 to 0.3. The sputtering target according to claim 7, which is in a range. Here, [M2] in the above formula is the number of one or more metals selected from the second group M2, that is, one or more atoms of tin, zinc, germanium, and gallium. Represents. [In] in the above formula represents the number of atoms of indium. TFT基板と、液晶と、を備えた液晶表示装置において、
前記TFT基板は、
透明基板と、
前記透明基板上に設けられたAlを主成分とするゲート電極と、
前記透明基板上に設けられたソース電極と、
前記透明基板上に設けられたドレイン電極と、
前記透明基板上に設けられたシリコン層と、
前記透明基板上に設けられ、前記液晶を駆動する画素電極と、
前記ゲート電極及びソース電極・前記ドレイン電極を保護する透明電極と、
を備え、前記画素電極又は透明電極は、
酸化インジウムと、
W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、
を含む導電性酸化物であり、この前記画素電極又は透明電極は、前記Alを主成分とするゲート電極及び前記ソース電極及び前記ドレイン電極から成る群から選ばれる少なくとも1の電極と直接接合していることを特徴とする液晶表示装置。
In a liquid crystal display device comprising a TFT substrate and a liquid crystal,
The TFT substrate is
A transparent substrate;
A gate electrode mainly composed of Al provided on the transparent substrate;
A source electrode provided on the transparent substrate;
A drain electrode provided on the transparent substrate;
A silicon layer provided on the transparent substrate;
A pixel electrode provided on the transparent substrate and driving the liquid crystal;
A transparent electrode protecting the gate electrode and the source / drain electrode;
The pixel electrode or the transparent electrode comprises
Indium oxide;
An oxide of one or more metals selected from the first group M1 consisting of W, Mo, Ni, Nb, Fe, Pt, Pd, lanthanoids;
The pixel electrode or the transparent electrode is directly bonded to at least one electrode selected from the group consisting of the gate electrode, the source electrode, and the drain electrode mainly composed of Al. A liquid crystal display device.
前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とする請求項9記載の液晶表示装置。ここで、前記式中の[M1]は、第1群M1から選択された1種又は2種以上の金属の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M1] / ([In] + [M1]), which is an atomic composition ratio of the metal oxide selected from the first group M1 to indium, is 0.005 to 0.2. The liquid crystal display device according to claim 9, wherein the liquid crystal display device is in a range. Here, [M1] in the above formula represents the number of one or more metal atoms selected from the first group M1. [In] in the above formula represents the number of atoms of indium. 前記導電性酸化物が、酸化インジウムの他に、
スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とする請求項9又は10記載の液晶表示装置。
In addition to indium oxide, the conductive oxide is
11. The liquid crystal display device according to claim 9, comprising an oxide of one or more metals selected from the second group M <b> 2 made of tin, zinc, germanium, and gallium.
前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とする請求項11記載の液晶表示装置。ここで、前記式中の[M2]は、第2群M2から選択された1種又は2種以上の金属、すなわちスズ、亜鉛、ゲルマニウム、ガリウムのいずれか1種又は2種以上の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M2] / ([In] + [M2]), which is an atomic composition ratio of the metal oxide selected from the second group M2 to indium, is 0.01 to 0.3. 12. The liquid crystal display device according to claim 11, wherein the liquid crystal display device is in a range. Here, [M2] in the above formula is the number of one or more metals selected from the second group M2, that is, one or more atoms of tin, zinc, germanium, and gallium. Represents. [In] in the above formula represents the number of atoms of indium. 透明基板と、
前記透明基板上に設けられたAlを主成分とするゲート電極と、
前記透明基板上に設けられたソース電極と、
前記透明基板上に設けられたドレイン電極と、
前記透明基板上に設けられたシリコン層と、
前記透明基板上に設けられた画素電極と、
前記ゲート電極及び前記ソース電極・前記ドレイン電極を保護する透明電極と、
を備えた液晶表示装置用TFT基板に用いられ、液晶を駆動する前記画素電極において、
酸化インジウムと、
W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、
を含む導電性酸化物であり、
さらに、前記画素電極は、前記Alを主成分とするゲート電極及び前記ソース電極及び前記ドレイン電極から成る群から選ばれる少なくとも1の電極と直接接合していることを特徴とする画素電極。
A transparent substrate;
A gate electrode mainly composed of Al provided on the transparent substrate;
A source electrode provided on the transparent substrate;
A drain electrode provided on the transparent substrate;
A silicon layer provided on the transparent substrate;
A pixel electrode provided on the transparent substrate;
A transparent electrode for protecting the gate electrode and the source / drain electrode;
In the pixel electrode for driving a liquid crystal, used for a TFT substrate for a liquid crystal display device comprising:
Indium oxide;
An oxide of one or more metals selected from the first group M1 consisting of W, Mo, Ni, Nb, Fe, Pt, Pd, lanthanoids;
A conductive oxide containing
Furthermore, the pixel electrode is directly bonded to at least one electrode selected from the group consisting of the gate electrode mainly composed of Al, the source electrode, and the drain electrode.
前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とする請求項13記載の画素電極。ここで、前記式中の[M1]は、第1群M1から選択された1種又は2種以上の金属の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M1] / ([In] + [M1]), which is an atomic composition ratio of the metal oxide selected from the first group M1 to indium, is 0.005 to 0.2. The pixel electrode according to claim 13, wherein the pixel electrode is in a range. Here, [M1] in the above formula represents the number of one or more metal atoms selected from the first group M1. [In] in the above formula represents the number of atoms of indium. 前記導電性酸化物が、酸化インジウムの他に、
スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とする請求項13又は14記載の画素電極。
In addition to indium oxide, the conductive oxide is
15. The pixel electrode according to claim 13, further comprising an oxide of one or more metals selected from the second group M2 made of tin, zinc, germanium, and gallium.
前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とする請求項15記載の画素電極。ここで、前記式中の[M2]は、第2群M2から選択された1種又は2種以上の金属、すなわちスズ、亜鉛、ゲルマニウム、ガリウムのいずれか1種又は2種以上の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M2] / ([In] + [M2]), which is an atomic composition ratio of the metal oxide selected from the second group M2 to indium, is 0.01 to 0.3. 16. The pixel electrode according to claim 15, wherein the pixel electrode is in a range. Here, [M2] in the above formula is the number of one or more metals selected from the second group M2, that is, one or more atoms of tin, zinc, germanium, and gallium. Represents. [In] in the above formula represents the number of atoms of indium. 透明基板と、
前記透明基板上に設けられたAlを主成分とするゲート電極と、
前記透明基板上に設けられたソース電極と、
前記透明基板上に設けられたドレイン電極と、
前記透明基板上に設けられたシリコン層と、
前記透明基板上に設けられた画素電極と、
前記ゲート電極及び前記ソース電極・前記ドレイン電極を保護する透明電極と、
を備えた液晶表示装置用TFT基板に用いられる前記透明電極において、
酸化インジウムと、
W、Mo、Ni、Nb、Fe、Pt、Pd、ランタノイドから成る第1群M1から選択された1種又は2種以上の金属の酸化物と、
を含む導電性酸化物であり、
さらに、前記透明電極は、前記Alを主成分とするゲート電極及び前記ソース電極及び前記ドレイン電極から成る群から選ばれる少なくとも1の電極と直接接合していることを特徴とする透明電極。
A transparent substrate;
A gate electrode mainly composed of Al provided on the transparent substrate;
A source electrode provided on the transparent substrate;
A drain electrode provided on the transparent substrate;
A silicon layer provided on the transparent substrate;
A pixel electrode provided on the transparent substrate;
A transparent electrode for protecting the gate electrode and the source / drain electrode;
In the transparent electrode used for a TFT substrate for a liquid crystal display device comprising:
Indium oxide;
An oxide of one or more metals selected from the first group M1 consisting of W, Mo, Ni, Nb, Fe, Pt, Pd, lanthanoids;
A conductive oxide containing
Further, the transparent electrode is directly bonded to at least one electrode selected from the group consisting of the gate electrode mainly composed of Al, the source electrode, and the drain electrode.
前記導電性酸化物中、インジウムに対する前記第1群M1から選択された金属の酸化物の原子組成比率である[M1]/([In]+[M1])が0.005〜0.2の範囲にあることを特徴とする請求項17記載の透明電極。ここで、前記式中の[M1]は、第1群M1から選択された1種又は2種以上の金属の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M1] / ([In] + [M1]), which is an atomic composition ratio of the metal oxide selected from the first group M1 to indium, is 0.005 to 0.2. The transparent electrode according to claim 17, which is in a range. Here, [M1] in the above formula represents the number of one or more metal atoms selected from the first group M1. [In] in the above formula represents the number of atoms of indium. 前記導電性酸化物が、酸化インジウムの他に、
スズ、亜鉛、ゲルマニウム、ガリウム、から成る第2群M2から選択された1種又は2種以上の金属の酸化物を含むことを特徴とする請求項17又は18記載の透明電極。
In addition to indium oxide, the conductive oxide is
The transparent electrode according to claim 17 or 18, comprising an oxide of one or more metals selected from the second group M2 consisting of tin, zinc, germanium, and gallium.
前記導電性酸化物中、インジウムに対する前記第2群M2から選択された金属の酸化物の原子組成比率である[M2]/([In]+[M2])が0.01〜0.3の範囲にあることを特徴とする請求項19記載の透明電極。ここで、前記式中の[M2]は、第2群M2から選択された1種又は2種以上の金属、すなわちスズ、亜鉛、ゲルマニウム、ガリウムのいずれか1種又は2種以上の原子の数を表す。また、前記式中の[In]はインジウムの原子の数を表す。   In the conductive oxide, [M2] / ([In] + [M2]), which is an atomic composition ratio of the metal oxide selected from the second group M2 to indium, is 0.01 to 0.3. The transparent electrode according to claim 19, which is in a range. Here, [M2] in the above formula is the number of one or more metals selected from the second group M2, that is, one or more atoms of tin, zinc, germanium, and gallium. Represents. [In] in the above formula represents the number of atoms of indium. 請求項1〜4のいずれかに記載のTFT基板を製造する方法において、
前記透明基板上に前記導電性酸化物を堆積し、前記導電性酸化物の薄膜を形成するステップと、
前記形成した前記導電性酸化物の薄膜を蓚酸を含む水溶液でエッチングすることによって、前記透明電極を形成するステップと、
を含むことを特徴とするTFT基板の製造方法。
In the method for manufacturing the TFT substrate according to claim 1,
Depositing the conductive oxide on the transparent substrate to form a thin film of the conductive oxide;
Forming the transparent electrode by etching the formed thin film of the conductive oxide with an aqueous solution containing oxalic acid;
A method for manufacturing a TFT substrate, comprising:
請求項1〜4のいずれかに記載のTFT基板を製造する方法において、
前記透明基板上に前記導電性酸化物を堆積し、前記導電性酸化物の薄膜を形成するステップと、
前記形成した前記導電性酸化物の薄膜を燐酸・酢酸・硝酸を含む水溶液でエッチングすることによって、前記透明電極を形成するステップと、
を含むことを特徴とするTFT基板の製造方法。
In the method for manufacturing the TFT substrate according to claim 1,
Depositing the conductive oxide on the transparent substrate to form a thin film of the conductive oxide;
Etching the formed thin film of the conductive oxide with an aqueous solution containing phosphoric acid, acetic acid and nitric acid to form the transparent electrode;
A method for manufacturing a TFT substrate, comprising:
請求項1〜4のいずれかに記載のTFT基板を製造する方法において、
前記透明基板上に前記導電性酸化物を堆積し、前記導電性酸化物の薄膜を形成するステップと、
前記形成した前記導電性酸化物の薄膜を硝酸セリウムアンモニウム塩を含む水溶液でエッチングすることによって、前記透明電極を形成するステップと、
を含むことを特徴とするTFT基板の製造方法。
In the method for manufacturing the TFT substrate according to claim 1,
Depositing the conductive oxide on the transparent substrate to form a thin film of the conductive oxide;
Forming the transparent electrode by etching the formed thin film of the conductive oxide with an aqueous solution containing a cerium ammonium nitrate salt;
A method for manufacturing a TFT substrate, comprising:
前記ランタノイドが、Ce、Nd、Er、Hoから選ばれた1種又は2種以上のランタノイドであることを特徴とする請求項1〜23のいずれかに記載のTFT基板、又は、透明電極製造用スパッタリングターゲット、又は、液晶表示装置、又は、画素電極、又は透明電極、又は、TFT基板の製造方法。
24. The TFT substrate according to claim 1, wherein the lanthanoid is one or more lanthanoids selected from Ce, Nd, Er, and Ho. A method for manufacturing a sputtering target, a liquid crystal display device, a pixel electrode, a transparent electrode, or a TFT substrate.
JP2004272951A 2004-03-09 2004-09-21 TFT substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method of TFT substrate Expired - Fee Related JP4660667B2 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2004272951A JP4660667B2 (en) 2004-03-09 2004-09-21 TFT substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method of TFT substrate
PCT/JP2005/003489 WO2005086180A1 (en) 2004-03-09 2005-03-02 Thin-film transistor and thin-film transistor substrate and production methods for them and liquid crystal display unit using these and related device and method, and, sputtering target and transparent conductive film formed by using this and transparent electrode and related device and method
KR1020067018342A KR101101456B1 (en) 2004-03-09 2005-03-02 Thin film transistors, thin film transistor substrates, methods of manufacturing the same, liquid crystal displays using the same, related devices and methods, and sputtering targets, transparent conductive films deposited using the same, transparent devices, and related devices and methods
US10/592,280 US8038857B2 (en) 2004-03-09 2005-03-02 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
CN2005800045035A CN1918672B (en) 2004-03-09 2005-03-02 Thin film transistor, thin film transistor substrate, liquid crystal display device, sputtering target, transparent conductive film, transparent electrode, and method for producing same
EP05719804A EP1724790A4 (en) 2004-03-09 2005-03-02 THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF
CN2012103401052A CN103121799A (en) 2004-03-09 2005-03-02 Sputtering target, transparent conductive film, thin film transistor, thin film transistor substrate, manufacturing method thereof, and liquid crystal display device
TW094106827A TWI390732B (en) 2004-03-09 2005-03-07 Thin film transistor and thin film transistor substrate, manufacturing method thereof, liquid crystal display device and related device and method therefor, and sputtering target and transparent conductive film and transparent electrode using the same, and related devices method
TW100136734A TWI419337B (en) 2004-03-09 2005-03-07 Thin film transistor and thin film transistor substrate, manufacturing method thereof, liquid crystal display device and related device and method therefor, and sputtering target and transparent conductive film and transparent electrode using the same, and related devices method
US13/219,814 US8773628B2 (en) 2004-03-09 2011-08-29 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
US13/219,827 US8507111B2 (en) 2004-03-09 2011-08-29 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004065324 2004-03-09
JP2004272951A JP4660667B2 (en) 2004-03-09 2004-09-21 TFT substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method of TFT substrate

Publications (2)

Publication Number Publication Date
JP2005292768A true JP2005292768A (en) 2005-10-20
JP4660667B2 JP4660667B2 (en) 2011-03-30

Family

ID=35325711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004272951A Expired - Fee Related JP4660667B2 (en) 2004-03-09 2004-09-21 TFT substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method of TFT substrate

Country Status (1)

Country Link
JP (1) JP4660667B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114588A1 (en) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
JP2009510263A (en) * 2005-09-29 2009-03-12 ハー ツェー シュタルク インコーポレイテッド Sputtering target, low resistance transparent conductive coating, method for forming such coating and composition for use in the conductive coating
US7582501B2 (en) 2006-03-15 2009-09-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
JP2009206508A (en) * 2008-01-31 2009-09-10 Canon Inc Thin film transistor and display
JP2010261105A (en) * 2010-06-04 2010-11-18 Idemitsu Kosan Co Ltd Sputtering target, transparent conductive film and transparent conductive glass substrate
US7994706B2 (en) 2007-05-15 2011-08-09 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
WO2013187486A1 (en) * 2012-06-14 2013-12-19 独立行政法人物質・材料研究機構 Thin-film transistor, method for producing a thin-film transistor, and semiconductor device
KR101449460B1 (en) 2008-05-23 2014-10-13 주성엔지니어링(주) Thin film transistor array substrate and method of manufacturing the same

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204625A (en) * 1983-05-06 1984-11-20 Daicel Chem Ind Ltd Manufacture of transparent electrically conductive film
JPH0371510A (en) * 1989-08-10 1991-03-27 Showa Denko Kk Transparent conductive film
JPH0877358A (en) * 1994-09-02 1996-03-22 Toshiba Corp Image information processing device
JPH09150477A (en) * 1995-11-30 1997-06-10 Idemitsu Kosan Co Ltd Transparent conductive laminate
JPH1040740A (en) * 1996-07-26 1998-02-13 Kojundo Chem Lab Co Ltd Transparent conductive film and transparent conductive material
JPH11266021A (en) * 1998-03-16 1999-09-28 Casio Comput Co Ltd Substrate having metal film and method of manufacturing the same
JPH11264995A (en) * 1998-03-17 1999-09-28 Idemitsu Kosan Co Ltd Manufacturing method of liquid crystal display device
JPH11284195A (en) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp Thin film transistor and liquid crystal display device using the thin film transistor
JPH11302017A (en) * 1998-04-22 1999-11-02 Central Glass Co Ltd Transparent electrically conductive film
JP2000072526A (en) * 1998-09-04 2000-03-07 Idemitsu Kosan Co Ltd Target for transparent conductive film, transparent conductive glass and transparent conductive film
JP2000077806A (en) * 1998-08-31 2000-03-14 Furontekku:Kk Component boards for electronic equipment and electronic equipment
JP3182124B2 (en) * 1997-12-08 2001-07-03 聯華電子股▲ふん▼有限公司 Trench forming method
JP2002256424A (en) * 2000-12-28 2002-09-11 Sumitomo Metal Mining Co Ltd Sintered body target for producing transparent conductive thin film and method for producing the same
JP2003017706A (en) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd TFT substrate, liquid crystal display device using the same, and method of manufacturing the same
JP2004006221A (en) * 2002-03-27 2004-01-08 Sumitomo Metal Mining Co Ltd Transparent conductive thin film, its production method and sintered compact target for production, organic electroluminescence element and its production method
JP2004052102A (en) * 2002-05-30 2004-02-19 Sumitomo Metal Mining Co Ltd Transparent conductive thin film target, transparent conductive thin film and method for manufacturing the same, electrode material for display, organic electroluminescence element

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204625A (en) * 1983-05-06 1984-11-20 Daicel Chem Ind Ltd Manufacture of transparent electrically conductive film
JPH0371510A (en) * 1989-08-10 1991-03-27 Showa Denko Kk Transparent conductive film
JPH0877358A (en) * 1994-09-02 1996-03-22 Toshiba Corp Image information processing device
JPH09150477A (en) * 1995-11-30 1997-06-10 Idemitsu Kosan Co Ltd Transparent conductive laminate
JPH1040740A (en) * 1996-07-26 1998-02-13 Kojundo Chem Lab Co Ltd Transparent conductive film and transparent conductive material
JP3182124B2 (en) * 1997-12-08 2001-07-03 聯華電子股▲ふん▼有限公司 Trench forming method
JPH11266021A (en) * 1998-03-16 1999-09-28 Casio Comput Co Ltd Substrate having metal film and method of manufacturing the same
JPH11264995A (en) * 1998-03-17 1999-09-28 Idemitsu Kosan Co Ltd Manufacturing method of liquid crystal display device
JPH11284195A (en) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp Thin film transistor and liquid crystal display device using the thin film transistor
JPH11302017A (en) * 1998-04-22 1999-11-02 Central Glass Co Ltd Transparent electrically conductive film
JP2000077806A (en) * 1998-08-31 2000-03-14 Furontekku:Kk Component boards for electronic equipment and electronic equipment
JP2000072526A (en) * 1998-09-04 2000-03-07 Idemitsu Kosan Co Ltd Target for transparent conductive film, transparent conductive glass and transparent conductive film
JP2002256424A (en) * 2000-12-28 2002-09-11 Sumitomo Metal Mining Co Ltd Sintered body target for producing transparent conductive thin film and method for producing the same
JP2003017706A (en) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd TFT substrate, liquid crystal display device using the same, and method of manufacturing the same
JP2004006221A (en) * 2002-03-27 2004-01-08 Sumitomo Metal Mining Co Ltd Transparent conductive thin film, its production method and sintered compact target for production, organic electroluminescence element and its production method
JP2004052102A (en) * 2002-05-30 2004-02-19 Sumitomo Metal Mining Co Ltd Transparent conductive thin film target, transparent conductive thin film and method for manufacturing the same, electrode material for display, organic electroluminescence element

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009510263A (en) * 2005-09-29 2009-03-12 ハー ツェー シュタルク インコーポレイテッド Sputtering target, low resistance transparent conductive coating, method for forming such coating and composition for use in the conductive coating
US7582501B2 (en) 2006-03-15 2009-09-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
WO2008114588A1 (en) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
US8333913B2 (en) 2007-03-20 2012-12-18 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
JP5306179B2 (en) * 2007-03-20 2013-10-02 出光興産株式会社 Sputtering target, oxide semiconductor film, and semiconductor device
US8668849B2 (en) 2007-03-20 2014-03-11 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
US7994706B2 (en) 2007-05-15 2011-08-09 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2009206508A (en) * 2008-01-31 2009-09-10 Canon Inc Thin film transistor and display
KR101449460B1 (en) 2008-05-23 2014-10-13 주성엔지니어링(주) Thin film transistor array substrate and method of manufacturing the same
JP2010261105A (en) * 2010-06-04 2010-11-18 Idemitsu Kosan Co Ltd Sputtering target, transparent conductive film and transparent conductive glass substrate
WO2013187486A1 (en) * 2012-06-14 2013-12-19 独立行政法人物質・材料研究機構 Thin-film transistor, method for producing a thin-film transistor, and semiconductor device
JPWO2013187486A1 (en) * 2012-06-14 2016-02-08 国立研究開発法人物質・材料研究機構 Thin film transistor, thin film transistor manufacturing method, and semiconductor device

Also Published As

Publication number Publication date
JP4660667B2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
CN1918672B (en) Thin film transistor, thin film transistor substrate, liquid crystal display device, sputtering target, transparent conductive film, transparent electrode, and method for producing same
JP5348132B2 (en) Thin film transistor type substrate, thin film transistor type liquid crystal display device, and method of manufacturing thin film transistor type substrate
TWI437697B (en) Wiring structure and a display device having a wiring structure
JP4548651B2 (en) Sputtering target, transparent conductive film and transparent conductive glass substrate
TWI394850B (en) A display device using a Cu alloy film and a Cu alloy sputtering target
TWI504765B (en) Cu alloy film, and a display device or an electronic device provided therewith
JP4660667B2 (en) TFT substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method of TFT substrate
KR101335794B1 (en) TFT SUBSTRATE AND PRODUCTION METHOD THEREFOR, AND TRANSPARENT CONDUCTIVE FILM LAMINATE SUBSTRATE PROVIDED WITH Al WIRING AND PRODUCTION METHOD THEREFOR, AND TRANSPARENT CONDUCTIVE FILM LAMINATE CIRCUIT BOARD PROVIDED WITH Al WIRING AND PRODUCTION METHOD THEREFOR, AND OXIDE TRANSPARENT CONDUCTIVE FILM MATERIAL
JP5436343B2 (en) Sputtering target, transparent conductive film and transparent conductive glass substrate
JP2006195077A (en) A transparent conductive film laminated substrate provided with Al wiring and a method for manufacturing the same.
JP5416470B2 (en) Display device and Cu alloy film used therefor
JP2007115431A (en) Transparent conductive film, transparent electrode, electrode substrate and manufacturing method thereof
JP4700352B2 (en) TFT substrate and manufacturing method thereof
JP2014120486A (en) Electrode for use in display device or input device, and sputtering target for electrode formation
JP2006210033A (en) A transparent conductive film laminated circuit board provided with Al wiring and a manufacturing method thereof.
JP2006196616A (en) A transparent conductive film laminated circuit board provided with an oxide transparent conductive film material and Al wiring, and a method for manufacturing the same.
JP5756319B2 (en) Cu alloy film and display device or electronic device including the same
JP2001324724A (en) Liquid crystal display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees