KR20080043092A - Thin film transistor substrate and manufacturing method of the same - Google Patents
Thin film transistor substrate and manufacturing method of the same Download PDFInfo
- Publication number
- KR20080043092A KR20080043092A KR1020060111688A KR20060111688A KR20080043092A KR 20080043092 A KR20080043092 A KR 20080043092A KR 1020060111688 A KR1020060111688 A KR 1020060111688A KR 20060111688 A KR20060111688 A KR 20060111688A KR 20080043092 A KR20080043092 A KR 20080043092A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- forming
- gate
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 100
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000011787 zinc oxide Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 26
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims abstract description 12
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 75
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 44
- 230000001681 protective effect Effects 0.000 claims description 28
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 9
- -1 acryl Chemical group 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 11
- 239000011368 organic material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 58
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000000151 deposition Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005234 chemical deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
도 1은 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이다.1 is a plan view illustrating a thin film transistor substrate according to a first exemplary embodiment of the present invention.
도 2는 도 1에 도시된 I-I'지시선을 따라 절단한 박막 트랜지스터 기판의 단면을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating a thin film transistor substrate cut along the line II ′ shown in FIG. 1.
도 3은 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판을 도시한 단면도이다.3 is a cross-sectional view illustrating a thin film transistor substrate according to a second exemplary embodiment of the present invention.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 순서도이다.4 is a flowchart illustrating a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 5a 내지 도 5e는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이다.5A through 5E are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 6a 및 도 6b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이다.6A and 6B are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to a second exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
10: 기판 12: 게이트 전극10
14: 게이트 라인 18: 게이트 절연막14
20: 활성층 22: 질소막20: active layer 22: nitrogen film
24: 데이터 라인 26: 소스 전극24: data line 26: source electrode
28: 드레인 전극 38,39: 유기보호막28:
40: 컨택홀 42: 화소 전극40: contact hole 42: pixel electrode
본 발명은 박막 트랜지스터 기판과 그 제조 방법에 관한 것으로, 특히 산화물 반도체의 특성이 유지되도록 보호막이 형성되는 박막 트랜지스터 기판과 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate and a method of manufacturing the same, and more particularly, to a thin film transistor substrate on which a protective film is formed so that the characteristics of an oxide semiconductor are maintained.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다. 여기서, 액정패널은 액정을 사이에 두고 대향하는 박막 트랜지스터 기판 및 컬러필터 기판을 구비한다.In general, a liquid crystal display (LCD) displays an image by allowing each of the liquid crystal cells arranged in a matrix form on a liquid crystal panel to adjust light transmittance according to a video signal. Here, the liquid crystal panel includes a thin film transistor substrate and a color filter substrate facing each other with the liquid crystal interposed therebetween.
액정패널은 게이트 라인과 데이터 라인이 교차하여 정의된 영역에 액정셀이 위치한다. 액정셀들 각각에는 화소 데이터 전압이 인가되는 화소 전극과 공통전압이 인가되는 공통 전극이 형성된다. 그리고, 액정셀들에는 게이트 라인, 데이터 라인 및 화소 전극과 접속된 박막 트랜지스터가 형성되어 게이트 라인에 스캔 신호 가 공급될 때마다 데이터 라인으로 공급된 화소 전압을 화소 전극에 공급하여 화상을 표시하게 된다. In the liquid crystal panel, the liquid crystal cell is positioned in an area defined by the intersection of the gate line and the data line. Each of the liquid crystal cells is formed with a pixel electrode to which a pixel data voltage is applied and a common electrode to which a common voltage is applied. In the liquid crystal cells, thin film transistors connected to the gate line, the data line, and the pixel electrode are formed to supply the pixel voltage supplied to the data line to the pixel electrode whenever the scan signal is supplied to the gate line, thereby displaying an image. .
여기서, 박막 트랜지스터는 반도체층이 산화아연(ZnO)계 산화물 반도체로 형성될 경우 소스 및 드레인 전극을 형성한 후 바텀 게이트 구조의 백채널을 보호하기 위해 패시베이션을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정으로 형성한다. 여기서, PECVD 공정은 반응 가스로 SiH4, NH3, H2 등을 사용하게 된다. 이때, 산화아연계 산화물 반도체는 PECVD 공정의 반응 가스에 의하여 산화물의 산소분자가 환원된다. 그리고, 산화아연계 산화물 반도체는 반도체 내의 O2 량에 따라 특성이 급격히 변하며 박막 트랜지스터의 성능도 저하된다.Here, the thin film transistor is a plasma enhanced chemical vapor deposition (PECVD) process to protect the back gate of the bottom gate structure after forming the source and drain electrodes when the semiconductor layer is formed of a zinc oxide (ZnO) -based oxide semiconductor Form. Here, the PECVD process uses SiH 4, NH 3, H 2, or the like as the reaction gas. At this time, in the zinc oxide oxide semiconductor, oxygen molecules of the oxide are reduced by the reaction gas of the PECVD process. The zinc oxide oxide semiconductor is formed by O 2 in the semiconductor. The characteristics rapidly change according to the quantity, and the performance of the thin film transistor is also degraded.
따라서, 본 발명이 이루고자 하는 기술적 과제는 산화아연계 산화물 반도체의 전압 및 전류 특성이 유지되도록 보호막이 형성되는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.Accordingly, an aspect of the present invention is to provide a thin film transistor substrate having a protective film formed thereon so as to maintain voltage and current characteristics of a zinc oxide oxide semiconductor, and a method of manufacturing the same.
상술한 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 서로 교차구조로 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 게이트 라인 및 데이터 라인에 접속되며, 산화아연계 산화물 반도체를 포함하는 박막 트랜지스 터; 상기 박막 트랜지스터에 접속된 화소 전극 및 상기 박막 트랜지스터와 화소 전극의 사이에 형성되며, 실록산계 및 벤조싸이클로부텐 중 어느 하나로 형성된 유기보호막을 포함하는 박막 트랜지스터 기판을 제공한다.In order to achieve the above technical problem, the present invention is formed in a cross-structure on the substrate and connected to the gate line and data line defining the pixel region, the gate line and the data line, and comprises a zinc oxide oxide semiconductor Thin film transistor; Provided is a thin film transistor substrate including a pixel electrode connected to the thin film transistor and an organic protective film formed between the thin film transistor and the pixel electrode and formed of any one of a siloxane series and a benzocyclobutene.
여기서, 상기 박막 트랜지스터는 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 위에 형성된 게이트 절연막; 상기 게이트 절연막 위에 산화아연계 산화물 반도체로 형성된 활성층; 상기 활성층과 접촉되는 소스 전극 및 드레인 전극을 포함한다.The thin film transistor may include a gate electrode formed on the substrate; A gate insulating film formed on the gate electrode; An active layer formed of a zinc oxide oxide semiconductor on the gate insulating layer; A source electrode and a drain electrode in contact with the active layer.
상술한 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 서로 교차구조로 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인과 연결된 게이트 전극과, 상기 게이트 전극 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 산화아연계 산화물 반도체로 형성된 활성층 및 상기 활성층과, 상기 활성층 상부에 형성된 질소막 및 상기 질소막 위에 형성되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 박막 트랜지스터에 접속된 화소 전극 및 상기 박막 트랜지스터와 화소 전극의 사이에 형성되며, 아크릴계로 형성된 유기보호막을 포함하는 박막 트랜지스터 기판을 제공한다.In order to achieve the above technical problem, the present invention is a gate line and a data line formed on the substrate to cross each other to define a pixel region; A gate electrode connected to the gate line, a gate insulating film formed on the gate electrode, an active layer formed of zinc oxide oxide semiconductor on the gate insulating film, the active layer, a nitrogen film formed on the active layer, and a source formed on the nitrogen film A thin film transistor including an electrode and a drain electrode; A thin film transistor substrate is formed between a pixel electrode connected to the thin film transistor and an organic protective film formed between the thin film transistor and the pixel electrode.
여기서, 상기 질소막은 상기 활성층에 질소(N2) 플라즈마를 통해 형성된다.Here, the nitrogen film is formed through the nitrogen (N2) plasma in the active layer.
상술한 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 서로 교차구조로 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계; 상기 게이트 라인 및 데이터 라인의 접속되며, 산화아연계 산화물 반도체를 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터에 접속된 화소 전극을 형성하는 단계 및 상기 박막 트랜지스터와 화소 전극의 사이에 형성되며, 실록산계 및 벤조싸이클로부텐 중 어느 하나로 형성된 유기보호막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다.In order to achieve the above technical problem, the present invention comprises the steps of forming a gate line and a data line formed on the substrate to cross each other to define a pixel region; Forming a thin film transistor connected to the gate line and the data line and including a zinc oxide oxide semiconductor; Forming a pixel electrode connected to the thin film transistor; and forming an organic protective film formed between the thin film transistor and the pixel electrode and formed of any one of siloxane-based and benzocyclobutene. To provide.
여기서, 상기 박막 트랜지스터를 형성하는 단계는 상기 게이트 라인과 접속된 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 산화아연계 산화물 반도체로 형성된 활성층을 형성하는 단계 및 상기 활성층과 접촉되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.The forming of the thin film transistor may include forming a gate electrode connected to the gate line; Forming a gate insulating film on the gate electrode; Forming an active layer formed of a zinc oxide oxide semiconductor on the gate insulating layer, and forming a source electrode and a drain electrode in contact with the active layer.
상술한 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 서로 교차구조로 형성되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계; 상기 게이트 라인과 접속된 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 산화아연계 산화물 반도체로 형성된 활성층을 형성하는 단계; 상기 활성층을 질소(N2) 플라즈마 공정을 통해 질소막을 형성하는 단계; 상기 활성층과 접촉되는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 드레인 전극에 접속된 화소 전극을 형성하는 단계 및 상기 화소 전극 하부에 아크릴계로 형성된 유기보호막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다.In order to achieve the above technical problem, the present invention comprises the steps of forming a gate line and a data line formed on the substrate to cross each other to define a pixel region; Forming a gate electrode connected to the gate line; Forming a gate insulating film on the gate electrode; Forming an active layer formed of a zinc oxide oxide semiconductor on the gate insulating film; Forming a nitrogen film on the active layer through a nitrogen (N2) plasma process; Forming a source electrode and a drain electrode in contact with the active layer; It provides a method of manufacturing a thin film transistor substrate comprising the step of forming a pixel electrode connected to the drain electrode and the organic protective film formed of an acryl-based under the pixel electrode.
여기서, 상기 유기보호막을 형성하는 단계에서 상기 드레인 전극과 상기 화소 전극을 접속하는 컨택홀을 형성하는 단계를 더 포함한다.The forming of the organic passivation layer may further include forming a contact hole connecting the drain electrode and the pixel electrode.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description with reference to the accompanying drawings.
이하, 도 1 내지 도 5e를 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 1 to 5E. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity.
도 1은 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 I-I'지시선을 따라 절단한 박막 트랜지스터 기판의 단면을 도시한 단면도이다.1 is a plan view illustrating a thin film transistor substrate according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view illustrating a cross section of the thin film transistor substrate cut along the line II ′ shown in FIG. 1.
도 1 및 도 2를 참조하면, 본 발명에 따른 박막 트랜지스터 기판은 기판(10) 상에 서로 교차구조로 형성되어 화소 영역을 정의하는 게이트 라인(14) 및 데이터 라인(24)과, 게이트 라인(14) 및 데이터 라인(24)에 접속되며, 산화아연계 산화물 반도체를 포함하는 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속된 화소 전극(42) 및 박막 트랜지스터(TFT)와 화소 전극(42)의 사이에 형성되며, 실록산계 및 벤조싸이클로부텐(Benzoclylobutene: BCB) 중 어느 하나로 형성된 유기보호막(38)을 포함한다.1 and 2, the thin film transistor substrate according to the present invention is formed on the
구체적으로, 박막 트랜지스터 기판은 기판(10) 상에 서로 교차하여 형성되는 게이트 라인(14) 및 데이터 라인(24)과, 게이트 라인(14) 및 데이터 라인(24)의 교차 지점마다 형성되는 박막 트랜지스터(TFT)와, 게이트 라인(14) 및 데이터 라인(24)으로 정의되는 화소 영역에 형성되며 박막 트랜지스터(TFT)에 접속되는 화소 전극(42)을 포함한다.Specifically, the thin film transistor substrate is formed on each of the crossing points of the
기판(10)은 투명한 유리 또는 플라스틱 등의 절연기판을 사용하여 형성된다.The
게이트 라인(14)은 외부로부터 공급받은 스캔 신호를 박막 트랜지스터(TFT)의 게이트 전극(12)에 공급한다. 여기서, 게이트 라인(14)은 알루미늄, 크롬, 구리 및 몰리브덴 등과 같은 금속 또는 그들의 합금이 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조로 형성된다.The
데이터 라인(24)은 후술될 게이트 절연막(18) 상부에 게이트 라인(14)과 교차되게 형성된다. 데이터 라인(24)은 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 티타늄(Ti) 등과 같은 금속 또는 그들의 합금이 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조로 형성된다.The
박막 트랜지스터(TFT)는 게이트 전극(12), 게이트 절연막(18), 활성층(20), 소스 전극(26) 및 드레인 전극(28)으로 형성된다.The thin film transistor TFT is formed of a
게이트 전극(12)은 게이트 라인(14)에 연결되어 형성되며, 게이트 전극(12)은 게이트 라인(14)에서 돌출되게 형성된다. 게이트 전극(12)은 게이트 라인(14)으로부터 게이트 온/오프 전압을 사용하여 박막 트랜지스터(TFT)를 턴온/턴오프시킨다. 게이트 전극(12)은 게이트 라인(14) 상에 형성되고, 일부가 게이트 라인(14)으로부터 돌출되어 형성되도록 패터닝되어 형성된다.The
게이트 절연막(18)은 게이트 라인(14) 및 게이트 전극(12)의 상부에 SiNx 또는 SiOx등의 물질을 증착하여 형성되며, 게이트 라인(14) 및 게이트 전극(12)을 타 도전층과 절연시킨다.The
활성층(20)은 산화아연계 산화물 반도체로 형성되어 박막 트랜지스터(TFT)의 채널을 형성한다. 여기서, 산화아연계 산화물 반도체는 스퍼터링이나 MOCVD(Metal Organic Chemical Vapor Deposition)의 방법으로 증착되어 형성된다. 그리고, 산화아연계 산화물은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 등과 같은 산화물 또는 이들의 조합으로 이루어진 물질로 형성된다.The
소스 전극(26)은 데이터 라인(24)과 동일 재질로 데이터 라인(24)의 일측에서 돌출되어 형성된다. 소스 전극(26)은 박막 트랜지스터(TFT)가 턴온될 때 데이터 라인(24)으로부터의 데이타 전압을 박막 트랜지스터(TFT)의 채널을 경유하여 드레인 전극(28)에 공급한다.The
드레인 전극(28)은 데이터 라인(24)과 동일 재질로 소스 전극(26)과 대향되게 형성된다. 드레인 전극(28)은 소스 전극(26)으로부터 전달되는 데이타 전압을 화소 전극(42)에 공급한다.The
화소 전극(42)은 컨택홀(40)을 통해 박막 트랜지스터(TFT)의 드레인 전극(28)과 접속되며, 후술될 유기보호막(38)의 상부에 형성된다. 여기서, 화소 전극(42)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 금속으로 형성된다. 이러한, 화소 전극(42)은 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급되면 공통 전압이 공급되는 공통 전극과 전계를 형성하여 박막 트랜지스터 기판의 상측에 배열된 액정 분자들을 구동시킨다. 그리고, 화소 전극(42)은 액정 분자들의 구동에 의해 화소 영역을 투과하는 광의 투과율을 조절함으로써 계조를 구현하게 된다.The
유기보호막(38)은 박막 트랜지스터(TFT)와 화소 전극(42) 사이에 위치하고, 박막 트랜지스터(TFT)를 덮으며 형성된다. 그리고, 유기보호막(38)은 박막 트랜지스터(TFT)를 보호하고, 박막 트랜지스터(TFT)와 화소 전극(42)을 절연시킨다. 여기서, 유기보호막(38)은 박막 트랜지스터(TFT)와 접하는 계면에 무기막을 별도로 형성하지 않고 단일 유기보호막(38)으로 형성된다.The organic
유기보호막(38)은 실록산계 및 BCB 중 어느 하나로 단일층으로 형성된다. 실록산계 및 BCB 중 어느 하나로 형성된 유기보호막(38)은 산화아연계 산화물 반도체와 접촉되면서 화학 반응으로 인한 오프 전류가 상승되는 것이 방지된다.The organic
이러한 유기보호막(38)은 박막 트랜지스터(TFT)의 턴 오프 동작에서 게이트 오프 전압(Voff)이 주어질 때 오프 전류(Ioff)가 적정 수준 이하로 측정됨으로써 박막 트랜지스터(TFT)의 특성이 양호하게 나타난다.In the
도 3은 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판을 도시한 단면도이다.3 is a cross-sectional view illustrating a thin film transistor substrate according to a second exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명에 따른 박막 트랜지스터 기판은 기판(10) 상에 서로 교차구조로 형성되어 화소 영역을 정의하는 게이트 라인(14) 및 데이터 라인(24)과, 게이트 라인(14)과 연결된 게이트 전극(12)과, 게이트 전극(12) 위에 형성된 게이트 절연막(18)과, 게이트 절연막(18) 위에 산화아연계 산화물 반도체로 형성된 활성층(20)과, 활성층(20)에 질소(N2) 플라즈마를 통해 활성층(20) 상부에 형성된 질소막(22)와, 질소막(22) 위에 형성되는 소스 전극(26) 및 드레인 전극(28)을 포함하는 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속된 화소 전극(42) 및 박막 트랜지스터(TFT)와 화소 전극(42)의 사이에 형성되며, 아크릴계로 형 성된 유기보호막(39)을 포함한다.Referring to FIG. 3, a thin film transistor substrate according to the present invention may be formed in a cross structure on a
본 발명에 따른 박막 트랜지스터 기판은 도 1에 도시된 박막 트랜지스터 기판에 대비하여 활성층(20)의 상부에 형성된 질소막(22)을 더 포함한다. 그리고, 유기보호막(39)은 아크릴계의 유기물질로 형성된다.The thin film transistor substrate according to the present invention further includes a
구체적으로, 박막 트랜지스터(TFT)는 산화아연계 산화물 반도체로 형성된 활성층(20)의 상부에 질소(N2) 플라즈마를 통해 형성된 질소막(22)이 형성된다. 박막 트랜지스터(TFT)는 활성층(20)을 구성하고 있는 산화아연계 산화물 반도체의 산소분자 환원을 막기 위해 수소가 들어가지 않은 질소(N2) 플라즈마를 이용하여 전처리를 한다. 이러한 전처리는 활성층(20)의 표면에 질소막(22)을 형성하여 패시베이션과 같은 효과를 나타내게 된다. 여기서, 질소막(22)은 소스 전극(26) 및 드레인 전극(28)을 형성하는 금속 재질이 산화아연계 산화물 반도체와 반응하여 박막 트랜지스터(TFT)의 채널에 누설전류가 발생되는 것을 방지하고, 아크릴계 유기보호막(38)의 증착으로 인해 산화아연계 산화물 반도체의 산화물이 환원되어 박막 트랜지스터(TFT)의 특성이 저하되는 것을 방지한다.Specifically, in the thin film transistor TFT, the
이러한 박막 트랜지스터(TFT)의 상부에 아크릴계 유기보호막(39)이 형성된다. 여기서, 아크릴계 유기보호막(39)은 상술한 실록산계 및 BCB 중 어느 하나로 형성된 유기보호막과 유사한 효과를 나타낸다. 따라서, 상세한 설명은 생략하기로 한다.An acrylic organic
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 순서도이다.4 is a flowchart illustrating a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 4를 참조하면, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 전극을 포함하는 제1 도전패턴군을 형성하는 단계(S1), 제1 도전패턴군을 덮는 게이트 절연막과, 게이트 절연막 위에 산화아연계 산화물 반도체로 형성된 활성층을 형성하는 단계(S2), 활성층의 위에 소스 전극, 그 소스 전극과 채널을 사이에 두고 마주하는 드레인 전극을 포함하는 제2 도전패턴군을 형성하는 단계(S3), 제2 도전패턴군을 덮는 보호막을 아크릴계, 실록산계, 벤조사이클로부텐 중 어느 하나의 유기막으로 형성하고, 보호막을 관통하는 컨택홀을 형성하는 단계(S4), 콘택홀을 통해 노출된 드레인 전극과 접속되는 화소 전극을 형성하는 단계(S5)를 포함한다.Referring to FIG. 4, the method of manufacturing a thin film transistor substrate according to the present invention may include forming a first conductive pattern group including a gate electrode on the substrate (S1), a gate insulating film covering the first conductive pattern group, and a gate. Forming an active layer formed of a zinc oxide oxide semiconductor on the insulating layer (S2), and forming a second conductive pattern group including a source electrode on the active layer and a drain electrode facing the source electrode and a channel therebetween ( S3), forming a protective film covering the second conductive pattern group with an organic film of any one of acrylic, siloxane, and benzocyclobutenes, and forming a contact hole penetrating the protective film (S4), exposed through the contact hole. Forming a pixel electrode connected to the drain electrode (S5).
이하에서는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 자세히 설명하기 위해 도 5a 내지 도 5e를 참조하여 공정 단계별로 설명하도록 한다.Hereinafter, in order to explain in detail the manufacturing method of the thin film transistor substrate according to the present invention will be described step by step with reference to FIGS. 5A to 5E.
도 5a 내지 도 5e는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이다.5A through 5E are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.
도 5a를 참조하면, 기판(10) 위에 게이트 라인과, 게이트 전극(12)을 포함하는 제1 도전패턴군을 형성한다.(S1)Referring to FIG. 5A, a first conductive pattern group including a gate line and a
구체적으로, 기판(10) 위에 제1 도전층을 스퍼터링과 같은 증착 방법을 통해 형성한다. 제1 도전층은 알루미늄, 크롬, 구리 및 몰리브덴 등과 같은 금속 또는 그들의 합금을 단일층으로 형성하거나, 그들의 조합으로 이루어진 다층 구조로 형성한다. 이어서, 마스크를 이용한 포토리소그라피 공정과 식각 공정으로 제1 도전층을 패터닝하여 게이트 라인, 게이트 전극(12)을 포함하는 제1 도전 패턴군을 형 성한다.Specifically, the first conductive layer is formed on the
도 5b를 참조하면, 제1 도전패턴군이 형성된 기판(10) 상에 게이트 절연막(18), 산화아연계 산화물 반도체로 형성된 활성층(20)을 차례로 적층하여 형성한다.(S2)Referring to FIG. 5B, a
구체적으로, 게이트 라인 및 게이트 전극(12)이 형성된 기판(10) 상에 게이트 절연막(18), 산화아연계 산화물 반도체로 형성된 활성층(20)을 플라즈마 화학증착법(Plasma Enhanced Chemical Deposition; PECVD) 등의 증착 방법을 통해 순차적으로 적층한다. 이어서, 포토리소그래피 공정 및 식각 공정으로 산화아연계 산화물 반도체를 패터닝함으로써 활성층(20)을 형성한다. 이때, 게이트 절연막(18)은 SiNx, SiOx 등의 무기 절연 물질로 형성한다.Specifically, the
도 5c를 참조하면, 게이트 절연막(18) 위에 데이터 라인, 활성층(20)의 위에 서로 대향되게 형성된 소스 전극(26) 및 드레인 전극(28)을 포함한 제3 도전패턴군을 형성한다.(S3)Referring to FIG. 5C, a third conductive pattern group including a data line and a
구체적으로, 제2 도전패턴군은 스퍼터링 방법으로 제2 도전층을 형성한다. 그리고, 제2 도전층 위에 포토레지스트를 도포한 후 슬릿 마스크를 이용한 포토리소그래피 공정으로 포토레지스트를 노광 및 현상함으로써 포토레지스트 패턴을 형성한다. 여기서, 슬릿 마스크의 차단 영역은 소스 전극(26) 및 드레인 전극(28)이 형성되어질 영역에 위치하여 자외선을 차단함으로써 현상 후 포토레지스트 패턴이 남고, 슬릿 마스크의 슬릿 영역은 소스 전극(26) 및 드레인 전극(28)의 채널이 형성될 영역에 위치하여 자외선을 회절시킴으로써 현상 후 포토레지스트 패턴보다 얇 은 잔류 포토레지스트 패턴을 형성한다. 그리고, 슬릿 마스크의 투과 영역은 자외선을 모두 투과시킴으로써 현상 후 포토레지스트가 제거되게 한다.Specifically, the second conductive pattern group forms a second conductive layer by a sputtering method. After the photoresist is applied onto the second conductive layer, the photoresist pattern is formed by exposing and developing the photoresist in a photolithography process using a slit mask. Here, the blocking region of the slit mask is positioned in the region where the
이어서, 산소 플라즈마 등을 이용한 애싱 공정으로 포토레지스트 패턴을 애싱함으로써 포토레지스트 패턴은 얇아지게 하고, 잔류 포토레지스트 패턴은 제거되게 한다. 다음으로, 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 노출된 소스 전극(26) 및 드레인 전극(28) 패턴이 제거됨으로써 소스 전극(26) 및 드레인 전극(28)이 분리되고, 활성층(20)이 노출된다.Subsequently, the photoresist pattern is thinned and the remaining photoresist pattern is removed by ashing the ashing process using an ashing process using oxygen plasma or the like. Next, the
여기서, 제2 도전층은 알루미늄, 크롬, 구리 및 몰리브덴 등의 금속 또는 그들의 함금을 단일층으로 형성하거나, 그들을 조합하여 다층 구조로 형성한다.Here, the second conductive layer is formed of a metal such as aluminum, chromium, copper and molybdenum or their alloys in a single layer, or a combination thereof in a multilayer structure.
도 5d를 참조하면, 제2 도전패턴군의 소스 전극(141) 및 드레인 전극(142)의 위에 컨택홀(40)을 갖는 유기보호막(38)을 형성한다.(S4)Referring to FIG. 5D, an organic
구체적으로, 유기보호막(38)은 제2 도전패턴군이 형성된 하부기판(10) 상에 PECVD, 스핀 코팅 등의 증착 방법을 통해 형성하고, 포토리소그래피 공정 및 식각 공정으로 유기보호막(38)을 관통하여 드레인 전극(28)을 노출시키는 컨택홀(40)을 형성한다. 여기서, 유기보호막(38)은 절연 및 산화아연계 산화물 반도체의 산화물 환원을 방지하기 위해 실록산계 및 BCB 중 어느 하나로 형성된 단일 유기막으로 제2 도전패턴군의 상부에 형성한다.Specifically, the organic
도 5e를 참조하면, 유기보호막(38)의 위에 화소 전극(42)을 형성한다.(S5)Referring to FIG. 5E, the
구체적으로, 화소 전극(42)은 유기보호막(38)의 위에 스퍼터링 등의 방법을 통해 제3 도전층을 형성한 다음, 포토리소그래피 및 식각 공정으로 제3 도전층을 패터닝하여 형성한다. 이러한 제3 도전층으로는 ITO, IZO, TO(Tin Oxide) 등과 같은 투명한 도전 물질이 이용된다. 화소 전극(42)은 컨택홀(40)을 통해 드레인 전극(28)과 접속한다.Specifically, the
도 6a 및 도 6b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이다.6A and 6B are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to a second exemplary embodiment of the present invention.
여기서, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 도전패턴군을 형성하는 공정은 도 5a에 도시한 바와 같으므로 구체적인 설명은 생략하기로 한다.Here, since the process of forming the first conductive pattern group in the method of manufacturing the thin film transistor substrate according to the second embodiment of the present invention is as shown in FIG. 5A, detailed description thereof will be omitted.
도 6a를 참조하면, 제1 도전패턴군이 형성된 기판(10) 상에 게이트 절연막(18), 산화아연계 산화물 반도체로 형성된 활성층(20)을 차례로 적층하여 형성한다. 플라즈마 화학증착법(Plasma Enhanced Chemical Deposition; PECVD) 등의 증착 방법을 통해 순차적으로 적층한다. 이어서, 포토리소그래피 공정 및 식각 공정으로 산화아연계 산화물 반도체를 패터닝함으로써 활성층(20)을 형성한다. 이때, 게이트 절연막(18)은 SiNx, SiOx 등의 무기 절연 물질로 형성한다.Referring to FIG. 6A, a
그리고, 산화아연계 산화물 반도체로 형성된 활성층(20)을 질소(N2) 플라즈마 공정을 통해 질소막(22)을 형성한다. Then, the
다음으로, 질소막(22)의 상부에 제2 도전패턴군을 형성한다. 이에 대한 상세한 설명은 본 발명의 제1 실시 예에서 설명한 제2 도전패턴군을 형성하는 방법과 동일하므로, 구체적인 설명은 생략하기로 한다.Next, a second conductive pattern group is formed on the
다음으로, 도 6b를 참조하면 제2 도전패턴군과 질소막 위에 아크릴계 유기보 호막(38)을 형성한다. 여기서 아크릴계 유기보호막(39)은 단일 유기막으로 형성한다. 그리고, 아크릴계 유기보호막(39)은 드레인 전극(28)을 노출하는 컨택홀(40)을 형성한다.Next, referring to FIG. 6B, an acrylic organic
다음으로, 컨택홀(40)을 경유하여 드레인 전극(28)과 접속되는 화소 전극(42)을 형성한다. 여기서, 화소 전극(42)을 형성하는 방법은 본 발명의 제1 실시 예에 설명한 화소 전극의 형성 방법과 동일하므로, 구체적인 설명은 생략하기로 한다.Next, the
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 박막 트랜지스터 상에 유기막을 사용하여 보호막을 형성함으로써 산화아연계 산화물의 환원을 방지한다. 그리고, 산화아연계 산화물 반도체의 전류 및 전압 특성을 유지시키고, 박막 트랜지스터와 화소 전극을 절연시킨다.As described above, the thin film transistor substrate and the manufacturing method thereof according to the present invention prevent the reduction of the zinc oxide oxide by forming a protective film using an organic film on the thin film transistor. The current and voltage characteristics of the zinc oxide oxide semiconductor are maintained, and the thin film transistor and the pixel electrode are insulated.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술된 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention described above has been described with reference to a preferred embodiment of the present invention, those skilled in the art or those skilled in the art, those skilled in the art, described in the claims below It will be understood that various modifications and changes can be made in the present invention without departing from the spirit and scope of the invention.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060111688A KR20080043092A (en) | 2006-11-13 | 2006-11-13 | Thin film transistor substrate and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060111688A KR20080043092A (en) | 2006-11-13 | 2006-11-13 | Thin film transistor substrate and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080043092A true KR20080043092A (en) | 2008-05-16 |
Family
ID=39661619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060111688A KR20080043092A (en) | 2006-11-13 | 2006-11-13 | Thin film transistor substrate and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080043092A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8035110B2 (en) | 2008-12-17 | 2011-10-11 | Samsung Electronics Co., Ltd. | Thin-film transistor substrate having oxide active layer patterns and method of fabricating the same |
KR20110135681A (en) * | 2010-06-11 | 2011-12-19 | 엘지디스플레이 주식회사 | Method of fabricating the thin film transistor substrate using a oxidized semiconductor |
KR101449460B1 (en) * | 2008-05-23 | 2014-10-13 | 주성엔지니어링(주) | Thin film transistor array substrate and method of manufacturing the same |
KR101510212B1 (en) * | 2008-06-05 | 2015-04-10 | 삼성전자주식회사 | Method of manufacturing oxide semiconductor thin film transistor |
KR20180125043A (en) * | 2008-09-19 | 2018-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
-
2006
- 2006-11-13 KR KR1020060111688A patent/KR20080043092A/en not_active Application Discontinuation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101449460B1 (en) * | 2008-05-23 | 2014-10-13 | 주성엔지니어링(주) | Thin film transistor array substrate and method of manufacturing the same |
KR101510212B1 (en) * | 2008-06-05 | 2015-04-10 | 삼성전자주식회사 | Method of manufacturing oxide semiconductor thin film transistor |
KR20180125043A (en) * | 2008-09-19 | 2018-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
US11139359B2 (en) | 2008-09-19 | 2021-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8035110B2 (en) | 2008-12-17 | 2011-10-11 | Samsung Electronics Co., Ltd. | Thin-film transistor substrate having oxide active layer patterns and method of fabricating the same |
KR20110135681A (en) * | 2010-06-11 | 2011-12-19 | 엘지디스플레이 주식회사 | Method of fabricating the thin film transistor substrate using a oxidized semiconductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8890161B2 (en) | Thin film transistor substrate and method for fabricating the same | |
US8298878B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
KR101814315B1 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
US8842231B2 (en) | Array substrate and manufacturing method thereof | |
US7923287B2 (en) | Thin film transistor substrate having transparent conductive metal and method of manufacturing the same | |
US20140131715A1 (en) | Array substrate, method for fabricating the same, and display device | |
US9502570B2 (en) | Thin film transistor and manufacturing method thereof, an array substrate and a display device | |
US9331165B2 (en) | Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer | |
US20150318311A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
KR20120060664A (en) | Display apparatus and fabrication method of the same | |
KR20140037782A (en) | Array substrate, display panel and method for manufacturing array substrate | |
US20070285591A1 (en) | Liquid crystal display panel and method of manufacturing the same | |
KR20080077846A (en) | Thin film transistor substrate and fabricating method thereof | |
KR101622733B1 (en) | Method of fabricating oxide thin film transistor | |
US9876039B2 (en) | Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display | |
US9048322B2 (en) | Display substrate and method of manufacturing the same | |
CN108305879A (en) | Thin-film transistor array base-plate and production method and display device | |
KR20080043092A (en) | Thin film transistor substrate and manufacturing method of the same | |
US7605889B2 (en) | Pixel structure and fabrication method thereof | |
KR101622182B1 (en) | Method of fabricating oxide thin film transistor | |
WO2011161875A1 (en) | Substrate for display device and process for production thereof, and display device | |
KR101627518B1 (en) | In Plane Switching mode Liquid Crystal Display Device and Method for Manufacturing Thereof | |
KR20080048606A (en) | Thin film transistor substrate and manufacturing method thereof | |
KR101055201B1 (en) | Manufacturing method of COT type liquid crystal display device | |
KR101429919B1 (en) | Liquid crystal display device of in-plane switching mode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |