KR102019935B1 - X-ray detecter having the thin film transistor - Google Patents

X-ray detecter having the thin film transistor Download PDF

Info

Publication number
KR102019935B1
KR102019935B1 KR1020180167534A KR20180167534A KR102019935B1 KR 102019935 B1 KR102019935 B1 KR 102019935B1 KR 1020180167534 A KR1020180167534 A KR 1020180167534A KR 20180167534 A KR20180167534 A KR 20180167534A KR 102019935 B1 KR102019935 B1 KR 102019935B1
Authority
KR
South Korea
Prior art keywords
line
gate
width portion
power line
lead
Prior art date
Application number
KR1020180167534A
Other languages
Korean (ko)
Other versions
KR20190000353A (en
Inventor
장훈
신애경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180167534A priority Critical patent/KR102019935B1/en
Publication of KR20190000353A publication Critical patent/KR20190000353A/en
Application granted granted Critical
Publication of KR102019935B1 publication Critical patent/KR102019935B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation

Abstract

본 발명의 일실시예에 따른 엑스레이 검출기는 기판과, 상기 기판 상에 화소 영역을 정의하기 위해 교차하는 게이트 라인과 리드아웃 라인과, 상기 게이트 라인과 교차하면서, 상기 리드아웃 라인과 평행하게 배치되는 전원라인과, 상기 화소 영역에 배치된 포토다이오드과, 상기 리드아웃 라인이 연결된 소스전극과, 상기 포토다이오드가 연결된 드레인 전극과, 상기 게이트 라인에 전기적으로 연결된 게이트 전극을 포함하는 박막트랜지스터를 포함하고, 상기 전원라인은 상기 포토다이오드 상의 절연막 상에 배치되고, 상기 포토다이오드와 상기 전원라인과 절연막을 관통하는 콘택홀을 통해 상기 전원라인에 연결되고, 상기 게이트 전극은 게이트 전극부들을 포함하고, 상기 소스 전극은 상기 게이트 전극부들 사이의 영역 상에 배치되고, 상기 드레인 전극은 상기 게이트 전극부들 상에 배치된 적어도 하나 이상의 드레인 전극부들을 포함하고, 상기 소스 전극은 상기 게이트 전극부들 중 제1 게이트 전극부 상에 적어도 일부가 오버랩되는 제1 측 영역과 상기 게이트 전극부들 중 제2 게이트 전극부 상에 적어도 일부가 오버랩되는 제2 측 영역을 포함하고, 상기 제1 측 영역과 상기 제1 게이트 전극부 사이에 제1 기생 캐패시턴스가 구성되고, 상기 제2 측 영역과 상기 제2 게이트 전극부 사이에 제2 기생 캐패시턴스가 구성되고, 상기 제1 기생 캐패시턴스와 상기 제2 기생 캐패시턴스는 병렬로 연결되고, 상기 전원라인은 전원라인의 제1 폭부와, 상기 전원라인의 제1 폭부에 비하여 폭이 넓은 전원라인의 제2 폭부 및 상기 전원라인의 제1 폭부와 상기 전원라인의 제2 폭부를 연결하는 전원라인의 연결부를 포함하고, 상기 전원라인은 상기 전원라인의 제1 폭부, 상기 전원라인의 연결부, 상기 상기 전원라인의 제2 폭부, 상기 전원라인의 연결부 및 상기 전원라인의 제1 폭부 순으로 연장되도록 형성되고, 상기 게이트라인은 게이트라인의 제1 폭부와, 상기 게이트라인의 제1 폭부에 비하여 폭이 넓은 게이트라인의 제2 폭부 및 상기 게이트라인의 제1 폭부와 상기 게이트라인의 제2 폭부를 연결하는 게이트라인의 연결부를 포함하고, 상기 전원라인의 제1 폭부는 상기 게이트 라인의 제1 폭부와 교차된다.An X-ray detector according to an exemplary embodiment of the present invention may include a substrate, a gate line and a lead-out line intersecting to define a pixel area on the substrate, and a parallel line with the lead-out line while crossing the gate line. A thin film transistor including a power line, a photodiode disposed in the pixel region, a source electrode connected to the lead-out line, a drain electrode connected to the photodiode, and a gate electrode electrically connected to the gate line, The power line is disposed on an insulating film on the photodiode, is connected to the power line through a contact hole penetrating the photodiode, the power line, and the insulating film, and the gate electrode includes gate electrode portions, and the source An electrode is disposed on an area between the gate electrode portions, and the drain The electrode may include at least one drain electrode portion disposed on the gate electrode portions, and the source electrode may include the first side region and the gate electrode portions at least partially overlapping the first gate electrode portion among the gate electrode portions. And a second side region overlapping at least a portion of the second gate electrode portion, wherein a first parasitic capacitance is formed between the first side region and the first gate electrode portion, and the second side region and the A second parasitic capacitance is formed between the second gate electrode portions, the first parasitic capacitance and the second parasitic capacitance are connected in parallel, and the power line includes a first width portion of a power line and a first width of the power line. The second width portion of the power line wider than the width portion and the connecting portion of the power line connecting the first width portion of the power line and the second width portion of the power line Wherein the power line is formed to extend in order of a first width portion of the power line, a connection portion of the power line, a second width portion of the power line, a connection portion of the power line, and a first width portion of the power line, The gate line may include a gate connecting a first width portion of the gate line, a second width portion of the gate line wider than the first width portion of the gate line, and a first width portion of the gate line and a second width portion of the gate line. A first width portion of the power line intersects with a first width portion of the gate line.

Description

박막트랜지스터를 구비한 엑스레이 검출기{X-RAY DETECTER HAVING THE THIN FILM TRANSISTOR}X-ray detector with thin film transistor {X-RAY DETECTER HAVING THE THIN FILM TRANSISTOR}

본 발명은 박막트랜지스터를 구비한 엑스레이 검출기에 관한 것이다.The present invention relates to an x-ray detector having a thin film transistor.

일반적으로 박막트랜지스터는 어떤 정보의 공급 및 차단을 스위칭하기 위해 널리 사용된다.In general, thin film transistors are widely used to switch the supply and interruption of certain information.

예컨대, 박막트랜지스터는 액정표시장치, 유기전계 발광장치 및 전기영동표시장치와 같은 표시장치에서 각 셀을 선택하기 위한 스위칭 소자로서 사용될 수 있고, 엑스레이 검출기에서 각 셀의 포토 다이오드에서 검출된 신호를 리드아웃시키기 위한 스위칭 소자로서 사용될 수 있다. For example, the thin film transistor may be used as a switching element for selecting each cell in a display device such as a liquid crystal display, an organic light emitting display, and an electrophoretic display, and may read the signal detected by the photodiode of each cell in an X-ray detector. It can be used as a switching element for out.

도 1은 종래의 박막트랜지스터를 도시한다.1 shows a conventional thin film transistor.

도 1a에 도시한 바와 같이, 종래의 박막트랜지스터는 게이트 전극 상에 소스 전극과 드레인 전극이 부분적으로 오버랩되고 서로 이격되어 형성된다.As shown in FIG. 1A, a conventional thin film transistor is formed in which a source electrode and a drain electrode partially overlap and are spaced apart from each other on a gate electrode.

게이트 전극과 소스 전극 사이에는 절연 물질을 매개로 기생 캐패시턴스(Cgs)가 형성된다. 기생 캐패시턴스는 게이트 전극과 소스 전극 사이의 오버랩 면적에 비례하여 커지게 된다.Parasitic capacitance Cgs is formed between the gate electrode and the source electrode through an insulating material. The parasitic capacitance becomes large in proportion to the overlap area between the gate electrode and the source electrode.

소스 전극과 드레인 전극은 세정 공정, 코팅 공정, 노광 공정, 현상 공정, 베이킹 공정 및 식각 공정을 통해 형성될 수 있다. The source electrode and the drain electrode may be formed through a cleaning process, a coating process, an exposure process, a developing process, a baking process, and an etching process.

노광 공정을 위해 먼저 마스크 얼라인이 수행된다. 마스크 얼라인이 잘못된 경우 즉 마스크 미스얼라인이 발생된 경우 예컨대, 가로 방향 또는 세로 방향으로 시프트된 경우, 이후의 일련의 공정들을 통해 형성된 소스 전극과 드레인 전극은 상기 게이트 전극 상에 오버랩되는 면적이 달라지게 된다.Mask alignment is first performed for the exposure process. When the mask alignment is wrong, that is, when the mask misalignment occurs, for example, when shifted in the horizontal or vertical direction, the source electrode and the drain electrode formed through the following series of processes have an overlapping area on the gate electrode. Will be different.

예를 들어, 왼쪽에서 오른쪽으로 마스크가 시프트된 경우, 일련의 공정들에 의해 형성된 소스 전극과 게이트 전극과의 오버랩 면적은 점점 더 커지게 된다. 따라서, 기생 캐패시턴스(Cgs) 또한 점점 더 커지게 된다.For example, when the mask is shifted from left to right, the overlap area between the source electrode and the gate electrode formed by the series of processes becomes larger and larger. Thus, the parasitic capacitance Cgs also becomes larger.

오른쪽에서 왼쪽으로 마스크가 시프트된 경우, 일련의 공정들에 의해 형성된 소스 전극과 게이트 전극과의 오버랩 면적은 점점 더 작아지게 된다. 따라서, 기생 캐패시턴스(Cgs) 또한 점점 더 작아지게 된다.When the mask is shifted from right to left, the overlap area between the source electrode and the gate electrode formed by the series of processes becomes smaller and smaller. Thus, the parasitic capacitance Cgs also becomes smaller.

도 2에 도시한 바와 같이, 도 1a의 소스 전극과 게이트 전극 사이의 오버랩 면적을 나타내는 X 면적을 기준으로 할 때, 기생 캐패시턴스의 변동량을 보면 마스크가 왼쪽에서 오른쪽으로 시프트되는 경우 기생 캐패시턴스(Cgs)가 커지게 되고(도 1b), 마스크가 오른쪽에서 왼쪽으로 시프트되는 경우 기생 캐패시턴스(Cgs)가 작아지게 된다(도 1c).As shown in FIG. 2, based on the X area representing the overlap area between the source electrode and the gate electrode of FIG. 1A, when the mask is shifted from left to right, the parasitic capacitance Cgs is observed. Becomes large (FIG. 1B), and the parasitic capacitance Cgs becomes small when the mask is shifted from right to left (FIG. 1C).

이와 같이, 마스크 얼라인 불량에 의해 기생 캐패시턴스(Cgs)가 변동되게 된다. 이러한 기생 캐패시턴스(Cgs)의 변동으로 인해 정확한 정보 전달이나 정확한 정보 검출이 용이하지 않아, 표시 불량이나 검출 불량과 같은 문제가 발생될 수 있다. In this way, the parasitic capacitance Cgs is changed due to the mask alignment failure. Due to such a change in parasitic capacitance Cgs, accurate information transmission or accurate information detection is not easy, and thus problems such as display failure or detection failure may occur.

예를 들어, 표시 장치에 구비된 박막트랜지스터에서 미리 설계된 기생 캐패시턴스를 고려하여 5V의 정보를 전달하고자 하는 경우, 마스크의 시프트로 인해 기생 캐패시턴스가 커지는 경우 5V보다 낮은 전압을 갖는 정보가 전달될 수 있다.For example, in a thin film transistor provided in a display device, when the parasitic capacitance is to be transferred in consideration of 5 V information, when the parasitic capacitance is increased due to the shift of the mask, information having a voltage lower than 5 V may be transmitted. .

예를 들어, 엑스레이 검출기에서 미리 설계된 기생 캐패시턴스를 고려하여 5V의 정보를 검출하고자 하는 경우, 마스크의 시프트로 인해 기생 캐패시턴스가 커지는 경우 5V보다 낮은 전압을 갖는 정보가 검출될 수 있다.For example, if the X-ray detector is to detect information of 5V in consideration of the pre-designed parasitic capacitance, information having a voltage lower than 5V may be detected when the parasitic capacitance is increased due to the shift of the mask.

실시예는 품질이 우수한 박막트랜지스터를 제공한다.The embodiment provides a high quality thin film transistor.

실시예는 미스얼라인시에도 기생 캐패시턴스가 변동되지 않는 박막트랜지스터를 제공한다.The embodiment provides a thin film transistor in which parasitic capacitance does not change even when misaligned.

실시예는 정보를 정확히 전달 및 검출할 수 있는 박막트랜지스터를 제공한다.The embodiment provides a thin film transistor capable of accurately transmitting and detecting information.

실시예는 검출용 이미지의 손실을 방지하는 박막트랜지스터를 구비한 엑스레이 검출기를 제공한다.The embodiment provides an x-ray detector with a thin film transistor to prevent loss of the detection image.

실시예는 데이터 전압의 지연을 방지하는 박막트랜지스터를 구비한 액정표시장치를 제공한다.The embodiment provides a liquid crystal display device having a thin film transistor for preventing a delay of a data voltage.

본 발명의 일실시예에 따른 엑스레이 검출기는 기판과, 상기 기판 상에 화소 영역을 정의하기 위해 교차하는 게이트 라인과 리드아웃 라인과, 상기 게이트 라인과 교차하면서, 상기 리드아웃 라인과 평행하게 배치되는 전원라인과, 상기 화소 영역에 배치된 포토다이오드과, 상기 리드아웃 라인이 연결된 소스전극과, 상기 포토다이오드가 연결된 드레인 전극과, 상기 게이트 라인에 전기적으로 연결된 게이트 전극을 포함하는 박막트랜지스터를 포함하고, 상기 전원라인은 상기 포토다이오드 상에 배치되고, 상기 포토다이오드와 상기 전원라인은 상기 포토다이오드 상에 위치한 절연막을 관통하는 콘택홀을 통해 상기 전원라인에 연결되고, 상기 게이트 전극은 게이트 전극부들을 포함하고, 상기 소스 전극은 상기 게이트 전극부들 사이의 영역 상에 배치되고, 상기 드레인 전극은 상기 게이트 전극부들 상에 배치된 적어도 하나 이상의 드레인 전극부들을 포함하고, 상기 소스 전극은 상기 게이트 전극부들 중 제1 게이트 전극부 상에 적어도 일부가 오버랩되는 제1 측 영역과 상기 게이트 전극부들 중 제2 게이트 전극부 상에 적어도 일부가 오버랩되는 제2 측 영역을 포함하고, 상기 제1 측 영역과 상기 제1 게이트 전극부 사이에 제1 기생 캐패시턴스가 구성되고, 상기 제2 측 영역과 상기 제2 게이트 전극부 사이에 제2 기생 캐패시턴스가 구성되고, 상기 제1 기생 캐패시턴스와 상기 제2 기생 캐패시턴스는 병렬로 연결되고, 상기 전원라인은 전원라인의 제1 폭부와, 상기 전원라인의 제1 폭부에 비하여 폭이 넓은 전원라인의 제2 폭부 및 상기 전원라인의 제1 폭부와 상기 전원라인의 제2 폭부를 연결하는 전원라인의 연결부를 포함하고, 상기 전원라인은 상기 전원라인의 제1 폭부, 상기 전원라인의 연결부, 상기 상기 전원라인의 제2 폭부, 상기 전원라인의 연결부 및 상기 전원라인의 제1 폭부 순으로 연장되도록 형성되고, 상기 게이트라인은 게이트라인의 제1 폭부와, 상기 게이트라인의 제1 폭부에 비하여 폭이 넓은 게이트라인의 제2 폭부 및 상기 게이트라인의 제1 폭부와 상기 게이트라인의 제2 폭부를 연결하는 게이트라인의 연결부를 포함하고, 상기 전원라인의 제1 폭부는 상기 게이트 라인의 제1 폭부와 교차된다. An X-ray detector according to an exemplary embodiment of the present invention may include a substrate, a gate line and a lead-out line intersecting to define a pixel area on the substrate, and a parallel line with the lead-out line while crossing the gate line. A thin film transistor including a power line, a photodiode disposed in the pixel region, a source electrode connected to the lead-out line, a drain electrode connected to the photodiode, and a gate electrode electrically connected to the gate line, The power supply line is disposed on the photodiode, the photodiode and the power supply line are connected to the power supply line through a contact hole penetrating through an insulating layer on the photodiode, and the gate electrode includes gate electrode portions. And the source electrode is formed on an area between the gate electrode parts. And the drain electrode includes at least one drain electrode portion disposed on the gate electrode portions, and the source electrode includes a first side region at least partially overlapping a first gate electrode portion among the gate electrode portions. And a second side region overlapping at least a portion of the gate electrode portions on a second gate electrode portion, wherein a first parasitic capacitance is formed between the first side region and the first gate electrode portion, A second parasitic capacitance is formed between the second side region and the second gate electrode portion, wherein the first parasitic capacitance and the second parasitic capacitance are connected in parallel, and the power line includes a first width portion of the power line, The second width portion of the power line, which is wider than the first width portion of the power line, and the connection connecting the first width portion of the power line and the second width portion of the power line. And a connection portion of one line, wherein the power line includes a first width portion of the power line, a connection portion of the power line, a second width portion of the power line, a connection portion of the power line, and a first width portion of the power line. The gate line is formed to extend, the second width portion of the gate line wider than the first width portion of the gate line, the first width portion of the gate line, and the first width portion of the gate line and the second width portion of the gate line. And a connecting portion of the gate line connecting the width portion, wherein the first width portion of the power line crosses the first width portion of the gate line.

또한, 상기 엑스레이 검출기에 있어서, 상기 리드아웃 라인은 리드아웃 라인의 제1 폭부, 상기 리드아웃 라인의 제1 폭부에 비하여 폭이 넓은 리드아웃 라인의 제2 폭부 및 상기 리드아웃 라인의 제1 폭부와 상기 리드아웃 라인의 제2 폭부를 연결하는 리드아웃 라인의 연결부를 포함하고, 상기 리드아웃 라인은 상기 리드아웃 라인의 제1 폭부, 상기 리드아웃 라인의 연결부, 상기 리드아웃 라인의 제2 폭부, 상기 리드아웃 라인의 연결부 및 상기 리드아웃의 제1 폭부 순으로 형성되고, 상기 게이트 라인은 상기 게이트 라인의 제3 폭부를 더 포함하고, 상기 게이트 라인의 제3 폭부는 상기 리드아웃의 라인의 제1 폭부와 교차되고, 상기 게이트 라인의 제1 폭부는 상기 게이트 라인의 제3 폭부에 비하여 폭이 좁게 형성되고, 상기 게이트 라인의 제3 폭부는 상기 게이트 라인의 제2 폭부에 비하여 폭이 좁게 형성될 수 있다. In the X-ray detector, the lead-out line may include a first width portion of the lead-out line, a second width portion of the lead-out line that is wider than the first width portion of the lead-out line, and a first width portion of the lead-out line. And a connection portion of a lead-out line connecting the second width portion of the lead-out line, wherein the lead-out line includes a first width portion of the lead-out line, a connection portion of the lead-out line, and a second width portion of the lead-out line. And a connecting portion of the lead-out line and a first width portion of the lead-out line, wherein the gate line further includes a third width portion of the gate line, and the third width portion of the gate line is formed of the line of the lead-out line. Intersect a first width portion, the first width portion of the gate line is formed to have a smaller width than the third width portion of the gate line, and the third width portion of the gate line is The width may be narrower than that of the second width portion of the gate line.

또한, 상기 엑스레이 검출기에 있어서, 상기 소스전극 상의 제1 및 제2 절연막을 관통하도록 형성된 제2 콘택홀을 통해, 상기 리드아웃 라인의 제2 폭부에서 상기 리드아웃 라인은 상기 소스전극에 전기적으로 연결될 수 있다. In the X-ray detector, the lead-out line may be electrically connected to the source electrode at a second width portion of the lead-out line through a second contact hole formed to penetrate the first and second insulating layers on the source electrode. Can be.

또한, 상기 엑스레이 검출기에 있어서, 상기 전원라인의 제1 폭부는 상기 리드아웃 라인의 제1 폭부에 비하여 폭이 좁게 형성될 수 있다. In the X-ray detector, the first width portion of the power line may be narrower than the first width portion of the lead-out line.

또한, 상기 엑스레이 검출기에 있어서, 상기 게이트 라인의 제1 폭부 상에 상기 게이트 절연막이 위치되고, 상기 게이트 절연막 상에 상기 제1 층간절연막이 위치되고, 상기 제1 층간절연막 상에 상기 전원라인의 제1 폭부가 위치될 수 있다. In the X-ray detector, the gate insulating film is positioned on the first width portion of the gate line, the first interlayer insulating film is positioned on the gate insulating film, and the power source line is formed on the first interlayer insulating film. One width portion may be located.

또한, 상기 엑스레이 검출기에 있어서, 상기 전원라인의 제1 폭부와 상기 게이트 라인은 상기 화소 영역 밖에서 교차한다. In the X-ray detector, the first width portion of the power line and the gate line intersect outside the pixel area.

또한, 상기 엑스레이 검출기에 있어서, 상기 콘택홀의 폭은 상기 전원라인의 제1 폭부 보다 크게 형성될 수 있다. In the X-ray detector, a width of the contact hole may be greater than a first width portion of the power line.

실시예에 따른 박막트랜지스터는 품질이 우수하다.The thin film transistor according to the embodiment has excellent quality.

실시예에 따른 박막트랜지스터는 미스얼라인시에도 기생 캐패시턴스가 변동되지 않게 된다.In the thin film transistor according to the embodiment, the parasitic capacitance does not change even when misaligned.

실시예에 따른 박막트랜지스터는 정보를 정확히 전달 및 검출할 수 있다.The thin film transistor according to the embodiment can accurately transmit and detect information.

실시예에 따른 엑스레이 검출기는 검출용 이미지의 손실을 방지할 수 있다.The x-ray detector according to the embodiment may prevent the loss of the detection image.

실시예에 따른 액정표시장치는 데이터 전압의 지연을 방지할 수 있다.The liquid crystal display according to the embodiment can prevent the delay of the data voltage.

도 1은 종래의 박막트랜지스터를 도시한다.
도 2는 도 1의 박막트랜지스터에서 마스크의 시프트에 따른 기생 캐패시턴스의 변동을 도시한 그래프이다.
도 3은 실시예에 따른 박막트랜지스터를 도시한 평면도이다.
도 4는 도 3의 박막트랜지스터를 A-A'라인 및 B-B'라인을 따라 절단한 단면도이다.
도 5는 도 3의 박막트랜지스터에 형성된 기생 캐패시턴스를 등가적으로 도시한 회로도이다.
도 6a 내지 도 6c는 횡 방향으로의 마스크의 시프트에 따른 기생 캐패시턴스의 변동을 도시한 도면이다.
도 7a 내지 도 7c는 종 방향으로의 마스크의 시프트에 따른 기생 캐패시턴스의 변동을 도시한 도면이다.
도 8은 종래와 본발명의 마스크 시프트에 따른 기생 캐패시턴스의 변동을 도시한 도면이다.
도 9는 실시예에 따른 엑스레이 검출기를 도시한 평면도이다.
도 10은 도 9의 엑스레이 검출기를 C-C'라인을 따라 절단한 단면도이다.
도 11은 실시에에 따른 액정표시장치를 도시한 평면도이다.
도 12는 도 11의 액정표시장치를 D-D'라인을 따라 절단한 단면도이다.1 shows a conventional thin film transistor.
FIG. 2 is a graph illustrating variation of parasitic capacitance according to shift of a mask in the thin film transistor of FIG. 1.
3 is a plan view illustrating a thin film transistor according to an embodiment.
4 is a cross-sectional view of the thin film transistor of FIG. 3 taken along lines A-A 'and B-B'.
FIG. 5 is an equivalent circuit diagram showing parasitic capacitance formed in the thin film transistor of FIG.
6A to 6C are diagrams showing variations in parasitic capacitance according to the shift of the mask in the transverse direction.
7A to 7C are diagrams showing variations in parasitic capacitance according to the shift of the mask in the longitudinal direction.
8 is a view showing variation of parasitic capacitance according to the mask shift of the prior art and the present invention.
9 is a plan view illustrating an x-ray detector according to an embodiment.
FIG. 10 is a cross-sectional view taken along the line CC ′ of FIG. 9.
11 is a plan view illustrating a liquid crystal display according to an embodiment.
FIG. 12 is a cross-sectional view of the liquid crystal display of FIG. 11 taken along the line D-D '.

이하 첨부된 도면들을 참고하여 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings.

도 3은 실시예에 따른 박막트랜지스터를 도시한 평면도이고, 도 4는 도 3의 박막트랜지스터를 A-A'라인 및 B-B'라인을 따라 절단한 단면도이다.3 is a plan view illustrating a thin film transistor according to an embodiment, and FIG. 4 is a cross-sectional view of the thin film transistor of FIG. 3 taken along lines A-A 'and B-B'.

도 3을 참고하면, 실시예에 따른 박막트랜지스터(50)에서, 게이트 전극(11)은 제1 및 제2 게이트 전극부들(11a, 11b)과 상기 제1 및 제2 게이트 전극부들(11a, 11b)을 연결하는 게이트 연결부(11c)를 포함할 수 있다.Referring to FIG. 3, in the thin film transistor 50, the gate electrode 11 may include first and second gate electrode portions 11a and 11b and first and second gate electrode portions 11a and 11b. ) May include a gate connection portion 11c.

상기 제1 및 제2 게이트 전극부들(11a, 11b)은 서로 간에 평행하게 배치되고, 상기 제1 및 제2 게이트 전극부들(11a, 11b)의 끝단들이 상기 게이트 연결부(11c)에 연결될 수 있다. 예컨대, 상기 제1 및 제2 게이트 전극부들(11a, 11b)은 횡 방향으로 평행하게 배치될 수 있다. The first and second gate electrode parts 11a and 11b may be disposed in parallel to each other, and ends of the first and second gate electrode parts 11a and 11b may be connected to the gate connection part 11c. For example, the first and second gate electrode portions 11a and 11b may be disposed in parallel in the lateral direction.

따라서, 상기 게이트 전극(11)은 상기 제1 및 제2 게이트 전극부들(11a, 11b)과 상기 게이트 연결부(11c)에 의해 'U'자 형상을 가질 수 있다. Therefore, the gate electrode 11 may have a 'U' shape by the first and second gate electrode parts 11a and 11b and the gate connection part 11c.

상기 제1 및 제2 게이트 전극부들(11a, 11b)은 상기 게이트 연결부(11c)를 중심으로 서로 대칭된 동일한 형상을 가질 수 있다.The first and second gate electrode parts 11a and 11b may have the same shape that is symmetrical with respect to the gate connection part 11c.

상기 제1 및 제2 게이트 전극부들(11a, 11b) 사이의 영역 상에 소스 전극(21)이 배치될 수 있다. 상기 소스 전극(21)은 상기 제1 및 제2 게이트 전극부들(11a, 11b)과 평행하게 배치될 수 있다. 예컨대, 상기 소스 전극(21)은 횡 방향으로 평행하게 배치될 수 있다.The source electrode 21 may be disposed on an area between the first and second gate electrode portions 11a and 11b. The source electrode 21 may be disposed in parallel with the first and second gate electrode portions 11a and 11b. For example, the source electrode 21 may be arranged in parallel in the horizontal direction.

상기 소스 전극(21)은 상기 제1 게이트 전극부(11a) 상에 오버랩되는 제1 측 영역(21a)과 상기 제2 게이트 전극부(11b)상에 오버랩되는 제2 측 영역(21b)을 포함할 수 있다. 상기 제1 측 영역(21a)은 적어도 상기 제1 게이트 전극부(11a)와 오버랩하고, 상기 제2 측 영역(21b)은 적어도 상기 제2 게이트 전극부(11b)와 오버랩할 수 있다.The source electrode 21 includes a first side region 21a overlapping on the first gate electrode portion 11a and a second side region 21b overlapping on the second gate electrode portion 11b. can do. The first side region 21a may overlap at least the first gate electrode portion 11a, and the second side region 21b may at least overlap the second gate electrode portion 11b.

바람직하게는 상기 제1 측 영역(21a)과 상기 제1 게이트 전극부(11a) 사이의 오버랩 영역은 상기 제2 측 영역(21b)과 상기 제2 게이트 전극부(11b) 사이의 오버랩 영역과 동일한 면적을 가질 수 있다. Preferably, the overlap region between the first side region 21a and the first gate electrode portion 11a is the same as the overlap region between the second side region 21b and the second gate electrode portion 11b. It may have an area.

상기 제1 게이트 전극부(11a)와 상기 제1 측 영역(21a)에 의해 제1 기생 캐패시턴스(Cgs1)가 형성되고, 상기 제2 게이트 전극부(11b)와 상기 제2 측 영역(21b)에 의해 제2 기생 캐패시턴스(Cgs2)가 형성될 수 있다.A first parasitic capacitance Cgs1 is formed by the first gate electrode portion 11a and the first side region 21a, and is formed in the second gate electrode portion 11b and the second side region 21b. The second parasitic capacitance Cgs2 may be formed.

도 5에 도시한 바와 같이, 제1 기생 캐패시턴스(Cgs1)와 제2 기생 개패시턴스(Cgs2)는 병렬로 연결될 수 있다. 즉, 상기 소스 전극(21)의 제1 측 영역(21a)과 상기 제1 게이트 전극부(11a) 사이에 제1 기생 캐패시턴스(Cgs1)이 형성되고, 상기 소스 전극(21)의 제2 측 영역(21b)과 상기 제2 게이트 전극부(11b) 사이에 제2 기생 캐패시턴스(Cgs2)가 형성될 수 있다. 상기 제1 측 영역(21a)과 상기 제2 측 영역(21b)은 소스 전극(21)의 일부 영역이고, 상기 제1 게이트 전극(11a)와 상기 제2 게이트 전극(11b) 은 게이트 전극(11)의 일부 영역이므로, 소스 전극(21)과 게이트 전극(11) 사이에 제1 및 제2 기생 캐패시턴스(Cgs1, Cgs2)가 병렬로 연결되는 구조를 가지게 된다.As shown in FIG. 5, the first parasitic capacitance Cgs1 and the second parasitic capacitance Cgs2 may be connected in parallel. That is, a first parasitic capacitance Cgs1 is formed between the first side region 21a of the source electrode 21 and the first gate electrode portion 11a, and the second side region of the source electrode 21 is formed. A second parasitic capacitance Cgs2 may be formed between 21b and the second gate electrode part 11b. The first side region 21a and the second side region 21b are partial regions of the source electrode 21, and the first gate electrode 11a and the second gate electrode 11b are the gate electrode 11. Since the first and second parasitic capacitances Cgs1 and Cgs2 are connected in parallel between the source electrode 21 and the gate electrode 11, the first and second parasitic capacitances Cgs1 and Cgs2 are parallel to each other.

이러한 경우, 총 캐패시턴스(Ctot)는 제1 기생 캐패시턴스(Cgs1)와 제2 기생 캐패시턴스(Cgs2)의 합이 될 수 있다.In this case, the total capacitance Ctot may be the sum of the first parasitic capacitance Cgs1 and the second parasitic capacitance Cgs2.

바람직하게는 상기 제1 및 제2 기생 캐패시턴스(Cgs1, Cgs2)가 변동되더라도 상기 총 캐패시턴스(Ctot)은 일정하게 유지될 수 있다. 즉, 상기 제1 기생 캐패시턴스(Cgs1)이 커지는 만큼, 상기 제2 기생 캐패시턴스(Cgs2)가 작아지는 경우, 상기 총 캐패시턴스(Ctot)은 일정하게 유지될 수 있다. Preferably, even when the first and second parasitic capacitances Cgs1 and Cgs2 are changed, the total capacitance Ctot may be kept constant. That is, when the second parasitic capacitance Cgs2 decreases as the first parasitic capacitance Cgs1 increases, the total capacitance Ctot may be kept constant.

상기 소스 전극(21)의 끝단 영역은 상기 게이트 연결부(11c)에 오버랩할 수도 있고 그렇지 않을 수도 있다.An end region of the source electrode 21 may or may not overlap the gate connection portion 11c.

상기 드레인 전극(23)은 제1 및 제2 드레인 전극부들(23a, 23b)과 상기 제1 및 제2 드레인 전극부들(23a, 23b)을 연결하는 드레인 연결부(23c)를 포함할 수 있다.The drain electrode 23 may include first and second drain electrode parts 23a and 23b and a drain connection part 23c connecting the first and second drain electrode parts 23a and 23b.

상기 제1 및 제2 드레인 전극부들(23a, 23b)은 상기 소스 전극(21) 또는 상기 제1 및 제2 게이트 전극부들(11a, 11b)과 횡 방향으로 평행하게 배치될 수 있다. The first and second drain electrode parts 23a and 23b may be disposed in parallel to the source electrode 21 or the first and second gate electrode parts 11a and 11b in a lateral direction.

상기 제1 드레인 전극부(23a)는 상기 소스 전극(21)의 제1 측 영역(21a)으로부터 이격되어 상기 제1 게이트 전극부(11a) 상에 형성되고, 상기 제2 드레인 전극부(23b)는 상기 소스 전극(21)의 제2 측 영역(21b)으로부터 이격되어 상기 제2 게이트 전극부(11b) 상에 형성될 수 있다.The first drain electrode part 23a is formed on the first gate electrode part 11a spaced apart from the first side region 21a of the source electrode 21, and the second drain electrode part 23b is formed. May be spaced apart from the second side region 21b of the source electrode 21 on the second gate electrode portion 11b.

상기 제1 및 제2 드레인 전극부들(23a, 23b)의 끝단들이 상기 드레인 연결부(23c)에 연결될 수 있다.Ends of the first and second drain electrode parts 23a and 23b may be connected to the drain connection part 23c.

상기 드레인 전극(23)은 상기 제1 및 제2 드레인 전극부들(23a, 23b)과 상기 드레인 연결부(23c)에 의해 'U'자 형상을 가질 수 있다. 상기 드레인 전극(23)의 'U'자 형상은 적어도 상기 게이트 전극(11)의 'U'자 형상에 오버랩될 수 있다. The drain electrode 23 may have a 'U' shape by the first and second drain electrode parts 23a and 23b and the drain connection part 23c. The 'U' shape of the drain electrode 23 may overlap at least the 'U' shape of the gate electrode 11.

상기 제1 및 제2 드레인 전극부들(23a, 23b)과 상기 드레인 연결부(23c)는 모두 상기 게이트 전극(11)에 오버랩될 수 있다. The first and second drain electrode parts 23a and 23b and the drain connection part 23c may overlap the gate electrode 11.

상기 제1 및 제2 게이트 전극부들(11a, 11b), 상기 소스 전극(21) 및 상기 제1 및 제2 드레인 전극부들(23a, 23b)은 동일 방향을 따라 평행하게 배치될 수 있다.The first and second gate electrode parts 11a and 11b, the source electrode 21, and the first and second drain electrode parts 23a and 23b may be disposed in parallel in the same direction.

도 6a 내지 도 6c는 횡 방향으로의 마스크의 시프트에 따른 기생 캐패시턴스의 변동을 도시한 도면이다.6A to 6C are diagrams showing variations in parasitic capacitance according to the shift of the mask in the transverse direction.

도 6a에 도시한 바와 같이, 소스 전극(21)을 형성하기 위한 마스크가 정확히 정렬되는 경우, 소스 전극(21)의 제1 및 제2 측 영역들과 게이트 전극(11)의 제1 및 제2 게이트 전극부들(11a, 11b)에 의해 형성된 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)은 서로 동일한 값을 가질 수 있다.As shown in FIG. 6A, when the masks for forming the source electrode 21 are correctly aligned, the first and second side regions of the source electrode 21 and the first and second of the gate electrode 11 are shown. The first and second parasitic capacitances Cgs1 and Cgs2 formed by the gate electrode parts 11a and 11b may have the same value.

마스크가 오른쪽 방향에서 왼쪽 방향으로 시프트되거나(도 6b) 왼쪽 방향에서 오른쪽 방향으로 시프트되는 경우(도 6c)에도 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)은 서로 동일한 값을 가질 수 있다.Even when the mask is shifted from the right direction to the left direction (FIG. 6B) or from the left direction to the right direction (FIG. 6C), the first and second parasitic capacitances Cgs1 and Cgs2 may have the same value.

이는 마스크가 횡 방향으로 시프트되는 경우에는 왼쪽 방향에서 오른쪽 방향으로 시프트되든지 오른쪽 방향에서 왼쪽 방향으로 시프트되든지에 관계없이 L 영역과 M 영역이 동일한 면적을 가지기 때문이다. L 영역은 제1 게이트 전극부(11a)와 제1 측 영역의 오버랩 면적을 의미하고, M 영역은 제2 게이트 전극부(11b)와 제2 측 영역의 오버랩 면적을 의미한다.This is because when the mask is shifted in the transverse direction, the L and M regions have the same area regardless of whether they are shifted from left to right or from right to left. The L region means an overlap area of the first gate electrode part 11a and the first side area, and the M area means an overlap area of the second gate electrode part 11b and the second side area.

도 6a에 도시한 바와 같이, 소스 전극(21)을 형성하기 위한 마스크가 정확히 정렬되는 경우, 소스 전극(21)의 제1 및 제2 측 영역들과 게이트 전극(11)의 제1 및 제2 게이트 전극부들(11a, 11b)에 의해 형성된 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)은 서로 동일한 값을 가질 수 있다.As shown in FIG. 6A, when the masks for forming the source electrode 21 are correctly aligned, the first and second side regions of the source electrode 21 and the first and second of the gate electrode 11 are shown. The first and second parasitic capacitances Cgs1 and Cgs2 formed by the gate electrode parts 11a and 11b may have the same value.

하지만, 마스크가 하부 방향에서 상부 방향을 시프트되거나(도 7b) 상부 방향에서 하부 방향으로 시프트되는 경우(도 7c)에, 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)은 서로 상이한 값들을 가질 수 있다. However, when the mask is shifted from the lower direction to the upper direction (FIG. 7B) or from the upper direction to the lower direction (FIG. 7C), the first and second parasitic capacitances Cgs1 and Cgs2 may have different values from each other. Can be.

예컨대, 도 7b에 도시한 바와 같이, 마스크가 하부 방향에서 상부 방향으로 시프트되는 경우, P 영역이 O 영역보다 커지게 되므로, 제2 기생 캐패시턴스(Cgs2)가 제1 기생 캐패시턴스(Cgs1)보다 커지게 된다. For example, as shown in FIG. 7B, when the mask is shifted from the lower direction to the upper direction, since the P region becomes larger than the O region, the second parasitic capacitance Cgs2 becomes larger than the first parasitic capacitance Cgs1. do.

그럼에도 불구하고, 상기 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)의 합은 도 7a의 총 기생 캐패시턴스(Ctot)와 동일하다. 즉, 상기 제2 기생 캐패시턴스(Cgs2)가 커지는 만큼 상기 제1 기생 캐패시턴스(Cgs1)은 작아지므로, 상기 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)의 합은 도 7a의 총 기생 캐패시턴스(Ctot)와 동일하게 된다.Nevertheless, the sum of the first and second parasitic capacitances Cgs1 and Cgs2 is equal to the total parasitic capacitance Ctot of FIG. 7A. That is, since the first parasitic capacitance Cgs1 becomes smaller as the second parasitic capacitance Cgs2 increases, the sum of the first and second parasitic capacitances Cgs1 and Cgs2 is the total parasitic capacitance Ctot of FIG. 7A. Will be the same as

예컨대, 도 7c에 도시한 바와 같이, 마스크가 상부 방향에서 하부 방향으로 시프트되는 경우, O 영역이 P 영역보다 커지게 되므로, 제1 기생 캐패시턴스(Cgs1)이 제2 기생 캐패시턴스(Cgs2)보다 커지게 된다.For example, as shown in FIG. 7C, when the mask is shifted from the upper direction to the lower direction, since the O region becomes larger than the P region, the first parasitic capacitance Cgs1 becomes larger than the second parasitic capacitance Cgs2. do.

그럼에도 불구하고, 상기 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)의 합은 도 7a의 총 기생 캐패시턴스(Ctot)와 동일하다. 즉, 상기 제1 기생 캐패시턴스(Cgs1)가 커지는 만큼 상기 제2 기생 캐패시턴스(Cgs2)는 작아지므로, 상기 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)의 합은 도 7a의 총 기생 캐패시턴스(Ctot)와 동일하게 된다.Nevertheless, the sum of the first and second parasitic capacitances Cgs1 and Cgs2 is equal to the total parasitic capacitance Ctot of FIG. 7A. That is, since the second parasitic capacitance Cgs2 decreases as the first parasitic capacitance Cgs1 increases, the sum of the first and second parasitic capacitances Cgs1 and Cgs2 is the total parasitic capacitance Ctot of FIG. 7A. Will be the same as

도 8은 종래와 본발명의 마스크 시프트에 따른 기생 캐패시턴스의 변동을 도시한 도면이다. 8 is a view showing variation of parasitic capacitance according to the mask shift of the prior art and the present invention.

도 8에 도시한 바와 같이, 종래의 박막트랜지스터(도 1)는 마스크의 시프트에 따라 기생 캐패시턴스가 커지든지 작아지든지 한다.As shown in Fig. 8, in the conventional thin film transistor (Fig. 1), the parasitic capacitance increases or decreases as the mask shifts.

이에 반해 실시예의 박막트랜지스터(도 3)는 마스크의 시프트에 관계없이 총 기생 캐패시턴스, 즉 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)의 합이 거의 일정하게 유지된다.In contrast, in the thin film transistor of FIG. 3, the total parasitic capacitance, that is, the sum of the first and second parasitic capacitances Cgs1 and Cgs2, remains substantially constant regardless of the shift of the mask.

따라서, 실시예의 박막트랜지스터는 마스크의 시프트에 관계없이 기생 캐패시턴스의 값이 일정하게 유지되므로, 이러한 기생 캐패시턴스을 고려하여 정보를 정확히 전달하거나 검출할 수 있다. Accordingly, the thin film transistor of the embodiment maintains the value of the parasitic capacitance regardless of the shift of the mask, so that the information can be accurately transmitted or detected in consideration of the parasitic capacitance.

도 4를 참고하면, 기판(10) 상에 제1 금속막이 형성되고 마스크 공정이 수행되어 게이트 전극(11)이 형성된다. 상기 게이트 전극(11)은 서로 평행하게 배치된 제1 및 제2 게이트 전극부들(11a, 11b)과 상기 제1 및 제2 게이트 전극부들(11a, 11b)이 연결된 게이트 연결부(11c)를 포함한다. Referring to FIG. 4, a first metal film is formed on a substrate 10 and a mask process is performed to form a gate electrode 11. The gate electrode 11 includes first and second gate electrode portions 11a and 11b disposed in parallel to each other and a gate connection portion 11c to which the first and second gate electrode portions 11a and 11b are connected. .

상기 게이트 전극(11) 상에 게이트 절연막(13)이 형성된다. 상기 게이트 절연막(13)은 SiNx나 SiOx와 같은 무기 물질로 형성될 수 있다. A gate insulating layer 13 is formed on the gate electrode 11. The gate insulating layer 13 may be formed of an inorganic material such as SiNx or SiOx.

상기 게이트 절연막(13) 상에 비정질 실리콘막과 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 상기 게이트 전극(11) 상에 활성층(15)과 오믹 콘택층(17)을 포함하는 반도체층(19)을 형성할 수 있다.An amorphous silicon film and a doped amorphous silicon film are sequentially formed on the gate insulating layer 13, and then a mask process is performed to include an active layer 15 and an ohmic contact layer 17 on the gate electrode 11. The semiconductor layer 19 can be formed.

상기 기판(10) 상에 제2 금속막이 형성되고 마스크 공정이 수행되어 소스 전극(21)과 드레인 전극(23)이 형성된다.A second metal film is formed on the substrate 10 and a mask process is performed to form a source electrode 21 and a drain electrode 23.

상기 소스 전극(21)은 상기 제1 게이트 전극부(11a)에 접하는 제1 측 영역(21a)과 상기 제2 게이트 전극부(11b)에 접하는 제2 측 영역(21b)을 포함할 수 있다.The source electrode 21 may include a first side area 21a in contact with the first gate electrode part 11a and a second side area 21b in contact with the second gate electrode part 11b.

상기 제1 측 영역(21a)은 상기 제1 게이트 전극부(11a)의 일부 영역에 오버랩되고, 상기 제2 측 영역(21b)은 상기 제2 게이트 전극부(11b)의 일부 영역에 오버랩될 수 있다. The first side region 21a may overlap a portion of the first gate electrode portion 11a, and the second side region 21b may overlap a portion of the second gate electrode portion 11b. have.

상기 제1 게이트 전극부(11a)와 상기 제1 측 영역(21a)에 의해 제1 기생 캐패시턴스(Cgs1)가 형성되고, 상기 제2 게이트 전극부(11b)와 상기 제2 측 영역(21b)에 의해 제2 기생 캐패시턴스(Cgs2)가 형성될 수 있다.A first parasitic capacitance Cgs1 is formed by the first gate electrode portion 11a and the first side region 21a, and is formed in the second gate electrode portion 11b and the second side region 21b. The second parasitic capacitance Cgs2 may be formed.

상기 제1 게이트 전극부(11a)와 상기 제1 측 영역(21a) 사이의 두께와 상기 제2 게이트 전극부(11a)와 상기 제2 측 영역(21b) 사이에 게재된 매질의 유전율이 동일한 경우, 상기 제1 기생 캐패시턴스(Cgs1)와 상기 제2 기생 캐패시턴스(Cgs2) 사이의 차이는 상기 제1 게이트 전극부(11a)와 상기 제1 측 영역(21a) 사이의 오버랩 면적(제1 오버랩 면적)과 상기 제2 게이트 전극부(11b)와 상기 제2 측 영역(21b) 사이의 오버랩 면적(제2 오버랩 면적) 사이의 차이에 의해서만 결정될 수 있다. When the thickness between the first gate electrode portion 11a and the first side region 21a is equal to the dielectric constant of the medium disposed between the second gate electrode portion 11a and the second side region 21b. The difference between the first parasitic capacitance Cgs1 and the second parasitic capacitance Cgs2 is an overlap area (first overlap area) between the first gate electrode part 11a and the first side area 21a. And the difference between the overlap area (second overlap area) between the second gate electrode part 11b and the second side area 21b.

상기 제1 오버랩 면적과 상기 제2 오버랩 면적이 동일한 경우, 상기 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)은 서로 동일한 값을 가질 수 있다. 상기 제1 오버랩 면적과 상기 제2 오버랩 면적이 동일하지 않은 경우, 상기 제1 및 제2 기생 캐패시턴스들(Cgs1, Cgs2)은 서로 상이한 값을 가질 수 있다. When the first overlap area and the second overlap area are the same, the first and second parasitic capacitances Cgs1 and Cgs2 may have the same value. When the first overlap area and the second overlap area are not the same, the first and second parasitic capacitances Cgs1 and Cgs2 may have different values.

하지만, 제1 오버랩 면적이 커지는 만큼 제2 오버랩 면적은 작아지거나 또는 제2 오버랩 면적이 커지는 만큼 제1 오버랩 면적이 작아지므로, 상기 제1 및 제2 기생캐패시턴스들(Cgs1, Cgs2)의 합, 즉 총 기생 캐패시턴스(Ctot)는 상기 제1 및 제2 오버랩 면적들이 동일한 경우의 총 기생 캐패시턴스(Ctot)와 동일하게 된다.However, since the first overlap area becomes smaller as the first overlap area becomes larger or the second overlap area becomes larger, the sum of the first and second parasitic capacitances Cgs1 and Cgs2, that is, The total parasitic capacitance Ctot becomes equal to the total parasitic capacitance Ctot when the first and second overlap areas are the same.

따라서, 실시예에 따른 박막트랜지스터는 마스크가 시프트되더라도 마스크가 시프트되지 않을 때의 기생 캐패시턴스와 동일한 기생 캐패시턴스를 얻을 수 있다. 그러므로, 실시예에 따른 박막트랜지스터는 정보를 정확하게 전달하거나 검출할 수 있다. Therefore, the thin film transistor according to the embodiment can obtain the parasitic capacitance that is the same as the parasitic capacitance when the mask is not shifted even if the mask is shifted. Therefore, the thin film transistor according to the embodiment can accurately transmit or detect information.

이상의 실시예에서는 하나의 소스 전극과 2개의 드레인 전극부들을 설명하고 있지만, 이에 대해서는 한정하지 않는다. 즉, 2개 이상의 소스 전극부들과 소스 전극부들보다 하나 더 많은 드레인 전극부들을 갖는 박막트랜지터가 사용될 수도 있다. 이러한 경우, 게이트 전극부들은 상기 드레인 전극부들만큼 구비될 수 있다. In the above embodiment, one source electrode and two drain electrode portions are described, but the embodiment is not limited thereto. That is, a thin film transistor having two or more source electrode portions and one or more drain electrode portions than the source electrode portions may be used. In this case, gate electrode parts may be provided as much as the drain electrode parts.

도 9는 실시예에 따른 엑스레이 검출기를 도시한 평면도이고, 도 10은 도 9의 엑스레이 검출기를 C-C'라인을 따라 절단한 단면도이다.FIG. 9 is a plan view illustrating an X-ray detector according to an embodiment, and FIG. 10 is a cross-sectional view of the X-ray detector of FIG. 9 taken along the line CC ′.

도 9를 참고하면, 실시예에 따른 엑스레이 검출기(100)는 교차 배열되어 화소 영역을 정의하는 게이트 라인(102)과 리드아웃 라인(124)과, 상기 화소 영역에 배치되어 있는 포토다이오드와, 상기 게이트 라인(102)과 리드아웃 라인(124)의 교차 영역에 배치되어 있는 박막트랜지스터(50)와, 상기 게이트 라인(102)과 교차하면서 상기 리드아웃 라인(124)과 평행하게 배치되어 있는 전원 라인(126)을 포함한다.Referring to FIG. 9, an X-ray detector 100 according to an exemplary embodiment may include a gate line 102 and a lead-out line 124 that cross-arrange to define a pixel region, a photodiode disposed in the pixel region, and A thin film transistor 50 disposed at an intersection of the gate line 102 and the lead-out line 124, and a power line arranged to be parallel to the lead-out line 124 while crossing the gate line 102. 126.

상기 포토다이오드는 제1 전극(110), 광도전층 및 제2 전극(114)을 포함한다. 상기 광도전층은 엑스레이의 조사 선량에 비례하는 전하를 생성할 수 있다. 상기 포토다이오드는 상기 생성된 전하에 상응하는 전기적인 신호를 생성할 수 있다. 따라서, 상기 박막트랜지스터(50)의 제어에 의해 상기 전기적인 신호가 리드아웃 라인(124)을 통해 검출될 수 잇다.The photodiode includes a first electrode 110, a photoconductive layer and a second electrode 114. The photoconductive layer may generate a charge proportional to the irradiation dose of the X-rays. The photodiode may generate an electrical signal corresponding to the generated charge. Therefore, the electrical signal may be detected through the readout line 124 by the control of the thin film transistor 50.

상기 박막트랜지스터(50)는 소스 전극과 드레인 전극을 형성하기 위한 마스크가 좌우 방향 또는 상하 방향으로 시프트하더라도 기생 캐패시턴스가 일정하게 유지될 수 있다. 따라서, 상기 박막트랜지스터(50)에 의해 정보의 추가적인 손실을 방지함으로써, 정보를 정확히 검출하도록 한다.In the thin film transistor 50, the parasitic capacitance may be maintained even if the mask for forming the source electrode and the drain electrode is shifted in the horizontal direction or the vertical direction. Therefore, by preventing the additional loss of information by the thin film transistor 50, it is possible to accurately detect the information.

상기 박막트랜지스터(50)의 게이트 전극은 상기 게이트 라인(102)으로부터 연장 형성될 수 있다. 상기 박막트랜지스터(50)의 소스 전극은 제2 콘택홀(120)을 통해 상기 리드아웃 라인(124)과 전기적으로 연결될 수 있다. 상기 박막트랜지스터(50)의 드레인 전극은 제1 콘택홀(106)을 통해 상기 포토다이오드의 제1 전극(110)에 전기적으로 연결될 수 있다. The gate electrode of the thin film transistor 50 may extend from the gate line 102. The source electrode of the thin film transistor 50 may be electrically connected to the lead-out line 124 through the second contact hole 120. The drain electrode of the thin film transistor 50 may be electrically connected to the first electrode 110 of the photodiode through the first contact hole 106.

상기 전원 라인(126)은 상기 포토다이오드, 구체적으로 상기 제2 전극(114)에 오버랩되도록 배치될 수 있다. 상기 전원 라인(126)은 상기 리드아웃 라인(124)과 평행하게 배치되는 한편, 상기 포토다이오드를 가로질러 배치될 수 있다. 상기 전원 라인(126)은 상기 포토다이오드의 일부 영역에서 상기 제2 전극(114)에 전기적으로 연결될 수 있다. The power line 126 may be disposed to overlap the photodiode, specifically, the second electrode 114. The power line 126 may be disposed in parallel with the lead-out line 124, and may be disposed across the photodiode. The power line 126 may be electrically connected to the second electrode 114 in a portion of the photodiode.

또한, 전원라인(126)은 상기 게이트 라인과 교차하면서, 상기 리드아웃 라인과 평행하게 배치되고, 게이트 절연막(13), 제1 층간절연막(104) 및 상기 포토다이오드(116)에 오버랩될 수 있다. In addition, the power line 126 may cross the gate line and may be disposed in parallel with the lead-out line, and may overlap the gate insulating layer 13, the first interlayer insulating layer 104, and the photodiode 116. .

또한, 리드아웃 라인(124)은 폭은 크기에 따라 리드아웃 라인의 제1 폭부(124a), 리드아웃 라인의 제2 폭부(124b) 및 리드아웃 라인의 연결부(124c)를 포함하고, 상기 리드아웃 라인의 제1 폭부(124a)는 상기 리드아웃 라인의 제2 폭부(124b)에 비하여 폭이 좁고, 상기 리드아웃 라인의 연결부(124c)는 상기 리드아웃 라인의 제1 폭부(124a)와 상기 리드아웃 라인의 제2 폭부(124b)를 연결하고, 상기 리드아웃 라인(124)은 리드아웃 라인의 제1 폭부(124a), 상기 리드아웃 라인 연결부(124c), 상기 리드아웃 라인의 제2 폭부(124b), 상기 리드아웃 라인의 연결부(124c) 및 상기 리드아웃 라인의 제1 폭부(124a) 순으로 형성된다. In addition, the lead-out line 124 may include a first width portion 124a of the lead-out line, a second width portion 124b of the lead-out line, and a connecting portion 124c of the lead-out line, depending on the width thereof. The first width portion 124a of the outline is narrower than the second width portion 124b of the leadout line, and the connecting portion 124c of the leadout line is formed with the first width portion 124a of the leadout line. The second width portion 124b of the lead-out line is connected, and the lead-out line 124 is the first width portion 124a of the lead-out line, the lead-out line connection portion 124c, and the second width portion of the lead-out line. 124b, the connecting portion 124c of the lead-out line and the first width portion 124a of the lead-out line are formed in this order.

또한, 리드아웃 라인(124)의 상기 리드아웃 라인의 제2 폭부(124b)는 제2 콘택홀(120)을 통해 상기 박막트랜지스터의 상기 소스 전극에 전기적으로 연결된다. In addition, the second width portion 124b of the lead-out line 124 is electrically connected to the source electrode of the thin film transistor through the second contact hole 120.

또한, 리드아웃 라인(124)의 상기 리드아웃 라인의 제1 폭부는 상기 게이트 라인과 교차될 수 있다. In addition, a first width portion of the lead-out line of the lead-out line 124 may cross the gate line.

또한, 전원라인(126)은 폭은 크기에 따라 전원라인의 제1 폭부(126a), 전원라인의 제2 폭부(126b) 및 전원라인의 연결부(126c)를 포함하고, 상기 전원라인의 제1 폭부(126a)는 상기 전원라인의 제2 폭부(126b)에 비하여 폭이 좁고, 상기 전원라인의 연결부(126c)는 상기 전원라인의 제1 폭부(126a)와 상기 전원라인의 제2 폭부(126b)를 연결하고, 상기 전원라인(126)은 상기 전원라인의 제1 폭부(126a), 상기 전원라인의 연결부(126c), 상기 전원라인의 제2 폭부(126b), 상기 전원라인의 연결부(126c) 및 상기 전원라인의 제1 폭부(126a) 순으로 연장되도록 형성될 수 있다. In addition, the power line 126 includes a first width portion 126a of the power line, a second width portion 126b of the power line, and a connection portion 126c of the power line, depending on the width thereof, and includes a first width portion of the power line. The width portion 126a is narrower than the second width portion 126b of the power line, and the connection portion 126c of the power line is the first width portion 126a of the power line and the second width portion 126b of the power line. ), The power line 126 is connected to the first width portion 126a of the power line, the connection portion 126c of the power line, the second width portion 126b of the power line, and the connection portion 126c of the power line. ) And the first width portion 126a of the power line.

또한, 전원라인(126)의 상기 전원라인의 제1 폭부(126a)는 상기 게이트 라인(102)과 교차되고, 상기 게이트 라인은 폭은 크기에 따라 게이트 라인의 제1 폭부(102a), 게이트 라인의 제2 폭부(102b) 및 게이트 라인의 연결부(102c)를 포함하고, 상기 게이트 라인의 제1 폭부(102a)는 상기 게이트 라인의 제2 폭부(102b)에 비하여 폭이 좁고, 상기 게이트 라인의 연결부(102c)는 상기 게이트 라인의 제1 폭부(102a)와 상기 게이트 라인의 제2 폭부(102b)를 연결하고, 상기 전원라인(126)의 상기 전원라인의 제1 폭부(126a)는 상기 게이트 라인(102)의 상기 게이트 라인의 제1 폭부(102a)와 교차될 수 있다. In addition, the first width portion 126a of the power line of the power line 126 intersects with the gate line 102, and the gate line has a first width portion 102a of the gate line and a gate line according to a width thereof. A second width portion 102b of the gate line and a connection portion 102c of the gate line, wherein the first width portion 102a of the gate line is narrower than the second width portion 102b of the gate line, The connecting portion 102c connects the first width portion 102a of the gate line and the second width portion 102b of the gate line, and the first width portion 126a of the power line of the power line 126 is the gate. Intersect the first width portion 102a of the gate line of the line 102.

또한, 전원라인의 제1 폭부(126a)는 게이트 라인의 제1 폭부(102a)와 교차될 수 있다.In addition, the first width portion 126a of the power line may cross the first width portion 102a of the gate line.

또한, 전원라인의 제1 폭부(126a)와 상기 게이트 라인(102)은 상기 화소 영역 밖에서 교차된다.In addition, the first width portion 126a of the power line and the gate line 102 intersect outside the pixel area.

또한, 상기 게이트 라인은 상기 게이트 라인의 제3 폭부(102d)를 포함하고, 상기 게이트 라인의 제3 폭부(102d)는 리드아웃 라인의 제1 폭부(124a)와 교차된다.In addition, the gate line includes a third width portion 102d of the gate line, and the third width portion 102d of the gate line intersects with the first width portion 124a of the readout line.

또한, 게이트 라인의 제1 폭부(102a)는 게이트 라인의 제3 폭부(102d)에 비하여 폭이 좁게 형성된다.Further, the first width portion 102a of the gate line is formed to have a smaller width than the third width portion 102d of the gate line.

또한, 상기 전원라인의 제1 폭부(126a)는 상기 리드아웃 라인의 제1 폭부(124a)에 비하여 폭이 좁게 형성된다.In addition, the first width portion 126a of the power line is formed to have a smaller width than the first width portion 124a of the lead-out line.

도 10을 참고하면, 기판(10) 상에 제1 금속막이 증착되고, 마스크 공정이 진행되어 게이트 라인과 게이트 전극(11)이 형성될 수 있다. Referring to FIG. 10, a first metal film may be deposited on the substrate 10, and a mask process may be performed to form a gate line and a gate electrode 11.

상기 기판(10)의 전 영역 상에 게이트 절연막(13)이 형성되고, 이어서 비정실 실리콘막과 도핑된 비정질 실리콘막이 순차적으로 형성된 다음, 마스크 공정이 수행되어 상기 게이트 전극(11)에 대응하는 상기 게이트 절연막(13) 상에 활성층(15)과 오믹 콘택층(17)을 포함하는 반도체층(19)이 형성될 수 있다. A gate insulating layer 13 is formed on the entire region of the substrate 10, and then an amorphous silicon film and a doped amorphous silicon film are sequentially formed, and then a mask process is performed to correspond to the gate electrode 11. The semiconductor layer 19 including the active layer 15 and the ohmic contact layer 17 may be formed on the gate insulating layer 13.

상기 게이트 절연막(13)은 무기 절연 물질이나 유기 절연 물질로 형성될 수 있다. The gate insulating layer 13 may be formed of an inorganic insulating material or an organic insulating material.

상기 기판(10) 상에 제2 금속막이 형성되고, 마스크 공정이 수행되어, 소스 전극(21)과 드레인 전극이 형성될 수 있다. 상기 드레인 전극은 제1 및 제2 드레인 전극부들(23a, 23b)과 상기 제1 및 제2 드레인 전극부들(23a, 23b)을 전기적으로 연결하는 드레인 연결부(23c)를 포함할 수 있다.A second metal film may be formed on the substrate 10, and a mask process may be performed to form a source electrode 21 and a drain electrode. The drain electrode may include first and second drain electrode parts 23a and 23b and a drain connection part 23c that electrically connects the first and second drain electrode parts 23a and 23b.

상기 기판(10)의 전 영역 상에 제1 층간절연막(104)이 형성되고, 상기 드레인 전극이 노출되도록 상기 제1 층간절연막(104)이 관통되어 형성된 제1 콘택홀(106)이 형성될 수 있다. A first interlayer insulating film 104 may be formed on the entire region of the substrate 10, and a first contact hole 106 may be formed through the first interlayer insulating film 104 to expose the drain electrode. have.

상기 제1 층간절연막(104)은 무기 절연 물질이나 유기 절연 물질로 형성될 수 있다. The first interlayer insulating film 104 may be formed of an inorganic insulating material or an organic insulating material.

상기 기판(10) 상에 제3 금속막이 형성되고, 마스크 공정이 수행되어 상기 화소 영역 상에 제1 전극(110)이 형성될 수 있다. 상기 제1 전극(110)은 상기 제1 콘택홀(106)을 통해 상기 드레인 전극과 전기적으로 연결될 수 있다. A third metal film may be formed on the substrate 10, and a mask process may be performed to form a first electrode 110 on the pixel area. The first electrode 110 may be electrically connected to the drain electrode through the first contact hole 106.

상기 기판(10) 상에 광도전 물질이 형성된 다음, 마스크 공정이 수행되어 상기 제1 전극(110)에 접하는 광도전층(112)이 형성될 수 있다. 상기 광도전층(112)은 상기 제1 전극(110)과 동일한 면적을 갖거나 적은 면적을 가질 수 있다. After the photoconductive material is formed on the substrate 10, a mask process may be performed to form the photoconductive layer 112 in contact with the first electrode 110. The photoconductive layer 112 may have an area equal to or less than that of the first electrode 110.

상기 기판(10) 상에 투명 도전막이 형성된 다음, 마스크 공정이 수행되어 상기 광도전층(112)에 접하는 제2 전극(114)이 형성될 수 있다. 상기 제2 전극(114)은 상기 광도전층(112)과 동일한 면적을 갖거나 적은 면적을 가질 수 있다. 상기 투명 도전막은 ITO, IZO, ITZO 등을 포함할 수 있다.After the transparent conductive film is formed on the substrate 10, a mask process may be performed to form a second electrode 114 in contact with the photoconductive layer 112. The second electrode 114 may have an area equal to or less than that of the photoconductive layer 112. The transparent conductive film may include ITO, IZO, ITZO, or the like.

상기 제1 전극(110), 상기 광도전층(112) 및 상기 제2 전극(114)에 의해 포토다이오드(116)가 형성될 수 있다.The photodiode 116 may be formed by the first electrode 110, the photoconductive layer 112, and the second electrode 114.

상기 기판(10)의 전 영역 상에 제2 층간절연막(118)이 형성되고, 마스크 공정이 수행되어 제2 및 제3 콘택홀들(120, 122)이 형성될 수 있다. 상기 제2 콘택홀(120)은 상기 소스 전극(21)이 노출되도록 상기 제2 층간절연막(118)이 관통되어 형성될 수 있다. 상기 제3 콘택홀(122)은 상기 제2 전극(114)이 노출되도록 상기 제2 층간절연막(118)이 관통되어 형성될 수 있다. A second interlayer insulating layer 118 may be formed on the entire area of the substrate 10, and a mask process may be performed to form second and third contact holes 120 and 122. The second contact hole 120 may be formed through the second interlayer insulating layer 118 to expose the source electrode 21. The third contact hole 122 may be formed by penetrating the second interlayer insulating layer 118 to expose the second electrode 114.

상기 제3 콘택홀(122)은 상기 전원라인의 제1 폭부(126a) 보다 크게 형성될 수 있다.The third contact hole 122 may be formed larger than the first width portion 126a of the power line.

상기 제2 층간절연막(118)은 무기 절연 물질이나 유기 절연 물질로 형성될 수 있다. The second interlayer insulating film 118 may be formed of an inorganic insulating material or an organic insulating material.

한편, 상기 제2 전극(114)의 전 영역 상에 제2 층간절연막(118)이 제거되어, 상기 제2 전극(114)의 전 영역이 노출될 수도 있다. 이러한 경우, 상기 제3 콘택홀(122) 또한 상기 제2 전극(114) 상에 형성되므로, 상기 제3 콘택홀(122) 주변의 일정 영역의 제2 층간절연막(118)은 남게 된다. 따라서, 상기 제2 전극(114)의 전 영역은 오픈되고, 상기 제3 콘택홀(122)에 의해서 상기 제2 전극(114)은 오픈될 수 있다. 이러한 경우, 상기 제2 전극(114) 상의 제2 층간절연막(118)은 그 위에 나중에 전원 라인(126)이 형성되도록 상기 제2 전극(114)을 세로 방향으로 가로지르도록 형성될 수 있다. Meanwhile, the second interlayer insulating film 118 may be removed on the entire area of the second electrode 114 to expose the entire area of the second electrode 114. In this case, since the third contact hole 122 is also formed on the second electrode 114, the second interlayer insulating film 118 in a predetermined region around the third contact hole 122 remains. Accordingly, the entire area of the second electrode 114 may be opened, and the second electrode 114 may be opened by the third contact hole 122. In this case, the second interlayer insulating film 118 on the second electrode 114 may be formed to traverse the second electrode 114 in the vertical direction so that the power line 126 is later formed thereon.

상기 기판(10) 상에 제4 금속막이 형성되고, 마스크 공정이 수행되어 리드아웃 라인(124)과 전원 라인(126)이 형성될 수 있다. A fourth metal film may be formed on the substrate 10, and a mask process may be performed to form lead-out lines 124 and a power line 126.

상기 리드아웃 라인(124)은 상기 제2 콘택홀(120)을 통해 상기 소스 전극(21)에 전기적으로 연결되고, 상기 전원 라인(126)은 상기 제3 콘택홀(122)을 통해 상기 제2 전극(114)에 전기적으로 연결될 수 있다. The lead-out line 124 is electrically connected to the source electrode 21 through the second contact hole 120, and the power line 126 is connected to the second through the third contact hole 122. It may be electrically connected to the electrode 114.

즉, 상기 전원 라인(126)은 상기 포토다이오드(116)를 덮는 절연막인 제2 층간절연막(118)상에 배치되고, 상기 포토다이오드(116)는 상기 전원라인과 상기 포토다이오드 사이의 상기 제2 층간절연막(118)을 관통하는 제3 콘택홀(122)을 통해 상기 전원라인에 연결된다.That is, the power line 126 is disposed on the second interlayer insulating film 118, which is an insulating film covering the photodiode 116, and the photodiode 116 is disposed between the power line and the photodiode. It is connected to the power line through a third contact hole 122 penetrating the interlayer insulating film 118.

상기 기판(10)의 전 영역 상에 보호막(128)이 형성될 수 있다. 상기 보호막(128)은 무기 절연 물질이나 유기 절연 물질로 형성될 수 있다. The passivation layer 128 may be formed on the entire area of the substrate 10. The passivation layer 128 may be formed of an inorganic insulating material or an organic insulating material.

따라서, 실시예의 엑스레이 검출기(100)는 전원 라인(126)에 전원이 공급된 후, 엑스레이가 조사되면 포토다이오드(116)의 광도전층(112)에서 엑스레이의 조사 선량에 비례하는 전하들이 생성되고, 이러한 전하들은 전기적인 신호로 변환되어 도시되지 않은 캐패시터에 저장될 수 있다. 상기 박막트랜지스터(50)의 스위칭에 의해 상기 전기적인 신호는 리드아웃 라인(124)을 통해 검출될 수 있다.Therefore, in the X-ray detector 100 of the embodiment, after power is supplied to the power line 126, when X-rays are irradiated, charges are generated in the photoconductive layer 112 of the photodiode 116 in proportion to the irradiation dose of the X-rays, These charges can be converted into electrical signals and stored in a capacitor, not shown. The electrical signal may be detected through the readout line 124 by switching the thin film transistor 50.

도 11은 실시에에 따른 액정표시장치를 도시한 평면도이고, 도 12는 도 11의 액정표시장치를 D-D'라인을 따라 절단한 단면도이다.FIG. 11 is a plan view illustrating a liquid crystal display according to an exemplary embodiment, and FIG. 12 is a cross-sectional view of the liquid crystal display of FIG. 11 taken along the line D-D '.

도 11을 참고하면, 실시예에 따른 액정표시장치(200)는 게이트 라인(202)과 데이터 라인(204)이 교차되어 화소 영역이 정의된다. 상기 화소 영역에는 박막트랜지스터(50)와 화소 전극(210)이 배치될 수 있다.Referring to FIG. 11, in the liquid crystal display 200 according to the exemplary embodiment, a pixel area is defined by crossing a gate line 202 and a data line 204. The thin film transistor 50 and the pixel electrode 210 may be disposed in the pixel region.

상기 박막트랜지스터(50)가 상기 게이트 라인(202), 상기 데이터 라인(204) 및 화소 전극(210)에 전기적으로 연결될 수 있다. The thin film transistor 50 may be electrically connected to the gate line 202, the data line 204, and the pixel electrode 210.

상기 게이트 라인(202)으로 공급된 게이트 신호에 의해 상기 박막트랜지스터(50)가 스위칭되고, 상기 데이터 라인(204)으로 공급된 데이터 전압이 상기 박막트랜지스터(50)를 경유하여 상기 화소 전극(210)으로 인가될 수 있다. The thin film transistor 50 is switched by the gate signal supplied to the gate line 202, and the data voltage supplied to the data line 204 is passed through the thin film transistor 50 to the pixel electrode 210. Can be applied.

상기 화소 전극(210)의 일부 영역은 전 단의 게이트 라인(202)과 오버랩되어, 데이터 전압을 1 프레임동안 저장할 수 있는 스토리지 캐패시터가 형성될 수 있다. A portion of the pixel electrode 210 overlaps the gate line 202 of the previous stage, so that a storage capacitor capable of storing the data voltage for one frame may be formed.

도 12를 참고하면, 기판(10) 상에 제1 금속막이 형성되고, 마스크 공정이 수행되어 게이트 라인과 게이트 전극(11)이 형성될 수 있다. 도시하지는 않았지만, 게이트 라인의 끝단에 게이트 패드 전극이 형성될 수 있다.Referring to FIG. 12, a first metal film may be formed on the substrate 10, and a mask process may be performed to form a gate line and a gate electrode 11. Although not shown, a gate pad electrode may be formed at an end of the gate line.

상기 게이트 전극(11)은 상기 게이트 라인으로부터 연장 형성될 수 있다. The gate electrode 11 may extend from the gate line.

상기 기판(10)의 전 영역 상에 게이트 절연막(13)이 형성되고, 이어서 비정질 실리콘막과 도핑된 비정질 실리콘막이 순차적으로 형성되고, 마스크 공정이 수행되어 활성층(15)과 오믹 콘택층(17)을 포함하는 반도체층(19)이 형성될 수 있다.The gate insulating layer 13 is formed on the entire region of the substrate 10, and then an amorphous silicon film and a doped amorphous silicon film are sequentially formed, and a mask process is performed to form the active layer 15 and the ohmic contact layer 17. A semiconductor layer 19 may be formed.

상기 게이트 절연막(13)은 무기 절연 물질이나 유기 절연 물질일 수 있다.The gate insulating layer 13 may be an inorganic insulating material or an organic insulating material.

상기 기판(10) 상에 제2 금속막이 형성되고, 마스크 공정이 수행되어 데이터 라인, 소스 전극(21) 및 드레인 전극이 형성될 수 있다. 상기 드레인 전극은 제1 및 제2 드레인 전극부들(23a, 23b)와 상기 제1 및 제2 드레인 전극부들(23a, 23b)에 전기적으로 연결된 드레인 연결부(23c)를 포함할 수 있다. A second metal film may be formed on the substrate 10, and a mask process may be performed to form a data line, a source electrode 21, and a drain electrode. The drain electrode may include first and second drain electrode parts 23a and 23b and a drain connection part 23c electrically connected to the first and second drain electrode parts 23a and 23b.

도시하지는 않았지만, 상기 데이터 라인의 끝단에 데이터 패드 전극이 형성될 수 있다. Although not shown, a data pad electrode may be formed at the end of the data line.

상기 소스 전극(21)은 상기 데이터 라인으로부터 연장 형성될 수 있다. The source electrode 21 may extend from the data line.

상기 기판(10) 상에 보호막(206)이 형성되고, 상기 드레인 전극이 노출되도록 상기 보호막(206)이 관통하여 형성된 드레인 콘택홀(208)이 형성될 수 있다. 도시하지는 않았지만, 상기 게이트 패드 전극이 노출된 게이트 콘택홀과 데이터 패드 전극이 노출된 데이터 콘택홀이 형성될 수 있다. A passivation layer 206 may be formed on the substrate 10, and a drain contact hole 208 formed through the passivation layer 206 may be formed to expose the drain electrode. Although not illustrated, a gate contact hole exposing the gate pad electrode and a data contact hole exposing the data pad electrode may be formed.

상기 보호막(206)은 무기 절연 물질이나 유기 절연 물질일 수 있다.The passivation layer 206 may be an inorganic insulating material or an organic insulating material.

상기 기판(10) 상에 투명 도전막이 형성되고, 마스크 공정이 수행되어 화소 전극(210)이 형성될 수 있다. 상기 투명 도전막은 ITO, IZO, ITZO일 수 있다.A transparent conductive film may be formed on the substrate 10, and a mask process may be performed to form the pixel electrode 210. The transparent conductive film may be ITO, IZO, or ITZO.

상기 화소 전극(210)은 상기 드레인 콘택홀(208)을 통해 상기 드레인 전극에 전기적으로 연결될 수 있다.The pixel electrode 210 may be electrically connected to the drain electrode through the drain contact hole 208.

도시하지는 않았지만, 상기 게이트 콘택홀을 통해 상기 게이트 패드 전극과 전기적으로 연결된 게이트 콘택 전극과 상기 데이터 콘택홀을 통해 상기 데이터 패드 전극과 전기적으로 연결된 데이터 콘택 전극이 형성될 수 있다.Although not shown, a gate contact electrode electrically connected to the gate pad electrode through the gate contact hole and a data contact electrode electrically connected to the data pad electrode through the data contact hole may be formed.

이상과 같이, 실시예에 따른 박막트랜지스터(50)는 공정 중에 마스크가 시프트되더라도 기생 캐패시터가 일정하게 유지되게 되므로, 박막트랜지스터(50)의 품질이 우수하고 박막트랜지스터의 제조 불량이 발생되지 않게 된다.As described above, the thin film transistor 50 according to the embodiment maintains a constant parasitic capacitor even if the mask is shifted during the process, so that the quality of the thin film transistor 50 is excellent and the manufacturing defect of the thin film transistor is not generated.

아울러, 이러한 박막트랜지스터(50)가 엑스레이 검출기(100)나 액정표시장치(200), 유기전계발광 표시장치 또는 전기영동 표시장치와 같은 표시장치에 적용되는 경우, 정보의 정확한 검출 또는 전달이 가능할 수 있다. In addition, when the thin film transistor 50 is applied to a display device such as the X-ray detector 100, the liquid crystal display 200, an organic light emitting display, or an electrophoretic display, accurate detection or transmission of information may be possible. have.

10: 기판 11: 게이트 전극
11a, 11b; 게이트 전극부 11c: 게이트 연결부
13: 게이트 절연막 15: 활성층
17: 오믹 콘택층 19: 반도체층
21: 소스 전극 21a: 제1 측 영역
21b: 제2 측 영역 23: 드레인 전극
23a, 23b: 드레인 전극부 23c: 드레인 연결부
50: 박막트랜지스터 100: 엑스레이 검출기
102: 게이트 라인 104: 제1 층간 절연막
106: 제1 콘택홀 110: 제1 전극
112: 광 도전체층 114: 제2 전극
116: 포토 다이오드 118: 제2 층간 절연막
120: 제2 콘택홀 122: 제3 콘택홀
124: 리드아웃 라인 126: 전원 라인
128: 보호막 200: 액정표시장치
202: 게이트 라인 204: 데이터 라인
206: 보호막 208: 드레인 콘택홀
210: 화소 전극10: substrate 11: gate electrode
11a, 11b; Gate electrode portion 11c: gate connection portion
13: gate insulating film 15: active layer
17: ohmic contact layer 19: semiconductor layer
21: source electrode 21a: first side region
21b: second side region 23: drain electrode
23a, 23b: drain electrode portion 23c: drain connection portion
50: thin film transistor 100: X-ray detector
102: gate line 104: first interlayer insulating film
106: first contact hole 110: first electrode
112: optical conductor layer 114: second electrode
116: photodiode 118: second interlayer insulating film
120: second contact hole 122: third contact hole
124: lead-out line 126: power line
128: protective film 200: liquid crystal display device
202: gate line 204: data line
206: protective film 208: drain contact hole
210: pixel electrode

Claims (7)

기판;
상기 기판 상에 화소 영역을 정의하기 위해 교차하는 게이트 라인과 리드아웃 라인;
상기 게이트 라인과 교차하면서, 상기 화소 영역의 적어도 일부와 중첩되고 상기 리드아웃 라인과 평행하게 배치되는 전원라인;
상기 화소 영역에 배치된 포토다이오드; 및
상기 리드아웃 라인이 연결된 소스전극과, 상기 포토다이오드가 연결된 드레인 전극과, 상기 게이트 라인에 전기적으로 연결된 게이트 전극을 포함하는 박막트랜지스터를 포함하고,
상기 전원라인은 상기 포토다이오드 상에 배치되고,
상기 포토다이오드와 상기 전원라인은 상기 포토다이오드 상에 위치한 절연막을 관통하는 콘택홀을 통해 전기적으로 연결되고,
상기 게이트 전극은 게이트 전극부들을 포함하고,
상기 소스 전극은 상기 게이트 전극부들 사이의 영역 상에 배치되고,
상기 드레인 전극은 상기 게이트 전극부들 상에 배치된 적어도 하나 이상의 드레인 전극부들을 포함하고,,
상기 소스 전극은,
상기 게이트 전극부들 중 제1 게이트 전극부 상에 적어도 일부가 오버랩되는 제1 측 영역과
상기 게이트 전극부들 중 제2 게이트 전극부 상에 적어도 일부가 오버랩되는 제2 측 영역을 포함하고,
상기 제1 측 영역과 상기 제1 게이트 전극부 사이에 제1 기생 캐패시턴스가 구성되고,
상기 제2 측 영역과 상기 제2 게이트 전극부 사이에 제2 기생 캐패시턴스가 구성되고,
상기 제1 기생 캐패시턴스와 상기 제2 기생 캐패시턴스는 병렬로 연결되고,
상기 전원라인은 전원라인의 제1 폭부, 상기 전원라인의 제1 폭부에 비하여 폭이 넓은 전원라인의 제2 폭부 및 상기 전원라인의 제1 폭부와 상기 전원라인의 제2 폭부를 연결하는 전원라인의 연결부를 포함하고,
상기 전원라인은 상기 전원라인의 제1 폭부, 상기 전원라인의 연결부, 상기 상기 전원라인의 제2 폭부, 상기 전원라인의 연결부 및 상기 전원라인의 제1 폭부 순으로 연장되도록 형성되고,
상기 게이트라인은 게이트라인의 제1 폭부, 상기 게이트라인의 제1 폭부에 비하여 폭이 넓은 게이트라인의 제2 폭부 및 상기 게이트라인의 제1 폭부와 상기 게이트라인의 제2 폭부를 연결하는 게이트라인의 연결부를 포함하고,
상기 전원라인의 제1 폭부는 상기 게이트 라인의 제1 폭부와 교차되는
엑스레이 검출기.
Board;
Gate lines and lead-out lines intersecting to define pixel areas on the substrate;
A power supply line crossing the gate line and overlapping at least a portion of the pixel area and disposed in parallel with the lead-out line;
A photodiode disposed in the pixel region; And
A thin film transistor including a source electrode connected to the lead-out line, a drain electrode connected to the photodiode, and a gate electrode electrically connected to the gate line;
The power line is disposed on the photodiode,
The photodiode and the power line are electrically connected to each other through a contact hole penetrating through an insulating layer on the photodiode.
The gate electrode includes gate electrode portions,
The source electrode is disposed on an area between the gate electrode portions,
The drain electrode includes at least one drain electrode portion disposed on the gate electrode portions,
The source electrode,
A first side region overlapping at least a portion of the gate electrode portions on a first gate electrode portion;
A second side region overlapping at least a portion of a second gate electrode portion among the gate electrode portions,
A first parasitic capacitance is formed between the first side region and the first gate electrode portion,
A second parasitic capacitance is configured between the second side region and the second gate electrode portion,
The first parasitic capacitance and the second parasitic capacitance are connected in parallel,
The power line includes a first width portion of a power line, a second width portion of a power line wider than the first width portion of the power line, and a power line connecting the first width portion of the power line and the second width portion of the power line. Including the connection of
The power line is formed to extend in the order of the first width portion of the power line, the connection portion of the power line, the second width portion of the power line, the connection portion of the power line and the first width portion of the power line,
The gate line may include a first width portion of the gate line, a second width portion of the gate line wider than the first width portion of the gate line, and a gate line connecting the first width portion of the gate line and the second width portion of the gate line. Including the connection of
The first width portion of the power line crosses the first width portion of the gate line.
X-ray detector.
제 1 항에 있어서,
상기 리드아웃 라인은 리드아웃 라인의 제1 폭부, 상기 리드아웃 라인의 제1 폭부에 비하여 폭이 넓은 리드아웃 라인의 제2 폭부 및 상기 리드아웃 라인의 제1 폭부와 상기 리드아웃 라인의 제2 폭부를 연결하는 리드아웃 라인의 연결부를 포함하고,
상기 리드아웃 라인은 상기 리드아웃 라인의 제1 폭부, 상기 리드아웃 라인의 연결부, 상기 리드아웃 라인의 제2 폭부, 상기 리드아웃 라인의 연결부 및 상기 리드아웃의 제1 폭부 순으로 형성되고,
상기 게이트 라인은 상기 게이트 라인의 제3 폭부를 더 포함하고, 상기 게이트 라인의 제3 폭부는 상기 리드아웃의 라인의 제1 폭부와 교차되고,
상기 게이트 라인의 제1 폭부는 상기 게이트 라인의 제3 폭부에 비하여 폭이 좁고,
상기 게이트 라인의 제3 폭부는 상기 게이트 라인의 제2 폭부에 비하여 폭이 좁은
엑스레이 검출기.
The method of claim 1,
The lead-out line may include a first width portion of the lead-out line, a second width portion of the lead-out line that is wider than the first width portion of the lead-out line, and a first width portion of the lead-out line and the second width of the lead-out line. A connecting portion of the lead-out line connecting the width portion,
The lead-out line is formed in order of the first width portion of the lead-out line, the connecting portion of the lead-out line, the second width portion of the lead-out line, the connecting portion of the lead-out line, and the first width portion of the lead-out line,
The gate line further includes a third width portion of the gate line, the third width portion of the gate line intersects with a first width portion of the line of the readout,
The first width portion of the gate line is narrower than the third width portion of the gate line,
The third width portion of the gate line is narrower than the second width portion of the gate line.
X-ray detector.
제 2 항에 있어서,
상기 소스전극 상의 제1 및 제2 절연막을 관통하도록 형성된 제2 콘택홀을 통해, 상기 리드아웃 라인의 제2 폭부에서 상기 리드아웃 라인은 상기 소스전극에 전기적으로 연결된
엑스레이 검출기.
The method of claim 2,
The lead-out line is electrically connected to the source electrode at a second width of the lead-out line through a second contact hole formed to penetrate the first and second insulating layers on the source electrode.
X-ray detector.
제 2 항에 있어서,
상기 전원라인의 제1 폭부는 상기 리드아웃 라인의 제1 폭부에 비하여 폭이 좁은
엑스레이 검출기.
The method of claim 2,
The first width portion of the power line is narrower than the first width portion of the lead-out line.
X-ray detector.
제 1 항에 있어서,
상기 게이트 라인의 제1 폭부 상에 게이트 절연막이 위치되고, 상기 게이트 절연막 상에 제1 층간절연막이 위치되고, 상기 제1 층간절연막 상에 상기 전원라인의 제1 폭부가 위치된
엑스레이 검출기.
The method of claim 1,
A gate insulating layer is positioned on the first width portion of the gate line, a first interlayer insulating layer is positioned on the gate insulating layer, and a first width portion of the power line is positioned on the first interlayer insulating layer.
X-ray detector.
제 1 항에 있어서,
상기 전원라인의 제1 폭부와 상기 게이트 라인은 상기 화소 영역 밖에서 교차하는
엑스레이 검출기.
The method of claim 1,
A first width portion of the power line and the gate line intersect outside the pixel area;
X-ray detector.
제 1 항에 있어서,
상기 콘택홀의 폭은 상기 전원라인의 제1 폭부 보다 큰
엑스레이 검출기.
The method of claim 1,
The width of the contact hole is greater than the first width of the power line.
X-ray detector.
KR1020180167534A 2018-12-21 2018-12-21 X-ray detecter having the thin film transistor KR102019935B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180167534A KR102019935B1 (en) 2018-12-21 2018-12-21 X-ray detecter having the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180167534A KR102019935B1 (en) 2018-12-21 2018-12-21 X-ray detecter having the thin film transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170169209A Division KR20170139482A (en) 2017-12-11 2017-12-11 X-ray detecter having the thin film transistor

Publications (2)

Publication Number Publication Date
KR20190000353A KR20190000353A (en) 2019-01-02
KR102019935B1 true KR102019935B1 (en) 2019-11-04

Family

ID=65021531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180167534A KR102019935B1 (en) 2018-12-21 2018-12-21 X-ray detecter having the thin film transistor

Country Status (1)

Country Link
KR (1) KR102019935B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
KR100896167B1 (en) * 2002-04-24 2009-05-11 이 잉크 코포레이션 Electronic displays
JP2010056397A (en) * 2008-08-29 2010-03-11 Fujifilm Corp X-ray detection element
JP4538215B2 (en) * 2003-08-04 2010-09-08 友達光電股▲ふん▼有限公司 Thin film transistor and structure thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808317A (en) * 1996-07-24 1998-09-15 International Business Machines Corporation Split-gate, horizontally redundant, and self-aligned thin film transistors
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896167B1 (en) * 2002-04-24 2009-05-11 이 잉크 코포레이션 Electronic displays
JP4538215B2 (en) * 2003-08-04 2010-09-08 友達光電股▲ふん▼有限公司 Thin film transistor and structure thereof
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2010056397A (en) * 2008-08-29 2010-03-11 Fujifilm Corp X-ray detection element

Also Published As

Publication number Publication date
KR20190000353A (en) 2019-01-02

Similar Documents

Publication Publication Date Title
US11061505B2 (en) Display device
JP5302275B2 (en) Contact portion of semiconductor element and manufacturing method thereof, thin film transistor array panel for display device, and manufacturing method thereof
JP5084138B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7579201B2 (en) Liquid crystal display device and method of fabricating the same
US6528819B2 (en) Method of fabricating an array substrate for an x-ray detector
KR100588438B1 (en) Thin film semiconductor device and display device
JP2003273365A (en) Display device
US6191832B1 (en) Active matrix display device and methods for correcting defect thereof
JP2000250436A (en) Thin-film transistor array and its manufacture
JP2017116622A (en) Liquid crystal display device and manufacturing method of the same
US11404332B2 (en) Array substrate and fabrication method thereof, and display device
US20220093675A1 (en) Optical detection module, method for manufacturing optical detection module, and optical detection substrate
KR102019935B1 (en) X-ray detecter having the thin film transistor
KR100730066B1 (en) X-ray Detecting Device and Method Fabricating The Same
KR20120057421A (en) Thin film transistor, x-ray detecter and liquid crystal display device having the same
KR102449066B1 (en) Array Substrate For Display Device And Method Of Fabricating The Same
KR20170139482A (en) X-ray detecter having the thin film transistor
KR101202033B1 (en) Liquid crystal display device and fabricating method thereof
KR100683526B1 (en) Method Of Fabricating Detecting X-ray Device
US11764170B2 (en) Sensing substrate and electronic device
KR101977238B1 (en) TFT array substrate and manufacturing methods therefor
KR100956336B1 (en) Manufacturing method of a thin film transistor array panel
KR100521256B1 (en) Thin film transistor substrate for liquid crystal display device applying pair thin film transistor
KR100662778B1 (en) An LCD and a fabricating method thereof
KR20060033640A (en) Display device and repair method of display substrate

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant