JP3402030B2 - A thin film semiconductor device manufacturing method - Google Patents

A thin film semiconductor device manufacturing method

Info

Publication number
JP3402030B2
JP3402030B2 JP31743195A JP31743195A JP3402030B2 JP 3402030 B2 JP3402030 B2 JP 3402030B2 JP 31743195 A JP31743195 A JP 31743195A JP 31743195 A JP31743195 A JP 31743195A JP 3402030 B2 JP3402030 B2 JP 3402030B2
Authority
JP
Japan
Prior art keywords
thin film
gate electrode
transparent substrate
semiconductor
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31743195A
Other languages
Japanese (ja)
Other versions
JPH09139506A (en
Inventor
隆 野口
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP31743195A priority Critical patent/JP3402030B2/en
Priority claimed from US08/745,284 external-priority patent/US5817548A/en
Publication of JPH09139506A publication Critical patent/JPH09139506A/en
Application granted granted Critical
Publication of JP3402030B2 publication Critical patent/JP3402030B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は透明基板上に成膜された半導体薄膜を活性層とする薄膜トランジスタが集積的に形成された薄膜半導体装置の製造方法に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a method of manufacturing a thin film semiconductor device which thin film transistors are formed in an integrated manner to the semiconductor thin film formed on the transparent substrate and the active layer . より詳しくは、透明基板上に半導体薄膜を成膜した後その結晶化を目的として行なわれるレーザ照射技術(結晶化アニール)に関する。 More particularly, to a laser irradiation technique performed for the purpose of its crystallization after forming a semiconductor thin film on a transparent substrate (crystallization annealing). 【0002】 【従来の技術】薄膜半導体装置の製造工程を低温プロセス化する方法の一環として、レーザ光を用いた結晶化アニールが開発されている。 [0002] As part of the method of low-temperature process to the manufacturing process of the prior art thin film semiconductor device, the crystallization annealing has been developed using a laser beam. これは、透明基板上に成膜された非晶質シリコンや多結晶シリコン等非単結晶性の半導体薄膜にエネルギービーム(レーザビーム)を照射して局部的に加熱した後、その冷却過程で半導体薄膜を結晶化するものである。 This was locally heated by irradiating energy beam (laser beam) to the amorphous silicon or polycrystalline silicon, non-single-crystalline semiconductor thin film formed on a transparent substrate, a semiconductor in the cooling process it is intended to crystallize the thin film. この結晶化した半導体薄膜を活性層(チャネル領域)として薄膜トランジスタを集積形成する。 The thin film transistor of a semiconductor thin film The crystallized as an active layer (channel region) is integrally formed. 【0003】 【発明が解決しようとする課題】薄膜半導体装置はアクティブマトリクス型表示パネルの駆動基板等に好適であり、近年盛んに開発が進められている。 [0003] The present invention is to provide a thin film semiconductor device is suitable for driving a substrate or the like of an active matrix display panel, in recent years actively has been developed. 表示パネルに応用する場合透明基板の大型化及び低コスト化が強く要求されている。 Size and cost of the transparent substrate when applied to the display panel has been required strongly. これを満たす為上述したレーザビームを利用する結晶化アニールが注目を集めている。 Crystallization annealing has attracted attention to use a laser beam as described above to satisfy this. レーザ照射により比較的低温度で半導体薄膜を結晶化できる為低融点ガラス等比較的低コストの透明基板を採用できる。 A semiconductor thin film can be employed a transparent substrate having a low melting point glass or the like relatively low cost because it crystallizes at a relatively low temperature by the laser irradiation. この場合、ヒーター等を用いて絶縁基板を予備加熱し、レーザビームを用いた結晶化アニールをアシストする技術が提案されており、例えば(Extended Abs In this case, the insulating substrate by using a heater or the like is preheated, it has been proposed assisted technology crystallization annealing using a laser beam, for example (Extended Abs
tracts of the 1991 Intern tracts of the 1991 Intern
ational Conference on Sol ational Conference on Sol
id State Devices and Mate id State Devices and Mate
rials,Yokohama,1991,pp. rials, Yokohama, 1991, pp. 62 62
3−625)に記載されている。 It is described in 3-625). 一般に、非晶質シリコンを結晶化する為には600℃以上の温度に昇温する必要がある。 Generally, in order to crystallize the amorphous silicon it should be heated to temperatures above 600 ° C.. そこで、基板の予備加熱を行なって予め基板温度を400℃程度に高めておけば、レーザビームのエネルギー密度をその分節約でき、半導体薄膜の結晶性及び均一性にも有利に作用する。 Therefore, if increasing the advance substrate temperature by performing preliminary heating of the substrate to about 400 ° C., the energy density of the laser beam can correspondingly saving, also favors the crystallinity and the uniformity of the semiconductor thin film. 基板予備加熱を併用して結晶化アニールを行なえば、大粒径でより結晶性が優れた半導体薄膜が得られる。 Be performed in combination with crystallization annealing the substrate preheating, the semiconductor thin film is obtained which more crystallinity excellent in large grain size. この膜で作成された薄膜トランジスタは高いキャリア移動度と優れたゲート電圧スイング特性を有し高性能である事が分かっている。 Thin film transistors created in this film is known that is high has a good gate voltage swing characteristic and high carrier mobility. しかしながら、ヒーターを用いた予備加熱方式では透明基板を所定の温度に昇温するまで相当な時間を要しスループットに難点があった。 However, the pre-heating method using a heater had difficulty in throughput takes considerable time to raise the temperature of the transparent substrate to a predetermined temperature. 例えば、通常ガラス等からなる透明基板を400℃まで昇温させる為には数分程度から十数分程度の予備加熱時間が必要であった。 For example, the transparent substrate made of ordinary glass or the like in order to raise the temperature up to 400 ° C. was required preheating time of about ten minutes from several minutes. 【0004】ヒーター(電気炉)を用いた基板予備加熱(ファースネアニール)に代えてランプからの光源光を基板に一括照射して予備加熱を行なう所謂ランプアニールも提案されている。 [0004] Heater also called lamp annealing where the source light preliminarily heated collectively irradiate the substrate from the lamp in place of the (electric furnace) substrate preheated using (fur snare Neal) has been proposed. 一般に、ランプアニールでは赤外光等の熱線を大量に含むハロゲンランプを用いているが、これは通常のIC製造に用いるシリコンウェハを効率良く加熱できる一方、ガラス等の透明基板に形成された半導体薄膜は殆ど赤外光を吸収せず昇温しない為、効率が悪く実用的でない。 Generally, in the lamp annealing is employed a halogen lamp containing a large amount of heat rays such as infrared light, which is one capable of efficiently heating the silicon wafer to be used for normal IC manufacturing, are formed on a transparent substrate such as glass semiconductor since thin films without raising the temperature hardly absorb infrared light, the efficiency is not bad practical. 【0005】 【課題を解決するための手段】上述した従来の技術の課題を解決する為以下の手段を講じた。 [0005] Means for Solving the Problems] was taken the following means for solving the problems of the prior art described above. 即ち、本発明によれば薄膜半導体装置は以下の工程により製造される。 That is, the thin film semiconductor device according to the invention are prepared by the following steps. 先ず成膜工程を行ない、ゲート絶縁膜を間にして互いに反対側に重ねられた非晶質性の半導体薄膜及び金属性のゲート電極からなる薄膜トランジスタの基本構造を透明基板に形成する。 First performs film formation step, the basic structure of the thin film transistor of the opposite superposed amorphous to side of the semiconductor thin film and the metal of the gate electrode from each other by the gate insulating film is formed on the transparent substrate. 次に加熱工程を行ない、ゲート電極側から熱線を照射して金属性のゲート電極に吸収させゲート絶縁膜を介して該ゲート電極に対向する半導体薄膜の領域を補助加熱する。 Then subjected to the heating step, by irradiating heat rays to assist heating the region of the semiconductor thin film opposed to the gate electrode through the gate insulating film is absorbed into the gate electrode of the metal from the gate electrode side. この加熱工程と同時に結晶化工程を行ない、該ゲート電極側と反対の半導体薄膜側からエネルギービームを照射して少なくとも該補助加熱された領域の半導体薄膜を非晶質性から多結晶性に転換し薄膜トランジスタの活性層とする。 At the same time perform the crystallization step and the heating step, the semiconductor thin film of at least the auxiliary heated region by irradiating an energy beam from a semiconductor thin film side opposite to the said gate electrode side converted to polycrystalline amorphous properties the active layer of the TFT. 最後に不純物注入工程を行ない、該活性層に隣接する半導体薄膜の部分に不純物を注入して薄膜トランジスタのソース領域及びドレイン領域を形成する。 Finally perform impurity implantation step, impurities are implanted to form a source region and a drain region of the thin film transistor in a portion of the semiconductor thin film adjacent to the active layer. 【0006】具体的には、前記成膜工程は透明基板の表面にゲート電極、ゲート絶縁膜及び半導体薄膜を下から順に重ねてボトムゲート型薄膜トランジスタの基本構造を形成し、前記加熱工程はゲート電極側となる透明基板の裏面から熱線を照射し、前記結晶化工程は半導体薄膜側となる透明基板の表面からエネルギービームを照射する。 [0006] Specifically, the film-forming step to form the basic structure of a bottom gate type thin film transistor gate electrode, a gate insulating film and the semiconductor thin film stacked in order from the bottom to the surface of the transparent substrate, wherein the heating step the gate electrode heat ray was irradiated from the back surface of the transparent substrate as a side, the crystallization step for irradiating an energy beam from the surface of the transparent substrate made of a semiconductor thin film side. あるいは、前記成膜工程は透明基板の表面に半導体薄膜、ゲート絶縁膜及びゲート電極を下から順に重ねてトップゲート型薄膜トランジスタの基本構造を形成し、 Alternatively, the film-forming step the semiconductor thin film, a gate insulating film and a gate electrode overlapping in order from the bottom to form a basic structure of a top gate thin film transistor on the surface of the transparent substrate,
前記加熱工程はゲート電極側となる透明基板の表面から熱線を照射し、前記結晶化工程は半導体薄膜側となる透明基板の裏面からエネルギービームを照射する。 The heating step is irradiated with heat rays from the surface of the transparent substrate serving as the gate electrode side, wherein the crystallization step is irradiated with an energy beam from the back surface of the transparent substrate made of a semiconductor thin film side. 【0007】好ましくは前記成膜工程は700nm以下の厚みでゲート絶縁膜を形成する。 [0007] Preferably the film-forming step of forming a gate insulating film thickness of less than 700 nm. 又、前記不純物注入工程は非晶質性に保たれた半導体薄膜の部分に不純物のイオンを電界加速して注入する。 Further, the impurity implantation step is implanted by an electric field accelerates the ions of impurities in the portion of the semiconductor thin film which is kept in amorphous. 応用例では、該薄膜トランジスタを層間絶縁膜で被覆した後、その上にソース領域と接続する信号電極及びドレイン領域と接続する画素電極をパタニング形成する配線工程を行なう。 In applications, the thin film transistor after coating with an interlayer insulating film, performing wiring step of patterning a pixel electrode connected to the signal electrode and the drain region connected to the source region thereon. 【0008】本発明によれば、熱線を効率良く吸収する金属性のゲート電極側からハロゲンランプ等を用いて補助加熱を行なっている。 According to the present invention, it is subjected to supplementary heating using a halogen lamp or the like heat rays efficiently from the gate electrode side of the metal to absorb. 金属性のゲート電極は熱線の一種である赤外線等のランプ光を効率良く吸収し、その上のゲート絶縁膜を集中的且つ局部的に昇温する。 Metallic gate electrode is efficiently absorbed lamp light such as infrared rays which is a kind of heat rays, centrally and locally heating the gate insulating film thereon. この熱は直ちに半導体薄膜に伝導し、短時間で半導体薄膜を4 This heat is immediately conducted to the semiconductor thin film, 4 a semiconductor thin film in a short time
00℃〜600℃まで昇温できる。 To 00 ° C. to 600 ° C. it can be warm. なお、600℃を超えると固相結晶化が始まる為、補助加熱温度はこれより低く400℃程度が好適である。 Incidentally, since the beginning of more than the solid phase crystallization of 600 ° C., the auxiliary heating temperature is suitably about 400 ° C. lower than this. 従来、シリコン等からなる半導体薄膜では不可能もしくは極めて困難であったランプによる補助加熱が可能となり、スループット(処理時間)が向上する。 Conventionally, it is possible to assist the heating by not or lamp has been extremely difficult in the semiconductor thin film made of silicon or the like, thereby improving the throughput (processing time). この補助加熱に合わせてレーザビーム等のエネルギービームを照射して結晶化アニールを行なう事により均一で結晶性の優れた大粒径の多結晶性半導体薄膜が得られる。 Polycrystalline semiconductor thin film having excellent large particle size uniformity in crystallinity can be obtained by performing irradiation to crystallization annealing energy beam such as a laser beam in accordance with the auxiliary heating. これを活性層として形成された薄膜トランジスタは高いキャリア移動度と小さいスイング特性(即ち低い閾値特性)等の高性能を有する。 This thin film transistor formed as an active layer has a high carrier mobility and low swing characteristics (i.e. low threshold characteristic) high-performance, and the like. この補助加熱を用いた結晶化アニールで大面積の低融点ガラス等からなる透明基板上に薄膜トランジスタが集積形成できる。 A thin film transistor can be integrated and formed on a transparent substrate made of low-melting glass or the like having a large area in the crystallization annealing using the auxiliary heating. この薄膜トランジスタは高性能でありアクティブマトリクス型液晶表示パネルの駆動基板に応用できる。 The thin film transistor can be applied to an active matrix drive substrate of the liquid crystal display panel is high. 薄膜トランジスタは画素電極のスイッチング素子となるばかりでなく、周辺駆動回路を構成するデバイスにも用いる事が可能である。 TFT not only as a switching element of a pixel electrode, it is possible to use also devices constituting a peripheral driving circuit. 【0009】 【発明の実施の形態】以下図面を参照して本発明の最良な実施形態を詳細に説明する。 DETAILED DESCRIPTION OF THE INVENTION Referring to the drawings will be described in detail the best embodiment of the present invention. 図1は本発明にかかる薄膜半導体装置製造方法の第1実施形態を示す工程図である。 Figure 1 is a process diagram showing a first embodiment of a thin film semiconductor device manufacturing method according to the present invention. 先ず(A)に示す様に、透明基板1の上に薄膜トランジスタの基本構造を形成する成膜工程を行なう。 First, as shown (A), the performing film formation step of forming a basic structure of a thin film transistor on the transparent substrate 1. 透明基板1は低融点で低コストのガラス(例えばホヤガラス製のNA−35)を用いる。 Transparent substrate 1 using low-cost glass with a low melting point (e.g., NA-35 manufactured by Hoyagarasu). 薄膜トランジスタの基本構造はゲート絶縁膜2を間にして互いに反対側に重ねられた非晶質性の半導体薄膜3及び金属性のゲート電極4からなる。 The basic structure of the thin film transistor comprises a semiconductor film 3 and the metal of the gate electrode 4 of the amorphous superimposed on opposite sides to each other by the gate insulating film 2. 本例では透明基板1の表面にゲート電極4、ゲート絶縁膜2、半導体薄膜3を下から順に重ねてボトムゲート型薄膜トランジスタの基本構造を形成している。 Gate electrode 4 on the surface of the transparent substrate 1 in this example, the gate insulating film 2, to form the basic structure of a bottom gate type thin film transistor of the semiconductor thin film 3 superposed in this order from the bottom.
具体的には、先ず透明基板1の上にMo又はCrをスパッタリングで成膜し、所定の形状にパタニングしてゲート電極4としている。 Specifically, first deposited by sputtering Mo or Cr on a transparent substrate 1, and a gate electrode 4 is patterned into a predetermined shape. なお、ゲート電極4の材料は金属に限られるものではなく、シリサイドやポリサイドを用いても良い。 The material of the gate electrode 4 is not limited to metal, it may be used silicide or polycide. シリサイドは金属とシリコンの共晶合金であり、ポリサイドは多結晶シリコンの表面にシリサイドを形成した積層構造である。 Silicide is eutectic alloy of metal and silicon, polycide has a laminated structure formed of silicide on the surface of the polycrystalline silicon. 重要な事は、ゲート電極4 The important thing is, the gate electrode 4
が金属性であり熱線を効率良く吸収可能である事である。 There is that it is efficiently capable of absorbing heat ray is metallic. なお、ゲート電極4の厚みは例えば200nm程度である。 The thickness of the gate electrode 4 is approximately 200nm, for example. 次に、CVD法でSiO 2を例えば80nmの厚みで堆積しゲート絶縁膜2にしている。 Next, and the gate insulating film 2 is deposited in a thickness of the SiO 2 for example 80nm by CVD. さらに、LPCV In addition, LPCV
D法で非晶質シリコンを40nmの厚みで堆積し、半導体薄膜3としている。 The amorphous silicon is deposited to a thickness of 40nm with D method, and the semiconductor thin film 3. 【0010】次に(B)に示す様に加熱工程を行ない、 [0010] then subjected to a heating step, as shown in (B),
ゲート電極4側から熱線5を照射して金属性のゲート電極4に吸収させ、ゲート絶縁膜2を介してゲート電極4 And irradiating heat rays 5 from the gate electrode 4 side is absorbed into the gate electrode 4 of the metal, the gate electrode 4 via the gate insulating film 2
に対向する半導体薄膜3の領域を補助加熱する。 The region of the semiconductor thin film 3 opposite to the auxiliary heating. 具体的にはゲート電極4側となる透明基板1の裏面から熱線5 Heat rays 5 from the back surface of the transparent substrate 1 serving as a gate electrode 4 side in particular
を照射する。 Irradiated with. 例えば熱線の一種である赤外光を大量に放射するハロゲンランプを用いて加熱工程を行ない、半導体薄膜3の温度が約400℃になる様にランプ出力を調節する。 For example, infrared light is a kind of heat rays using a halogen lamp emitting a large amount subjected to the heating step, the temperature of the semiconductor thin film 3 to adjust the lamp output so as to be about 400 ° C.. メタルゲート電極4が加熱され、熱伝導で間接的に半導体薄膜3の領域が400℃程度に速やかに昇温する。 Metal gate electrode 4 is heated, the area of ​​indirect semiconductor thin film 3 by heat conduction promptly heated to about 400 ° C.. 熱の伝導効率から考えるとゲート絶縁膜2の厚みは700nm以下が望ましい。 The thickness of the gate insulating film 2 Considering the heat conduction efficiency is less desirable 700 nm. 【0011】この加熱工程と同時に結晶化工程(結晶化アニール)を行なう。 [0011] simultaneously crystallization step and the heating step (crystallization annealing). 即ち、ゲート電極4側と反対の半導体薄膜3側からエネルギービーム6を照射して補助加熱された領域の半導体薄膜3を非晶質性から多結晶性に転換し薄膜トランジスタの活性層30とする。 That is, the energy beam 6 to a conversion of the semiconductor thin film 3 of the auxiliary heating by irradiation region polycrystalline amorphous activity layer 30 of the thin film transistor from the semiconductor thin film 3 side opposite to the gate electrode 4 side. 即ち、この結晶化工程は半導体薄膜3側となる透明基板1の表面からエネルギービーム6を照射する。 That is, the crystallization step for irradiating an energy beam 6 from the surface of the transparent substrate 1 made of a semiconductor thin film 3 side. この様にして得られた活性層30は平面的にみてゲート電極4とほぼ整合しており、ボトムゲート型薄膜トランジスタのチャネル領域となる。 Active layer 30 obtained in this way is substantially aligned with the gate electrode 4 in a plan view, a channel region of the bottom gate type thin film transistor. このチャネル領域外の部分では半導体薄膜3は十分に補助加熱されていない為非晶質から多結晶への転換は十分に行なわれてはいない。 Conversion to polycrystalline from Tamehi amorphous that is not the semiconductor thin film 3 is sufficiently auxiliary heating is not performed sufficiently in the portion outside the channel region. エネルギービーム6としては例えばエキシマレーザビームを用いる事ができる。 The energy beam 6 may be used, for example excimer laser beam. 面状の断面を有するエキシマレーザビームをワンショットで一括照射して非晶質のシリコンを多結晶のシリコンに転換できる。 An excimer laser beam having a planar cross-section collectively irradiated with one shot can be converted to amorphous silicon to silicon polycrystal. この場合、例えば250mJ/cm 2 In this case, for example, 250mJ / cm 2
のエネルギー密度で均一に整形した面状のエキシマレーザビームを照射する。 Uniformly irradiate the shaping surface state of the excimer laser beam at an energy density of. 場合によっては、線状のエキシマレーザビームを部分的にオーバーラップさせながらマルチスキャンショットしても良い。 In some cases, it may be multi-scan shot while a linear excimer laser beam partially overlap. 例えば308nmの波長を有するXeClエキシマレーザビームを線状に成形して高速で繰り返しパルス照射する。 For example repeatedly pulse irradiation at high speed by forming an XeCl excimer laser beam having a wavelength of 308nm in a linear shape. レーザビームは例えば300mm×0.5mmの線状に整形され、照射エネルギー密度は350mJ/cm 2に設定される。 The laser beam is shaped, for example, 300 mm × 0.5 mm linear irradiation energy density is set to 350 mJ / cm 2. レーザビームのパルス幅は例えば40nsec程度であり、150Hz程度の繰り返し周波数でパルス照射する。 The pulse width of the laser beam, for example, about 40 nsec, pulse irradiation at a repetition frequency of about 150 Hz. この際、線状のレーザビームは20%程度のオーバーラップ状態でパルス照射する。 At this time, the laser beam of the linear pulse irradiated in an overlapping state of about 20%. 一方、ハロゲンランプの出力は半導体薄膜のピーク温度が例えば400℃程度になる様に設定しておく。 On the other hand, the output of the halogen lamp is set so as to become a peak temperature of, for example, about 400 ° C. of the semiconductor thin film. 【0012】続いて(C)に示す様に不純物注入工程を行ない、活性層30に連接する半導体薄膜3の部分に不純物7を注入して薄膜トランジスタ8のソース領域S及びドレイン領域Dを形成する。 [0012] Subsequently subjected to impurity implantation step as shown (C), the impurities are implanted 7 in the portion of the semiconductor thin film 3 which connects to the active layer 30 to form a source region S and drain region D of the thin film transistor 8. 具体的にはゲート電極4 Specifically gate electrode 4
に整合するマスク9を半導体薄膜3の上に形成し、これを介してイオンシャワードーピングにより不純物7を注入する。 The mask 9 matching the form on the semiconductor thin film 3, through which implanting impurity 7 by an ion shower doping. マスク9は例えばゲート電極4を介した裏面露光によりセルフアライメントでパタニングできる。 Mask 9 can patterning in self-alignment by back exposure through the gate electrode 4, for example. この様にすると先に結晶化アニールで多結晶化された活性層30が略マスク9により被覆される事になる。 Active layer 30 which is polycrystalline with earlier crystallization annealing With this manner is to be covered by a substantially mask 9. その直下は不純物7が注入されないので薄膜トランジスタ8のチャネル領域Chとなる。 Immediately below becomes a channel region Ch of the thin film transistor 8 since the impurity 7 are not implanted. 一方、非晶質に保たれた半導体薄膜3の部分に不純物7のイオンが電界加速により打ち込まれソース領域S及びドレイン領域Dとなる。 On the other hand, ions of the impurity 7 serves as the source region S and drain region D are implanted by an electric field accelerates the portion of the semiconductor thin film 3 was kept amorphous. これらの領域はイオンシャワードーピングを受けるので元々結晶化する必要はない。 These regions need not be originally crystallized since receiving the ion shower doping. 仮に、結晶化したとしてもイオンシャワードーピングを行なうとそれが保存されるとは限らない。 If not necessarily performed the ion shower doping even crystallized it is saved. 【0013】最後に(D)に示す様に、ボトムゲート型薄膜トランジスタ8を層間絶縁膜10で被覆する。 [0013] As shown in the last (D), covering the bottom gate type thin film transistor 8 in the interlayer insulating film 10. この層間絶縁膜10は例えばPSGをCVDにより堆積して得られる。 The interlayer insulating film 10 is obtained by depositing by CVD, for example, PSG. この層間絶縁膜10にエッチングでコンタクトホールを開口した後、アルミニウム等をスパッタリングで成膜し所定の形状にパタニングして信号電極11に加工する。 After a contact hole by etching the interlayer insulating film 10, formed of aluminum or the like by sputtering and patterned into a predetermined shape is processed to the signal electrode 11. この信号電極11はコンタクトホールを介して薄膜トランジスタ8のソース領域Sに電気接続している。 The signal electrode 11 is electrically connected to the source region S of the thin film transistor 8 through the contact hole. 又、ITO等からなる透明導電膜をスパッタリングで成膜した後所定の形状にパタニングして画素電極12 Further, the pixel electrode 12 is patterned, a transparent conductive film made of ITO or the like into a predetermined shape after forming by sputtering
に加工する。 Processed into. この画素電極12はコンタクトホールを介して薄膜トランジスタ8のドレイン領域Dに電気接続している。 The pixel electrode 12 is electrically connected to the drain region D of the thin film transistor 8 through the contact hole. かかる構成を有する薄膜半導体装置はアクティブマトリクス型表示パネルの駆動基板に好適である。 Thin film semiconductor device having such a configuration is suitable for driving the substrate of an active matrix display panel. 【0014】本実施形態ではボトムゲート型の薄膜トランジスタ8を作成している。 [0014] In this embodiment have created a thin film transistor 8 of bottom gate type. ボトムゲート構造ではゲート電極4をメタル化する事が容易で、且つチャネル領域に対する光シールドも自動的にできる。 Is easy to metal of the gate electrode 4 is a bottom-gate structure, can and light shield also automatically to the channel region. 透明基板1上にボトムゲート型薄膜トランジスタ8を形成する途中で、 In the course of forming a bottom gate type thin film transistor 8 on the transparent substrate 1,
非晶質シリコン等の半導体薄膜を堆積した後、エキシマレーザビームを照射し、非晶質シリコンを多結晶シリコンに転換している。 After depositing the semiconductor thin film such as amorphous silicon is irradiated with an excimer laser beam, and converting the amorphous silicon into polycrystalline silicon. この時レーザ照射と同時に補助加熱として透明基板1の裏面からランプ光を照射し、非晶質シリコンが約400℃になる様に調節する。 At the same time the lamp light is irradiated from the back surface of the transparent substrate 1 as an auxiliary heating and laser irradiation is adjusted so that the amorphous silicon is about 400 ° C.. レーザ照射時にランプ照射を併用する事で透明基板の加熱が容易になり、従来数分間を要した処理時間が秒単位のオーダーに短縮できる。 Heating things in the transparent substrate used together lamp irradiation during the laser irradiation becomes easy, the processing time required for conventional several minutes can be shortened to the order of seconds. これにより生産性が著しく向上する。 Thus the productivity is significantly improved.
又、多結晶シリコンの結晶粒も大きくなり、ボトムゲートという性能上作成困難な薄膜トランジスタにおいても良好な動作特性が得られ、液晶表示パネルの高精度化が可能になる。 Further, the crystal grains of the polycrystalline silicon becomes large, good operation characteristics can be obtained even in performance created difficult TFT of the bottom gate, high accuracy of the liquid crystal display panel becomes possible. 【0015】図2は本発明にかかる薄膜半導体装置製造方法の第2実施形態を示しており、ボトムゲート構造に変えトップゲート構造の薄膜トランジスタを集積形成している。 [0015] Figure 2 shows a second embodiment of a thin film semiconductor device manufacturing method according to the present invention, is a top-gate thin film transistors instead of the bottom gate structure is integrally formed. 一般に、ゲート電極が下にあるボトムゲート構造に比べゲート電極が上にあるトップゲート構造の方が作成しやすく且つ高性能なトランジスタ特性が得られやすい。 In general, the gate electrode than in a bottom gate structure is easily and high-performance transistor characteristics can be easily obtained created towards the top gate structure at the top of the underlying gate electrode. 先ず(A)に示す様に成膜工程を行ない、透明基板1の表面に非晶質性の半導体薄膜3、ゲート絶縁膜2 First, perform the film forming process as (A), the amorphous semiconductor thin film 3 on the surface of the transparent substrate 1, a gate insulating film 2
及び金属性のゲート電極4を下から順に重ねてトップゲート型薄膜トランジスタの基本構造を形成する。 And a gate electrode 4 of the metal superimposed in order from the bottom to form the basic structure of a top gate type thin film transistor. 次に(B)に示す様に加熱工程を行ないゲート電極4側となる透明基板1の表面から熱線5を照射する。 Then irradiating heat rays 5 from the surface of the transparent substrate 1 serving as the gate electrode 4 side performs heating step as shown in (B). これにより熱線5は金属性のゲート電極4に吸収され、ゲート絶縁膜2を介してゲート電極4に対向する半導体薄膜3の領域を集中的且つ局部的に補助加熱する。 Thus heat ray 5 is absorbed in the gate electrode 4 of the metal, the regions of the semiconductor thin film 3 that faces the gate electrode 4 via the gate insulating film 2 centrally and locally auxiliary heating. この加熱工程と同時に結晶化工程を行ない、半導体薄膜3側となる透明基板1の裏面からエネルギービーム6を照射する。 The heating step and simultaneously subjected to crystallization step, irradiating the energy beam 6 from the transparent back surface of the substrate 1 serving as the semiconductor thin film 3 side. これにより補助加熱された領域の半導体薄膜3を非晶質性から多結晶性に転換し薄膜トランジスタの活性層30とする。 Thereby the semiconductor thin film 3 of the auxiliary heated region converted to polycrystalline amorphous properties and the active layer 30 of the thin film transistor. 次に(C)に示す様に、活性層30に隣接する半導体薄膜3の部分に不純物7をイオンドーピングによりゲート電極4をマスクとしてセルフアライメントで注入し、薄膜トランジスタ8のソース領域S及びドレイン領域Dを形成する。 Then, as (C), the impurity 7 in the portion of the semiconductor thin film 3 adjacent to the active layer 30 is injected by self-alignment using the gate electrode 4 as a mask by an ion doping, the source region S and drain region D of the thin film transistor 8 to form. 最後に(D)に示す様に、ゲート絶縁膜2をゲート電極4に合わせてカッティングすると共に、半導体薄膜3を個々の薄膜トランジスタ8の素子領域に合わせてカッティングする。 As shown in the last (D), as well as cutting the combined gate insulating film 2 to the gate electrode 4, it is cut to fit the semiconductor thin film 3 in the element region of each thin film transistor 8. この後薄膜トランジスタ8を層間絶縁膜10で被覆し、ソース領域S及びドレイン領域Dに連通するコンタクトホールをエッチングで開口する。 The thin film transistor 8 Thereafter covered with the interlayer insulating film 10, contact holes by etching in communication with the source region S and drain region D. 層間絶縁膜10の上に信号電極11及び画素電極12をパタニング形成する。 The signal electrodes 11 and the pixel electrode 12 on the interlayer insulating film 10 is patterned form. 【0016】最後に図3を参照して、本発明に従って製造された薄膜半導体装置を駆動基板として用いたアクティブマトリクス型表示パネルの一例を簡潔に説明する。 [0016] Finally, with reference to FIG. 3, briefly explaining an example of an active matrix display panel using a thin film semiconductor device fabricated in accordance with the present invention as a drive substrate.
本表示パネルは駆動基板101と対向基板102と両者の間に保持された電気光学物質103とを備えている。 This display panel and an electro-optical material 103 held between both the drive substrate 101 and the counter substrate 102.
電気光学物質103としては液晶材料等が広く用いられている。 Liquid crystal materials has been widely used as an electro-optical material 103. 駆動基板101は大面積化が可能であり且つ比較的低コストのガラス基板を用いる事ができる。 Driving substrate 101 may be used and and relatively low cost glass substrate can have a large area. 駆動基板101には画素アレイ部104と駆動回路部とが集積形成されており、モノリシック構造を採用できる。 A pixel array section 104 to the drive substrate 101 and the driver circuit portion are integrally formed, it can be employed a monolithic structure. 即ち、画素アレイ部104に加え周辺の駆動回路部を一体的に内蔵する事ができる。 That is, it is possible to integrally incorporated a driving circuit portion around addition to the pixel array portion 104. 駆動回路部は垂直駆動回路1 Driving circuit unit vertical drive circuit 1
05と水平駆動回路106とに分かれている。 05 and is divided into a horizontal driving circuit 106. 又、駆動基板101の周辺部上端には外部接続用の端子部107 Further, the peripheral portion upper end of the drive substrate 101 is the terminal portion 107 for external connection
が形成されている。 There has been formed. 端子部107は配線108を介して垂直駆動回路105及び水平駆動回路106に接続している。 Terminal part 107 is connected to the vertical driving circuit 105 and the horizontal driving circuit 106 through a wiring 108. 一方、対向基板102の内表面には対向電極(図示せず)が全面的に形成されている。 On the other hand, the counter electrode (not shown) are entirely formed on the inner surface of the counter substrate 102. 画素アレイ部10 The pixel array section 10
4には行状のゲート配線109と列状の信号配線110 A gate wiring 109 of the rows in the 4 and columns of signal lines 110
が形成されている。 There has been formed. ゲート配線109は垂直駆動回路1 Gate wiring 109 vertical driving circuit 1
05に接続し、信号配線110は水平駆動回路106に接続する。 Connect to 05, the signal wiring 110 is connected to the horizontal drive circuit 106. 両配線の交差部には画素電極111とこれを駆動する薄膜トランジスタ112が集積形成されている。 The intersection of both lines thin film transistor 112 for driving the pixel electrode 111 are integrally formed. 又、垂直駆動回路105及び水平駆動回路106にも薄膜トランジスタが集積形成されている。 Further, thin film transistors are integrally formed in the vertical driving circuit 105 and the horizontal driving circuit 106. 【0017】 【発明の効果】以上説明した様に、本発明によれば、例えばメタル系の材料で作られるボトムゲート構造の製造プロセス中、ガラス等の透明基板の裏側からハロゲンランプ等を用いて補助加熱しておき、透明基板の表面側から半導体薄膜に対しエキシマレーザビームを照射する。 [0017] As has been described above, according to the present invention, for example during the production process of a bottom gate structure is made of a material of the metal-based, using a halogen lamp or the like from the back side of the transparent substrate such as glass leave auxiliary heating, irradiating the excimer laser beam to the semiconductor thin film from the surface side of the transparent substrate.
これにより、スループット良く結晶性の優れた大粒径の半導体薄膜が得られ、薄膜トランジスタを高性能化できる。 Thus, high throughput semiconductor thin film excellent large grain size of the crystalline can be obtained, high performance thin film transistors. 従来、一括大面積のレーザアニールでは3分程度の処理時間を要していたものが、数十秒で完了でき、生産性が著しく向上する。 Conventionally, what was required about 3 minutes of processing time in the laser annealing of bulk large area, can be completed in several tens of seconds, the productivity is significantly improved. 又、結晶性の改善により薄膜トランジスタのキャリア移動度が高くなり十分に大きなオン電流が確保できると共に、スイング特性(逆反転特性) Also, the carrier mobility of the thin film transistor is increased sufficiently large ON current can be ensured by improving the crystallinity, swing characteristics (reverse reversal characteristics)
が鋭くなる。 It is sharp. これにより、薄膜トランジスタを微細化でき、アクティブマトリクス液晶表示パネル等に応用した場合その高精細化が可能になる。 Thus, a thin film transistor can be miniaturized, allowing the high-definition when applied to an active matrix liquid crystal display panel or the like.

【図面の簡単な説明】 【図1】本発明にかかる薄膜半導体装置製造方法の第1 First BRIEF DESCRIPTION OF THE DRAWINGS thin film semiconductor device manufacturing method according to the invention, FIG
実施形態を示す工程図である。 Is a process diagram showing an embodiment. 【図2】本発明にかかる薄膜半導体装置製造方法の第2 [2] The second thin-film semiconductor device manufacturing method according to the present invention
実施形態を示す工程図である。 Is a process diagram showing an embodiment. 【図3】本発明に従って製造された薄膜半導体装置を駆動基板として組み込んだアクティブマトリクス表示パネルの一例を示す斜視図である。 Is a perspective view showing an example of an active matrix display panel incorporating a manufactured thin film semiconductor device as a drive substrate according to the invention, FIG. 【符号の説明】 1 透明基板2 ゲート絶縁膜3 半導体薄膜4 ゲート電極5 熱線6 エネルギービーム7 不純物8 薄膜トランジスタ10 層間絶縁膜11 信号電極12 画素電極30 活性層 [EXPLANATION OF SYMBOLS] 1 transparent substrate 2 gate insulating film 3 semiconductor thin film 4 gate electrode 5 heat ray 6 energy beam 7 impurity eighth thin film transistor 10 interlayer insulating film 11 signal electrode 12 pixel electrode 30 active layer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl. 7 ,DB名) H01L 21/336 H01L 21/20 H01L 21/268 H01L 29/786 ────────────────────────────────────────────────── ─── of the front page continued (58) investigated the field (Int.Cl. 7, DB name) H01L 21/336 H01L 21/20 H01L 21/268 H01L 29/786

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 ゲート絶縁膜を間にして互いに反対側に重ねられた非晶質性の半導体薄膜及び金属性のゲート電極からなる薄膜トランジスタの基本構造を透明基板に形成する成膜工程と、 ゲート電極側から熱線を照射して金属性のゲート電極に吸収させゲート絶縁膜を介して該ゲート電極に対向する半導体薄膜の領域を補助加熱する加熱工程と、 該加熱工程と同時に行われる工程であって、該ゲート電極側と反対の半導体薄膜側からエネルギービームを照射して少なくとも該補助加熱された領域の半導体薄膜を非晶質性から多結晶性に転換し薄膜トランジスタの活性層とする結晶化工程と、 該活性層に隣接する半導体薄膜の部分に不純物を注入して薄膜トランジスタのソース領域及びドレイン領域を形成する不純物注 (57) Patent Claims 1. A gate insulating film transparent substrate a basic structure of a thin film transistor of the opposite superposed amorphous to side of the semiconductor thin film and the metal of the gate electrode with each other during the a film forming step of forming, a heating process of a region of the auxiliary heating of the semiconductor thin film opposed to the gate electrode by irradiation of heat rays from the gate electrode side is absorbed into the gate electrode of metal through the gate insulating film, the a step carried out simultaneously with the heating step, the semiconductor thin film of at least the auxiliary heated region by irradiating an energy beam from a semiconductor thin film side opposite to the said gate electrode side converted to polycrystalline amorphous properties a crystallization step for the thin film transistor active layer, the impurity Note that impurities are implanted to form a source region and a drain region of the thin film transistor in a portion of the semiconductor thin film adjacent to the active layer 工程とを行なう薄膜半導体装置製造方法。 A thin film semiconductor device manufacturing method for performing the process. 【請求項2】 前記成膜工程は透明基板の表面にゲート電極、ゲート絶縁膜及び半導体薄膜を下から順に重ねてボトムゲート型薄膜トランジスタの基本構造を形成し、 Wherein said film-forming step to form the basic structure of a bottom gate type thin film transistor gate electrode, a gate insulating film and the semiconductor thin film stacked in order from the bottom to the surface of the transparent substrate,
    前記加熱工程はゲート電極側となる透明基板の裏面から熱線を照射し、前記結晶化工程は半導体薄膜側となる透明基板の表面からエネルギービームを照射する請求項1 The heating step according to claim 1 heat ray was irradiated from the back surface of the transparent substrate serving as the gate electrode side, wherein the crystallization step of irradiating an energy beam from the surface of the transparent substrate made of a semiconductor thin film side
    記載の薄膜半導体装置製造方法。 A thin film semiconductor device manufacturing method according. 【請求項3】 前記成膜工程は透明基板の表面に半導体薄膜、ゲート絶縁膜及びゲート電極を下から順に重ねてトップゲート型薄膜トランジスタの基本構造を形成し、 Wherein the film-forming step the semiconductor thin film, a gate insulating film and a gate electrode overlapping in order from the bottom to form a basic structure of a top gate thin film transistor on the surface of the transparent substrate,
    前記加熱工程はゲート電極側となる透明基板の表面から熱線を照射し、前記結晶化工程は半導体薄膜側となる透明基板の裏面からエネルギービームを照射する請求項1 The heating step according to claim 1 heat ray was irradiated from the surface of the transparent substrate as a gate electrode side, wherein the crystallization step of irradiating an energy beam from the back surface of the transparent substrate to be a semiconductor thin film side
    記載の薄膜半導体装置製造方法。 A thin film semiconductor device manufacturing method according. 【請求項4】 前記成膜工程は700nm以下の厚みでゲート絶縁膜を形成する請求項1記載の薄膜半導体装置製造方法。 Wherein said film-forming step a thin film semiconductor device manufacturing method according to claim 1, wherein forming the gate insulating film thickness of less than 700 nm. 【請求項5】 前記不純物注入工程は非晶質性に保たれた半導体薄膜の部分に不純物のイオンを電界加速して注入する請求項1記載の薄膜半導体装置製造方法。 Wherein said impurity implantation process thin film semiconductor device manufacturing method according to claim 1, wherein infusion using an electric field accelerates the ions of impurities in the portion of the semiconductor thin film which is kept in amorphous. 【請求項6】 該薄膜トランジスタを層間絶縁膜で被覆した後、その上にソース領域と接続する信号電極及びドレイン領域と接続する画素電極をパタニング形成する配線工程を含む請求項1記載の薄膜半導体装置製造方法。 After coating 6. A thin-film transistor with an interlayer insulating film, a thin film semiconductor device according to claim 1 including the wiring step of patterning a pixel electrode connected to the signal electrode and the drain region connected to the source region thereon Production method.
JP31743195A 1995-11-10 1995-11-10 A thin film semiconductor device manufacturing method Expired - Lifetime JP3402030B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31743195A JP3402030B2 (en) 1995-11-10 1995-11-10 A thin film semiconductor device manufacturing method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31743195A JP3402030B2 (en) 1995-11-10 1995-11-10 A thin film semiconductor device manufacturing method
US08/745,284 US5817548A (en) 1995-11-10 1996-11-08 Method for fabricating thin film transistor device
KR10-1996-0053038A KR100396966B1 (en) 1995-11-10 1996-11-09 Method of manufacturing a thin film transistor device
US09/083,926 US5943593A (en) 1995-11-10 1998-05-22 Method for fabricating thin film transistor device

Publications (2)

Publication Number Publication Date
JPH09139506A JPH09139506A (en) 1997-05-27
JP3402030B2 true JP3402030B2 (en) 2003-04-28

Family

ID=18088149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31743195A Expired - Lifetime JP3402030B2 (en) 1995-11-10 1995-11-10 A thin film semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3402030B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3503427B2 (en) * 1997-06-19 2004-03-08 ソニー株式会社 A method of manufacturing a thin film transistor
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (en) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 Semiconductor device, electrophoretic display device, display module, electronic device, and method for manufacturing semiconductor device
KR100982311B1 (en) 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 Thin film transistor, fabricating method for the same, and organic light emitting diode display device comprising the same
KR101116093B1 (en) * 2009-06-26 2012-02-21 가시오게산키 가부시키가이샤 Semiconductor device and fabrication method thereof and display device
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US9911858B2 (en) 2010-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013232548A (en) * 2012-04-27 2013-11-14 Panasonic Corp Thin film transistor device manufacturing method, thin film transistor device and display device

Also Published As

Publication number Publication date
JPH09139506A (en) 1997-05-27

Similar Documents

Publication Publication Date Title
US6124155A (en) Electro-optical device and thin film transistor and method for forming the same
US7723788B2 (en) Semiconductor device and method for forming the same
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
US5886366A (en) Thin film type monolithic semiconductor device
JP3030368B2 (en) A semiconductor device and a manufacturing method thereof
KR100260975B1 (en) Semiconductor device and manufacturing method thereof
JP3107941B2 (en) Thin film transistor and a manufacturing method thereof
US6210997B1 (en) Semiconductor device and method for manufacturing the same
CN1041148C (en) Method and apparatus for mfg. of semiconductor device
CN1156913C (en) Semiconductor circuit for electronic optical device and producing method
JP3378078B2 (en) A method for manufacturing a semiconductor device
JP3305961B2 (en) Method of manufacturing a polycrystalline silicon thin film transistor
JP3192546B2 (en) Semiconductor device and manufacturing method thereof
EP0681316A2 (en) Method of processing a thin film on a substrate for display
JP3713232B2 (en) Method of manufacturing a thin film transistor including a crystalline silicon active layer
KR100396966B1 (en) Method of manufacturing a thin film transistor device
KR0184615B1 (en) Semiconductor device and its manufacture
JP3138169B2 (en) A method of manufacturing a semiconductor device
US6020224A (en) Method for making thin film transistor
US6507069B1 (en) Semiconductor device and method of manufacture thereof
JP3348334B2 (en) Method of manufacturing a thin film semiconductor device
US7094656B2 (en) Method of forming poly-silicon thin film transistors
JP3150840B2 (en) A method for manufacturing a semiconductor device
JP3344072B2 (en) A method of manufacturing a thin film transistor
US20050040402A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term