KR101812702B1 - Thin film transistor and Method of manufacturing the same - Google Patents

Thin film transistor and Method of manufacturing the same Download PDF

Info

Publication number
KR101812702B1
KR101812702B1 KR1020100139190A KR20100139190A KR101812702B1 KR 101812702 B1 KR101812702 B1 KR 101812702B1 KR 1020100139190 A KR1020100139190 A KR 1020100139190A KR 20100139190 A KR20100139190 A KR 20100139190A KR 101812702 B1 KR101812702 B1 KR 101812702B1
Authority
KR
South Korea
Prior art keywords
thin film
source
igzo
formed
film
Prior art date
Application number
KR1020100139190A
Other languages
Korean (ko)
Other versions
KR20120077288A (en
Inventor
김재호
오동건
최도현
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020100139190A priority Critical patent/KR101812702B1/en
Priority claimed from JP2013547291A external-priority patent/JP2014507794A/en
Publication of KR20120077288A publication Critical patent/KR20120077288A/en
Application granted granted Critical
Publication of KR101812702B1 publication Critical patent/KR101812702B1/en

Links

Images

Abstract

본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 게이트 전극과, 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극과, 게이트 전극과 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막과, 게이트 절연막과 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고, 활성층은 IGZO 박막을 이용하여 형성하며, IGZO 박막은 화학적 증착 공정을 이용하여 적어도 이중 구조로 형성하는 박막 트랜지스터 및 그 제조 방법이 제시된다. The present invention is a thin film transistor, and relates to a manufacturing method, the gate and spaced apart electrodes and a gate electrode and a vertical direction, formed between spaced apart from each other in the horizontal direction of a source electrode and a drain electrode, a gate electrode and source and drain electrodes including an active layer formed between the gate insulating film, a gate insulating film and the source electrode and the drain electrode, the active layer and formed using IGZO thin film, IGZO thin film is the thin film transistor and its manufacturing to form at least a double structure by using a chemical vapor deposition process, this method is presented.

Description

박막 트랜지스터 및 그 제조 방법{Thin film transistor and Method of manufacturing the same} A thin film transistor and a method of manufacturing {Thin film transistor and Method of manufacturing the same}

본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 금속 산화물 반도체 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다. The present invention relates to a thin film transistor and a manufacturing method using a thin film transistor, and relates to a method of manufacturing the same, in particular a metal oxide semiconductor thin film as an active layer.

박막 트랜지스터(Thin Film Transistor; TFT)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. TFTs (Thin Film Transistor; TFT) liquid crystal display device; is used as a circuit for driving the pixels, etc. (Liquid Crystal Display LCD) or an organic EL (Electro Luminescence) display device independently. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. This thin film transistor is formed together with the gate lines and data lines on the lower substrate of the display device. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소오스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다. That is, the thin film transistor is made up of a gate electrode which is part of the gate line, the active layer is used as a channel, a source electrode and a drain electrode which is part of the data line, and a gate insulating film or the like.

이러한 박막 트랜지스터의 활성층은 게이트 전극과 소오스/드레인 전극 사이에서 채널 역할을 하며, 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. The active layer of the thin film transistor is the channel part in between the gate electrode and the source / drain electrodes, and were formed by using an amorphous silicon (Amorphous Silicon) or crystalline silicon (crystalline silicon). 그러나, 실리콘을 이용한 박막 트랜지스터 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라 휘어지지 않아 플렉서블 표시 장치로 이용할 수 없는 단점이 있다. However, the thin film transistor substrate using the silicon has a disadvantage because there is no weight to use the glass substrate can be used as a flexible display device does not buckle as well as heavy. 이를 해결하기 위해 금속 산화물이 최근에 많이 연구되고 있다. We have a lot of metal oxides have been studied in recent years to resolve. 또한, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기 전도도가 우수한 결정질 박막을 활성층에 적용하는 것이 바람직하다. Further, it is preferable to apply a high-speed device implementation, i.e. the mobility (mobility) is excellent crystalline thin film electrical conductivity with high charge concentration (carrier concentration) in order to improve the active layer.

이러한 금속 산화물로서 징크옥사이드(Zinc Oxide; ZnO) 박막에 대한 연구가 활발히 진행되고 있다. As such a metal oxide, zinc oxide; has been actively studied for the (Zinc Oxide ZnO) thin film. ZnO 박막은 저온에서도 쉽게 결정이 성장되는 특성을 가지고 있으며, 높은 전하 농도와 이동도를 확보하는데 우수한 물질로 알려져 있다. ZnO thin film has a property that easily crystals grow at a low temperature, is known as an excellent material for ensuring a high charge density and mobility. 그러나, ZnO 박막은 대기중에 노출되었을 때 막질이 불안정하고, 그에 따라 박막 트랜지스터의 안정성(stability)을 저하시키는 단점이 있다. However, ZnO thin film has a drawback that the film quality is unstable when exposed to the atmosphere and lowering the reliability (stability) of the thin film transistor accordingly.

본 발명은 활성층으로 인듐갈륨징크옥사이드(이하, IGZO라 함) 박막을 이용하여 활성층의 막질을 향상시켜 안정성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다. The present invention, using indium gallium zinc oxide (hereinafter referred to, IGZO) thin film as the active layer provides a thin film transistor and a manufacturing method that can improve the film quality of the active layer improves stability.

본 발명은 증착 공정이 진행되더라도 IGZO 박막의 조성이 변화되지 않아 신뢰성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다. The present invention provides a thin film transistor and a manufacturing method in the deposition process can proceed even improve the reliability of the IGZO thin film is the composition does not change.

본 발명은 IGZO 박막을 다층 구조로 형성할 수 있고, 각 층의 조성비를 다르게 조절할 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다. The present invention may form the IGZO thin film multi-layer structure, there is provided a thin film transistor and a manufacturing method capable of controlling a composition ratio of the different layers.

본 발명은 활성층으로 이용되는 IGZO 박막을 원자층 증착 등의 화학적 증착 방식으로 형성하는 박막 트랜지스터 및 그 제조 방법을 제공한다. The present invention provides a thin film transistor and a manufacturing method for forming the IGZO thin film is used as an active layer by chemical vapor deposition method such as atomic layer deposition.

본 발명의 일 양태에 따른 박막 트랜지스터는 게이트 전극; A thin film transistor according to an embodiment of the invention is a gate electrode; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; The gate electrode and spaced apart in the vertical direction and spaced apart from each other in the horizontal direction of a source electrode and a drain electrode; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막; A gate insulating film formed between the gate electrode and the source electrode and the drain electrode; 및 상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고, 상기 활성층은 화학적 증착 공정을 이용하여 도핑된 ZnO 박막을 적어도 하나 이상 형성한다. And it comprises an active layer formed between the gate insulating film and the source and drain electrodes, the active layer to form at least one doped ZnO thin film using a chemical vapor deposition process.

상기 도핑된 ZnO 박막에서 도핑 원소는 3족 또는 4족 원소이고, 상기 도핑 원소는 Ga, In 또는 Sn 원소의 적어도 하나이다. In the doped ZnO thin film doped with a Group III element or a Group 4 element, it said doping element is at least one of Ga, In or Sn element.

상기 활성층 상에 형성된 보호막을 더 포함하고, 상기 보호막은 상기 소오스 전극 및 드레인 전극 사이의 상기 활성층 상에 형성된다. Further comprising a protective film formed on the active layer, wherein the protective film is formed on the active layer between the source electrode and the drain electrode.

본 발명의 다른 양태에 따른 박막 트랜지스터는 게이트 전극; A thin film transistor according to another aspect of the invention the gate electrode; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; The gate electrode and spaced apart in the vertical direction and spaced apart from each other in the horizontal direction of a source electrode and a drain electrode; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막; A gate insulating film formed between the gate electrode and the source electrode and the drain electrode; 및 상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고, 상기 활성층은 IGZO 박막을 이용하여 형성하며, 상기 IGZO 박막은 화학적 증착 공정을 이용하여 적어도 이중 구조로 형성한다. And the active layer and formed using IGZO thin film, comprising: an active layer formed between the gate insulating film and the source electrode and the drain electrode, the IGZO film is formed in at least a double structure by using a chemical vapor deposition process.

상기 IGZO 박막은 ALD에 의해 형성된 제 1 IGZO 박막과 CVD에 의해 형성된 제 2 IGZO 박막이 적층되어 형성된다. The IGZO thin film is formed by the 2 IGZO thin film is formed by laminating in claim 1 IGZO film and the CVD formed by ALD.

상기 IGZO 박막은 ALD에 의해 형성된 제 1 IGZO 박막과 유사 ALD에 의해 형성된 제 2 IGZO 박막과 CVD에 의해 형성된 제 3 IGZO 박막이 적층되어 형성된다. The IGZO film is formed in the IGZO thin film 3 is formed by a laminate of claim 2 IGZO film and the CVD defined by claim 1 IGZO thin film similar to ALD formed by ALD.

상기 제 1 IGZO 박막은 상기 게이트 전극 측에 형성되고, 제 1 IGZO 박막은 반응 가스로 O 3 를 사용하여 형성된다. Wherein 1 IGZO thin film is formed on the gate electrode side, a 1 IGZO thin film is formed using O 3 as a reaction gas.

상기 적어도 이중 구조의 IGZO 박막은 조성비가 다르고, 상기 제 1 IGZO 박막은 상기 제 2 IGZO 박막 및 제 3 IGZO 박막에 비해 이동도 및 전도도가 높다. IGZO thin film of at least double structure is different from the composition ratio, wherein 1 IGZO thin film is high in the first IGZO thin film 2 and the third mobility and conductivity than the IGZO film.

상기 제 1 IGZO 박막은 상기 제 2 IGZO 박막 및 제 3 IGZO 박막에 비해 인듐, 갈륨 및 징크의 적어도 어느 하나의 함유량이 많다. Wherein 1 IGZO thin film is a lot of the claim 2 IGZO thin film and at least one content of the third indium, gallium, and zinc than the IGZO film.

본 발명의 또다른 양태에 따른 박막 트랜지스터의 제조 방법은 기판이 제공되는 단계; Method of manufacturing a TFT according to still another aspect of the present invention comprises a step in which the substrate is provided; 상기 기판 상에 게이트 전극을 형성하고 그 상부에 게이트 절연막을 형성하는 단계; Forming a gate electrode on the substrate and forming a gate insulating film thereon; 상기 게이트 절연막 상에 활성층을 형성하는 단계; Forming an active layer on the gate insulating film; 상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하며, 상기 활성층은 IGZO 박막으로 형성되고, 상기 IGZO 박막은 화학적 증착 공정으로 적어도 이중 구조로 형성된다. And forming a source electrode and a drain electrode on the active layer, the active layer is formed of IGZO film, the IGZO film is formed of at least a double structure by chemical vapor deposition process.

상기 활성층 상에 보호막을 형성한 후 상기 소오스 전극 및 드레인 전극 사이에 잔류하도록 패터닝하는 단계를 더 포함한다. After forming the protective film on the active layer further comprises the step of patterning so as to remain between the source electrode and the drain electrode.

상기 IGZO 박막은 ALD에 의해 제 1 IGZO 박막을 형성하고, 그 상부에 CVD에 의해 제 2 IGZO 박막을 형성한다. The IGZO film is to form the IGZO thin film 2 by CVD on the upper, to form a 1 second IGZO film by ALD.

상기 IGZO 박막은 ALD에 의해 제 1 IGZO 박막을 형성하고 그 상부에 유사 ALD에 의해 제 2 IGZO 박막을 형성한 후 CVD에 의해 제 3 IGZO 박막을 형성한다. The IGZO film is to form the IGZO film by 3 after formation of the IGZO film by ALD claim 1 and 2 form a first IGZO film by a similar ALD thereon CVD.

상기 적어도 이중 구조의 IGZO 박막은 인듐 소오스, 갈륨 소오스, 징크 소오스 및 산화 소오스의 유입량을 조절하여 조성비가 다르게 형성된다. IGZO thin film of at least double structure regulates the flow rate of the indium source, the gallium source, a zinc source and a source oxide is formed by the different composition ratios.

상기 제 1 IGZO 박막은 상기 제 2 IGZO 박막 및 제 3 IGZO 박막에 비해 이동도 및 전도도 높도록 형성된다. Wherein 1 IGZO thin film is formed so as to go high and also conductivity than that of the second IGZO films 2 and claim 3 IGZO film.

상기 제 1 IGZO 박막 또는 상기 제 2 IGZO 박막은 반응 가스로 산소가 포함된 물질을 이용하여 형성하고, 상기 반응 가스는 O 2 , O 3 , H 2 O, N 2 O, CO 2 , 산소 플라즈마 중 하나의 가스 또는 혼합 가스를 이용하는 박막 트랜지스터의 제조 방법. Wherein 1 IGZO thin film or the claim 2 IGZO thin film is formed by using a material with a reaction gas containing oxygen, and the reaction gas are O 2, O 3, H 2 O, N 2 O, CO 2, oxygen plasma of method of manufacturing a thin film transistor using a single gas or gas mixture.

본 발명의 실시 예들은 원자층 증착을 포함하는 화학적 증착 방식으로 IGZO 박막을 형성하고, 이를 박막 트랜지스터의 활성층으로 이용한다. Embodiments of the invention form the IGZO thin film by chemical vapor deposition methods, including atomic layer deposition, and uses them as the active layer of the TFT. 즉, 반응 챔버 내에 인듐 소오스, 갈륨 소오스, 징크 소오스 및 산화 소오스를 선택적으로 유입하여 기판 상에 IGZO 박막을 형성한다. That is, by selectively introduced into the indium source, the gallium source, a zinc source and a source oxide in the reaction chamber to form the IGZO thin film on a substrate. 또한, 서로 다른 화학적 증착 공정을 이용하여 적어도 이중 구조의 IGZO 박막을 형성하는데, ALD 공정을 이용한 제 1 IGZO 박막과 CVD 공정을 이용한 제 2 IGZO 박막을 적층하여 형성할 수도 있고, ALD 공정을 이용한 제 1 IGZO 박막과 유사 ALD 공정을 이용한 제 2 IGZO 박막과 CVD 공정을 이용한 제 3 IGZO 박막을 적층하여 형성할 수도 있다. In addition, each other to form the IGZO thin film of at least double structure using another chemical vapor deposition process, may be formed by stacking a first 2 IGZO thin film with claim 1 IGZO film and the CVD process using the ALD process, the using the ALD process 1 may be formed by stacking a first thin film and the second IGZO 2 3 IGZO thin film using the CVD process using an IGZO film and similar ALD process. 뿐만 아니라, 복수 층의 IGZO 박막의 조성을 다르게 하여 형성할 수도 있다. As well, it may be formed of a different composition of the IGZO thin film of a plurality of layers.

본 발명에 의하면, 활성층으로 이용되는 IGZO 박막을 화학적 증착 방식으로 형성함으로써 증착 공정이 진행될수록 박막의 특성이 변화되어 신뢰성을 저하시키는 종래의 스퍼터링에 의한 IGZO 박막의 문제점을 해결할 수 있다. According to the present invention, it is possible to solve the problems of the IGZO film by a conventional sputtering deposition process that is conducted by forming an IGZO thin film is used as an active layer by chemical vapor deposition method is the more the characteristics of the thin film changes degrade reliability. 즉, 소오스의 유입량을 일정하게 유지할 수 있어 증착 공정이 진행되어도 박막의 조성이 변화되지 않고, 그에 따라 신뢰성 저하를 방지할 수 있다. That is, it is possible to maintain constant the flow rate of the source, without the deposition process is not the composition of the thin film changes may be in progress, it is possible to prevent the reliability decreases accordingly.

또한, 게이트 절연막에 인접한 활성층은 막질 및 계면 특성이 우수한 ALD 공정을 이용한 IGZO 박막으로 형성하고, 이를 프론트 채널로 이용할 수 있어 박막 트랜지스터의 동작 속도를 향상시킬 수 있다. Further, the active layer adjacent to the gate insulating film may be formed by IGZO thin film using the ALD process, the film quality and excellent interface characteristics, and improve the operation speed of the thin-film transistor makes it possible to use it as a front channel.

그리고, 복수의 IGZO 박막의 조성을 다르게 형성하여 프론트 채널 및 백 채널로 이용할 수 있다. And, to form the composition of the different plurality of IGZO thin film it can be used as a front channel and back channel. 즉, 제 1 IGZO 박막의 인듐 및 갈륨 조성을 제 2 IGZO 박막의 인듐 및 갈륨 조성보다 높게 하여 제 1 IGZO 박막의 이동도 및 전도도가 제 2 IGZO 박막의 전도도보다 높게 함으로써 제 1 IGZO 박막을 프론트 채널로 이용하고 제 2 IGZO 박막을 백 채널로 이용할 수 있다. That is, the first IGZO thin film by increasing the first than the conductivity of the IGZO thin film of indium and gallium composition of claim 2 IGZO thin film of indium and gallium are to above the composition of the movement of the first IGZO thin film even and conductivity claim 2 IGZO thin film of the front channel use and can be used to claim 2 IGZO thin film as the back channel.

도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도. 1 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 특성 그래프. 2 and 3 are characteristic graphs of the thin film transistor according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도. 4 is a cross-sectional view of a TFT according to another embodiment of the present invention.
도 5는 본 발명에 따른 박막 트랜지스터의 제조에 적용되는 증착 장치의 일 개략도. Figure 5 is a schematic view one of a deposition apparatus applicable to production of the thin film transistor according to the present invention.
도 6 및 도 7은 본 발명에 적용되는 ALD 및 유사 ALD의 공정 사이클의 개념도. 6 and 7 is a conceptual view showing a process cycle of the ALD and similar ALD applied to the present invention.
도 8 내지 도 11은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도. 8 to 11 are cross-sectional view of the device shown in sequence for illustrating a method of manufacturing a TFT according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. With reference to the accompanying drawings will be described an embodiment of the present invention; 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. However, the present invention is not limited to the embodiments set forth herein will be embodied in many different forms, but the embodiments are the scope of the invention to those skilled in the art, and the teachings of the present invention to complete It will be provided to fully inform. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. Was expressed on an enlarged scale, a thickness to clearly express various layers and regions in the drawings were to be the same numerals refer to like elements in the drawings. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다. Further, a layer, film, the other part section, such as the area "above the" or "phase to" when the expression that is the parts with the other, as well as if the "right above" or "directly over" of the parts with other parts also it includes the case that another portion between the portions.

도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다. 1 is a cross-sectional view of a cross-sectional view of a thin film transistor according to an embodiment of the invention, the bottom-gate (Bottom gate) thin film transistor.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성되며 제 1 IGZO 박막(132)과 제 2 IGZO 박막(134)이 적층된 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다. 1, a thin film transistor according to an embodiment of the present invention includes a substrate 100, a gate insulating film 120 is formed on the gate electrode 110 and gate electrode 110 formed on a gate insulating film (120 ) it is formed on the 1 IGZO thin film 132 and the first 2 IGZO thin film 134, the active layer 130, a source electrode (140a) and a drain electrode (140b formed spaced apart from each other on the active layer 130 is stacked) It includes.

기판(100)은 투명 기판을 이용할 수 있는데, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. The substrate 100 may use a transparent substrate, for example when implementing the silicon substrate, a glass substrate or a flexible display may be used for the plastic substrate (PE, PES, PET, PEN, etc.). 또한, 기판(100)은 반사형 기판이 이용될 수 있는데, 예를들어 메탈 기판이 사용될 수 있다. In addition, the substrate 100 there is a reflective substrate may be used, for example, the metal substrate can be used. 메탈 기판은 스테인레스 스틸, 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. Metal substrate may be formed of stainless steel, titanium (Ti), molybdenum (Mo) or an alloy thereof. 한편, 기판(100)으로 메탈 기판을 이용할 경우 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. On the other hand, when using the metal substrate as the substrate 100, it is preferable to form an insulating film on the upper substrate metal. 이는 메탈 기판과 게이트 전극(110)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. This is to prevent a short circuit of the metal substrate and a gate electrode 110 and prevents diffusion of metal atoms from the metal substrate. 이러한 절연막으로는 실리콘 옥사이드(SiO 2 ), 실리콘 나이트라이드(SiN), 알루미나(Al 2 O 3 ) 또는 이를의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다. The insulating film may use a material comprising at least one of silicon oxide (SiO 2), silicon nitride (SiN), alumina (Al 2 O 3) or a compound of them. 이와 더불어 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 절연막 하부에 확산 방지막으로 이용할 수 있다. In addition can be used as a titanium nitride (TiN), titanium aluminum nitride (TiAlN), silicon carbide (SiC) film or spreading the inorganic material comprises at least one of these compounds on the lower insulating film.

게이트 전극(110)은 도전 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. Gate electrode 110 may be formed using a conductive material, such as aluminum (Al), neodymium (Nd), silver (Ag), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum at least it can be formed of an alloy containing any of these metals, or of the (Mo) and copper (Cu). 또한, 게이트 전극(110)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. The gate electrode 110 may be formed of a multilayer of a plurality of metal layers, as well as a single layer. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다. That is, the physical and chemical properties are superior chrome (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo), such as series, of the metal layer and the specific resistance is less of aluminum (Al), silver (Ag) series or copper (Cu) series a may be formed in a double layer comprising a metal.

게이트 절연막(120)은 적어도 게이트 전극(110) 상부에 형성된다. A gate insulating film 120 is formed over the at least the gate electrode 110. 즉, 게이트 절연막(120)은 게이트 전극(110)의 상부 및 측부를 포함한 기판(100) 상에 형성될 수 있다. That is, the gate insulating film 120 may be formed on the substrate 100, including the top and sides of the gate electrode 110. 게이트 절연막(120)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO 2 ), 실리콘 나이트라이드(SiN), 알루미나(Al 2 O 3 ), 지르코니아(ZrO 2 )를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다. A gate insulating film 120 is an inorganic insulating film comprising a silicon oxide (SiO 2), silicon nitride (SiN), alumina (Al 2 O 3), zirconia (ZrO 2) adhesion to the metal material excellent and excellent in dielectric strength of it can be formed by one or more insulating materials.

활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. Active layer 130 is formed on the gate insulating film 120 is formed so that at least a portion overlapping with the gate electrode 110. 활성층(130)은 ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 3족 또는 4족 원소, 예를 들어 인듐(In), 갈륨(Ga), 주석(Sn) 원소의 적어도 하나를 도핑함으로써 비정질 ZnO 박막을 유도하여 박막 트랜지스터의 안정성을 개선할 수 있다. The active layer 130 is an amorphous ZnO films by doping Group III or Group IV elements, such as indium (In), gallium (Ga), tin least one (Sn) element on a ZnO thin film to improve the film quality of the ZnO thin film a it is possible to improve the reliability of the thin film transistor by induction. 예를 들어 활성층(130)은 ZnO 박막에 인듐 및 갈륨을 도핑한 IGZO 박막으로 형성될 수 있다. For example, the active layer 130 may be formed in the IGZO thin film doped with indium and gallium in ZnO films. 그런데, IGZO 박막은 일반적으로 IGZO 타겟을 이용한 스퍼터링에 의해 형성하는데, IGZO 박막을 스퍼터링으로 형성하면 박막의 증착이 진행될수록 박막의 조성이 변화되어 순차적으로 형성된 IGZO 박막의 막질이 균일하지 않은 문제가 있다. However, IGZO thin film is in general formed by the sputtering using the IGZO target, by forming the IGZO thin film by sputtering, the more the deposition of thin films in progress is the composition of the thin film changes, there is a problem that is not uniform and the film quality of the IGZO film formed sequentially . 즉, IGZO 타겟 내의 결정 구조 및 그레인이 불규칙하기 때문에 IGZO 박막의 증착이 진행될수록 박막의 조성이 변화되고, 그에 따라 막질이 균일하지 않게 된다. In other words, the irregularities in the crystal structure and grain in the IGZO target the more the deposition of the IGZO thin film proceeds the composition of the thin film is changed, the film quality is not uniform accordingly. 따라서, 동일 챔버 내에서 동일 프로세스로 제조된 박막 트랜지스터들의 특성이 서로 다르고, 그에 따라 신뢰성이 저하된다. Thus, the characteristics of the thin film transistor manufactured by the same process in the same chamber different from each other, and the reliability is lowered accordingly. 또한, 활성층(130)을 필요에 따라 조성이 다른 복수의 층으로 형성할 수 있는데, IGZO 타겟은 하나의 조성으로만 제작되기 때문에 이러한 다층 구조의 활성층(130)을 형성하기 어렵다. In addition, there is a composition as needed, the active layer 130 can be formed of a plurality of different layers, IGZO target is difficult to form the active layer 130 of the multilayer structure because of the following composition are produced by only one. 즉, IGZO 타겟을 이용한 스퍼터링 공정으로는 조성이 다른 다층 구조의 액티브층을 형성할 수 없다. That is, by a sputtering process using an IGZO target can not be the composition of forming the active layer of another multi-layer structure. 따라서, 본 발명은 IGZO 박막을 이용한 활성층(130)을 원자층 증착(Atomic layer Deposition; 이하 ALD라 함), 화학 기상 증착(Chemical Vapor Deposition; 이하 CVD라 함) 등의 화학적 증착 방식으로 형성한다. Accordingly, the present invention is the active layer 130 with the IGZO thin film atomic layer deposition to form a chemical vapor deposition method and the like;; (hereinafter referred to as CVD Chemical Vapor Deposition) (Atomic layer Deposition hereinafter referred to as ALD), chemical vapor deposition. 예를 들어, 활성층(130)은 적어도 이중 구조로 형성될 수 있는데, 게이트 절연막(120)에 인접하는 제 1 IGZO 박막(132)은 ALD 공정으로 형성하고, 제 1 IGZO 박막(134) 상에 CVD 공정으로 제 2 IGZO 박막(134)을 형성할 수 있다. For example, CVD on the active layer 130 has the 1 IGZO thin film 132 is the 1 IGZO thin film 134 formed in the ALD process, and which may be formed of at least a double structure, adjacent to the gate insulating film 120, process to claim 2 it is possible to form the IGZO thin film 134. the 제 1 및 제 2 IGZO 박막(132, 134)은 인듐 소오스, 갈륨 소오스 및 징크 소오스와 산화 소오스를 이용하여 형성할 수 있다. A first and a 2 IGZO thin film (132, 134) can be formed by using the indium source, the gallium source and a zinc oxide source and the source. 예를 들어 인듐 소오스로는 트리메틸인듐(Trimethyl Indium; In(CH 3 ) 3 )(TMIn) 등을 이용할 수 있고, 갈륨 소오스로는 트리메틸갈륨(Trimethyl Gallium; Ga(CH 3 ) 3 )(TMGa) 등을 이용할 수 있으며, 징크 소오스로는 디에틸징크(Diethyl Zinc; Zn(C 2 H 5 ) 2 )(DEZ), 디메틸징크(Dimethyl Zinc; Zn(CH3)2)(DMZ) 등을 이용할 수 있다. For example, an indium source and a trimethyl indium; can be used, and (Trimethyl Indium In (CH 3) 3) (TMIn), gallium source and a trimethyl gallium (Trimethyl Gallium; Ga (CH 3 ) 3) (TMGa) , etc. a can be used, a zinc source include diethyl zinc and the like can be used;; (Zn (CH3) 2 dimethyl zinc) (DMZ) (diethyl zinc Zn (C 2 H 5) 2) (DEZ), dimethyl zinc. 또한, 산화 소오스로는 산소가 포함된 물질, 예를 들어 산소(O 2 ), 오존(O 3 ), 수증기(H 2 O), N 2 O, CO 2 등의 적어도 어느 하나를 이용할 수 있다. Further, the oxide source is a material that contains oxygen, such as oxygen (O 2), ozone (O 3), may be used at least one, such as water vapor (H 2 O), N 2 O, CO 2. 활성층(130)은 게이트 절연막(120)과 인접한 제 1 IGZO 박막(132)을 ALD 공정으로 형성하고, 프론트 채널(front channel)로 이용할 수 있다. The active layer 130 is formed to claim 1 IGZO thin film 132 adjacent to the gate insulating film 120 in the ALD process, and may be used as the front channels (front channel). 이는 ALD 공정으로 형성된 제 1 IGZO 박막(132)은 막질 및 계면 특성이 우수하기 때문에 채널 형성에 중요한 프론트 채널(front channel)로 이용할 수 있다. This can be used to claim 1 IGZO thin film 132 and the film quality because the interface properties are excellent important front channels to the channel formation (front channel) formed in the ALD process. 즉, 게이트 전극(110)에 (+) 전압이 인가되면 게이트 절연막(120) 상부의 활성층(130) 일부에 (-) 전하가 쌓여 프론트 채널을 형성하게 되고, 프론트 채널을 통해 전류가 잘 흐를수록 이동도가 우수하게 된다. That is, when a positive voltage to the gate electrode 110 is a portion the gate insulating film 120 of the upper active layer 130 (-) accumulate electric charges and form the front channels, the current is more flows well through the front channel Go is also a solid. 따라서, 프론트 채널 영역은 이동도가 우수한 물질로 형성하는 것이 바람직한데, ALD 공정으로 형성된 제 1 IGZO 박막(132)은 막질 및 계면 특성이 우수하여 이동도가 우수하게 된다. Thus, the front channel region it is preferred that mobility is formed of a material excellent, claim 1 IGZO thin film 132 formed of the ALD process is that mobility is excellent excellent in film quality and interface properties. 그런데, ALD 공정을 이용하는 경우 공정 속도가 느려 생산성이 저하되기 때문에 제 1 IGZO 박막(132) 상의 제 2 IGZO 박막(134)은 CVD 공정으로 형성한다. By the way, the claim 2 IGZO thin film 134 on the claim 1 IGZO thin film 132, since the process speed is reduced productivity slow the case of using the ALD process is formed in a CVD process. CVD 공정을 이용하면 고속 증착이 가능하므로 생산성을 향상시킬 수 있다. With the CVD process it is capable of high-speed deposition, because it is possible to improve the productivity. 한편, ALD 공정의 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, TMGa는 산소(O 2 )와 반응성이 떨어지므로 오존(O 3 )을 이용하는 것이 바람직하고, 산소(O 2 )를 이용하는 경우에는 플라즈마 상태로 여기시켜 이용할 수 있다. On the other hand, to the oxidation source of ALD processes, but can take advantage of a material comprising oxygen, TMGa is the case of using oxygen (O 2) and the reactivity and diminish desirable to use ozone (O 3), and oxygen (O 2) there can be used to excite a plasma state. 산소 뿐만 아니라 N 2 O, CO 2 도 플라즈마 상태로 여기시켜 이용할 수 있다. As well as oxygen N 2 O, CO 2 also can be used to excite into a plasma state. 또한, CVD 공정의 산화 소오스로는 산소, 오존, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합, 산소 플라즈마 등을 이용할 수 있는데, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합을 이용하는 것이 가장 바람직하다. Further, the oxide source of the CVD process, it is most preferred to use a mixture of oxygen, ozone, there can be used a mixture of water vapor and oxygen, a mixture of water vapor and ozone, oxygen plasma or the like, a mixture of water vapor and oxygen, water vapor and ozone, . 한편, 제 2 IGZO 박막(134)은 제 1 IGZO 박막(132)과 조성비를 다르게 하여 형성하여 백 채널(back channel)로 이용할 수 있다. On the other hand, the 2 IGZO thin film 134 can be used to claim 1 IGZO thin film 132, the back channel is formed by a different composition ratio and (back channel). 즉, 게이트 전극(110)에 (-) 전압이 인가되면 (-) 전하는 소오스 전극(140a) 및 드레인 전극(140b) 하부의 활성층(130) 일부에 쌓이게 된다. That is, the gate electrode (110) when a voltage is applied () (-) charges are accumulated on the part of the source electrode (140a) and a drain electrode (140b) of the lower active layer 130. 따라서, 백 채널은 전하 이동을 방지할 수 있는 조성, 즉 전도성이 프론트 채널로 작용하는 제 1 IGZO 박막(132)보다 낮도록 제 2 IGZO 박막(134)을 형성한다. Thus, the back channel is the composition capable of preventing charge transfer, i.e., conductive, to form a first thin film of claim 2 IGZO IGZO thin film to be lower than 132 (134) acting as a front channel. 이를 위해 인듐 소오스, 갈륨 소오스 및 징크 소오스의 적어도 어느 하나의 유입량을 제 1 IGZO 박막(132)와 다르게 조절하여 유입할 수 있고, 산화 소오스의 유입량 또한 조절하여 유입할 수 있다. For this purpose can be introduced by controlling differently at least one of the flow rate of the indium source, the gallium source and the zinc source and a 1 IGZO thin film 132, the flow rate of the oxide source can also be controlled by inflow. 예를 들어, 제 2 IGZO 박막(134)의 인듐 및 갈륨의 조성을 제 1 IGZO 박막(132)보다 적게 할 수 있다. For example, the second composition of indium and gallium in the IGZO thin film 134 may be less than the 1 IGZO thin film 132. 이렇게 하면 제 1 IGZO 박막(132)과 제 2 IGZO 박막(134)의 특성, 예를 들어 이동도, 전기 전도도 등을 조절할 수 있다. This may adjust the claim 1 IGZO thin film 132 and the second characteristic of the IGZO thin film 134, for example, the mobility, the electrical conductivity and the like. 이러한 제 1 IGZO 박막(132)은 5∼50Å의 두께로 형성할 수 있고, 제 2 IGZO 박막(134)은 200∼300Å의 두께로 형성할 수 있다. These claim 1 IGZO thin film 132 may be formed to a thickness of 5~50Å, No. 2 IGZO thin film 134 may be formed to a thickness of 200~300Å.

소오스 전극(140a) 및 드레인 전극(140b)은 활성층(130) 상부에 형성되며, 게이트 전극(110)과 일부 중첩되어 게이트 전극(110)을 사이에 두고 상호 이격되어 형성된다. A source electrode (140a) and a drain electrode (140b) is formed on the upper active layer 130, through the gate electrode 110 and the gate electrode are overlapped portion 110 is formed spaced apart from each other. 소오스 전극(140a) 및 드레인 전극(140b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. A source electrode (140a) and a drain electrode (140b) may be formed by the same process using the same material, it may be formed using a conductive material such as aluminum (Al), neodymium (Nd), the ( Ag), chromium (Cr), titanium (which may be formed of an alloy including at least any one of these metals or of Ti), tantalum (Ta), and molybdenum (Mo). 즉, 게이트 전극(110)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. That is, the gate electrode 110 and can be formed of the same material but may be formed from other materials. 또한, 소오스 전극(140a) 및 드레인 전극(140b)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. In addition, a source electrode (140a) and a drain electrode (140b) may be formed of a multilayer of a plurality of metal layers, as well as a single layer.

도 2 및 도 3은 본 발명의 일 실시 예에 따른 IGZO 박막을 활성층으로 이용하는 박막 트랜지스터의 특성 그래프를 도시한 것으로, 도 2는 게이트 전압에 따른 드레인-소오스 전류(I DS ) 그래프이고, 도 3은 도 2의 Y축의 드레인-소오스 전류(I DS )를 지수로 표시한 것이다. 2 and 3 that shows a characteristic graph of a thin film transistor using an IGZO thin film according to an embodiment of the present invention as an active layer, 2 is a drain corresponding to the gate voltage - a source current (I DS) graph, Figure 3 is indicated by the source current (I DS) index - is Y-axis drain of Figure 2; 도시된 바와 같이 게이트 전압이 0V 이상 인가되면 드레인과 소오스 사이에 터널링이 발생되고, 그에 따라 드레인-소오스 전류가 흐르게 되어 선형적인 특성을 나타낸다. When the gate voltage as shown is more than 0V, and the tunnel is generated between the drain and the source, drain accordingly - is a source current to flow shows the linear characteristic. 또한, 게이트 전압이 소정 전압, 예를 들어 10V 이상이 되면 드레인-소오스 전류가 포화된다. Further, when the gate voltage is a predetermined voltage, for instance at least 10V drain-source current is the saturation. 이러한 특성 그래프는 다른 박막 트랜지스터, 예를 들어 스퍼터링으로 IGZO 박막을 형성한 박막 트랜지스터의 특성 그래프와 유사하다. This characteristic graph is similar to the characteristic graph of the thin film transistor forming the IGZO thin film to other thin-film transistors, for example, sputtering. 따라서, 화학적 증착 방식으로 IGZO 박막을 형성하고 이를 활성층으로 이용하는 본 발명에 따른 박막 트랜지스터는 박막 트랜지스터로서 정상 동작함을 알 수 있다. Therefore, forming the IGZO thin film by chemical vapor deposition method, and a thin film transistor according to the present invention using the same as an active layer can be seen that the normal operation as a thin film transistor.

상기한 바와 같이 본 발명의 일 실시 예에 따른 박막 트랜지스터는 활성층(130)을 금속 산화물 반도체, 특히 IGZO 박막을 이용하여 형성하며, ALD 공정 및 CVD 공정으로 제 1 및 제 2 IGZO 박막(132, 134)의 적층 구조로 형성할 수 있다. A thin film transistor according to an embodiment of the present invention as described above, and the active layer 130 is formed using a metal oxide semiconductor, in particular IGZO film, the ALD process and the CVD process, the first and the 2 IGZO thin film (132, 134 ) to form a laminated structure. 이때, 제 1 및 제 2 IGZO 박막(132, 134)의 조성을 소오스의 유입량 등으로 조절할 수 있어 조성이 다른 다층 구조의 박막을 형성할 수 있다. At this time, the flow rate can be adjusted by including in the composition a source of the first and the 2 IGZO thin film (132, 134) may be a composition of forming a thin film of another multi-layer structure. 또한, 제 1 IGZO 박막(132)을 막질이 우수한 ALD 공정으로 형성하여 프론트 채널로 이용할 수 있어 이동도가 우수하고, 전기 전도도가 우수한 고속 소자를 구현할 수 있으며, 제 2 IGZO 박막(134)을 고속 증착이 가능한 CVD 공정으로 형성함으로써 ALD 공정의 단점인 생산성 저하를 보완할 수 있다. In addition, the 1 IGZO the film quality is formed with good ALD process, the thin film 132 may implement the mobility is excellent, and the electrical conductivity superior high-speed device can use as the front channels, a high speed to claim 2 IGZO thin film (134) by forming the vapor deposition is a CVD process may be possible to compensate for the drawbacks of the ALD process productivity.

도 4는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도로서, IGZO 박막을 이용하는 활성층을 증착 방법이 다른 3개의 층으로 형성한다. 4 is a cross-sectional view of a TFT according to another embodiment of the present invention, the deposition of the active layer using an IGZO film is formed in the other three layers.

도 4를 참조하면, 본 발명의 다른 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성된 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다. 4, the thin film transistor according to another embodiment of the present invention includes a substrate 100, a gate electrode 110 and the gate electrode a gate insulating film 120 is formed on the (110), a gate insulating film (120 formed on ) and the active layer 130 formed on the spaced apart from each other on the active layer 130 is formed including a source electrode (140a) and a drain electrode (140b). 또한, 소오스 전극(140a)과 드레인 전극(140b) 사이의 활성층(130) 상에 형성된 보호막(150)을 더 포함한다. [0261] The method further includes a protective film 150 formed on the active layer 130 between the source electrode (140a) and a drain electrode (140b).

활성층(130)은 제 1 IGZO 박막(132), 제 2 IGZO 박막(134) 및 제 3 IGZO 박막(136)을 적층하여 형성하는데, 제 1 IGZO 박막(132)은 ALD 공정으로 형성하고, 제 2 IGZO 박막(134)은 유사(pseudo) ALD 공정으로 형성하며, 제 3 IGZO 박막(136)은 CVD 공정으로 형성한다. An active layer (130) has a 1 IGZO thin film 132, the second IGZO thin film 134 and the second to form the 3 IGZO laminating a thin film 136, a 1 IGZO thin film 132 is formed in the ALD process, and the second IGZO thin film 134 to form a similar (pseudo) ALD process, the 3 IGZO thin film 136 is formed by CVD process. 유사 ALD 공정은 소오스 유입 및 반응 가스의 유입을 반복하여 소정 두께의 박막을 형성한다. Similar ALD process is repeated to the inlet of the source inlet and the reaction gas to form a thin film having a predetermined thickness. 즉, ALD 공정은 소오스 유입 및 퍼지, 반응 가스 유입 및 퍼지를 반복하여 박막을 형성하지만, 유사 ALD 공정은 퍼지 공정을 실시하지 않고 소오스 유입 및 반응 가스 유입만을 반복하여 박막을 형성한다. In other words, ALD process to form a thin film by repeating the source inlet and purge the reaction gas inlet and purged, but similar ALD process to form a thin film by repeating only the source inlet and the reaction gas inlet does not have a purging process. 또한, 유사 ALD 공정은 반응 가스로 ALD 공정의 반응 가스를 이용할 수 있다. Further, similar to ALD processes may utilize a reaction gas into the reaction gas in the ALD process. 즉, 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, 오존(O 3 )을 이용하는 것이 바람직하고, 산소(O 2 ), N 2 O, CO 2 는 플라즈마 상태로 여기시켜 이용할 수 있다. That is, the oxidation source, but can use a material that contains oxygen, it is preferable to use ozone (O 3), oxygen (O 2), N 2 O , CO 2 can be used to excite into a plasma state. 유사 ALD 공정으로 제 2 IGZO 박막(134)을 형성함으로써 ALD 공정으로 형성된 제 1 IGZO 박막(132)와 유사한 막질을 가지면서 ALD 보다 고속 증착이 가능하므로 ALD 및 CVD 공정으로 형성된 이중의 IGZO 박막에 비해 더욱 막질이 향상된 활성층(130)을 형성할 수 있다. Similar ALD process in a second while maintaining the film quality similar to the 1 IGZO thin film 132 by forming the IGZO thin film 134 formed of the ALD process, high-speed deposition is possible than ALD, so compared to double the IGZO thin film formed by ALD and CVD processes the more the film quality can be formed in an improved active layer 130. 한편, 제 1 IGZO 박막(132)은 10∼50Å의 두께로 형성하고, 제 2 IGZO 박막(134)은 50∼100Å의 두께로 형성하며, 제 3 IGZO 박막(136)은 150∼250Å의 두께로 형성한다. On the other hand, the 1 IGZO thin film 132 is formed to a thickness of 10~50Å and claim 2 IGZO thin film 134 and is formed to a thickness of 50~100Å, No. 3 IGZO thin film 136 has a thickness of 150~250Å forms.

보호막(150)은 활성층(130) 형성 후 소오스 전극(140a) 및 드레인 전극(140b)을 형성하기 위한 식각 공정에서 식각 정지막으로 작용하여 활성층(130)이 노출되어 손상되는 것을 방지하기 위해 형성한다. A protective film 150 is formed in order to prevent damage to the active layer 130 is exposed to act as an etch stop layer in an etching process for forming the source electrode (140a) and a drain electrode (140b) and then forming the active layer 130 . 또한, 보호막(150)은 소오스 전극(140a) 및 드레인 전극(140b)의 제조가 완료된 후 활성층(130)이 대기중에 노출되는 것을 방지할 수 있다. Further, the protective film 150 can be prevented after the production of the source electrode (140a) and a drain electrode (140b) is completed active layer 130 is exposed to the atmosphere. 즉, 제 1 및 제 2 IGZO 박막(132, 134)을 포함하는 활성층(130)은 대기중에 노출되면 산소 등이 침투하여 특성이 저하될 수 있는데, 보호막(150)이 형성되어 이를 방지할 수 있다. That is, the first and the second active layer 130 including the IGZO thin film (132, 134) is on exposure to the atmosphere there is a characteristic may be degraded by the oxygen such penetration, the protective film 150 are formed it is possible to prevent this . 보호막(150)은 산소의 침투를 방지하고 식각 공정 시 제 1 및 제 2 IGZO 박막(132, 134)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 예를 들어 실리콘 옥사이드, 실리콘 나이트라이드 등의 절연막을 이용할 수 있다. The protective film 150 such as preventing penetration of oxygen and an etching process when the first and the 2 IGZO films 132,134 and etch selectivity there ratio difference may be formed of a material, such as silicon oxide, silicon nitride It can be used for insulation.

도 5는 본 발명의 일 실시 예에 따른 IGZO 박막을 형성하기 위해 이용되는 증착 장치의 개략도로서, ALD 공정과 CVD 공정을 동시에 진행하거나 유사 ALD 공정을 더 진행하여 복수층의 IGZO 박막을 인시투로 형성하기 위해 이용되는 증착 장치이다. 5 is a schematic diagram of a deposition apparatus used to form the IGZO thin film according to an embodiment of the present invention, an IGZO film of plural layers proceeds the ALD process and the CVD process at the same time, or to progress more similar to ALD processes in-situ a vapor deposition apparatus used to form. 또한, 도 6 및 도 7는 각각 ALD 공정 및 유사 ALD 공정의 공정 사이클의 개념도이다. Also, FIG. 6 and FIG. 7 is a conceptual diagram of a process cycle of the ALD process, respectively, and similar ALD process.

도 5를 참조하면, 본 발명에 이용되는 증착 장치는 소정의 반응 공간이 마련된 반응 챔버(200)와, 반응 챔버(200)의 내부 하측에 마련된 서셉터(210)와, 반응 챔버(200)의 내부 상측에 서셉터(210)와 대응되도록 마련된 분사기(220)와, 인듐 소오스를 공급하기 위한 제 1 소오스 공급부(230)와, 갈륨 소오스를 공급하기 위한 제 2 소오스 공급부(240)와, 징크 소오스를 공급하기 위한 제 3 소오스 공급부(250)와, 산화 소오스를 공급하기 위한 제 4 소오스 공급부(260)를 포함한다. 5, the deposition apparatus used in the present invention of the susceptor (210) provided inside the lower side of the reaction chamber 200 is provided with a predetermined reaction chamber, the reaction chamber 200, reaction chamber 200 on the upper side inside the susceptor (210) and adapted to be in correspondence with the injector 220, and the first source supply section 230 for supplying the indium source, and a second source supply section 240 for supplying a gallium source, a zinc source a a third source supply section 250, and a fourth supply source 260 for supplying the oxidizing source for supplying. 또한, 도시되지 않았지만, 불활성 가스 등의 퍼지 가스를 공급하는 퍼지 가스 공급부를 더 포함한다. Further, although not shown, and further comprising a purge gas supply for supplying a purge gas such as an inert gas. 여기서, 제 1, 제 2 및 제 3 소오스 공급부(230, 240, 250)는 소오스 물질을 저장하는 소오스 저장부(232, 242, 252) 및 소오스 물질을 기화시켜 소오스 가스를 생성하는 버블러(234, 244, 254)를 포함할 수 있다. Here, the first, second and third source supply unit (230, 240, 250) is a bubbler (234 to generate a source gas by vaporizing a source storage unit (232, 242, 252) and source material for storing the source material It may include 244, 254). 또한, 산화 소오스를 공급하기 위한 제 4 소오스 공급부(260)는 H 2 O 등을 이용하는 경우 버블러를 더 포함할 수 있다. Also, the fourth supply source 260 for supplying a source oxide may include a bubbler more like the case of using H 2 O. 한편, 서셉터(210)는 히터(미도시) 및 냉각 수단(미도시)이 내장되어 기판(100)을 원하는 공정 온도로 유지할 수 있다. On the other hand, the susceptor 210 has a built-in heater (not shown) and cooling means (not shown) to maintain the substrate 100 at a desired process temperature. 여기서, 기판(100) 상에는 게이트 전극, 게이트 절연막 등이 형성될 수 있고, 서셉터(210) 상에 적어도 1장 이상의 기판(100)이 안치될 수 있다. Here, and the like formed on the gate electrode, a gate insulating film substrate 100 can be formed, there may be placed a substrate 100, at least one on the susceptor (210).

상기한 증착 장치를 이용하여 ALD 공정으로 IGZO 박막을 형성하기 위해서는 도 6에 도시된 바와 같이 제 1, 제 2 및 제 3 소오스 공급부(230, 240, 250)를 통해 각각 인듐 소오스, 갈륨 소오스 및 징크 소오스를 반응 챔버(200) 내에 동시에 공급하여 기판(100) 상에 원료 소오스를 흡착시킨다. As to form the IGZO thin film by an ALD process using the above-described vapor deposition apparatus shown in Figure 6, the first, second and third, respectively the indium source over the source and supply unit (230, 240, 250), the gallium source and zinc to supply simultaneously the source and the reaction chamber 200 is adsorbed to the raw material source and the substrate (100). 그리고, 원료 소오스의 공급을 중단하고 불활성 가스 등의 퍼지 가스를 공급하여 미흡착 원료 가스를 퍼지한다. Then, stop the supply of the raw material source and purging the non-adsorbed material gas by supplying a purge gas such as an inert gas. 이어서, 제 4 소오스 공급부(260)를 통해 산화 소오스를 반응 챔버(200) 내에 공급하여 기판(100) 상에 흡착된 원료 소오스와 산화 소오스를 반응시켜 원자층의 IGZO 박막을 형성한다. Then, the fourth by reacting the raw material source and an oxidation source adsorbed to the substrate 100 and over the source and supply unit 260 supplies the source oxide in the reaction chamber 200 to form the IGZO thin film of atom layer. 그리고, 산화 소오스의 공급을 중단하고 불활성 가스 등의 퍼지 가스를 반응 챔버(200) 내에 공급하여 미반응 반응 가스를 퍼지한다. Then, stop the supply of the oxidizing source and by supplying a purge gas such as inert gas into the reaction chamber 200 to purge the non-reacted reaction gas. 이러한 원료 소오스 공급 및 퍼지, 반응 소오스 공급 및 퍼지의 사이클을 복수회 반복하여 소정 두께의 IGZO 박막을 형성한다. Repeating a plurality of times such a raw material supply source and the purge, the reaction source supply and purge cycles to form the IGZO thin film of a desired thickness.

또한, 상기 증착 장치를 이용하여 CVD 공정으로 IGZO 박막을 형성하기 위해서는 제 1 내지 제 4 소오스 공급부(230, 240, 250, 260)를 통해 인듐 소오스, 갈륨 소오스, 징크 소오스 및 산화 소오스를 반응 챔버(200)에 동시에 유입한다. In addition, the first through fourth source supply unit (230, 240, 250, 260) to the indium source, the gallium source, a zinc source and an oxidizing source through the reaction chamber in order to form the IGZO thin film by the CVD process using the deposition apparatus ( at the same time and 200) flows. 이렇게 하면 기판(100) 상에 이들의 반응에 의한 IGZO 박막이 형성된다. This allows the IGZO film by reaction thereof is formed on the substrate 100.

한편, 상기 증착 장치를 이용하여 유사 ALD 공정으로 IGZO 박막을 형성하기 위해서는 도 7에 도시된 바와 같이 제 1, 제 2 및 제 3 소오스 공급부(230, 240, 250)를 통해 각각 인듐 소오스, 갈륨 소오스 및 징크 소오스를 반응 챔버(200) 내에 동시에 공급하여 기판(10) 상에 원료 소오스를 흡착시킨다. On the other hand, respectively, via the first, second and third source supply unit (230, 240, 250) as to form the IGZO thin film in a similar ALD process by using the deposition apparatus shown in Fig indium source, the gallium source and and supplying a zinc source and at the same time in the reaction chamber 200 is adsorbed to the raw material source to the substrate 10. 이어서, 제 4 소오스 공급부(260)를 통해 산화 소오스를 반응 챔버(200) 내에 공급하여 기판(10) 상에 흡착된 원료 소오스와 산화 소오스를 반응시켜 원자층의 IGZO 박막을 형성한다. Then, the fourth by reacting the raw material source and an oxidation source adsorbed to the substrate 10 through to the supply source 260 supplies a source oxide in the reaction chamber 200 to form the IGZO thin film of atom layer. 이러한 원료 소오스 공급 및 산화 소오스 공급의 사이클을 복수회 반복하여 소정 두께의 IGZO 박막을 형성한다. Repeating a plurality of times such a raw material supply source, and supply cycle of the oxide source to form the IGZO thin film of a desired thickness.

한편, 본 발명에 따른 IGZO 박막을 서로 다른 증착 방법으로 적어도 이중 구조로 형성하기 위해 상기의 증착 장치 이외에 다양한 증착 장치를 이용할 수 있다. On the other hand, may use a different vapor deposition apparatus other than the deposition apparatus of the above to form the IGZO thin film according to the present invention as at least a double structure with different deposition methods. 예를 들어 복수의 기판(100)을 서셉터(210) 상에 안치하고 회전 가능한 복수의 인젝터를 포함하는 회전형 분사 장치를 이용하여 ALD, CVD 및 유사 ALD 공정으로 적어도 이중 구조의 IGZO 박막을 동일 반응 챔버 내에서 인시투로 형성할 수 있다. For example, the same as the IGZO thin film of at least double structure placed on the susceptor 210, a plurality of substrates (100), ALD, using a typical injector of the rotating body comprises a plurality of injectors can be rotated and CVD and similar ALD process It can be formed in-situ in the reaction chamber. 물론, 적어도 이중 구조의 IGZO 박막을 다른 반응 챔버 내에서 익스시투로 형성할 수도 있다. Of course, it is also possible to at least form an IGZO film of the dual structure in the different reaction chambers in extreme situ.

도 8 내지 도 11은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도이다. 8 to 11 are cross-sectional views illustrating in sequence for illustrating a method of manufacturing a TFT according to an embodiment of the present invention.

도 8을 참조하면, 기판(100) 상의 소정 영역에 게이트 전극(110)을 형성한 후 게이트 전극(110)을 포함한 전체 상부에 게이트 절연막(120)을 형성한다. 8, a gate insulating film 120 on the upper frame, including the gate electrode 110 after forming the gate electrode 110 in a predetermined area on the substrate 100. 게이트 전극(110)을 형성하기 위해 예를 들어 CVD를 이용하여 기판(100) 상에 제 1 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 제 1 도전층을 패터닝한다. To form the gate electrode 110, for example using a CVD after forming a first conductive layer on the substrate 100 and patterning the first conductive layer as a photo and etching process using a predetermined mask. 여기서, 제 1 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. Here, the first conductive layer may utilize any one of a metal, metal alloy, metal oxide, a transparent conductive film, or combinations thereof. 또한, 제 1 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. In addition, the first conductive layer may be formed from a plurality of layers in consideration of the conductive resistance characteristics and properties. 그리고, 게이트 절연막(120)은 게이트 전극(110)을 포함한 전체 상부에 형성될 수 있으며, 산화물 및/또는 질화물을 포함하는 무기 절연 물질 또는 유기 절연 물질을 이용하여 형성할 수도 있다. A gate insulating film 120 may be formed on the upper frame, including the gate electrode 110, may be oxides and / or be formed using an inorganic insulating material or organic insulating material comprising a nitride.

도 9를 참조하면, 기판(100)을 예를 들어 도 5의 증착 장치 내로 로딩한 후 기판(100)의 온도가 약 300℃ 이하, 예를 들어 100∼300℃의 온도를 유지하도록 서셉터(210)의 온도를 조절한다. Stand 9, and then loaded into the deposition apparatus of FIG. 5, for example, the substrate 100, the temperature of the substrate 100, for about 300 ℃ or less, for example, to maintain the temperature of 100~300 ℃ acceptor ( 210) controls the temperature of the. 이어서, 게이트 절연막(120)을 포함한 전체 상부에 제 1 IGZO 박막(132)을 형성한다. Then, on the upper frame including the gate insulating film 120 to form a thin film of claim 1 IGZO 132. 제 1 IGZO 박막(132)은 도 6에 도시된 바와 같은 공정 사이클의 ALD 공정으로 형성한다. No. 1 IGZO thin film 132 is formed by an ALD process of the process cycle, as shown in FIG. 즉, 인듐 소오스, 갈륨 소오스 및 징크 소오스를 동시에 반응 챔버 내에 공급하여 기판 상에 흡착시킨 후 퍼지 가스를 이용하여 미흡착 원료 가스를 퍼지하고, 산화 소오스를 반응 챔버 내에 공급하여 기판(100) 상에서 반응시켜 원자층의 IGZO 박막을 형성한 후 퍼지 가스를 이용하여 미반응 반응 가스를 퍼지한다. That is, the indium source, the gallium source and the zinc source and at the same time after the supply to the adsorption onto the substrate in a reaction chamber using a purge gas to purge the non-adsorbed material gas, reaction on the substrate 100 to supply the oxidizing source in a reaction chamber by after forming the IGZO thin film of atom layer by using a purge gas to purge the non-reacted reaction gas. 여기서, 인듐 소오스, 갈륨 소오스 및 징크 소오스는 징크 소오스를 기준으로 예를 들어 3∼10:1∼5:1의 비율로 공급할 수 있는데, 예를 들어 150∼200sccm, 50∼100sccm, 20∼50sccm의 양으로 공급할 수 있다. Here, the indium source, the gallium source and the zinc source, for example from 3 to 10, based on the zinc source: 1 to 5: 1 may provide a proportion of, for example, of 150~200sccm, 50~100sccm, 20~50sccm It can be supplied in both. 이러한 사이클을 반복하여 복수의 단일 원자층이 적층된 제 1 IGZO 박막(132)을 형성한다. Repeating this cycle to form a thin film of claim 1 IGZO 132. The stacked plurality of single atomic layer. 여기서, ALD 공정의 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, 오존(O 3 )을 이용하는 것이 바람직하고, 산소(O 2 ), N 2 O, CO 2 를 플라즈마 상태로 여기시켜 이용할 수 있다. Here, ALD oxide as the source of the process, but can take advantage of a material comprising oxygen, ozone (O 3) the use is preferred, and can be used to excite the oxygen (O 2), N 2 O , CO 2 into a plasma state have. 또한, 제 1 IGZO 박막(132) 상에 CVD 공정으로 제 2 IGZO 박막(134)을 형성한다. In addition, the first and the CVD process on the IGZO thin film 132 forms a first IGZO thin film 2 (134). 이를 위해 인듐 소오스, 갈륨 소오스, 징크 소오스 및 산화 소오스를 반응 챔버(200) 내에 동시에 유입한다. To this end, flows at the same time, the indium source, the gallium source, a zinc source and a source oxide in the reaction chamber 200. 여기서, 인듐 소오스, 갈륨 소오스 및 징크 소오스는 징크 소오스를 기준으로 예를 들어 3∼10:1∼5:1의 비율로 공급할 수 있는데, 예를 들어 150∼200sccm, 50∼100sccm, 20∼50sccm의 양으로 공급할 수 있다.또한, CVD 공정의 산화 소오스로는 산소, 오존, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합, 산소 플라즈마 등을 이용할 수 있는데, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합을 이용하는 것이 가장 바람직하다. Here, the indium source, the gallium source and the zinc source, for example from 3 to 10, based on the zinc source: 1 to 5: 1 may provide a proportion of, for example, of 150~200sccm, 50~100sccm, 20~50sccm can be supplied in an amount. Further, the oxide source and the CVD process may use oxygen, ozone and a mixture of water vapor and oxygen, a mixture of water vapor and ozone, oxygen plasma or the like, mixing the mixture, water vapor and ozone to water vapor and oxygen, it is most preferable to use. 한편, 제 2 IGZO 박막(134)은 제 1 IGZO 박막(132)과 조성비를 다르게 하여 형성할 수 있는데, 인듐 소오스, 갈륨 소오스 및 징크 소오스의 적어도 어느 하나의 유입량을 제 1 IGZO 박막(132)보다 많거나 적게 조절하여 유입할 수 있고, 산화 소오스의 유입량 또한 조절하여 유입할 수 있다. On the other hand, than the 2 IGZO thin film 134 is the 1 IGZO thin film 132 and may be formed of a different composition ratio, the indium source, the gallium source and at least any one of claim 1 IGZO thin film 132, the flow of zinc source It can be adjusted by more or less flowing, flow rate of the oxide source can also be controlled by inflow. 이렇게 하면 제 1 IGZO 박막(132)에 비하여 제 2 IGZO 박막(134)의 특성, 예를 들어 이동도, 전기 전도도 등을 조절할 수 있다. This first characteristic of the IGZO thin film 2 (134) than the IGZO thin film 132, for example, can be controlled, such as mobility, electrical conductivity. 한편, 제 1 IGZO 박막(132)은 5∼50Å의 두께로 형성할 수 있고, 제 2 IGZO 박막(134)은 200∼300Å의 두께로 형성할 수 있다. On the other hand, the 1 IGZO thin film 132 may be formed to a thickness of 5~50Å, No. 2 IGZO thin film 134 may be formed to a thickness of 200~300Å.

도 10을 참조하면, 제 1 및 제 2 IGZO 박막(132, 134) 상에 보호막(150)을 형성한다. 10, the first and second IGZO films to form a protective film 150 on the 132,134. 보호막(150)은 이후 소오스 전극 및 드레인 전극을 형성하기 위한 식각 공정에서 식각 정지막으로 작용하여 제 1 및 제 2 IGZO 박막(132, 134)이 노출되어 손상되는 것을 방지하기 위해 형성한다. A protective film 150 is the first and second exposure IGZO thin film (132, 134) acts on the etching process for forming the source and drain electrodes after the etch stop layer is formed in order to prevent damage. 또한, 보호막(150)은 이후 소오스 전극 및 드레인 전극의 제조가 완료된 후 제 1 및 제 2 IGZO 박막(132, 134)가 대기중에 노출되는 것을 방지할 수 있다. Further, the protective film 150 may then after the manufacture of the source electrode and the drain electrode is completed prevent exposure during the first and second IGZO films atmosphere 132,134. 즉, 제 1 및 제 2 IGZO 박막(132, 134)은 대기중에 노출되면 산소 등이 침투하여 특성이 저하될 수 있는데, 식각 정지막(150)이 형성되어 있어 이를 방지할 수 있다. That is, the first and the 2 IGZO thin film (132, 134) is exposed to the atmosphere when oxygen or the like is penetrated by the characteristics may be lowered, the etching stop layer 150 are here formed can prevent this. 보호막(150)은 산소의 침투를 방지하고 제 1 및 제 2 IGZO 박막(132, 134)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 예를 들어 실리콘 옥사이드, 실리콘 나이트라이드 등의 절연막을 이용할 수 있다. A protective film 150 prevents the penetration of oxygen and a first and a 2 IGZO thin film (132, 134) and may be formed as an etching selection ratio difference are materials, such as silicon oxide, to use an insulating film such as silicon nitride can. 이어서, 식각 정지막(150)의 소정 영역을 식각하여 패터닝하는데, 식각 정지막(150)은 이후 소오스 전극 및 드레인 전극이 이격되는 영역에 잔류하도록 패터닝한다. Then, an etch stop to etching by patterning the predetermined region, the etch stop layer 150 of the film 150 is patterned to remain in the region after the source and drain electrodes are spaced apart. 이때, 식각 정지막(150) 이들과 일부 중첩되도록 패터닝할 수도 있다. At this time, the etch stop layer 150 may be patterned so that they and some overlap.

도 11을 참조하면, 제 1 및 제 2 IGZO 박막(132, 134)을 게이트 전극(110)을 덮도록 패터닝하여 활성층(130)을 형성한다. 11, the first and a 2 IGZO thin film (132, 134) to be patterned to cover the gate electrode 110 to form the active layer 130. 이어서, 활성층(130) 상부에 제 2 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소오스 전극(140a) 및 드레인 전극(140b)을 형성한다. Then, after forming a second conductive layer on the active layer 130 is patterned by photo and etching process using a predetermined mask to form a source electrode (140a) and a drain electrode (140b). 소오스 전극(140a) 및 드레인 전극(140b)은 게이트 전극(110)의 상부와 일부 중첩되고, 게이트 전극(110)의 상부에서 이격되도록 형성된다. A source electrode (140a) and a drain electrode (140b) is overlapped with an upper portion of the gate electrode 110, is formed so as to be spaced apart from the upper portion of the gate electrode 110. 이때, 식각 공정은 식각 정지막(150)이 노출되도록 식각한다. At this time, the etching process to etch to the etch stop layer 150 is exposed. 여기서, 제 2 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 CVD를 이용하여 형성할 수 있다. Here, the second conductive layer is any one of metal, metal alloy, metal oxide, a transparent conductive film, or combinations thereof can be formed using CVD. 또한, 제 2 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. In addition, the second conductive layer may be formed from a plurality of layers in consideration of the conductive resistance characteristics and properties. 한편, 소오스 전극(140a)와 드레인 전극(140b) 사이에 식각 정지막(150)이 형성되어 있기 때문에 제 1 및 제 2 IGZO 박막(132, 134)이 대기중에 노출되는 것을 방지할 수 있고, 그에 따라 제 1 및 제 2 IGZO 박막(132, 134)의 특성 저하를 방지할 수 있다. On the other hand, since the source electrode (140a) and the drain electrode etch stop layer (150) between (140b) is formed can be prevented from being exposed to the first and a 2 IGZO thin film (132, 134) is in standby, it depending it is possible to prevent the characteristic deterioration of the first and the 2 IGZO thin film (132, 134).

한편, 활성층(130)을 증착 방법이 다른 세개의 층을 적층하여 형성할 수 있는데, 제 1 IGZO 박막은 ALD 공정으로 형성하고, 제 2 IGZO 박막은 도 7의 공정 사이클과 같이 유사 ALD 공정으로 형성하며, 제 3 IGZO 박막은 CVD 공정으로 형성하여 3층 구조의 IGZO 박막을 형성할 수도 있다. On the other hand, formed in a similar ALD process, such as process cycle there is a deposition of the active layer 130 can be formed by laminating the other three layers, the 1 IGZO thin film of claim 2 IGZO thin film is formed by ALD processes 7 and, the third IGZO film may be formed of IGZO thin film having a three-layer structure formed by a CVD process. 이 경우에도 상기 도 5에 도시된 증착 장치를 예로 들어 이용할 수 있다. Also in this case, can be used for the vapor deposition apparatus shown in FIG. 5 as an example.

한편, 상기 실시 예는 게이트 전극(110)용 제 1 도전층, 게이트 절연막(120), 소오스/드레인 전극(140a 및 140b)용 제 2 도전층은 CVD법에 의해 형성할 수 있고, 물리적 증착법(Physical Vapor Deposition; PVD)으로도 형성할 수도 있다. On the other hand, the embodiment the second conductive layer for the gate electrode 110, a first conductive layer, a gate insulating film 120, source / drain electrodes (140a and 140b) for a can be formed by CVD, physical vapor deposition ( Physical Vapor Deposition; may also be formed by a PVD). 즉, 스퍼터링, 진공 증착법 또는 이온 플레이팅법(ion plating)으로 박막을 형성할 수 있다. That is, it is possible to form a sputtering, a thin film by vacuum evaporation or ion plating (ion plating). 이때, 스퍼터링에 의해 상기 막들을 형성하는 경우 소정의 마스크를 이용하는 사진 및 식각 공정을 이용하지 않고, 스퍼터링 마스크(즉, 쉐도우 마스크)를 이용한 스퍼터링 공정을 통해 상기 구조물들을 형성할 수 있다. At this time, by sputtering when forming the film without using a photo and etching process using a predetermined mask, it is possible to form the structure through a sputtering process using a sputtering mask (that is, the shadow mask). 또한, CVD 또는 PVD 이외의 다양한 코팅 방법, 즉 미세 입자가 분산된 콜로이드 용액이나, 전구체로 이루어진 솔-젤로 구성된 액상을 이용하여 스핀 코팅, 딥 코팅, 나노 임프린팅 등의 임프린팅, 스탬핑, 프린팅, 트랜스퍼 프린팅 등으로 코팅할 수도 있다. Additionally, various coating methods other than the CVD or PVD, that is, the fine particles dispersed in the colloidal solution or sol consisting of a precursor gel, spin coating using a constructed liquid, dip coating, imprinting, such as nano-imprinting, stamping, printing, It may be coated with a transfer printing and the like. 또한, 원자층 증착 및 펄스 레이저 증착(Pulsed Laser Deposition; PLD)법으로 형성될 수 있다. In addition, the atomic layer deposition, and pulsed laser deposition; may be formed in a (Pulsed Laser Deposition PLD) method.

상기와 같은 본 발명의 실시 예들에 따른 박막 트랜지스터는 액정 표시 장치, 유기 EL 표시 장치 등의 표시 장치에서 화소를 구동하는 구동 회로로 이용될 수 있다. A thin film transistor according to embodiments of the present invention as described above may be used as a driving circuit for driving a pixel in a display device such as a liquid crystal display device, an organic EL display device. 즉, 복수의 픽셀이 매트릭스 형상으로 배치되는 표시 패널에서 각 픽셀 내에 박막 트랜지스터가 형성되고, 박막 트랜지스터를 통해 픽셀이 선택되어 선택된 픽셀에 화상 표시를 위한 데이터가 전달된다. That is, a plurality of pixels, and the thin film transistor formed in each pixel on the display panel arranged in a matrix, a pixel is selected via the thin film transistor is transferred, the data for image display in the selected pixels.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. On the other hand, although the technical concept of the present invention is specifically described according to the embodiment, the embodiment is for the description, it should be noted that not for the limitation. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다. Further, in the art One skilled in the art will understand the various embodiments are possible examples within the scope of the technical idea of ​​the present invention.

100 : 기판 110 : 게이트 전극 100: substrate 110: gate electrode
120 : 게이트 절연막 130 : 활성층 120: Gate insulating film 130: an active layer
132 : 제 1 IGZO 박막 134 : 제 2 IGZO 박막 132: No. 1 IGZO thin film 134: No. 2 IGZO thin film
136 : 제 3 IGZO 박막 140a : 소오스 전극 136: No. 3 IGZO thin film 140a: source electrode
140b : 드레인 전극 140b: drain electrode

Claims (21)

  1. 삭제 delete
  2. 삭제 delete
  3. 삭제 delete
  4. 삭제 delete
  5. 삭제 delete
  6. 삭제 delete
  7. 삭제 delete
  8. 삭제 delete
  9. 삭제 delete
  10. 삭제 delete
  11. 삭제 delete
  12. 삭제 delete
  13. 삭제 delete
  14. 기판이 제공되는 단계; Step in which the substrate is provided;
    상기 기판 상에 게이트 전극을 형성하고 그 상부에 게이트 절연막을 형성하는 단계; Forming a gate electrode on the substrate and forming a gate insulating film thereon;
    상기 게이트 절연막 상에 활성층을 형성하는 단계; Forming an active layer on the gate insulating film;
    상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하며, And forming a source electrode and a drain electrode on the active layer,
    상기 활성층은 IGZO 박막으로 형성되고, The active layer is formed of IGZO thin film,
    상기 활성층을 형성하는 단계는, Forming the active layer,
    상기 게이트 절연막 상에 원료 소오스의 유입 및 퍼지와, 산화 소오스의 유입 및 퍼지를 복수 회 반복하는 ALD에 의해 제1 IGZO 박막을 형성하는 단계; Forming a first IGZO film by ALD to 1 and the inlet and the purge of the source material on the gate insulating film, and repeated several times to enter and purge the oxidizing source;
    상기 제1 IGZO 박막 상에 퍼지를 실시하지 않고 원료 소오스의 유입과 산화 소오스의 유입만을 복수 회 반복하는 유사 ALD에 의해 제2 IGZO 박막을 형성하는 단계; Forming a first 2 IGZO film by ALD similar to the first embodiment without the thin film spread on the IGZO only repeated a plurality of the raw material source and the inlet of the oxidizing source flowing time; And
    상기 제2 IGZO 박막 상에 원료 소오스와 산화 소오스를 동시에 공급하는 CVD에 의해 제3 IGZO 박막을 형성하는 단계를 포함하고, And forming a second 3 IGZO film by CVD for the second IGZO thin film is supplied onto the raw material source and an oxidation source and at the same time,
    상기 제1 IGZO 박막, 제2 IGZO 박막 및 제3 IGZO 박막은 상기 원료 소오스에 포함되는 인듐 소오스, 갈륨 소오스 및 징크 소오스와 산화 소오스 중 적어도 어느 하나의 유입량이 조절되어 서로 다른 조성비를 가지며, 1 wherein the IGZO film, claim 2 and claim 3 IGZO thin film IGZO thin film is the indium source, the gallium source and at least one of the flow rate of the zinc oxide source and the control source contained in the source material having a different composition ratio,
    상기 인듐 소오스 대 갈륨 소오스 대 징크 소오스의 유입량은 3∼10:1∼5:1의 비율을 가지는 박막 트랜지스터의 제조 방법. Flow rate of the indium source and a gallium source for a source for zinc is from 3 to 10: 1 to 5: Method of manufacturing a thin film transistor having a ratio of 1: 1.
  15. 제 14 항에 있어서, 상기 게이트 절연막 상에 활성층을 형성하는 단계 이후에 상기 활성층 상에 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법. 15. The method of claim 14, wherein the production of the subsequent step of forming the active layer on the gate insulating film the thin film transistor further comprises forming a protective film on the active layer.
  16. 삭제 delete
  17. 삭제 delete
  18. 삭제 delete
  19. 제 14 항에 있어서, 상기 제 1 IGZO 박막은 상기 제 2 IGZO 박막에 비해 이동도 및 전도도가 높도록 형성된 박막 트랜지스터의 제조 방법. 15. The method of claim 14, wherein the 1 IGZO thin film manufacturing method of the second thin film is formed to a thin film than the IGZO mobility and conductivity is high transistor.
  20. 삭제 delete
  21. 제 14 항에 있어서, 상기 산화 소오스는 O 2 , O 3 , H 2 O, N 2 O, CO 2 , 산소 플라즈마 중 하나의 가스 또는 혼합 가스를 이용하는 박막 트랜지스터의 제조 방법. 15. The method of claim 14 wherein the oxide source is O 2, O 3, H 2 O, N 2 O, CO 2, method of manufacturing a thin film transistor using an oxygen plasma, a gas or a gas mixture of.
KR1020100139190A 2010-12-30 2010-12-30 Thin film transistor and Method of manufacturing the same KR101812702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100139190A KR101812702B1 (en) 2010-12-30 2010-12-30 Thin film transistor and Method of manufacturing the same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020100139190A KR101812702B1 (en) 2010-12-30 2010-12-30 Thin film transistor and Method of manufacturing the same
JP2013547291A JP2014507794A (en) 2010-12-30 2011-11-23 A thin film transistor and manufacturing method thereof
CN2011800635907A CN103299430A (en) 2010-12-30 2011-11-23 Thin-film transistor and method for manufacturing same
US13/977,725 US20130280859A1 (en) 2010-12-30 2011-11-23 Thin-film transistor and method for manufacturing same
PCT/KR2011/008975 WO2012091297A1 (en) 2010-12-30 2011-11-23 Thin-film transistor and method for manufacturing same
TW100144030A TW201232786A (en) 2010-12-30 2011-11-30 Thin film transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120077288A KR20120077288A (en) 2012-07-10
KR101812702B1 true KR101812702B1 (en) 2018-01-30

Family

ID=46710806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139190A KR101812702B1 (en) 2010-12-30 2010-12-30 Thin film transistor and Method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101812702B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417932B1 (en) * 2012-12-13 2014-07-10 성균관대학교산학협력단 Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor
KR20150030518A (en) 2013-09-12 2015-03-20 삼성디스플레이 주식회사 Thin film transistor and manufacturing method thereof
KR101878161B1 (en) * 2015-02-12 2018-07-13 주성엔지니어링(주) Thin film transistor and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2008276212A (en) * 2007-04-05 2008-11-13 Fujifilm Corp Organic electroluminescent display device
KR100881728B1 (en) * 2007-05-04 2009-02-06 주식회사 하이닉스반도체 Semiconductor device with ruthenium electrode and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2008276212A (en) * 2007-04-05 2008-11-13 Fujifilm Corp Organic electroluminescent display device
KR100881728B1 (en) * 2007-05-04 2009-02-06 주식회사 하이닉스반도체 Semiconductor device with ruthenium electrode and method for fabricating the same

Also Published As

Publication number Publication date
KR20120077288A (en) 2012-07-10

Similar Documents

Publication Publication Date Title
Park et al. Transparent and photo‐stable ZnO thin‐film transistors to drive an active matrix organic‐light‐emitting‐diode display panel
JP5624351B2 (en) Semiconductor device
KR101249196B1 (en) Semiconductor device having channel including multicomponent oxide
JP5386084B2 (en) Semiconductor thin film, and a method for manufacturing the same, and a thin film transistor
JP5725698B2 (en) A thin film transistor using an amorphous oxide semiconductor and the amorphous oxide semiconductor
KR101345377B1 (en) Method of producing a ZnO-based amorphous TFT
US7972898B2 (en) Process for making doped zinc oxide
CN102842585B (en) The method of manufacturing a semiconductor device and a semiconductor device
JP5698431B2 (en) A thin film transistor and manufacturing method thereof
JP4815600B2 (en) Polycrystalline silicon thin film manufacturing method and manufacturing apparatus
KR101412761B1 (en) Thin film transistor array substrate and method of fabricating the same
JP5476098B2 (en) A semiconductor device and a manufacturing method thereof
US8294148B2 (en) Thin film transistors using thin film semiconductor materials
JP5480554B2 (en) Semiconductor device
US20110042670A1 (en) Thin film transistor and method of manufacturing the same
US7935964B2 (en) Oxide semiconductors and thin film transistors comprising the same
JP5339825B2 (en) Thin film field effect transistor and a display device using the same
US8901552B2 (en) Top gate thin film transistor with multiple oxide semiconductor layers
CN101882630B (en) Semiconductor device and method for manufacturing the same
EP2195849B1 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
JP5419580B2 (en) A method for manufacturing a semiconductor device
JP5105842B2 (en) Display device and manufacturing method thereof using an oxide semiconductor
JP5677712B2 (en) Metal oxynitride tft for capping layer
US20110095288A1 (en) Thin film transistor and display device
US6930059B2 (en) Method for depositing a nanolaminate film by atomic layer deposition

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant