KR101833951B1 - Thin film transistor and method of manufacturing the same - Google Patents

Thin film transistor and method of manufacturing the same Download PDF

Info

Publication number
KR101833951B1
KR101833951B1 KR1020170047387A KR20170047387A KR101833951B1 KR 101833951 B1 KR101833951 B1 KR 101833951B1 KR 1020170047387 A KR1020170047387 A KR 1020170047387A KR 20170047387 A KR20170047387 A KR 20170047387A KR 101833951 B1 KR101833951 B1 KR 101833951B1
Authority
KR
South Korea
Prior art keywords
gas
channel region
active layer
metal precursor
forming
Prior art date
Application number
KR1020170047387A
Other languages
Korean (ko)
Other versions
KR20170044071A (en
Inventor
김재호
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020170047387A priority Critical patent/KR101833951B1/en
Publication of KR20170044071A publication Critical patent/KR20170044071A/en
Application granted granted Critical
Publication of KR101833951B1 publication Critical patent/KR101833951B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 징크옥사이드(Zinc Oxide; ZnO)를 포함하는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 활성층은 게이트 전극 측에 형성되는 프론트 채널 영역; 및 소오스 전극 및 드레인 전극 측에 형성되는 백 채널 영역;을 포함하고, 상기 프론트 채널 영역은 금속 전구체, 반응 가스 및 제1 불순물 가스를 유입하여 형성하되, 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 상기 반응 가스의 공급 및 퍼지를 복수 회 반복하여 형성하고, 상기 백 채널 영역은 금속 전구체, 반응 가스 및 제2 불순물 가스를 유입하여 형성하되, 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 형성한다.The present invention relates to a thin film transistor and a method of manufacturing the same, and more particularly, to a thin film transistor using a metal oxide thin film including zinc oxide (ZnO) as an active layer and a manufacturing method thereof.
The active layer according to an embodiment of the present invention includes a front channel region formed on the gate electrode side; And a back channel region formed on the side of the source electrode and the drain electrode, wherein the front channel region is formed by introducing a metal precursor, a reactive gas, and a first impurity gas, wherein supply and supply of the metal precursor and the first impurity gas, Wherein the back channel region is formed by introducing a metal precursor, a reactive gas, and a second impurity gas, wherein the metal precursor, the reactive gas, and the second impurity gas Are simultaneously supplied.

Description

박막 트랜지스터 및 그 제조 방법{Thin film transistor and method of manufacturing the same}Thin film transistor and method of manufacturing same

본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 징크옥사이드(Zinc Oxide; ZnO)를 포함하는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor and a method of manufacturing the same, and more particularly, to a thin film transistor using a metal oxide thin film including zinc oxide (ZnO) as an active layer and a manufacturing method thereof.

박막 트랜지스터(Thin Film Transistor; TFT)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소오스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.A thin film transistor (TFT) is used as a circuit for independently driving each pixel in a liquid crystal display (LCD) or an organic EL (Electro Luminescence) display device. Such a thin film transistor is formed with a gate line and a data line on a lower substrate of a display device. That is, the thin film transistor includes a gate electrode which is a part of a gate line, an active layer which is used as a channel, a source electrode and a drain electrode which are a part of the data line, and a gate insulating film.

이러한 박막 트랜지스터의 활성층은 게이트 전극과 소오스/드레인 전극 사이에서 채널 영역을 하며, 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라 휘어지지 않아 가요성 표시 장치로 이용할 수 없는 단점이 있다. 이를 해결하기 위해 금속 산화물 물질이 최근에 많이 연구되고 있다. 또한, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기전도도가 우수한 결정질 박막을 활성층에 적용하는 것이 바람직하다.The active layer of the thin film transistor has a channel region between the gate electrode and the source / drain electrode and is formed using amorphous silicon or crystalline silicon. However, since the thin film transistor substrate using silicon needs to use a glass substrate, it is not only bulky but also can not be used as a flexible display device because it is not bent. To solve this problem, metal oxide materials have recently been studied extensively. In order to realize a high-speed device, that is, to improve mobility, it is preferable to apply a crystalline thin film having a high carrier concentration and an excellent electric conductivity to the active layer.

이러한 금속 산화물로서 징크옥사이드(Zinc Oxide; ZnO) 박막에 대한 연구가 활발히 진행되고 있다. ZnO 박막은 저온에서도 쉽게 결정이 성장되는 특성을 가지고 있으며, 높은 전하 농도와 이동도를 확보하는데 우수한 물질로 알려져 있다. 그러나, ZnO 박막은 대기중에 노출되었을 때 막질이 불안정하고, 그에 따라 박막 트랜지스터의 안정성(stability)을 저하시키는 단점이 있다. 따라서, ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 인듐(In), 갈륨(Ga), 주석(Sn) 등을 도핑하여 비정질 ZnO 박막을 유도하여 박막 트랜지스터의 안정성을 개선하고자 하는 연구가 활발히 진행되고 있다.Studies on zinc oxide (ZnO) thin films as metal oxides have been actively conducted. ZnO thin films have a characteristic of easily growing crystals even at low temperatures and are known as excellent materials for securing high charge concentration and mobility. However, the ZnO thin film is disadvantageous in that the film quality is unstable when exposed to the atmosphere, thereby lowering the stability of the thin film transistor. Therefore, in order to improve the film quality of the ZnO thin film, studies have been actively conducted to improve the stability of the thin film transistor by doping indium (In), gallium (Ga), tin (Sn) have.

JPJP 2008-2762122008-276212 AA KRKR 10-2009-010182810-2009-0101828 AA KRKR 10-2010-000250310-2010-0002503 AA KRKR 10-2010-004892510-2010-0048925 AA

본 발명은 높은 이동도를 가지며 안정성을 향상시킬 수 있는 금속 산화물 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법을 제공한다.The present invention provides a thin film transistor using a metal oxide thin film having high mobility and improving stability as an active layer, and a method of manufacturing the same.

본 발명은 서로 다른 불순물을 도핑하여 전도성이 다른 적어도 두층의 금속 산화물 박막을 형성하고, 이를 활성층으로 이용함으로써 높은 이동도를 가지며 안정성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.The present invention provides a thin film transistor having high mobility and improved stability by forming at least two metal oxide thin films having different conductivity by doping different impurities and using the metal oxide thin film as an active layer, and a method of manufacturing the same.

본 발명의 실시 예에 따른 박막 트랜지스터는 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연막;을 포함하는 박막 트랜지스터로서, 상기 활성층은, 상기 게이트 전극 측에 형성되는 프론트 채널 영역; 및 상기 소오스 전극 및 드레인 전극 측에 형성되는 백 채널 영역;을 포함하고, 상기 프론트 채널 영역은 금속 전구체, 반응 가스 및 제1 불순물 가스를 유입하여 형성하되, 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 상기 반응 가스의 공급 및 퍼지를 복수 회 반복하여 형성하고, 상기 백 채널 영역은 금속 전구체, 반응 가스 및 제2 불순물 가스를 유입하여 형성하되, 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 형성한다.A thin film transistor according to an embodiment of the present invention includes a gate electrode; Source and drain electrodes spaced vertically from the gate electrode and spaced apart from each other in the horizontal direction; An active layer formed between the gate electrode and the source and drain electrodes; And a gate insulating film formed between the gate electrode and the active layer, wherein the active layer includes: a front channel region formed on the gate electrode side; And a back channel region formed on the side of the source electrode and the drain electrode, wherein the front channel region is formed by introducing a metal precursor, a reaction gas, and a first impurity gas, wherein a supply of the metal precursor and the first impurity gas And a purging step of supplying and purifying the reaction gas a plurality of times, wherein the back channel region is formed by introducing a metal precursor, a reaction gas, and a second impurity gas, the metal precursor, the reaction gas, and the second impurity Gas is supplied at the same time.

상기 제1 불순물 가스 및 제2 불순물 가스는 서로 다른 물질의 가스를 포함할 수 있다.The first impurity gas and the second impurity gas may include gases of different materials.

상기 프론트 채널 영역은 인듐 및 갈륨이 도핑된 징크옥사이드(IGZO) 또는 하프늄 및 인듐이 도핑된 징크옥사이드(HIZO) 또는 인듐이 도핑된 징크옥사이드(IZO)로 형성될 수 있다.The front channel region may be formed of indium and gallium-doped zinc oxide (IGZO) or hafnium and indium-doped zinc oxide (HIZO) or indium-doped zinc oxide (IZO).

상기 백 채널 영역은 갈륨이 도핑된 징크옥사이드(GZO) 또는 하프늄이 도핑된 징크옥사이드(GZO)로 형성될 수 있다.The back channel region may be formed of gallium-doped zinc oxide (GZO) or hafnium-doped zinc oxide (GZO).

상기 백 채널 영역은 상기 프론트 채널 영역보다 낮은 전도성을 가질 수 있다.The back channel region may have a lower conductivity than the front channel region.

상기 활성층은, 상기 프론트 채널 영역과 백 채널 영역 사이에 형성되고, 불순물이 도핑되지 않는 벌크 영역;을 더 포함할 수 있다.The active layer may further include a bulk region formed between the front channel region and the back channel region and not doped with impurities.

상기 프론트 채널 영역은 제1 두께로 형성되며, 상기 벌크 영역은 상기 제1 두께보다 두꺼운 제2 두께로 형성되며, 상기 백 채널 영역은 상기 제2 두께보다 얇고, 상기 제1 두께와 같거나 다른 제 3 두께로 형성될 수 있다.Wherein the front channel region is formed with a first thickness, the bulk region is formed with a second thickness that is thicker than the first thickness, the back channel region is thinner than the second thickness, 3 < / RTI >

상기 프론트 채널 영역은 비정질 상으로 형성되고, 상기 벌크 영역은 비정질 상 또는 결정질 상으로 형성되며, 상기 백 채널 영역은 비정질 상으로 형성될 수 있다.The front channel region may be formed in an amorphous phase, the bulk region may be formed in an amorphous phase or a crystalline phase, and the back channel region may be formed in an amorphous phase.

본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은 기판이 제공되는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 활성층을 형성하는 단계는, 상기 게이트 절연막 상에 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 프론트 채널 영역을 형성하는 단계; 및 상기 프론트 채널 영역 상에 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 백 채널 영역을 형성하는 단계;를 포함한다.A method of manufacturing a thin film transistor according to an embodiment of the present invention includes: providing a substrate; Forming a gate electrode on the substrate; Forming a gate insulating film on the gate electrode; Forming an active layer on the gate insulating layer; And forming a source electrode and a drain electrode on the active layer, wherein the step of forming the active layer includes the steps of: supplying and purifying the metal precursor and the first impurity gas on the gate insulating film; Repeating the supply and purge of the reaction gas a plurality of times to form a front channel region; And forming a back channel region by simultaneously supplying a metal precursor, a reactive gas, and a second impurity gas on the front channel region.

한편, 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 제조 방법은 기판이 제공되는 단계; 상기 기판 상에 소오스 전극 및 드레인 전극을 형성하는 단계; 상기 소오스 전극 및 드레인 전극 상에 활성층을 형성하는 단계; 상기 활성층 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 활성층을 형성하는 단계는, 상기 소오스 전극 및 드레인 전극 상에 금속 전구체, 반응 가스 및 제2 불순물 가스를 동시에 공급하여 백 채널 영역을 형성하는 단계; 및 상기 백 채널 영역 상에 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 프론트 채널 영역을 형성하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor including: providing a substrate; Forming a source electrode and a drain electrode on the substrate; Forming an active layer on the source electrode and the drain electrode; Forming a gate insulating film on the active layer; And forming a gate electrode on the gate insulating layer, wherein the step of forming the active layer includes forming a metal precursor, a reactive gas, and a second impurity gas on the source and drain electrodes, Simultaneously forming a back channel region; And supplying and purifying the metal precursor and the first impurity gas and supplying and purging the reactive gas on the back channel region a plurality of times to form the front channel region.

상기 제1 불순물 가스 및 제2 불순물 가스는 서로 다른 물질의 가스를 포함할 수 있다.The first impurity gas and the second impurity gas may include gases of different materials.

상기 프론트 채널 영역을 형성하는 단계는, 상기 금속 전구체로 아연을 사용하고, 상기 반응 가스로 산소를 포함하는 가스를 사용하고, 상기 제1 불순물 가스로 인듐 및 갈륨의 혼합 가스 또는 하프늄 및 인듐의 혼합 가스 또는 인듐 가스를 사용할 수 있다.The step of forming the front channel region may include the steps of using zinc as the metal precursor, using a gas containing oxygen as the reactive gas, mixing a mixed gas of indium and gallium or a mixture of hafnium and indium as the first impurity gas A gas or an indium gas can be used.

상기 백 채널 영역을 형성하는 단계는, 상기 금속 전구체로 아연을 사용하고, 상기 반응 가스로 산소를 포함하는 가스를 사용하고, 상기 제2 불순물 가스로 갈륨 가스 또는 하프늄 가스를 사용할 수 있다.The step of forming the back channel region may include using zinc as the metal precursor, using a gas containing oxygen as the reaction gas, and using the gallium gas or the hafnium gas as the second impurity gas.

상기 백 채널 영역은 상기 프론트 채널 영역보다 낮은 전도성을 가질 수 있다.The back channel region may have a lower conductivity than the front channel region.

본 발명의 실시 예들은 전도성이 다른 적어도 2개의 층으로 활성층을 형성하는데, 금속 산화물 박막에 불순물의 도핑 여부 또는 도핑 불순물에 따라 프론트 채널 영역이 포함되고, 벌크 영역 또는 백 채널 영역의 적어도 어느 하나가 포함되어 활성층이 형성된다.Embodiments of the present invention form an active layer with at least two layers having different conductivity, wherein the front channel region is included in the metal oxide thin film depending on the doping of the impurity or the doping impurity, and at least one of the bulk region or the back channel region And an active layer is formed.

본 발명에 의하면, 프론트 채널 영역이 벌크 영역 및 백 채널 영역보다 전도성이 우수한 특성을 갖고, 이를 게이트 전극 측에 인접하게 형성함으로써 박막 트랜지스터의 동작 속도를 향상시킬 수 있다.According to the present invention, the front channel region has better conductivity than the bulk region and the back channel region, and by forming the front channel region adjacent to the gate electrode side, the operation speed of the thin film transistor can be improved.

또한, 벌크 영역 및 백 채널 영역은 안정성을 향상시키고 전하의 이동을 방지할 수 있고, 이를 소오스/드레인 전극 측에 인접하게 형성함으로써 박막 트랜지스터의 안정성을 향상시킬 수 있다.In addition, the bulk region and the back channel region can improve the stability and prevent the charge from moving, and by forming the bulk region and the back channel region adjacent to the source / drain electrode side, the stability of the thin film transistor can be improved.

결과적으로, 전도성이 다른 적어도 2개의 층으로 활성층을 형성함으로써 고속 동작이 가능하고 안정성을 향상시킬 수 있다.As a result, high-speed operation is possible and stability can be improved by forming the active layer with at least two layers having different conductivity.

도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도.
도 2는 본 발명의 일 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 4는 본 발명의 다른 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도.
도 5는 본 발명의 또다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 6은 본 발명의 다른 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도.
도 7 내지 도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.1 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention;
2 is a cross-sectional view of a thin film transistor according to a modification of an embodiment of the present invention.
3 is a cross-sectional view of a thin film transistor according to another embodiment of the present invention.
4 is a cross-sectional view of a thin film transistor according to a modification of another embodiment of the present invention.
5 is a sectional view of a thin film transistor according to another embodiment of the present invention.
6 is a cross-sectional view of a thin film transistor according to a modification of another embodiment of the present invention.
FIGS. 7 to 10 are cross-sectional views sequentially illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention. FIG.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely. In the drawings, the thickness is enlarged to clearly illustrate the various layers and regions, and the same reference numerals denote the same elements in the drawings. Also, where a portion such as a layer, film, region, or the like is referred to as being "on top" or "on" another portion, it is not necessarily the case that each portion is "directly above" And the case where there is another part between the parts.

도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다.1 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention, which is a cross-sectional view of a bottom gate type thin film transistor.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성된 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다.1, a thin film transistor according to an embodiment of the present invention includes a gate electrode 110 formed on a substrate 100, a gate insulating film 120 formed on the gate electrode 110, a gate insulating film 120 And a source electrode 140a and a drain electrode 140b formed on the active layer 130 and spaced apart from each other.

기판(100)은 투명 기판을 이용할 수 있는데, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. 또한, 기판(100)은 반사형 기판이 이용될 수 있는데, 예를들어 메탈 기판이 사용될 수 있다. 메탈 기판은 스테인레스 스틸, 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(100)으로 메탈 기판을 이용할 경우 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 메탈 기판과 게이트 전극(110)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이러한 절연막으로는 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3) 또는 이를의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다. 이와 더불어 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 절연막 하부에 확산 방지막으로 이용할 수 있다.The substrate 100 may be a transparent substrate. For example, a plastic substrate (PE, PES, PET, PEN, etc.) may be used for a silicon substrate, a glass substrate, or a flexible display. Also, the substrate 100 may be a reflective substrate, for example, a metal substrate may be used. The metal substrate may be formed of stainless steel, titanium (Ti), molybdenum (Mo), or an alloy thereof. On the other hand, when a metal substrate is used as the substrate 100, it is preferable to form an insulating film on the metal substrate. This is to prevent a short circuit between the metal substrate and the gate electrode 110 and prevent diffusion of metal atoms from the metal substrate. As such an insulating film, a material including at least one of silicon oxide (SiO 2 ), silicon nitride (SiN), alumina (Al 2 O 3 ), or a compound thereof can be used. In addition, an inorganic material containing at least one of titanium nitride (TiN), titanium aluminum nitride (TiAlN), silicon carbide (SiC), or a compound thereof may be used as a diffusion preventing film under the insulating film.

게이트 전극(110)은 도전 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(110)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.The gate electrode 110 may be formed using a conductive material such as aluminum (Al), neodymium (Nd), silver (Ag), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo) and copper (Cu), or an alloy containing them. In addition, the gate electrode 110 can be formed as a single layer as well as multiple layers of a plurality of metal layers. That is, a metal layer of chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo) or the like having excellent physical and chemical properties and an aluminum (Al) Of the metal layer.

게이트 절연막(120)은 적어도 게이트 전극(110) 상부에 형성된다. 즉, 게이트 절연막(120)은 게이트 전극(110)의 상부 및 측부를 포함한 기판(100) 상에 형성될 수 있다. 게이트 절연막(120)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다.A gate insulating film 120 is formed at least on the gate electrode 110. That is, the gate insulating film 120 may be formed on the substrate 100 including the top and sides of the gate electrode 110. The gate insulating film 120 is formed of an inorganic insulating film containing silicon oxide (SiO 2 ), silicon nitride (SiN), alumina (Al 2 O 3 ), and zirconia (ZrO 2 ) ≪ / RTI > and / or < / RTI >

활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 이러한 활성층(130)은 ZnO 박막을 포함하는 금속 산화물 박막으로 형성될 수 있다. 또한, 본 발명에 따른 활성층(130)은 프론트 채널(front channel) 영역(130a)과 백 채널 영역(130b)이 적층되어 형성된다. 여기서, 프론트 채널 영역(130a)은 게이트 전극(110)과 인접한 활성층(130)의 일부 영역, 즉 소정 두께로 형성되며, 나머지 영역은 백 채널 영역(130b)이 된다. 즉, 게이트 전극(110)에 (+) 전압이 인가되면 게이트 절연막(120) 상부의 활성층(130) 일부에 (-) 전하가 쌓여 프론트 채널을 형성하게 되고, 프론트 채널을 통해 전류가 잘 흐를수록 이동도가 우수하게 된다. 따라서, 프론트 채널 영역(130a)은 이동도가 우수한 물질, 즉 전도성이 우수한 물질로 형성한다. 이와 반대로, 게이트 전극(110)에 (-) 전압이 인가되면 (-) 전하는 소오스 전극(140a) 및 드레인 전극(140b) 하부의 활성층(130) 일부에 쌓이게 된다. 따라서, 백 채널 영역(130b)은 전하 이동을 방지할 수 있는 물질, 즉 전도성이 프론트 채널 영역(130a)보다 낮은 물질로 형성된다. The active layer 130 is formed on the gate insulating layer 120, and at least a part of the active layer 130 is formed to overlap with the gate electrode 110. The active layer 130 may be formed of a metal oxide thin film including a ZnO thin film. In addition, the active layer 130 according to the present invention is formed by stacking a front channel region 130a and a back channel region 130b. Here, the front channel region 130a is formed in a part of the active layer 130 adjacent to the gate electrode 110, that is, a predetermined thickness, and the remaining region is the back channel region 130b. That is, when a positive (+) voltage is applied to the gate electrode 110, (-) charges are accumulated in a portion of the active layer 130 above the gate insulating layer 120 to form a front channel. As the current flows through the front channel well The mobility is excellent. Therefore, the front channel region 130a is formed of a material having excellent mobility, that is, a material having excellent conductivity. Conversely, when a negative voltage is applied to the gate electrode 110, a negative electric charge is accumulated in a part of the active layer 130 under the source electrode 140a and the drain electrode 140b. Therefore, the back channel region 130b is formed of a material capable of preventing charge transfer, that is, a material whose conductivity is lower than that of the front channel region 130a.

이렇게 활성층(130)을 프론트 채널 영역(130a)과 백 채널 영역(130b)으로 형성하기 위해 본 발명에서는 금속 산화물 박막에 서로 다른 불순물을 도핑한다. 즉, 두께 방향으로 조성비가 다른 금속 산화물 박막으로 형성된다. 예를 들어, 활성층(130)은 ZnO를 이용하여 형성할 수 있는데, 프론트 채널 영역(130a)은 인듐(In) 및 갈륨(Ga)을 도핑하거나, 하프늄(Hf) 및 인듐을 도핑하거나, 또는 인듐을 도핑하여 형성할 수 있고, 백 채널 영역(130b)은 갈륨 또는 하프늄을 도핑하여 형성할 수 있다. 따라서, 프론트 채널 영역(130a)은 인듐 및 갈륨이 도핑된 징크옥사이드, 즉 인듐갈륨징크옥사이드(IGZO), 하프늄 및 인듐이 도핑된 징크옥사이드, 즉 하프늄인듐징크옥사이드(HIZO) 또는 인듐이 도핑된 징크옥사이드, 즉 인듐징크옥사이드(IZO)로 형성할 수 있다. 그리고, 백 채널 영역(130b)은 갈륨이 도핑된 징크옥사이드, 즉 갈륨징크옥사이드(GZO) 또는 하프늄이 도핑된 징크옥사이드, 즉 하프늄징크옥사이드(HZO)로 형성할 수 있다.In order to form the active layer 130 into the front channel region 130a and the back channel region 130b, different impurities are doped in the metal oxide thin film. That is, a metal oxide thin film having a different composition ratio in the thickness direction. For example, the active layer 130 may be formed using ZnO. The front channel region 130a may be formed by doping indium (In) and gallium (Ga), doping hafnium (Hf) and indium, And the back channel region 130b may be formed by doping gallium or hafnium. Thus, the front channel region 130a is formed of indium and gallium-doped zinc oxide, namely indium gallium zinc oxide (IGZO), hafnium and indium-doped zinc oxide, namely hafnium indium zinc oxide (HIZO) Oxide, that is, indium zinc oxide (IZO). The back channel region 130b may be formed of gallium-doped zinc oxide, that is, gallium zinc oxide (GZO) or hafnium-doped zinc oxide, that is, hafnium zinc oxide (HZO).

이렇게 프론트 채널 영역(130a)에 인듐과 갈륨을 도핑하거나, 인듐과 하프늄을 도핑하거나, 또는 인듐을 도핑함으로써 불순물이 최외각 전자 궤도가 겹치게 되어 밴드 전도 메커니즘에 의한 전기전도가 이루어지게 되어 전하 이동도가 향상될 수 있다. 또한, 프론트 채널 영역(130a)을 형성하기 위해 상기 불순물을 도핑함으로써 비정질 상이 유도되어 균일성이 우수한 박막 트랜지스터를 제조할 수 있다. 이러한 프론트 채널 영역(130a)은 5∼50Å 이하의 두께로 형성할 수 있으며, 원자층 증착(ALD) 공정으로 형성할 수 있다. By doping indium and gallium, doping indium and hafnium, or doping indium into the front channel region 130a, the outermost electron orbitals of the impurities are overlapped to conduct electric conduction by the band conduction mechanism, Can be improved. In addition, by doping the impurity to form the front channel region 130a, an amorphous phase is induced and a thin film transistor having excellent uniformity can be manufactured. The front channel region 130a may be formed to a thickness of 5 to 50 angstroms or less and may be formed by an atomic layer deposition (ALD) process.

한편, 백 채널 영역(130b)은 하프늄 또는 갈륨을 도핑하여 형성함으로써 비정질 상이 유도될 뿐만 아니라 전하의 수를 조절할 수 있게 된다. 즉, ZnO 박막의 전하는 주로 산소 결핍에 의해 생성되는데, 산소 농도의 조절만으로는 적절한 전하의 수를 제어하기 어렵기 때문에 3족 원소인 갈륨 또는 4족 원소인 하프늄을 도핑하여 전하의 수를 적절하게 제어할 수 있다. 한편, 백 채널 영역(130b)을 형성하기 위해 갈륨 또는 하프늄 대신에 주석(Sn) 또는 알루미늄(Al) 등을 도핑할 수도 있다. 또한, 백 채널 영역(130b)은 200∼300Å의 두께로 형성하며, 고속 증착을 위해 화학기상증착(CVD) 공정으로 형성할 수도 있다. On the other hand, the back channel region 130b is formed by doping with hafnium or gallium, so that the amorphous phase can be induced and the number of charges can be controlled. That is, the charge of the ZnO thin film is mainly generated by oxygen deficiency. Since it is difficult to control the number of charges by controlling only the oxygen concentration, it is difficult to control the number of charges by doping hafnium, which is a group III element gallium or a group IV element can do. On the other hand, tin (Sn) or aluminum (Al) or the like may be doped instead of gallium or hafnium to form the back channel region 130b. In addition, the back channel region 130b is formed to a thickness of 200 to 300 ANGSTROM, and may be formed by a chemical vapor deposition (CVD) process for high-speed deposition.

소오스 전극(140a) 및 드레인 전극(140b)은 활성층(130) 상부에 형성되며, 게이트 전극(110)과 일부 중첩되어 게이트 전극(110)을 사이에 두고 상호 이격되어 형성된다. 소오스 전극(140a) 및 드레인 전극(140b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(110)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소오스 전극(140a) 및 드레인 전극(140b)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. The source electrode 140a and the drain electrode 140b are formed on the active layer 130 and are spaced apart from each other with the gate electrode 110 interposed therebetween. The source electrode 140a and the drain electrode 140b may be formed by the same process using the same material and may be formed using a conductive material. For example, aluminum (Al), neodymium (Nd), silver Ag, Cr, Ti, Ta, and Mo, or an alloy containing any of these metals. That is, the gate electrode 110 may be formed of the same material as the gate electrode 110, but may be formed of another material. In addition, the source electrode 140a and the drain electrode 140b may be formed as a single layer as well as multiple layers of a plurality of metal layers.

상기한 바와 같이 본 발명의 일 실시 예에 따른 박막 트랜지스터는 금속 산화물에 인듐 및 갈륨을 도핑하거나, 하프늄 및 인듐을 도핑하거나, 인듐을 도핑하여 프론트 채널 영역(130a)을 형성하고, 금속 산화물에 갈륨을 도핑하거나, 하프늄을 도핑하여 백 채널 영역(103b)을 형성하여 활성층(130)을 형성할 수 있다. 따라서, 전하 농도가 높아 이동도가 우수하고, 전기전도도가 우수한 프론트 채널 영역(130a)을 형성함으로써 고속 소자를 구현할 수 있으며, 백 채널 영역(130b)을 비정질 상으로 형성함으로써 안정성을 향상시킬 수 있다. 즉, 본 발명은 활성층(130)을 서로 다른 불순물이 도핑된 프론트 채널 영역(130a) 및 백 채널 영역(130b)이 적층되도록 형성함으로써 고속 및 안정성이 우수한 박막 트랜지스터를 제조할 수 있다.As described above, the thin film transistor according to one embodiment of the present invention includes a front channel region 130a formed by doping indium and gallium, doped with hafnium and indium, or doped with indium, Or doped with hafnium to form a back channel region 103b to form the active layer 130. [ Therefore, a high-speed device can be realized by forming the front channel region 130a having a high charge density and excellent mobility and excellent electrical conductivity, and the stability can be improved by forming the back channel region 130b into an amorphous phase . That is, according to the present invention, the front channel region 130a and the back channel region 130b in which the active layer 130 is doped with different impurities are stacked so that a thin film transistor having excellent high speed and stability can be manufactured.

도 2는 본 발명의 일 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도로서, 스태거드 타입(staggered type)의 탑 게이트(top gate)형 박막 트랜지스터의 단면도이다.FIG. 2 is a cross-sectional view of a top gate type thin film transistor of a staggered type according to a modification of the embodiment of the present invention. Referring to FIG.

도 2를 참조하면, 본 발명의 박막 트랜지스터는 기판(100)상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)과, 그 이격된 공간에 노출되어 있는 기판(100) 부분을 포함해 소오스 전극(140a)과 드레인 전극(140b)의 일부를 덮도록 형성된 활성층(130)과, 활성층(130) 상부에 형성된 게이트 절연막(120) 및 게이트 전극(110)을 포함한다. 여기서, 활성층(130)은 프론트 채널 영역(130a)과 백 채널 영역(130b)을 포함하는데, 프론트 채널 영역(130a)은 게이트 전극(110) 측에 형성되고, 백 채널 영역(130b)은 소오스 전극(140a) 및 드레인 전극(140b) 측에 형성된다. 따라서, 활성층(130)은 백 채널 영역(130b)과 프론트 채널 영역(130a)이 적층되어 형성된다.2, the thin film transistor of the present invention includes a source electrode 140a and a drain electrode 140b formed on a substrate 100 and spaced apart from each other, and a substrate 100 exposed in a space apart from the source electrode 140a and the drain electrode 140b An active layer 130 formed to cover a part of the source and drain electrodes 140a and 140b and a gate insulating layer 120 and a gate electrode 110 formed on the active layer 130. [ Here, the active layer 130 includes a front channel region 130a and a back channel region 130b. The front channel region 130a is formed on the gate electrode 110 side, the back channel region 130b is formed on the source electrode 110a, (140a) and the drain electrode (140b). Accordingly, the active layer 130 is formed by stacking the back channel region 130b and the front channel region 130a.

도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다.3 is a cross-sectional view of a bottom gate type thin film transistor according to another embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성된 활성층(130)과, 활성층(130) 상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다. 활성층(130)은 프론트 채널 영역(130a)과 벌크 영역(130c)이 적층 형성된다.3, a thin film transistor according to an embodiment of the present invention includes a gate electrode 110 formed on a substrate 100, a gate insulating film 120 formed on the gate electrode 110, a gate insulating film 120 And a source electrode 140a and a drain electrode 140b formed on the active layer 130 and spaced apart from each other. The active layer 130 is formed by stacking a front channel region 130a and a bulk region 130c.

활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 이러한 활성층(130)은 ZnO 박막을 포함하는 금속 산화물 박막으로 형성될 수 있다. 또한, 본 발명의 다른 실시 예에 따른 활성층(130)은 프론트 채널(front channel) 영역(130a) 및 벌크 영역(130c)이 적층되어 형성된다. 여기서, 프론트 채널 영역(130a)은 게이트 전극(110)과 인접한 활성층(130)의 일부 영역, 즉 소정 두께로 형성되며, 벌크 영역(130c)은 프론트 채널 영역(130a) 이외의 나머지 영역으로 형성된다. 프론트 채널 영역(130a)은 전하 이동도를 향상시키고, 벌크 영역(130c)은 안정성을 향상시킬 수 있도록 형성된다. 이를 위해 벌크 영역(130c)은 예를 들어 비정질 상으로 형성할 수 있다. The active layer 130 is formed on the gate insulating layer 120, and at least a part of the active layer 130 is formed to overlap with the gate electrode 110. The active layer 130 may be formed of a metal oxide thin film including a ZnO thin film. In addition, the active layer 130 according to another embodiment of the present invention is formed by stacking a front channel region 130a and a bulk region 130c. Here, the front channel region 130a is formed to have a predetermined thickness, that is, a predetermined thickness of the active layer 130 adjacent to the gate electrode 110, and the bulk region 130c is formed as a remaining region other than the front channel region 130a . The front channel region 130a improves charge mobility and the bulk region 130c improves stability. For this purpose, the bulk region 130c may be formed, for example, in an amorphous phase.

벌크 영역(130c)은 징크옥사이드 등의 금속 산화물 박막으로 형성될 수 있다. 즉, 벌크 영역(130c)은 불순물이 도핑되지 않은 금속 산화물 박막으로 형성될 수 있다. 이에 따라 벌크 영역(130c)은 프론트 채널 영역(130a)보다 전도성이 낮게 형성된다. 또한, 벌크 영역(130c)은 화학기상증착 공정을 이용하여 200∼300Å의 두께로 형성할 수 있으며, 비정질 상 또는 결정질 상으로 형성할 수 있다. The bulk region 130c may be formed of a metal oxide thin film such as zinc oxide. That is, the bulk region 130c may be formed of a metal oxide thin film not doped with an impurity. Accordingly, the bulk region 130c is formed to have lower conductivity than the front channel region 130a. In addition, the bulk region 130c may be formed to a thickness of 200 to 300 占 using a chemical vapor deposition process, and may be formed into an amorphous phase or a crystalline phase.

도 4는 본 발명의 다른 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도로서, 스태거드 타입(staggered type)의 탑 게이트(top gate)형 박막 트랜지스터의 단면도이다.FIG. 4 is a cross-sectional view of a top gate type thin film transistor of a staggered type according to a modification of another embodiment of the present invention. Referring to FIG.

도 4를 참조하면, 본 발명의 박막 트랜지스터는 기판(100)상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)과, 그 이격된 공간에 노출되어 있는 기판(100) 부분을 포함해 소오스 전극(140a)과 드레인 전극(140b)의 일부를 덮도록 형성된 활성층(130)과, 활성층(130) 상부에 형성된 게이트 절연막(120) 및 게이트 전극(110)을 포함한다. 여기서, 활성층(130)은 프론트 채널 영역(130a)과 벌크 영역(130c)을 포함하는데, 프론트 채널 영역(130a)은 게이트 전극(110) 측에 형성되고, 벌크 영역(130c)은 소오스 전극(140a) 및 드레인 전극(140b) 측에 형성된다. 따라서, 활성층(130)은 벌크 영역(130c)과 프론트 채널 영역(130a)이 적층되어 형성된다.4, the thin film transistor of the present invention includes a source electrode 140a and a drain electrode 140b formed on a substrate 100 and spaced apart from each other, and a substrate 100 exposed in a space apart from the source electrode 140a and the drain electrode 140b An active layer 130 formed to cover a part of the source and drain electrodes 140a and 140b and a gate insulating layer 120 and a gate electrode 110 formed on the active layer 130. [ The active layer 130 includes a front channel region 130a and a bulk region 130c. The front channel region 130a is formed on the gate electrode 110 side and the bulk region 130c is formed on the source electrode 140a And the drain electrode 140b side. Accordingly, the active layer 130 is formed by stacking the bulk region 130c and the front channel region 130a.

도 5는 본 발명의 또다른 실시 예에 따른 박막 트랜지스터의 단면도로서, 기판(100)상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상부에 형성되며 프론트 채널 영역(130a), 벌크 영역(130c) 및 백 채널 영역(130b)을 포함하는 활성층(130)과, 활성층(130) 상부에서 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)을 포함한다.5 is a cross-sectional view of a thin film transistor according to another embodiment of the present invention. The thin film transistor includes a gate electrode 110 formed on a substrate 100, a gate insulating film 120 formed on the gate electrode 110, An active layer 130 formed on the active layer 130 and including a front channel region 130a, a bulk region 130c and a back channel region 130b, a source electrode 140a formed above the active layer 130, Drain electrode 140b.

활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 이러한 활성층(130)은 ZnO 박막을 포함하는 금속 산화물 박막으로 형성될 수 있다. 또한, 본 발명의 다른 실시 예에 따른 활성층(130)은 프론트 채널(front channel) 영역(130a), 벌크 영역(130c) 및 백 채널 영역(130b)이 적층되어 형성된다. 여기서, 프론트 채널 영역(130a)은 게이트 전극(110)과 인접한 활성층(130)의 일부 영역, 즉 소정 두께로 형성되며, 백 채널 영역(130b)은 소오스 전극(140a) 및 드레인 전극(140b)과 인접한 활성층(130)의 일부 영역, 즉 소정 두께로 형성된다. 또한, 벌크 영역(130c)은 프론트 채널 영역(130a)과 벌크 영역(130b) 사이에 형성되며, 이들 영역을 제외한 활성층(130)의 나머지 영역이 벌크 영역(130b)이 된다.The active layer 130 is formed on the gate insulating layer 120, and at least a part of the active layer 130 is formed to overlap with the gate electrode 110. The active layer 130 may be formed of a metal oxide thin film including a ZnO thin film. In addition, the active layer 130 according to another embodiment of the present invention includes a front channel region 130a, a bulk region 130c, and a back channel region 130b. The front channel region 130a is formed to have a predetermined thickness, that is, a predetermined thickness of the active layer 130 adjacent to the gate electrode 110. The back channel region 130b is formed of a source electrode 140a and a drain electrode 140b, A predetermined thickness of the adjacent active layer 130, that is, a predetermined thickness. The bulk region 130c is formed between the front channel region 130a and the bulk region 130b and the remaining region of the active layer 130 excluding these regions is the bulk region 130b.

이렇게 활성층(130)을 프론트 채널 영역(130a), 벌크 영역(130c) 및 백 채널 영역(130b)으로 형성하기 위해 본 발명에서는 금속 산화물 박막에 서로 다른 불순물을 도핑하여 프론트 채널 영역(130a) 및 백 채널 영역(130b)을 형성하고, 벌크 영역(130c)은 불순물을 도핑하지 않은 금속 산화물 박막으로 형성할 수 있다. 예를 들어 활성층(130)은 ZnO를 이용하여 형성할 수 있는데, 프론트 채널 영역(130a)은 인듐(In) 및 갈륨(Ga)을 도핑하거나, 하프늄(Hf) 및 인듐을 도핑하거나 또는 인듐을 도핑하여 형성할 수 있고, 벌크 영역(130c)은 불순물을 도핑하지 않고 형성살 수 있으며, 백 채널 영역(130b)은 갈륨 또는 하프늄을 도핑하여 형성할 수 있다. 여기서, 프론트 채널 영역(130a)은 전하 이동도를 향상시키고, 백 채널 영역(130b)은 전하 이동을 방지하게 된다. 또한, 벌크 영역(130c)은 안정성을 향상시킬 수 있도록 형성하는데, 이를 위해 예를 들어 비정질 상으로 형성할 수 있다. 따라서, 프론트 채널 영역(130a)은 벌크 영역(130c)보다 전도성이 높고, 벌크 영역(130c)은 백 채널 영역(130b)보다 전도성이 높게 형성된다.In order to form the active layer 130 as the front channel region 130a, the bulk region 130c, and the back channel region 130b, different impurities are doped in the metal oxide thin film to form the front channel region 130a, The channel region 130b may be formed, and the bulk region 130c may be formed of a metal oxide thin film not doped with an impurity. For example, the active layer 130 may be formed using ZnO. The front channel region 130a may be formed by doping indium (In) and gallium (Ga), or by doping hafnium (Hf) The bulk region 130c may be formed without doping the impurity, and the back channel region 130b may be formed by doping with gallium or hafnium. Here, the front channel region 130a improves the charge mobility and the back channel region 130b prevents the charge movement. In addition, the bulk region 130c is formed to improve stability. For this purpose, for example, the bulk region 130c may be formed in an amorphous phase. Therefore, the front channel region 130a is higher in conductivity than the bulk region 130c, and the bulk region 130c is formed to have a higher conductivity than the back channel region 130b.

한편, 프론트 채널 영역(130a)은 원자층 증착 공정을 이용하여 5∼50Å의 두께로 형성할 수 있다. 또한, 벌크 영역(130c)은 화학기상증착 공정을 이용하여 200∼300Å의 두께로 형성할 수 있으며, 비정질 상 또는 결정질 상으로 형성할 수 있다. 그리고, 백 채널 영역(130b)은 원자층 증착 공정 또는 화학기상증착 공정을 이용하여 5∼50Å의 두께로 형성할 수 있으며, 비정질 상으로 형성하는 것이 바람직하다.Meanwhile, the front channel region 130a may be formed to a thickness of 5 to 50 ANGSTROM using an atomic layer deposition process. In addition, the bulk region 130c may be formed to a thickness of 200 to 300 占 using a chemical vapor deposition process, and may be formed into an amorphous phase or a crystalline phase. The back channel region 130b may be formed to a thickness of 5 to 50 ANGSTROM using an atomic layer deposition process or a chemical vapor deposition process, and is preferably formed in an amorphous phase.

도 6은 본 발명의 또다른 실시 예의 변형 예에 따른 박막 트랜지스터의 단면도로서, 탑 게이트형 박막 트랜지스터의 활성층(130)으로 프론트 채널 영역(130a), 벌크 영역(130c) 및 백 채널 영역(130b)이 적층 형성된다.6, a front channel region 130a, a bulk region 130c, and a back channel region 130b are formed in an active layer 130 of a top gate type thin film transistor, according to another modification of the embodiment of the present invention. .

도 6을 참조하면, 본 발명의 또다른 변형 예에 따른 박막 트랜지스터는 기판(100)상에 상호 이격되어 형성된 소오스 전극(140a) 및 드레인 전극(140b)과, 그 이격된 공간에 노출되어 있는 기판(100) 부분을 포함해 소오스 전극(140a)과 드레인 전극(140b)의 일부를 덮도록 형성되며 백 채널 영역(130b), 벌크 영역(130c) 및 프론트 채널 영역(130a)이 적층된 활성층(130)과, 활성층(130) 상부에 형성된 게이트 절연막(120) 및 게이트 전극(110)을 포함한다. 즉, 탑 게이트형 박막 트랜지스터는 게이트 전극(110)이 상부에 형성되고 소오스 전극(140a) 및 드레인 전극(140b)이 하부에 형성되기 때문에 활성층(130)은 하부에 백 채널 영역(130b)이 형성되고, 그 상부에 벌크 영역(130c) 및 프론트 채널 영역(130a)이 형성된다.6, a thin film transistor according to another embodiment of the present invention includes a source electrode 140a and a drain electrode 140b formed on a substrate 100 and spaced apart from each other, A bulk region 130c and a front channel region 130a are formed to cover a part of the source electrode 140a and the drain electrode 140b including the active layer 130 A gate insulating layer 120 formed on the active layer 130, and a gate electrode 110. That is, since the gate electrode 110 is formed on the top gate type thin film transistor and the source electrode 140a and the drain electrode 140b are formed on the bottom, the back channel region 130b is formed in the bottom of the active layer 130 And a bulk region 130c and a front channel region 130a are formed thereon.

한편, 상기와 같은 본 발명의 실시 예들에 따른 박막 트랜지스터는 액정 표시 장치, 유기 EL 표시 장치 등의 표시 장치에서 화소를 구동하는 구동 회로로 이용될 수 있다. 즉, 복수의 픽셀이 매트릭스 형상으로 배치되는 표시 패널에서 각 픽셀 내에 박막 트랜지스터가 형성되고, 박막 트랜지스터를 통해 픽셀이 선택되어 선택된 픽셀에 화상 표시를 위한 데이터가 전달된다.Meanwhile, the thin film transistor according to the embodiments of the present invention as described above can be used as a driving circuit for driving a pixel in a display device such as a liquid crystal display device, an organic EL display device, and the like. That is, a thin film transistor is formed in each pixel in a display panel in which a plurality of pixels are arranged in a matrix shape, and a pixel is selected through the thin film transistor and data for image display is transmitted to the selected pixel.

도 7 내지 도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도로서, 버텀 게이트형 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도이다.FIGS. 7 to 10 are sectional views sequentially illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention, and are cross-sectional views illustrating a method of manufacturing a bottom gate type thin film transistor.

도 7을 참조하면, 기판(100) 상의 소정 영역에 게이트 전극(110)을 형성한 후 게이트 전극(110)을 포함한 전체 상부에 게이트 절연막(120)을 형성한다. 게이트 전극(110)을 형성하기 위해 예를 들어 CVD를 이용하여 기판(100) 상에 제 1 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝한다. 여기서, 제 1 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. 또한, 제 1 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 그리고, 게이트 절연막(120)은 게이트 전극(110)을 포함한 전체 상부에 형성될 수 있으며, 산화물 및/또는 질화물을 포함하는 무기 절연 물질 또는 유기 절연 물질을 이용하여 형성할 수도 있다.Referring to FIG. 7, a gate electrode 110 is formed on a predetermined region of a substrate 100, and then a gate insulating layer 120 is formed on the entire surface including the gate electrode 110. A first conductive layer is formed on the substrate 100 by using CVD, for example, to form the gate electrode 110, and then patterned by a photolithography and etching process using a predetermined mask. Here, the first conductive layer may be formed of a metal, a metal alloy, a metal oxide, a transparent conductive film, or a compound thereof. Also, the first conductive layer may be formed of a plurality of layers in consideration of the conductive characteristic and the resistance characteristic. The gate insulating layer 120 may be formed on the entire upper surface including the gate electrode 110, or may be formed using an inorganic insulating material or an organic insulating material containing an oxide and / or a nitride.

도 8을 참조하면, 게이트 절연막(120)을 포함한 전체 상부에 제 1 금속 산화물 반도체막(132)을 형성한다. 제 1 금속 산화물 반도체막(132)은 예를 들어 원자층 증착 공정으로 형성할 수 있다. 여기서, 제 1 금속 산화물 반도체막(132)은 금속 전구체와 반응 가스, 그리고 제 1 불순물 가스를 유입하여 형성할 수 있다. 금속 전구체로는 예를 들어 Zn를 이용할 수 있고, 반응 가스로는 산소를 포함하는 가스를 이용할 수 있다. 또한, 제 1 불순물 가스로는 인듐 및 갈륨의 혼합 가스, 하프늄 및 인듐의 혼합 가스, 인듐 가스의 어느 하나를 이용할 수 있다. 또한, 제 1 금속 산화물 반도체막(132)을 원자층 증착 공정으로 형성하기 위해 금속 전구체 및 제 1 불순물 가스의 공급 및 퍼지, 반응 가스의 공급 및 퍼지를 복수회 반복한다. 이러한 제 1 금속 산화물 반도체막(132)은 예를 들어 5∼50Å의 두께로 형성할 수 있다.Referring to FIG. 8, a first metal oxide semiconductor film 132 is formed on the entire upper surface including the gate insulating film 120. The first metal oxide semiconductor film 132 may be formed by, for example, an atomic layer deposition process. Here, the first metal oxide semiconductor film 132 may be formed by introducing a metal precursor, a reactive gas, and a first impurity gas. As the metal precursor, for example, Zn may be used, and as the reaction gas, a gas containing oxygen may be used. As the first impurity gas, any one of a mixed gas of indium and gallium, a mixed gas of hafnium and indium, and indium gas may be used. Further, in order to form the first metal oxide semiconductor film 132 by the atomic layer deposition process, the supply and purge of the metal precursor and the first impurity gas, and the supply and purging of the reaction gas are repeated a plurality of times. The first metal oxide semiconductor film 132 may be formed to a thickness of, for example, 5 to 50 angstroms.

도 9를 참조하면, 제 1 금속 산화물 반도체막(132) 상부에 제 2 금속 산화물 반도체막(134)을 형성한다. 제 2 금속 산화물 반도체막(134)은 금속 전구체와 반응 가스, 그리고 제 2 불순물 가스를 유입하여 형성할 수 있다. 여기서, 금속 전구체로는 예를 들어 Zn를 이용할 수 있고, 반응 가스로는 산소를 포함하는 가스를 이용할 수 있다. 또한, 제 2 불순물 가스로는 인듐, 갈륨, 주석 또는 알루미늄의 어느 하나를 이용할 수 있다. 즉, 제 2 금속 산화물 반도체막(134)은 제 1 금속 산화물 반도체막(132)과 동일한 금속 전구체 및 반응 가스를 이용하고, 다른 불순물 가스를 이용하여 형성할 수 있다. 또한, 제 2 금속 산화물 반도체막(134)은 공정 속도를 빠르게 진행하기 위해 화학기상증착 공정으로 형성하는 것이 바람직하다. 즉, 금속 전구체, 반응 가스 및 제 2 불순물 가스를 동시에 공급하여 제 1 금속 산화물 반도체막(132) 상에 제 2 금속 산화물 반도체막(134)을 형성할 수 있다. 이러한 제 2 금속 산화물 반도체막(134)은 예를 들어 200∼300Å의 두께로 형성할 수 있다. 여기서, 제 1 및 제 2 금속 산화물 반도체막(132, 134)는 동일 반응 챔버에서 인시투로 형성할 수 있는데, 이를 위해 원자층 증착 공정과 화학기상증착 공정이 가능한 반응 챔버를 이용할 수 있다. 예를 들어 복수의 기판(100)이 안착될 수 있는 서셉터가 회전할 수 있도록 구비되고, 금속 전구체 및 불순물 가스, 퍼지 가스, 반응 가스, 퍼지 가스를 각각 분사하는 적어도 4개의 분사기가 구비되어 서셉터가 회전하면서 각 분사기에서 분사되는 가스에 의해 원자층 증착이 가능하고, 적어도 두 분사기로부터 금속 전구체 및 불순물 가스, 그리고 반응 가스가 분사되도록 함으로써 화학기상증착 공정이 가능하게 된다.Referring to FIG. 9, a second metal oxide semiconductor film 134 is formed on the first metal oxide semiconductor film 132. The second metal oxide semiconductor film 134 may be formed by introducing a metal precursor, a reactive gas, and a second impurity gas. Here, for example, Zn may be used as the metal precursor, and a gas containing oxygen may be used as the reaction gas. As the second impurity gas, any one of indium, gallium, tin, and aluminum may be used. That is, the second metal oxide semiconductor film 134 can be formed using the same metal precursor and reaction gas as the first metal oxide semiconductor film 132 and using another impurity gas. In addition, the second metal oxide semiconductor film 134 is preferably formed by a chemical vapor deposition process in order to accelerate the process speed. That is, the second metal oxide semiconductor film 134 may be formed on the first metal oxide semiconductor film 132 by simultaneously supplying a metal precursor, a reactive gas, and a second impurity gas. The second metal oxide semiconductor film 134 may be formed to a thickness of 200 to 300 ANGSTROM, for example. Here, the first and second metal oxide semiconductor films 132 and 134 may be formed in situ in the same reaction chamber. For this purpose, a reaction chamber capable of an atomic layer deposition process and a chemical vapor deposition process may be used. For example, at least four injectors for spraying a metal precursor, an impurity gas, a purge gas, a reactive gas, and a purge gas are provided so that a susceptor capable of placing a plurality of substrates 100 can rotate, The atomic layer deposition is possible by the gas injected from each injector while rotating the susceptor, and the chemical vapor deposition process becomes possible by causing the metal precursor, the impurity gas, and the reactive gas to be injected from at least two injectors.

도 10을 참조하면, 제 1 및 제 2 금속 산화물 반도체막(132 및 134)이 게이트 전극(110)을 덮도록 패터닝하여 활성층(130)을 형성한다. 따라서, 활성층(130)은 프론트 채널 영역(130a)과 백 채널 영역(130b)이 적층된 구조로 형성된다. 이어서, 활성층(130) 상부에 제 2 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소오스 전극(140a) 및 드레인 전극(140b)을 형성한다. 여기서, 제 2 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 CVD를 이용하여 형성할 수 있다. 또한, 제 2 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 한편, 소오스 전극(140a) 및 드레인 전극(140b)은 게이트 전극(110)의 상부와 일부 중첩되고, 게이트 전극(110)의 상부에서 이격되도록 형성된다.Referring to FIG. 10, the active layer 130 is formed by patterning the first and second metal oxide semiconductor films 132 and 134 so as to cover the gate electrode 110. Accordingly, the active layer 130 has a structure in which the front channel region 130a and the back channel region 130b are stacked. Next, a second conductive layer is formed on the active layer 130 and patterned by a photolithography and etching process using a predetermined mask to form a source electrode 140a and a drain electrode 140b. Here, the second conductive layer may be formed using a metal, a metal alloy, a metal oxide, a transparent conductive film, or a compound thereof by CVD. Further, the second conductive layer may be formed of a plurality of layers in consideration of the conductive characteristic and the resistance characteristic. The source electrode 140a and the drain electrode 140b are partially overlapped with the upper portion of the gate electrode 110 and spaced apart from the upper portion of the gate electrode 110. [

한편, 상기 실시 예는 게이트 전극(110)용 제 1 도전층, 게이트 절연막(120), 활성층(130)용 제 2 금속 산화물 반도체막(134), 소오스/드레인 전극(140a 및 140b)용 제 2 도전층을 CVD법에 의해 형성하는 경우를 예를들어 설명하였으나, CVD 이외에 물리적 증착법(Physical Vapor Deposition; PVD)으로도 형성할 수 있다. 즉, 스퍼터링, 진공 증착법 또는 이온 플레이팅법(ion plating)으로 박막을 형성할 수 있다. 이때, 스퍼터링에 의해 상기 막들을 형성하는 경우 소정의 마스크를 이용하는 사진 및 식각 공정을 이용하지 않고, 스퍼터링 마스크(즉, 쉐도우 마스크)를 이용한 스퍼터링 공정을 통해 상기 구조물들을 형성할 수 있다. 또한, CVD 또는 PVD 이외의 다양한 코팅 방법, 즉 미세 입자가 분산된 콜로이드 용액이나, 전구체로 이루어진 솔-젤로 구성된 액상을 이용하여 스핀 코팅, 딥 코팅, 나노 임프린팅 등의 임프린팅, 스탬핑, 프린팅, 트랜스퍼 프린팅 등으로 코팅할 수도 있다. 또한, 원자층 증착 및 펄스 레이저 증착(Pulsed Laser Deposition; PLD)법으로 형성될 수 있다.The above embodiment is different from the first embodiment in that the first conductive layer for the gate electrode 110, the gate insulating film 120, the second metal oxide semiconductor film 134 for the active layer 130, the second conductive oxide film for the source / drain electrodes 140a and 140b The conductive layer is formed by the CVD method. However, the conductive layer may be formed by physical vapor deposition (PVD) in addition to CVD. That is, the thin film can be formed by sputtering, vacuum evaporation, or ion plating. At this time, in the case of forming the films by sputtering, the structures can be formed through a sputtering process using a sputtering mask (i.e., a shadow mask) without using a photolithography process and an etching process using a predetermined mask. In addition, various coating methods other than CVD or PVD, that is, impregnation such as spin coating, dip coating, and nanoimprinting using a liquid phase composed of a colloid solution in which fine particles are dispersed or a sol-gel composed of a precursor, Transfer printing or the like. It may also be formed by atomic layer deposition and Pulsed Laser Deposition (PLD).

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 130 : 활성층
130a : 프론트 채널 영역 130b : 백 채널 영역
130c : 벌크 영역 140a : 소오스 전극
140b : 드레인 전극100: substrate 110: gate electrode
120: gate insulating film 130: active layer
130a: front channel area 130b: back channel area
130c: bulk region 140a: source electrode
140b: drain electrode

Claims (14)

게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 게이트 전극과 상기 활성층 사이에 형성된 게이트 절연막;을 포함하는 박막 트랜지스터로서,
상기 활성층은,
상기 게이트 전극 측에 형성되는 프론트 채널 영역;
상기 소오스 전극 및 드레인 전극 측에 형성되어, 상기 프론트 채널 영역보다 낮은 전도성을 가지는 백 채널 영역; 및
상기 프론트 채널 영역과 백 채널 영역 사이에 형성되어, 상기 프론트 채널 영역보다 낮고 상기 백 채널 영역보다 높은 전도성을 가지는 벌크 영역;을 포함하고,
상기 프론트 채널 영역은 금속 전구체, 반응 가스 및 제1 불순물 가스를 유입하여 형성하되, 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 상기 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 형성하고,
상기 벌크 영역은 상기 금속 전구체 및 반응 가스를 유입하여 형성하되, 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학기상증착 공정으로 형성하고,
상기 백 채널 영역은 상기 금속 전구체, 반응 가스 및 제2 불순물 가스를 유입하여 형성하되, 상기 금속 전구체 및 제2 불순물 가스의 공급 및 퍼지와, 상기 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 형성하고,
상기 제1 불순물 가스는 인듐 가스에 갈륨 가스 또는 하프늄 가스가 혼합된 가스를 포함하고,
상기 제2 불순물 가스는 갈륨 가스 또는 하프늄 가스를 포함하고, 상기 활성층은 산화물 반도체층이고, 상기 금속 전구체는 아연을 포함하는 박막 트랜지스터.
A gate electrode; Source and drain electrodes spaced vertically from the gate electrode and spaced apart from each other in the horizontal direction; An active layer formed between the gate electrode and the source and drain electrodes; And a gate insulating film formed between the gate electrode and the active layer,
Wherein,
A front channel region formed on the gate electrode side;
A back channel region formed on the side of the source electrode and the drain electrode, the back channel region having a lower conductivity than the front channel region; And
And a bulk region formed between the front channel region and the back channel region and having conductivity lower than the front channel region and higher than the back channel region,
Wherein the front channel region is formed by introducing a metal precursor, a reactive gas, and a first impurity gas, wherein supply and purge of the metal precursor and the first impurity gas, and supply and purging of the reactive gas are repeated a plurality of times, Lt; / RTI >
Wherein the bulk region is formed by introducing the metal precursor and the reaction gas and simultaneously supplying the metal precursor and the reaction gas to form a chemical vapor deposition process,
Wherein the back channel region is formed by introducing the metal precursor, the reactive gas, and the second impurity gas, wherein supply and purge of the metal precursor and the second impurity gas, and supply and purge of the reactive gas are repeated a plurality of times, Deposition process,
Wherein the first impurity gas includes a gas in which gallium gas or hafnium gas is mixed with indium gas,
Wherein the second impurity gas includes gallium gas or hafnium gas, the active layer is an oxide semiconductor layer, and the metal precursor comprises zinc.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 청구항 1에 있어서,
상기 프론트 채널 영역은 제1 두께로 형성되며,
상기 벌크 영역은 상기 제1 두께보다 두꺼운 제2 두께로 형성되며,
상기 백 채널 영역은 상기 제2 두께보다 얇고, 상기 제1 두께와 같거나 다른 제 3 두께로 형성되는 박막 트랜지스터.
The method according to claim 1,
The front channel region is formed with a first thickness,
Wherein the bulk region is formed with a second thickness that is thicker than the first thickness,
Wherein the back channel region is thinner than the second thickness and has a third thickness equal to or different from the first thickness.
청구항 1에 있어서,
상기 프론트 채널 영역은 비정질 상으로 형성되고,
상기 벌크 영역은 비정질 상 또는 결정질 상으로 형성되며,
상기 백 채널 영역은 비정질 상으로 형성되는 박막 트랜지스터.
The method according to claim 1,
Wherein the front channel region is formed in an amorphous phase,
The bulk region is formed in an amorphous or crystalline phase,
Wherein the back channel region is formed in an amorphous phase.
기판이 제공되는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법으로서,
상기 활성층을 형성하는 단계는,
상기 게이트 절연막 상에 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 프론트 채널 영역을 형성하는 단계;
상기 프론트 채널 영역 상에 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학기상증착 공정으로 상기 프론트 채널 영역보다 낮은 전도성을 가지는 벌크 영역을 형성하는 단계; 및
상기 벌크 영역 상에 상기 금속 전구체 및 제2 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 상기 벌크 영역보다 낮은 전도성을 가지는 백 채널 영역을 형성하는 단계;를 포함하고,
상기 제1 불순물 가스는 인듐 가스에 갈륨 가스 또는 하프늄 가스가 혼합된 가스를 포함하고,
상기 제2 불순물 가스는 갈륨 가스 또는 하프늄 가스를 포함하고, 상기 활성층은 산화물 반도체층이고, 상기 금속 전구체는 아연을 포함하는 박막 트랜지스터의 제조 방법.
Providing a substrate; Forming a gate electrode on the substrate; Forming a gate insulating film on the gate electrode; Forming an active layer on the gate insulating layer; And forming a source electrode and a drain electrode on the active layer, the method comprising:
Wherein forming the active layer comprises:
Forming a front channel region in the atomic layer deposition process by repeating the supply and purging of the metal precursor and the first impurity gas and the supply and purging of the reaction gas on the gate insulating film a plurality of times;
Forming a bulk region having a conductivity lower than that of the front channel region by a chemical vapor deposition process by simultaneously supplying the metal precursor and the reaction gas on the front channel region; And
Supplying and purging the metal precursor and the second impurity gas and supplying and purging the reaction gas on the bulk region a plurality of times to form a back channel region having lower conductivity than the bulk region in the atomic layer deposition step Lt; / RTI >
Wherein the first impurity gas includes a gas in which gallium gas or hafnium gas is mixed with indium gas,
Wherein the second impurity gas includes gallium gas or hafnium gas, the active layer is an oxide semiconductor layer, and the metal precursor comprises zinc.
기판이 제공되는 단계; 상기 기판 상에 소오스 전극 및 드레인 전극을 형성하는 단계; 상기 소오스 전극 및 드레인 전극 상에 활성층을 형성하는 단계; 상기 활성층 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법으로서,
상기 활성층을 형성하는 단계는,
상기 소오스 전극 및 드레인 전극 상에 금속 전구체 및 제2 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 백 채널 영역을 형성하는 단계;
상기 백 채널 영역 상에 상기 금속 전구체 및 반응 가스를 동시에 공급하여 화학기상증착 공정으로 상기 백 채널 영역보다 높은 전도성을 가지는 벌크 영역을 형성하는 단계; 및
상기 벌크 영역 상에 상기 금속 전구체 및 제1 불순물 가스의 공급 및 퍼지와, 반응 가스의 공급 및 퍼지를 복수 회 반복하여 원자층 증착 공정으로 상기 벌크 영역보다 높은 전도성을 가지는 프론트 채널 영역을 형성하는 단계;를 포함하고,
상기 제1 불순물 가스는 인듐 가스에 갈륨 가스 또는 하프늄 가스가 혼합된 가스를 포함하고,
상기 제2 불순물 가스는 갈륨 가스 또는 하프늄 가스를 포함하고, 상기 활성층은 산화물 반도체층이고, 상기 금속 전구체는 아연을 포함하는 박막 트랜지스터의 제조 방법.
Providing a substrate; Forming a source electrode and a drain electrode on the substrate; Forming an active layer on the source electrode and the drain electrode; Forming a gate insulating film on the active layer; And forming a gate electrode on the gate insulating layer, the method comprising:
Wherein forming the active layer comprises:
Forming a back channel region in an atomic layer deposition process by repeating supply and purge of a metal precursor and a second impurity gas on the source electrode and the drain electrode and supply and purge of a reaction gas a plurality of times;
Forming a bulk region having a conductivity higher than that of the back channel region by a chemical vapor deposition process by simultaneously supplying the metal precursor and the reaction gas on the back channel region; And
Supplying and purging the metal precursor and the first impurity gas and supplying and purging the reaction gas on the bulk region to form a front channel region having higher conductivity than the bulk region in the atomic layer deposition process, Lt; / RTI >
Wherein the first impurity gas includes a gas in which gallium gas or hafnium gas is mixed with indium gas,
Wherein the second impurity gas includes gallium gas or hafnium gas, the active layer is an oxide semiconductor layer, and the metal precursor comprises zinc.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020170047387A 2017-04-12 2017-04-12 Thin film transistor and method of manufacturing the same KR101833951B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170047387A KR101833951B1 (en) 2017-04-12 2017-04-12 Thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170047387A KR101833951B1 (en) 2017-04-12 2017-04-12 Thin film transistor and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059456A Division KR20110139394A (en) 2010-06-23 2010-06-23 Thin film transistor and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180022042A Division KR20180025882A (en) 2018-02-23 2018-02-23 Thin film transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170044071A KR20170044071A (en) 2017-04-24
KR101833951B1 true KR101833951B1 (en) 2018-04-13

Family

ID=58704505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170047387A KR101833951B1 (en) 2017-04-12 2017-04-12 Thin film transistor and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101833951B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677030B2 (en) 2020-06-26 2023-06-13 Samsung Display Co., Ltd. Thin-film transistor substrate and display apparatus comprising the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152514B2 (en) 2017-09-29 2021-10-19 Intel Corporation Multi-layer crystalline back gated thin film transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011904A (en) * 2003-06-17 2005-01-13 Tokyo Electron Ltd Film formation method
JP2008276212A (en) * 2007-04-05 2008-11-13 Fujifilm Corp Organic electroluminescent display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011904A (en) * 2003-06-17 2005-01-13 Tokyo Electron Ltd Film formation method
JP2008276212A (en) * 2007-04-05 2008-11-13 Fujifilm Corp Organic electroluminescent display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677030B2 (en) 2020-06-26 2023-06-13 Samsung Display Co., Ltd. Thin-film transistor substrate and display apparatus comprising the same

Also Published As

Publication number Publication date
KR20170044071A (en) 2017-04-24

Similar Documents

Publication Publication Date Title
US20140252350A1 (en) Thin film transistor and method of manufacturing the same
TWI417937B (en) Semiconductor device
US7282782B2 (en) Combined binary oxide semiconductor device
KR101812702B1 (en) Thin film transistor and Method of manufacturing the same
US20150357480A1 (en) Stable metal-oxide thin film transistor and method of making
JP2007529118A (en) Semiconductor device having channel containing composite oxide
TWI500165B (en) Thin film transistor, manufacturing method of the same and electronic equipment
KR101552975B1 (en) Oxide semiconductor and thin film transistor comprising the same
JP2007529119A (en) Semiconductor device having a channel comprising a composite metal oxide
JP2014507794A (en) Thin film transistor and manufacturing method thereof
TW200535947A (en) Semiconductor device
US9806097B2 (en) Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus
WO2015119385A1 (en) Thin-film transistor having active layer made of molybdenum disulfide, method for manufacturing same, and display device comprising same
US20220278234A1 (en) Thin film transistor
KR101833951B1 (en) Thin film transistor and method of manufacturing the same
KR101748787B1 (en) Thin film transistor and Method of manufacturing the same
KR20140018702A (en) Thin film transistor and method of manufacturing the same
KR102584243B1 (en) Thin film transistor and method of manufacturing the same
KR20180025882A (en) Thin film transistor and method of manufacturing the same
KR20170142982A (en) Method of manufacturing thin film transistor
KR101761804B1 (en) Thin film transistor and Method of manufacturing the same
KR101827514B1 (en) Thin film transistor and Method of manufacturing the same
KR101876011B1 (en) Oxide thin film transistor and method of manufacturing the same
KR20110105542A (en) Thin film transistor and method of manufacturing the same
KR101677176B1 (en) Thin film transistor and method of manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant