JP5060609B2 - 駆動ｉｃ及びこれを具備したディスプレイ装置 - Google Patents

駆動ｉｃ及びこれを具備したディスプレイ装置 Download PDF

Info

Publication number
JP5060609B2
JP5060609B2 JP2010242969A JP2010242969A JP5060609B2 JP 5060609 B2 JP5060609 B2 JP 5060609B2 JP 2010242969 A JP2010242969 A JP 2010242969A JP 2010242969 A JP2010242969 A JP 2010242969A JP 5060609 B2 JP5060609 B2 JP 5060609B2
Authority
JP
Japan
Prior art keywords
bumps
row
edge line
line
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010242969A
Other languages
English (en)
Other versions
JP2011100126A (ja
Inventor
聖 哲 姜
元 植 呉
徹 龍 丁
晋 碩 李
胄 永 尹
源 九 趙
星 龍 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011100126A publication Critical patent/JP2011100126A/ja
Application granted granted Critical
Publication of JP5060609B2 publication Critical patent/JP5060609B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は駆動ＩＣ及びこれを具備したディスプレイ装置に関し、より詳細には電気的信頼性を向上させるための駆動ＩＣ及びこれを具備したディスプレイ装置に関するものである。
最近、移動通信端末機、デジタルカメラ、ノートパソコンのような電子機器には映像を表示するための映像表示装置が具備される。前記映像表示装置として多様な種類のものを使用することができる。代表的な映像表示装置として平板形状を有するディスプレイ装置が主に用いられ、平板ディスプレイ装置のうちでも特に液晶表示装置が広く用いられる。
一般に液晶表示装置は、液晶パネルに駆動ＩＣを実装することにより形成される。特に、移動通信端末機には、装置の特性を考慮して低電力、小型の液晶表示装置が用いられる。
小型の液晶表示装置は、１つの駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、所謂１チップＩＣを用いて駆動することが一般的である。最近は、液晶パネル自体に駆動ＩＣを直接実装する方式、即ち、チップオンガラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ方式；以下、ＣＯＧ）方式の液晶表示装置が広範囲に用いられている。
前記ＣＯＧ方式の液晶表示装置では、前記液晶パネル上に形成された多数の電極パッド上に導電ボールを有する樹脂（ｒｅｓｉｎ）からなる異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；以下、ＡＣＦ）を位置させて、前記駆動ＩＣを前記電極パッドに圧着する。この際、前記駆動ＩＣの底面に設けられたバンプは、前記導電ボールを介して前記電極パッドと電気的に連結される。
前記駆動ＩＣの実装過程において、前記ＡＣＦは前記駆動ＩＣの圧着により前記駆動ＩＣの外側に押し出される。しかし、前記導電ボールは、前記樹脂に沿って前記駆動ＩＣの外側に移動しながら、前記駆動ＩＣに設けられた多数のバンプにかかり、前記バンプの周辺に積載される。
このため、導電ボールが積載されたバンプは、隣接したバンプと短絡（ｓｈｏｒｔ）するおそれがある。また、樹脂が不足する場合には、バンプと導電ボールとの接着力が低下して駆動ＩＣと電極パッドとの電気的な接続が開放状態（ｏｐｅｎ）になるおそれがある。
本発明の第１目的は、電気的な信頼性を向上させるための駆動ＩＣを提供することにある。
本発明の第２目的は、前述したような駆動ＩＣを有するディスプレイ装置を提供することにある。
本発明に係る駆動ＩＣは、
異方性導電性フィルムを利用して表示パネルとの電気的接続をする駆動ＩＣであって、
第１エッジライン、前記第１エッジラインに対して垂直である第２エッジライン、前記第２エッジラインと対向する第３エッジライン及び前記第１エッジラインと対向する第４エッジラインを含む半導体基板と、
前記第１エッジラインと近接して配列される入力ライン用電極端子と、前記第２〜第４エッジラインに近接して複数の列を形成して配列されるゲート及びデータライン用電極端子を含む電極端子と、
前記電極端子上に設けられるバンプと、
を含み、前記複数個の列のうち、第１列に配列された前記電極端子は、所定の間隔で離間して配置され、前記第１列に隣接した第２列に配列された前記電極端子は、それぞれ前記第１列に配列された配列方向に隣接する電極端子間に対応する配列方向位置に配置され、前記バンプは第１方向と直交する第２方向に所定の長さを有し、前記第２列に配列されたバンプは前記第１列に配列されたバンプから前記所定の長さの半分以上の距離離間して配置され、前記第１方向は前記第１エッジラインと平行な方向であり、
前記バンプは、前記バンプの上側より見る時、長方形の角のうち、少なくとも１つの角が面取りされた形状であり、前記異方性導電性フィルムの流動方向に沿った前記面取りにより広がっている入り口の深さは、隣接するバンプ間の間隔の半分であることを特徴とする。
本発明に係る駆動ＩＣは、
異方性導電性フィルムを利用して表示パネルとの電気的接続をする駆動ＩＣであって、
第１エッジライン、前記第１エッジラインに対して垂直である第２エッジライン、前記第２エッジラインと対向する第３エッジライン及び前記第１エッジラインと対向する第４エッジラインを含む半導体基板と、
前記第１エッジラインと近接して配列される入力ライン用電極端子と、前記第２〜第４エッジラインに近接して複数の列を形成して配列されるゲート及びデータライン用電極端子を含む電極端子と、
前記電極端子上に設けられるバンプと、
を含み、前記複数個の列のうち、第１列に配列された前記電極端子は、所定の間隔で離間して配置され、前記第１列に隣接した第２列に配列された前記電極端子は、それぞれ前記第１列に配列された配列方向に隣接する電極端子間に対応する配列方向位置に配置され、前記バンプは第１方向と直交する第２方向に所定の長さを有し、前記第２列に配列されたバンプは前記第１列に配列されたバンプから前記所定の長さの半分以上の距離離間して配置され、
前記バンプは、前記バンプの上側より見る時、長方形の角のうち、少なくとも１つの角が円弧状に形成され、円弧状に形成された角の曲率半径ｒと、同一の列に形成され隣接したバンプ間の間隔ｄと、はｒ／ｄ＝０.１を満足することを特徴とする。
本発明に係る駆動ディスプレイ装置は、
ゲートライン及び前記ゲートラインと直交するデータラインを備え複数の画素が形成された表示領域と、前記表示領域の周囲に設けられ前記ゲートライン及び前記データラインから延長された電極パッドが形成された周辺領域とを備える表示パネルと、
異方性導電性フィルムを利用して表示パネルの前記電極パッドと電気的接続をする駆動ＩＣを含み、
前記駆動ＩＣは、
第１エッジライン、前記第１エッジラインに対して垂直である第２エッジライン、前記第２エッジラインと対向する第３エッジライン及び前記第１エッジラインと対向する第４エッジラインを含む半導体基板と、
前記第１エッジラインと近接して配列される入力ライン用電極端子と、前記第２〜第４エッジラインに近接して複数の列を形成して配列されるゲート及びデータライン用電極端子を含む電極端子と、
前記電極端子上に設けられるバンプを有し、
前記複数個の列のうち、第１列に配列された前記電極端子は、所定間隔で離間して配置され、前記第１列に隣接した第２列に配列された前記電極端子は、それぞれ前記第１列に配列された配列方向に隣接する電極端子間に対応する配列方向位置に配置され、前記バンプは第１方向と直交する第２方向に所定の長さを有し、前記第２列に配列されたバンプは前記第１列に配列されたバンプから前記所定の長さの半分以上の距離離間して配置され、前記第１方向は前記第１エッジラインと平行方向であり、
前記バンプは、前記バンプの上側より見る時、長方形の角のうち、少なくとも１つの角が面取りされた形状であり、前記異方性導電性フィルムの流動方向に沿った前記面取りにより広がっている入り口の深さは、隣接するバンプ間の間隔の半分であることを特徴とする。
本発明に係るディスプレイ装置は、
ゲートライン及び前記ゲートラインと直交するデータラインを備え複数の画素が形成された表示領域と、前記表示領域の周囲に設けられ前記ゲートライン及び前記データラインから延長された電極パッドが形成された周辺領域とを備える表示パネルと、
異方性導電性フィルムを利用して表示パネルの前記電極パッドと電気的接続をする駆動ＩＣを含み、
前記駆動ＩＣは、
第１エッジライン、前記第１エッジラインに対して垂直である第２エッジライン、前記第２エッジラインと対向する第３エッジライン及び前記第１エッジラインと対向する第４エッジラインを含む半導体基板と、
前記第１エッジラインと近接して配列される入力ライン用電極端子と、前記第２〜第４エッジラインに近接して複数の列を形成して配列されるゲート及びデータライン用電極端子を含む電極端子と、
前記電極端子上に設けられるバンプを有し、
前記複数個の列のうち、第１列に配列された前記電極端子は、所定間隔で離間して配置され、前記第１列に隣接した第２列に配列された前記電極端子は、それぞれ前記第１列に配列された配列方向に隣接する電極端子間に対応する配列方向位置に配置され、前記バンプは第１方向と直交する第２方向に所定の長さを有し、前記第２列に配列されたバンプは前記第１列に配列されたバンプから前記所定の長さの半分以上の距離離間して配置され、前記第１方向は前記第１エッジラインと平行方向であり、
前記バンプは、前記バンプの上側より見る時、長方形の角のうち、少なくとも１つの角が円弧状に形成され、円弧状に形成された角の曲率半径ｒと、同一の列に形成され隣接したバンプ間の間隔ｄと、はｒ／ｄ＝０.１を満足することを特徴とする。
図１は、本発明の一実施例に係る駆動ＩＣを有する液晶表示装置の平面図である。 図２は、図１に示される駆動ＩＣの底面図である。 図３、図２に示される駆動ＩＣの断面図である。 図４は、図２に示される駆動ＩＣの断面図である。 図５は、図２に示される駆動ＩＣが実装された液晶パネルの周辺領域を示した部分拡大図である。 図６は、図１に示される液晶表示装置の断面図である。 図７は、図１に示される液晶表示装置の断面図である。 図８は、図２に示される駆動ＩＣのバンプによるエネルギー損失を説明するための部分拡大図である。 図９は、本発明の１実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。 図１０は、本発明の１実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。 図１１は、本発明の１実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。 図１２は、本発明の１実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。 図１３は、本発明の１実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。 図１４は、本発明の１実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。 図１５は、本発明の他の実施例に係る駆動ＩＣの底面図である。 図１６は、図１５に示される駆動ＩＣが実装された液晶パネルの周辺領域の部分拡大図である。 図１７は、図１５に示される駆動ＩＣのバンプ配列による効果を説明するための部分拡大図である。 図１８は、本発明の他の実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。 図１９は、本発明の他の実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。 図２０は、本発明の他の実施例に係る駆動ＩＣの底面図である。 図２１は、図２０に示される駆動ＩＣが実装された液晶パネルの周辺領域の部分拡大図である。
本発明の望ましい実施例において、駆動ＩＣ及びこれを具備するディスプレイ装置を説明するために、多様なディスプレイ装置のうち、液晶表示装置を一例として説明する。
図１は、本発明の１実施例に係る駆動ＩＣを有する液晶表示装置の平面図である。
図１に示すように、液晶表示装置１０００は、駆動ＩＣ１００と、駆動ＩＣ１００が実装される液晶パネル２００とを含む。
液晶パネル２００は、薄膜トランジスタ基板３００、薄膜トランジスタ基板３００と対向して結合されるカラーフィルター基板４００及び薄膜トランジスタ基板３００とカラーフィルター基板４００との間に充填される液晶層（図示せず）を含む。
液晶パネル２００のエッジには、シーラント（ｓｅａｌａｎｔ）６００が設けられ、このシーラント６００は薄膜トランジスタ基板３００とカラーフィルター基板４００とを結合させ、薄膜トランジスタ基板３００とカラーフィルター基板４００との間に注入された液晶層の漏出を防止する。
一方、液晶パネル２００は、薄膜トランジスタ基板３００とカラーフィルター基板４００とがオーバーラップして所定の映像を表示する画素領域ＤＡと、画素領域ＤＡを駆動するための駆動ＩＣ１００を備える周辺領域ＳＡとで構成される。
画素領域ＤＡに対応する薄膜トランジスタ基板３００には、ゲートライン３２０とデータライン３３０とが直交するように設けられる。
周辺領域ＳＡには、外部から所定の信号が印加される入力ライン３１０、画素領域ＤＡから延長されたゲートライン３２０及びデータライン３３０が駆動ＩＣ１００と電気的に接続されている。
図示していないが、周辺領域ＳＡには多数の駆動ＩＣを設けることができる。この場合、それぞれの駆動ＩＣは対応する一定のゲートライン及びデータラインとそれぞれ電気的に連結するものとする。
図２は図１に図示された駆動ＩＣの底面図であり、図３は図２に図示されたIII-III'による駆動ＩＣの断面図であり、図４は図２に図示されたIV-IV'による駆動ＩＣの断面図である。
図２〜図４に示すように、駆動ＩＣ１００は、半導体基板の底面に形成された多数の電極端子ＥI,ＥG,ＥDと、電極端子ＥI,ＥG,ＥD上にそれぞれ形成された多数のバンプＢI,ＢG,ＢDとを具備する。より詳細には、駆動ＩＣ１００の底面、即ち図１に図示された液晶パネル２００と対向する面には多数個の入力ライン用電極端子ＥI、ゲートライン用電極端子ＥG、及びデータライン用電極端子ＥDが設けられ、入力ライン用電極端子ＥI、ゲートライン用電極端子ＥG、及びデータライン用電極端子ＥD上には、それぞれ入力ライン用バンプＢI、ゲートライン用バンプＢG、及びデータライン用バンプＢDが設けられている。
入力ライン用バンプＢIは、駆動ＩＣ１００の底面の第１エッジ１００ａに沿って配列され、ゲートライン用バンプＢGは、第１エッジ１００ａの両端、即ち第２エッジ１００ｂ及び第３エッジ１００ｃに沿って配列され、データライン用バンプＢDは、第１エッジ１００ａと対向する第４エッジ１００ｄに沿って配列される。
ゲートライン用バンプＢGは、第２エッジ１００ｂ及び第３エッジ１００ｃに沿ってそれぞれ２つの列を形成して配列される。互いに異なる列に配列され、互いに隣接したゲートライン用バンプＢGは、第２エッジ１００ｂ及び第３エッジ１００ｃで駆動ＩＣ１００の長さ方向に並んで配列される。データライン用バンプＢDは、第４エッジ１００ｄに沿って２つの列を形成して配列され、ゲートライン用バンプＢGと同様に互いに異なる列に設けられ、互いに隣接したデータライン用バンプＢDは、第４エッジ１００ｄにおいて駆動ＩＣ１００の幅方向に並んで配列される。
図２に示した駆動ＩＣ１００のゲートライン用バンプＢG及びデータライン用バンプＢDは、２つの列を形成して配列されているが、場合によっては、ゲートライン用バンプＢG及びデータライン用バンプＢDは、それぞれ３つまたはそれ以上の列を形成して配列することができる。また、入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDの個数は、例示したものより増加することもでき、または減少することもできる。
図５は、図２に図示された駆動ＩＣが実装された液晶パネルの周辺領域の部分拡大図である。
図５に示すように、液晶パネル２００の周辺領域ＳＡには、図２に図示された駆動ＩＣ１００を実装するための実装領域ＭＡが設けられる。
実装領域ＭＡ内には、複数個の入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａが設けられている。
入力ライン電極パッド３１０ａは、外部から所定の信号が印加される入力ライン３１０の一端に設けられ、ゲートライン電極パッド３２０ａは、画素領域ＤＡから延長されたゲートライン３２０の一端に設けられ、データライン電極パッド３３０ａは、画素領域ＤＡから延長されたデータライン３３０の一端に設けられる。
ゲートライン電極パッド３２０ａの幅は、ゲートライン３２０の幅より広く、多数個のゲートライン電極パッド３２０ａを実装領域ＭＡ内に配置するためには、ゲートライン電極パッド３２０ａが複数個の列を形成するように配列する必要がある。
ここで、ゲートライン電極パッド３２０ａは、図２に図示された駆動ＩＣ１００のゲートライン用バンプＢGに対応しており、ゲートライン用バンプＢGと対応する位置に配列される。即ち、ゲートライン電極パッド３２０ａは、２つの列を形成して配列され、互いに隣接して異なる列に配列されるゲートライン電極パッド３２０ａは、実装領域ＭＡの長さ方向に並んで配置される。
また、データライン電極パッド３３０ａは、図２に図示された駆動ＩＣ１００のデータライン用バンプＢDに対応しており、データライン用バンプＢDと対応する位置に配列される。即ち、データライン電極パッド３３０ａは、２つの列を形成して配列され、互いに隣接して異なる列に配列されるデータライン電極パッド３２０ａは、実装領域ＭＡの幅方向に並んで配置される。
従って、液晶パネル２００の実装領域ＭＡに設けられた入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａは、それぞれ駆動ＩＣ１００に設けられた入力ライン用バンプＢI、ゲートライン用バンプＢG、及びデータライン用バンプＢDとそれぞれ対応して電気的に連結される。
図６は図１に図示されたI-I'による液晶表示装置の断面図であり、図７は図１に示されたII-II'による液晶表示装置の断面図である。
図６及び図７に示すように、液晶表示装置１０００は、画素領域ＤＡと周辺領域ＳＡとで構成される液晶パネル２００及び固定部材７００により液晶パネル２００の周辺領域ＳＡに実装された駆動ＩＣ１００を含む。
駆動ＩＣ１００は、固定部材７００によって液晶パネル２００の周辺領域ＳＡに具備された入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａと電気的に連結される。
固定部材７００としては、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；以下、ＡＣＦという）、非導電性フィルム（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）または半田（Ｓｏｌｄｅｒ）を使用することができる。本発明の望ましい１実施例において、ＡＣＦを用いた場合を一例として説明し、ＡＣＦに図面番号７００を付ける。
ＡＣＦ７００は、導電ボール７１０と、導電ボール７１０と混合される樹脂７２０とで構成され、駆動ＩＣ１００と液晶パネル２００との間に設けられる。導電ボール７１０は、駆動ＩＣ１００と液晶パネル２００を電気的に接続し、樹脂７２０は電気的に接続された駆動ＩＣ１００と液晶パネル２００とを固定する役割を果たす。
以下では、駆動ＩＣ１００が液晶パネル２００に実装される過程を説明する。
液晶パネル２００の入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａ上にＡＣＦ７００を塗布する。
以後、駆動ＩＣ１００の入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDが、それぞれ入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａと対応するように駆動ＩＣ１００を周辺領域ＳＡ上に圧着する。
この際、駆動ＩＣ１００の入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDは、それぞれ導電ボール７１０を圧着して入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａと電気的に連結される。
一方、樹脂７２０は、駆動ＩＣ１００の圧着過程で発生する高い温度により粘性が減少する。粘性が減少した樹脂７２０は、駆動ＩＣ１００と液晶パネル２００との間に圧着されない導電ボール７１０とともに駆動ＩＣ１００の外側に押し出されて徐々に硬化される。このため、駆動ＩＣ１００が液晶パネル２００の周辺領域に実装される。
図８は、図２に図示された駆動ＩＣのバンプによるエネルギーの損失を説明するための部分拡大図である。
ここで、図８に図示されたバンプは、図２に図示されたゲートライン用バンプＢGまたはデータライン用バンプＢDである。
図８に示すように、駆動ＩＣ１００のバンプＢは、２つの列を形成して配列され、互いに隣接して異なる列に配列されるバンプＢは、バンプＢの配列方向と垂直方向に並んで位置する。
バンプＢは、所定の高さ（図示せず）Ｈ及び第１長さＬ1を有し、同一の列に配列され、互いに隣接するバンプＢは第１間隔Ｗ1だけ離間して配置される。
図６及び図７に示されるように、駆動ＩＣ１００を、ＡＣＦ７００を用いて液晶パネル２００に実装する時、駆動ＩＣ１００の圧着によりＡＣＦ７００は駆動ＩＣ１００の外側に流動する。
ＡＣＦ７００が駆動ＩＣ１００の外側に流動する時、バンプＢにより発生する単位質量当たり摩擦損失エネルギーＥfを考慮するために検査領域ＣＡを設定する。
検査領域ＣＡは、互いに隣接して配列された４つのバンプＢが形成する空間として、２つの入口Ｅｎと２つの出口Ｅｘを有する。
Ｅf＝２(Ｌ/Ｄe)Ｖ２ｆ＋１/２ｅflＶ２＋１/２ｅf2Ｖ２・・・（式１）
式１は、長方形ダクトで流体の摩擦損失（ｆｒｉｃｔｉｏｎ ｌｏｓｓ）を求めるための方程式である。液晶パネル２００に実装された駆動ＩＣ１００のバンプＢが形成する空間を長方形ダクトでモデリング（ｍｏｄｅｌｉｎｇ）すると、下記の式２が得られる。
Ｅf＝２(Ｌ/Ｄe)Ｖ２ｆ＋２＊１/２ｅflＶ２＋２＊１/２ｅf2Ｖ２・・・（式２）
ここで、ＥfはＡＣＦ７００の単位質量当たりの摩擦損失エネルギーであり、ＬはバンプＢの第１長さＬ1、Ｄeは等価直径（Ｅｑｕｉｖａｌｅｎｔ Ｄｉａｍｅｔｅｒ）、Ｖは検査領域ＣＡ内で流動するＡＣＦ７００の平均流速、ｆは摩擦因子（ｆｒｉｃｔｉｏｎ ｆａｃｔｏｒ）、ｅf1は検査領域ＣＡの入口Ｅｎで発生する入口損失に関する係数（ｅｎｔｒａｎｃｅ ｌｏｓｓ ｃｏｅｆｆｉｃｉｅｎｔ）、ｅf2は検査領域ＣＡの出口Ｅｘで発生する出口損失に関する係数（ｅｘｉｔ ｌｏｓｓ ｃｏｅｆｆｉｃｉｅｎｔ）である。
検査領域ＣＡは、２つの入口Ｅｎと２つの出口Ｅｘとを有するので、入口Ｅｎ及び出口Ｅｘで発生する損失は式１として表現された損失の２倍になる。
バンプＢの配列方向に形成された前記検査領域ＣＡの他の出口で発生する損失は大きくないので、無視することにする。
一方、等価直径Ｄeは下記の式３により求めることができる。
Ｄｅ＝(４＊断面積)/周辺長さ＝４＊(Ｗ1＊２Ｌ)/２＊(Ｗ1＋Ｈ)・・・（式３）
ここで、ＬはバンプＢの第１長さＬ1、Ｗ1は同一の列に配列され互いに隣接するバンプＢの間隔、ＨはバンプＢの高さを意味する。
従って、式２と式３を利用してバンプＢにより形成された空間を流動するＡＣＦ７００の摩擦損失エネルギーを計算することができる。
図９〜図１４は、本発明の１実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。
図９〜図１４に示すように、バンプＢは、図８を参照して説明した式２に表現された入口Ｅｎ及び出口Ｅｘで発生する摩擦損失エネルギーを減少させるために多様な形状を有する。
図９に示された駆動ＩＣ１００は、式２に表現されたような入口Ｅｎでの摩擦損失エネルギーを減少させるために入口Ｅｎを形成するバンプＢの角が面取りされている。
例えば、入口Ｅｎを形成するバンプＢの面取り角度（θ）が４５度であり、この面取りにより広がっている入口Ｅｎの深さが隣接するバンプＢ間の間隔ｄの半分（ｄ／２）である時、図９に図示された駆動ＩＣ１００の入口損失に関する係数は、式２に表現された入口損失に関する係数（ｅf1）の１／６になって、摩擦により損失されるエネルギーが減少する。
図１０に示される駆動ＩＣ１００のバンプＢは、入口Ｅｎ及び出口Ｅｘを形成するバンプＢの角が面取りされている。図１０に示される駆動ＩＣ１００の入口及び出口損失に関する係数は、式２に表現された入口及び出口損失に関する係数（ｅf1、ｅf2）より小さい値を有する。
図１１に示される駆動ＩＣ１００は、入口Ｅｎで発生する摩擦損失エネルギーを減少させるために入口Ｅｎを形成する角がラウンディングされている（バンプＢの上部が円弧状に形成されている）。
例えば、円弧状に形成された角の曲率半径ｒと同一の列に配列され隣接したバンプＢ間の間隔ｄとの関係が、ｒ／ｄ＝０.１を満足する場合、駆動ＩＣ１００の入口損失に関する係数は、式２に表現された入口損失に関する係数ｅf1の１／３になって、摩擦により損失されるエネルギーが減少する。
図１２に示される駆動ＩＣ１００は、入口Ｅｎ及び出口Ｅｘを形成する角が円弧状に形成されたバンプＢを備えるので、入口及び出口損失に関する係数は、式２に表現された入口及び出口損失に関する係数（ｅf1、ｅf2）より小さい値を有する。
また、図１３及び図１４に示される駆動ＩＣ１００のバンプＢがバンプＢの上側から見る時、楕円または六角形形状を有するので、入口及び出口損失に関する係数が、式２に表現された入口及び出口損失に関する係数（ｅf1、ｅf2）より小さい値を有する。
図示していないが、バンプＢの形状は入口及び出口損失に関する係数（ｅf1、ｅf2）を減少させるために、前述した形状以外にバンプＢの上側から見る時、円、五角形、八角形などの多様な形状にすることができる。
図９及び図１１に示されるバンプＢの入口損失に関する係数は、材料移動現象（Ｔｒａｎｓｐｏｒｔ Ｐｈｅｎｏｍｅｎａ ｉｎ Ｍａｔｅｒｉａｌ Ｐｒｏｃｅｓｓｉｎｇ、著者：Ｄ.Ｒ ＰｏｉｒｉｅｒとＧ.Ｈ Ｇｅｉｇｅｒ、１９９４）に記述されている。
図１５は、本発明の他の実施例に係る駆動ＩＣの底面図である。
図１５に示すように、駆動ＩＣ１００の底面、即ち液晶パネルと対向する面には、多数の電極端子（図示せず）が設けられ、電極端子上には入力ライン用バンプＢI、ゲートライン用バンプＢG、及びデータライン用バンプＢDが設けられている。
入力ライン用バンプＢIは、駆動ＩＣ１００の底面の第１エッジ１００ａに沿って配列される。
ゲートライン用バンプＢGは、駆動ＩＣ１００の第１エッジ１００ａの両端である第２エッジ１００ｂ及び第３エッジ１００ｃに沿ってそれぞれ２つの列を形成して配列され、互いに異なる列に配列されたゲートライン用バンプＢGは、第２間隔Ｗ2だけ離間して配置されている。ここで、第２間隔Ｗ2は、２つの列の間の間隔を十分に確保するためにゲートライン用バンプＢGの長さの半分以上とする。
また、２つの列のうち、第１列に沿って配列されたゲートライン用バンプＢGは、第２列に沿って配列されたゲートライン用バンプＢGの離隔空間に対応して設けられる。
一方、データライン用バンプＢDは、第１エッジ１００ａと対向する第４エッジ１００ｄに沿って２つの列を形成して配列され、互いに異なる列に配列されたデータライン用バンプＢDは、第３間隔Ｗ3だけ離間して配置される。ここで、第３間隔Ｗ3は、２つの列の間の間隔を十分に確保するために、データライン用バンプＢDの長さの半分以上とする。
また、２つの列のうち、第１列に沿って配列されたデータライン用バンプＢDは、第２列に沿って配列されたデータライン用バンプＢDの離隔空間に対応して設けられる。
図１５に図示された駆動ＩＣ１００のゲートライン用バンプＢG及びデータライン用バンプＢDは、それぞれ２つの列を形成して配列されているが、場合によってはゲートライン用バンプＢG及びデータライン用バンプＢDは、それぞれ３つまたはその以上の列を形成して配列することができる。また、図１５に図示されたゲートライン用バンプＢG及びデータライン用バンプＢDの個数は、場合によって増加または減少することができる。
図１６は、図１５に図示された駆動ＩＣが実装された液晶パネルの周辺領域の部分拡大図である。
図１６に示すように、周辺領域ＳＡには図１５に図示された駆動ＩＣ１００が実装されるための実装領域ＭＡが具備される。
実装領域ＭＡ内には、複数個の入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａが設けられる。
ゲートライン電極パッド３２０ａは、前記実装領域ＭＡ内で２つの列を形成して配列され、データライン電極パッド３３０ａもゲートライン電極パッド３２０ａのように実装領域ＭＡ内に２つの列を形成して配列される。
ゲートライン電極パッド３２０ａとデータライン電極パッド３３０ａは、図１５に図示された駆動ＩＣ１００のゲートライン用バンプＢG及びデータライン用バンプＢDとそれぞれ対応するので、ゲートライン用バンプＢG及びデータライン用バンプＢDと対応する位置に配列される。
即ち、２つの列のうち、第１列に沿って配列されるゲートライン電極パッド３２０ａは、所定間隔で離間して配置される。第２列に沿って配列されるゲートライン電極パッド３２０ａは、第１列に沿って配列されたゲートライン電極パッド３２０ａの離隔空間に対応して配列される。
データライン用電極パッド３３０ａは、ゲートライン用電極パッド３２０ａと同一の方式で配列される。
図１７は、図１５に図示された駆動ＩＣのバンプ配列による効果を説明するための部分拡大図である。
ここで、バンプは、図１５に図示されたゲートライン用バンプＢGまたはデータライン用バンプＢDである。
図１７を参照すると、バンプＢは２つの列に沿って配列され、バンプＢの配列方向と垂直方向に第２長さＬ2を有する。
また、同一の列に沿って配列されたバンプＢは、配列方向に所定間隔で離間して配置され、互いに異なる列に配列されたバンプＢは、配列方向と垂直方向に第４間隔Ｗ4だけ離間して配置されている。ここで、第４間隔Ｗ4は第２長さＬ2の半分以上である。
駆動ＩＣ１００は、図６及び図７に示されるように、ＡＣＦ７００を用いて液晶パネル２００に実装され、実装過程で駆動ＩＣ１００が圧着される時、ＡＣＦ７００は駆動ＩＣ１００の外側に流動する。
この際、ＡＣＦ７００は、第４間隔Ｗ4だけ十分に離間して配置されたバンプＢの間を流動し、ＡＣＦ７００を構成する導電ボール７１０及び導電ボール７１０と混合された樹脂７２０は、駆動ＩＣ１００の外側に円滑に通過することができる。このため、導電ボール７１０がバンプＢの周辺に積載されることを防止できる。
図１８及び図１９は、本発明の他の実施例に係る駆動ＩＣの多様なバンプ形状を説明するための部分拡大図である。
図１８及び図１９に示すように、バンプＢは２つの列に沿って配列され、バンプＢの配列方向と垂直方向に第２長さＬ2を有する。また、互いに隣接する列に配列されたバンプＢは、第４間隔Ｗ4だけ離間して配置されている。ここで、第４間隔Ｗ4は、第２長さＬ2の半分以上である。
図１８に示されるバンプＢは、入口Ｅｎを形成する角が面取りされているので、図１７に図示されたＡＣＦ７００が流動する時、ＡＣＦ７００の摩擦損失エネルギーを減少させることができる。
例えば、入口Ｅｎを構成するバンプの面取り角度（θ）が４５度であり、この面取り部分により広がっている入口Ｅｎの深さが隣接するバンプＢ間の間隔ｄの半分（ｄ／２）である時、図９を参照して説明したように、入口Ｅｎで発生するＡＣＦ７００の摩擦損失エネルギーが減少する。
図示していないが、バンプＢは、入口Ｅｎのみならず出口Ｅｘ側の角もＡＣＦ７００の摩擦損失エネルギーを減少させるために面取りすることができる。
一方、図１９に図示されたバンプＢは、入口Ｅｎを形成する角が円弧状に形成されているので、図１７に図示されたＡＣＦ７００が流動する時、ＡＣＦ７００の摩擦損失エネルギーを減少させることができる。
例えば、円弧状に形成された角の曲率半径ｒと同一の列に配列され隣接したバンプＢ間の間隔ｄとの関係がｒ／ｄ＝０.１を満足する場合、図１１に示されるように入口Ｅｎで発生するＡＣＦ７００の摩擦損失エネルギーが減少する。
図示していないが、バンプＢは入口Ｅｎのみならず出口Ｅｘ側の角もＡＣＦ７００の摩擦損失エネルギーを減少させるために円弧状に形成することができる。
また、図示していないが、バンプＢの形状は、入口及び出口で発生する摩擦損失エネルギーを減少させるために、図１８及び図１９に示される形状以外にバンプＢの上側から見る時、五角形、六角形、八角形などの多様な形状を有することができる。
図２０は、本発明の他の実施例に係る駆動ＩＣの底面図である。
図２０に示すように、駆動ＩＣ１００は、駆動ＩＣ１００の底面、即ち、液晶パネルと対向する面に多数個の電極端子（図示せず）を備え、電極端子上に入力ライン用バンプＢI、ゲートライン用バンプＢG、及びデータライン用バンプＢDが設けられている。
駆動ＩＣ１００の底面は、第１エッジ１００ａと接する入力ライン用バンプ領域ＤIA、第２エッジ１００ｂ及び第３エッジ１００ｃと接するゲートライン用バンプ領域ＧOA及び第４エッジ１００ｄと接するデータライン用バンプ領域ＤOAで構成される。
入力ライン用バンプＢIは、入力ライン用バンプ領域ＤIAで第１エッジ１００ａの延長方向に沿って２つの列を形成して配列され、入力ライン用バンプ領域ＤIAの全体に分散され配列される。
ゲートライン用バンプＢGは、２つのゲートライン用バンプ領域ＧOAで第２エッジ１００ｂ及び第３エッジ１００ｃの延長方向に沿って３つの列を形成して配列され、ゲートライン用バンプ領域ＧOAの全体に分散され配列される。
一方、データライン用バンプＢDは、データライン用バンプ領域ＤOAで第４エッジ１００ｄの延長方向に沿って４つの列を形成して配列され、データライン用バンプ領域ＤOAの全体に分散され配列される。
このようにして、入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDを駆動ＩＣ１００の底面に分散させ配列することにより、多数の入力ライン用バンプＢI、ゲートライン用バンプＢG、及びデータライン用バンプＢDを互いに十分に離間させることができる。
図２０に図示された入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDは、それぞれ２つ、３つ及び４つの列を形成して配列されているが、場合によっては列の個数は増加または減少することができる。
図２１は、図２０に図示された駆動ＩＣが実装された液晶パネルの周辺領域を示した部分拡大図である。
図２１に示すように、液晶パネル２００の周辺領域ＳＡには図２０に図示された駆動ＩＣ１００が実装されるための実装領域ＭＡが設けられる。
実装領域ＭＡ内には、多数個の入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａが設けられている。
入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａは、実装領域Ｍａ内でそれぞれ複数個の列を形成して配列される。
入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａは、それぞれ図１８及び図１９に示される駆動ＩＣ１００の入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDと対応するので、入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDと同一の方式で配列される。従って、以下では入力ライン電極パッド３１０ａ、ゲートライン電極パッド３２０ａ及びデータライン電極パッド３３０ａの配列についての説明を省略する。
同様に、駆動ＩＣ１００は、ＡＣＦを用いて前記液晶パネルに実装され、駆動ＩＣ１００の入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDが十分に離間しているので、ＡＣＦは駆動ＩＣ１００の外側に円滑に流動することができる。
従って、ＡＣＦの導電ボールが入力ライン用バンプＢI、ゲートライン用バンプＢG及びデータライン用バンプＢDの周辺に積載されることを防止して駆動ＩＣ１００と液晶パネル２００との電気的な信頼性を向上させることができる。
本発明の実施例を参照して説明した駆動ＩＣ１００は、図１に図示されたような小型液晶表示装置のみならず、液晶パネルの縁にゲート及びデータ印刷回路基板領域を備えた液晶表示装置にも適用することができる。
また、本発明の実施例に係る駆動ＩＣ１００を説明するために、ディスプレイ装置の一例として、液晶パネル２００を有する液晶表示装置１０００を図示して説明したが、本発明の実施例に係る駆動ＩＣ１００は、液晶表示装置１０００のみならず有機ＥＬを用いるディスプレイ装置またはＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）を用いるディスプレイ装置にも適用することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
１００ 駆動ＩＣ
１００ａ 第１エッジ
１００ｂ 第２エッジ
１００ｃ 第３エッジ
１００ｄ 第４エッジ
２００ 液晶パネル
３００ 薄膜トランジスタ基板
３１０ 入力ライン
３１０ａ 入力ライン電極パッド
３２０ ゲートライン電極パッド
３２０ａ ゲートライン電極パッド
３３０ａ データライン電極パッド
４００ カラーフィルター基板
６００ シーラント
７００ 固定部材
７１０ 導電ボール
７２０ 樹脂
１０００ 液晶表示装置
ＣＡ 検査領域
ＤＡ 画素領域
ＳＡ 周辺領域
ＭＡ 実装領域
Ｂ バンプ
ＢI 入力ライン用バンプ
ＢD データライン用バンプ
ＢG ゲートライン用バンプ
ＤOA データライン用バンプ領域
ＤIA 入力ライン用バンプ領域
ＥG ゲートライン用電極端子
ＥI 入力ライン用電極端子
Ｅｎ 入口
Ｅｘ 出口
ＧOA ゲートライン用バンプ領域
Ｌ1 第１長さ
Ｌ2 第２長さ
Ｗ1 第１間隔
Ｗ3 第３間隔
Ｗ4 第４間隔
ｄ バンプ間の間隔
ｒ 曲率半径

Claims (5)

  1. 異方性導電性フィルムを利用して表示パネルとの電気的接続をする駆動ＩＣであって、
    第１エッジライン、前記第１エッジラインに対して垂直である第２エッジライン、前記第２エッジラインと対向する第３エッジライン及び前記第１エッジラインと対向する第４エッジラインを含む半導体基板と、
    前記第１エッジラインと近接して配列される入力ライン用電極端子と、前記第２〜第４エッジラインに近接して複数の列を形成して配列されるゲート及びデータライン用電極端子を含む電極端子と、
    前記電極端子上に設けられるバンプと、
    を含み、前記複数個の列のうち、第１列に配列された前記電極端子は、所定の間隔で離間して配置され、前記第１列に隣接した第２列に配列された前記電極端子は、それぞれ前記第１列に配列された配列方向に隣接する電極端子間に対応する配列方向位置に配置され、前記バンプは第１方向と直交する第２方向に所定の長さを有し、前記第２列に配列されたバンプは前記第１列に配列されたバンプから前記所定の長さの半分以上の距離離間して配置され、前記第１方向は前記第１エッジラインと平行な方向であり、
    前記バンプは、前記バンプの上側より見る時、長方形の角のうち、少なくとも１つの角が面取りされた形状であり、前記異方性導電性フィルムの流動方向に沿った前記面取りにより広がっている入り口の深さは、隣接するバンプ間の間隔の半分であることを特徴とする駆動ＩＣ。
  2. 異方性導電性フィルムを利用して表示パネルとの電気的接続をする駆動ＩＣであって、
    第１エッジライン、前記第１エッジラインに対して垂直である第２エッジライン、前記第２エッジラインと対向する第３エッジライン及び前記第１エッジラインと対向する第４エッジラインを含む半導体基板と、
    前記第１エッジラインと近接して配列される入力ライン用電極端子と、前記第２〜第４エッジラインに近接して複数の列を形成して配列されるゲート及びデータライン用電極端子を含む電極端子と、
    前記電極端子上に設けられるバンプと、
    を含み、前記複数個の列のうち、第１列に配列された前記電極端子は、所定の間隔で離間して配置され、前記第１列に隣接した第２列に配列された前記電極端子は、それぞれ前記第１列に配列された配列方向に隣接する電極端子間に対応する配列方向位置に配置され、前記バンプは第１方向と直交する第２方向に所定の長さを有し、前記第２列に配列されたバンプは前記第１列に配列されたバンプから前記所定の長さの半分以上の距離離間して配置され、
    前記バンプは、前記バンプの上側より見る時、長方形の角のうち、少なくとも１つの角が円弧状に形成され、円弧状に形成された角の曲率半径ｒと、同一の列に形成され隣接したバンプ間の間隔ｄと、はｒ／ｄ＝０.１を満足することを特徴とする駆動ＩＣ。
  3. ゲートライン及び前記ゲートラインと直交するデータラインを備え複数の画素が形成された表示領域と、前記表示領域の周囲に設けられ前記ゲートライン及び前記データラインから延長された電極パッドが形成された周辺領域とを備える表示パネルと、
    異方性導電性フィルムを利用して表示パネルの前記電極パッドと電気的接続をする駆動ＩＣを含み、
    前記駆動ＩＣは、
    第１エッジライン、前記第１エッジラインに対して垂直である第２エッジライン、前記第２エッジラインと対向する第３エッジライン及び前記第１エッジラインと対向する第４エッジラインを含む半導体基板と、
    前記第１エッジラインと近接して配列される入力ライン用電極端子と、前記第２〜第４エッジラインに近接して複数の列を形成して配列されるゲート及びデータライン用電極端子を含む電極端子と、
    前記電極端子上に設けられるバンプを有し、
    前記複数個の列のうち、第１列に配列された前記電極端子は、所定間隔で離間して配置され、前記第１列に隣接した第２列に配列された前記電極端子は、それぞれ前記第１列に配列された配列方向に隣接する電極端子間に対応する配列方向位置に配置され、前記バンプは第１方向と直交する第２方向に所定の長さを有し、前記第２列に配列されたバンプは前記第１列に配列されたバンプから前記所定の長さの半分以上の距離離間して配置され、前記第１方向は前記第１エッジラインと平行方向であり、
    前記バンプは、前記バンプの上側より見る時、長方形の角のうち、少なくとも１つの角が面取りされた形状であり、前記異方性導電性フィルムの流動方向に沿った前記面取りにより広がっている入り口の深さは、隣接するバンプ間の間隔の半分であることを特徴とするディスプレイ装置。
  4. ゲートライン及び前記ゲートラインと直交するデータラインを備え複数の画素が形成された表示領域と、前記表示領域の周囲に設けられ前記ゲートライン及び前記データラインから延長された電極パッドが形成された周辺領域とを備える表示パネルと、
    異方性導電性フィルムを利用して表示パネルの前記電極パッドと電気的接続をする駆動ＩＣを含み、
    前記駆動ＩＣは、
    第１エッジライン、前記第１エッジラインに対して垂直である第２エッジライン、前記第２エッジラインと対向する第３エッジライン及び前記第１エッジラインと対向する第４エッジラインを含む半導体基板と、
    前記第１エッジラインと近接して配列される入力ライン用電極端子と、前記第２〜第４エッジラインに近接して複数の列を形成して配列されるゲート及びデータライン用電極端子を含む電極端子と、
    前記電極端子上に設けられるバンプを有し、
    前記複数個の列のうち、第１列に配列された前記電極端子は、所定間隔で離間して配置され、前記第１列に隣接した第２列に配列された前記電極端子は、それぞれ前記第１列に配列された配列方向に隣接する電極端子間に対応する配列方向位置に配置され、前記バンプは第１方向と直交する第２方向に所定の長さを有し、前記第２列に配列されたバンプは前記第１列に配列されたバンプから前記所定の長さの半分以上の距離離間して配置され、前記第１方向は前記第１エッジラインと平行方向であり、
    前記バンプは、前記バンプの上側より見る時、長方形の角のうち、少なくとも１つの角が円弧状に形成され、円弧状に形成された角の曲率半径ｒと、同一の列に形成され隣接したバンプ間の間隔ｄと、はｒ／ｄ＝０.１を満足することを特徴とするディスプレイ装置。
  5. 前記表示パネルは、液晶を駆動して映像を表示する液晶パネルであることを特徴とする請求項３又は４に記載のディスプレイ装置。
JP2010242969A 2003-02-20 2010-10-29 駆動ｉｃ及びこれを具備したディスプレイ装置 Expired - Lifetime JP5060609B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-010819 2003-02-20
KR1020030010819A KR20040075377A (ko) 2003-02-20 2003-02-20 구동 아이씨 및 이를 갖는 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004043895A Division JP4651288B2 (ja) 2003-02-20 2004-02-20 駆動ｉｃ及びこれを具備したディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2011100126A JP2011100126A (ja) 2011-05-19
JP5060609B2 true JP5060609B2 (ja) 2012-10-31

Family

ID=32733149

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004043895A Expired - Lifetime JP4651288B2 (ja) 2003-02-20 2004-02-20 駆動ｉｃ及びこれを具備したディスプレイ装置
JP2010242969A Expired - Lifetime JP5060609B2 (ja) 2003-02-20 2010-10-29 駆動ｉｃ及びこれを具備したディスプレイ装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004043895A Expired - Lifetime JP4651288B2 (ja) 2003-02-20 2004-02-20 駆動ｉｃ及びこれを具備したディスプレイ装置

Country Status (6)

Country Link
US (2) US7224424B2 (ja)
EP (1) EP1450405B1 (ja)
JP (2) JP4651288B2 (ja)
KR (1) KR20040075377A (ja)
CN (1) CN1523409A (ja)
TW (1) TWI357993B (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207768B2 (ja) * 2003-12-16 2009-01-14 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP4982663B2 (ja) * 2004-06-25 2012-07-25 京セラ株式会社 表示パネル用ドライバ手段および画像表示装置
JP2006243724A (ja) * 2005-03-04 2006-09-14 Samsung Electronics Co Ltd 駆動チップ、表示装置及びその製造方法
JP2006337829A (ja) * 2005-06-03 2006-12-14 Sharp Corp 駆動用ｉｃ及びそれが実装された表示装置
WO2007039960A1 (ja) * 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
WO2007039959A1 (ja) * 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
KR101146527B1 (ko) * 2005-11-30 2012-05-25 엘지디스플레이 주식회사 게이트 인 패널 구조 액정표시장치 및 그 제조 방법
US7446398B2 (en) * 2006-08-01 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bump pattern design for flip chip semiconductor package
TWI366164B (en) * 2006-10-30 2012-06-11 Novatek Microelectronics Corp Method of wiring layout of a driving chip of an lcd and related lcd
WO2008062914A1 (en) * 2006-11-23 2008-05-29 Tovis Co., Ltd Display apparatus having various shape
TWI354851B (en) * 2006-12-22 2011-12-21 Chunghwa Picture Tubes Ltd Structure of bonding substrates and its inspection
KR101308455B1 (ko) * 2007-03-07 2013-09-16 엘지디스플레이 주식회사 액정 표시장치
KR101409286B1 (ko) * 2007-05-21 2014-06-25 엘지디스플레이 주식회사 표시장치
US20120006584A1 (en) * 2007-08-10 2012-01-12 Takashi Matsui Wiring board and liquid crystal display device
CN101779525B (zh) * 2007-08-10 2012-06-27 夏普株式会社 配线基板和液晶显示装置
KR101509111B1 (ko) * 2008-02-20 2015-04-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI373107B (en) * 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
KR101329078B1 (ko) * 2008-05-28 2013-11-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
WO2009157247A1 (ja) * 2008-06-25 2009-12-30 シャープ株式会社 配線基板、及び、液晶表示装置
US8299631B2 (en) * 2008-09-01 2012-10-30 Sharp Kabushiki Kaisha Semiconductor element and display device provided with the same
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
US20100149141A1 (en) * 2008-12-17 2010-06-17 Samsung Electronics Co., Ltd Wiring of a display
KR101499120B1 (ko) * 2009-01-19 2015-03-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP2421041A4 (en) * 2009-04-15 2013-06-26 Olympus Medical Systems Corp SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
BRPI1012742A2 (pt) * 2009-06-16 2019-09-24 Sharp Kk "chip semicondutor módulo de cristal líquido e estrutura de montagem do chip semicondutor"
TW201123377A (en) * 2009-12-16 2011-07-01 Raydium Semiconductor Corp Electronic chip and substrate with void
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
WO2012115001A1 (ja) * 2011-02-25 2012-08-30 シャープ株式会社 表示装置
JPWO2012117959A1 (ja) * 2011-03-02 2014-07-07 シャープ株式会社 半導体素子および表示パネル
WO2012117960A1 (ja) * 2011-03-02 2012-09-07 シャープ株式会社 半導体素子および表示パネル
WO2014073143A1 (ja) * 2012-11-06 2014-05-15 パナソニック液晶ディスプレイ株式会社 液晶表示装置、および液晶表示装置の製造方法
CN103969890B (zh) * 2013-09-04 2016-08-24 上海天马微电子有限公司 一种tft阵列基板及显示面板、显示装置
KR20150080825A (ko) 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
CN104392976A (zh) * 2014-10-11 2015-03-04 合肥京东方光电科技有限公司 一种驱动芯片及显示装置
KR102360171B1 (ko) * 2015-04-24 2022-02-07 주식회사 엘엑스세미콘 구동 드라이버
CN205264316U (zh) 2015-12-30 2016-05-25 京东方科技集团股份有限公司 阵列基板及显示器件
KR102535557B1 (ko) * 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
KR102513996B1 (ko) * 2016-03-15 2023-03-24 삼성디스플레이 주식회사 표시 장치
US9960151B2 (en) * 2016-08-02 2018-05-01 Novatek Microelectronics Corp. Semiconductor device, display panel assembly, semiconductor structure
KR20180062508A (ko) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
CN107422551A (zh) * 2017-07-25 2017-12-01 武汉天马微电子有限公司 一种显示装置
CN107730510B (zh) * 2017-09-13 2020-02-18 电子科技大学 一种结合LTCD和Hu不变矩的COG中bump的分割方法
CN108375849A (zh) * 2018-04-27 2018-08-07 武汉华星光电技术有限公司 阵列基板及芯片邦定方法
JP7206953B2 (ja) * 2019-01-28 2023-01-18 セイコーエプソン株式会社 液晶装置、液晶ドライバー、電子機器及び移動体
CN110109301A (zh) * 2019-04-23 2019-08-09 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示装置
CN116387270A (zh) * 2019-06-11 2023-07-04 群创光电股份有限公司 电子装置
CN112201155A (zh) 2019-07-08 2021-01-08 瀚宇彩晶股份有限公司 显示面板
KR20210054619A (ko) * 2019-11-05 2021-05-14 삼성디스플레이 주식회사 접착 부재 및 이를 포함한 표시장치
CN111445806B (zh) * 2020-04-16 2022-07-26 上海中航光电子有限公司 显示面板和显示装置
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치
US20240251618A1 (en) * 2021-06-21 2024-07-25 Sharp Display Technology Corporation Display device
CN113539999A (zh) * 2021-08-18 2021-10-22 京东方科技集团股份有限公司 集成电路芯片、显示面板及显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915183B2 (ja) * 1976-08-16 1984-04-07 株式会社日立製作所 マトリツクス配線基板
JPS6470727A (en) * 1987-09-10 1989-03-16 Seiko Epson Corp Liquid crystal panel structure
NL9001982A (nl) * 1990-09-10 1992-04-01 Koninkl Philips Electronics Nv Interconnectiestructuur.
JP2978684B2 (ja) * 1993-08-23 1999-11-15 アルプス電気株式会社 液晶表示装置
JPH07273119A (ja) * 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
JP3556315B2 (ja) * 1995-03-20 2004-08-18 株式会社東芝 表示装置及び半導体素子
US6738123B1 (en) * 1996-03-15 2004-05-18 Canon Kabushiki Kaisha Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
JPH09258249A (ja) * 1996-03-26 1997-10-03 Citizen Watch Co Ltd 半導体集積回路
JP3536571B2 (ja) * 1996-03-27 2004-06-14 セイコーエプソン株式会社 駆動用ｉｃ、液晶装置及び電子機器
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
JPH10186393A (ja) * 1996-12-19 1998-07-14 Shin Etsu Polymer Co Ltd 液晶表示パネルの表示検査用コネクタ及びその製造方法
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
WO1998048321A1 (fr) * 1997-04-21 1998-10-29 Seiko Epson Corporation Dispositif d'affichage a cristaux liquides, procede de fabrication associe et dispositif electronique
JP3365305B2 (ja) * 1998-04-08 2003-01-08 セイコーエプソン株式会社 半導体チップ、その実装構造および液晶表示装置
JPH11307902A (ja) * 1998-04-27 1999-11-05 Toshiba Corp 回路基板
TW570203U (en) * 1998-08-03 2004-01-01 Rohm Co Ltd Liquid crystal display element
JP3730037B2 (ja) * 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
JP2000275672A (ja) * 1999-03-24 2000-10-06 Seiko Epson Corp 液晶装置、液晶装置の製造方法及び電子機器
WO2000054099A1 (fr) * 1999-03-08 2000-09-14 Seiko Epson Corporation Dispositif à cristaux liquides et son procédé de production
JP3826605B2 (ja) * 1999-03-08 2006-09-27 セイコーエプソン株式会社 半導体装置の実装構造の製造方法、液晶装置、および電子機器
JP4343328B2 (ja) * 1999-05-17 2009-10-14 キヤノン株式会社 表示装置
JP2001034186A (ja) * 1999-07-21 2001-02-09 Rohm Co Ltd 表示装置
JP3858135B2 (ja) * 1999-08-17 2006-12-13 カシオ計算機株式会社 半導体装置の接合構造
JP2001343910A (ja) * 2000-05-31 2001-12-14 Citizen Watch Co Ltd 時 計
JP2001358165A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd 半導体素子及びその半導体素子が実装された液晶表示装置
JP3781967B2 (ja) * 2000-12-25 2006-06-07 株式会社日立製作所 表示装置
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip

Also Published As

Publication number Publication date
EP1450405A2 (en) 2004-08-25
US20070188693A1 (en) 2007-08-16
EP1450405A3 (en) 2007-08-29
US20040165138A1 (en) 2004-08-26
TWI357993B (en) 2012-02-11
CN1523409A (zh) 2004-08-25
JP2004252466A (ja) 2004-09-09
JP2011100126A (ja) 2011-05-19
KR20040075377A (ko) 2004-08-30
JP4651288B2 (ja) 2011-03-16
US7224424B2 (en) 2007-05-29
TW200501023A (en) 2005-01-01
EP1450405B1 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
JP5060609B2 (ja) 駆動ｉｃ及びこれを具備したディスプレイ装置
US11048132B2 (en) Display panel and display apparatus
TWI610281B (zh) 顯示面板
CN109426040B (zh) 电子设备
US10283064B2 (en) Liquid crystal display, device and connection structure of display panel and system circuit
CN104412315B (zh) 显示装置
WO2020249009A1 (zh) 显示面板及显示装置
KR102468327B1 (ko) 표시 장치
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
US7450393B2 (en) Driver chip and display apparatus including the same
TWI721308B (zh) 微型發光二極體顯示裝置
US20170295649A1 (en) Flexible substrate and display device
JP4780638B2 (ja) フレキシブル回路基板およびこれを用いた液晶表示装置
JP4851255B2 (ja) 表示装置
JP2000347206A (ja) 液晶表示装置
US7144758B2 (en) Manufacturing method of semiconductor device, including differently spaced bump electrode arrays
TWI704664B (zh) 膜上晶片封裝件
JP2006073536A (ja) 電極パッドを含むプラズマディスプレイ装置
CN101539690A (zh) 基板电极结构及使用其与驱动元件的接合结构
JP2008203484A (ja) 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器
TWI395013B (zh) 液晶顯示器
TWI783875B (zh) 顯示面板
KR20170126264A (ko) 구동 ic의 ic 범프들이 표시 패널의 패널 패드들과 마주보는 디스플레이 장치
JP2005236123A (ja) Ｉｃ接続構造および液晶表示装置
KR20080074586A (ko) 디스플레이 구동 칩에 연결된 배선 기판을 구비하는디스플레이 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5060609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term