JP2023029382A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023029382A
JP2023029382A JP2022201981A JP2022201981A JP2023029382A JP 2023029382 A JP2023029382 A JP 2023029382A JP 2022201981 A JP2022201981 A JP 2022201981A JP 2022201981 A JP2022201981 A JP 2022201981A JP 2023029382 A JP2023029382 A JP 2023029382A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
insulating layer
oxygen
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022201981A
Other languages
English (en)
Inventor
舜平 山崎
Shunpei Yamazaki
純一 肥塚
Junichi Hizuka
健一 岡崎
Kenichi Okazaki
輝正 池山
Terumasa Ikeyama
克明 栃林
Katsuaki Tochibayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023029382A publication Critical patent/JP2023029382A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Dram (AREA)

Abstract

【課題】酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。【解決手段】酸化物半導体層を含むボトムゲート構造のトランジスタを有する半導体装置において、酸化物半導体層に接して、第１の絶縁層を形成し、酸素ドープ処理を行うことによって、化学量論的組成よりも過剰に酸素を含む第１の絶縁層とする。第１の絶縁層上に第２の絶縁層を形成することで、第１の絶縁層が含有する過剰な酸素を、効率良く酸化物半導体層に供給することができる。よって、安定した電気的特性を有する信頼性の高い半導体装置を提供することができる。【選択図】図１

Description

開示する発明は、半導体装置及び半導体装置の作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置で
ある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも
表記する）のような半導体電子デバイスに広く応用されている。トランジスタに適用可能
な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸
化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ－Ｇａ－Ｚｎ系酸化物を用いてトラン
ジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
ところで、酸化物半導体においては、水素が含まれることにより伝導帯に近い準位（浅い
準位）にドナーが生成され低抵抗化（ｎ型化）してしまうことが指摘されている。そのた
め、酸化物半導体の形成時に水素が混入しないような措置を講じることが求められる。ま
た、酸化物半導体のみならず、酸化物半導体に接するゲート絶縁膜の水素を低減すること
で、しきい値電圧の変動を低減する技術が開示されている（特許文献３参照）。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２００９－２２４４７９号公報
また、酸化物半導体において、酸素欠損は酸化物半導体中にキャリアである電子を生成す
る。トランジスタのチャネル形成領域を含む酸化物半導体に酸素欠損が多く存在すると、
チャネル形成領域中に電子を生じさせてしまい、トランジスタのしきい値電圧をマイナス
方向に変動させる要因となる。
上述した問題に鑑み、本発明の一態様では、酸化物半導体を用いた半導体装置であって、
安定した電気特性を有し、信頼性の高い半導体装置及びその作製方法を提供することを目
的の一とする。
酸化物半導体層を含むボトムゲート構造のトランジスタを有する半導体装置において、酸
化物半導体層に接して絶縁層を形成し、該絶縁層及び該絶縁層に接する酸化物半導体層に
酸素ドープ処理を行う。酸素ドープ処理により、該絶縁層及び該絶縁層に接する酸化物半
導体層を、化学量論的組成よりも酸素を多く含む酸素過剰な状態とすることができる。酸
化物半導体層と接する絶縁層を、酸素を過剰に含む絶縁層とすることで、該絶縁層から酸
化物半導体層へ酸素を供給することが容易となるため、酸化物半導体層からの酸素の脱離
を防止し、酸化物半導体層中の酸素欠損を補填することが可能となる。
また、酸化物半導体層上に酸素ドープ処理された第１の絶縁層を形成し、第１の絶縁層上
に、さらに第２の絶縁層を形成してもよい。酸素ドープ処理された第１の絶縁層上に第２
の絶縁層を形成することで、第１の絶縁層が含有する過剰な酸素を、効率良く酸化物半導
体層に供給することができる。
第２の絶縁層は第１の絶縁層と同様の材料で形成しても良いが、水素、水分などの不純物
、及び酸素の両方に対して遮断効果（ブロック効果）が高い、バリア性を有する金属酸化
物材料を用いることが好ましい。例えば、酸化アルミニウムを用いることが好ましい。
また、第２の絶縁層を第１の絶縁層と同様の材料で形成し、第２の絶縁層上に第３の絶縁
層としてバリア性を有する金属酸化物材料で形成された金属酸化物層を形成しても良い。
金属酸化物層は、第１の絶縁層または第２の絶縁層上に金属層を形成し、該金属層に酸素
ドープ処理を行うことによって、該金属層を酸化させて形成することができる。
酸素を含む絶縁層を、酸化物半導体層とバリア性を有する金属酸化物層で挟む構成とする
ことで、トランジスタの作製工程中及び作製後において、電気特性の変動要因となる水素
、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料
である酸素の酸化物半導体層からの放出（脱離）を防止することができる。よって、トラ
ンジスタの電気特性や信頼性を向上させることができる。
酸素ドープ処理によって形成された金属酸化物層は、１×１０１０Ω・ｍ以上１×１０１
９Ω・ｍ以下、好ましくは１×１０１０Ω・ｍ以上１×１０１８Ω・ｍ以下、より好まし
くは１×１０１１Ω・ｍ以上１×１０１５Ω・ｍ以下の抵抗率ρを有することが好ましい
。金属酸化物層が上述の範囲の抵抗率を有することで、トランジスタの静電破壊を防止す
ることができる。
また、酸化物半導体層と接する絶縁層（例えば、層間絶縁層又はゲート絶縁層）は、可能
な限り水、水素などの不純物が含まれないことが好ましい。酸化物半導体層と接する絶縁
層に水素が含まれると、その水素が酸化物半導体層へ侵入する恐れ、又は、その水素が酸
化物半導体層中の酸素を引き抜く恐れがあるためである。よって、酸化物半導体層と接す
る絶縁層は、脱水化又は脱水素化を目的とした熱処理を施された層であることが好ましい
。
なお、上記の「酸素ドープ処理」とは、酸素（少なくとも、酸素ラジカル、酸素原子、酸
素分子、オゾン、酸素イオン（酸素分子イオン）、及び／又は酸素クラスタイオンのいず
れかを含む）をバルクに添加することをいう。なお、当該「バルク」の用語は、酸素を、
薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、「酸
素ドープ処理」には、プラズマ化した酸素をバルクに添加する「酸素プラズマドープ処理
」が含まれる。酸素ドープ処理は、イオン注入法、イオンドーピング法、プラズマイマー
ジョンイオンインプランテーション法、酸素雰囲気下で行うプラズマ処理などを用いて行
うことができる。なお、イオン注入法として、ガスクラスタイオンビームを用いてもよい
。
酸素ドープ処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、
酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。
また、酸素ドープ処理において、上述の酸素を含むガスに希ガスを添加してもよい。
本発明の一態様は、ゲート電極と、ゲート電極上に形成されたゲート絶縁層と、ゲート電
極と重畳し、ゲート絶縁層上に形成された酸化物半導体層と、酸化物半導体層上に形成さ
れたソース電極及びドレイン電極と、ソース電極及びドレイン電極上に設けられ、酸化物
半導体層の一部と接する第１の絶縁層と、第１の絶縁層上に形成された第２の絶縁層と、
を有し、第１の絶縁層は、化学量論的組成よりも酸素を多く含むことを特徴とする。
また、第１の絶縁層は１０ｎｍより厚く、１００ｎｍより薄いことが好ましい。
本発明の一態様は、ゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート
絶縁層上の、ゲート電極と重畳する領域に酸化物半導体層を形成し、酸化物半導体層上に
ソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極上に、酸化物半導体
層の一部と接して化学量論的組成よりも酸素を多く含む第１の絶縁層を形成し、第１の絶
縁層上に第２の絶縁層を形成することを特徴とする。
第２の絶縁層上に、さらに第３の絶縁層を形成しても良い。第２の絶縁層または第３の絶
縁層は、バリア性を有する金属酸化物層とすることが好ましい。
本発明の一態様により、安定した電気特性を付与し、高信頼性化を図ることが可能な酸化
物半導体を用いた半導体装置を提供することができる。
半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する平面図。 半導体装置の一態様を示す断面図。 半導体装置の一形態を示す回路図及び断面図。 電子機器を示す図。 電子機器を示す図及び充放電制御回路を説明するブロック図。 半導体装置の一形態を説明する断面図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
但し、本明細書に開示する発明は以下の説明に限定されず、その形態及び詳細を様々に変
更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明す
る本発明の構成において、同一部分または同様の機能を有する部分には、同一の符号を異
なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する
部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書における「第１」、「第２」等の序数詞は、構成要素の混同を避けるため
に付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、半導体装置の一形態であるトランジスタの構成及び作製方法について
説明する。本実施の形態で開示するトランジスタは、チャネルが形成される半導体層に酸
化物半導体を用いたトランジスタである。
図１（Ａ）は、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ１５
０の平面構成を示す上面図であり、図１（Ｂ）は、図１（Ａ）中でＡ１－Ａ２の鎖線で示
した部位の断面構成を示す断面図であり、図１（Ｃ）は、図１（Ａ）中でＢ１－Ｂ２の鎖
線で示した部位の断面構成を示す断面図である。なお、図面をわかりやすくするため、図
１（Ａ）において一部の構成要素の記載を省略している。
図１に示すトランジスタ１５０は、チャネルエッチング型と呼ばれるボトムゲート構造の
トランジスタの一つであり、また、逆スタガ型と呼ばれるトランジスタ構造の一つでもあ
る。
図１において、基板１０１上に絶縁層１０２が形成され、絶縁層１０２上にゲート電極１
０３が形成され、ゲート電極１０３上にゲート絶縁層１０４が形成されている。図１では
、ゲート絶縁層１０４をゲート絶縁層１０４ａとゲート絶縁層１０４ｂの積層とする例を
示しているが、ゲート絶縁層１０４は単層でもよいし、複数層の積層でもよい。
また、ゲート絶縁層１０４上に酸化物半導体層１０５が形成され、酸化物半導体層１０５
上にソース電極１０６ａ及びドレイン電極１０６ｂが形成されている。また、酸化物半導
体層１０５の一部に接し、ソース電極１０６ａ及びドレイン電極１０６ｂ上に絶縁層１０
７が形成され、絶縁層１０７上に絶縁層１０８が形成されている。
酸化物半導体層１０５に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あ
るいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また
、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライ
ザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビラ
イザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニ
ウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ
）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸
化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化
物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物
、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、
Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉ
ｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ
－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉ
ｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－
Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用
いることができる。また、上記酸化物半導体にＳｉＯ２を含ませてもよい。
ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ
）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、ＩｎとＧａとＺｎの比率は問わな
い。また、ＩｎとＧａとＺｎ以外の金属元素を含んでもよい。このとき、酸化物半導体の
化学量論比に対し、酸素を過剰にすると好ましい。酸素を過剰にすることで酸化物半導体
の酸素欠損に起因するキャリアの生成を抑制することができる。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｓｎ、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ
５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ－Ｇａ－Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。
例えば、Ｉｎ－Ｓｎ－Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物と、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）
の酸化物の組成が近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。
酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよ
りも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ－ＯＳ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。
非晶質（アモルファス）状態の酸化物半導体膜は、比較的容易に平坦な表面を得ることが
できるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易
に、比較的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体膜では、よりバルク内欠陥を低減することができ、表
面の平坦性を高めればアモルファス状態の酸化物半導体膜以上の移動度を得ることができ
る。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を形成することが好
ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、よ
り好ましくは０．１ｎｍ以下の表面上に形成するとよい。なお、Ｒａは原子間力顕微鏡（
ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
また、酸化物半導体膜としてＩｎ－Ｚｎ系酸化物の材料を用いる場合、原子数比で、Ｉｎ
／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましく
はＩｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を好ましい前記範囲とするこ
とで、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子
数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物半導体膜は、例えばＣＡＡＣ－ＯＳを有してもよい。ＣＡＡＣ－ＯＳは、例えば、
ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を
、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未
満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。または、微結晶酸化物半導体
膜は、例えば、１ｎｍ以上１０ｎｍ未満の結晶部を有する結晶－非晶質混相構造の酸化物
半導体を有している。
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質
であり、結晶部を有さない。
なお、酸化物半導体膜が、ＣＡＡＣ－ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の
混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、ＣＡＡＣ－ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ－ＯＳの領域と、の積層
構造を有してもよい。
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜
の一例としては、ＣＡＡＣ－ＯＳ膜がある。
ＣＡＡＣ－ＯＳ膜は、完全な非晶質ではない。ＣＡＡＣ－ＯＳ膜は、例えば、結晶部およ
び非晶質部を有する結晶－非晶質混相構造の酸化物半導体を有している。なお、当該結晶
部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型
電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏ
ｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶
部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（
グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒
界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
０°以上１００°以下、好ましくは８５°以上９５°以下の範囲が含まれることとする。
また、単に平行と記載する場合、－１０°以上１０°以下、好ましくは－５°以上５°以
下の範囲が含まれることとする。
なお、ＣＡＡＣ－ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。ま
た、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに
形成される。従って、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形
成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ－ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低
減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動
度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を
形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０
．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。Ｒａは原子間
力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能で
ある。
ただし、本実施の形態で説明するトランジスタ１５０は、ボトムゲート型であるため、酸
化物半導体膜の下方には、ゲート電極１０３とゲート絶縁層１０４が存在している。従っ
て、上記平坦な表面を得るために基板上にゲート電極１０３及びゲート絶縁層１０４を形
成した後、少なくともゲート電極１０３と重畳するゲート絶縁層１０４の表面に対して化
学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ
）処理などの平坦化処理を行ってもよい。
酸化物半導体層１０５の厚さは、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎ
ｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体層１０５は、スパ
ッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜
を行うスパッタ装置を用いて成膜してもよい。
続いて、トランジスタ１５０の作製方法の一例を、図２及び図３を用いて説明する。
まず、基板１０１上に絶縁層１０２を形成し、絶縁層１０２上にゲート電極１０３を形成
する（図２（Ａ）参照）。基板１０１に使用することができる基板に大きな制限はないが
、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例え
ば、ガラス基板、セラミック基板、シリコンや炭化シリコンなどの単結晶半導体基板また
は多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板の他、
本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いること
ができる。また、これらの基板上に半導体素子が設けられたものを、基板１０１として用
いてもよい。
ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスま
たはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、
サファイア基板などを用いることができる。また、基板１０１として、可撓性基板（フレ
キシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジス
タ１５０を直接作製してもよいし、他の作製基板上にトランジスタ１５０を作製し、その
後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置する
ために、作製基板とトランジスタとの間に、剥離層を設けるとよい。本実施の形態では、
基板１０１として、アルミノホウケイ酸ガラスを用いる。
絶縁層１０２は下地層として機能し、基板１０１からの不純物元素の拡散を防止または低
減することができる。絶縁層１０２は、窒化アルミニウム、酸化アルミニウム、窒化酸化
アルミニウム、酸化窒化アルミニウム、酸化ガリウム、窒化シリコン、酸化シリコン、窒
化酸化シリコンまたは酸化窒化シリコンから選ばれた材料を、単層でまたは積層して形成
する。なお、本明細書中において、窒化酸化とは、その組成として、酸素よりも窒素の含
有量が多いものであって、酸化窒化とは、その組成として、窒素よりも酸素の含有量が多
いものを示す。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒ
ｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を
用いて測定することができる。絶縁層１０２は、スパッタリング法、ＣＶＤ法、塗布法、
印刷法等を用いて形成することができる。
また、絶縁層１０２に、塩素、フッ素などのハロゲン元素を含ませることで、基板１０１
からの不純物元素の拡散を防止または低減する機能をさらに高めることができる。絶縁層
１０２に含ませるハロゲン元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた分析により得られる
濃度ピークにおいて、１×１０１５／ｃｍ３以上１×１０２０／ｃｍ３以下とすればよい
。
本実施の形態では、基板１０１上に絶縁層１０２としてプラズマＣＶＤ法を用いて膜厚２
００ｎｍの酸化窒化シリコンを形成する。また、絶縁層１０２形成時の温度は、基板１０
１が耐えうる温度以下で、より高いほうが好ましい。例えば、基板１０１を３５０℃以上
４５０℃以下の温度に加熱しながら絶縁層１０２を形成する。なお、絶縁層１０２形成時
の温度は一定であることが好ましい。例えば、絶縁層１０２の形成を、基板を３５０℃に
加熱して行う。
また、絶縁層１０２の形成後、減圧下、窒素雰囲気下、希ガス雰囲気下、または超乾燥エ
ア窒素雰囲気下において、加熱処理を行ってもよい。加熱処理により絶縁層１０２に含ま
れる水素、水分、水素化物、または水酸化物などの濃度を低減することができる。加熱処
理温度は、基板１０１が耐えうる温度以下で、より高い温度で行うことが好ましい。具体
的には、絶縁層１０２の成膜温度以上、基板１０１の歪点未満で行うことが好ましい。
また、絶縁層１０２の形成後、絶縁層１０２に酸素ドープ処理を行い、絶縁層１０２を酸
素過剰な状態としてもよい。なお、絶縁層１０２への酸素ドープ処理は、上記加熱処理後
に行うことが好ましい。
次に、スパッタリング法、真空蒸着法、またはメッキ法を用いて後にゲート電極１０３と
なる導電層を形成する。ゲート電極１０３となる導電層は、アルミニウム（Ａｌ）、クロ
ム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タ
ングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた金属元素、上
述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属
元素の窒化物などを用いて形成することができる。また、マンガン（Ｍｎ）、マグネシウ
ム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）のいずれか一または複数から選
択された金属元素を含む材料用いてもよい。また、リン等の不純物元素を含有させた多結
晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、ゲート電極１０３となる導電層は、単層構造でも、二層以上の積層構造としてもよ
い。例えば、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを
積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングス
テンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、Ｃｕ－Ｍ
ｇ－Ａｌ合金上にＣｕを積層する二層構造、窒化チタン上に銅を積層し、さらにその上に
タングステンを形成する三層構造などがある。
また、ゲート電極１０３となる導電層は、インジウム錫酸化物、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもで
きる。また、上記透光性を有する導電性材料と、上記金属元素を含む材料の積層構造とす
ることもできる。
また、ゲート電極１０３となる導電層として、窒素を含む金属酸化物、具体的には、窒素
を含むＩｎ－Ｇａ－Ｚｎ系酸化物や、窒素を含むＩｎ－Ｓｎ系酸化物や、窒素を含むＩｎ
－Ｇａ系酸化物や、窒素を含むＩｎ－Ｚｎ系酸化物や、窒素を含むＳｎ系酸化物や、窒素
を含むＩｎ系酸化物や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。
これらの材料は５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極として用いた場
合、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのｎ型
トランジスタを実現できる。
本実施の形態では、ゲート電極１０３となる導電層として、スパッタリング法により厚さ
１００ｎｍのタングステンを形成する。
次に、ゲート電極１０３となる導電層の一部を選択的にエッチングして、ゲート電極１０
３（これと同じ層で形成される配線を含む）を形成する。導電層の一部を選択的にエッチ
ングする場合は、導電層上にレジストマスクを形成し、ドライエッチング法またはウェッ
トエッチング法により、導電層の不要部分を除去すればよい。また、導電層のエッチング
を、ドライエッチング法とウェットエッチング法の両方を組み合わせて行ってもよい。導
電層上に形成するレジストマスクはフォトリソグラフィ法、印刷法、インクジェット法等
を適宜用いることができる。レジストマスクをインクジェット法で形成するとフォトマス
クを使用しないため、製造コストを低減できる。
導電層のエッチングをドライエッチング法で行う場合は、エッチングガスとしてハロゲン
元素を含むガスを用いることができる。ハロゲン元素を含むガスの一例としては、塩素（
Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）もしくは四塩化炭素（Ｃ
Ｃｌ４）などを代表とする塩素系ガス、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６
）、三フッ化窒素（ＮＦ３）もしくはトリフルオロメタン（ＣＨＦ３）などを代表とする
フッ素系ガス、臭化水素（ＨＢｒ）または酸素を適宜用いることができる。また用いるエ
ッチング用ガスに不活性気体を添加してもよい。また、ドライエッチング法としては、反
応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用い
ることができる。
また、プラズマ源として、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃ
ｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ、ヘリコン波励起プラズマ（ＨＷ
Ｐ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、マイクロ波励起表面波プラズマ（ＳＷ
Ｐ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）などを用いることができる。特に、ＩＣ
Ｐ、ＥＣＲ、ＨＷＰ、及びＳＷＰは、高密度のプラズマを生成することができる。ドライ
エッチング法で行うエッチング（以下、「ドライエッチング処理」ともいう）は、所望の
加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力
量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節して行う。
なお、フォトリソグラフィ法を用いて導電層や絶縁層上に任意形状のレジストマスクを形
成する工程をフォトリソグラフィ工程というが、一般にレジストマスク形成後には、エッ
チング工程とレジストマスクの剥離工程が行われることが多い。このため、特段の説明が
無い限り、本明細書でいうフォトリソグラフィ工程には、レジストマスクの形成工程と、
導電層または絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているもの
とする。
また、ゲート電極１０３の断面形状、具体的には端部の断面形状（テーパー角や膜厚など
）を工夫することにより、ゲート電極１０３上に形成される層の被覆性を向上させること
ができる。
具体的には、ゲート電極１０３の断面形状が台形または三角形状となるように、ゲート電
極１０３の端部をテーパー形状とする。ここで、ゲート電極１０３端部のテーパー角θを
、６０°以下、好ましくは４５°以下、さらに好ましくは３０°以下とする。このような
角度範囲とすることで、高いゲート電圧がゲート電極１０３に印加される場合、ソース電
極１０６ａ又はドレイン電極１０６ｂの端部近傍に生じる恐れのある電界集中を緩和する
ことができる。なお、テーパー角θとは、テーパー形状を有する層を、その断面（基板の
表面と直交する面）方向から観察した際に、当該層の側面と底面がなす当該層内の角度を
示す。また、テーパー角が９０°未満である場合を順テーパーといい、テーパー角が９０
°以上である場合を逆テーパーという。なお、ゲート電極１０３に限らず、各層の端部を
順テーパー形状とすることで、その上に被覆する層が途切れてしまう現象（段切れ）を防
ぎ、被覆性を良好なものとすることができる。
次いで、ゲート電極１０３上にゲート絶縁層１０４を形成する（図２（Ｂ）参照）。
なお、ゲート絶縁層１０４の被覆性を向上させるために、ゲート電極１０３表面に平坦化
処理を行ってもよい。特にゲート絶縁層１０４として膜厚の薄い絶縁層を用いる場合、ゲ
ート電極１０３表面の平坦性が良好であることが好ましい。
ゲート絶縁層１０４は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、
ＡＬＤ法等を適宜用いて形成することができる。また、μ波（例えば周波数２．４５ＧＨ
ｚ）を用いた高密度プラズマＣＶＤ法などを適用することができる。また、ゲート絶縁層
１０４は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットさ
れた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁層１０４の材料としては、窒化アルミニウム、酸化アルミニウム、窒化酸化ア
ルミニウム、酸化窒化アルミニウム、酸化ガリウム、窒化シリコン、酸化シリコン、窒化
酸化シリコンまたは酸化窒化シリコンから選ばれた材料を、単層でまたは積層して形成す
ることができる。本実施の形態では、ゲート絶縁層１０４として、ゲート絶縁層１０４ａ
とゲート絶縁層１０４ｂの積層を用いる。
また、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の
厚さが薄いほど（対向する二つの電極間距離が短いほど）、また、誘電体の誘電率が大き
いほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くする
と、二つの電極間に生じるリーク電流が増加しやすくなり、また、容量素子の絶縁耐圧が
低下しやすくなる。
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、前述した容量素
子として機能する（以下、「ゲート容量」ともいう）。なお、半導体層の、ゲート絶縁層
を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極と、
チャネル形成領域が容量素子の二つの電極として機能し、ゲート絶縁層が容量素子の誘電
体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を増やすため
にゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題
が生じやすい。
そこで、ゲート絶縁層１０４として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、
ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ
＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ
＞０、ｙ＞０、ｚ＞０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材料
を用いると、ゲート絶縁層１０４を厚くしても、ゲート電極１０３と酸化物半導体層１０
５間の容量値を十分確保することが可能となる。
例えば、ゲート絶縁層１０４として誘電率が大きいｈｉｇｈ－ｋ材料を用いると、ゲート
絶縁層１０４を厚くしても、ゲート絶縁層１０４に酸化シリコンを用いた場合と同等の容
量値を実現できるため、ゲート電極１０３と酸化物半導体層１０５間に生じるリーク電流
を低減できる。また、ゲート電極１０３と同じ層を用いて形成された配線と、該配線と重
畳する他の配線との間に生じるリーク電流を低減できる。なお、ゲート絶縁層１０４をｈ
ｉｇｈ－ｋ材料と、上記材料との積層構造としてもよい。
ゲート絶縁層１０４は、後に形成される酸化物半導体層１０５と接する部分において酸素
を含むことが好ましい。本実施の形態においては、酸化物半導体層１０５と接するゲート
絶縁層１０４ｂは、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在す
ることが好ましい。例えば、ゲート絶縁層１０４ｂとして、酸化シリコン膜を用いる場合
には、ＳｉＯ２＋α（ただし、α＞０）とする。この酸化シリコン膜をゲート絶縁層１０
４ｂとして用いることで、酸化物半導体層１０５に酸素を供給することができ、特性を良
好にすることができる。
ゲート絶縁層１０４ａは、窒化シリコンや酸化アルミニウムなどの、水素、水分、水素化
物、または水酸化物などの不純物や、酸素に対するバリア性を有する材料を用いることが
好ましい。ゲート絶縁層１０４ａを、バリア性を有する材料で形成することで、基板側か
らの上記不純物の侵入を防ぐとともに、ゲート絶縁層１０４ｂ中に含まれる酸素の基板側
への拡散を防ぐことができる。なお、ゲート絶縁層１０４としてバリア性を有する材料を
用いることで、下地層として機能する絶縁層１０２の形成を省略することもできる。
また、ゲート絶縁層１０４を形成する前に、酸素、一酸化二窒素、もしくは希ガス（代表
的にはアルゴン）などを用いたプラズマ処理により、被形成面の表面に付着した水分や有
機物などの不純物を除去することが好ましい。
また、ゲート絶縁層１０４の形成後、減圧下、窒素雰囲気下、希ガス雰囲気下、または超
乾燥エア窒素雰囲気下において、加熱処理を行ってもよい。加熱処理によりゲート絶縁層
１０４に含まれる水素、水分、水素化物、または水酸化物などの濃度を低減することがで
きる。加熱処理度は、基板１０１が耐えうる温度以下で、より高い温度で行うことが好ま
しい。具体的には、ゲート絶縁層１０４の成膜温度以上、基板１０１の歪点未満で行うこ
とが好ましい。
また、ゲート絶縁層１０４の形成後、ゲート絶縁層１０４に酸素ドープ処理を行い、ゲー
ト絶縁層１０４を酸素過剰な状態としてもよい。酸素ドープ処理は、イオン注入法、イオ
ンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素雰囲気下で
行うプラズマ処理などを用いて行うことができる。なお、ゲート絶縁層１０４への酸素ド
ープ処理は、上記加熱処理後に行うことが好ましい。
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁層１０４を酸化物半導体層１０
５と接して設けることによって、その後の熱処理により該ゲート絶縁層１０４から酸化物
半導体層１０５へ酸素を供給することができる。
酸化物半導体層１０５へ酸素を供給することにより、酸化物半導体層１０５中の酸素欠損
を補填することができる。さらに、ゲート絶縁層１０４は、作製するトランジスタのサイ
ズやゲート電極１０３への段差被覆性を考慮して形成することが好ましい。
次に、ゲート絶縁層１０４（ゲート絶縁層１０４ｂ）上に、後に酸化物半導体層１０５と
なる酸化物半導体層１１５（図示せず）をスパッタリング法により形成する。
また、酸化物半導体層１１５の形成に先立ち、ゲート絶縁層１０４の酸化物半導体層１０
５が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限
定されないが、研磨処理（例えば、ＣＭＰ処理）、ドライエッチング処理、プラズマ処理
を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、ゲート絶縁層１０４の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。
また、平坦化処理としての、研磨処理、ドライエッチング処理、プラズマ処理は複数回行
ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順
も特に限定されず、ゲート絶縁層１０４表面の凹凸状態に合わせて適宜設定すればよい。
なお、酸化物半導体層１１５を形成するためのスパッタリングガスは、希ガス（代表的に
はアルゴン）雰囲気、酸素ガス雰囲気、希ガス及び酸素の混合ガスを適宜用いる。また、
スパッタリングガスには、水素、水、水酸基または水素化物などの不純物が除去された高
純度ガスを用いることが好ましい。
なお、酸化物半導体層１１５は、酸素が多く含まれるような条件（例えば、酸素１００％
の雰囲気下でスパッタリング法により成膜を行うなど）で形成して、酸素を多く含むまた
は酸素が過飽和な状態（好ましくは酸化物半導体が結晶状態における化学量論的組成に対
し、酸素の含有量が過剰な領域が含まれている状態）とすることが好ましい。
例えば、スパッタリング法を用いて酸化物半導体層を形成する場合、スパッタリングガス
の酸素の占める割合が多い条件で行うことが好ましく、スパッタリングガスを酸素ガス１
００％として行うことが好ましい。スパッタリングガス中の酸素ガスの占める割合が多い
条件、特に酸素ガス１００％で成膜すると、例えば形成温度を３００℃以上としても、酸
化物半導体層中からのＺｎの放出が抑えられる。
また、酸化物半導体層１１５は、銅、アルミニウム、塩素などの不純物がほとんど含まれ
ない高純度化されたものであることが望ましい。トランジスタの製造工程において、これ
らの不純物が混入または酸化物半導体層表面に付着する恐れのない工程を適宜選択するこ
とが好ましい。具体的には、酸化物半導体層中の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ
３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層
中のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導
体層中の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層１１５中のナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ
）などのアルカリ金属の濃度は、Ｎａは５×１０１６ｃｍ－３以下、好ましくは１×１０
１６ｃｍ－３以下、さらに好ましくは１×１０１５ｃｍ－３以下、Ｌｉは５×１０１５ｃ
ｍ－３以下、好ましくは１×１０１５ｃｍ－３以下、Ｋは５×１０１５ｃｍ－３以下、好
ましくは１×１０１５ｃｍ－３以下とする。
本実施の形態においては、酸化物半導体層１１５として、ＡＣ電源装置を有するスパッタ
リング装置を用いたスパッタリング法により、膜厚３５ｎｍのＩｎ－Ｇａ－Ｚｎ系酸化物
（ＩＧＺＯ）を形成する。スパッタリング法で作製するためのターゲットとしては、組成
として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる。
また、金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましく
は９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いること
により、成膜した酸化物半導体層は緻密な層とすることができる。
まず、減圧状態に保持された成膜室内に基板１０１を保持する。そして、成膜室内の残留
水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用
いてゲート絶縁層１０４上に酸化物半導体層１１５を形成する。成膜室内の残留水分を除
去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタン
サブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子
ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気し
た成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましく
は炭素原子を含む化合物も）等が排気されるため、当該成膜室で形成した酸化物半導体層
１１５に含まれる不純物の濃度を低減できる。
また、ゲート絶縁層１０４と酸化物半導体層１１５を大気に解放せずに連続的に形成して
もよい。ゲート絶縁層１０４と酸化物半導体層１１５とを大気に曝露せずに連続して形成
すると、ゲート絶縁層１０４表面に水素や水分などの不純物が付着することを防止するこ
とができる。
次に、フォトリソグラフィ工程を用いて、酸化物半導体層１１５の一部を選択的にエッチ
ングし、島状の酸化物半導体層１０５を形成する（図２（Ｃ）参照）。また、酸化物半導
体層１０５を形成するためのレジストマスクをインクジェット法で形成してもよい。レジ
ストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コスト
を低減できる。
なお、酸化物半導体層１１５のエッチングは、ドライエッチング法でもウェットエッチン
グ法でもよく、両方を用いてもよい。ウェットエッチング法により、酸化物半導体層１１
５のエッチングを行う場合は、エッチング液として、燐酸と酢酸と硝酸を混ぜた溶液や、
シュウ酸を含む溶液などを用いることができる。また、ＩＴＯ－０７Ｎ（関東化学社製）
を用いてもよい。また、ドライエッチング法で酸化物半導体層１１５のエッチングを行う
場合は、例えば、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ
）またはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密
度プラズマ源を用いたドライエッチング法を用いることができる。また、広い面積に渡っ
て一様な放電が得られやすいドライエッチング法として、ＥＣＣＰ（Ｅｎｈａｎｃｅｄ
Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）モードを用いたドライエッ
チング法がある。このドライエッチング法であれば、例えば基板として、第１０世代の３
ｍを超えるサイズの基板を用いる場合にも対応することができる。
また、酸化物半導体層１０５形成後に、酸化物半導体層１０５中の過剰な水素（水や水酸
基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処
理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減
圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気
炉に基板を導入し、酸化物半導体層１０５に対して窒素雰囲気下４５０℃において１時間
の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理により酸化物半導体層１０５を加熱した後、同じ炉に高純度の酸素ガス、
高純度の一酸化二窒素ガス、又は超乾燥エア（キャビティリングダウン分光法（ＣＲＤＳ
：Ｃａｖｉｔｙ Ｒｉｎｇ－Ｄｏｗｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた露点計を用
いて測定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐ
ｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸
化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入
する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸
素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ
以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化また
は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を
構成する主成分材料である酸素を供給することによって、酸化物半導体内の酸素欠損が低
減され、酸化物半導体層１０５をｉ型（真性）または実質的にｉ型化することができる。
この点、シリコンなどのように不純物元素を添加してのｉ型化ではないため、酸化物半導
体のｉ型化は従来にない技術思想を含むものといえる。
脱水化又は脱水素化のための加熱処理は、酸化物半導体層の形成後であれば、島状の酸化
物半導体層１０５の形成前に行ってもよく、形成後に行ってもよい。また、脱水化又は脱
水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまう恐れがある。酸化物半導体層において、酸素が脱離した
箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気特性変動を招くド
ナー準位が生じてしまう。
このため、脱水化又は脱水素化処理を行った酸化物半導体層１０５に、酸素ドープ処理を
行い、酸化物半導体層１０５中に酸素を供給してもよい。
脱水化又は脱水素化処理を行った酸化物半導体層１０５に、酸素を導入して酸化物半導体
層１０５中に酸素を供給することによって、脱水化または脱水素化処理による不純物の排
除工程によって生じた酸化物半導体内の酸素欠損を低減し、酸化物半導体層１０５をｉ型
（真性）化することができる。ｉ型（真性）化した酸化物半導体層１０５を有するトラン
ジスタは、電気特性変動が抑制されており、電気的に安定である。
酸化物半導体層１０５に酸素導入する場合、酸素ドープ処理を酸化物半導体層１０５に直
接行ってもよいし、他の層を介して行ってもよい。
また、酸素の導入により、酸化物半導体層１０５を構成する元素と水素の間の結合、或い
は該元素と水酸基の間の結合を切断するとともに、これらの水素または水酸基が酸素と反
応することで水を生成するため、酸素の導入後に加熱処理を行うと、不純物である水素ま
たは水酸基が、水として脱離しやすくなる。このため、酸化物半導体層１０５へ酸素を導
入した後に加熱処理を行ってもよい。その後、さらに酸化物半導体層１０５に酸素を導入
し、酸化物半導体層１０５を酸素過剰な状態としてもよい。また、酸化物半導体層１０５
への酸素の導入と加熱処理は、それぞれを交互に複数回行ってもよい。また、加熱処理と
酸素の導入を同時に行ってもよい。
このように、酸化物半導体層１０５は水素などの不純物が十分に除去されることにより高
純度化され、また、十分な酸素が供給されて酸化物半導体層１０５中の酸素欠損が低減さ
れることにより、ｉ型（真性）または実質的にｉ型（真性）化されたものであることが望
ましい。
電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸
化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、その後、酸化物半導体に酸素を供給して、酸
化物半導体内の酸素欠損を低減することによりｉ型（真性）の酸化物半導体又はｉ型に限
りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。チャネルが形成さ
れる半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いたトランジスタは、
オフ電流が著しく低いという特性を有する。
具体的に、高純度化された酸化物半導体層の水素濃度は、ＳＩＭＳによる水素濃度の測定
値が、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａ
ｔｏｍｓ／ｃｍ３以下、さらにより好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とす
る。また、酸化物半導体層１０５に十分な酸素が供給されて酸素が過飽和の状態とするた
め、酸化物半導体層１０５を挟むように酸素を多く含む絶縁層（酸化シリコンなど）を接
して設けることが好ましい。
また、酸素を多く含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要で
ある。酸素を多く含む絶縁層の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上で
ある場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢ
Ｔストレス試験において大きく劣化するため、酸素を多く含む絶縁層の水素濃度は、好ま
しくは７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体層の水素濃
度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、且つ、酸素を多く含む絶縁層の水素濃度は、
７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
ここで、水素濃度のＳＩＭＳ分析について触れておく。ＳＩＭＳ分析は、その原理上、試
料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難である
ことが知られている。そこで、層中における水素濃度の厚さ方向の分布をＳＩＭＳで分析
する場合、対象となる層が存在する範囲において、値に極端な変動が無く、ほぼ一定の値
が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる層
の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる
領域を見いだせない場合がある。この場合、当該層が存在する領域における、水素濃度の
最大値または最小値を、当該層中の水素濃度として採用する。さらに、当該層が存在する
領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない
場合、変曲点の値を水素濃度として採用する。
次いで、酸化物半導体層１０５上に導電層１１７（図示せず）を形成し、フォトリソグラ
フィ工程により導電層１１７の一部を選択的にエッチングして、ソース電極１０６ａ及び
ドレイン電極１０６ｂを形成する（図２（Ｄ）参照）。
ソース電極１０６ａ及びドレイン電極１０６ｂとなる導電層１１７は、後の加熱処理に耐
えられる材料を用いて形成する。導電層１１７としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属、または上述した元素を成分とする金属
窒化物（窒化チタン、窒化モリブデン、窒化タングステン）等を用いることができる。ま
た、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高
融点金属またはそれらの金属窒化物（窒化チタン、窒化モリブデン、窒化タングステン）
を積層させた構成としても良い。導電層１１７を導電性の金属酸化物で形成しても良い。
導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸
化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する
）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸
化シリコンを含ませたものを用いることができる。
本実施の形態では、導電層１１７としてスパッタリング法により厚さ２００ｎｍのチタン
を形成する。導電層１１７のエッチングは、ゲート電極１０３の形成と同様の方法で行う
ことができる。例えば、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓ
ｃｃｍ）を用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２
．０ＰａとしたＩＣＰエッチング法により行うことができる。
なお、ソース電極１０６ａ及びドレイン電極１０６ｂの形成により露出した酸化物半導体
層１０５の表面には、ソース電極１０６ａ及びドレイン電極１０６ｂを構成する元素や、
処理室内に存在する元素、エッチングに用いたエッチングガスを構成する元素が不純物と
して付着する場合がある。
不純物が付着すると、トランジスタのオフ電流の増加、或いはトランジスタの電気特性の
劣化がもたらされやすい。また、酸化物半導体層１０５に寄生チャネルが生じやすくなり
、電気的に分離されるべき電極が酸化物半導体層１０５を介して電気的に接続されやすく
なる。
また、不純物によっては、酸化物半導体層１０５内の表面近傍や側面近傍に混入し、酸化
物半導体層１０５中の酸素を引き抜いてしまい、酸化物半導体層１０５の表面近傍や側面
近傍に酸素欠損が形成されることがある。例えば、上述したエッチングガスに含まれる塩
素やボロンや、処理室の構成材料であるアルミニウムは、酸化物半導体層１０５がｎ型化
する要因の一つとなりうる。
そこで、本発明の一態様では、ソース電極１０６ａ及びドレイン電極１０６ｂを形成する
ためのエッチングが終了した後、酸化物半導体層１０５及びソース電極１０６ａ及びドレ
イン電極１０６ｂの表面や側面に付着した不純物を除去するための洗浄処理（不純物除去
処理）を行う。
不純物除去処理は、プラズマ処理、または溶液による処理によって行うことができる。プ
ラズマ処理としては、酸素プラズマ処理または一酸化二窒素プラズマ処理などを用いるこ
とができる。また、プラズマ処理として希ガス（代表的にはアルゴン）を用いてもよい。
また、溶液による洗浄処理としては、ＴＭＡＨ溶液などのアルカリ性の溶液、水、希フッ
酸などの酸性の溶液を用いて行うことができる。例えば、希フッ酸を用いる場合、５０ｗ
ｔ％フッ酸を、水で１／１０２乃至１／１０５程度、好ましくは１／１０３乃至１／１０
５程度に希釈した希フッ酸を使用する。すなわち、濃度が０．５重量％乃至５×１０－４
重量％の希フッ酸、好ましくは５×１０－２重量％乃至５×１０－４重量％の希フッ酸を
洗浄処理に用いることが望ましい。洗浄処理により、露出した酸化物半導体層１０５の表
面に付着した上記不純物を除去することができる。
また、希フッ酸溶液を用いて不純物除去処理を行うと、露出した酸化物半導体層１０５の
表面をエッチングすることができる。すなわち、露出した酸化物半導体層１０５の表面に
付着した不純物や、酸化物半導体層１０５内の表面近傍に混入した不純物を、酸化物半導
体層１０５の一部とともに除去することができる。これにより、酸化物半導体層１０５に
おいて、ソース電極１０６ａ及びドレイン電極１０６ｂと重畳する領域の厚さが、ソース
電極１０６ａ及びドレイン電極１０６ｂと重畳しない領域の厚さより大きくなる。
不純物除去処理を行うことで、ＳＩＭＳを用いた分析により得られる濃度ピークにおいて
、酸化物半導体層表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１
０１８／ｃｍ３以下、さらに好ましくは１×１０１８／ｃｍ３以下）とすることができる
。また、ボロン濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下
、さらに好ましくは１×１０１８／ｃｍ３以下）とすることができる。また、アルミニウ
ム濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下、さらに好ま
しくは１×１０１８／ｃｍ３以下）とすることができる。
不純物除去処理を行うことで、安定した電気特性を有する信頼性の高いトランジスタ１５
０を実現することができる。
次いで、酸化物半導体層１０５の一部に接し、ソース電極１０６ａ及びドレイン電極１０
６ｂ上に、酸化物半導体層１０５と接する絶縁層１１１を２０ｎｍ乃至５０ｎｍの厚さで
形成する（図３（Ａ）参照）。絶縁層１１１は、絶縁層１０２またはゲート絶縁層１０４
と同様の材料及び方法で形成することができる。例えば、酸化シリコンや、酸化窒化シリ
コンなどをスパッタリング法やＣＶＤ法で形成し、絶縁層１０７として用いることができ
る。
本実施の形態では、絶縁層１１１として、プラズマＣＶＤ法により厚さ３０ｎｍの酸化窒
化シリコンを形成する。絶縁層１１１の形成は、例えば、ＳｉＨ４とＮ２Ｏのガス流量比
をＳｉＨ４：Ｎ２Ｏ＝２０ｓｃｃｍ：３０００ｓｃｃｍとし、圧力を４０Ｐａとし、ＲＦ
電源電力（電源出力）を１００Ｗとし、基板温度を３５０℃とすればよい。
次に、絶縁層１１１に酸素１２１を導入し、絶縁層１１１を、酸素を過剰に含む絶縁層１
０７とする。（図３（Ｂ）参照）。酸素１２１には、少なくとも、酸素ラジカル、オゾン
、酸素原子、酸素イオン（分子イオン、クラスタイオンを含む）、のいずれかが含まれて
いる。酸素１２１の導入は、酸素ドープ処理により行うことができる。
また、酸素１２１の導入は、絶縁層１１１の全面を一度に処理してもよいし、例えば、線
状のイオンビームを用いてもよい。線状のイオンビームを用いる場合には、基板１０１又
はイオンビームを相対的に移動（スキャン）させることで、絶縁層１１１の全面に酸素１
２１を導入することができる。
酸素１２１の供給ガスとしては、酸素原子を含有するガスを用いればよく、例えば、Ｏ２
ガス、Ｎ２Ｏガス、ＣＯ２ガス、ＣＯガス、ＮＯ２ガス等を用いることができる。なお、
酸素の供給ガスに希ガス（例えばＡｒ）を含有させてもよい。
また、例えば、イオン注入法で酸素の導入を行う場合、酸素１２１のドーズ量は１×１０
１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とするのが好ましく、絶縁
層１０７の酸素の含有量は、化学量論的組成を超える程度とするのが好ましい。なお、こ
のような化学量論的組成よりも酸素を過剰に含む領域は、絶縁層１０７の一部に存在して
いればよい。なお、酸素の注入深さは、注入条件により適宜制御すればよい。
本実施の形態では、酸素１２１の導入を、酸素雰囲気下で行うプラズマ処理で行う。なお
、絶縁層１０７は、酸化物半導体層１０５と接する絶縁層であるため、可能な限り水、水
素などの不純物が含まれないことが好ましい。したがって、酸素１２１の導入の前に、絶
縁層１１１中の水素（水や水酸基を含む）を低減するための加熱処理を行うことが好まし
い。脱水化又は脱水素化処理を目的とした加熱処理の温度は、３００℃以上７００℃以下
、または基板の歪み点未満とする。脱水化又は脱水素化処理を目的とした加熱処理は、前
述の加熱処理と同様に行うことができる。
酸素１２１の導入のためのプラズマ処理（酸素プラズマ処理）は、酸素流量を２５０ｓｃ
ｃｍとし、ＩＣＰ電源電力を０Ｗとし、バイアス電力を４５００Ｗとし、圧力を１５Ｐａ
として行う。この時、酸素プラズマ処理により絶縁層１１１に導入された酸素の一部は、
絶縁層１１１を通過して酸化物半導体層１０５に導入される。酸化物半導体層１０５中に
絶縁層１１１を介して酸素が導入されるため、酸化物半導体層１０５の表面にプラズマに
よるダメージが入りにくく、半導体装置の信頼性を向上することができる。絶縁層１１１
は、１０ｎｍより厚く、１００ｎｍより薄くすることが好ましい。絶縁層１１１の厚さを
１０ｎｍ以下とすると、酸化物半導体層１０５が酸素プラズマ処理時のダメージを受けや
すくなる。また、絶縁層１１１の厚さを１００ｎｍ以上とすると、酸素プラズマ処理によ
り導入された酸素が、十分に酸化物半導体層１０５に供給されない恐れがある。また、絶
縁層１１１の脱水化又は脱水素化処理を目的とした加熱処理及び／又は酸素１２１の導入
は、複数回行ってもよい。絶縁層１１１に酸素を導入することにより、絶縁層１０７を酸
素供給層として機能させることができる。
次に、絶縁層１０７上に絶縁層１０８を２００ｎｍ乃至５００ｎｍの厚さで形成する（図
３（Ｃ）参照）。絶縁層１０８は、絶縁層１０２またはゲート絶縁層１０４と同様の材料
及び方法で形成することができる。例えば、酸化シリコンや酸化窒化シリコンなどをスパ
ッタリング法やＣＶＤ法で形成し、絶縁層１０８として用いることができる。
本実施の形態では、絶縁層１０８として、プラズマＣＶＤ法により厚さ３７０ｎｍの酸化
窒化シリコンを形成する。絶縁層１０８の形成は、例えば、ＳｉＨ４とＮ２Ｏのガス流量
比をＳｉＨ４：Ｎ２Ｏ＝３０ｓｃｃｍ：４０００ｓｃｃｍとし、圧力を２００Ｐａとし、
ＲＦ電源電力（電源出力）を１５０Ｗとし、基板温度を２２０℃とすればよい。
なお、絶縁層１０８の形成後、不活性ガス雰囲気下、酸素雰囲気下、または不活性ガスと
酸素の混合雰囲気下で２５０℃以上６５０℃以下、好ましくは３００℃以上６００℃以下
の温度で加熱処理を行ってもよい。当該加熱処理によって、絶縁層１０７に含まれる酸素
を酸化物半導体層１０５へと供給し、酸化物半導体層１０５の酸素欠損を補填することが
できる。絶縁層１０７上に絶縁層１０８を形成することで、絶縁層１０７が含有する酸素
を効率良く酸化物半導体層１０５に供給することができる。
また、絶縁層１０８に酸素ドープ処理を行い、絶縁層１０８に酸素１２１を導入し、酸素
過剰な状態としてもよい。絶縁層１０８への酸素１２１の導入は、絶縁層１０７への酸素
１２１の導入と同様に行ってもよい。また、絶縁層１０８への酸素１２１の導入後、不活
性ガス雰囲気下、酸素雰囲気下、または不活性ガスと酸素の混合雰囲気下で２５０℃以上
６５０℃以下、好ましくは３００℃以上６００℃以下の温度で加熱処理を行ってもよい。
図１１（Ａ）は、図１（Ｂ）に示す部位２０１の拡大図であり、図１１（Ｂ）は、図１（
Ｃ）に示す部位２０２の拡大図である。図１１（Ａ）、図１１（Ｂ）に示す矢印は、絶縁
層１０７に含まれる酸素１２２が酸化物半導体層１０５に供給される様子を示している。
絶縁層１０７に含まれる酸素１２２は、酸化物半導体層１０５と絶縁層１０７が接する領
域で酸化物半導体層１０５に直接供給されるだけでなく、ゲート絶縁層１０４ｂを介して
酸化物半導体層１０５に間接的にも供給される。また、絶縁層１０８またはゲート絶縁層
１０４ｂを酸素過剰な状態とした場合は、絶縁層１０８またはゲート絶縁層１０４ｂに含
まれる酸素も酸化物半導体層１０５に供給することができる。
以上の工程によって、本実施の形態のトランジスタ１５０が形成される。なお、トランジ
スタ１５０上にさらに絶縁層を形成してもかまわない。本実施の形態では、トランジスタ
１５０上に平坦化絶縁層１１０を形成する例を示す（図３（Ｄ）参照）。平坦化絶縁層１
１０としては、ポリイミド、アクリル樹脂、ポリイミドアミド、べンゾシクロブテン系樹
脂、ポリアミド、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。また
、上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（
リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの
材料で形成される絶縁層を複数積層させることで平坦化絶縁層１１０を形成してもよい。
チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、酸化物半導体層
に酸素が供給されることで、酸化物半導体層と絶縁層との界面準位密度を低減できる。こ
の結果、トランジスタの動作などに起因して、酸化物半導体層と絶縁層との界面にキャリ
アが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができ
る。
さらに、酸化物半導体層の酸素欠損に起因してキャリアが生じる場合がある。一般に酸化
物半導体層の酸素欠損は、酸化物半導体層中にキャリアである電子が生成される一因とな
る。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで
、酸化物半導体層に酸素が十分に供給され、好ましくは酸化物半導体層に酸素が過剰に含
まれていることにより、酸化物半導体層の酸素欠損密度を低減することができる。
なお、酸化物半導体層１０５を、複数の酸化物半導体層が積層された構造としてもよい。
例えば、酸化物半導体層１０５を、第１の酸化物半導体層と第２の酸化物半導体層の積層
として、第１の酸化物半導体層と第２の酸化物半導体層に異なる組成の金属酸化物を用い
てもよい。例えば、第１の酸化物半導体層に三元系金属の酸化物を用い、第２の酸化物半
導体層に二元系金属の酸化物を用いてもよい。また、例えば、第１の酸化物半導体層と第
２の酸化物半導体層を、どちらも三元系金属の酸化物としてもよい。
また、第１の酸化物半導体層と第２の酸化物半導体層の構成元素を同一とし、両者の組成
を異ならせてもよい。例えば、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１
：１：１とし、第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２として
もよい。また、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、
第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。
この時、第１の酸化物半導体層と第２の酸化物半導体層のうち、ゲート電極に近い側（チ
ャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲー
ト電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ≦
Ｇａとするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率
を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの
組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また
、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、
Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性
を備える。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦
Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度及び信頼性をさ
らに高めることが可能となる。
また、第１の酸化物半導体層と第２の酸化物半導体層に、結晶性の異なる酸化物半導体を
適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半
導体、またはＣＡＡＣ－ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物
半導体層と第２の酸化物半導体層の少なくともどちらか一方に非晶質酸化物半導体を適用
すると、酸化物半導体層１０５の内部応力や外部からの応力を緩和し、トランジスタの特
性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
一方で、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、酸
素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体層は、
ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物半導体を適用することが好ましい。
また、トランジスタとしてボトムゲート構造のチャネルエッチング型のトランジスタを用
いる場合、バックチャネル側に非晶質酸化物半導体を用いると、ソース電極及びドレイン
電極形成時のエッチング処理により酸素欠損が生じ、ｎ型化されやすい。このため、チャ
ネルエッチング型のトランジスタを用いる場合は、バックチャネル側の酸化物半導体層に
結晶性を有する酸化物半導体を適用することが好ましい。
また、酸化物半導体層１０５を３層以上の積層構造とし、複数層の結晶性を有する酸化物
半導体層で非晶質酸化物半導体層を挟む構造としてもよい。また、結晶性を有する酸化物
半導体層と非晶質酸化物半導体層を交互に積層する構造としてもよい。
酸化物半導体層１０５を複数層の積層構造とする場合の上記構成は、それぞれを適宜組み
合わせて用いることができる。
また、酸化物半導体層１０５を複数層の積層構造とし、各酸化物半導体層の形成後に酸素
ドープ処理を行ってもよい。各酸化物半導体層の形成毎に酸素ドープ処理を行うことで、
酸化物半導体内の酸素欠損を低減する効果を高めることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、トランジスタ１５０と異なる構成を有するトランジスタ１６０及びト
ランジスタ１７０について説明する。
図４（Ｃ）に示すトランジスタ１６０は、トランジスタ１５０における絶縁層１０８の代
わりに、絶縁層１０９が形成される点が異なる。トランジスタ１６０は以下のように形成
することができる。まず、トランジスタ１５０と同様に絶縁層１０７まで形成し、絶縁層
１０７に酸素１２１を導入した後、絶縁層１０７上に金属層１１９を形成する（図４（Ａ
）参照）。本実施の形態では、金属層１１９として、アルミニウムを用いる。
金属層１１９は、スパッタリング法、蒸着法、ＣＶＤ法等によって形成することが好まし
い。また、金属層１１９の膜厚は３ｎｍ以上１０ｎｍ以下とすることが好ましい。本実施
の形態では、膜厚５ｎｍのアルミニウムを形成する。
なお、絶縁層１０７上に形成される金属層１１９は、後に酸素が導入されることによって
金属酸化物層（絶縁層１０９）となり、トランジスタのバリア層として機能する材料で形
成する。該金属酸化物層としては、トランジスタへの水素、水分などの不純物、及び酸素
の両方に対して通過させない遮断効果（ブロック効果）が高い、バリア性を有する材料を
用いて形成することができる。また、金属酸化物層となる金属材料としては、アルミニウ
ムの他に、マグネシウムを添加したアルミニウム、チタンを添加したアルミニウム、絶縁
層１０７上に接するアルミニウムとアルミニウム上に接するマグネシウムの積層、又は、
絶縁層１０７上に接するアルミニウムとアルミニウム上に接するチタンの積層、等を用い
ることができる。
次いで、金属層１１９に対して、酸素１２１を導入する。酸素１２１の導入は、酸素ドー
プ処理により行うことができる。本実施の形態では、酸素１２１の導入を、酸素雰囲気下
で行うプラズマ処理で行う。これによって、金属層１１９の酸化物である、絶縁層１０９
が形成される（図４（Ｂ）参照）。
なお、酸素ドープ処理によって形成された絶縁層１０９は、化学量論的組成に一致した酸
素を含有する必要はなく、多少の導電性を有していてもよい。例えば、組成がＡｌ２Ｏｘ
で表される酸化アルミニウムの場合、ｘは１以上３．５以下とすることが好ましい。また
、酸化アルミニウムが導電性を有する場合、その抵抗率ρを、１×１０１０Ω・ｍ以上１
×１０１９Ω・ｍ以下、好ましくは１×１０１０Ω・ｍ以上１×１０１８Ω・ｍ以下、よ
り好ましくは１×１０１１Ω・ｍ以上１×１０１５Ω・ｍ以下とすることが好ましい。酸
化アルミニウムが上述の範囲の抵抗率を有することで、トランジスタの静電破壊を防止す
ることが可能となる。
絶縁層１０９の形成後、加熱処理を行ってもよい。加熱処理の温度は、例えば２５０℃以
上６００℃以下、好ましくは３００℃以上６００℃以下とすることができる。
以上の工程によって、トランジスタ１６０が形成される。なお、トランジスタ１６０上に
さらに絶縁層を形成してもかまわない。本実施の形態では、トランジスタ１６０上に平坦
化絶縁層１１０を形成する例を示す（図４（Ｄ）参照）。
図５に示すトランジスタ１７０は、トランジスタ１５０が有する絶縁層１０８上に、絶縁
層１０９を形成した構造を有する。絶縁層１０９は、トランジスタ１６０が有する絶縁層
１０９と同様に形成することができる。
なお、絶縁層１０９（または金属層１１９）を構成する金属元素によっては、酸化物半導
体層１０５をｎ型化する不純物元素となるため、絶縁層１０９は酸化物半導体層１０５に
接しないように形成することが好ましい。トランジスタ１７０に示すように、絶縁層１０
９は酸化物半導体層１０５からなるべく離して形成することが好ましい。
また、絶縁層１０２またはゲート絶縁層１０４ａと、絶縁層１０８または絶縁層１０９を
水素、水分、水素化物、または水酸化物などの不純物や、酸素に対するバリア性を有する
材料を用いて形成することが好ましい。上記絶縁層にバリア性を有する材料を適用し、酸
化物半導体層１０５をバリア性を有する層で挟むまたは包む構成とすることで、外部から
の不純物の浸入を防ぐとともに、酸化物半導体層１０５、絶縁層１０７、ゲート絶縁層１
０４ｂからの酸素の脱離を防ぐことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示
装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部また
は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができ
る。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の
例について、図６及び図７を用いて説明する。なお、図７（Ａ）及び図７（Ｂ）は、図６
（Ｂ）中でＭ－Ｎの鎖線で示した部位の断面構成を示す断面図である。
図６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図６（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信
号線駆動回路４００３、及び走査線駆動回路４００４が実装されている。また、信号線駆
動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号
及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ
、ＦＰＣ４０１８ｂから供給されている。
図６（Ｂ）及び図６（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図６
（Ｂ）及び図６（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導
体で形成された信号線駆動回路４００３が実装されている。図６（Ｂ）及び図６（Ｃ）に
おいては、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に
与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図６（Ｂ）及び図６（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１
の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
図７（Ａ）及び図７（Ｂ）で示すように、半導体装置は接続端子電極４０１５及び端子電
極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８
が有する端子と異方性導電層４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電層
で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７（Ａ）及び図７（Ｂ）では、画素部４００２に含ま
れるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１
とを例示している。図７（Ａ）では、トランジスタ４０１０、トランジスタ４０１１上に
は絶縁層４０２０が設けられ、図７（Ｂ）では、絶縁層４０２４の上にさらに平坦化層４
０２１が設けられている。なお、絶縁層４０２３は下地層として機能する絶縁層である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、上記実施の形
態で示したトランジスタを適用することができる。
上記実施の形態で示したトランジスタは、電気特性変動が抑制されており、電気的に安定
である。よって、図７（Ａ）及び図７（Ｂ）で示す本実施の形態の半導体装置として信頼
性の高い半導体装置を提供することができる。
また、図７（Ｂ）では、絶縁層４０２４上において、駆動回路用のトランジスタ４０１１
の酸化物半導体層のチャネル形成領域と重なる位置に導電層４０１７が設けられている例
を示している。本実施の形態では、導電層４０１７を第１の電極層４０３０と同じ導電層
で形成する。導電層４０１７を酸化物半導体層のチャネル形成領域と重なる位置に設ける
ことによって、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量をさ
らに低減することができる。また、導電層４０１７の電位は、トランジスタ４０１１のゲ
ート電極と同じでもよいし、異なっていても良く、導電層を第２のゲート電極として機能
させることもできる。また、導電層４０１７の電位は、ＧＮＤ、０Ｖ、或いはフローティ
ング状態であってもよい。
また、導電層４０１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部
（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静
電遮蔽機能）も有する。導電層４０１７の遮蔽機能により、静電気などの外部の電場の影
響によりトランジスタの電気的な特性が変動することを防止することができる。導電層４
０１７は、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）にお
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２
の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層
４００８を介して重畳する構成となっている。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ
であり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半
導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著し
く変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタ
を有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の酸化物半導体層
を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下
、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
また、上述の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られ
るため、高速駆動が可能である。よって、表示機能を有する半導体装置の画素部に上記ト
ランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に
駆動回路部または画素部を作り分けて作製することが可能となるため、半導体装置の部品
点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐ
ｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることが
できる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別
の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計と
いわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光
素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続して
いる。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第
２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３
から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができ
る。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン
、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒
化酸化アルミニウム、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、
第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４
が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの
少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパ
ッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれ
ばよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体等があげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有する
信頼性のよい半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
上記実施の形態に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ
機能を有する半導体装置を作製することができる。
図８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図８（Ａ）はフォ
トセンサの等価回路であり、図８（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に
判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図８（Ａ）において、トランジスタ６４０、トランジスタ６５６は上記実施の形態
に示したトランジスタが適用でき、チャネルが形成される半導体層に酸化物半導体を用い
るトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ１５０と
同様な構造を有するトランジスタを適用する例を示す。トランジスタ６４０は、酸化物半
導体層上にチャネル保護層として機能する絶縁層が設けられた、ボトムゲート構造の逆ス
タガ型トランジスタである。
図８（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０の
構成例を示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサと
して機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォト
ダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設け
られている。
トランジスタ６４０上には絶縁層６３３、絶縁層６３４が設けられている。フォトダイオ
ード６０２は、絶縁層６３３上に設けられ、絶縁層６３３上に形成した電極６４１ａ、電
極６４１ｂと、絶縁層６３４上に設けられた電極層６４２との間に、絶縁層６３３側から
順に第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃを積層し
た構造を有している。
電極６４１ｂは、絶縁層６３４上に形成された導電層６４３と電気的に接続し、電極層６
４２は電極６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、ト
ランジスタ６４０のゲート電極と電気的に接続しており、フォトダイオード６０２はトラ
ンジスタ６４０と電気的に接続している。
ここでは、第１半導体層６０６ａとしてｐ型の導電型を有する半導体層と、第２半導体層
６０６ｂとして高抵抗な半導体層（ｉ型半導体層）、第３半導体層６０６ｃとしてｎ型の
導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層６０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコンにより形成することができる。第１半導体層６０６ａの形成には１３族の不
純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法によ
り形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ
２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また
、不純物元素を含まないアモルファスシリコンを形成した後に、拡散法やイオン注入法を
用いて該アモルファスシリコンに不純物元素を導入してもよい。イオン注入法等により不
純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合
にアモルファスシリコンを形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパ
ッタリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以
下となるよう形成することが好ましい。
第２半導体層６０６ｂは、ｉ型半導体層（真性半導体層）であり、アモルファスシリコン
により形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモルフ
ァスシリコンをプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（Ｓ
ｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣ
ｌ４、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、気相
成長法、スパッタリング法等により行ってもよい。第２半導体層６０６ｂの膜厚は２００
ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層６０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコンにより形成する。第３半導体層６０６ｃの形成には、１５族の不純物元素
（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する
。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、Ｓ
ｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元
素を含まないアモルファスシリコンを形成した後に、拡散法やイオン注入法を用いて該ア
モルファスシリコンに不純物元素を導入してもよい。イオン注入法等により不純物元素を
導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルフ
ァスシリコンを形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング
法等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となる
よう形成することが好ましい。
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導体や、
セミアモルファス半導体（ＳＡＳ：Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆
の導電型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電
層を用いるとよい。また、ｎ型の半導体層側を受光面として用いることもできる。
絶縁層６３３、絶縁層６３４としては、表面凹凸を低減するため平坦化層として機能する
絶縁層が好ましい。絶縁層６３３、絶縁層６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶
縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ－ｋ
材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の
単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
上記実施の形態で示したトランジスタは、電気特性変動が抑制されており、電気的に安定
である。従って、安定した電気特性を有するトランジスタ６４０を含む信頼性の高い半導
体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、
高生産化を達成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機
（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体
例を図９及び図１０に示す。
図９（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐
体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示する
ことが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示し
ている。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９００３に用いることが可能
であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態
３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ
入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図９（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、
筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示す
ることが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構
成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図９（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレ
ビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さら
にモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（
送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報
通信を行うことも可能である。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いる
ことが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与すること
ができる。
図９（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キー
ボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に
用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼性
の高いコンピュータとすることが可能となる。
図１０（Ａ）及び図１０（Ｂ）は２つ折り可能なタブレット型端末である。図１０（Ａ）
は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａと表示部
９６３１ｂを有する表示部９６３１、表示モード切り替えスイッチ９６２６、電源スイッ
チ９６２７、省電力モード切り替えスイッチ９６２５、留め具９６２９、操作スイッチ９
６２８、を有する。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１
ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示され
た操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３
１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域
がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３
１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６
３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示
画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。
また、表示モード切り替えスイッチ９６２６は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９６２５は、タブレット型端末に内蔵している光センサで検出される使用時の外光の
光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサ
だけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内
蔵させてもよい。
また、図１０（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。
図１０（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有
する。なお、図１０（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５
、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１０（Ａ）及び図１０（Ｂ）に示したタブレット型端末は、様々な情
報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入
力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有するこ
とができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
う構成とすることができるため好適である。なおバッテリー９６３５としては、リチウム
イオン電池を用いると、小型化を図れる等の利点がある。
また、図１０（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１０（Ｃ
）にブロック図を示し説明する。図１０（Ｃ）には、太陽電池９６３３、バッテリー９６
３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、
表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６
、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１０（Ｂ）に示す充放電制御回
路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤ
Ｃコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽
電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６
３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６
３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６
３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１０１ 基板
１０２ 絶縁層
１０３ ゲート電極
１０４ ゲート絶縁層
１０５ 酸化物半導体層
１０７ 絶縁層
１０８ 絶縁層
１０９ 絶縁層
１１０ 平坦化絶縁層
１１１ 絶縁層
１１５ 酸化物半導体層
１１７ 導電層
１１９ 金属層
１２１ 酸素
１２２ 酸素
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
２０１ 部位
２０２ 部位
６０１ 基板
６０２ フォトダイオード
６０８ 接着層
６１３ 基板
６２２ 光
６３３ 絶縁層
６３４ 絶縁層
６４０ トランジスタ
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１７ 導電層
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 絶縁層
４０２１ 平坦化層
４０２３ 絶縁層
４０２４ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６２５ スイッチ
９６２６ スイッチ
９６２７ 電源スイッチ
９６２８ 操作スイッチ
９６２９ 留め具
９６３０ 筐体
９６３１ 表示部
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン
１０４ａ ゲート絶縁層
１０４ｂ ゲート絶縁層
１０６ａ ソース電極
１０６ｂ ドレイン電極
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
６０６ａ 半導体層
６０６ｂ 半導体層
６０６ｃ 半導体層
６４１ａ 電極
６４１ｂ 電極
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域

Claims (1)

  1. 基板上のゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層を介してゲート電極と対向する酸化物半導体層と、
    前記酸化物半導体層上のソース電極及びドレイン電極と、
    前記酸化物半導体層、前記ソース電極及び前記ドレイン電極上の第１の絶縁層と、
    前記第１の絶縁層上の第２の絶縁層と、を有し、
    前記酸化物半導体層は微結晶を有し、
    前記酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記酸化物半導体層は第１の領域と、前記第１の領域上の第２の領域と、を有し、
    前記第１の領域及び前記第２の領域は、それぞれ前記ソース電極及びドレイン電極と重なる領域を有し、
    前記第１の領域のＩｎとＧａの原子数比におけるＩｎの割合は、前記第２の領域のＩｎとＧａの原子数比におけるＩｎの割合より大きい半導体装置。
JP2022201981A 2012-01-25 2022-12-19 半導体装置 Pending JP2023029382A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012013451 2012-01-25
JP2012013451 2012-01-25
JP2019159379A JP6871328B2 (ja) 2012-01-25 2019-09-02 半導体装置
JP2021068780A JP2021141330A (ja) 2012-01-25 2021-04-15 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021068780A Division JP2021141330A (ja) 2012-01-25 2021-04-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2023029382A true JP2023029382A (ja) 2023-03-03

Family

ID=48796509

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2013009708A Withdrawn JP2013175713A (ja) 2012-01-25 2013-01-23 半導体装置及び半導体装置の作製方法
JP2015089554A Active JP5839636B2 (ja) 2012-01-25 2015-04-24 表示装置
JP2015232989A Active JP6188773B2 (ja) 2012-01-25 2015-11-30 表示装置および携帯情報端末
JP2018055500A Withdrawn JP2018117148A (ja) 2012-01-25 2018-03-23 半導体装置
JP2019159379A Active JP6871328B2 (ja) 2012-01-25 2019-09-02 半導体装置
JP2021068780A Withdrawn JP2021141330A (ja) 2012-01-25 2021-04-15 半導体装置
JP2022201981A Pending JP2023029382A (ja) 2012-01-25 2022-12-19 半導体装置

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2013009708A Withdrawn JP2013175713A (ja) 2012-01-25 2013-01-23 半導体装置及び半導体装置の作製方法
JP2015089554A Active JP5839636B2 (ja) 2012-01-25 2015-04-24 表示装置
JP2015232989A Active JP6188773B2 (ja) 2012-01-25 2015-11-30 表示装置および携帯情報端末
JP2018055500A Withdrawn JP2018117148A (ja) 2012-01-25 2018-03-23 半導体装置
JP2019159379A Active JP6871328B2 (ja) 2012-01-25 2019-09-02 半導体装置
JP2021068780A Withdrawn JP2021141330A (ja) 2012-01-25 2021-04-15 半導体装置

Country Status (5)

Country Link
US (2) US9293589B2 (ja)
JP (7) JP2013175713A (ja)
KR (6) KR102034911B1 (ja)
TW (2) TWI661560B (ja)
WO (1) WO2013111756A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI477023B (zh) * 2013-01-18 2015-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
WO2015170450A1 (ja) * 2014-05-09 2015-11-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016063160A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and display module
JPWO2016067161A1 (ja) * 2014-10-28 2017-08-31 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP6711642B2 (ja) * 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
US10056497B2 (en) 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6351868B2 (ja) * 2015-10-29 2018-07-04 三菱電機株式会社 薄膜トランジスタ基板
JP6429816B2 (ja) * 2016-02-17 2018-11-28 三菱電機株式会社 薄膜トランジスタおよびその製造方法、薄膜トランジスタ基板、液晶表示装置
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
JP7154136B2 (ja) * 2017-02-07 2022-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN109427974B (zh) * 2017-08-22 2021-02-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、电子器件
TWI648844B (zh) * 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
KR102217171B1 (ko) * 2018-07-30 2021-02-17 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
CN109920846B (zh) * 2019-03-11 2023-11-03 长江存储科技有限责任公司 晶体管及其形成方法、存储器
JP2022051108A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体装置及び半導体記憶装置
CN112397573B (zh) * 2020-11-17 2023-06-27 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2918914B2 (ja) * 1989-08-23 1999-07-12 株式会社東芝 半導体装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
AU2003236143A1 (en) 2002-05-22 2003-12-02 Masashi Kawasaki Semiconductor device and display comprising same
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI228831B (en) * 2003-12-26 2005-03-01 Au Optronics Corp Method of fabricating a thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US8137050B2 (en) 2005-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Pickup device and pickup method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4755143B2 (ja) 2007-06-05 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN103258857B (zh) 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101570347B1 (ko) * 2008-11-25 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5512144B2 (ja) * 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP3217435A1 (en) * 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101932407B1 (ko) * 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102598282B (zh) * 2009-11-06 2015-09-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN102668097B (zh) 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR101893332B1 (ko) * 2009-11-13 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR101922849B1 (ko) 2009-11-20 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945306B1 (ko) 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
KR20110076507A (ko) * 2009-12-29 2011-07-06 주식회사 하이닉스반도체 반도체 소자의 매립 게이트 전극 형성방법
KR20240016443A (ko) 2010-02-05 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US9537043B2 (en) 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
CN102859703B (zh) 2010-04-23 2015-12-02 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5627929B2 (ja) * 2010-05-28 2014-11-19 富士フイルム株式会社 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5771079B2 (ja) * 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
EP2589085B1 (en) * 2010-07-02 2019-02-20 Hewlett-Packard Development Company, L.P. Thin film transistors
US8508276B2 (en) * 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
JP5352599B2 (ja) * 2011-01-17 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8466031B2 (en) * 2011-05-27 2013-06-18 Micron Technology, Inc. Mixed valent oxide memory and method
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
KR20210028737A (ko) 2021-03-12
JP2021141330A (ja) 2021-09-16
US20160284855A1 (en) 2016-09-29
TWI587514B (zh) 2017-06-11
KR20210111319A (ko) 2021-09-10
JP2015173276A (ja) 2015-10-01
TWI661560B (zh) 2019-06-01
KR102295888B1 (ko) 2021-08-31
JP2018117148A (ja) 2018-07-26
JP6188773B2 (ja) 2017-08-30
US9293589B2 (en) 2016-03-22
KR20220088814A (ko) 2022-06-28
WO2013111756A1 (en) 2013-08-01
JP2013175713A (ja) 2013-09-05
KR20140116391A (ko) 2014-10-02
TW201735368A (zh) 2017-10-01
KR102034911B1 (ko) 2019-10-21
JP6871328B2 (ja) 2021-05-12
US20130187153A1 (en) 2013-07-25
JP2020004994A (ja) 2020-01-09
JP5839636B2 (ja) 2016-01-06
TW201349501A (zh) 2013-12-01
JP2016076720A (ja) 2016-05-12
KR20190076062A (ko) 2019-07-01
KR102083380B1 (ko) 2020-03-03
US10243081B2 (en) 2019-03-26
KR102225396B1 (ko) 2021-03-09
KR102412138B1 (ko) 2022-06-22
KR20200023520A (ko) 2020-03-04

Similar Documents

Publication Publication Date Title
JP6871328B2 (ja) 半導体装置
JP7187602B2 (ja) 発光装置
JP7322243B2 (ja) トランジスタ
JP2023010831A (ja) 半導体装置
JP6257141B2 (ja) 半導体装置
JP6141002B2 (ja) 半導体装置の作製方法
JP6045285B2 (ja) 半導体装置の作製方法
JP6049966B2 (ja) 半導体装置の作製方法
JP2013153156A (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240416