JP2017118144A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2017118144A
JP2017118144A JP2017050857A JP2017050857A JP2017118144A JP 2017118144 A JP2017118144 A JP 2017118144A JP 2017050857 A JP2017050857 A JP 2017050857A JP 2017050857 A JP2017050857 A JP 2017050857A JP 2017118144 A JP2017118144 A JP 2017118144A
Authority
JP
Japan
Prior art keywords
transistor
electrode layer
layer
insulating layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017050857A
Other languages
English (en)
Other versions
JP6377792B2 (ja
Inventor
齋藤　利彦
Toshihiko Saito
利彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017118144A publication Critical patent/JP2017118144A/ja
Application granted granted Critical
Publication of JP6377792B2 publication Critical patent/JP6377792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Abstract

【課題】デプレッション型トランジスタを用いて構成される記憶素子を有する半導体装置であっても、正確な情報の保持を可能にすること。【解決手段】あらかじめ信号保持部への信号の入力を制御するトランジスタのゲート端子に負に帯電させ、且つ電源との接続を物理的に遮断することにより負電荷を保持させる。加えて、一方の端子が当該トランジスタのゲート端子に電気的に接続される容量素子を設け、当該容量素子を介して当該トランジスタのスイッチングを制御する。【選択図】図１

Description

本発明は、半導体素子を利用した半導体装置に関する。特に、半導体素子を用いて構成
される記憶装置を有する半導体装置（半導体記憶装置ともいう）に関する。なお、本明細
書において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性
のものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別され
る。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選
択してキャパシタに電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、
情報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するト
ランジスタにはリーク電流が存在し、トランジスタが選択されていない状況でも電荷が流
出、または流入するため、データの保持期間が短い。このため、所定の周期で再度の書き
込み動作（リフレッシュ動作）が必要であり、消費電力を十分に低減することは困難であ
る。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の保持には、
磁性材料や光学材料を利用した別の記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容
を保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利で
ある。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が
高くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点
については、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、
トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当
該フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は
極めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという
利点を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層
が劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生
じる。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化す
る手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。
そして、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つ
まり、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フローティングゲートに電荷を保持させるため、または、その電荷を除去するた
めには、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の保
持、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではな
いという問題もある。
上述したトランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が慣用され
ているが、その他の材料として酸化物半導体が注目されている。酸化物半導体を具備する
トランジスタは、アモルファスシリコンを具備するトランジスタと同様の低温プロセスで
製造でき、且つアモルファスシリコンを具備するトランジスタよりも電界効果移動度が高
い。そのため、酸化物半導体を具備するトランジスタは、アモルファスシリコンを具備す
るトランジスタを代替又は凌駕する半導体素子として期待されている。
特開昭５７−１０５８８９号公報
しかしながら、シリコン系半導体材料を具備するトランジスタにおいては、しきい値電
圧などの電気特性を制御する技術が確立されているのに対し、酸化物半導体材料を具備す
るトランジスタにおいては、当該技術は確立されていない。具体的には、シリコン系半導
体材料を具備するトランジスタは、不純物ドーピングなどによって、しきい値電圧の制御
が可能であるのに対し、酸化物半導体材料を具備するトランジスタは、不純物ドーピング
などによって、しきい値電圧を制御することが困難である。
そこで、本発明の一態様は、半導体装置が有する記憶装置が、しきい値電圧のバラツキ
が大きい又はしきい値電圧が負であるトランジスタ（デプレッション型トランジスタ）を
用いて構成される記憶素子を有する場合であっても、当該記憶素子における正確な情報の
保持が可能な半導体装置を提供することを目的の一とする。
本発明の一態様の半導体装置では、あらかじめ信号保持部への信号の入力を制御するト
ランジスタのゲート端子を負に帯電させ、且つ当該ゲート端子に負電荷を保持させる。加
えて、一方の端子が当該トランジスタのゲート端子に電気的に接続される容量素子を設け
、当該容量素子を介して当該トランジスタのスイッチングを制御する。
すなわち、本発明の一態様は、負に帯電されたワード線と、ビット線と、ゲート端子が
前記ワード線に電気的に接続され、ソース端子及びドレイン端子の一方が前記ビット線に
電気的に接続されたトランジスタ、及び前記トランジスタのソース端子及びドレイン端子
の他方に電気的に接続された信号保持部を有する記憶素子と、一方の端子が前記ワード線
に電気的に接続された容量素子と、前記容量素子の他方の端子の電位を制御するワード線
駆動回路と、前記ビット線の電位を制御するビット線駆動回路と、を有する半導体装置で
ある。
本発明の一態様の半導体装置は、あらかじめ信号保持部への信号の入力を制御するトラ
ンジスタのゲート端子を負に帯電させ、且つ当該ゲート端子に負電荷を保持させる。これ
により、当該トランジスタがデプレッション型トランジスタである場合でも、オフ状態を
維持させることができる。加えて、本発明の一態様の半導体装置は、一方の端子が当該ト
ランジスタのゲート端子に電気的に接続される容量素子を有する。これにより、当該トラ
ンジスタのゲート端子の電位を長期間に渡って維持することができる。また、当該容量素
子の他方の端子の電位を変化させることによって、当該トランジスタのスイッチングを制
御することができる。したがって、本発明の一態様の半導体装置は、デプレッション型ト
ランジスタを用いて構成される記憶素子を有する場合であっても、当該記憶素子において
正確に情報を保持させることができる。
（Ａ）〜（Ｃ）実施の形態１に係る半導体装置を説明する図。 実施の形態２に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態３に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態３に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態３に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態４に係る半導体装置を説明する図。 実施の形態５に係る半導体装置を説明する図。 実施の形態５に係る半導体装置を説明する図。 実施の形態５に係る半導体装置を説明する図。 実施の形態６に係る半導体装置を説明する図。 （Ａ）〜（Ｈ）実施の形態６に係る半導体装置を説明する図。 （Ａ）〜（Ｇ）実施の形態６に係る半導体装置を説明する図。 （Ａ）〜（Ｄ）実施の形態６に係る半導体装置を説明する図。 実施の形態６に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態６に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態６に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態６に係る半導体装置を説明する図。 実施の形態７で説明する半導体装置の使用例を示す図。 実施の形態７で説明する半導体装置の使用例を示す図。 （Ａ）〜（Ｆ）実施の形態８で説明する半導体装置の使用例を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、記憶装置を有する半導体装置の一例について図１を参照して説明す
る。
図１（Ａ）は、本実施の形態の半導体装置の構成を示す図である。図１（Ａ）に示す半
導体装置は、ワード線１９と、ビット線１０と、電源回路１１と、ワード線駆動回路１２
と、ビット線１０の電位を制御するビット線駆動回路１３と、一方の端子が電源回路１１
に電気的に接続され、他方の端子がワード線１９に電気的に接続されたスイッチ１４と、
ワード線１９及びビット線１０に電気的に接続された記憶素子１５と、一方の端子がワー
ド線１９に電気的に接続され、他方の端子がワード線駆動回路１２に電気的に接続された
容量素子１６とを有する。なお、ワード線駆動回路１２は、容量素子１６の他方の端子の
電位を制御することで、ワード線１９の電位を制御する。すなわち、ワード線駆動回路１
２は、容量結合を利用してワード線１９の電位を制御する。加えて、記憶素子１５は、ゲ
ート端子がワード線１９に電気的に接続され、ソース端子及びドレイン端子の一方がビッ
ト線１０に電気的に接続されたトランジスタ１７と、トランジスタ１７のソース端子及び
ドレイン端子の他方に電気的に接続された信号保持部１８とを有する。なお、トランジス
タ１７は、ｎチャネル型トランジスタである。また、スイッチ１４としては、トランジス
タ、ＭＥＭＳスイッチ、又は電源回路１１に設けられた針とワード線１９の電気的な接続
を制御する方法などを適用することができる。また、スイッチ１４としては、電源回路１
１とワード線１９の電気的な接続をレーザカットによって遮断する方法を適用することも
できる。
本実施の形態の半導体装置は、記憶素子１５において、ビット線駆動回路１３から出力
される信号を保持することが可能である。すなわち、記憶素子１５が有するトランジスタ
１７は、ビット線駆動回路１３の出力信号の信号保持部１８への入力を制御するスイッチ
としての機能を有し、信号保持部１８は、入力された信号を保持する機能を有する。
本実施の形態の半導体装置では、ワード線１９、容量素子１６の一方の端子及びトラン
ジスタ１７のゲート端子を負に帯電させる期間（充電期間）を有する。また、本実施の形
態の半導体装置では、充電期間後に、信号保持部１８への信号の入力を行う期間（書き込
み期間）を有する。
図１（Ｂ）は、充電期間における本実施の形態の半導体装置を示す図である。充電期間
において、スイッチ１４は、オン状態となり、電源回路１１は、負電位である電源電位を
出力し、ワード線駆動回路１２は、電源回路１１の出力電位よりも高電位である電位を出
力する。これにより、容量素子１６の一方の端子は負に帯電し、他方の端子は正に帯電す
る。また、容量素子１６の一方の端子と電気的に接続されるワード線１９及びトランジス
タ１７のゲート端子は、負に帯電する。なお、この時、トランジスタ１７は、オフ状態と
なる。
図１（Ｃ）は、書き込み期間における本実施の形態の半導体装置を示す図である。書き
込み期間において、スイッチ１４はオフ状態となり、ワード線駆動回路１２は、充電期間
において出力する電位よりも高電位である電位を出力する。これにより、ワード線１９、
容量素子１６の一方の端子、及びトランジスタ１７のゲート端子が電気的に接続するノー
ドが浮遊状態となり、且つ当該ノードの電位が容量結合によって上昇する。この時、トラ
ンジスタ１７は、オン状態となる。
本実施の形態の半導体装置では、トランジスタ１７のゲート端子が容量素子１６の一方
の端子と電気的に接続されることによって、当該ゲート端子の電位を長期間に渡って保持
することができる。例えば、当該ゲート端子において長期間に渡って負電荷を保持するこ
とができる。また、容量素子１６の他方の端子の電位を制御することによってトランジス
タ１７のスイッチングを制御することができる。そのため、本実施の形態の半導体装置は
、トランジスタ１７がデプレッション型トランジスタであったとしても、トランジスタ１
７のスイッチングを容易に制御することができる。その結果、記憶素子１５における信号
の入力及び保持を正確に行うことができる。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態２）
本実施の形態では、記憶装置を有する半導体装置の一例について図２を参照して説明す
る。
図２は、本実施の形態の半導体装置の構成を示す図である。図２に示す半導体装置は、
図１（Ａ）に示す半導体装置において、スイッチ１４をトランジスタ２１に置換し、電源
回路２２を付加した半導体装置である。すなわち、トランジスタ２１は、ソース端子及び
ドレイン端子の一方が電源回路１１に電気的に接続され、ソース端子及びドレイン端子の
他方がワード線１９に電気的に接続される。また、電源回路２２は、トランジスタ２１の
ゲート端子に電気的に接続される。なお、トランジスタ２１は、ｎチャネル型トランジス
タである。
本実施の形態の半導体装置は、実施の形態１に示した半導体装置と同様に、動作期間が
充電期間及び書き込み期間を有する。なお、充電期間及び書き込み期間における半導体装
置の動作は実施の形態１の半導体装置と同じである。すなわち、電源回路２２は、充電期
間において、ハイレベルの電源電位を出力し、書き込み期間において、ロウレベルの電源
電位を出力する。これにより、トランジスタ２１は、充電期間においてオン状態となり、
書き込み期間においてオフ状態となる。なお、半導体装置が有するその他の構成要素の動
作は、実施の形態１において説明しているため、ここでは、前述の説明を援用することと
する。
本実施の形態の半導体装置は、実施の形態１に示した半導体装置が有する効果を有する
。さらに、本実施の形態の半導体装置では、実施の形態１に示した半導体装置が有するス
イッチ１４としてトランジスタ２１を適用している。これにより、実施の形態２に示した
半導体装置は、トランジスタ１７と、トランジスタ２１とを同一工程によって作製するこ
とができる。そのため、半導体装置の製造コストの低減、及び製造工程の低減による歩留
まりの向上が可能になる。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態３）
本実施の形態では、記憶装置を有する半導体装置の一例について図３〜図５を参照して
説明する。
図３（Ａ）は、本実施の形態の半導体装置の構成を示す図である。図３（Ａ）に示す半
導体装置は、図２に示す半導体装置に、電源回路１１とトランジスタ２１のソース端子及
びドレイン端子の一方の間、及びトランジスタ２１のゲート端子と電源回路２２の間にス
イッチ３１、３２を付加した半導体装置である。別言すると、図３（Ａ）に示す半導体装
置は、図２に示す半導体装置に、一方の端子が電源回路１１に電気的に接続され、他方の
端子がトランジスタ２１のソース端子及びドレイン端子の一方に電気的に接続されたスイ
ッチ３１と、一方の端子が電源回路２２に電気的に接続され、他方の端子がトランジスタ
２１のゲート端子に電気的に接続されたスイッチ３２とを付加した半導体装置である。な
お、スイッチ３１としては、トランジスタ、ＭＥＭＳスイッチ、又は電源回路１１に設け
られた針と、トランジスタ２１のソース端子及びドレイン端子の一方との電気的な接続を
制御する方法などを適用することができる。同様に、スイッチ３２としては、トランジス
タ、ＭＥＭＳスイッチ、又は電源回路２２に設けられた針と、トランジスタ２１のゲート
端子との電気的な接続を制御する方法などを適用することができる。また、スイッチ３１
としては、電源回路１１と、トランジスタ２１のソース端子及びドレイン端子の一方との
電気的な接続をレーザカットによって遮断する方法を適用することもできる。同様に、ス
イッチ３２としては、電源回路２２と、トランジスタ２１のゲート端子との電気的な接続
をレーザカットによって遮断する方法を適用することもできる。
本実施の形態の半導体装置は、実施の形態１及び２に示した半導体装置と同様に、動作
期間が充電期間及び書き込み期間を有する。さらに、本実施の形態の半導体装置は、充電
期間と書き込み期間の間に、第１の移行期間乃至第３の移行期間を有する。
図３（Ｂ）は、充電期間における本実施の形態の半導体装置を示す図である。充電期間
において、スイッチ３１、３２は、オン状態となり、電源回路１１は、負電位である電源
電位を出力し、ワード線駆動回路１２は、電源回路１１の出力電位よりも高電位である電
源電位を出力し、電源回路２２は、電源回路１１が出力する電源電位とトランジスタ２１
のしきい値電圧の和よりも高電位である電源電位を出力する。例えば、電源回路１１の出
力する電源電位が−２Ｖであり、且つトランジスタ２１のしきい値電圧が−１Ｖであれば
、電源回路２２が出力する電源電位は、−３Ｖよりも高電位となるようにする。これによ
り、トランジスタ２１がオン状態となる。そのため、容量素子１６の一方の端子は負に帯
電し、他方の端子は正に帯電する。また、容量素子１６の一方の端子と同一ノードである
ワード線１９及びトランジスタ１７のゲート端子は、負に帯電する。なお、この時、トラ
ンジスタ１７は、オフ状態となる。
図４（Ａ）は、第１の移行期間における本実施の形態の半導体装置を示す図である。第
１の移行期間において、電源回路２２が出力する電源電位が低下する。具体的には、電源
回路２２が出力する電源電位が、電源回路１１が出力する電源電位とトランジスタ２１の
しきい値電圧の和よりも小さい電源電位となる。例えば、電源回路１１の出力する電源電
位が−２Ｖであり、且つトランジスタ２１のしきい値電圧が−１Ｖであれば、電源回路２
２が出力する電源電位は、−３Ｖよりも低電位となるようにする。これにより、トランジ
スタ２１がオフ状態となる。そのため、ワード線１９、容量素子１６の一方の端子、及び
トランジスタ１７のゲート端子は、浮遊状態となる。
図４（Ｂ）は、第２の移行期間における本実施の形態の半導体装置を示す図である。第
２の移行期間において、スイッチ３１は、オフ状態となる。この時、トランジスタ２１は
、オフ状態を維持する。そのため、スイッチ３１のスイッチングが、ワード線１９、容量
素子１６の一方の端子、及びトランジスタ１７のゲート端子の電位に与える影響を低減す
ることができる。
図５（Ａ）は、第３の移行期間における本実施の形態の半導体装置を示す図である。第
３の移行期間において、スイッチ３２は、オフ状態となる。これにより、トランジスタ２
１のゲート端子、ソース端子、及びドレイン端子が浮遊状態となる。そのため、トランジ
スタ２１がオン状態となる可能性がある。ただし、電源回路１１とトランジスタ２１のソ
ース端子及びドレイン端子の一方の電気的な接続は遮断されている。これにより、仮にト
ランジスタ２１がオン状態となっても、ワード線１９、容量素子１６の一方の端子及びト
ランジスタ１７のゲート端子の電位に与える影響を低減することができる。
図５（Ｂ）は、書き込み期間における本実施の形態の半導体装置を示す図である。書き
込み期間において、ワード線駆動回路１２は、充電期間において出力する電源電位よりも
高電位である電源電位を出力する。これにより、ワード線１９、容量素子１６の一方の端
子、及びトランジスタ１７のゲート端子の電位が、容量素子１６の他方の端子との容量結
合によって上昇する。この時、トランジスタ１７は、オン状態となる。
本実施の形態の半導体装置は、実施の形態１及び２に示した半導体装置が有する効果を
有する。さらに、本実施の形態の半導体装置では、実施の形態２に示した半導体装置にス
イッチ３１、３２を付加した半導体装置である。本実施の形態の半導体装置は、スイッチ
３１、３２を上述したように制御することで、容量素子１６の一方の端子及びトランジス
タ１７のゲート端子の電位の変動を低減することが可能である。そのため、本実施の形態
の半導体装置は、記憶素子１５における信号の入力及び保持を、実施の形態１又は２に示
した半導体装置よりも正確に行うことが可能である。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態４）
本実施の形態では、記憶装置を有する半導体装置の一例について図６を参照して説明す
る。具体的には、実施の形態１〜３に示した半導体装置が有する記憶素子の一例について
図６を参照して説明する。
図６（Ａ）は、記憶素子１５の構成の一例を示す図である。記憶素子１５は、トランジ
スタ１７と、信号保持部１８とを有する。さらに、信号保持部１８は、ゲート端子がトラ
ンジスタ１７のソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及び
ドレイン端子の一方が接地されたトランジスタ６１と、一方の端子がトランジスタ１７の
ソース端子及びドレイン端子の他方に電気的に接続され、他方の端子が接地された容量素
子６２と、ゲート端子が制御端子に電気的に接続され、ソース端子及びドレイン端子の一
方がトランジスタ６１のソース端子及びドレイン端子の他方に電気的に接続され、ソース
端子及びドレイン端子の他方が出力端子に電気的に接続されたトランジスタ６３とを有す
る。
図６（Ａ）に示す記憶素子１５では、実施の形態１〜３において説明したように、書き
込み期間において、トランジスタ１７がオン状態となり、信号が信号保持部１８に入力さ
れる。具体的には、当該信号が、トランジスタ６１のゲート端子及び容量素子６２の一方
の端子に入力される。なお、当該信号は、２値の信号（トランジスタ６１のしきい値電圧
よりも高い電位、及びトランジスタ６１のしきい値電圧よりも低い電位によって構成され
る信号）である。すなわち、当該信号が２値のいずれであるかによって、トランジスタ６
１の状態（オン状態又はオフ状態）が決まる。
図６（Ａ）に示す記憶素子１５から信号の読み出しを行う読み出し期間において、制御
端子からトランジスタ６３のゲート端子に高電位の信号が入力され、トランジスタ６３が
オン状態となる。この時、トランジスタ６１を抵抗器の一つとする分圧回路を構成するこ
とによって、記憶素子１５において保持される信号を判別することができる。具体的には
、当該分圧回路の出力信号は、トランジスタ６１がオン状態であれば低電位となり、トラ
ンジスタ６１がオフ状態であれば高電位となる。当該出力信号を判別することにより、記
憶素子１５に保持される信号を判別することができる。
図６（Ｂ）は、記憶素子１５の構成の一例を示す図である。記憶素子１５は、トランジ
スタ１７と、信号保持部１８とを有する。さらに、信号保持部１８は、一方の端子がトラ
ンジスタ１７のソース端子及びドレイン端子の他方に電気的に接続され、他方の端子が接
地された容量素子６４を有する。なお、トランジスタ１７のソース端子及びドレイン端子
の一方は、記憶素子１５の入出力端子として機能する。
図６（Ｂ）に示す記憶素子１５では、実施の形態１〜３において説明したように、書き
込み期間において、トランジスタ１７がオン状態となり、信号が信号保持部１８に入力さ
れる。具体的には、当該信号が、容量素子６４の一方の端子に入力される。
図６（Ｂ）に示す記憶素子１５から信号の読み出しを行う読み出し期間において、書き
込み期間と同様にトランジスタ１７がオン状態となる。この時、容量素子６４が保持する
信号がトランジスタ１７のソース端子及びドレイン端子の一方の端子から出力される。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態５）
本実施の形態では、記憶装置を有する半導体装置の一例について図７〜９を参照して説
明する。具体的には、複数の記憶素子を有する半導体装置の一例について図７〜９を参照
して説明する。
図７は、本実施の形態の半導体装置の構成を示す図である。図７に示す半導体装置は、
マトリクス状に配列された複数の記憶素子１５と、マトリクス状に配列した複数の記憶素
子１５のうち、ある行に配列された複数の記憶素子１５が有するトランジスタ１７のゲー
ト端子に電気的に接続する複数のワード線７１と、マトリクス状に配列された複数の記憶
素子１５のうち、ある列に配列した複数の記憶素子１５が有するトランジスタ１７のソー
ス端子及びドレイン端子の一方に電気的に接続する複数のビット線７２とを有する。なお
、複数のワード線７１の各々の電位は、電源回路１１、ワード線駆動回路１２、スイッチ
１４、容量素子１６によって制御される。また、複数のビット線７２の各々にはビット線
駆動回路１３から信号が入力される。
本実施の形態の半導体装置は、実施の形態１で説明したように動作することで、各記憶
素子１５が有するトランジスタ１７がデプレッション型トランジスタであったとしても、
トランジスタ１７のスイッチングを容易に制御することができる。その結果、記憶素子１
５における信号の入力及び保持を正確に行うことができる。以下では、本実施の形態の半
導体装置が有する複数の記憶素子１５の具体的な構成及び読み出し期間における動作につ
いて説明する。
図８は、複数の記憶素子１５の構成の一例を示す図である。記憶素子１５は、トランジ
スタ１７と、信号保持部１８とを有する。さらに、信号保持部１８は、ゲート端子がトラ
ンジスタ１７のソース端子及びドレイン端子の他方に電気的に接続されたトランジスタ８
１と、一方の端子がトランジスタ１７のソース端子及びドレイン端子の他方並びにトラン
ジスタ８１のゲート端子に電気的に接続された容量素子８２とを有する。加えて、記憶素
子１５が有するトランジスタ８１のソース端子及びドレイン端子の一方は、列方向に隣接
する記憶素子１５が有するトランジスタ８１のソース端子及びドレイン端子の他方に電気
的に接続する。なお、同じ列に配列された記憶素子１５において、一端に位置する記憶素
子１５が有するトランジスタ８１のソース端子及びドレイン端子の一方は、接地され、他
端に位置する記憶素子１５が有するトランジスタ８１のソース端子及びドレイン端子の他
方は、出力端子に電気的に接続される。また、複数の記憶素子１５が有する容量素子８２
の他方の端子は、それぞれ制御端子に電気的に接続される。
図８に示す複数の記憶素子１５の各々では、実施の形態１において説明したように、書
き込み期間において、トランジスタ１７がオン状態となり、信号が信号保持部１８に入力
される。具体的には、当該信号が、トランジスタ８１のゲート端子及び容量素子８２の一
方の端子に入力される。なお、当該信号は、２値の信号（トランジスタ８１のしきい値電
圧よりも高い電位、及びトランジスタ８１のしきい値電圧よりも低い電位によって構成さ
れる信号）である。すなわち、当該信号が２値のいずれであるかによって、トランジスタ
８１の状態（オン状態又はオフ状態）が決まる。
次いで、図８に示す複数の記憶素子１５のうち選択された一つの記憶素子１５から信号
の読み出しを行う読み出し期間における動作について述べる。
まず、選択された一つの記憶素子１５が有するトランジスタ８１のソース端子及びドレ
イン端子の一方に接地電位を与え、且つソース端子及びドレイン端子の他方を出力端子に
電気的に接続させる。すなわち、列方向に配列された複数の記憶素子１５のうち、選択さ
れた一つの記憶素子１５以外の全ての記憶素子１５が有するトランジスタ８１をオン状態
とする。具体的には、複数の記憶素子１５が有する容量素子８２の他方の端子に制御端子
から高電位を入力する。これにより、容量素子８２の一方の端子及びトランジスタ８１の
ゲート端子の電位が、容量結合によって上昇する。ここで、当該電位をトランジスタ８１
のしきい値電圧よりも高電位とすることで、トランジスタ８１をオン状態とすることがで
きる。この時、選択された一つの記憶素子１５が有するトランジスタ８１を抵抗器の一つ
とする分圧回路を構成することによって、記憶素子１５において保持される信号を判別す
ることができる。具体的には、当該分圧回路の出力信号が、選択された一つの記憶素子１
５が有するトランジスタ８１がオン状態であれば低電位となり、選択された一つの記憶素
子１５が有するトランジスタ８１がオフ状態であれば高電位となる。当該出力信号を判別
することにより、選択された一つの記憶素子１５に保持される信号を判別することができ
る。
図９は、複数の記憶素子１５の構成の一例を示す図である。記憶素子１５は、トランジ
スタ１７と、信号保持部１８とを有する。さらに、信号保持部１８は、ゲート端子がトラ
ンジスタ１７のソース端子及びドレイン端子の他方に電気的に接続されたトランジスタ９
１と、一方の端子がトランジスタ１７のソース端子及びドレイン端子の他方に電気的に接
続され、他方の端子が読み出しワード線９３に電気的に接続された容量素子９２とを有す
る。なお、読み出しワード線９３の各々は、ある行に配列された全ての記憶素子１５が有
する容量素子９２の他方の端子に電気的に接続される。加えて、ある列に配列された全て
の記憶素子１５が有するトランジスタ９１のソース端子及びドレイン端子の一方は、接地
され、ソース端子及びドレイン端子の他方は、特定の出力端子に電気的に接続される。
図９に示す複数の記憶素子１５の各々では、実施の形態１において説明したように、書
き込み期間において、トランジスタ１７がオン状態となり、信号が信号保持部１８に入力
される。具体的には、当該信号が、トランジスタ９１のゲート端子及び容量素子９２の一
方の端子に入力される。なお、当該信号は、２値の信号（トランジスタ９１のしきい値電
圧よりも高い電位、及びトランジスタ９１のしきい値電圧よりも低い電位によって構成さ
れる信号）である。すなわち、当該信号が２値のいずれであるかによって、トランジスタ
９１の状態（オン状態又はオフ状態）が決まる。
以下に、図９に示す複数の記憶素子１５のうち選択された一つの記憶素子１５から信号
の読み出しを行う読み出し期間における動作について述べる。
まず、出力端子が、選択された一つの記憶素子１５以外の複数の記憶素子１５を介して
接地されないようにする。すなわち、列方向に配列された複数の記憶素子１５のうち、選
択された一つの記憶素子１５以外の全ての記憶素子１５が有するトランジスタ９１をオフ
状態とする。具体的には、複数の記憶素子１５が有する容量素子９２の他方の端子に読み
出しワード線９３から低電位を入力する。これにより、容量素子９２の一方の端子及びト
ランジスタ９１のゲート端子の電位が、容量結合によって低下する。ここで、当該電位を
トランジスタ９１のしきい値電圧よりも低電位とすることで、選択された一つの記憶素子
１５と同じ列に配列された全ての記憶素子１５が有するトランジスタ９１をオフ状態とす
ることができる。この時、選択された一つの記憶素子１５が有するトランジスタ９１を抵
抗器の一つとする分圧回路を構成することによって、記憶素子１５において保持される信
号を判別することができる。具体的には、当該分圧回路の出力信号が、トランジスタ９１
がオン状態であれば低電位となり、トランジスタ９１がオフ状態であれば高電位となる。
当該出力信号を判別することにより、選択された一つの記憶素子１５に保持される信号を
判別することができる。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態６）
本実施の形態では、実施の形態１〜５に示した半導体装置が有するトランジスタの一例
について説明する。具体的には、半導体材料を含む基板を用いて形成されるトランジスタ
及び酸化物半導体を用いて形成されるトランジスタを有する半導体装置の一例について示
す。
＜構成例＞
本実施の形態の半導体装置の断面図を図１０に示す。
図１０に示すトランジスタ１６０は、半導体材料を含む基板１００に設けられたチャネ
ル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた一対の不純物領域
１１４ａ、１１４ｂ及び一対の高濃度不純物領域１２０ａ、１２０ｂ（これらをあわせて
単に不純物領域とも呼ぶ）と、チャネル形成領域１１６上に設けられたゲート絶縁層１０
８ａと、ゲート絶縁層１０８ａ上に設けられたゲート電極層１１０ａと、不純物領域１１
４ａと電気的に接続するソース電極層１３０ａと、不純物領域１１４ｂと電気的に接続す
るドレイン電極層１３０ｂとを有する。
なお、ゲート電極層１１０ａの側面にはサイドウォール絶縁層１１８が設けられている
。また、半導体材料を含む基板１００のサイドウォール絶縁層１１８と重ならない領域に
は、一対の高濃度不純物領域１２０ａ、１２０ｂを有し、一対の高濃度不純物領域１２０
ａ、１２０ｂ上には一対の金属化合物領域１２４ａ、１２４ｂが存在する。また、基板１
００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、ト
ランジスタ１６０を覆うように、層間絶縁層１２６および層間絶縁層１２８が設けられて
いる。ソース電極層１３０ａ、ドレイン電極層１３０ｂは、層間絶縁層１２６および層間
絶縁層１２８に形成された開口を通じて、一対の金属化合物領域１２４ａ、１２４ｂの一
方と電気的に接続されている。つまり、ソース電極層１３０ａは、金属化合物領域１２４
ａを介して高濃度不純物領域１２０ａおよび不純物領域１１４ａと電気的に接続され、ド
レイン電極層１３０ｂは、金属化合物領域１２４ｂを介して高濃度不純物領域１２０ｂお
よび不純物領域１１４ｂと電気的に接続されている。
また、後述するトランジスタ１６４の下層には、ゲート絶縁層１０８ａと同一材料から
なる絶縁層１０８ｂ、ゲート電極層１１０ａと同一材料からなる電極層１１０ｂ、並びに
ソース電極層１３０ａ及びドレイン電極層１３０ｂと同一材料からなる電極層１３０ｃが
設けられている。
図１０に示すトランジスタ１６４は、層間絶縁層１２８上に設けられたゲート電極層１
３６ｄと、ゲート電極層１３６ｄ上に設けられたゲート絶縁層１３８と、ゲート絶縁層１
３８上に設けられた酸化物半導体層１４０と、酸化物半導体層１４０上に設けられ、酸化
物半導体層１４０と電気的に接続されているソース電極層１４２ａと、ドレイン電極層１
４２ｂとを有する。
ここで、ゲート電極層１３６ｄは、層間絶縁層１２８上に形成された絶縁層１３２に、
埋め込むように設けられている。また、ゲート電極層１３６ｄと同様に、トランジスタ１
６０が有する、ソース電極層１３０ａに接する電極層１３６ａ及びドレイン電極層１３０
ｂに接する電極層１３６ｂが形成されている。また、電極層１３０ｃに接する電極層１３
６ｃが形成されている。
また、トランジスタ１６４の上には、酸化物半導体層１４０の一部と接するように、保
護絶縁層１４４が設けられており、保護絶縁層１４４上には層間絶縁層１４６が設けられ
ている。ここで、保護絶縁層１４４および層間絶縁層１４６には、ソース電極層１４２ａ
及びドレイン電極層１４２ｂにまで達する開口が設けられており、当該開口を通じて、ソ
ース電極層１４２ａに接する電極層１５０ｄ、ドレイン電極層１４２ｂに接する電極層１
５０ｅが形成されている。また、電極層１５０ｄ、電極層１５０ｅと同様に、ゲート絶縁
層１３８、保護絶縁層１４４、層間絶縁層１４６に設けられた開口を通じて、電極層１３
６ａに接する電極層１５０ａ、電極層１３６ｂに接する電極層１５０ｂ、及び電極層１３
６ｃに接する電極層１５０ｃが形成されている。
ここで、酸化物半導体層１４０は水素などの不純物が十分に除去され、高純度化されて
いる。具体的には、酸化物半導体層１４０の水素濃度は５×１０１９（ａｔｏｍｓ／ｃｍ
３）以下である。なお、酸化物半導体層１４０の水素濃度は、５×１０１８（ａｔｏｍｓ
／ｃｍ３）以下であることが望ましく、５×１０１７（ａｔｏｍｓ／ｃｍ３）以下である
ことがより望ましい。水素濃度が十分に低減されて高純度化された酸化物半導体層１４０
を用いることで、極めて優れたオフ電流特性のトランジスタ１６４を得ることができる。
例えば、ドレイン電圧Ｖｄが＋１Ｖまたは＋１０Ｖの場合、リーク電流は１×１０−１３
［Ａ］以下となる。このように、水素濃度が十分に低減されて高純度化された酸化物半導
体層１４０を適用することで、トランジスタ１６４のリーク電流を低減することができる
。なお、上述の酸化物半導体層１４０中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ
：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定したもの
である。
また、層間絶縁層１４６上には絶縁層１５２が設けられており、絶縁層１５２に埋め込
まれるように、電極層１５４ａ、電極層１５４ｂ、電極層１５４ｃ、電極層１５４ｄが設
けられている。なお、電極層１５４ａは電極層１５０ａと接しており、電極層１５４ｂは
電極層１５０ｂと接しており、電極層１５４ｃは電極層１５０ｃおよび電極層１５０ｄと
接しており、電極層１５４ｄは電極層１５０ｅと接している。
本実施の形態で示すトランジスタ１６０が有するソース電極層１３０ａは、上層領域に
設けられた電極層１３６ａ、電極層１５０ａ、及び電極層１５４ａに電気的に接続してい
る。そのため、トランジスタ１６０のソース電極層１３０ａは、これらの導電層を適宜形
成することにより、上層領域に設けられたトランジスタ１６４が有する電極層のいずれか
と電気的に接続させることが可能である。また、トランジスタ１６０が有するドレイン電
極層１３０ｂについても同様に、上層領域に設けられたトランジスタ１６４が有する電極
層のいずれかと電気的に接続させることが可能である。なお、図１０には図示していない
が、トランジスタ１６０が有するゲート電極層１１０ａが、上層領域に設けられた電極層
を介して、トランジスタ１６４が有する電極層のいずれかと電気的に接続する構成にする
こともできる。
同様に、本実施の形態で示すトランジスタ１６４が有するソース電極層１４２ａは、下
層領域に設けられた電極層１３０ｃ及び電極層１１０ｂに電気的に接続している。そのた
め、トランジスタ１６４のソース電極層１４２ａは、これらの導電層を適宜形成すること
により、下層領域に設けられたトランジスタ１６０のゲート電極層１１０ａ、ソース電極
層１３０ａ、又はドレイン電極層１３０ｂと電気的に接続させることが可能である。なお
、図１０には図示していないが、トランジスタ１６４が有するゲート電極層１３６ｄ又は
ドレイン電極層１４２ｂが、下層領域に設けられた電極層を介して、トランジスタ１６０
が有する電極層のいずれかと電気的に接続する構成にすることもできる。
上述したトランジスタ１６０及びトランジスタ１６４を適宜設けることによって、実施
の形態１〜５に示した半導体装置が有するトランジスタを構成することができる。なお、
実施の形態１〜５に示した半導体装置が有するトランジスタ１７（図１参照）、及び実施
の形態２、３に示した半導体装置が有するトランジスタ２１（図２参照）としては、酸化
物半導体を具備するトランジスタ１６４を適用することが好ましい。トランジスタ１６４
は、トランジスタ１６０よりもリーク電流が少ない。そのため、トランジスタ１７、２１
としてトランジスタ１６４を適用することで、記憶素子１５における信号の保持をより長
期間に渡って正確に行うことが可能となる。
＜作製工程例＞
次に、トランジスタ１６０及びトランジスタ１６４の作製方法の一例について説明する
。以下では、はじめにトランジスタ１６０の作製方法について図１１を参照しながら説明
し、その後、トランジスタ１６４の作製方法について図１２および図１３を参照しながら
説明する。
まず、半導体材料を含む基板１００を用意する（図１１（Ａ）参照）。半導体材料を含
む基板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することが
できる。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場
合の一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコ
ン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリ
コン以外の材料からなる半導体層が設けられた構成の基板をも含むこととする。つまり、
「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基
板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成も含ま
れるものとする。
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成
する（図１１（Ａ）参照）。保護層１０２としては、例えば、酸化シリコンや窒化シリコ
ン、窒化酸化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の
前後において、半導体装置のしきい値電圧を制御するために、ｎ型の導電性を付与する不
純物元素やｐ型の導電性を付与する不純物元素を基板１００に添加してもよい。半導体が
シリコンの場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用
いることができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アル
ミニウム、ガリウムなどを用いることができる。
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われて
いない領域（露出している領域）の基板１００の一部を除去する。これにより分離された
半導体領域１０４が形成される（図１１（Ｂ）参照）。当該エッチングには、ドライエッ
チングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガス
やエッチング液については被エッチング材料に応じて適宜選択することができる。
次に、半導体領域１０４を覆うように絶縁層を形成し、半導体領域１０４に重畳する領
域の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図１１（Ｂ）
参照）。当該絶縁層は、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて形
成される。絶縁層の除去方法としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ）などの研磨処理やエッチング処理などがあるが、そのいずれを
用いても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁層１０６の形成
後には、上記保護層１０２を除去する。
次に、半導体領域１０４上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成
する。
絶縁層は後のゲート絶縁層となるものであり、ＣＶＤ法やスパッタリング法等を用いて
得られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミ
ニウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度
プラズマ処理や熱酸化処理によって、半導体領域１０４の表面を酸化、窒化することによ
り、上記絶縁層を形成してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、
Ｘｅなどの希ガスと、酸素、酸化窒素、アンモニア、窒素などとの混合ガスを用いて行う
ことができる。また、絶縁層の厚さは特に限定されないが、例えば、１ｎｍ以上１００ｎ
ｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材
料を用いて形成することができる。また、導電材料を含む多結晶シリコンなどの半導体材
料を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、
ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる
。なお、本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例
について示すものとする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０
８ａ、ゲート電極層１１０ａを形成する（図１１（Ｃ）参照）。
次に、ゲート電極層１１０ａを覆う絶縁層１１２を形成する（図１１（Ｃ）参照）。そ
して、半導体領域１０４に硼素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）などを添加して、浅い
接合深さの一対の不純物領域１１４ａ、１１４ｂを形成する（図１１（Ｃ）参照）。なお
、一対の不純物領域１１４ａ、１１４ｂの形成により、半導体領域１０４のゲート絶縁層
１０８ａ下部には、チャネル形成領域１１６が形成される（図１１（Ｃ）参照）。ここで
、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化され
る場合には、その濃度を高くすることが望ましい。また、ここでは、絶縁層１１２を形成
した後に一対の不純物領域１１４ａ、１１４ｂを形成する工程を採用しているが、一対の
不純物領域１１４ａ、１１４ｂを形成した後に絶縁層１１２を形成する工程としても良い
。
次に、サイドウォール絶縁層１１８を形成する（図１１（Ｄ）参照）。サイドウォール
絶縁層１１８は、絶縁層１１２を覆うように絶縁層を形成した後に、当該絶縁層に異方性
の高いエッチング処理を適用することで、自己整合的に形成することができる。また、こ
の際に、絶縁層１１２を部分的にエッチングして、ゲート電極層１１０ａの上面と、一対
の不純物領域１１４ａ、１１４ｂの上面を露出させると良い。
次に、ゲート電極層１１０ａ、一対の不純物領域１１４ａ、１１４ｂ、サイドウォール
絶縁層１１８等を覆うように、絶縁層を形成する。そして、一対の不純物領域１１４ａ、
１１４ｂの一部に対して硼素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）などを添加して、一対の
高濃度不純物領域１２０ａ、１２０ｂを形成する（図１１（Ｅ）参照）。その後、上記絶
縁層を除去し、ゲート電極層１１０ａ、サイドウォール絶縁層１１８、一対の高濃度不純
物領域１２０ａ、１２０ｂ等を覆うように金属層１２２を形成する（図１１（Ｅ）参照）
。金属層１２２は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法
を用いて形成することができる。金属層１２２は、半導体領域１０４を構成する半導体材
料と反応して低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。この
ような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバル
ト、白金等がある。
次に、熱処理を施して、金属層１２２と半導体材料とを反応させる。これにより、一対
の高濃度不純物領域１２０ａ、１２０ｂに接する一対の金属化合物領域１２４ａ、１２４
ｂが形成される（図１１（Ｆ）参照）。なお、ゲート電極層１１０ａとして多結晶シリコ
ンなどを用いる場合には、ゲート電極層１１０ａの金属層１２２と接触する部分にも、金
属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることがで
きる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反
応の制御性を向上させるためには、ごく短時間の熱処理が実現できる方法を用いることが
望ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成さ
れるものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成する
ことで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、一対の金
属化合物領域１２４ａ、１２４ｂを形成した後には、金属層１２２は除去する。
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１２６、層間絶縁
層１２８を形成する（図１１（Ｇ）参照）。層間絶縁層１２６や層間絶縁層１２８は、酸
化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸
化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。また、ポリイミ
ド、アクリル等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、層
間絶縁層１２６や層間絶縁層１２８の二層構造としているが、層間絶縁層の構成はこれに
限定されない。層間絶縁層１２８の形成後には、その表面を、ＣＭＰやエッチング処理な
どによって平坦化しておくことが望ましい。
その後、上記層間絶縁層に、一対の金属化合物領域１２４ａ、１２４ｂにまで達する開
口を形成し、当該開口に、ソース電極層１３０ａ、ドレイン電極層１３０ｂを形成する（
図１１（Ｈ）参照）。ソース電極層１３０ａ及びドレイン電極層１３０ｂは、例えば、開
口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成した後、エッチング処理や
ＣＭＰといった方法を用いて、上記導電層の一部を除去することにより形成することがで
きる。
なお、ソース電極層１３０ａ及びドレイン電極層１３０ｂを形成する際には、その表面
が平坦になるように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化
チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する場合には
、その後のＣＭＰによって、不要なタングステン、チタン、窒化チタンなどを除去すると
共に、その表面の平坦性を向上させることができる。このように、ソース電極層１３０ａ
及びドレイン電極層１３０ｂを含む表面を平坦化することにより、後の工程において、良
好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
なお、ここでは、一対の金属化合物領域１２４ａ、１２４ｂと接触するソース電極層１
３０ａ及びドレイン電極層１３０ｂのみを示しているが、この工程において、配線として
機能する電極層（例えば、図１０における電極層１３０ｃ）などをあわせて形成すること
ができる。ソース電極層１３０ａ及びドレイン電極層１３０ｂとして用いることができる
材料について特に限定はなく、各種導電材料を用いることができる。例えば、モリブデン
、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウ
ムなどの導電性材料を用いることができる。
以上により、半導体材料を含む基板１００を用いたトランジスタ１６０が形成される。
なお、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造
として、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、
高度に集積化した回路を提供することができる。
次に、図１２および図１３を用いて、層間絶縁層１２８上にトランジスタ１６４を作製
する工程について説明する。なお、図１２および図１３は、層間絶縁層１２８上の各種電
極層や、トランジスタ１６４などの作製工程を示すものであるから、トランジスタ１６４
の下部に存在するトランジスタ１６０等については省略している。
まず、層間絶縁層１２８、ソース電極層１３０ａ、ドレイン電極層１３０ｂ、電極層１
３０ｃ上に絶縁層１３２を形成する（図１２（Ａ）参照）。絶縁層１３２はＰＶＤ法やＣ
ＶＤ法などを用いて形成することができる。また、酸化シリコン、窒化酸化シリコン、窒
化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む
材料を用いて形成することができる。
次に、絶縁層１３２に対し、ソース電極層１３０ａ、ドレイン電極層１３０ｂ、および
電極層１３０ｃにまで達する開口を形成する。この際、後にゲート電極層１３６ｄが形成
される領域にも併せて開口を形成する。そして、上記開口に埋め込むように、導電層１３
４を形成する（図１２（Ｂ）参照）。上記開口はマスクを用いたエッチングなどの方法で
形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって形
成することが可能である。エッチングとしてはウェットエッチング、ドライエッチングの
いずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適
である。導電層１３４の形成は、ＰＶＤ法やＣＶＤ法などの成膜法を用いて行うことがで
きる。導電層１３４の形成に用いることができる材料としては、モリブデン、チタン、ク
ロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電
性材料や、これらの合金、化合物（例えば窒化物）などが挙げられる。
より具体的には、例えば、ＰＶＤ法により開口を含む領域にチタン膜を薄く形成し、Ｃ
ＶＤ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を
形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、
界面の酸化膜を還元し、下部電極層（ここでは、ソース電極層１３０ａ、ドレイン電極層
１３０ｂ、電極層１３０ｃなど）との接触抵抗を低減させる機能を有する。また、その後
に形成される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、
チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成して
もよい。
導電層１３４を形成した後には、エッチング処理やＣＭＰといった方法を用いて導電層
１３４の一部を除去し、絶縁層１３２を露出させて、電極層１３６ａ、電極層１３６ｂ、
電極層１３６ｃ、ゲート電極層１３６ｄを形成する（図１２（Ｃ）参照）。なお、上記導
電層１３４の一部を除去して電極層１３６ａ、電極層１３６ｂ、電極層１３６ｃ、ゲート
電極層１３６ｄを形成する際には、表面が平坦になるように加工することが望ましい。こ
のように、絶縁層１３２、電極層１３６ａ、電極層１３６ｂ、電極層１３６ｃ、ゲート電
極層１３６ｄの表面を平坦化することにより、後の工程において、良好な電極、配線、絶
縁層、半導体層などを形成することが可能となる。
次に、絶縁層１３２、電極層１３６ａ、電極層１３６ｂ、電極層１３６ｃ、ゲート電極
層１３６ｄを覆うように、ゲート絶縁層１３８を形成する（図１２（Ｄ）参照）。ゲート
絶縁層１３８は、ＣＶＤ法やスパッタリング法等を用いて形成することができる。また、
ゲート絶縁層１３８は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミ
ニウム、酸化ハフニウム、酸化タンタルなどを含むように形成するのが好適である。なお
、ゲート絶縁層１３８は、単層構造としても良いし、積層構造としても良い。例えば、原
料ガスとして、シラン（ＳｉＨ４）、酸素、窒素を用いたプラズマＣＶＤ法により、酸化
窒化珪素でなるゲート絶縁層１３８を形成することができる。ゲート絶縁層１３８の厚さ
は特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。積層
構造の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１
のゲート絶縁層上の膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とすると
好適である。
なお、不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体（
高純度化された酸化物半導体）は、界面準位や界面電荷に対して極めて敏感であるため、
このような酸化物半導体を酸化物半導体層に用いる場合には、ゲート絶縁層との界面は重
要である。つまり、高純度化された酸化物半導体層に接するゲート絶縁層１３８には、高
品質化が要求されることになる。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法は、緻密で絶縁耐圧
の高い高品質なゲート絶縁層１３８を形成できる点で好適である。高純度化された酸化物
半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を
良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、高純度化され
た酸化物半導体層を用いる場合であっても、スパッタリング法やプラズマＣＶＤ法など他
の方法を適用することができる。また、形成後の熱処理によって、膜質や界面特性が改質
される絶縁層を適用しても良い。いずれにしても、ゲート絶縁層１３８としての膜質が良
好であると共に、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるも
のを形成すれば良い。
さらに、８５℃、２×１０６（Ｖ／ｃｍ）、１２時間のゲートバイアス・熱ストレス試
験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物
半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断さ
れ、生成された不対結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
これに対して、酸化物半導体の不純物、特に水素や水などを極力排除し、上記のように
ゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジ
スタを得ることが可能である。
次いで、ゲート絶縁層１３８上に、酸化物半導体層を形成し、マスクを用いたエッチン
グなどの方法によって該酸化物半導体層を加工して、島状の酸化物半導体層１４０を形成
する（図１２（Ｅ）参照）。
酸化物半導体層としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ
−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体層、特に非晶質酸化物半導体層を用いるのが好適であ
る。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体タ
ーゲットを用いて、非晶質の酸化物半導体層をスパッタ法により形成することとする。な
お、非晶質の酸化物半導体層中にシリコンを添加することで、その結晶化を抑制すること
ができるから、例えば、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて
酸化物半導体層を形成しても良い。
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、酸
化亜鉛などを主成分とする金属酸化物のターゲットを用いることができる。また、Ｉｎ、
Ｇａ、およびＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比
］）などを用いることもできる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体ター
ゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］、またはＩｎ：Ｇａ：Ｚｎ
＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットなどを用いても良い。酸化物半
導体ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上（例えば９９
．９％）である。充填率の高い酸化物半導体ターゲットを用いることにより、緻密な酸化
物半導体層が形成される。
酸化物半導体層の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、
または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具
体的には、例えば、水素、水、水酸基、水素化物などの不純物が、数ｐｐｍ程度（望まし
くは数ｐｐｂ程度）にまで除去された高純度ガスを用いるのが好適である。
酸化物半導体層の形成の際には、減圧状態に保持された処理室内に基板を保持し、基板
温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加
熱しながら酸化物半導体層を形成することにより、酸化物半導体層に含まれる不純物濃度
を低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理
室内の残留水分を除去しつつ水素および水が除去されたスパッタガスを導入し、金属酸化
物をターゲットとして酸化物半導体層を形成する。処理室内の残留水分を除去するために
は、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポン
プ、チタンサブリメーションポンプを用いることができる。また、排気手段としては、タ
ーボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排
気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ま
しくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で形成した酸化物半導
体層に含まれる不純物の濃度を低減できる。
形成条件としては、例えば、基板とターゲットの間との距離が１００ｍｍ、圧力が０．
６Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素流量比率１００％）雰囲気
、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、ご
みが軽減でき、膜厚分布も均一となるため、好ましい。酸化物半導体層の厚さは、２ｎｍ
以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物
半導体材料により適切な厚さは異なるから、その厚さは用いる材料に応じて適宜選択すれ
ばよい。
なお、酸化物半導体層をスパッタ法により形成する前には、アルゴンガスを導入してプ
ラズマを発生させる逆スパッタを行い、ゲート絶縁層１３８の表面に付着しているゴミを
除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッ
タターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることに
よってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法として
は、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成
する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いて
も良い。
上記酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいず
れを用いても良い。もちろん、両方を組み合わせて用いることもできる。所望の形状にエ
ッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、
エッチング時間、温度等）を適宜設定する。
ドライエッチングに用いるエッチングガスには、例えば、塩素を含むガス（塩素系ガス
、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化
炭素（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス、例えば四
弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタ
ン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（
Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良い。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできる
ように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加され
る電力量、基板側の電極温度等）は適宜設定する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）などのエッチング液を用
いてもよい。
次いで、酸化物半導体層に第１の熱処理を行うことが望ましい。この第１の熱処理によ
って酸化物半導体層の脱水化または脱水素化を行うことができる。第１の熱処理の温度は
、３００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。例えば
、抵抗発熱体などを用いた電気炉に基板を導入し、酸化物半導体層１４０に対して窒素雰
囲気下４５０℃において１時間の熱処理を行う。この間、酸化物半導体層１４０は、大気
に触れることなく、水や水素の再混入が行われないようにする。
なお、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、また
は熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。気体としては、
アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を投入し、数分間加熱した後、当該不活性ガス中から基板を取り出すＧＲＴＡ処理を行
ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、短時間
の熱処理であるため、基板の歪み点を超える温度条件であっても適用が可能となる。
なお、第１の熱処理は、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成
分とする雰囲気であって、水、水素などが含まれない雰囲気で行うことが望ましい。例え
ば、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を
、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわ
ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
第１の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶
化し、微結晶または多結晶となる場合もある。例えば、結晶化率が９０％以上、または８
０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の熱処理の条件、また
は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる
場合もある。
また、非晶質の酸化物半導体（例えば、酸化物半導体層の表面）に微結晶（粒径１ｎｍ
以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層とな
る場合もある。
また、非晶質中に微結晶を配列させることで、酸化物半導体層の電気的特性を変化させ
ることも可能である。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体ターゲットを用い
て酸化物半導体層を形成する場合には、電気的異方性を有するＩｎ２Ｇａ２ＺｎＯ７の結
晶粒が配向した微結晶部を形成することで、酸化物半導体層の電気的特性を変化させるこ
とができる。
より具体的には、例えば、Ｉｎ２Ｇａ２ＺｎＯ７のｃ軸が酸化物半導体層の表面に垂直
な方向をとるように配向させることで、酸化物半導体層の表面に平行な方向の導電性を向
上させ、酸化物半導体層の表面に垂直な方向の絶縁性を向上させることができる。また、
このような微結晶部は、酸化物半導体層中への水や水素などの不純物の侵入を抑制する機
能を有する。
なお、上述の微結晶部を有する酸化物半導体層は、ＧＲＴＡ処理による酸化物半導体層
の表面加熱によって形成することができる。また、Ｚｎの含有量がＩｎまたはＧａの含有
量より小さいスパッタターゲットを用いることで、より好適に形成することが可能である
。
酸化物半導体層１４０に対する第１の熱処理は、島状の酸化物半導体層１４０に加工す
る前の酸化物半導体層に行うこともできる。その場合には、第１の熱処理後に、加熱装置
から基板を取り出し、フォトリソグラフィ工程を行うことになる。
なお、上記熱処理は、酸化物半導体層１４０に対する脱水化、脱水素化の効果があるか
ら、脱水化処理、脱水素化処理などと呼ぶこともできる。このような脱水化処理、脱水素
化処理は、酸化物半導体層の形成後、酸化物半導体層１４０上にソース電極層及びドレイ
ン電極層を積層させた後、又はソース電極層及びドレイン電極層上に保護絶縁層を形成し
た後、などのタイミングにおいて行うことが可能である。また、このような脱水化処理、
脱水素化処理は、一回に限らず複数回行っても良い。
次に、酸化物半導体層１４０に接するように、ソース電極層１４２ａ及びドレイン電極
層１４２ｂを形成する（図１２（Ｆ）参照）。ソース電極層１４２ａ及びドレイン電極層
１４２ｂは、酸化物半導体層１４０を覆うように導電層を形成した後、当該導電層を選択
的にエッチングすることにより形成することができる。
当該導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ
法を用いて形成することができる。また、導電層の材料としては、アルミニウム、クロム
、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素
を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベ
リリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。また、
アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、ス
カンジウムから選ばれた元素を単数、または複数組み合わせた材料を用いてもよい。導電
層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリコン
を含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、
チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
ここで、エッチングに用いるマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒ
Ｆレーザ光を用いるのが好適である。
トランジスタのチャネル長（Ｌ）は、ソース電極層１４２ａの下端部と、ドレイン電極
層１４２ｂの下端部との間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未
満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅ
ｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてマスク形成の露光を行う。超紫外線による露光
は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長
（Ｌ）を１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速
化できる。
なお、導電層のエッチングの際には、酸化物半導体層１４０が除去されないように、そ
れぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング条件に
よっては、当該工程において、酸化物半導体層１４０の一部がエッチングされ、溝部（凹
部）を有する酸化物半導体層となることもある。
また、酸化物半導体層１４０とソース電極層１４２ａの間、又は酸化物半導体層１４０
とドレイン電極層１４２ｂの間に、酸化物導電層を形成してもよい。酸化物導電層と、ソ
ース電極層１４２ａ及びドレイン電極層１４２ｂを形成するための金属層とは、連続して
形成すること（連続成膜）が可能である。酸化物導電層は、ソース領域またはドレイン領
域として機能しうる。このような酸化物導電層を設けることで、ソース領域またはドレイ
ン領域の低抵抗化を図ることができるため、トランジスタの高速動作が実現される。
また、上記マスクの使用数や工程数を削減するため、透過した光が複数の強度となる露
光マスクである多階調マスクによってレジストマスクを形成し、これを用いてエッチング
工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは、複数の厚みを有
する形状（階段状）となり、アッシングによりさらに形状を変形させることができるため
、異なるパターンに加工する複数のエッチング工程に用いることができる。つまり、一枚
の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマ
スクを形成することができる。よって、露光マスク数を削減することができ、対応するフ
ォトリソグラフィ工程も削減できるため、工程の簡略化が図れる。
なお、上述の工程の後には、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処
理を行うのが好ましい。当該プラズマ処理によって、露出している酸化物半導体層の表面
に付着した水などが除去される。また、酸素とアルゴンの混合ガスを用いてプラズマ処理
を行ってもよい。
次に、大気に触れさせることなく、酸化物半導体層１４０の一部に接する保護絶縁層１
４４を形成する（図１２（Ｇ）参照）。
保護絶縁層１４４は、スパッタ法など、保護絶縁層１４４に水、水素等の不純物を混入
させない方法を適宜用いて形成することができる。また、その厚さは、少なくとも１ｎｍ
以上とする。保護絶縁層１４４に用いることができる材料としては、酸化珪素、窒化珪素
、酸化窒化珪素、窒化酸化珪素などがある。また、その構造は、単層構造としても良いし
、積層構造としても良い。保護絶縁層１４４を形成する際の基板温度は、室温以上３００
℃以下とするのが好ましく、雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲
気、または希ガス（代表的にはアルゴン）と酸素の混合雰囲気とするのが好適である。
保護絶縁層１４４に水素が含まれると、その水素の酸化物半導体層１４０への侵入や、
水素による酸化物半導体層１４０中の酸素の引き抜き、などが生じ、酸化物半導体層１４
０のバックチャネル側が低抵抗化してしまい、寄生チャネルが形成されるおそれがある。
よって、保護絶縁層１４４はできるだけ水素を含まないように、形成方法においては水素
を用いないことが重要である。
また、処理室内の残留水分を除去しつつ保護絶縁層１４４を形成することが好ましい。
これは、酸化物半導体層１４０および保護絶縁層１４４に水素、水酸基または水分が含ま
れないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ
２Ｏ）など水素原子を含む化合物等が除去されているため、当該成膜室で形成した保護絶
縁層１４４に含まれる不純物の濃度を低減できる。
保護絶縁層１４４を形成する際に用いるスパッタガスとしては、水素、水、水酸基また
は水素化物などの不純物が、濃度ｐｐｍ程度（望ましくは、濃度ｐｐｂ程度）にまで除去
された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うのが望ましい。例え
ば、窒素雰囲気下で２５０℃、１時間の第２の熱処理を行う。第２の熱処理を行うと、ト
ランジスタの電気的特性のばらつきを軽減することができる。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下の熱処理を行って
もよい。この熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃
以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえ
して行ってもよい。また、この熱処理を、保護絶縁層の形成前に、減圧下で行ってもよい
。減圧下で熱処理を行うと、加熱時間を短縮することができる。なお、当該熱処理は、上
記第２の熱処理に代えて行っても良いし、第２の熱処理の前後などに行っても良い。
次に、保護絶縁層１４４上に、層間絶縁層１４６を形成する（図１３（Ａ）参照）。層
間絶縁層１４６はＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タ
ンタル等の無機絶縁材料を含む材料を用いて形成することができる。層間絶縁層１４６の
形成後には、その表面を、ＣＭＰやエッチングなどの方法によって平坦化しておくことが
望ましい。
次に、層間絶縁層１４６、保護絶縁層１４４、およびゲート絶縁層１３８に対し、電極
層１３６ａ、電極層１３６ｂ、電極層１３６ｃ、ソース電極層１４２ａ、ドレイン電極層
１４２ｂにまで達する開口を形成し、当該開口に埋め込むように導電層１４８を形成する
（図１３（Ｂ）参照）。上記開口はマスクを用いたエッチングなどの方法で形成すること
ができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成することが
可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれを用い
ても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である。導電
層１４８の形成は、ＰＶＤ法やＣＶＤ法などの成膜法を用いて行うことができる。導電層
１４８の形成に用いることができる材料としては、モリブデン、チタン、クロム、タンタ
ル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、こ
れらの合金、化合物（例えば窒化物）などが挙げられる。
具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ
法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成
する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、界面
の酸化膜を還元し、下部電極（ここでは、電極層１３６ａ、電極層１３６ｂ、電極層１３
６ｃ、ソース電極層１４２ａ、ドレイン電極層１４２ｂ）との接触抵抗を低減させる機能
を有する。また、その後の形成される窒化チタンは、導電性材料の拡散を抑制するバリア
機能を備える。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法
により銅膜を形成してもよい。
導電層１４８を形成した後には、エッチングやＣＭＰといった方法を用いて導電層１４
８の一部を除去し、層間絶縁層１４６を露出させて、電極層１５０ａ、電極層１５０ｂ、
電極層１５０ｃ、電極層１５０ｄ、電極層１５０ｅを形成する（図１３（Ｃ）参照）。な
お、上記導電層１４８の一部を除去して電極層１５０ａ、電極層１５０ｂ、電極層１５０
ｃ、電極層１５０ｄ、電極層１５０ｅを形成する際には、表面が平坦になるように加工す
ることが望ましい。このように、層間絶縁層１４６、電極層１５０ａ、電極層１５０ｂ、
電極層１５０ｃ、電極層１５０ｄ、電極層１５０ｅの表面を平坦化することにより、後の
工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
さらに、絶縁層１５２を形成し、絶縁層１５２に、電極層１５０ａ、電極層１５０ｂ、
電極層１５０ｃ、電極層１５０ｄ、電極層１５０ｅにまで達する開口を形成し、当該開口
に埋め込むように導電層を形成した後、エッチングやＣＭＰなどの方法を用いて導電層の
一部を除去し、絶縁層１５２を露出させて、電極層１５４ａ、電極層１５４ｂ、電極層１
５４ｃ、電極層１５４ｄを形成する（図１３（Ｄ）参照）。当該工程は、電極層１５０ａ
等を形成する場合と同様であるから、詳細は省略する。
上述のような方法でトランジスタ１６４を作製した場合、酸化物半導体層１４０の水素
濃度は５×１０１９（ａｔｏｍｓ／ｃｍ３）以下となり、また、トランジスタ１６４のオ
フ電流は１×１０−１３［Ａ］以下となる。
＜変形例＞
図１４乃至図１７には、トランジスタ１６４の構成の変形例を示す。つまり、トランジ
スタ１６０の構成は上記と同様である。
図１４には、酸化物半導体層１４０の下にゲート電極層１３６ｄを有し、ソース電極層
１４２ａ及びドレイン電極層１４２ｂの端面が、酸化物半導体層１４０と下側表面におい
て接する構成のトランジスタ１６４を示す。
図１４に示す構成と図１０に示す構成の大きな相違点として、ソース電極層１４２ａ及
びドレイン電極層１４２ｂと、酸化物半導体層１４０との接続の位置が挙げられる。つま
り、図１０に示す構成では、酸化物半導体層１４０の上側表面において、ソース電極層１
４２ａ及びドレイン電極層１４２ｂと接するのに対して、図１４に示す構成では、酸化物
半導体層１４０の下側表面において、ソース電極層１４２ａ及びドレイン電極層１４２ｂ
と接する。そして、この接触の相違に起因して、その他の電極層、絶縁層などの配置が異
なるものとなっている。なお、各構成要素の詳細は、図１０と同様である。
具体的には、図１４に示すトランジスタ１６４は、層間絶縁層１２８上に設けられたゲ
ート電極層１３６ｄと、ゲート電極層１３６ｄ上に設けられたゲート絶縁層１３８と、ゲ
ート絶縁層１３８上に設けられた、ソース電極層１４２ａ及びドレイン電極層１４２ｂと
、ソース電極層１４２ａ及びドレイン電極層１４２ｂの上側表面に接する酸化物半導体層
１４０と、を有する。また、トランジスタ１６４の上には、酸化物半導体層１４０を覆う
ように、保護絶縁層１４４が設けられている。
図１５には、酸化物半導体層１４０の上にゲート電極層１３６ｄを有するトランジスタ
１６４を示す。ここで、図１５（Ａ）は、ソース電極層１４２ａ及びドレイン電極層１４
２ｂが、酸化物半導体層１４０の下側表面において酸化物半導体層１４０と接する構成の
例を示す図であり、図１５（Ｂ）は、ソース電極層１４２ａ及びドレイン電極層１４２ｂ
が、酸化物半導体層１４０の上側表面において酸化物半導体層１４０と接する構成の例を
示す図である。
図１０又は図１４に示す構成と図１５に示す構成の大きな相違点は、酸化物半導体層１
４０の上にゲート電極層１３６ｄを有する点である。また、図１５（Ａ）に示す構成と図
１５（Ｂ）に示す構成の大きな相違点は、ソース電極層１４２ａ及びドレイン電極層１４
２ｂが、酸化物半導体層１４０の下側表面または上側表面のいずれにおいて接するか、と
いう点である。そして、これらの相違に起因して、その他の電極層、絶縁層などの配置が
異なるものとなっている。なお、各構成要素の詳細は、図１０などと同様である。
具体的には、図１５（Ａ）に示すトランジスタ１６４は、層間絶縁層１２８上に設けら
れたソース電極層１４２ａ及びドレイン電極層１４２ｂと、ソース電極層１４２ａ及びド
レイン電極層１４２ｂの上側表面に接する酸化物半導体層１４０と、酸化物半導体層１４
０上に設けられたゲート絶縁層１３８と、ゲート絶縁層１３８上の酸化物半導体層１４０
と重畳する領域のゲート電極層１３６ｄと、を有する。
また、図１５（Ｂ）に示すトランジスタ１６４は、層間絶縁層１２８上に設けられた酸
化物半導体層１４０と、酸化物半導体層１４０の上側表面に接するように設けられたソー
ス電極層１４２ａ及びドレイン電極層１４２ｂと、酸化物半導体層１４０、ソース電極層
１４２ａ、及びドレイン電極層１４２ｂ上に設けられたゲート絶縁層１３８と、ゲート絶
縁層１３８上の酸化物半導体層１４０と重畳する領域に設けられたゲート電極層１３６ｄ
と、を有する。
なお、図１５に示す構成では、図１０に示す構成などと比較して、構成要素が省略され
る場合がある（例えば、電極層１５０ａや、電極層１５４ａなど）。この場合、作製工程
の簡略化という副次的な効果も得られる。もちろん、図１０などに示す構成においても、
必須ではない構成要素を省略できることはいうまでもない。
図１６には、素子のサイズが比較的大きい場合であって、酸化物半導体層１４０の下に
ゲート電極層１３６ｄを有する構成のトランジスタ１６４を示す。この場合、表面の平坦
性やカバレッジに対する要求は比較的緩やかなものであるから、配線や電極などを絶縁層
中に埋め込むように形成する必要はない。例えば、導電層の形成後にパターニングを行う
ことで、ゲート電極層１３６ｄなどを形成することが可能である。
図１６（Ａ）に示す構成と図１６（Ｂ）に示す構成の大きな相違点は、ソース電極層１
４２ａ及びドレイン電極層１４２ｂが、酸化物半導体層１４０の下側表面または上側表面
のいずれにおいて接するか、という点である。そして、これらの相違に起因して、その他
の電極層、絶縁層などの配置が異なるものとなっている。なお、各構成要素の詳細は、図
７などと同様である。
具体的には、図１６（Ａ）に示すトランジスタ１６４は、層間絶縁層１２８上に設けら
れたゲート電極層１３６ｄと、ゲート電極層１３６ｄ上に設けられたゲート絶縁層１３８
と、ゲート絶縁層１３８上に設けられた、ソース電極層１４２ａ及びドレイン電極層１４
２ｂと、ソース電極層１４２ａ及びドレイン電極層１４２ｂの上側表面に接する酸化物半
導体層１４０と、を有する。
また、図１６（Ｂ）に示すトランジスタ１６４は、層間絶縁層１２８上に設けられたゲ
ート電極層１３６ｄと、ゲート電極層１３６ｄ上に設けられたゲート絶縁層１３８と、ゲ
ート絶縁層１３８上のゲート電極層１３６ｄと重畳する領域に設けられた酸化物半導体層
１４０と、酸化物半導体層１４０の上側表面に接するように設けられたソース電極層１４
２ａ及びドレイン電極層１４２ｂと、を有する。
なお、図１６に示す構成においても、図１０に示す構成などと比較して、構成要素が省
略される場合がある。この場合も、作製工程の簡略化という効果が得られる。
図１７には、素子のサイズが比較的大きい場合であって、酸化物半導体層１４０の上に
ゲート電極層１３６ｄを有する構成のトランジスタ１６４を示す。この場合にも、表面の
平坦性やカバレッジに対する要求は比較的緩やかなものであるから、配線や電極などを絶
縁層中に埋め込むように形成する必要はない。例えば、導電層の形成後にパターニングを
行うことで、ゲート電極層１３６ｄなどを形成することが可能である。
図１７（Ａ）に示す構成と図１７（Ｂ）に示す構成の大きな相違点は、ソース電極層１
４２ａ及びドレイン電極層１４２ｂが、酸化物半導体層１４０の下側表面または上側表面
のいずれにおいて接するか、という点である。そして、これらの相違に起因して、その他
の電極層、絶縁層などの配置が異なるものとなっている。なお、各構成要素の詳細は、図
７などと同様である。
具体的には、図１７（Ａ）に示すトランジスタ１６４は、層間絶縁層１２８上に設けら
れたソース電極層１４２ａ及びドレイン電極層１４２ｂと、ソース電極層１４２ａ及びド
レイン電極層１４２ｂの上側表面に接する酸化物半導体層１４０と、ソース電極層１４２
ａ、ドレイン電極層１４２ｂ、及び酸化物半導体層１４０上に設けられたゲート絶縁層１
３８と、ゲート絶縁層１３８上の酸化物半導体層１４０と重畳する領域に設けられたゲー
ト電極層１３６ｄと、を有する。
また、図１７（Ｂ）に示すトランジスタ１６４は、層間絶縁層１２８上に設けられた酸
化物半導体層１４０と、酸化物半導体層１４０の上側表面に接するように設けられたソー
ス電極層１４２ａ及びドレイン電極層１４２ｂと、ソース電極層１４２ａ、ドレイン電極
層１４２ｂ、及び酸化物半導体層１４０上に設けられたゲート絶縁層１３８と、ゲート絶
縁層１３８上に設けられたゲート電極層１３６ｄと、を有する。なお、ゲート電極層１３
６ｄは、ゲート絶縁層１３８を介して、酸化物半導体層１４０と重畳する領域に設けられ
る。
なお、図１７に示す構成においても、図１０に示す構成などと比較して、構成要素が省
略される場合がある。この場合も、作製工程の簡略化という効果が得られる。
本実施の形態では、トランジスタ１６０上にトランジスタ１６４を積層して形成する例
について説明したが、トランジスタ１６０及びトランジスタの構成はこれに限られるもの
ではない。例えば、同一平面上にＰ型トランジスタ及びＮ型トランジスタを形成すること
ができる。さらに、トランジスタ１６０と、トランジスタ１６４とを重畳して設けても良
い。
上述したトランジスタ１６４を実施の形態１〜５に示した半導体装置が有するトランジ
スタ１７（図１参照）、及び実施の形態２、３に示した半導体装置が有するトランジスタ
２１（図２参照）として適用することが好ましい。トランジスタ１６４は、トランジスタ
１６０よりもリーク電流が少ない。そのため、トランジスタ１７、２１としてトランジス
タ１６４を適用することで、記憶素子１５における信号の保持をより長期間に渡って正確
に行うことが可能となる。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態７）
本実施形態は上記実施の形態に示した記憶装置を有する半導体装置の使用例として、Ｒ
ＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ５００
を示す（図１８参照）。
ＲＦＩＤタグ５００は、アンテナ回路５０１及び信号処理回路５０２を有する。信号処
理回路５０２は、整流回路５０３、電源回路５０４、復調回路５０５、発振回路５０６、
論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、
アンプ５１１、変調回路５１２を有する。メモリ回路５０９は上記実施の形態に示した半
導体装置を有する。
アンテナ回路５０１によって受信された通信信号は復調回路５０５に入力される。受信
される通信信号、すなわちアンテナ回路５０１とリーダ／ライタ間で送受信される信号の
周波数は極超短波帯においては１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどが
あり、それぞれＩＳＯ規格などで規定される。もちろん、アンテナ回路５０１とリーダ／
ライタ間で送受信される信号の周波数はこれに限定されず、例えばサブミリ波である３０
０ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨ
ｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３
００ＭＨｚのいずれの周波数も用いることができる。また、アンテナ回路５０１とリーダ
／ライタ間で送受信される信号は、搬送波を変調した信号である。搬送波の変調方式は、
アナログ変調またはデジタル変調であり、振幅変調、位相変調、周波数変調及びスペクト
ラム拡散のいずれかでよい。好ましくは、振幅変調または周波数変調である。
発振回路５０６から出力された発振信号は、クロック信号として論理回路５０７に供給
される。また、変調された搬送波は、復調回路５０５で復調される。復調後の信号も論理
回路５０７に送られ解析される。論理回路５０７で解析された信号は、メモリコントロー
ル回路５０８に送られる。メモリコントロール回路５０８は、メモリ回路５０９を制御し
、メモリ回路５０９に記憶されたデータを取り出し、論理回路５１０に送る。論理回路５
１０に送られた信号は論理回路５１０でエンコード処理されたのちアンプ５１１で増幅さ
れ、その信号によって変調回路５１２は搬送波に変調をかける。この変調された搬送波に
よりリーダ／ライタがＲＦＩＤタグ５００からの信号を認識する。
整流回路５０３に入った搬送波は整流された後、電源回路５０４に入力される。このよ
うにして得られた電源電圧を電源回路５０４より復調回路５０５、発振回路５０６、論理
回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、アン
プ５１１、変調回路５１２などに供給する。
信号処理回路５０２とアンテナ回路５０１におけるアンテナとの接続については特に限
定されない。例えば、アンテナと信号処理回路５０２をワイヤボンディング接続やバンプ
接続を用いて接続する、またはチップ化した信号処理回路５０２の一面を電極にしてアン
テナに貼り付ける。信号処理回路５０２とアンテナとの貼り付けにはＡＣＦ（ａｎｉｓｏ
ｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ：異方性導電性フィルム）を用いること
ができる。
アンテナは、信号処理回路５０２と共に同じ基板上に積層して設けるか、外付けのアン
テナを用いる。もちろん、信号処理回路の上部もしくは下部にアンテナが設けられる。
整流回路５０３は、アンテナ回路５０１が受信する搬送波により誘導される交流信号を
直流信号に変換する。
ＲＦＩＤタグ５００はバッテリー５６１を有してもよい（図１９参照）。整流回路５０
３から出力される電源電圧が、信号処理回路５０２を動作させるのに十分でないときには
、バッテリー５６１からも信号処理回路５０２を構成する各回路（復調回路５０５、発振
回路５０６、論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理
回路５１０、アンプ５１１、変調回路５１２など）に電源電圧を供給する。
整流回路５０３から出力される電源電圧のうちの余剰分をバッテリー５６１に充電すれ
ば良い。ＲＦＩＤタグにアンテナ回路５０１及び整流回路５０３とは別にさらにアンテナ
回路及び整流回路を設けることにより、無作為に生じている電磁波等からバッテリー５６
１に蓄えるエネルギーを得ることができる。
バッテリーに充電することで連続的に使用できる。バッテリーはシート状に形成された
電池を用いる。例えば、ゲル状電解質を用いるリチウムポリマー電池や、リチウムイオン
電池、リチウム２次電池等を用いると、バッテリーの小型化が可能である。例えば、ニッ
ケル水素電池、ニッケルカドミウム電池、または大容量のコンデンサーなどが挙げられる
。
（実施の形態８）
本実施の形態では、上記の実施の形態に示した半導体装置の使用例について図２０を参
照して説明する。
図２０に示すように、半導体装置の用途は広範囲にわたるが、例えば、紙幣、硬貨、有
価証券類、無記名債券類、証書類（運転免許証や住民票等、図２０（Ａ）参照）、記録媒
体（ＤＶＤソフトやビデオテープ等、図２０（Ｂ）参照）、包装用容器類（包装紙やボト
ル等、図２０（Ｃ）参照）、乗り物類（自転車等、図２０（Ｄ）参照）、身の回り品（鞄
や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶
表示装置、ＥＬ表示装置、テレビジョン受像機、または携帯電話）等の物品、若しくは各
物品に取り付ける荷札（図２０（Ｅ）、図２０（Ｆ）参照）等に設けて使用することがで
きる。
半導体装置１５００は、プリント基板に実装する、表面に貼る、または埋め込むことに
より、物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパ
ッケージであれば当該有機樹脂に埋め込み、各物品に固定される。半導体装置１５００は
、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損
なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に半導
体装置１５００を設けることにより、認証機能を設けることができ、この認証機能を活用
すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食
品類、衣類、生活用品類、または電子機器等に本発明の半導体装置を取り付けることによ
り、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても
、半導体装置１５００を取り付けることにより、盗難などに対するセキュリティを高める
ことができる。
以上のように、上記実施の形態で説明した半導体装置を本実施の形態に挙げた各用途に
用いることにより、情報のやりとりに用いられるデータを正確の値のまま維持することが
できるため、物品の認証性、またはセキュリティを高めることができる。
１０ ビット線
１１ 電源回路
１２ ワード線駆動回路
１３ ビット線駆動回路
１４ スイッチ
１５ 記憶素子
１６ 容量素子
１７ トランジスタ
１８ 信号保持部
１９ ワード線
２１ トランジスタ
２２ 電源回路
３１ スイッチ
３２ スイッチ
６１ トランジスタ
６２ 容量素子
６３ トランジスタ
６４ 容量素子
７１ ワード線
７２ ビット線
８１ トランジスタ
８２ 容量素子
９１ トランジスタ
９２ 容量素子
９３ 読み出しワード線
１００ 基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１０８ａ ゲート絶縁層
１０８ｂ 絶縁層
１１０ａ ゲート電極層
１１０ｂ 電極層
１１２ 絶縁層
１１４ａ 不純物領域
１１４ｂ 不純物領域
１１６ チャネル形成領域
１１８ サイドウォール絶縁層
１２０ａ 高濃度不純物領域
１２０ｂ 高濃度不純物領域
１２２ 金属層
１２４ａ 金属化合物領域
１２４ｂ 金属化合物領域
１２６ 層間絶縁層
１２８ 層間絶縁層
１３０ａ ソース電極層
１３０ｂ ドレイン電極層
１３０ｃ 電極層
１３２ 絶縁層
１３４ 導電層
１３６ａ 電極層
１３６ｂ 電極層
１３６ｃ 電極層
１３６ｄ ゲート電極層
１３８ ゲート絶縁層
１４０ 酸化物半導体層
１４２ａ ソース電極層
１４２ｂ ドレイン電極層
１４４ 保護絶縁層
１４６ 層間絶縁層
１４８ 導電層
１５０ａ 電極層
１５０ｂ 電極層
１５０ｃ 電極層
１５０ｄ 電極層
１５０ｅ 電極層
１５２ 絶縁層
１５４ａ 電極層
１５４ｂ 電極層
１５４ｃ 電極層
１５４ｄ 電極層
１６０ トランジスタ
１６４ トランジスタ
５００ ＲＦＩＤタグ
５０１ アンテナ回路
５０２ 信号処理回路
５０３ 整流回路
５０４ 電源回路
５０５ 復調回路
５０６ 発振回路
５０７ 論理回路
５０８ メモリコントロール回路
５０９ メモリ回路
５１０ 論理回路
５１１ アンプ
５１２ 変調回路
１５００ 半導体装置

Claims (3)

  1. 第１乃至第４のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、第３のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、第４のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、第２の配線に電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方に電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、第３の配線に電気的に接続され、
    前記第１の容量素子は、前記第３のトランジスタのゲートに電気的に接続され、
    前記第２の容量素子は、前記第４のトランジスタのゲートに電気的に接続され、
    前記第１のトランジスタは、第１の酸化物半導体層にチャネル形成領域を有し、
    前記第２のトランジスタは、第２の酸化物半導体層にチャネル形成領域を有し、
    前記第３のトランジスタのチャネル形成領域は、シリコンを含み、
    前記第４のトランジスタのチャネル形成領域は、シリコンを含み、
    前記第３のトランジスタのチャネル形成領域の上方には、前記第３のトランジスタのゲート電極が位置し、
    前記第４のトランジスタのチャネル形成領域の上方には、前記第４のトランジスタのゲート電極が位置し、
    前記第３のトランジスタのゲート電極の上方、及び前記第４のトランジスタのゲート電極の上方には、第１の絶縁層が位置し、
    前記第１の絶縁層の上方には、前記第１の酸化物半導体層及び前記第２の酸化物半導体層が位置する記憶装置。
  2. 請求項１において、
    前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを含む記憶装置。
  3. 請求項１または請求項２において、
    前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、ｃ軸配向した結晶粒を含む記憶装置。
JP2017050857A 2010-02-05 2017-03-16 記憶装置 Expired - Fee Related JP6377792B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010024867 2010-02-05
JP2010024867 2010-02-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016063175A Division JP6114427B2 (ja) 2010-02-05 2016-03-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018139235A Division JP6708707B2 (ja) 2010-02-05 2018-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2017118144A true JP2017118144A (ja) 2017-06-29
JP6377792B2 JP6377792B2 (ja) 2018-08-22

Family

ID=44353602

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011016914A Active JP5616808B2 (ja) 2010-02-05 2011-01-28 半導体装置
JP2014186068A Active JP5913495B2 (ja) 2010-02-05 2014-09-12 半導体装置
JP2016063175A Active JP6114427B2 (ja) 2010-02-05 2016-03-28 半導体装置
JP2017050857A Expired - Fee Related JP6377792B2 (ja) 2010-02-05 2017-03-16 記憶装置
JP2018139235A Active JP6708707B2 (ja) 2010-02-05 2018-07-25 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2011016914A Active JP5616808B2 (ja) 2010-02-05 2011-01-28 半導体装置
JP2014186068A Active JP5913495B2 (ja) 2010-02-05 2014-09-12 半導体装置
JP2016063175A Active JP6114427B2 (ja) 2010-02-05 2016-03-28 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018139235A Active JP6708707B2 (ja) 2010-02-05 2018-07-25 半導体装置

Country Status (6)

Country Link
US (2) US8385105B2 (ja)
JP (5) JP5616808B2 (ja)
KR (2) KR102094131B1 (ja)
CN (2) CN102742001B (ja)
TW (1) TWI525637B (ja)
WO (1) WO2011096262A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352590B1 (ko) * 2009-12-18 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8922236B2 (en) 2010-09-10 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
US8767443B2 (en) 2010-09-22 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI536502B (zh) * 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
JP6091083B2 (ja) 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9257422B2 (en) 2011-12-06 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving signal processing circuit
KR20130092843A (ko) * 2012-02-13 2013-08-21 삼성전자주식회사 빛의 인텐시티를 컨트롤할 수 있는 컨트롤 모듈 미러를 갖는 반사형 포토리소그래피 설비
US8923048B2 (en) 2012-04-13 2014-12-30 Sandisk Technologies Inc. 3D non-volatile storage with transistor decoding structure
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
KR102107591B1 (ko) * 2012-07-18 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자 및 프로그래머블 로직 디바이스
KR20140056986A (ko) 2012-11-02 2014-05-12 삼성전자주식회사 모션 센서 어레이 장치, 상기 모선 센서 어레이를 이용한 거리 센싱 시스템, 및 거리 센싱 방법
JP6223198B2 (ja) * 2013-01-24 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
US9601591B2 (en) 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
US9240420B2 (en) * 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
US9105468B2 (en) 2013-09-06 2015-08-11 Sandisk 3D Llc Vertical bit line wide band gap TFT decoder
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9300292B2 (en) 2014-01-10 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Circuit including transistor
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP2018026421A (ja) 2016-08-09 2018-02-15 株式会社東芝 磁気記憶装置
US10658395B2 (en) 2017-03-24 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2019175471A1 (en) * 2018-03-14 2019-09-19 Emberion Oy Surface mesfet

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JP2000150900A (ja) * 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
JP2001028443A (ja) * 1999-05-13 2001-01-30 Hitachi Ltd 半導体装置およびその製造方法
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838404A (en) * 1973-05-17 1974-09-24 Teletype Corp Random access memory system and cell
US3893146A (en) * 1973-12-26 1975-07-01 Teletype Corp Semiconductor capacitor structure and memory cell, and method of making
US3955181A (en) * 1974-11-19 1976-05-04 Texas Instruments Incorporated Self-refreshing random access memory cell
US4030083A (en) * 1975-04-04 1977-06-14 Bell Telephone Laboratories, Incorporated Self-refreshed capacitor memory cell
US3986180A (en) * 1975-09-22 1976-10-12 International Business Machines Corporation Depletion mode field effect transistor memory system
US4256974A (en) * 1978-09-29 1981-03-17 Rockwell International Corporation Metal oxide semiconductor (MOS) input circuit with hysteresis
JPS5931155B2 (ja) * 1979-10-11 1984-07-31 インターナシヨナルビジネス マシーンズ コーポレーシヨン 感知増幅回路
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
US4401897A (en) * 1981-03-17 1983-08-30 Motorola, Inc. Substrate bias voltage regulator
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62274773A (ja) 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH025290A (ja) * 1988-06-22 1990-01-10 Nec Corp 半導体メモリ
EP0469215B1 (en) * 1990-07-31 1995-11-22 International Business Machines Corporation Method of forming stacked tungsten gate PFET devices and structures resulting therefrom
KR940002859B1 (ko) * 1991-03-14 1994-04-04 삼성전자 주식회사 반도체 메모리장치에서의 워드라인 구동회로
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2894964B2 (ja) 1995-01-18 1999-05-24 日本電気株式会社 半導体集積回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10228773A (ja) * 1997-02-14 1998-08-25 Hitachi Ltd ダイナミック型ｒａｍ
WO1999000846A1 (fr) * 1997-06-27 1999-01-07 Hitachi, Ltd. Dispositif a circuit integre a semi-conducteurs
JPH11176153A (ja) 1997-12-11 1999-07-02 Seiko Epson Corp 半導体集積回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000113683A (ja) * 1998-10-02 2000-04-21 Hitachi Ltd 半導体装置
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3437132B2 (ja) * 1999-09-14 2003-08-18 シャープ株式会社 半導体装置
US6545935B1 (en) * 2000-08-29 2003-04-08 Ibm Corporation Dual-port DRAM architecture system
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004213722A (ja) * 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路装置
JP2004265944A (ja) 2003-02-21 2004-09-24 Handotai Rikougaku Kenkyu Center:Kk 半導体記憶装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7221580B1 (en) * 2003-08-27 2007-05-22 Analog Devices, Inc. Memory gain cell
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1733429A4 (en) 2004-04-09 2008-09-24 Semiconductor Energy Lab LIMITER AND SEMICONDUCTOR DEVICE USING THE SAME
AU2005238300A1 (en) 2004-04-30 2005-11-10 Innate Pharma Compositions and methods for treating proliferative disorders such as NK-type LDGL
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100534216B1 (ko) * 2004-06-18 2005-12-08 삼성전자주식회사 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2005094025A (ja) * 2004-10-15 2005-04-07 Renesas Technology Corp 半導体装置及びトランジスタ
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP4114659B2 (ja) 2004-11-26 2008-07-09 セイコーエプソン株式会社 強誘電体メモリ及びその駆動方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4295253B2 (ja) * 2005-07-06 2009-07-15 富士通マイクロエレクトロニクス株式会社 強誘電体記憶装置
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007122758A (ja) * 2005-10-24 2007-05-17 Sony Corp 半導体メモリ装置およびその読み出し方法
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
KR101027178B1 (ko) * 2005-12-28 2011-04-05 인터내셔널 비지네스 머신즈 코포레이션 전류 소비 감소를 위한 메모리 시스템 및 관련 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4252078B2 (ja) * 2006-09-28 2009-04-08 三洋電機株式会社 光検出装置
KR101240655B1 (ko) * 2006-09-29 2013-03-08 삼성디스플레이 주식회사 표시 장치의 구동 장치
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) * 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080061274A (ko) * 2006-12-27 2008-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나 및 그 안테나를 가지는 반도체 장치
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7612605B2 (en) * 2007-02-12 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bootstrap voltage generating circuits
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7666730B2 (en) * 2007-06-29 2010-02-23 Freescale Semiconductor, Inc. Method for forming a dual metal gate structure
US7602168B2 (en) * 2007-08-31 2009-10-13 Freescale Semiconductor, Inc. Voltage regulator for integrated circuits
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5125569B2 (ja) 2008-02-08 2013-01-23 ソニー株式会社 ブートストラップ回路
JP2010021182A (ja) * 2008-07-08 2010-01-28 Konica Minolta Holdings Inc 薄膜の変換方法及びそれを用いた薄膜トランジスタとその製造方法
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5096250B2 (ja) * 2008-07-18 2012-12-12 出光興産株式会社 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101670695B1 (ko) * 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8384439B2 (en) * 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
JP2012511238A (ja) * 2008-12-05 2012-05-17 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス用のバックプレーン構造
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5518409B2 (ja) * 2009-09-15 2014-06-11 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体記憶装置、及び半導体装置を含む情報処理システム
JP5451281B2 (ja) * 2009-09-16 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル センスアンプ回路及びそれを備えた半導体装置
US8410783B2 (en) * 2009-09-30 2013-04-02 Apple Inc. Detecting an end of life for a battery using a difference between an unloaded battery voltage and a loaded battery voltage
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
KR101861980B1 (ko) 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2887395B1 (en) 2009-11-20 2019-05-08 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN102598266B (zh) * 2009-11-20 2015-04-22 株式会社半导体能源研究所 半导体装置
KR20200096317A (ko) 2009-11-20 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101803254B1 (ko) 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8362557B2 (en) * 2009-12-02 2013-01-29 Fairchild Semiconductor Corporation Stepped-source LDMOS architecture
CN104658598B (zh) 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
WO2011074408A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101777624B1 (ko) 2009-12-25 2017-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103985760B (zh) 2009-12-25 2017-07-18 株式会社半导体能源研究所 半导体装置
KR101762316B1 (ko) 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714184B (zh) 2009-12-28 2016-05-18 株式会社半导体能源研究所 半导体器件
KR102198144B1 (ko) 2009-12-28 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011086871A1 (en) 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101848516B1 (ko) 2010-01-15 2018-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101698537B1 (ko) 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714208B (zh) 2010-01-15 2015-05-20 株式会社半导体能源研究所 半导体装置
KR101791829B1 (ko) 2010-01-20 2017-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 휴대 전자 기기
WO2011089835A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
IN2012DN05920A (ja) 2010-01-20 2015-09-18 Semiconductor Energy Lab
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
KR101800850B1 (ko) 2010-01-29 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013009285A (ja) * 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
KR102026718B1 (ko) * 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
US9208849B2 (en) * 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
JP2014199709A (ja) * 2013-03-14 2014-10-23 株式会社半導体エネルギー研究所 記憶装置、半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JP2000150900A (ja) * 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
JP2001028443A (ja) * 1999-05-13 2001-01-30 Hitachi Ltd 半導体装置およびその製造方法
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス

Also Published As

Publication number Publication date
KR20180132161A (ko) 2018-12-11
US9659653B2 (en) 2017-05-23
TWI525637B (zh) 2016-03-11
JP6114427B2 (ja) 2017-04-12
CN106847816A (zh) 2017-06-13
JP6377792B2 (ja) 2018-08-22
WO2011096262A1 (en) 2011-08-11
JP2011181905A (ja) 2011-09-15
JP6708707B2 (ja) 2020-06-10
CN102742001A (zh) 2012-10-17
JP2016154059A (ja) 2016-08-25
US20130161714A1 (en) 2013-06-27
KR20120123524A (ko) 2012-11-08
KR101926336B1 (ko) 2019-03-07
JP5616808B2 (ja) 2014-10-29
TW201205593A (en) 2012-02-01
JP2018174353A (ja) 2018-11-08
JP5913495B2 (ja) 2016-04-27
US20110194332A1 (en) 2011-08-11
KR102094131B1 (ko) 2020-03-30
CN102742001B (zh) 2017-03-22
JP2015028837A (ja) 2015-02-12
US8385105B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
JP6377792B2 (ja) 記憶装置
JP6570683B2 (ja) 半導体装置の作製方法
JP6093894B2 (ja) 半導体装置
KR101860568B1 (ko) 반도체 장치
US9620186B2 (en) Semiconductor storage device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180725

R150 Certificate of patent or registration of utility model

Ref document number: 6377792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees