JP2016040777A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2016040777A
JP2016040777A JP2015211688A JP2015211688A JP2016040777A JP 2016040777 A JP2016040777 A JP 2016040777A JP 2015211688 A JP2015211688 A JP 2015211688A JP 2015211688 A JP2015211688 A JP 2015211688A JP 2016040777 A JP2016040777 A JP 2016040777A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
film
region
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015211688A
Other languages
English (en)
Other versions
JP6085018B2 (ja
Inventor
村上 智史
Tomohito Murakami
智史 村上
大谷 久
Hisashi Otani
久 大谷
山崎 舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015211688A priority Critical patent/JP6085018B2/ja
Publication of JP2016040777A publication Critical patent/JP2016040777A/ja
Application granted granted Critical
Publication of JP6085018B2 publication Critical patent/JP6085018B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8428Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3031Two-side emission, e.g. transparent OLEDs [TOLED]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80515Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8723Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】本発明では、信頼性の高い表示装置を低いコストで歩留まり良く製造することができる技術を提供することを目的とする。【解決手段】本発明は、画素電極層上にスペーサを形成し、電界発光層形成時のマスクから画素電極層を保護する。また、透水性を有する有機材料を含む層を表示装置の中にシール材で封止し、かつシール材と有機材料を含む層が接しないため、発光素子の水等の汚染物質による劣化を防ぐ事ができる。シール材は表示装置の駆動回路領域の一部に形成されるため表示装置の狭額縁化も達成できる。【選択図】図1

Description

本発明は、表示装置、及び表示装置の作製方法に関する。
EL素子は、一定期間駆動すると、発光輝度、発光の均一性等の発光特性が初期に比
べて著しく劣化するという問題がある。この信頼性の低さは実用化の用途が限られている
要因である。
信頼性を悪化させる要因の一つに、外部からEL素子に侵入する水分や酸素などがあげ
られる。
EL素子の劣化を防ぐ構造を有する表示装置の開発がなされている。また、EL素子の
形成された絶縁体の上にシール材を形成し、シール材を用いてカバー材およびシール材で
囲まれた密閉空間を樹脂などから成る充填材で充填し、外部から遮断する方法もある(例
えば、特許文献1参照。)。
特開2001-203076号公報
本発明では、工程、装置を複雑化することなく、高い信頼性や優れた電気特性を有す
る表示装置を低いコストで歩留まり良く製造することができる技術を提供することを目的
とする。
本発明は、コンタクトにおける開口の段差を絶縁層によって被覆し、段差を軽減し、
なだらかな形状に加工する。その絶縁層に接して配線等は形成されるため、配線の被覆性
が向上する。また、透水性を有する(水分を透過し得る)有機材料を含む層を表示装置の
中にシール材で封止し、かつシール材と有機材料を含む層が接しないため、発光素子の水
等の汚染物質による劣化を防ぐ事ができる。シール材は表示装置の駆動回路領域の一部に
形成されるため表示装置の狭額縁化も達成できる。
本発明を用いることのできる表示装置には、エレクトロルミネセンス(以下「EL」
ともいう。)と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む
層を、電極間に介在させた発光素子とTFTとが接続された発光表示装置がある。
本発明の表示装置の一は、画素領域、接続領域を有し、画素領域に不純物領域を含む
半導体層を有し、半導体層上にはゲート絶縁層を有し、ゲート絶縁層上にはゲート電極層
を有し、ゲート電極層上には第1の層間絶縁層を有し、ゲート絶縁層及び第1の層間絶縁
層は不純物領域に達する第1の開口を有し、開口にソース電極層又はドレイン電極層を有
し、ソース電極層又はドレイン電極層は、第1の層間絶縁層を介してゲート電極層の一部
を覆っており、ソース電極層又はドレイン電極層及び第1の層間絶縁層上に第2の層間絶
縁層を有し、第2の層間絶縁層はソース電極層又はドレイン電極層に達する第2の開口を
有し、第2の開口は、第1の層間絶縁層を介してゲート電極層の一部を覆っているソース
電極層又はドレイン電極層に設けられ、第2の開口にスペーサを有する第1の電極層を有
し、接続領域に第1の層間絶縁層上に設けられた配線層を有し、配線層上に、配線層に達
する第3の開口が設けられた第2の層間絶縁層を有し、第3の開口の上端部は、絶縁層に
覆われており、第3の開口に、絶縁層に接して第2の電極層を有する。
本発明の表示装置の一は、画素領域、接続領域を有し、画素領域に不純物領域を含む
半導体層を有し、半導体層上にはゲート絶縁層を有し、ゲート絶縁層上にはゲート電極層
を有し、ゲート電極層上には第1の層間絶縁層を有し、ゲート絶縁層及び第1の層間絶縁
層は不純物領域に達する第1の開口を有し、開口にソース電極層又はドレイン電極層を有
し、ソース電極層又はドレイン電極層は、第1の層間絶縁層を介してゲート電極層の一部
を覆っており、ソース電極層又はドレイン電極層及び第1の層間絶縁層上に第2の層間絶
縁層を有し、第2の層間絶縁層はソース電極層又はドレイン電極層に達する第2の開口を
有し、第2の開口は、第1の層間絶縁層を介してゲート電極層の一部を覆っているソース
電極層又はドレイン電極層に設けられ、第2の開口にスペーサを有する第1の電極層を有
し、接続領域に第1の層間絶縁層上に設けられた配線層を有し、配線層上に、配線層に達
する第3の開口が設けられた第2の層間絶縁層を有し、第3の開口の上端部は、絶縁層に
覆われており、第3の開口に、絶縁層に接して第2の電極層を有し、第1の層間絶縁層上
にシール材を有し、シール材は絶縁層と接しない。
上記構成において、スペーサと絶縁層とは図18のように分離していてもよいし、図
22のように、連続的につながっていてもよい。スペーサは、画素電極層として機能する
第1の電極層上に電界発光層を形成する際、使用するマスクに対するスペーサとなるだけ
でなく、電界発光層を形成し、封止基板により封止し表示装置として完成した後も、表示
装置が外部からの圧力や衝撃により、損傷、変形するのを防ぐスペーサとして機能する。
本発明の表示装置の一は、画素領域、接続領域を有し、画素領域に不純物領域を含む
半導体層を有し、半導体層上にはゲート絶縁層を有し、ゲート絶縁層上にはゲート電極層
を有し、ゲート電極層上には第1の層間絶縁層を有し、ゲート絶縁層及び第1の層間絶縁
層は不純物領域に達する第1の開口を有し、開口にソース電極層又はドレイン電極層を有
し、ソース電極層又はドレイン電極層は、第1の層間絶縁層を介してゲート電極層の一部
を覆っており、ソース電極層又はドレイン電極層及び第1の層間絶縁層上に第2の層間絶
縁層を有し、第2の層間絶縁層はソース電極層又はドレイン電極層に達する第2の開口を
有し、第2の開口は、第1の層間絶縁層を介してゲート電極層の一部を覆っているソース
電極層又はドレイン電極層に設けられ、第2の開口に第1の電極層を有し、接続領域に第
1の層間絶縁層上に設けられた配線層を有し、配線層上に、配線層に達する第3の開口が
設けられた第2の層間絶縁層を有し、第3の開口の上端部は、絶縁層に覆われており、第
3の開口に、絶縁層に接して第2の電極層を有し、第1の層間絶縁層上にシール材を有し
、シール材は絶縁層と接しない。
本発明の表示装置の作製方法の一は、画素領域に不純物領域を有する半導体層を形成
し、接続領域及び半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層及
び導電層を形成し、ゲート電極層上及び導電層上に第1の層間絶縁層を形成し、ゲート絶
縁層及び第1の層間絶縁層は不純物領域に達する第1の開口を有し、第1の開口、及びゲ
ート電極層の一部を覆ってソース電極層又はドレイン電極層を形成し、第1の層間絶縁層
上に導電層を覆って配線層を形成し、第1の層間絶縁層、配線層、ソース電極層及びドレ
イン電極層上に第2の層間絶縁層を形成し、第2の層間絶縁層にソース電極層又はドレイ
ン電極層に達する第2の開口、及び配線層に達する第3の開口を形成し、第2の開口に第
1の電極層を形成し、第2の層間絶縁層の第3の開口の上端部及び第1の電極層の一部を
覆って絶縁層を形成し、第1の電極層上にスペーサを形成し、第3の開口に、絶縁層に接
して第2の電極層を形成する。
本発明の表示装置の作製方法の一は、画素領域に不純物領域を有する半導体層を形成
し、接続領域及び半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層及
び導電層を形成し、ゲート電極層上及び導電層上に第1の層間絶縁層を形成し、ゲート絶
縁層及び第1の層間絶縁層は不純物領域に達する第1の開口を有し、第1の開口、及びゲ
ート電極層の一部を覆ってソース電極層又はドレイン電極層を形成し、第1の層間絶縁層
上に導電層を覆って配線層を形成し、第1の層間絶縁層、配線層、ソース電極層及びドレ
イン電極層上に第2の層間絶縁層を形成し、第2の層間絶縁層にソース電極層又はドレイ
ン電極層に達する第2の開口、及び配線層に達する第3の開口を形成し、第2の開口に第
1の電極層を形成し、第2の層間絶縁層の第3の開口の上端部及び第1の電極層の一部を
覆って絶縁層を形成し、第1の電極層上にスペーサを形成し、第3の開口に、絶縁層に接
して第2の電極層を形成し、第1の層間絶縁層上に、絶縁層に接せずにシール材を形成す
る。
本発明の表示装置の作製方法の一は、画素領域に不純物領域を有する半導体層を形成
し、接続領域及び半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層及
び導電層を形成し、ゲート電極層上及び導電層上に第1の層間絶縁層を形成し、ゲート絶
縁層及び第1の層間絶縁層は不純物領域に達する第1の開口を有し、第1の開口、及びゲ
ート電極層の一部を覆ってソース電極層又はドレイン電極層を形成し、第1の層間絶縁層
上に導電層を覆って配線層を形成し、第1の層間絶縁層、配線層、ソース電極層及びドレ
イン電極層上に第2の層間絶縁層を形成し、第2の層間絶縁層にソース電極層又はドレイ
ン電極層に達する第2の開口、及び配線層に達する第3の開口を形成し、第2の開口に第
1の電極層を形成し、第2の層間絶縁層の第3の開口の上端部及び第1の電極層の一部を
覆って絶縁層を形成し、第3の開口に、絶縁層に接して第2の電極層を形成し、第1の層
間絶縁層上に、絶縁層に接せずにシール材を形成する。
上記構成において、スペーサと絶縁層とは、別工程で形成してもよいし、同材料を用
いて、同工程で形成してもよい。
本発明を用いると、信頼性の高い表示装置を簡略化した工程で作製することができる
。よって、高精細、高画質な表示装置を低いコストで歩留まり良く製造することができる
本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明に適用できる発光素子の構成を説明する図。 図15で説明するEL表示装置の等価回路図。 本発明の表示装置を説明する上面図。 本発明の表示装置の上面図。 本発明の表示装置の上面図。 本発明の表示装置の上面図。 本発明に適用することのできる滴下注入法を説明する図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態における薄膜トランジスタの作製方法を、図1乃至図3を用いて詳細に
説明する。
図16(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有す
る基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側
入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に
従って設ければ良く、XGAであれば1024×768×3(RGB)、UXGAであれ
ば1600×1200×3(RGB)、フルスペックハイビジョンに対応させるのであれ
ば1920×1080×3(RGB)とすれば良い。
画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端
子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2
702のそれぞれには、スイッチング素子とそれに接続する画素電極層が備えられている
。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極層側が走査線と
、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入
力する信号によって独立して制御可能としている。
TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が
挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随
する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップ
ゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲー
ト型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを
用いても良い。
図16(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御
する表示パネルの構成を示しているが、図17(A)に示すように、COG(Chip on Gla
ss)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装
形態として、図17(B)に示すようなTAB(Tape Automated Bon
ding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも
良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図17において、
ドライバIC2751は、FPC(Flexible printed circuit)2750と接続している
また、画素に設けるTFTを結晶性を有する半導体で形成する場合には、図16(B
)に示すように走査線側駆動回路3702を基板3700上に形成することもできる。図
16(B)において、画素部3701は、信号線側入力端子3704と接続した図16(
A)と同様に外付けの駆動回路により制御する。画素に設けるTFTを移動度の高い、多
結晶(微結晶)半導体、単結晶半導体などで形成する場合は、図16(C)は、画素部4
701、走査線駆動回路4702と、信号線駆動回路4704を基板4700上に一体形
成することもできる。
図2に示すように、絶縁表面を有する基板100の上に下地膜として、スパッタリン
グ法、PVD法(Physical Vapor Deposition)、減圧CVD法(LPCVD法)、また
はプラズマCVD法等のCVD法(Chemical Vapor Deposition)などにより窒化酸化珪
素膜(SiNO)を用いて下地膜101aを10〜200nm(好ましくは50〜100
nm)形成し、酸化窒化珪素膜(SiON)を用いて下地膜101bを50〜200nm
(好ましくは100〜150nm)積層する。本実施の形態では、プラズマCVD法を用
いて下地膜101a、下地膜101bを形成する。基板100としてはガラス基板、石英
基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁膜を形成したものを
用いて良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板
を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板とし
てはPET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、P
ES(ポリエーテルスルホン)からなる基板、可撓性基板としてはアクリル等の合成樹脂
を用いることができる。
下地膜としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いること
ができ、単層でも2層、3層といった積層構造でもよい。なお本明細書中において酸化窒
化珪素とは酸素の組成比が窒素の組成比より大きい物質であり、窒素を含む酸化珪素とも
言える。同様に、窒化酸化珪素とは、窒素の組成比が酸素の組成比より大きい物質であり
、酸素を含む窒化珪素とも言える。本実施の形態では、基板上にSiH4、NH3、N2
、N2及びH2を反応ガスとして窒化酸化珪素膜を膜厚50nm形成し、SiH4及びN2
を反応ガスとして酸化窒化珪素膜を膜厚100nmで形成する。また窒化酸化珪素膜の膜
厚を140nm、積層する酸化窒化珪素膜の膜厚を100nmとしてもよい。
次いで、下地膜上に半導体膜を形成する。半導体膜は25〜200nm(好ましくは
30〜150nm)の厚さで公知の手段(スパッタ法、LPCVD法、またはプラズマC
VD法等)により成膜すればよい。本実施の形態では、非晶質半導体膜を、レーザ結晶化
し、結晶性半導体膜とするものを用いるのが好ましい。
半導体膜を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて
気相成長法やスパッタリング法で作製される非晶質半導体(以下「アモルファス半導体:
AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化さ
せた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼
ばれる。以下「SAS」ともいう。)半導体などを用いることができる。
SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由
エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを
有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nm
の結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが52
0cm-1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされ
る(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)
を終端化させるため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませてい
る。SASは、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気
体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4
SiF4などを用いることが可能である。またF2、GeF4を混合させても良い。この珪
化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希
ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜1
33Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60M
Hzである。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度
でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素
、炭素などの大気成分に由来する不純物は1×1020cm-3以下とすることが望ましく、
特に、酸素濃度は5×1019cm-3以下、好ましくは1×1019cm-3以下となるように
することが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素
を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。ま
た半導体膜としてフッ素を含む珪化物気体より形成されるSAS層に水素を含む珪化物気
体より形成されるSAS層を積層してもよい。
非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体とし
ては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、
800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高
温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料とし
て用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポ
リシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は
半導体膜の一部に結晶相を含む半導体を用いることもできる。
30インチ、40インチのような大型の基板を用いる場合は、アモルファスシリコン
のような非晶質半導体を用いると、工程が複雑化せず生産性がよい。
半導体膜に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、公知
の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用
いた熱結晶化法等)を用いれば良い。また、SASである微結晶半導体をレーザ照射して
結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非
晶質半導体膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することに
よって非晶質半導体膜の含有水素濃度を1×1020atoms/cm3以下にまで放出さ
せる。これは水素を多く含んだ非晶質半導体膜にレーザ光を照射すると非晶質半導体膜が
破壊されてしまうからである。結晶化のための加熱処理は、加熱炉、レーザ照射、若しく
はランプから発する光の照射(ランプアニールともいう)などを用いることができる。加
熱方法として加熱した気体を用いるGRTA(Gas Rapid Thermal Anneal)法、ラン
プによる光を用いるLRTA(Lamp Rapid Thermal Anneal)法等のRTA法がある。
非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜
の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、C
VD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する
方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度
調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面のぬれ性
を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのU
V光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等
により、酸化膜を成膜することが望ましい。
連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波のレーザ光を
照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:YVO4
レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)
を用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ光
を非線形光学素子により高調波に変換し、出力数W以上のレーザ光を得る。そして、好ま
しくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に
照射する。このときのエネルギー密度は0.001〜100MW/cm2程度(好ましく
は0.1〜10MW/cm2)が必要である。そして、走査速度を0.5〜2000cm
/sec程度(好ましくは10〜200cm/sec)とし、照射する。
レーザのビーム形状は、線状とすると好ましい。その結果、スループットを向上させ
ることができる。またさらにレーザは、半導体膜に対して入射角θ(0<θ<90度)を
持たせて照射させるとよい。レーザの干渉を防止することができるからである。
このようなレーザと、半導体膜とを相対的に走査することにより、レーザ照射を行う
ことができる。またレーザ照射において、ビームを精度よく重ね合わせたり、レーザ照射
開始位置やレーザ照射終了位置を制御するため、マーカーを形成することもできる。マー
カーは非晶質半導体膜と同時に、基板上へ形成すればよい。
なおレーザは、連続発振またはパルス発振の気体レーザ、固体レーザ、銅蒸気レーザ
または金蒸気レーザなどを用いることができる。気体レーザとして、エキシマレーザ、A
rレーザ、Krレーザ、He−Cdレーザなどがあり、固体レーザとして、YAGレーザ
、YVO4レーザ、YLFレーザ、YAlO3レーザ、Y23レーザ、ガラスレーザ、ルビ
ーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどが挙げられる。
また、パルス発振のレーザ光の発振周波数を0.5MHz以上とし、通常用いられて
いる数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行
っても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化する
までの時間は数十nsec〜数百nsecと言われている。よって上記周波数帯を用いる
ことで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ
光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることが
できるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される
。具体的には、含まれる結晶粒の走査方向における幅が10〜30μm、走査方向に対し
て垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することができる。該走
査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくとも薄膜トランジス
タのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良
い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位
密度のばらつきによって生じるしきい値のばらつきを抑えることができる。
非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよ
く、熱処理やレーザ光照射を単独で、複数回行っても良い。
本実施の形態では、下地膜101b上に、非晶質半導体膜を形成し、非晶質半導体膜
を結晶化させることによって結晶性半導体膜を形成する。非晶質半導体膜としては、Si
4、H2の反応ガスにより形成する非晶質珪素を用いる。本実施の形態において、下地膜
101a、下地膜101b、非晶質半導体膜は、同チャンバー内で真空を破らずに(真空
状態を保ったまま)330℃の同一温度下で、反応ガスを切り変えながら連続的に形成す
る。
非晶質半導体膜上に形成された酸化膜を除去した後、酸素雰囲気中でのUV光の照射
、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸
化膜を1〜5nm形成する。本実施の形態では、結晶化を助長する元素としてNiを用いる
。Ni酢酸塩10ppmを含有した水溶液をスピンコーティング法により塗布する。
本実施の形態では、熱処理をRTA法により650℃で6分間行った後、半導体膜上
に形成される酸化膜を除去し、レーザ光を照射する。非晶質半導体膜は以上の結晶化処理
により結晶化し、結晶性半導体膜として形成される。
金属元素を用いた結晶化を行った場合、金属元素を低減、又は除去するためにゲッタ
リング工程を施す。本実施の形態では、非晶質半導体膜をゲッタリングシンクとして金属
元素を捕獲する。まず、結晶性半導体膜上に酸素雰囲気中でのUV光の照射、熱酸化法、
ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成す
る。酸化膜は加熱処理によって厚膜化することが望ましい。本実施の形態では、酸化膜形
成後に、RTA法により650℃で6分間熱処理を行うことによって、酸化膜の厚膜化を
行う。次いでプラズマCVD法(本実施の形態における条件350W、35Pa)を用い
て、非晶質半導体膜を30nmの膜厚で形成する。
その後、RTA法により650℃で6分間熱処理を行い、金属元素を低減、又は除去す
る。熱処理は窒素雰囲気下で行ってもよい。そして、ゲッタリングシンクとなっていた非
晶質半導体膜、及び非晶質半導体膜上に形成された酸化膜をフッ酸等により除去し、金属
元素が低減、又は除去された結晶性半導体膜102を得ることができる(図2(A)参照
。)。本実施の形態では、ゲッタリングシンクとなった非晶質半導体膜の除去をTMAH
(Tetramethyl ammonium hydroxide)を用いて行う。
このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御
するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。この不
純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導
体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって
、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善する
ことができる。
次に結晶性半導体膜102をマスクを用いて所望の形状に加工する。本実施の形態で
は結晶性半導体膜102上に形成された酸化膜を除去した後、新たに酸化膜を形成する。
そして、フォトマスクを作製し、フォトリソグラフィ法を用いた加工処理により、半導体
層103、半導体層104、半導体層105、及び半導体層106を形成する。
エッチング加工は、プラズマエッチング(ドライエッチング)又はウエットエッチング
のどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適してい
る。エッチングガスとしては、CF4、NF3などのフッ素を含むガス、Cl2、BCl3
どの塩素を含むガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大
気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面に
マスク層を形成する必要はない。
本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成
するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法によ
り形成してもよい。液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼
ばれる。)は、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定の
パターン(導電層や絶縁層など)を形成することができる。この際、被形成領域にぬれ性
や密着性を制御する処理を行ってもよい。また、パターンが転写、または描写できる方法
、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)など
も用いることができる。
本実施の形態において、用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹
脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾ
シクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサ
ンポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を
含む組成物材料等を用いることもできる。或いは、感光剤を含む市販のレジスト材料を用
いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナ
フトキノンジアジド化合物を含むレジスト、ネガ型レジストであるベース樹脂、ジフェニ
ルシランジオール及び酸発生剤などを含むレジスト用いてもよい。液滴吐出法を用いる場
合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、
界面活性剤等を加えたりして適宜調整する。
半導体層上の酸化膜を除去し、半導体層103、半導体層104、半導体層105、
及び半導体層106を覆うゲート絶縁層107を形成する。ゲート絶縁層107はプラズ
マCVD法またはスパッタ法などを用い、厚さを10〜150nmとして珪素を含む絶縁
膜で形成する。ゲート絶縁層107としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化
酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよく
、積層でも単層でもよい。本実施の形態では、ゲート絶縁層は窒化珪素膜、酸化珪素膜、
窒化珪素膜の3層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、2層からなる
積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。さらに半導体
層とゲート絶縁層の間に、膜厚1〜100nm、好ましくは1〜10nm、さらに好まし
くは2〜5nmである膜厚の薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方
法としては、GRTA法、LRTA法等を用いて半導体領域表面を酸化し、熱酸化膜を形
成することで、膜厚の薄い酸化珪素膜を形成することができる。なお、低い成膜温度でゲ
ートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応
ガスに含ませ、形成される絶縁膜中に混入させると良い。
次いで、ゲート絶縁層107上にゲート電極層として用いる膜厚20〜100nmの第
1の導電膜108と、膜厚100〜400nmの第2の導電膜109とを積層して形成する
(図2(B)参照。)。第1の導電膜108及び第2の導電膜109は、スパッタリング
法、蒸着法、CVD法等の公知の手法により形成することができる。第1の導電膜108
及び第2の導電膜109はタンタル(Ta)、タングステン(W)、チタン(Ti)、モ
リブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジウム(
Nd)から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形
成すればよい。また、第1の導電膜108及び第2の導電膜109としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用
いてもよい。また、2層構造に限定されず、例えば、第1の導電膜として膜厚50nmのタ
ングステン膜、第2の導電膜として膜厚500nmのアルミニウムとシリコンの合金(Al
−Si)膜、第3の導電膜として膜厚30nmの窒化チタン膜を順次積層した3層構造とし
てもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タング
ステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)
膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電
膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。本
実施の形態では、第1の導電膜106として窒化タンタル(TaN)を膜厚30nm形成
し、第2の導電膜107としてタングステン(W)を膜厚370nm形成する。
次に、フォトリソグラフィ法を用いてレジストからなるマスク110a、マスク11
0b、マスク110c、マスク110d、及びマスク110fを形成し、第1の導電膜1
08及び第2の導電膜109を所望の形状に加工し、第1のゲート電極層121、第1の
ゲート電極層122、導電層123、第1のゲート電極層124、第1のゲート電極層1
25、及び第1のゲート電極層126、並びに導電層111、導電層112、導電層11
3、導電層114、導電層115、及び導電層116を形成する(図2(C)参照。)。
ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッ
チング条件(コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量
、基板側の電極温度等)を適宜調節することにより、第1のゲート電極層121、第1の
ゲート電極層122、導電層123、第1のゲート電極層124、第1のゲート電極層1
25、及び第1のゲート電極層126、並びに導電層111、導電層112、導電層11
3、導電層114、導電層115、及び導電層116を所望のテーパー形状を有するよう
にエッチングすることができる。また、テーパー形状は、マスク110a、マスク110
b、マスク110c、マスク110d、及びマスク110fの形状によっても角度等を制
御することができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4
しくはCCl4などを代表とする塩素系ガス、CF4、SF6もしくはNF3などを代表とす
るフッ素系ガス又はO2を適宜用いることができる。本実施の形態では、CF4、Cl2
2からなるエッチング用ガスを用いて第2の導電膜109のエッチングを行い、連続し
てCF4、Cl2からなるエッチング用ガスを用いて第1の導電膜108をエッチングする
次に、マスク110a、マスク110b、マスク110c、マスク110d、及びマ
スク110fを用いて、導電層111、導電層112、導電層113、導電層114、導
電層115、及び導電層116を所望の形状に加工する。このとき、導電層を形成する第
2の導電膜109と、第1のゲート電極層を形成する第1の導電膜108との選択比の高
いエッチング条件で、導電層をエッチングする。このエッチングによって、導電層111
、導電層112、導電層113、導電層114、導電層115、及び導電層116をエッ
チングし、第2のゲート電極層131、第2のゲート電極層132、導電層133、第2
のゲート電極層134、第2のゲート電極層135、及び第2のゲート電極層136を形
成する。本実施の形態では、第3導電層もテーパー形状を有しているが、そのテーパー角
度は、第1のゲート電極層121、第1のゲート電極層122、導電層123、第1のゲ
ート電極層124、第1のゲート電極層125、及び第1のゲート電極層126の有する
テーパー角度より大きい。なおテーパー角度とは第1のゲート電極層、第2のゲート電極
層、導電層表面に対する側面の角度である。よって、テーパー角度を大きくし、90度の
場合導電層は垂直な側面を有しており、テーパー形状を有さなくなる。本実施の形態では
、第2のゲート電極層を形成するためのエッチング用ガスとしてCl2、SF6、O2を用
いる。
本実施の形態では第1のゲート電極層、導電層、及び第2のゲート電極層を、テーパ
ー形状を有する様に形成するため、2層のゲート電極層両方がテーパー形状を有している
。しかし、本発明はそれに限定されず、ゲート電極層の一層のみがテーパー形状を有し、
他方は異方性エッチングによって垂直な側面を有していてもよい。本実施の形態のように
、テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テー
パー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減され
るので信頼性が向上する。
以上の工程によって、周辺駆動回路領域204に第1のゲート電極層121及び第2
のゲート電極層131からなるゲート電極層117、第1のゲート電極層122及び第2
のゲート電極層132からなるゲート電極層118、画素領域206に第1のゲート電極
層124及び第2のゲート電極層134からなるゲート電極層127、第1のゲート電極
層125及び第2のゲート電極層135からなるゲート電極層128、第1のゲート電極
層126及び第2のゲート電極層136からなるゲート電極層129、接続領域205に
導電層123及び導電層133からなる導電層130を形成することができる(図2(D
)参照。)。本実施の形態では、ゲート電極層の形成をドライエッチングで行うがウェッ
トエッチングでもよい。
ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層107は多少エ
ッチングされ、膜厚が減る(膜厚が薄くなる、いわゆる膜減り)ことがある。
ゲート電極層を形成する際、ゲート電極層の幅を細くすることによって、高速動作が
可能な薄膜トランジスタを形成することができる。ゲート電極層をチャネル方向の幅を細
く形成する2つの方法を以下に示す。
第1の方法はゲート電極層のマスクを形成した後、マスクを幅方向にエッチング、ア
ッシング等により細くして、さらに幅の細いマスクを形成する。あらかじめ幅細い形状に
形成されたマスクを用いることによって、ゲート電極層も幅細い形状に形成することがで
きる。
次に、第2の方法はマスクを形成し、そのマスクを用いてゲート電極層を形成する。
次に得られたゲート電極層を幅方向にさらにサイドエッチングして細らせる。よって最終
的に幅の細いゲート電極層を形成することができる。以上の工程を経ることによって、後
にチャネル長の短い薄膜トランジスタを形成することが可能であり、高速度動作が可能な
薄膜トランジスタを作製することが可能である。
次に、ゲート電極層117、ゲート電極層118、ゲート電極層127、ゲート電極層
128、ゲート電極層129、導電層130をマスクとして、n型を付与する不純物元素
151を添加し、第1のn型不純物領域140a、第1のn型不純物領域140b、第1
のn型不純物領域141a、第1のn型不純物領域141b、第1のn型不純物領域14
2a、第1のn型不純物領域142b、第1のn型不純物領域142c、第1のn型不純
物領域143a、第1のn型不純物領域143bを形成する(図3(A)参照。)。本実
施の形態では、不純物元素を含むドーピングガスとしてホスフィン(PH3)(ドーピン
グガスはPH3を水素(H2)で希釈しており、ガス中のPH3の比率は5%)を用い、ガ
ス流量80sccm、ビーム電流54μA/cm、加速電圧50kV、添加するドーズ量
7.0×1013ions/cm2条件下でドーピングを行う。ここでは、第1のn型不純
物領域140a、第1のn型不純物領域140b、第1のn型不純物領域141a、第1
のn型不純物領域141b、第1のn型不純物領域142a、第1のn型不純物領域14
2b、第1のn型不純物領域142c、第1のn型不純物領域143a、第1のn型不純
物領域143bに、n型を付与する不純物元素が1×1017〜5×1018/cm3程度の濃
度で含まれるように添加する。本実施の形態では、n型を付与する不純物元素としてリン
(P)を用いる。
本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をL
ov領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をL
off領域と示す。図3では、不純物領域においてハッチングと白地で示されているが、
これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領
域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解
できるようにしたためである。なお、このことは本明細書の他の図面においても同様であ
る。
次に半導体層103、半導体層105の一部、半導体層106を覆うマスク153a
、マスク153b、マスク153c、及びマスク153dを形成する。マスク153a、
マスク153b、マスク153c、マスク153d、第2のゲート電極層132をマスク
としてn型を付与する不純物元素152を添加し、第2のn型不純物領域144a、第2
のn型不純物領域144b、第3のn型不純物領域145a、第3のn型不純物領域14
5b、第2のn型不純物領域147a、第2のn型不純物領域147b、第2のn型不純
物領域147c、第3のn型不純物領域148a、第3のn型不純物領域148b、第3
のn型不純物領域148c、第3のn型不純物領域148dが形成される。本実施の形態
では、不純物元素を含むドーピングガスとしてPH3(ドーピングガスはPH3を水素(H
2)で希釈しており、ガス中のPH3の比率は5%)を用い、ガス流量80sccm、ビー
ム電流540μA/cm、加速電圧70kV、添加するドーズ量5.0×1015ions
/cm2の条件下でドーピングを行う。ここでは、第2のn型不純物領域144a、第2
のn型不純物領域144bにn型を付与する不純物元素が5×1019〜5×1020/cm3
程度の濃度で含まれるように添加する。第3の不純物領域145a、第3の不純物領域1
45bは、第3のn型不純物領域148a、第3のn型不純物領域148b、第3のn型
不純物領域148c、第3のn型不純物領域148dと同程度、もしくは少し高めの濃度
でn型を付与する不純物元素を含むように形成される。また、半導体層104にチャネル
形成領域146、半導体層105にチャネル形成領域149a及びチャネル形成領域14
9bが形成される。
第2のn型不純物領域144a、第2のn型不純物領域144b、第2のn型不純物
領域147a、第2のn型不純物領域147b、第2のn型不純物領域147cは高濃度
n型不純物領域であり、ソース、ドレインとして機能する。一方、第3のn型不純物領域
145a、第3のn型不純物領域145b、第3のn型不純物領域148a、第3のn型
不純物領域148b、第3のn型不純物領域148c、第3のn型不純物領域148dは
低濃度不純物領域であり、LDD(LightlyDoped Drain)領域となる
。n型不純物領域145a、n型不純物領域145bは、ゲート絶縁層107を介して、
第1のゲート電極層122に覆われているのでLov領域であり、ドレイン近傍の電界を
緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。この結果、
高速動作が可能な薄膜トランジスタを形成することができる。一方、第3のn型不純物領
域148a、第3のn型不純物領域148b、第3のn型不純物領域148c、第3のn
型不純物領域148dはゲート電極層127、ゲート電極層128に覆われていないLo
ff領域に形成されるため、ドレイン近傍の電界を緩和してホットキャリア注入による劣
化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電
力の半導体装置を作製することが可能である。
次に、マスク153a、マスク153b、マスク153c及びマスク153dを除去
し、半導体層103、半導体層105を覆うマスク155a、マスク155bを形成する
。マスク155a、マスク155b、ゲート電極層117及びゲート電極層129をマス
クとしてp型を付与する不純物元素154を添加し、第1のp型不純物領域160a、第
1のp型不純物領域160b、第1のp型不純物領域163a、第1のp型不純物領域1
63b、第2のp型不純物領域161a、第2のp型不純物領域161b、第2のp型不
純物領域164a、第2のp型不純物領域164bが形成される。本実施の形態では、不
純物元素としてボロン(B)を用いるため、不純物元素を含むドーピングガスとしてジボ
ラン(B26)(ドーピングガスはB26を水素(H2)で希釈しており、ガス中のB2
6の比率は15%)を用い、ガス流量70sccm、ビーム電流180μA/cm、加速
電圧80kV、添加するドーズ量2.0×1015ions/cm2でドーピングを行う。
ここでは、第1のp型不純物領域160a、第1のp型不純物領域160b、第1のp型
不純物領域163a、第1のp型不純物領域163b、第2のp型不純物領域161a、
第2のp型不純物領域161b、第2のp型不純物領域164a、第2のp型不純物領域
164bにp型を付与する不純物元素が1×1020〜5×1021/cm3程度の濃度で含ま
れるように添加する。本実施の形態では、第2のp型不純物領域161a、第2のp型不
純物領域161b、第2のp型不純物領域164a、第2のp型不純物領域164bは、
ゲート電極層117及びゲート電極層129の形状を反映し、自己整合的に第1のp型不
純物領域160a、第1のp型不純物領域160b、第1のp型不純物領域163a、第
1のp型不純物領域163bより低濃度となるように形成する。また、半導体層103に
チャネル形成領域162、半導体層106にチャネル形成領域165が形成される。
第2のn型不純物領域144a、第2のn型不純物領域144b、第2のn型不純物
領域147a、第2のn型不純物領域147b、第2のn型不純物領域147cは高濃度
n型不純物領域であり、ソース、ドレインとして機能する。一方、第2のp型不純物領域
161a、第2のp型不純物領域161b、第2のp型不純物領域164a、第2のp型
不純物領域164bは低濃度不純物領域であり、LDD(LightlyDoped D
rain)領域となる。第2のp型不純物領域161a、第2のp型不純物領域161b
、第2のp型不純物領域164a、第2のp型不純物領域164bは、ゲート絶縁層10
7を介して、第1のゲート電極層121、第1のゲート電極層126に覆われているので
Lov領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化
を抑制することが可能である。
マスク155a、マスク155bをO2アッシングやレジスト剥離液により除去し、
酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイド
ウォールを形成してもよい。サイドウォールは、プラズマCVD法や減圧CVD(LPC
VD)法を用いて、珪素を有する絶縁膜により形成することができる。
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行って
もよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層と
の界面へのプラズマダメージを回復することができる。
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態で
は、絶縁膜167と絶縁膜168との積層構造とする(図4(A)参照。)。絶縁膜16
7として窒化酸化珪素膜を膜厚200nm形成し、絶縁膜168として酸化窒化絶縁膜を
膜厚800nm形成し、積層構造とする。また、ゲート電極層、ゲート絶縁層を覆って、
酸化窒化珪素膜を膜厚30nm形成し、窒化酸化珪素膜を膜厚140nm形成し、酸化窒
化珪素膜を膜厚800nm形成し、3層の積層構造としてもよい。本実施の形態では、絶
縁膜167及び絶縁膜168を下地膜と同様にプラズマCVD法を用いて連続的に形成す
る。絶縁膜108は窒化珪素膜に限定されるものでなく、スパッタ法、またはプラズマC
VDを用いた窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶
縁膜を単層または3層以上の積層構造として用いても良い。
さらに、窒素雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体
層を水素化する工程を行う。好ましくは、400〜500℃で行う。この工程は層間絶縁
層である絶縁膜167に含まれる水素により半導体層のダングリングボンドを終端する工
程である。本実施の形態では、410度(℃)で加熱処理を行う。
絶縁膜167、絶縁膜168としては他に窒化アルミニウム(AlN)、酸化窒化ア
ルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(A
lNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭
素膜(CN)、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形
成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは
、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(
O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例
えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いても
よい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよ
い。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる
。平坦性のよい塗布法によって形成される塗布膜を用いてもよい。
次いで、レジストからなるマスクを用いて絶縁膜167、絶縁膜168、ゲート絶縁
層107に半導体層に達するコンタクトホール(開口)を形成する。エッチングは、用い
る材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化
窒化珪素膜である絶縁膜168と、窒化酸化珪素膜である絶縁膜167及びゲート絶縁層
107と選択比が取れる条件で、第1のエッチングを行い、絶縁膜168を除去する。次
に第2のエッチングによって、絶縁膜167及びゲート絶縁層107を除去し、ソース領
域又はドレイン領域である第1のp型不純物領域160a、第1のp型不純物領域160
b、第1のp型不純物領域163a、第1のp型不純物領域163b、第2のn型不純物
領域144a、第2のn型不純物領域144b、第2のn型不純物領域147a、第2の
n型不純物領域147bに達する開口(開口部ともいう)を形成する。本実施の形態では
、第1のエッチングをウェットエッチングによって行い、第2のエッチングをドライエッ
チングによって行う。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及
びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチン
グ用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素を
含むガス、CF4、SF6もしくはNF3などを代表とするフッ素を含むガス又はO2を適宜
用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加
する不活性元素としては、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種
の元素を用いることができる。
開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレ
イン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層169a、
ソース電極層又はドレイン電極層169b、ソース電極層又はドレイン電極層170a、
ソース電極層又はドレイン電極層170b、ソース電極層又はドレイン電極層171a、
ソース電極層又はドレイン電極層171b、ソース電極層又はドレイン電極層172a、
ソース電極層又はドレイン電極層172b、配線156を形成する。ソース電極層又はド
レイン電極層は、PVD法、CVD法、蒸着法等により導電膜を成膜した後、所望の形状
にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等に
より、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシ
ン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ag、Au、Cu、N
i、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、
Ge、Zr、Ba等の金属又はその合金、若しくはその金属窒化物を用いて形成する。ま
た、これらから選ばれた材料の積層構造としても良い。本実施の形態では、チタン(Ti
)を膜厚100nm形成し、アルミニウムとシリコンの合金(Al−Si)を膜厚700
nm形成し、チタン(Ti)を膜厚200nm形成し、所望な形状に加工する。
以上の工程で周辺駆動回路領域204にLov領域にp型不純物領域を有するpチャ
ネル型薄膜トランジスタ173、Lov領域にnチャネル型不純物領域を有するnチャネ
ル型薄膜トランジスタ174を、接続領域に、導電層177を、画素領域206にLof
f領域にn型不純物領域を有するマルチチャネル型のnチャネル型薄膜トランジスタ17
5、Lov領域にp型不純物領域を有するpチャネル型薄膜トランジスタ176を有する
アクティブマトリクス基板を作製することができる(図4(B)参照。)。
そして、アクティブマトリクス基板は、自発光素子を有する発光装置、液晶素子を有
する液晶表示装置、その他の表示装置に用いることができる。またCPU(中央演算処理
装置)に代表される各種プロセッサやIDチップを搭載したカード等の半導体装置に用い
ることができる。
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成される
シングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリ
プルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シング
ルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
なお、本実施の形態で示した薄膜トランジスタの作製方法に限らず、トップゲート型
(プレーナー型)、ボトムゲート型(逆スタガ型)、あるいはチャネル領域の上下にゲー
ト絶縁膜を介して配置された2つのゲート電極層を有する、デュアルゲート型やその他の
構造においても適用できる。
次に第2の層間絶縁層として絶縁膜180及び絶縁膜181を形成する(図5(A)
参照。)。図5は、表示装置の作製工程を示しており、スクライブによる切り離しのため
の切り離し領域201、FPCの貼り付け部である外部端子接続領域202、周辺部の引
き回し配線領域である配線領域203、周辺駆動回路領域204、接続領域205、画素
領域206である。配線領域203には配線179a、配線179bが設けられ、外部端
子接続領域202には、外部端子と接続する端子電極層178が設けられている。
絶縁膜180、絶縁膜181としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化
珪素、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が
酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイ
アモンドライクカーボン(DLC)、窒素含有炭素膜(CN)、PSG(リンガラス)、
BPSG(リンボロンガラス)、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を
含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよ
い。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちら
でも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾ
シクロブテン、低誘電率であるLow k材料を用いることができる。
本実施の形態では、絶縁膜180としてCVD法を用いて酸化窒化珪素膜を膜厚20
0nm形成する。平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く
、且つ、平坦化率の高いものが要求されるので、絶縁膜181の形成方法としては、スピ
ンコート法で代表される塗布法を用いると好ましい。
本実施の形態では、絶縁膜181の材料としては、シロキサン樹脂材料を用いた塗布
膜を用いる。焼成した後の膜は、アルキル基を含む酸化珪素膜(SiOx))(x、y=
1、2・・・)と呼べる。このアルキル基を含む酸化珪素膜は、300℃以上の加熱処理
にも耐えうるものである。
絶縁膜180、絶縁膜181は、ディップ、スプレー塗布、ドクターナイフ、ロール
コーター、カーテンコーター、ナイフコーター、CVD法、蒸着法等を採用して形成する
ことができる。液滴吐出法により絶縁膜180、絶縁膜181を形成してもよい。液滴吐
出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパター
ンが転写、または描写できる方法、例えば印刷法(スクリーン印刷やオフセット印刷など
パターンが形成される方法)なども用いることができる。
次に、図5(B)に示すように、第2の層間絶縁層である絶縁膜180及び絶縁膜1
81に開口部を形成する。絶縁膜180及び絶縁膜181は、接続領域205、配線領域
203、外部端子接続領域202、切り離し領域201等では広面積にエッチングする必
要がある。しかし、画素領域206においては開口面積が、接続領域205等の開口面積
と比較して非常に小さく、微細なものとなる。従って、画素領域の開口部形成用のフォト
リソグラフィ工程と、接続領域の開口部形成用のフォトリソグラフィ工程とを設けること
により、エッチング条件のマージンをより広げることができる。その結果、歩留まりを向
上させることができる。またエッチング条件のマージンが広がることにより、画素領域に
形成されるコンタクトホールを高精度に形成することができる。
具体的には、接続領域205、配線領域203、外部端子接続領域202、切り離し
領域201、周辺駆動回路領域204の一部に設けられた絶縁膜180及び絶縁膜181
に広面積な開口部を形成する。そのため、画素領域206、接続領域205の一部、及び
周辺駆動回路領域204の一部の絶縁膜180及び絶縁膜181を覆うようにマスクを形
成する。エッチングは平行平板RIE装置やICPエッチング装置を用いることができる
。なおエッチング時間は、配線層や第1の層間絶縁層がオーバーエッチングされる程度に
設定するとよい。このようにオーバーエッチングされる程度に設定すると、基板内の膜厚
バラツキと、エッチングレートのバラツキを低減することができる。このようにして接続
領域205には開口部182が、外部端子接続領域202には開口部183がそれぞれ形
成される。
その後図5(B)に示すように、画素領域206の絶縁膜180及び絶縁膜181に
微細な開口部、つまりコンタクトホールを形成する(図5(C)参照。)。このとき、画
素領域206、接続領域205の一部、及び周辺駆動回路領域204、画素領域206を
覆うようにマスクを形成する。マスクは、画素領域206の開口部形成用のマスクであり
、所定な箇所に微細な開口部が設けられている。このようなマスクとしては、例えばレジ
ストマスクを用いることができる。
そして、並行平板RIE装置を用いて、絶縁膜180及び絶縁膜181をエッチング
する。なおエッチング時間は、配線層や第1の層間絶縁層がオーバーエッチングされる程
度とするとよい。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラ
ツキと、エッチングレートのバラツキを低減することができる。
またエッチング装置にICP装置を用いてもよい。以上の工程で、画素領域206に
ソース電極又はドレイン電極172aに達する開口部184を形成する。本発明において
、ソース電極又はドレイン電極172aは、薄膜トランジスタ176において薄膜が多く
積層しており総膜厚が大きい場所であるゲート電極層126を、絶縁膜167及び絶縁膜
168を介して覆うように形成されている。よって開口部184を膜厚深く開口する必要
がないため、開口工程が短縮でき、制御性も向上する。また、開口部に形成される電極層
も、角度の大きい開口部を広く被覆する必要がないため、被覆性良く形成することができ
、信頼性も向上する。
本実施の形態では、接続領域205、配線領域203、外部端子接続領域202、切
り離し領域201、周辺駆動回路領域204の一部を覆い、画素領域206に所定の開口
部が設けられたマスクで、絶縁膜180及び絶縁膜181をエッチングする場合を説明し
たが、本発明はこれに限定されない。例えば、接続領域204の開口部は広面積であるた
め、エッチングする量が多い。このような広面積な開口部は、複数回エッチングしてもよ
い。また、その他の開口部と比較して、深い開口部を形成する場合、同様に複数回エッチ
ングしてもよい。そのため、配線領域203、外部端子接続領域202、切り離し領域2
01、周辺駆動回路領域204の一部の絶縁膜180及び絶縁膜181のみ覆い、接続領
域205及び画素領域206には所定の開口部が設けられたマスクを用いて、絶縁膜18
0及び絶縁膜181をエッチングしてもよい。このようなマスクを用いて、エッチングす
る場合、接続領域205における、絶縁膜180及び絶縁膜181は、深さが増すように
エッチングされ、絶縁膜168が露出するまでエッチングする。
また、本実施の形態では、絶縁膜180及び絶縁膜181への開口部の形成を図5(
B)、(C)で示すように複数回に分けて行うが、一回のエッチング工程によって形成し
ても良い。この場合、ICP装置を用いて、ICPパワー7000W、バイアスパワー1
000W、圧力0.8パスカル(Pa)、エッチングガスとしてCF4を240sccm
、O2を160sccmとしてエッチングする。バイアスパワーは1000〜4000W
が好ましい。一回のエッチング工程で開口部が形成できるので工程が簡略化する利点があ
る。
次に、ソース電極層又はドレイン電極層172aと接するように、第1の電極層18
5(画素電極層ともいう。)を形成する。第1の電極層は陽極、または陰極として機能し
、Ti、Ni、W、Cr、Pt、Zn、Sn、In、またはMoから選ばれた元素、Ti
N、TiSiXY、WSiX、WNX、WSiXY、NbN、または前記元素を主成分とす
る合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100n
m〜800nmの範囲で用いればよい。
本実施の形態では、表示素子として発光素子を用い、発光素子からの光を第1の電極
層185側から取り出す構造のため、第1の電極層185が透光性を有する。第1の電極
層185として、透明導電膜を形成し、所望の形状にエッチングすることで第1の電極層
185を形成する。本発明で用いる第1の電極層185として、酸化珪素を含む酸化イン
ジウムスズ(酸化珪素を含むインジウム錫酸化物ともいう、以下、「ITSO」という。
)、酸化亜鉛、酸化スズ、酸化インジウムなどを用いてもよい。この他、酸化インジウム
に2〜20atomic%の酸化亜鉛(ZnO)を混合した酸化インジウム酸化亜鉛合金
などの透明導電膜を用いることができる。第1の電極層185として上記透明導電膜の他
に、窒化チタン膜またはチタン膜を用いても良い。この場合、透明導電膜を成膜した後に
、窒化チタン膜またはチタン膜を、光が透過する程度の膜厚(好ましくは、5nm〜30
nm程度)で成膜する。本実施の形態では、第1の電極層185として、酸化インジウム
スズと酸化珪素を用いたITSOを用いる。本実施の形態では、ITSO膜を、インジウ
ム錫酸化物に1〜10 [wt%]の酸化珪素(SiO2)を混合したターゲットを用い、A
rガス流量を120sccm、O2ガス流量を5sccm、圧力を0.25Pa、電力3
.2kWの条件下でスパッタ法により膜厚185nmで成膜する。第1の電極層185は
、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄
し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層185の表面に紫外
線照射、酸素プラズマ処理などを行ってもよい。
第1の電極層185を形成後、加熱処理を行ってもよい。この加熱処理により、第1
の電極層185中に含まれる水分は放出される。よって、第1の電極層185は脱ガスな
どを生じないため、第1の電極層上に水分によって劣化しやすい発光材料を形成しても、
発光材料は劣化せず、信頼性の高い表示装置を作製することができる。本実施の形態では
、第1の電極層185にITSOを用いているので、ベークを行ってもITO(酸化イン
ジウム酸化スズ合金)のように結晶化せず、アモルファス状態のままである。従って、I
TSOは、ITOよりも平坦性が高く、有機化合物を含む層が薄くとも陰極とのショート
が生じにくい。
次に、第1の電極層185の端部、ソース電極層又はドレイン電極層を覆う絶縁物(
絶縁層)186(隔壁、障壁などと呼ばれる)を形成する(図6(B)参照。)。また同
工程で外部端子接続領域202に絶縁物187a、絶縁物187bを形成する。
フルカラー表示を行うためには、第1の電極層上に電界発光層を形成する際、RGBの発
光を行う電界発光層をそれぞれ作り分けなければならない。よって、他色の電界発光層を
形成する時は、その画素電極層(第1の電極層)はマスクによって覆われている。マスク
は金属材料などからなる膜状の形態を用いることができる。このとき、マスクは隔壁とな
る絶縁物186上に設けられ、支持されるが、たわみやよじれなどによって、画素電極層
に接する可能性があり、画素電極層に傷を付けてしまう。画素電極層に傷などにより形状
不良が生じると、発光不良や、表示不良などを引き起こし、画質の低下を招く。よって信
頼性も性能も低下してしまう。
本発明においては画素電極層である第1の電極層185上に絶縁物186と同等の膜
厚でスペーサ199を形成する。このスペーサ199によりマスクは支持されるので、第
1の電極層に接触しなくなる。よって、マスクによる第1の電極層への形状不良は防止さ
れ、第1の電極層は発光不良、表示不良を引き起こすことなく、信頼性の高い高画質な表
示装置とすることができる。スペーサは、画素電極層として機能する第1の電極層上に電
界発光層を形成する際、使用するマスクに対するスペーサとなるだけでなく、電界発光層
を形成し、封止基板により封止し表示装置として完成した後も、表示装置が外部からの圧
力や衝撃により、損傷、変形するのを防ぐスペーサとして機能する。
本実施の形態ではスペーサ199は、隔壁である絶縁物186と同材料、同工程で形
成されるが、別工程で形成されても良い。スペーサの形状や大きさは限定されず、画素領
域の大きさや、開口率などを考慮して設定すればよい。本実施の形態では、図6(B)で
示すような柱状で上部が半球のように丸みを帯びた形状としており、大きさは1μm〜2
μm(好ましくは1.5μm以上2μm以下)である。
スペーサの形状の例を図22を用いて説明する。図22(A1)、(B1)、(C1
)は画素領域の上面図であり、図22(A2)、(B2)、(C2)は図22(A1)、
(B1)、(C1)における線X1−Y1、X2−Y2、X3−Y3の断面図である。図
22(A1)及び(A2)において、基板600、下地膜601a、下地膜601b、ゲ
ート絶縁層602、絶縁膜603、絶縁膜604、絶縁膜605、絶縁膜606上に画素
電極層である第1の電極層607が形成されている。第1の電極層607の端部を覆うよ
うにして隔壁である絶縁物608が形成され、絶縁物608と同材料、同工程でスペーサ
609が形成されている。スペーサは図22のように、隔壁となる絶縁層とつながって形
成されていてもよい。
図22(A1)及び(A2)において、スペーサ609は、絶縁物608と接するよ
うに形成され、第1の電極層上を、第1の電極層609を対角線上に横切るように連続し
て形成されている。このように連続的にスペーサ609を形成すると、マスクは移動中も
いつもスペーサ609に支持されるので、第1の電極層607に接すし、第1の電極層6
07の形状不良を引き起こすことを防止することができる。
図22(B1)及び(B2)において、基板610、下地膜611a、下地膜611
b、ゲート絶縁層612、絶縁膜613、絶縁膜614、絶縁膜615、絶縁膜616上
に画素電極層である第1の電極層617が形成されている。第1の電極層617の端部を
覆うようにして隔壁である絶縁物618が形成され、絶縁物608と同材料、同工程でス
ペーサ619が形成されている。
図22(B1)及び(B2)において、スペーサ619は、絶縁物618と接するよ
うに形成され、第1の電極層上を、第1の電極層619の短辺方向に横切るように連続し
て、2個所において形成されている。このように複数個所に連続的にスペーサ619を形
成すると、マスクは移動中もいつもスペーサ619に支持されるので、第1の電極層61
7に接すし、第1の電極層617の形状不良を引き起こすことを防止することができる。
図22(C1)及び(C2)において、基板620、下地膜621a、下地膜621
b、ゲート絶縁層622、絶縁膜623、絶縁膜624、絶縁膜625、絶縁膜626上
に画素電極層である第1の電極層627が形成されている。第1の電極層627の端部を
覆うようにして隔壁である絶縁物628が形成され、絶縁物628と同材料、同工程でス
ペーサ629が形成されている。
図22(C1)及び(C2)において、スペーサ629は、絶縁物628と接するよ
うに形成され、第1の電極層上を、第1の電極層629の長辺方向及び短辺方向に横切る
ように連続して、格子状に形成されている。このようにスペーサ629を格子状に連続的
に形成すると、マスクは移動中もいつもスペーサ629に支持されるので、第1の電極層
627に接し、第1の電極層627の形状不良を引き起こすことを防止することができる
。図22(C2)に示すように、スペーサ629は、テーパーを有する形状をしている。
このようにスペーサは、図22(A2)のように概略直方体でもよく、円柱、角柱、テー
パー形状を有しているものなど様々な形状のものを用いることができる。
図22において、スペーサは、隔壁となる絶縁物と接して形成されているが、接さず
、離れて形成されていてもよい。
スペーサは、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニ
ウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及び
これらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾ
ール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いて形成するこ
とができる。本実施の形態ではスペーサ199にアクリルを用いる。
本実施の形態では、絶縁物186にアクリルを用いる。また絶縁物186に絶縁膜1
81と同材料を用い、同工程で形成すると、製造コストを削減することができる。また、
塗布成膜装置やエッチング装置などの装置の共通化によるコストダウンが図れる。
絶縁物186は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アル
ミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸
及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミ
ダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いて形成す
ることができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成しても
よい。絶縁物186は曲率半径が連続的に変化する形状が好ましく、上に形成される電界
発光層188、第2の電極層189の被覆性が向上する。
接続領域205において、絶縁物186は、開口部182の側面の絶縁膜180及び
絶縁膜181の端部を覆うように形成されている。エッチング工程によって段差を有する
ように加工された絶縁膜180及び絶縁膜181の端部は、その急激な段差のため、その
上に積層する第2の電極層189の被覆性が悪い。よって本発明のように、開口部周辺の
段差を絶縁物186によって覆い、段差をなだらかにすることで、積層する第2の電極層
189の被覆性を向上させることができる。接続領域205において、第2の電極層と同
工程、同材料で形成される配線層は配線層156と電気的に接続する。本実施の形態では
、第2の電極層189は配線層156と直接接して電気的に接続されているが、他の配線
を介して電気的に接続されてもよい。
また、さらに信頼性を向上させるため、電界発光層(有機化合物を含む層)188の
形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を
行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200〜4
00℃、好ましくは250〜350℃の加熱処理を行うことが望ましい。またそのまま大
気に晒さずに電界発光層188を真空蒸着法や、減圧下の液滴吐出法で形成することが好
ましい。この熱処理で、第1の電極層となる導電膜や絶縁層(隔壁)に含有、付着してい
る水分を放出することができる。この加熱処理は、真空を破らず、真空のチャンパー内を
基板が輸送できるのであれば、先の加熱工程と兼ねることもでき、先の加熱工程を絶縁層
(隔壁)形成後に、一度行えばよい。ここでは、層間絶縁膜と絶縁物(隔壁)とを高耐熱
性を有する物質で形成すれば信頼性向上のための加熱処理工程を十分行うことができる。
第1の電極層185の上には電界発光層188が形成される。なお、図1では一画素
しか図示していないが、本実施の形態ではR(赤)、G(緑)、B(青)の各色に対応し
た電界電極層を作り分けている。本実施の形態では電界発光層188として、赤色(R)
、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等に
よって選択的に形成する様子を図23に示す。
図23において、薄膜トランジスタ651a、薄膜トランジスタ651b、薄膜トラ
ンジスタ651cは画素電極層である第1の電極層652a、第1の電極層652b、第
1の電極層652cと接続している。第1の電極層の端部はそれぞれ、隔壁として機能す
る絶縁物653a、絶縁物653b、絶縁物654c、絶縁物653dに覆われており、
第1の電極層上には、スペーサ654a、スペーサ654b、スペーサ654cが形成さ
れている。マスク656は、第1の電極層652a、第1の電極層652b、第1の電極
層652cに電界発光層を形成したのち、矢印655の方向へ移動しながら各第1の電極
層上に電界発光層を形成する。マスク656は、第1の電極層652a、第1の電極層6
52b、第1の電極層652c上ではスペーサ654a、スペーサ654b、スペーサ6
54cに支持されるため、たわみやよじれなどによって、第1の電極層に接し、第1の電
極層に形状不良を引き起こす問題がない。よって、第1の電極層は発光不良、表示不良を
引き起こすことなく、信頼性の高い高画質な表示装置を作製することができる。
赤色(R)、緑色(G)、青色(B)の発光を示す材料は、液滴吐出法により形成す
ることもでき(低分子または高分子材料など)る。
次に、電界発光層188の上に導電膜からなる第2の電極層189が設けられる。第
2の電極層189としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこ
れらの合金や化合物、MgAg、MgIn、AlLi、CaF2、または窒化カルシウム
)を用いればよい。こうして第1の電極層185、電界発光層188及び第2の電極層1
89からなる発光素子190が形成される。
図1に示した本実施の形態の表示装置において、発光素子190から発した光は、第
1の電極層185側から、図1中の矢印の方向に透過して射出される。
第2の電極層189を覆うようにしてパッシベーション膜191を設けることは有効
である。パッシベーション膜191としては、窒化珪素、酸化珪素、酸化窒化珪素(Si
ON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウ
ム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)
または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(C
N)を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることがで
きる。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少
なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素
のうち少なくとも1種を有する材料を用いてもよい。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭
素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度
範囲で成膜可能であるため、耐熱性の低い電界発光層188の上方にも容易に成膜するこ
とができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイ
クロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法
など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成すること
ができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH4、C2
2、C66など)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかっ
たカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてC24
スとN2ガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高
く、電界発光層188の酸化を抑制することが可能である。そのため、この後に続く封止
工程を行う間に電界発光層188が酸化するといった問題を防止できる。
本実施の形態で作製した表示装置の画素領域の上面図を図18に示す。図18におい
て、画素2702は、薄膜トランジスタ501、薄膜トランジスタ502、容量504、
発光素子190、ゲート配線層506、ソース及びドレイン配線層505、電源線507
から構成されている。図18において、第1の電極層上にスペーサ199が複数設けられ
ている。スペーサは、単数でも複数でもよく、複数である場合、同一の形状である必要も
ない。また、スペーサ199のように絶縁層186(図18では点線で図示している)と
接さず、分離して形成されてもよい。
このように発光素子190が形成された基板100と、封止基板195とをシール材
192によって固着し、発光素子を封止する(図1参照。)。本発明の表示装置において
は、シール材192と絶縁物186とを接しないように離して形成する。このようにシー
ル材と、絶縁物186とを離して形成すると、絶縁物186に吸湿性の高い有機材料を用
いた絶縁材料を用いても、水分が侵入しにくく、発光素子の劣化が防止でき、表示装置の
信頼性が向上する。シール材192としては、代表的には可視光硬化性、紫外線硬化性ま
たは熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールA型液状樹脂、ビス
フェノールA型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールF型樹脂、ビスフェノ
ールAD型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族
エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系
樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる
。なお、シール材で囲まれた領域には充填材193を充填してもよく、窒素雰囲気下で封
止することによって、窒素等を封入してもよい。本実施の形態は、下方射出型のため、充
填材193は透光性を有する必要はないが、充填材193を透過して光を取り出す構造の
場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化の
エポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を
用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示
装置内に充填することもできる。
ディスペンサ方式を採用した滴下注入法を図19を用いて説明する。図19の滴下注
入法は、制御装置40、撮像手段42、ヘッド43、充填材33、マーカー35、マーカ
ー45は、バリア層34、シール材32、TFT基板30、対向基板20からなる。シー
ル材32で閉ループを形成し、その中にヘッド43より充填材33を1回若しくは複数回
滴下する。充填材材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域
に付着する。一方、充填材材料の粘性が低い場合には、図19のように間欠的に吐出され
充填材が滴下される。そのとき、シール材32と充填材33とが反応することを防ぐため
、バリア層34を設けてもよい。続いて、真空中で基板を貼り合わせ、その後紫外線硬化
を行って、充填材が充填された状態とする。この充填剤として、乾燥剤などの吸湿性を含
む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。
EL表示パネル内には素子の水分による劣化を防ぐため、乾燥剤を設置される。本実
施の形態では、乾燥剤は、画素領域を取り囲むように封止基板に形成された凹部に設置さ
れ、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥剤を形成
し、吸水面積を広く取っているので、吸水効果が高い。また、直接発光しないゲート配線
層上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。
なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処
理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方
法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア
能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セ
ラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射
させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基
板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理
又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に
酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の
上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設
けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若し
くは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫
外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である
本実施の形態では、外部端子接続領域202において、端子電極層178に異方性導
電層196によってFPC194を接続し、外部と電気的に接続する構造とする。また表
示装置の上面図である図1(A)で示すように、本実施の形態において作製される表示装
置は信号線駆動回路を有する周辺駆動回路領域204のほかに、走査線駆動回路を有する
周辺駆動回路領域207a、周辺駆動回路領域207bが設けられている。
本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、周
辺駆動回路としてICチップを前述したCOG方式やTAB方式によって実装したもので
もよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良
い。
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、
点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線
順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、
表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信
号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が
定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(
CV)には、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加さ
れる電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)
には、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電
流が一定のもの(CCCC)とがある。
本発明を用いると、信頼性の高い表示装置を簡略化した工程で作製することができる
。よって、高精細、高画質な表示装置を低いコストで歩留まり良く製造することができる
(実施の形態2)
本発明の実施の形態を、図7乃至図9を用いて説明する。本実施の形態は、実施の形
態1で作製した表示装置において、第2の層間絶縁層を形成しない例を示す。よって、同
一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
実施の形態1で示したように、基板100上に薄膜トランジスタ173、薄膜トラン
ジスタ174、薄膜トランジスタ175、薄膜トランジスタ176、導電層177を形成
し、絶縁膜168、絶縁膜168を形成する。各薄膜トランジスタには半導体層のソース
領域又はドレイン領域に接続するソース電極層又はドレイン電極層が形成されている。画
素領域206に設けられた薄膜トランジスタ176におけるソース電極層又はドレイン電
極層172bに接して第1の電極層395を形成する(図7(A)参照。)。
第1の電極層395は画素電極として機能し、実施の形態1における第1の電極層1
85と同様な材料と工程で形成すればよい。本実施の形態でも実施の形態1と同様に第1
の電極層中を光を通過させて取り出すために、透明導電膜であるITSOを第1の電極層
395に用いて所望の形状に加工し形成する。
第1の電極層395の端部及び薄膜トランジスタを覆うように絶縁物186を形成す
る(図7(B)参照。)。絶縁物186には本実施の形態ではアクリルを用いる。第1の
電極層上に電界発光層188を形成し、第2の電極層189を積層することによって発光
素子190を形成する。第2の電極層189は接続領域205において配線層156と電
気的に接続し、外部端子接続領域202においては端子電極層178に異方性導電層19
6を介してFPC194が接着される。第2の電極層189を覆うようにパッシベーショ
ン膜191を形成する。基板100はシール材192によって封止基板195と張り合わ
され、表示装置内には充填材193が充填されている(図8参照。)。本発明の表示装置
においては、シール材192と絶縁物186とを接しないように離して形成する。このよ
うにシール材と、絶縁物186とを離して形成すると、絶縁物186に吸湿性の高い有機
材料を用いた絶縁材料を用いても、水分が侵入しにくく、発光素子の劣化が防止でき、表
示装置の信頼性が向上する。
また図9における表示装置は、第1の電極層395を、薄膜トランジスタ176と接
続するソース電極層又はドレイン電極層172bの形成前に、絶縁膜168上に選択的に
形成することもできる。この場合、本実施の形態とはソース電極層又はドレイン電極層1
72bと、第1の電極層395の接続構造が、第1の電極層395の上にソース電極層又
はドレイン電極層172bが積層する構造となる。第1の電極層395をソース電極層又
はドレイン電極層172bより先に形成すると、平坦な形成領域に形成できるので、被覆
性がよく、CMPなどの研磨処理も十分に行えるので平坦性よく形成できる利点がある。
本発明を用いると、信頼性の高い表示装置を簡略化した工程で作製することができる
。よって、高精細、高画質な表示装置を低いコストで歩留まり良く製造することができる
(実施の形態3)
本発明の実施の形態を、図10を用いて説明する。本実施の形態は、実施の形態1で
作製した表示装置において、薄膜トランジスタのゲート電極層の構造が異なる例を示す。
よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図10(A)乃至(C)は、作製工程にある表示装置であり、実施の形態1で示した
図4(B)の表示装置と対応している。
図10(A)において、周辺駆動回路領域214に薄膜トランジスタ273及び薄膜
トランジスタ274が、接続領域215に導電層277が、画素領域216に薄膜トラン
ジスタ275及び薄膜トランジスタ276が設けられている。図10(A)における薄膜
トランジスタのゲート電極層は2層の導電膜の積層で構成され、上層のゲート電極層が下
層のゲート電極層より幅が細く加工されている。下層のゲート電極層はテーパー形状を有
しているが、上層のゲート電極層はテーパー形状を有していない。このように、ゲート電
極層はテーパー形状を有していても良いし、側面の角度が垂直に近い形状、いわゆるテー
パー形状を有さない形状でもよい。
図10(B)において、周辺駆動回路領域214に薄膜トランジスタ373及び薄膜
トランジスタ374が、接続領域215に導電層377が、画素領域216に薄膜トラン
ジスタ375及び薄膜トランジスタ376が設けられている。図10(B)における薄膜
トランジスタのゲート電極層も2層の導電膜の積層で構成されているが、上層のゲート電
極層と下層のゲート電極層は連続的なテーパー形状を有している。
図10(C)において、周辺駆動回路領域214に薄膜トランジスタ473及び薄膜
トランジスタ474が、接続領域215に導電層477が、画素領域216に薄膜トラン
ジスタ475及び薄膜トランジスタ476が設けられている。図10(C)における薄膜
トランジスタのゲート電極層は、単層構造でありテーパー形状を有している。このように
ゲート電極層は単層構造でもよい。
以上のように、ゲート電極層はその構成と形状によって様々な構造をとりうる。よっ
て作製される表示装置も様々な構造を示す。半導体層中の不純物領域は、ゲート電極層を
マスクとして自己整合的に形成される場合、ゲート電極層の構造によってその不純物領域
の構造や濃度分布が変化する。以上のことも考慮して設計を行うと所望の機能を有する薄
膜トランジスタを作製することができる。
本実施の形態は、実施の形態1及び2とそれぞれと組み合わせて用いることが可能で
ある。
(実施の形態4)
本発明を適用して発光素子を有する表示装置を形成することができるが、該発光素子
から発せられる光は、下方放射、上方放射、両方放射のいずれかを行う。本実施の形態で
は、両方射出型、上方射出型の例を、図11及び図12を用いて説明する。
図12に示す表示装置は、素子基板1300、薄膜トランジスタ1355、薄膜トラ
ンジスタ1365、薄膜トランジスタ1375、第1の電極層1317、電界発光層13
19、第2の電極層1320、透明導電膜1321、充填材1322、シール材1325
、ゲート絶縁層1310、絶縁膜1311、絶縁膜1312、絶縁膜1313、絶縁膜1
309、絶縁物1314、封止基板1323、配線層1308、端子電極層1381、異
方性導電層1382、FPC1383、スペーサ1330、発光素子1305によって構
成されている。表示装置は、切り離し領域221、外部端子接続領域222、配線領域2
23、周辺駆動回路領域224、画素領域226を有している。充填剤1322は、図1
9の滴下法のように、液状の組成物にして、滴下法によって形成することができる。滴下
法によって充填剤が形成された素子基板1300と封止基板1323を張り合わして発光
表示装置を封止する。
図12の表示装置は、両面射出型であり、矢印の方向に素子基板1300側からも、
封止基板1323側からも光を射出する構造である。なお本実施の形態では、透明導電膜
を成膜し、所望の形状にエッチングすることで第1の電極層1317を形成する。第1の
電極層1317として透明導電膜を用いることができる。第1の電極層1317として上
記透明導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。この場合、透明導電
膜を成膜した後に、窒化チタン膜またはチタン膜を、光が透過する程度の膜厚(好ましく
は、5nm〜30nm程度)で成膜する。本実施の形態では、第1の電極層1317とし
てITSOを用いている。
次に、電界発光層1319の上には導電膜からなる第2の電極層1320が設けられ
る。第2の電極層1320としては、仕事関数の小さい材料(Al、Ag、Li、Ca、
またはこれらの合金や化合物、MgAg、MgIn、AlLi、CaF2、または窒化カ
ルシウム)を用いればよい。図6の表示装置では、発光が透過するように、第2の電極層
1320として膜厚を薄くした金属薄膜(MgAg:膜厚10nm)と、透明導電膜13
21として、膜厚100nmのITSOとの積層を用いる。透明導電膜1321として上
述の第1の電極層1317と同様なものを用いることができる。
図11の表示装置は、片面射出型であり、矢印の方向に上方射出する構造である。図
11に示す表示装置は、素子基板1600、薄膜トランジスタ1655、薄膜トランジス
タ1665、薄膜トランジスタ1675、反射性を有する金属層1624、第1の電極層
1617、電界発光層1619、第2の電極層1620、透明導電膜1621、充填材1
622、シール材1625、ゲート絶縁層1610、絶縁膜1611、絶縁膜1612、
絶縁膜1613、絶縁膜1609、絶縁物1614、封止基板1623、配線層1608
、端子電極層1681、異方性導電層1682、FPC1683、スペーサ1630、発
光素子1605によって構成されている。図11における表示装置において、端子電極層
1681に積層していた絶縁層はエッチングによって除去されている。このように端子電
極層の周囲に透水性を有する(水分を透過し得る)絶縁層を設けない構造であると信頼性
がより向上する。また、表示装置は、切り離し領域231、外部端子接続領域232、配
線領域233、周辺駆動回路領域234、画素領域236を有している。この場合、前述
の図12で示した両方射出型の表示装置において、第1の電極層1317の下に、反射性
を有する金属層1624を形成する。反射性を有する金属層1624の上に陽極として機
能する透明導電膜である第1の電極層1617を形成する。金属層1624としては、反
射性を有すればよいので、Ta、W、Ti、Mo、Al、Cuなどを用いればよい。好ま
しくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、Ti
N膜を用いる。
電界発光層1619の上には導電膜からなる第2の電極層1620が設けられる。第
2の電極層1620としては、陰極として機能させるので仕事関数の小さい材料(Al、
Ag、Li、Ca、またはこれらの合金や化合物、MgAg、MgIn、AlLi、Ca
2、または窒化カルシウム)を用いればよい。本実施の形態では、発光が透過するよう
に、第2の電極層1620として膜厚を薄くした金属薄膜(MgAg:膜厚10nm)と
、透明導電膜1621として、膜厚110nmのITSOとの積層を用いる。
本実施の形態において適用できる発光素子の形態を図13に示す。発光素子は、電界
発光層860を第1の電極層870と第2の電極層850で挟んだ構成になっている。第
1の電極層及び第2の電極層は仕事関数を考慮して材料を選択する必要があり、そして第
1の電極層及び第2の電極層は、画素構成によりいずれも陽極、又は陰極となりうる。本
実施の形態では、駆動用TFTの極性がpチャネル型である場合、第1の電極層を陽極、
第2の電極層を陰極とするとよい。また、駆動用TFTの極性がNチャネル型であるため
、第1の電極層を陰極、第2の電極層を陽極とすると好ましい。
図13(A)及び(B)は、第1の電極層870が陽極であり、第2の電極層850
が陰極である場合であり、電界発光層860は、第1の電極層870側から、HIL(ホ
ール注入層)HTL(ホール輸送層)804、EML(発光層)803、ETL(電子輸
送層)EIL(電子注入層)802、第2の電極層850の順に積層するのが好ましい。
図13(A)は第1の電極層870から光を放射する構成であり、第1の電極層870は
透光性を有する酸化物導電性材料からなる電極層805で構成し、第2の電極層は電界発
光層860側から、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む電極
層801とアルミニウムなどの金属材料で形成する電極層800より構成されている。図
13(B)は第2の電極層850から光を放射する構成であり、第1の電極層は、アルミ
ニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属
材料で形成する電極層807と、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材
料で形成する第2の電極層806より構成されている。第2の電極層は、第2の電極層は
電界発光層860側から、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含
む電極層801とアルミニウムなどの金属材料で形成する電極層800より構成されてい
るがいずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、第
2の電極層850から光を放射することが可能となる。
図13(C)及び(D)は、第1の電極層870が陰極であり、第2の電極層850
が陽極である場合であり、電界発光層860は、陰極側からEIL(電子注入層)ETL
(電子輸送層)802、EML(発光層)803、HTL(ホール輸送層)HIL(ホー
ル注入層)804、陽極である第2の電極層850の順に積層するのが好ましい。図13
(C)は第1の電極層870から光を放射する構成であり、第1の電極層870は電界発
光層860側から、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む電極
層801とアルミニウムなどの金属材料で形成する電極層800より構成されているがい
ずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、第1の電
極層870から光を放射することが可能となる。第2の電極層は、電界発光層860側か
ら、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層8
06、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒
素を含む金属材料で形成する電極層807より構成されている。図13(D)は第2の電
極層850から光を放射する構成であり、第1の電極層870は電界発光層860側から
、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む電極層801とアルミ
ニウムなどの金属材料で形成する電極層800より構成されており、膜厚は電界発光層8
60で発光した光を反射可能な程度に厚く形成している。第2の電極層850は、透光性
を有する酸化物導電性材料からなる電極層805で構成されている。なお電界発光層は、
積層構造以外に単層構造、又は混合構造をとることができる。
また、電界発光層として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を
、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(
G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成するこ
ともでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り
分けを行うことができるため好ましい。
また上面放射型の場合で、第2の電極層に透光性を有するITOやITSOを用いる
場合、ベンゾオキサゾール誘導体(BzOs)にLiを添加したBzOs−Liなどを用
いることができる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドー
パント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい
なお、電界発光層は上記材料に限定されない。例えば、CuPcやPEDOTの代わ
りに酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸
着して形成し、ホール注入性を向上させることもできる。また電界発光層の材料は、有機
材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料として用いること
ができる。以下発光素子を形成する材料について詳細に述べる。
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス(8−
キノリノラト)アルミニウム(略称:Alq3)、トリス(5−メチル−8−キノリノラ
ト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナ
ト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フ
ェニルフェノラト−アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキ
ノリン骨格を有する金属錯体等が挙げられる。また正孔輸送性の高い物質としては、例え
ば4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称
:α−NPD)や4,4'−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ
]−ビフェニル(略称:TPD)や4,4',4''−トリス(N,N−ジフェニル−アミ
ノ)−トリフェニルアミン(略称:TDATA)、4,4',4''−トリス[N−(3−
メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA
)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物が挙げられ
る。
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウ
ム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF2)等のようなア
ルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Alq3のよう
な電子輸送性の高い物質とマグネシウム(Mg)のようなアルカリ土類金属との混合物で
あってもよい。
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化
物(MoOx)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タング
ステン酸化物(WOx)、マンガン酸化物(MnOx)等の金属酸化物が挙げられる。ま
た、この他、フタロシアニン(略称:H2Pc)や銅フタロシアニン(CuPc)等のフ
タロシアニン系の化合物が挙げられる。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成と
しても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成
する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設け
た構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることが
できる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略す
ることが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜
方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。
発光材料には様々な材料がある。低分子有機発光材料では、4−ジシアノメチレン−
2−メチル−6−[2−(1,1,7,7−テトラメチル−9−ジュロリジル)エテニル]−
4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−[2−
(1,1,7,7−テトラメチルジュロリジン−9-イル)エテニル]−4H−ピラン(略称:
DCJTB)、ペリフランテン、2,5−ジシアノ−1,4−ビス[2−(10−メトキシ
−1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]ベンゼン、N,N’−
ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8
−キノリノラト)アルミニウム(略称:Alq3)、9,9’−ビアントリル、9,10−ジ
フェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(
略称:DNA)等を用いることができる。また、この他の物質でもよい。
一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が
高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと
基本的には同じであり、順に陰極、有機発光層、陽極となる。しかし、高分子系有機発光
材料を用いた発光層を形成する際には、低分子系有機発光材料を用いたときのような積層
構造を形成させることは難しく、多くの場合2層構造となる。具体的には、順に陰極、発
光層、正孔輸送層、陽極という積層構造である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光
を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の
電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェ
ン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の
誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]
、ポリ(2−(2'−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレ
ン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニ
レン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニ
レン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−
PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチ
オフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[
PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオ
フェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHM
T]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−
オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)
−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフ
ルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ
(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料
の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアク
セプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶
媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送
性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウ
スルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としての
ポリスチレンスルホン酸[PSS]の混合物等が挙げられる。
また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料
を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を
設けた構成としてカラー表示を可能にすることができる。
白色に発光する発光層を形成するには、例えば、Alq3、部分的に赤色発光色素で
あるナイルレッドをドープしたAlq3、Alq3、p−EtTAZ、TPD(芳香族ジア
ミン)を蒸着法により順次積層することで白色を得ることができる。また、スピンコート
を用いた塗布法によりELを形成する場合には、塗布した後、真空加熱で焼成することが
好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポ
リ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後
、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタ
ジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−ス
チリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリ
ビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。
発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール(PV
K)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい
。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン
6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。ここで示し
た白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤
色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を
用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画
素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し
、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ
輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用し
た場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。
低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料
で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が
高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図るこ
とができる。
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり
、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする
金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られる
ことはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する
化合物を用いることも可能である。
以上に掲げる発光層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電
子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各
層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせ
た混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定
の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極層を備え
たり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲に
おいて許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発
光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマ
トリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイ
ミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態
となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を
向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、
画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び
逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることがで
き、発光装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動ど
ちらでも適用可能である。
よって、封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタ(
着色層)は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ(着色層
)を用いると、高精細な表示を行うこともできる。カラーフィルタ(着色層)により、各
RGBの発光スペクトルにおいてブロードなピークを鋭いピークになるように補正できる
からである。
以上、各RGBの発光を示す材料を形成する場合を説明したが、単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。カラーフィルタ(着色層)や色変換層は、例えば第2の基板(封止基板)
に形成し、基板へ張り合わせればよい。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータ
イプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示
部が適しており、主に文字や記号を表示することができる。
上記構成において、陰極としては、仕事関数が小さい材料を用いることが可能で、例
えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。電界発光層は、単層型、
積層型、また層の界面がない混合型のいずれでもよい。またシングレット材料、トリプレ
ット材料、又はそれらを組み合わせた材料や、有機化合物又は無機化合物を含む電荷注入
輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合
物(昇華性を有さず、且つ分子数が20以下、又は連鎖する分子の長さが10μm以下の
有機化合物を指していう)、高分子系有機化合物から選ばれた一種又は複数種の層を含み
、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせてもよい。第1の電極層
は光を透過する透明導電膜を用いて形成し、例えばITO、ITSOの他、酸化インジウ
ムに2〜20atomic%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。なお
、第1の電極層を形成する前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱
処理を行うとよい。隔壁(土手ともいう)は、珪素を含む材料、有機材料及び化合物材料
を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感
光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状
となり、上層の薄膜が段切れせずに(破れることなく)形成されるため好ましい。本実施
の形態は、上記の実施の形態と自由に組み合わせることが可能である。
本発明を用いると、信頼性の高い表示装置を簡略化した工程で作製することができる
。よって、高精細、高画質な表示装置を低いコストで歩留まり良く製造することができる
本実施の形態は、実施の形態1乃至3とそれぞれと組み合わせて用いることが可能で
ある。
(実施の形態5)
走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様につい
て図15を参照して説明する。図15において画素2702にはTFT501、TFT5
02、容量素子504、発光素子503が設けられている。このTFTは実施の形態1と
同様な構成を有している。
信号線側入力端子部には、保護ダイオード561と保護ダイオード562が設けられ
ている。この保護ダイオードは、TFT501若しくはTFT502と同様な工程で作製
され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして
動作させている。図15で示す上面図の等価回路図を図14に示している。
保護ダイオード561は、ゲート電極層、半導体層、配線層から成っている。保護ダ
イオード562も同様な構造である。この保護ダイオードと接続する共通電位線554、
共通電位線555はゲート電極層と同じ層で形成している。従って、配線層と電気的に接
続するには、絶縁層にコンタクトホールを形成する必要がある。
絶縁層へのコンタクトホールは、マスク層を形成し、エッチング加工すれば良い。こ
の場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基
板の全面にマスク層を形成する必要はない。
信号配線層はTFT501におけるソース及びドレイン配線層505と同じ層で形成
され、それに接続している信号配線層とソース又はドレイン側が接続する構造となってい
る。
走査信号線側の入力端子部も同様な構成である。保護ダイオード563は、ゲート電
極層、半導体層、配線層から成っている。保護ダイオード564も同様な構造である。こ
の保護ダイオードと接続する共通電位線556、共通電位線557はソース及びドレイン
配線層と同じ層で形成している。入力段に設けられる保護ダイオードを同時に形成するこ
とができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、
駆動回路と画素との間に設けることもできる。
(実施の形態6)
本発明によって形成される表示装置によって、テレビジョン装置を完成させることが
できる。表示パネルには、図16(A)で示すような構成として画素部のみが形成されて
走査線側駆動回路と信号線側駆動回路とが、図17(B)のようなTAB方式により実装
される場合と、図17(A)のようなCOG方式により実装される場合と、図16(B)
に示すようにSASでTFTを形成し、画素部と走査線側駆動回路を基板上に一体形成し
信号線側駆動回路を別途ドライバICとして実装する場合、また図16(C)のように画
素部と信号線側駆動回路と走査線側駆動回路を基板上に一体形成する場合などがあるが、
どのような形態としても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナで受信した信号の
うち、映像信号を増幅する映像信号増幅回路と、そこから出力される信号を赤、緑、青の
各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバICの入
力仕様に変換するためのコントロール回路などからなっている。コントロール回路は、走
査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信
号分割回路を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナで受信した信号のうち、音声信号は、音声信号増幅回路に送られ、その出力
は音声信号処理回路を経てスピーカに供給される。制御回路は受信局(受信周波数)や音
量の制御情報を入力部から受け、チューナや音声信号処理回路に信号を送出する。
表示モジュールを、図20(A)、(B)に示すように、筐体に組みこんで、テレビ
ジョン装置を完成させることができる。FPCまで取り付けられた図1のような表示パネ
ルのことを一般的にはEL表示モジュールともいう。よって図1のようなEL表示モジュ
ールを用いると、ELテレビジョン装置を完成することができる。表示モジュールにより
主画面2003が形成され、その他付属設備としてスピーカー部2009、操作スイッチ
などが備えられている。このように、本発明によりテレビジョン装置を完成させることが
できる。
また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにし
てもよい。また上面放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリ
クスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔
料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよ
く、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔
壁を形成してもよい。位相差板、位相差板としてはλ/4板、λ/2板を用い、光を制御
できるように設計すればよい。構成としては、順にTFT素子基板、発光素子、封止基板(
封止材)、位相差板、位相差板(λ/4板、λ/2板)、偏光板となり、発光素子から放
射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は
光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方
に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これに
より、より高繊細で精密な画像を表示することができる。
図20(A)に示すように、筐体2001に表示素子を利用した表示用パネル200
2が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム200
4を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者か
ら受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることも
できる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操
作機2006により行うことが可能であり、このリモコン装置にも出力する情報を表示す
る表示部2007が設けられていても良い。
また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示
用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構
成において、主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面を低
消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先さ
せるためには、主画面2003を液晶表示用パネルで形成し、サブ画面をEL表示用パネ
ルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このよう
な大型基板を用いて、多くのTFTや電子部品を用いても、信頼性の高い表示装置とする
ことができる。
図20(B)は例えば20〜80インチの大型の表示部を有するテレビジョン装置で
あり、筐体2010、操作部であるキーボード部2012、表示部2011、スピーカー
部2013等を含む。本発明は、表示部2011の作製に適用される。図20(B)の表
示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置とな
っている。このように表示部の形状を自由に設計することができるので、所望な形状のテ
レビジョン装置を作製することができる。
本発明により、簡略な工程で表示装置を形成できるため、コストダウンも達成できる
。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで
形成できる。よって高性能、高信頼性のテレビジョン装置を歩留まりよく作製することが
できる。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタを
はじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積
の表示媒体としても様々な用途に適用することができる。
(実施の形態7)
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を
表示部に組み込んだ様々な電子機器に本発明を適用できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、プロジェク
ター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、
カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュ
ータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigita
l Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイ
を備えた装置)などが挙げられる。それらの例を図21に示す。
図21(A)は、コンピュータであり、本体2101、筐体2102、表示部210
3、キーボード2104、外部接続ポート2105、ポインティングマウス2106等を
含む。本発明を用いると、小型化し、画素が微細化しても、信頼性が高く、高画質な画像
を表示するコンピュータを完成させることができる。
図21(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり
、本体2201、筐体2202、表示部A2203、表示部B2204、記録媒体(DV
D等)読み込み部2205、操作キー2206、スピーカー部2207等を含む。表示部
A2203は主として画像情報を表示し、表示部B2204は主として文字情報を表示す
る。本発明を用いると、小型化し、画素が微細化しても、信頼性が高く、高画質な画像を
表示する画像再生装置を完成させることができる。
図21(C)は携帯電話であり、本体2301、音声出力部2302、音声入力部2
303、表示部2304、操作スイッチ2305、アンテナ2306等を含む。本発明を
用いると、小型化し、画素が微細化しても、信頼性が高く、高画質な画像を表示する携帯
電話を完成することができる。
図21(D)はビデオカメラであり、本体2401、表示部2402、筐体2403
、外部接続ポート2404、リモコン受信部2405、受像部2406、バッテリー24
07、音声入力部2408、接眼部2409、操作キー2410等を含む。本発明を用い
ると、小型化し、画素が微細化しても、信頼性が高く、高画質な画像を表示できるビデオ
カメラを完成することができる。本実施の形態は、上記の実施の形態と自由に組み合わせ
ることができる。

Claims (1)

  1. 第1の基板と、第2の基板と、を有し、
    前記第1の基板と前記第2の基板は、シール材によって貼り合わされており、
    前記第1の基板は、発光素子を有する画素を有し、
    前記発光素子は電極層を有し、
    前記電極層の表面の一部と側面を覆う第1の有機樹脂層を有し、
    外部端子と接続される端子電極層を有し、
    前記端子電極層の表面の一部と側面を覆う第2の有機樹脂層を有し、
    前記第1の有機樹脂層と前記第2の有機樹脂層は同一材料で設けられ、
    前記第1の基板と、前記シール材との間には、前記第1の有機樹脂層及び前記第2の有機樹脂層は無いことを特徴とする電子機器。
JP2015211688A 2004-09-17 2015-10-28 電子機器 Active JP6085018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015211688A JP6085018B2 (ja) 2004-09-17 2015-10-28 電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004272628 2004-09-17
JP2004272628 2004-09-17
JP2015211688A JP6085018B2 (ja) 2004-09-17 2015-10-28 電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014231440A Division JP5918834B2 (ja) 2004-09-17 2014-11-14 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016165717A Division JP6280963B2 (ja) 2004-09-17 2016-08-26 電子機器

Publications (2)

Publication Number Publication Date
JP2016040777A true JP2016040777A (ja) 2016-03-24
JP6085018B2 JP6085018B2 (ja) 2017-02-22

Family

ID=36605931

Family Applications (15)

Application Number Title Priority Date Filing Date
JP2011265630A Active JP5244958B2 (ja) 2004-09-17 2011-12-05 発光表示装置の作製方法
JP2012247529A Active JP5347059B2 (ja) 2004-09-17 2012-11-09 表示装置
JP2012261358A Withdrawn JP2013083993A (ja) 2004-09-17 2012-11-29 表示装置
JP2013228181A Active JP5728559B2 (ja) 2004-09-17 2013-11-01 表示装置
JP2014231440A Active JP5918834B2 (ja) 2004-09-17 2014-11-14 表示装置
JP2015211688A Active JP6085018B2 (ja) 2004-09-17 2015-10-28 電子機器
JP2016165717A Active JP6280963B2 (ja) 2004-09-17 2016-08-26 電子機器
JP2017180096A Active JP6612824B2 (ja) 2004-09-17 2017-09-20 発光装置
JP2019032574A Active JP6715974B2 (ja) 2004-09-17 2019-02-26 発光装置
JP2020073296A Withdrawn JP2020115472A (ja) 2004-09-17 2020-04-16 電子機器
JP2021078382A Withdrawn JP2021131560A (ja) 2004-09-17 2021-05-06 表示装置
JP2022084283A Withdrawn JP2022111141A (ja) 2004-09-17 2022-05-24 発光装置
JP2022193895A Withdrawn JP2023029959A (ja) 2004-09-17 2022-12-05 表示装置
JP2024082354A Pending JP2024103535A (ja) 2004-09-17 2024-05-21 発光装置
JP2024084585A Pending JP2024103553A (ja) 2004-09-17 2024-05-24 表示装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2011265630A Active JP5244958B2 (ja) 2004-09-17 2011-12-05 発光表示装置の作製方法
JP2012247529A Active JP5347059B2 (ja) 2004-09-17 2012-11-09 表示装置
JP2012261358A Withdrawn JP2013083993A (ja) 2004-09-17 2012-11-29 表示装置
JP2013228181A Active JP5728559B2 (ja) 2004-09-17 2013-11-01 表示装置
JP2014231440A Active JP5918834B2 (ja) 2004-09-17 2014-11-14 表示装置

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP2016165717A Active JP6280963B2 (ja) 2004-09-17 2016-08-26 電子機器
JP2017180096A Active JP6612824B2 (ja) 2004-09-17 2017-09-20 発光装置
JP2019032574A Active JP6715974B2 (ja) 2004-09-17 2019-02-26 発光装置
JP2020073296A Withdrawn JP2020115472A (ja) 2004-09-17 2020-04-16 電子機器
JP2021078382A Withdrawn JP2021131560A (ja) 2004-09-17 2021-05-06 表示装置
JP2022084283A Withdrawn JP2022111141A (ja) 2004-09-17 2022-05-24 発光装置
JP2022193895A Withdrawn JP2023029959A (ja) 2004-09-17 2022-12-05 表示装置
JP2024082354A Pending JP2024103535A (ja) 2004-09-17 2024-05-21 発光装置
JP2024084585A Pending JP2024103553A (ja) 2004-09-17 2024-05-24 表示装置

Country Status (4)

Country Link
US (3) US8350466B2 (ja)
JP (15) JP5244958B2 (ja)
KR (2) KR101256357B1 (ja)
CN (2) CN101673758B (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
KR100685804B1 (ko) * 2004-12-14 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100730151B1 (ko) * 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4245032B2 (ja) * 2006-10-03 2009-03-25 セイコーエプソン株式会社 発光装置および電子機器
JP2008145840A (ja) * 2006-12-12 2008-06-26 Fujifilm Corp 表示装置
US7402469B1 (en) * 2007-01-12 2008-07-22 Applied Micro Circuits Corporation System and method for selectivity etching an integrated circuit
US8409458B2 (en) * 2007-03-02 2013-04-02 Texas Instruments Incorporated Process for reactive ion etching a layer of diamond like carbon
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP5185598B2 (ja) * 2007-11-06 2013-04-17 株式会社ジャパンディスプレイイースト 有機el表示装置およびその製造方法
US7936122B2 (en) * 2007-12-14 2011-05-03 Canon Kabushiki Kaisha Organic EL display apparatus
CN101500351A (zh) * 2008-01-30 2009-08-05 奇美电子股份有限公司 有机电致发光装置及其制造方法
JP5505757B2 (ja) * 2008-03-25 2014-05-28 Nltテクノロジー株式会社 液晶表示装置の製造方法および液晶表示装置
KR101308200B1 (ko) * 2008-05-06 2013-09-13 엘지디스플레이 주식회사 플렉서블 유기발광 표시장치 및 그 제조 방법
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
KR101707433B1 (ko) 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101872927B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5735506B2 (ja) * 2010-06-29 2015-06-17 株式会社Joled 有機発光素子の製造方法
JP5644341B2 (ja) * 2010-10-04 2014-12-24 ソニー株式会社 固体撮像素子、および、その製造方法、電子機器
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102368865B1 (ko) 2012-07-20 2022-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
JP6142151B2 (ja) * 2012-07-31 2017-06-07 株式会社Joled 表示装置および電子機器
KR102000209B1 (ko) * 2012-11-16 2019-07-16 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20140118011A (ko) * 2013-03-27 2014-10-08 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
US9269915B2 (en) * 2013-09-18 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102117109B1 (ko) * 2013-10-22 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102200294B1 (ko) * 2014-01-22 2021-01-11 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102199216B1 (ko) 2014-06-09 2021-01-07 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102223676B1 (ko) 2014-06-24 2021-03-08 삼성디스플레이 주식회사 디스플레이 장치
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
KR102303242B1 (ko) 2014-10-17 2021-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102391920B1 (ko) * 2014-11-03 2022-04-28 엘지디스플레이 주식회사 유기발광 표시패널 및 그 제조 방법
KR102557315B1 (ko) * 2015-05-08 2023-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102430819B1 (ko) * 2015-08-19 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2017152231A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
KR102664048B1 (ko) * 2016-08-30 2024-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102671040B1 (ko) * 2016-10-10 2024-06-03 삼성디스플레이 주식회사 디스플레이 장치
CN107316945B (zh) * 2017-06-23 2019-06-07 京东方科技集团股份有限公司 一种oled显示面板和oled显示装置
CN108010941B (zh) * 2017-11-15 2020-08-11 纳晶科技股份有限公司 用于发光元件的封装结构及方法
CN107946318B (zh) * 2017-11-27 2021-01-12 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
KR102646400B1 (ko) * 2017-12-13 2024-03-08 엘지디스플레이 주식회사 표시장치
WO2019186823A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置
CN110323228B (zh) 2018-03-30 2022-04-15 京东方科技集团股份有限公司 基板及其制作方法、电子装置
WO2019187148A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス、マスク、表示デバイスの製造方法
CN108520892B (zh) * 2018-05-09 2021-01-05 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR102617812B1 (ko) 2018-05-10 2023-12-27 삼성디스플레이 주식회사 유기발광 표시 장치
KR102621591B1 (ko) 2018-09-11 2024-01-08 삼성디스플레이 주식회사 디스플레이 장치
KR20200047832A (ko) 2018-10-24 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200108176A (ko) * 2019-03-07 2020-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200120845A (ko) * 2019-04-12 2020-10-22 삼성디스플레이 주식회사 표시 장치
CN110518146B (zh) * 2019-08-30 2022-02-25 京东方科技集团股份有限公司 薄膜封装结构及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307874A (ja) * 2000-04-19 2001-11-02 Nippon Seiki Co Ltd 電界発光素子
JP2004158442A (ja) * 2002-10-17 2004-06-03 Asahi Glass Co Ltd 積層体、配線付き基体、有機el表示素子、有機el表示素子の接続端子及びそれらの製造方法
JP5728559B2 (ja) * 2004-09-17 2015-06-03 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20751A (en) * 1858-06-29 Territory
JPS6045219A (ja) 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US4678282A (en) 1985-02-19 1987-07-07 Ovonic Imaging Systems, Inc. Active display matrix addressable without crossed lines on any one substrate and method of using the same
US4653864A (en) * 1986-02-26 1987-03-31 Ovonic Imaging Systems, Inc. Liquid crystal matrix display having improved spacers and method of making same
JPH0545677Y2 (ja) 1987-05-13 1993-11-24
JPS6472557A (en) 1987-09-11 1989-03-17 Seiko Instr & Electronics Image sensor
JPH0545677A (ja) 1991-08-20 1993-02-26 Hitachi Ltd 配線基板の製造方法並びに配線基板及び液晶表示装置
JP3361029B2 (ja) * 1997-03-19 2003-01-07 株式会社東芝 表示装置
US6465268B2 (en) 1997-05-22 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
US6175345B1 (en) 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
US6592933B2 (en) * 1997-10-15 2003-07-15 Toray Industries, Inc. Process for manufacturing organic electroluminescent device
KR100577903B1 (ko) * 1998-03-17 2006-05-10 세이코 엡슨 가부시키가이샤 박막패터닝용 기판 및 그 표면처리
JPH11339958A (ja) 1998-05-22 1999-12-10 Casio Comput Co Ltd 電界発光素子の製造方法
JP2000105391A (ja) 1998-07-30 2000-04-11 Matsushita Electric Ind Co Ltd 液晶表示装置、及び、これを用いた受像装置と情報処理装置
KR100697413B1 (ko) 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
JP4364957B2 (ja) 1998-10-22 2009-11-18 北陸電気工業株式会社 蒸着マスク
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
US6469439B2 (en) * 1999-06-15 2002-10-22 Toray Industries, Inc. Process for producing an organic electroluminescent device
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1096568A3 (en) * 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
US7112115B1 (en) 1999-11-09 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4076720B2 (ja) 1999-12-28 2008-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4831873B2 (ja) * 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 自発光装置及びその作製方法
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US6882102B2 (en) 2000-02-29 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002062845A (ja) * 2000-06-06 2002-02-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2002031854A (ja) 2000-07-18 2002-01-31 Matsushita Electric Ind Co Ltd 背面投射型スクリーンおよび背面投射型画像表示装置
US20020034930A1 (en) 2000-09-11 2002-03-21 Shunpei Yamazaki Electronic device and method of usage thereof
JP4718731B2 (ja) * 2000-09-11 2011-07-06 株式会社半導体エネルギー研究所 電子装置
TW522752B (en) 2000-10-20 2003-03-01 Toshiba Corp Self-luminous display panel and method of manufacturing the same
JP3695308B2 (ja) 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機el表示装置及びその製造方法
JP2002151252A (ja) 2000-11-16 2002-05-24 Stanley Electric Co Ltd 有機el表示装置
JP3440419B2 (ja) 2001-02-02 2003-08-25 株式会社フジミインコーポレーテッド 研磨用組成物およびそれを用いた研磨方法
JP2002318546A (ja) 2001-02-19 2002-10-31 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US6720198B2 (en) 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6992439B2 (en) 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
JP2002289347A (ja) * 2001-03-27 2002-10-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置、その製造方法、被着マスク及びその製造方法
KR100495702B1 (ko) * 2001-04-13 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2003086356A (ja) * 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP4472238B2 (ja) 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
JP2003059671A (ja) 2001-08-20 2003-02-28 Sony Corp 表示素子及びその製造方法
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
KR100413455B1 (ko) * 2001-09-10 2003-12-31 엘지전자 주식회사 정전기 제거용 유기 el 소자
JP2003100449A (ja) 2001-09-26 2003-04-04 Canon Inc 有機エレクトロルミネッセンスパネル
JP2003123969A (ja) 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 蒸着用マスクおよび有機エレクトロルミネッセンスディスプレイの製造方法
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4515022B2 (ja) * 2001-11-16 2010-07-28 株式会社半導体エネルギー研究所 発光装置
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003187967A (ja) * 2001-12-20 2003-07-04 Ulvac Japan Ltd 有機el表示装置
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US7038377B2 (en) 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
SG126714A1 (en) * 2002-01-24 2006-11-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4627966B2 (ja) * 2002-01-24 2011-02-09 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP2004145244A (ja) * 2002-01-25 2004-05-20 Semiconductor Energy Lab Co Ltd 表示装置
TWI258317B (en) 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
JP4094863B2 (ja) 2002-02-12 2008-06-04 三星エスディアイ株式会社 有機el表示装置
JP2003243171A (ja) 2002-02-18 2003-08-29 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンスディスプレイパネルおよびその製造方法
JP2003257622A (ja) * 2002-02-28 2003-09-12 Fuji Electric Co Ltd 有機elディスプレイとその製造方法
JP3481232B2 (ja) 2002-03-05 2003-12-22 三洋電機株式会社 有機エレクトロルミネッセンスパネルの製造方法
JP4651916B2 (ja) * 2002-03-07 2011-03-16 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2003272827A (ja) * 2002-03-13 2003-09-26 Matsushita Electric Ind Co Ltd 有機発光素子及びその製造方法
JP2003271075A (ja) * 2002-03-13 2003-09-25 Toshiba Corp 表示装置
JP2003272834A (ja) * 2002-03-20 2003-09-26 Denso Corp 表示装置
JP4339000B2 (ja) * 2002-03-26 2009-10-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7045861B2 (en) 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP4545385B2 (ja) * 2002-03-26 2010-09-15 株式会社半導体エネルギー研究所 発光装置の作製方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
CN1656852A (zh) * 2002-05-23 2005-08-17 富士电机控股株式会社 有机el显示器
JP2003347044A (ja) * 2002-05-30 2003-12-05 Sanyo Electric Co Ltd 有機elパネル
JP4401688B2 (ja) * 2002-06-07 2010-01-20 株式会社半導体エネルギー研究所 発光装置およびその作製方法、並びに電子機器
US7230271B2 (en) * 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
US7042149B2 (en) 2002-06-13 2006-05-09 Tfpd Corporation Circuit array substrate for display device
JP2004030974A (ja) * 2002-06-21 2004-01-29 Samsung Nec Mobile Display Co Ltd 電子発光素子及びその製造方法
JP3501155B1 (ja) 2002-07-03 2004-03-02 富士電機ホールディングス株式会社 有機elディスプレイおよびその製造方法
JP4651922B2 (ja) 2002-08-09 2011-03-16 株式会社半導体エネルギー研究所 El表示装置
US7081704B2 (en) 2002-08-09 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004083650A (ja) 2002-08-23 2004-03-18 Konica Minolta Holdings Inc 有機半導体材料及びそれを用いる薄膜トランジスタ素子
JP2004103337A (ja) * 2002-09-06 2004-04-02 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2004105391A (ja) 2002-09-17 2004-04-08 Asahi Kasei Chemicals Corp 滑走具
JP4663224B2 (ja) 2002-09-20 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7094684B2 (en) 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN100517797C (zh) 2002-10-17 2009-07-22 旭硝子株式会社 层压体、带配线的基体、有机el显示元件、有机el显示元件的连接端子及它们的制造方法
JP2004165068A (ja) * 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネルの製造方法
JP4413779B2 (ja) * 2002-12-10 2010-02-10 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4817627B2 (ja) * 2003-08-29 2011-11-16 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2005022496A2 (en) 2003-08-29 2005-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7792489B2 (en) * 2003-12-26 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic appliance, and method for manufacturing light emitting device
JP2004355014A (ja) * 2004-07-26 2004-12-16 Hitachi Ltd 表示装置
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307874A (ja) * 2000-04-19 2001-11-02 Nippon Seiki Co Ltd 電界発光素子
JP2004158442A (ja) * 2002-10-17 2004-06-03 Asahi Glass Co Ltd 積層体、配線付き基体、有機el表示素子、有機el表示素子の接続端子及びそれらの製造方法
JP5728559B2 (ja) * 2004-09-17 2015-06-03 株式会社半導体エネルギー研究所 表示装置
JP5918834B2 (ja) * 2004-09-17 2016-05-18 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
KR20060051388A (ko) 2006-05-19
JP2014067043A (ja) 2014-04-17
JP2020115472A (ja) 2020-07-30
JP6280963B2 (ja) 2018-02-14
JP2021131560A (ja) 2021-09-09
JP2013061663A (ja) 2013-04-04
JP2023029959A (ja) 2023-03-07
JP2017004970A (ja) 2017-01-05
US8350466B2 (en) 2013-01-08
CN101673758B (zh) 2013-01-02
JP2024103535A (ja) 2024-08-01
JP5244958B2 (ja) 2013-07-24
JP5918834B2 (ja) 2016-05-18
CN100551179C (zh) 2009-10-14
JP2024103553A (ja) 2024-08-01
KR101256357B1 (ko) 2013-04-25
JP6715974B2 (ja) 2020-07-01
JP5347059B2 (ja) 2013-11-20
CN101673758A (zh) 2010-03-17
KR20130007513A (ko) 2013-01-18
JP6085018B2 (ja) 2017-02-22
CN1750719A (zh) 2006-03-22
KR101266023B1 (ko) 2013-05-21
US9444069B2 (en) 2016-09-13
JP2017228543A (ja) 2017-12-28
JP2013083993A (ja) 2013-05-09
JP2019125580A (ja) 2019-07-25
JP2015065175A (ja) 2015-04-09
US20170069872A1 (en) 2017-03-09
US10096795B2 (en) 2018-10-09
JP5728559B2 (ja) 2015-06-03
JP2012084530A (ja) 2012-04-26
US20060202615A1 (en) 2006-09-14
JP6612824B2 (ja) 2019-11-27
US20130134401A1 (en) 2013-05-30
JP2022111141A (ja) 2022-07-29

Similar Documents

Publication Publication Date Title
JP6612824B2 (ja) 発光装置
JP7368438B2 (ja) 表示装置
JP4879541B2 (ja) 表示装置の作製方法
JP2006113568A (ja) 表示装置、及び表示装置の作製方法
JP5072202B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170126

R150 Certificate of patent or registration of utility model

Ref document number: 6085018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250