JP2012500513A - ニア・コードワードのromリスト復号 - Google Patents
ニア・コードワードのromリスト復号 Download PDFInfo
- Publication number
- JP2012500513A JP2012500513A JP2011522963A JP2011522963A JP2012500513A JP 2012500513 A JP2012500513 A JP 2012500513A JP 2011522963 A JP2011522963 A JP 2011522963A JP 2011522963 A JP2011522963 A JP 2011522963A JP 2012500513 A JP2012500513 A JP 2012500513A
- Authority
- JP
- Japan
- Prior art keywords
- stored
- profile
- node
- nodes
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1142—Decoding using trapping sets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
- H03M13/3753—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding using iteration stopping criteria
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
LDPC符号器106は、情報語のビットに、LDPC符号によって指定される複数のパリティ・ビットを付加して、符号語を作る。情報語のビットは、可変ビットとして知られ、これらの可変ビットの個数は、Kと表される。あるLDPC符号語内のビットの総数は、Nと表される。したがって、パリティ・ビットの個数は、N−Kによって与えられる。特定のLDPC符号のレートは、K/Nすなわち、符号語長さに対する情報語長さの比である。したがって、9ビット符号語を作るために3ビット情報語のそれぞれに6つのパリティ・ビットを付加するLDPC符号は、1/3のレートを有する。通常のHDドライブの場合に、情報語長さKは、4096ビット(通常のHDドライブ・セクタの長さ)であり、パリティ・ビットの個数は、4506ビットの符号語長さおよび0.9のレートについて、約410ビットである。
特定のLDPC符号は、パリティ検査行列またはH行列あるいは単純にHとして知られる1および0の2次元行列によって定義される。Hは、LDPC符号器とLDPC復号器との両方によって、先験的に既知である。Hは、N列N−K行を含む、すなわち、符号語のすべてのビットの列およびすべてのパリティ・ビットの行を含む。Hの各1は、列の符号語ビットと行のパリティ・ビットとの間の関連を表す。たとえば、Hの第3行第7列の1は、第3パリティ検査ビットが符号語の第7ビットに関連することを意味する。検査ビットおよびその検査ビットに関連するすべての可変ビットのmodulo 2合計は、0でなければならない。
図1に戻って、LDPC符号器106とLDPC復号器112との間の経路114は、雑音のある通信路であり、したがって、復号器112は、LDPC符号器106によって出力された符号語の完全なコピーは受け取らない。その代わりに、読取りプロセッサ110は、1つまたは複数のLch値を出力し、ここで、各Lch値は、チャネル入力符号語内の1ビットに対応する。
図3は、復号器112によって使用される通常のLDPC復号方法300の流れ図である。LDPC復号器112は、N個のLch値を受け取り、復号された情報語を出力する。復号方法300の心臓部は、確率伝搬と呼ばれる反復的2相メッセージパッシング・アルゴリズムである。確率伝搬は、タナー・グラフと呼ばれる視覚化の使用を用いて最もよく説明される。
症候群チェック306または314に合格することは、ベクトル
LDPC復号器のビット誤り率(BER)は、処理されるx個のビットについて何個の誤って復号されたビットが生成されるかを表す比率である。したがって、たとえば、10−9のBERを有する復号器は、平均して、処理される10億ビットごとに1つの誤ったビットを生成する。BERが小さいほど、復号器はよりよい。LDPC復号器のBERは、復号器が失敗するすなわち、復号された正しい符号語DCCWに収束せずに終了する時に、高まる(悪化する)。
(a,b)トラッピング・セットは、復号器が反復の最大回数以内に満足できないb個のUSCおよびこれらのUSCに関連するa個の誤りのあるビットノード(EBN)の集合である。トラッピング・セットの大多数は、5つ未満のUSCおよび10個未満のEBNを含む。トラッピング・セットは、LDPC復号器のエラーフロア特性に大きい影響を有する、すなわち、LDPC復号器がDCCWへの収束に失敗する時に、これは、しばしば、トラッピング・セットのゆえである。
リスト復号は、トラッピング・セットを検出し、破壊する、1つの後処理法である。リスト復号では、ベクトル
リスト復号に必要なトラッピング・セット・リストは、通常、ソフトウェア・シミュレーション・ツールおよびハードウェア・シミュレーション・ツールを使用してオフラインで生成される。図4は、トラッピング・セットを識別し、これらのトラッピング・セットに関するさまざまな情報を記録するオフライン・トラッピング・セット(TS)シミュレーション・ツール400のブロック図である。ツール400は、たとえば、フィールドプログラマブル・ゲート・アレイ(FPGA)内で実施することができる。LDPCの正しい符号語(CCW)402が、チャネルおよび信号モデル404に送られ、このチャネルおよび信号モデル404は、図1の雑音のある通信路114の挙動をエミュレートする。チャネルおよび信号モデル404は、Lch値406をLDPC復号器408に出力する。LDPC復号器408が、ニア・コードワード(NCW)410を生成する場合には、NCW 410が、症候群チェック・モジュール412および不一致位置レコーダ414に送られる。症候群チェック412は、NCW 410内のすべてのUSCのインデックス416を出力する。不一致位置レコーダ414は、NCW 410をCCW 402と比較し、NCW 410内のすべてのEBNのインデックス418を出力する。USCインデックス416およびEBNインデックス418が、トラッピング・セット(TS)情報420を構成する。
したがって、図4のツール400のようなオフラインTSシミュレーション・ツールを使用することによって、特定のLDPC実施態様についてエラーフロア特性の改善をもたらす1つまたは複数のトラッピング・セットまたは支配的トラッピング・セットを先験的に識別することが可能である。ランタイム環境でリスト復号を実施する1つの形は、オフライン生成された図4のトラッピング・セット情報420をトラッピング・セット読取り専用メモリ(TS−ROM)に格納し、そのTS−ROMをリスト・デコーダ・プログラムと結合することである。TS−ROMリスト・デコーダ・プログラムは、
TS−ROMの静的トラッピング・セット・リストに対する1つのランタイム代替案は、トラッピング・セット情報をトラッピング・セット・ランダムアクセス・メモリ(TS−RAM)に格納し、図4のオフライン・トラッピング・セット・シミュレーション・ツール400を、実際の個々のデバイス(たとえば、HDドライブ)に対して動作するランタイム・トラッピング・セット収集分析ツールにすることである。チャネルおよび信号モデル(たとえば、図4のモデル404)から初期値を受け取るのではなく、ランタイム・ツールは、その特定のデバイスの実際の信号を処理する。ランタイム・ツールは、リスト復号器機能性を含む、すなわち、ランタイム・ツールは、観察されたUSCをTS−RAM内の格納されたトラッピング・セット情報と照合し、一致が見つかる場合には、格納された情報を使用して、復号器ビットノード値を変更し、復号器を再始動することを試みる。一致が見つからない場合には、ランタイム・ツールは、観察されたトラッピング・セットを分析する、すなわち、USCに関連するEBNを識別し、観察されたトラッピング・セットが、TS−RAMへの格納に関するしきい要件(たとえば、DTS−Nへのメンバシップ)を満足したかどうかを判定する。
実行中に、特定のPP方法が、PP方法実行可能プログラム・コードとは別々のデータ構造にアクセスすることを必要とする場合がある。具体的に言うと、TS−ROMリスト復号方法およびTS−RAMリスト復号方法は、それぞれTS−ROM 510およびTS−RAM 520に格納されたトラッピング・セット情報の1つまたは複数のリストにアクセスする。
図13は、図5のポストプロセッサ504によって実施される図12の例示的なTS−ROMリスト復号プロセス1206の流れ図である。処理は、ステップ1302で開始され、ステップ1304に進み、ここで、プロセス1206は、図12のLDPC復号器1204から受け取られたベクトル
(1)b=bobservedについて、図7のPTABLE_START_OFFSETフィールド704、
(2)b=bobserved+1について、図7のPTABLE_START_OFFSETフィールド704、
(3)b=bobservedについて、図7のETABLE_START_OFFSETフィールド706、および
(4)b=bobservedについて、図7のNUM_ETABLE_ENTRIESフィールド708。
第1の値は、プロセス1206に、図5のPテーブル514内のどこで一致するトラッピング・セット情報の検索を開始すべきか(すなわち、USCインデックスおよびEBNインデックス)を指示し、第2の値は、プロセス1206に、いつその検索を終了すべきかを指示する。同様に、第3および第4の値は、プロセス1206に、拡張情報(すなわち、MSCインデックス)の検索を開始すべき場所および終了すべき場所を指示する。
図5のポストプロセッサ504によって利用されるもう1つのPP方法が、図12のTS−RAMリスト復号1208すなわち、ランダムアクセス・メモリなどの揮発性メモリに格納されたトラッピング・セット情報を使用するトラッピング・セットのリスト復号である。TS−RAMリスト復号は、図5のRAM Pテーブル522が選択されたトラッピング・セットのUSCおよびEBNの情報を格納するという点で、TS−ROMリスト復号に似ている。しかし、ROM Pテーブル514とは異なって、RAM Pテーブル522は、図5のTS−RAMアップデータ506によってランタイム中に変更される。したがって、最も重要な情報だけ、たとえばUSCインデックスおよびEBNインデックスだけが、格納される。拡張情報(たとえば、図5のEIテーブル518)は、TS−RAM内では維持されない。
ステップ1514が完了した後に、処理は、ステップ1506で終了する。
図12のプロセス1200の議論で説明したように、TS−ROMリスト復号1206以外の任意の後処理方法がDCCWに達する場合に、それが、新しいトラッピング・セットが発見されたことを意味する場合がある。そうである場合には、ステップ1216が、その新しいトラッピング・セットを図5のRAM Pテーブル522に追加することを試みる場合がある。
Claims (18)
- グラフベースの符号を使用して符号化された符号化されたデータを復号する方法であって、
(a)候補の復号された符号語を生成するために、前記符号化されたデータを復号することと、
(b)前記候補の復号された符号語が復号された正しい符号語ではない場合に、前記復号された正しい符号語を生成することを試みるためにトラッピング・セット(TS)−ROMリスト復号方法を実行することであって、
前記候補の復号された符号語は、少なくとも1つの満足されないチェックノードを有し、満足されないチェックノードは、パリティ検査に合格しないチェックノードであり、
前記TS−ROMリスト復号方法は、ROMメモリ内に格納された1つまたは複数のTSプロファイルにアクセスし、
第1の格納されたTSプロファイルは、少なくとも1つの満足されないチェック(USC)ノードの格納された情報および少なくとも1つの誤って満足されたチェック(MSC)ノードの格納された情報を含み、MSCノードは、(i)誤りのあるビットノード(EBN)に関連し、(ii)前記パリティ検査を満足するチェックノードであり、
第2の格納されたTSプロファイルは、1つまたは複数のUSCノードおよび1つまたは複数のMSCノードを有するトラッピング・セットに関連し、前記第2の格納されたTSプロファイルは、前記1つまたは複数のUSCノードの格納された情報を含むが、前記1つまたは複数のMSCノードに関する情報を含まない
実行することと
を含む方法。 - 前記第1の格納されたTSプロファイルは、前記第2の格納されたTSプロファイルの前記トラッピング・セットより支配的であるトラッピング・セットに関連する、請求項1に記載の発明。
- 前記TS−ROMリスト復号方法は、
(b1)前記候補の復号された符号語内の前記少なくとも1つのUSCノードに関連する1つまたは複数のEBNを識別することと、
(b2)(i)前記候補の復号された符号語が1つまたは複数のMSCノードを有し、(ii)前記ROMメモリが前記1つまたは複数のMSCノードに関する情報を含む場合に、前記1つまたは複数のMSCに関連する1つまたは複数のEBNを識別することと、
(b3)前記識別されたEBNを変更することと、
(b4)さらなる処理を実行することであって、
ステップ(b2)が1つまたは複数のEBNを識別する場合に、前記さらなる処理は、前記変更された候補の復号された符号語に対して症候群チェックを実行することを含み、
ステップ(b2)が1つまたは複数のEBNを識別しない場合に、前記さらなる処理は、変更された符号化されたデータを復号することを含む
実行することと
を含む、請求項1に記載の発明。 - TSプロファイル内の満足されないチェックノードごとに、前記TSプロファイルは、
前記満足されないチェックノードが配置される復号レイヤ(たとえば、LAYER)と、
前記復号レイヤ内の前記満足されないチェックノード(USC)のインデックス(たとえば、USC_INDEX)と、
前記満足されないチェックノードに関連する1つまたは複数の誤りのあるビットノード(EBN)の1つまたは複数のインデックス(たとえば、EBN_INDEX)と
を含み、TSプロファイル内の誤って満足されたチェックノードごとに、前記TSプロファイルは、
前記誤って満足されたチェックノードに関連する1つまたは複数の誤りのあるビットノードの位置情報(たとえば、BLOCK_COLUMN、B_INDEX)
を含む、請求項1に記載の発明。 - 前記ROMメモリは、複数の格納されたTSプロファイルを含み、
前記複数の格納されたTSプロファイルの前記復号レイヤ、USCインデックス、およびEBNインデックスは、第1テーブル(たとえば、Pテーブル514)に格納され、
誤って満足されたチェックノードに関連する前記誤りのあるビットノードの前記位置情報は、第2テーブル(たとえば、EIテーブル518)に格納される
請求項4に記載の発明。 - 前記格納されたTSプロファイルは、前記第1テーブル内で、前記格納されたTSプロファイル内の満足されないチェックノードの個数に基づいてグループ化され、
同一の個数の満足されないチェックノードを有する格納されたTSプロファイルの各グループ内の前記格納されたTSプロファイルは、TSプロファイル優位性によって順序付けられ、TSプロファイルの優位性は、前記関連するトラッピング・セットがステップ(a)の前記復号のエラーフロア特性に対して有する影響に依存する
請求項5に記載の発明。 - 複数の満足されないチェックノードを有するTSプロファイルごとに、
前記満足されないチェックノードは、前記TSプロファイル内で復号レイヤによってグループ化され、
同一の復号レイヤを有する満足されないチェックノードのグループ内の前記満足されないチェックノードは、USCインデックスによって配置される
請求項6に記載の発明。 - 前記ROMメモリは、第3テーブル(たとえば、Eテーブル516)および第4テーブル(たとえば、Bテーブル512)をさらに含み、
前記第3テーブルは、一致するTSプロファイルの誤って満足されたチェックノードに関連する前記誤りのあるビットノードの前記位置情報の前記第2テーブル内のアドレス(たとえば、EITABLE_START_ADDRESS、EITABLE_END_ADDRESS)を識別し、
前記第1テーブル内と同一の個数の満足されないチェックノードを有する格納されたTSプロファイルのグループごとに、前記第4テーブルは、
(i)格納されたTSプロファイルの前記グループの前記第1テーブル内の開始アドレス(たとえば、PTABLE_START_OFFSET)と、
(ii)誤って満足されたチェックノードに関連する位置情報を有する前記グループ内のTSプロファイルの個数(たとえば、NUM_ETABLE_ENTRIES)と、
(iii)格納されたTSプロファイルの前記グループの前記第3テーブル内の開始アドレス(たとえば、ETABLE_START_OFFSET)と
を識別する、請求項5に記載の発明。 - 前記グラフベースの符号は、Low−Density Parity Check(LDPC)符号である、請求項1に記載の発明。
- グラフベースの符号を使用して符号化された符号化されたデータを復号する装置であって、
(a)候補の復号された符号語を生成するために、前記符号化されたデータを復号するように適合された復号器と、
(b)前記候補の復号された符号語が復号された正しい符号語ではない場合に、前記復号された正しい符号語を生成することを試みるためにトラッピング・セット(TS)−ROMリスト復号方法を実行するように適合されたポストプロセッサであって、
前記候補の復号された符号語は、少なくとも1つの満足されないチェックノードを有し、満足されないチェックノードは、パリティ検査に合格しないチェックノードであり、
前記TS−ROMリスト復号方法は、ROMメモリ内に格納された1つまたは複数のTSプロファイルにアクセスし、
第1の格納されたTSプロファイルは、少なくとも1つの満足されないチェック(USC)ノードの格納された情報および少なくとも1つの誤って満足されたチェック(MSC)ノードの格納された情報を含み、MSCノードは、(i)誤りのあるビットノード(EBN)に関連し、(ii)前記パリティ検査を満足するチェックノードであり、
第2の格納されたTSプロファイルは、1つまたは複数のUSCノードおよび1つまたは複数のMSCノードを有するトラッピング・セットに関連し、前記第2の格納されたTSプロファイルは、前記1つまたは複数のUSCノードの格納された情報を含むが、前記1つまたは複数のMSCノードに関する情報を含まない
ポストプロセッサと
を含む装置。 - 前記第1の格納されたTSプロファイルは、前記第2の格納されたTSプロファイルの前記トラッピング・セットより支配的であるトラッピング・セットに関連する、請求項10に記載の発明。
- 前記TS−ROMリスト復号方法に関して、前記ポストプロセッサは、
(b1)前記候補の復号された符号語内の前記少なくとも1つのUSCノードに関連する1つまたは複数のEBNを識別し、
(b2)(i)前記候補の復号された符号語が1つまたは複数のMSCノードを有し、(ii)前記ROMメモリが前記1つまたは複数のMSCノードに関する情報を含む場合に、前記1つまたは複数のMSCに関連する1つまたは複数のEBNを識別し、
(b3)前記識別されたEBNを変更し、
(b4)さらなる処理を実行し、ここで、
前記ポストプロセッサが前記1つまたは複数のMSCに関連する1つまたは複数のEBNを識別する場合に、前記ポストプロセッサは、前記変更された候補の復号された符号語に対して症候群チェックを実行し、
前記ポストプロセッサが前記1つまたは複数のMSCに関連する1つまたは複数のEBNを識別しない場合に、前記ポストプロセッサは、変更された符号化されたデータを復号する
請求項10に記載の発明。 - TSプロファイル内の満足されないチェックノードごとに、前記TSプロファイルは、
前記満足されないチェックノードが配置される復号レイヤ(たとえば、LAYER)と、
前記復号レイヤ内の前記満足されないチェックノード(USC)のインデックス(たとえば、USC_INDEX)と、
前記満足されないチェックノードに関連する1つまたは複数の誤りのあるビットノード(EBN)の1つまたは複数のインデックス(たとえば、EBN_INDEX)と
を含み、TSプロファイル内の誤って満足されたチェックノードごとに、前記TSプロファイルは、
前記誤って満足されたチェックノードに関連する1つまたは複数の誤りのあるビットノードの位置情報(たとえば、BLOCK_COLUMN、B_INDEX)
を含む、請求項10に記載の発明。 - 前記ROMメモリは、複数の格納されたTSプロファイルを含み、
前記複数の格納されたTSプロファイルの前記復号レイヤ、USCインデックス、およびEBNインデックスは、第1テーブル(たとえば、Pテーブル514)に格納され、
誤って満足されたチェックノードに関連する前記誤りのあるビットノードの前記位置情報は、第2テーブル(たとえば、EIテーブル518)に格納される
請求項13に記載の発明。 - 前記格納されたTSプロファイルは、前記第1テーブル内で、前記格納されたTSプロファイル内の満足されないチェックノードの個数に基づいてグループ化され、
同一の個数の満足されないチェックノードを有する格納されたTSプロファイルの各グループ内の前記格納されたTSプロファイルは、TSプロファイル優位性によって順序付けられ、TSプロファイルの優位性は、前記関連するトラッピング・セットが前記復号器のエラーフロア特性に対して有する影響に依存する
請求項14に記載の発明。 - 複数の満足されないチェックノードを有するTSプロファイルごとに、
前記満足されないチェックノードは、前記TSプロファイル内で復号レイヤによってグループ化され、
同一の復号レイヤを有する満足されないチェックノードのグループ内の前記満足されないチェックノードは、USCインデックスによって配置される
請求項15に記載の発明。 - 前記ROMメモリは、第3テーブル(たとえば、Eテーブル516)および第4テーブル(たとえば、Bテーブル512)をさらに含み、
前記第3テーブルは、一致するTSプロファイルの誤って満足されたチェックノードに関連する前記誤りのあるビットノードの前記位置情報の前記第2テーブル内のアドレス(たとえば、EITABLE_START_ADDRESS、EITABLE_END_ADDRESS)を識別し、
前記第1テーブル内と同一の個数の満足されないチェックノードを有する格納されたTSプロファイルのグループごとに、前記第4テーブルは、
(i)格納されたTSプロファイルの前記グループの前記第1テーブル内の開始アドレス(たとえば、PTABLE_START_OFFSET)と、
(ii)誤って満足されたチェックノードに関連する位置情報を有する前記グループ内のTSプロファイルの個数(たとえば、NUM_ETABLE_ENTRIES)と、
(iii)格納されたTSプロファイルの前記グループの前記第3テーブル内の開始アドレス(たとえば、ETABLE_START_OFFSET)と
を識別する、請求項14に記載の発明。 - 前記グラフベースの符号は、Low−Density Parity Check(LDPC)符号である、請求項10に記載の発明。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8929708P | 2008-08-15 | 2008-08-15 | |
US61/089,297 | 2008-08-15 | ||
PCT/US2008/086537 WO2010019169A1 (en) | 2008-08-15 | 2008-12-12 | Rom list-decoding of near codewords |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012500513A true JP2012500513A (ja) | 2012-01-05 |
JP2012500513A5 JP2012500513A5 (ja) | 2012-02-16 |
JP5276173B2 JP5276173B2 (ja) | 2013-08-28 |
Family
ID=41669126
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011522963A Expired - Fee Related JP5276173B2 (ja) | 2008-08-15 | 2008-12-12 | ニア・コードワードのromリスト復号 |
JP2011522962A Expired - Fee Related JP5363573B2 (ja) | 2008-08-15 | 2008-12-12 | ニア・コードワードのramリスト復号 |
JP2011523008A Pending JP2012500514A (ja) | 2008-08-15 | 2009-04-08 | 複数のチェックノード・アルゴリズムを用いる誤り訂正デコーダ |
JP2013231731A Ceased JP2014027704A (ja) | 2008-08-15 | 2013-11-08 | 複数のチェックノード・アルゴリズムを用いる誤り訂正デコーダ |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011522962A Expired - Fee Related JP5363573B2 (ja) | 2008-08-15 | 2008-12-12 | ニア・コードワードのramリスト復号 |
JP2011523008A Pending JP2012500514A (ja) | 2008-08-15 | 2009-04-08 | 複数のチェックノード・アルゴリズムを用いる誤り訂正デコーダ |
JP2013231731A Ceased JP2014027704A (ja) | 2008-08-15 | 2013-11-08 | 複数のチェックノード・アルゴリズムを用いる誤り訂正デコーダ |
Country Status (7)
Country | Link |
---|---|
US (17) | US8407553B2 (ja) |
EP (3) | EP2223431A4 (ja) |
JP (4) | JP5276173B2 (ja) |
KR (3) | KR101418467B1 (ja) |
CN (3) | CN101803206B (ja) |
TW (3) | TWI435211B (ja) |
WO (3) | WO2010019168A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012500512A (ja) * | 2008-08-15 | 2012-01-05 | エルエスアイ コーポレーション | ニア・コードワードのramリスト復号 |
JP2014007496A (ja) * | 2012-06-22 | 2014-01-16 | Toshiba Corp | 誤り訂正装置、誤り訂正方法およびプログラム |
Families Citing this family (234)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8281212B1 (en) | 2007-03-30 | 2012-10-02 | Link—A—Media Devices Corporation | Iterative ECC decoder with out of order completion |
US7958427B1 (en) * | 2007-03-30 | 2011-06-07 | Link—A—Media Devices Corporation | ECC with out of order completion |
US8418023B2 (en) | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
US8799742B1 (en) * | 2007-07-30 | 2014-08-05 | Marvell International Ltd. | QC-LDPC decoder with list-syndrome decoding |
US8127209B1 (en) | 2007-07-30 | 2012-02-28 | Marvell International Ltd. | QC-LDPC decoder with list-syndrome decoding |
US8219878B1 (en) | 2007-12-03 | 2012-07-10 | Marvell International Ltd. | Post-processing decoder of LDPC codes for improved error floors |
US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
US8370711B2 (en) * | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
US20090319860A1 (en) * | 2008-06-23 | 2009-12-24 | Ramot At Tel Aviv University Ltd. | Overcoming ldpc trapping sets by decoder reset |
US20100037121A1 (en) * | 2008-08-05 | 2010-02-11 | The Hong Kong University Of Science And Technology | Low power layered decoding for low density parity check decoders |
US8185796B2 (en) * | 2008-08-20 | 2012-05-22 | Nec Laboratories America, Inc. | Mitigation of fiber nonlinearities in multilevel coded-modulation schemes |
US8291285B1 (en) * | 2008-09-18 | 2012-10-16 | Marvell International Ltd. | Circulant processing scheduler for layered LDPC decoder |
US8762806B2 (en) * | 2008-09-26 | 2014-06-24 | Agency For Science, Technology And Research | Decoding circuit and encoding circuit |
US8321772B1 (en) * | 2008-10-20 | 2012-11-27 | Link—A—Media Devices Corporation | SOVA sharing during LDPC global iteration |
US8219873B1 (en) * | 2008-10-20 | 2012-07-10 | Link—A—Media Devices Corporation | LDPC selective decoding scheduling using a cost function |
US8161345B2 (en) | 2008-10-29 | 2012-04-17 | Agere Systems Inc. | LDPC decoders using fixed and adjustable permutators |
TWI469533B (zh) * | 2008-11-07 | 2015-01-11 | Realtek Semiconductor Corp | 同位檢查碼解碼器及接收系統 |
US9356623B2 (en) | 2008-11-26 | 2016-05-31 | Avago Technologies General Ip (Singapore) Pte. Ltd. | LDPC decoder variable node units having fewer adder stages |
US8935601B1 (en) | 2008-12-03 | 2015-01-13 | Marvell International Ltd. | Post-processing methodologies in decoding LDPC codes |
US8234556B2 (en) * | 2008-12-30 | 2012-07-31 | Intel Corporation | Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper |
KR101539002B1 (ko) * | 2009-01-02 | 2015-07-24 | 삼성전자주식회사 | 1-비트용 에러 정정 장치 및 그 방법 |
US8347195B1 (en) | 2009-01-22 | 2013-01-01 | Marvell International Ltd. | Systems and methods for near-codeword detection and correction on the fly |
US8291299B2 (en) | 2009-03-05 | 2012-10-16 | Lsi Corporation | Turbo-equalization methods for iterative decoders |
CN102077173B (zh) | 2009-04-21 | 2015-06-24 | 艾格瑞系统有限责任公司 | 利用写入验证减轻代码的误码平层 |
US8578256B2 (en) | 2009-04-22 | 2013-11-05 | Agere Systems Llc | Low-latency decoder |
JP5489552B2 (ja) * | 2009-06-19 | 2014-05-14 | 三菱電機株式会社 | 復号方法及び復号装置 |
US8266505B2 (en) | 2009-08-12 | 2012-09-11 | Lsi Corporation | Systems and methods for retimed virtual data processing |
US8423861B2 (en) | 2009-11-19 | 2013-04-16 | Lsi Corporation | Subwords coding using different interleaving schemes |
US8352847B2 (en) | 2009-12-02 | 2013-01-08 | Lsi Corporation | Matrix vector multiplication for error-correction encoding and the like |
US20110138255A1 (en) * | 2009-12-09 | 2011-06-09 | Lee Daniel Chonghwan | Probabilistic Learning-Based Decoding of Communication Signals |
US20110154168A1 (en) * | 2009-12-18 | 2011-06-23 | Electronics And Telecommunications Research Institute | Effective high-speed ldpc encoding method and apparatus using the same |
US8751912B1 (en) * | 2010-01-12 | 2014-06-10 | Marvell International Ltd. | Layered low density parity check decoder |
US8341486B2 (en) * | 2010-03-31 | 2012-12-25 | Silicon Laboratories Inc. | Reducing power consumption in an iterative decoder |
US8555131B2 (en) | 2010-03-31 | 2013-10-08 | Silicon Laboratories Inc. | Techniques to control power consumption in an iterative decoder by control of node configurations |
US8918696B2 (en) * | 2010-04-09 | 2014-12-23 | Sk Hynix Memory Solutions Inc. | Implementation of LDPC selective decoding scheduling |
US8464142B2 (en) | 2010-04-23 | 2013-06-11 | Lsi Corporation | Error-correction decoder employing extrinsic message averaging |
US8589755B2 (en) * | 2010-06-16 | 2013-11-19 | Nec Laboratories America, Inc. | Reduced-complexity LDPC decoding |
US8612831B2 (en) * | 2010-06-22 | 2013-12-17 | Cleversafe, Inc. | Accessing data stored in a dispersed storage memory |
US8499226B2 (en) | 2010-06-29 | 2013-07-30 | Lsi Corporation | Multi-mode layered decoding |
US8458555B2 (en) | 2010-06-30 | 2013-06-04 | Lsi Corporation | Breaking trapping sets using targeted bit adjustment |
US8504900B2 (en) | 2010-07-02 | 2013-08-06 | Lsi Corporation | On-line discovery and filtering of trapping sets |
US8621289B2 (en) | 2010-07-14 | 2013-12-31 | Lsi Corporation | Local and global interleaving/de-interleaving on values in an information word |
US8650457B1 (en) | 2010-09-03 | 2014-02-11 | Marvell International Ltd. | Methods and systems for reconfigurable LDPC decoders |
US8681439B2 (en) | 2010-09-13 | 2014-03-25 | Lsi Corporation | Systems and methods for handling sector gaps in inter-track interference compensation |
GB2498298B (en) * | 2010-09-29 | 2017-03-22 | Ibm | Decoding in solid state memory devices |
US8560930B2 (en) | 2010-10-11 | 2013-10-15 | Lsi Corporation | Systems and methods for multi-level quasi-cyclic low density parity check codes |
US8385014B2 (en) | 2010-10-11 | 2013-02-26 | Lsi Corporation | Systems and methods for identifying potential media failure |
JP5310701B2 (ja) * | 2010-10-29 | 2013-10-09 | 株式会社Jvcケンウッド | 復号装置および復号方法 |
US8549387B2 (en) * | 2010-11-04 | 2013-10-01 | Himax Media Solutions, Inc. | System and method of decoding LDPC code blocks |
JP2012124888A (ja) * | 2010-11-15 | 2012-06-28 | Fujitsu Ltd | 復号装置及び復号方法 |
US8566379B2 (en) | 2010-11-17 | 2013-10-22 | Lsi Corporation | Systems and methods for self tuning target adaptation |
US8810940B2 (en) | 2011-02-07 | 2014-08-19 | Lsi Corporation | Systems and methods for off track error recovery |
US8699167B2 (en) | 2011-02-16 | 2014-04-15 | Lsi Corporation | Systems and methods for data detection using distance based tuning |
US8446683B2 (en) | 2011-02-22 | 2013-05-21 | Lsi Corporation | Systems and methods for data pre-coding calibration |
US10063262B2 (en) | 2011-02-28 | 2018-08-28 | Inphi Corporation | Non-concatenated FEC codes for ultra-high speed optical transport networks |
WO2012118766A1 (en) * | 2011-02-28 | 2012-09-07 | Clariphy Communications, Inc. | Non-concatenated fec codes for ultra-high speed optical transport networks |
US10103751B2 (en) * | 2011-02-28 | 2018-10-16 | Inphi Corporation | Non-concatenated FEC codes for ultra-high speed optical transport networks |
WO2012123505A2 (en) * | 2011-03-14 | 2012-09-20 | Ecole Centrale Paris | Method and device for efficient parallel message computation for map inference |
US8854753B2 (en) | 2011-03-17 | 2014-10-07 | Lsi Corporation | Systems and methods for auto scaling in a data processing system |
US8693120B2 (en) | 2011-03-17 | 2014-04-08 | Lsi Corporation | Systems and methods for sample averaging in data processing |
US8656245B2 (en) * | 2011-04-13 | 2014-02-18 | California Institute Of Technology | Method of error floor mitigation in low-density parity-check codes |
US8670955B2 (en) | 2011-04-15 | 2014-03-11 | Lsi Corporation | Systems and methods for reliability assisted noise predictive filtering |
US8887034B2 (en) | 2011-04-15 | 2014-11-11 | Lsi Corporation | Systems and methods for short media defect detection |
US8611033B2 (en) | 2011-04-15 | 2013-12-17 | Lsi Corporation | Systems and methods for selective decoder input data processing |
US8806309B2 (en) * | 2011-06-13 | 2014-08-12 | Silicon Motion Inc. | Method for controlling message-passing algorithm based decoding operation by referring to statistics data of syndromes of executed iterations and related control apparatus thereof |
US8560929B2 (en) | 2011-06-24 | 2013-10-15 | Lsi Corporation | Systems and methods for non-binary decoding |
US8499231B2 (en) | 2011-06-24 | 2013-07-30 | Lsi Corporation | Systems and methods for reduced format non-binary decoding |
US8566665B2 (en) | 2011-06-24 | 2013-10-22 | Lsi Corporation | Systems and methods for error correction using low density parity check codes using multiple layer check equations |
US8879182B2 (en) | 2011-07-19 | 2014-11-04 | Lsi Corporation | Storage media inter-track interference cancellation |
US8830613B2 (en) | 2011-07-19 | 2014-09-09 | Lsi Corporation | Storage media inter-track interference cancellation |
US8819527B2 (en) | 2011-07-19 | 2014-08-26 | Lsi Corporation | Systems and methods for mitigating stubborn errors in a data processing system |
JP2013029882A (ja) * | 2011-07-26 | 2013-02-07 | Toshiba Corp | メモリコントローラ、半導体記憶装置および復号方法 |
US9270297B2 (en) | 2011-07-31 | 2016-02-23 | SanDisk Technologies, Inc. | Error-correction decoding with reduced memory and power requirements |
US8645810B2 (en) | 2011-07-31 | 2014-02-04 | Sandisk Technologies Inc. | Fast detection of convergence or divergence in iterative decoding |
US8539328B2 (en) | 2011-08-19 | 2013-09-17 | Lsi Corporation | Systems and methods for noise injection driven parameter selection |
US8854754B2 (en) | 2011-08-19 | 2014-10-07 | Lsi Corporation | Systems and methods for local iteration adjustment |
US9026572B2 (en) | 2011-08-29 | 2015-05-05 | Lsi Corporation | Systems and methods for anti-causal noise predictive filtering in a data channel |
US8656249B2 (en) | 2011-09-07 | 2014-02-18 | Lsi Corporation | Multi-level LDPC layer decoder |
US8681441B2 (en) | 2011-09-08 | 2014-03-25 | Lsi Corporation | Systems and methods for generating predictable degradation bias |
US8661324B2 (en) | 2011-09-08 | 2014-02-25 | Lsi Corporation | Systems and methods for non-binary decoding biasing control |
US8850276B2 (en) | 2011-09-22 | 2014-09-30 | Lsi Corporation | Systems and methods for efficient data shuffling in a data processing system |
US8767333B2 (en) | 2011-09-22 | 2014-07-01 | Lsi Corporation | Systems and methods for pattern dependent target adaptation |
US8689062B2 (en) | 2011-10-03 | 2014-04-01 | Lsi Corporation | Systems and methods for parameter selection using reliability information |
US8479086B2 (en) | 2011-10-03 | 2013-07-02 | Lsi Corporation | Systems and methods for efficient parameter modification |
US8578241B2 (en) | 2011-10-10 | 2013-11-05 | Lsi Corporation | Systems and methods for parity sharing data processing |
US8862960B2 (en) | 2011-10-10 | 2014-10-14 | Lsi Corporation | Systems and methods for parity shared data encoding |
US8443271B1 (en) | 2011-10-28 | 2013-05-14 | Lsi Corporation | Systems and methods for dual process data decoding |
US8527858B2 (en) | 2011-10-28 | 2013-09-03 | Lsi Corporation | Systems and methods for selective decode algorithm modification |
US8683309B2 (en) | 2011-10-28 | 2014-03-25 | Lsi Corporation | Systems and methods for ambiguity based decode algorithm modification |
US8768990B2 (en) | 2011-11-11 | 2014-07-01 | Lsi Corporation | Reconfigurable cyclic shifter arrangement |
US8751913B2 (en) | 2011-11-14 | 2014-06-10 | Lsi Corporation | Systems and methods for reduced power multi-layer data decoding |
US8531320B2 (en) | 2011-11-14 | 2013-09-10 | Lsi Corporation | Systems and methods for memory efficient data decoding |
JP5772622B2 (ja) * | 2012-01-20 | 2015-09-02 | 株式会社Jvcケンウッド | 復号装置および復号方法 |
US20130198582A1 (en) * | 2012-01-30 | 2013-08-01 | Broadcom Corporation | Supercharged codes |
US8850295B2 (en) | 2012-02-01 | 2014-09-30 | Lsi Corporation | Symbol flipping data processor |
US8918704B2 (en) | 2012-03-15 | 2014-12-23 | David Declercq | Decoding method and apparatus for non-binary, low-density, parity check codes |
US8977937B2 (en) * | 2012-03-16 | 2015-03-10 | Lsi Corporation | Systems and methods for compression driven variable rate decoding in a data processing system |
JP2013198017A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | 復号装置及び通信装置 |
US8949704B2 (en) | 2012-03-22 | 2015-02-03 | Lsi Corporation | Systems and methods for mis-correction correction in a data processing system |
SG10201707023VA (en) | 2012-04-15 | 2017-10-30 | Samsung Electronics Co Ltd | Parameter update method for entropy coding and decoding of conversion coefficient level, and entropy coding device and entropy decoding device of conversion coefficient level using same |
US8782487B2 (en) | 2012-04-18 | 2014-07-15 | Lsi Corporation | Systems and methods for locating and correcting decoder mis-corrections |
US8782488B2 (en) | 2012-04-20 | 2014-07-15 | Lsi Corporation | Systems and methods for back step data decoding |
US8879647B2 (en) * | 2012-04-26 | 2014-11-04 | Alcatel Lucent | Methods of allocating resources in a system and systems implementing the same |
US8739004B2 (en) * | 2012-05-10 | 2014-05-27 | Lsi Corporation | Symbol flipping LDPC decoding system |
US8736998B2 (en) * | 2012-05-17 | 2014-05-27 | Lsi Corporation | Systems and methods for symbol re-grouping decoding processing |
US8832532B2 (en) * | 2012-06-20 | 2014-09-09 | Lsi Corporation | Dynamically controlling the number of local iterations in an iterative decoder |
US8781033B2 (en) * | 2012-06-26 | 2014-07-15 | Lsi Corporation | Apparatus and method for breaking trapping sets |
US8689076B2 (en) * | 2012-07-02 | 2014-04-01 | Lsi Corporation | Systems and methods for enhanced bit correlation usage |
CN103532568A (zh) * | 2012-07-03 | 2014-01-22 | 联咏科技股份有限公司 | 迭代译码装置及其相关译码方法 |
US8640002B1 (en) | 2012-07-10 | 2014-01-28 | Micron Technology, Inc. | Resolving trapping sets |
US10797728B1 (en) * | 2012-07-25 | 2020-10-06 | Marvell Asia Pte, Ltd. | Systems and methods for diversity bit-flipping decoding of low-density parity-check codes |
RU2012135285A (ru) * | 2012-08-16 | 2014-02-27 | ЭлЭсАй Корпорейшн | Ускоритель для средства проектирования и моделирования канала считывания записи |
US9015547B2 (en) * | 2012-08-17 | 2015-04-21 | Lsi Corporation | Multi-level LDPC layered decoder with out-of-order processing |
US9203432B2 (en) * | 2012-08-28 | 2015-12-01 | Marvell World Trade Ltd. | Symbol flipping decoders of non-binary low-density parity check (LDPC) codes |
US8972832B2 (en) * | 2012-09-04 | 2015-03-03 | Lsi Corporation | Optimized scheme and architecture of hard drive queue design |
US8977924B2 (en) * | 2012-09-10 | 2015-03-10 | Lsi Corporation | Optimized mechanism to simplify the circulant shifter and the P/Q kick out for layered LDPC decoder |
RU2012139074A (ru) * | 2012-09-12 | 2014-03-20 | ЭлЭсАй Корпорейшн | Инструмент для проектирования и моделирования канала считывания, имеющий модуль классификации кодовых слов |
US8949702B2 (en) * | 2012-09-14 | 2015-02-03 | Lsi Corporation | Systems and methods for detector side trapping set mitigation |
US20140082449A1 (en) * | 2012-09-18 | 2014-03-20 | Fan Zhang | LDPC Decoder With Variable Node Hardening |
US8914710B2 (en) | 2012-09-27 | 2014-12-16 | Apple Inc. | Soft message-passing decoder with efficient message computation |
US8977926B2 (en) | 2012-09-28 | 2015-03-10 | Lsi Corporation | Modified targeted symbol flipping for non-binary LDPC codes |
US8862962B2 (en) | 2012-10-03 | 2014-10-14 | Lsi Corporation | Layered decoder enhancement for retained sector reprocessing |
US9112539B2 (en) | 2012-10-18 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for iterative data processing using feedback iteration |
US9219504B2 (en) * | 2012-10-29 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | LEH memory module architecture design in the multi-level LDPC coded iterative system |
US9037938B2 (en) * | 2012-10-30 | 2015-05-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Hardware architecture and implementation of low power layered multi-level LDPC decoder |
RU2012146685A (ru) | 2012-11-01 | 2014-05-10 | ЭлЭсАй Корпорейшн | База данных наборов-ловушек для декодера на основе разреженного контроля четности |
US9191256B2 (en) * | 2012-12-03 | 2015-11-17 | Digital PowerRadio, LLC | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems |
US8724243B1 (en) | 2012-12-07 | 2014-05-13 | Lsi Corporation | Systems and methods for run length limited encoding |
US8996969B2 (en) | 2012-12-08 | 2015-03-31 | Lsi Corporation | Low density parity check decoder with miscorrection handling |
US9619317B1 (en) * | 2012-12-18 | 2017-04-11 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
US8977939B2 (en) * | 2012-12-21 | 2015-03-10 | Lsi Corporation | Majority-tabular post processing of quasi-cyclic low-density parity-check codes |
JP2014147029A (ja) * | 2013-01-30 | 2014-08-14 | Nippon Hoso Kyokai <Nhk> | Mimo−ofdm受信装置及びプログラム |
CN103970619B (zh) * | 2013-02-06 | 2017-09-29 | 东芝存储器株式会社 | 控制器 |
US9037952B2 (en) * | 2013-02-06 | 2015-05-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Memory architecture for layered low-density parity-check decoder |
US9214959B2 (en) | 2013-02-19 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for skip layer data decoding |
US9407290B2 (en) | 2013-03-15 | 2016-08-02 | Sandisk Technologies Llc | Error-correction decoding with conditional limiting of check-node messages |
US9059742B1 (en) | 2013-03-15 | 2015-06-16 | Western Digital Technologies, Inc. | System and method for dynamic scaling of LDPC decoder in a solid state drive |
US9513989B2 (en) | 2013-03-26 | 2016-12-06 | Seagate Technology Llc | Priori information based post-processing in low-density parity-check code decoders |
EP2992429B1 (en) | 2013-04-30 | 2022-03-09 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
US9274889B2 (en) | 2013-05-29 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing using global iteration result reuse |
US8959414B2 (en) | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
US8917466B1 (en) | 2013-07-17 | 2014-12-23 | Lsi Corporation | Systems and methods for governing in-flight data sets in a data processing system |
US8817404B1 (en) | 2013-07-18 | 2014-08-26 | Lsi Corporation | Systems and methods for data processing control |
US9196299B2 (en) | 2013-08-23 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced data encoding and decoding |
US9094046B2 (en) | 2013-09-03 | 2015-07-28 | Lsi Corporation | Systems and methods for variable sector count spreading and de-spreading |
US8976471B1 (en) | 2013-09-05 | 2015-03-10 | Lsi Corporation | Systems and methods for two stage tone reduction |
US9400797B2 (en) | 2013-09-17 | 2016-07-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for recovered data stitching |
US9219503B2 (en) | 2013-10-16 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for multi-algorithm concatenation encoding and decoding |
US9189333B2 (en) | 2013-10-17 | 2015-11-17 | Seagate Technology Llc | Generating soft decoding information for flash memory error correction using hard decision patterns |
US9436550B2 (en) | 2013-10-31 | 2016-09-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for internal disk drive data compression |
US9323606B2 (en) | 2013-11-21 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for FAID follower decoding |
US9306600B2 (en) | 2014-01-06 | 2016-04-05 | Micron Technology, Inc. | Read threshold calibration for LDPC |
CN104834476B (zh) | 2014-02-10 | 2016-10-19 | 安华高科技通用Ip(新加坡)公司 | 基于段结束标记的数据对准的系统和方法 |
RU2014104571A (ru) | 2014-02-10 | 2015-08-20 | ЭлЭсАй Корпорейшн | Системы и способы для эффективного с точки зрения площади кодирования данных |
KR102194136B1 (ko) * | 2014-03-12 | 2020-12-22 | 삼성전자주식회사 | 비이진 ldpc 부호를 이용한 이동 통신 시스템에서 오류 정정 장치 및 방법 |
US9564922B1 (en) | 2014-03-19 | 2017-02-07 | Microsemi Storage Solutions (U.S.), Inc. | Error correction code decoder with stochastic floor mitigation |
US9378765B2 (en) | 2014-04-03 | 2016-06-28 | Seagate Technology Llc | Systems and methods for differential message scaling in a decoding process |
US9602141B2 (en) * | 2014-04-21 | 2017-03-21 | Sandisk Technologies Llc | High-speed multi-block-row layered decoder for low density parity check (LDPC) codes |
US9748973B2 (en) | 2014-04-22 | 2017-08-29 | Sandisk Technologies Llc | Interleaved layered decoder for low-density parity check codes |
US9503125B2 (en) * | 2014-05-08 | 2016-11-22 | Sandisk Technologies Llc | Modified trellis-based min-max decoder for non-binary low-density parity-check error-correcting codes |
TWI551058B (zh) * | 2014-05-09 | 2016-09-21 | 衡宇科技股份有限公司 | 最小-總和演算法之低密度奇偶校驗碼解碼器及其解碼方法 |
US9184954B1 (en) | 2014-07-02 | 2015-11-10 | Seagate Technology Llc | Systems and methods for directed soft data perturbation in layered decoding |
US10084479B2 (en) * | 2014-07-07 | 2018-09-25 | Toshiba Memory Corporation | Low BER hard-decision LDPC decoder |
KR20160046467A (ko) | 2014-10-21 | 2016-04-29 | 에스케이하이닉스 주식회사 | 컨트롤러, 반도체 메모리 시스템, 데이터 저장 시스템 및 그것의 동작 방법 |
US10372528B1 (en) * | 2014-12-15 | 2019-08-06 | Seagate Technology Llc | Random values from data errors |
US9602133B1 (en) | 2015-01-27 | 2017-03-21 | Microsemi Storage Solutions (U.S.), Inc. | System and method for boost floor mitigation |
KR20160102738A (ko) * | 2015-02-23 | 2016-08-31 | 에스케이하이닉스 주식회사 | 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 |
TWI578714B (zh) * | 2015-04-02 | 2017-04-11 | 國立清華大學 | 低密度奇偶檢查碼解碼方法及用於該解碼方法的資訊儲存方法 |
US9384761B1 (en) | 2015-04-09 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for flexible variable code rate support |
US10567008B2 (en) * | 2015-07-02 | 2020-02-18 | Apple Inc. | Stopping criteria for turbo decoder |
KR20170050935A (ko) | 2015-11-02 | 2017-05-11 | 에스케이하이닉스 주식회사 | 온 칩 ecc 회로를 포함하는 메모리 장치 및 시스템 |
KR20170051039A (ko) | 2015-11-02 | 2017-05-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 구동 방법 |
US9793924B1 (en) | 2015-12-04 | 2017-10-17 | Microsemi Solutions (U.S.), Inc. | Method and system for estimating an expectation of forward error correction decoder convergence |
US20170288697A1 (en) * | 2016-03-31 | 2017-10-05 | Silicon Motion Inc. | Ldpc shuffle decoder with initialization circuit comprising ordered set memory |
KR20180009558A (ko) | 2016-07-19 | 2018-01-29 | 삼성전자주식회사 | 저밀도-패리티 체크 코드를 이용하는 디코더 및 이를 포함하는 메모리 컨트롤러 |
KR102559925B1 (ko) * | 2016-07-21 | 2023-07-26 | 에스케이하이닉스 주식회사 | Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 |
KR102568716B1 (ko) * | 2016-08-02 | 2023-08-21 | 삼성전자주식회사 | Ldpc 코드의 디코딩을 위한 장치 및 방법 |
US10565040B2 (en) | 2016-12-01 | 2020-02-18 | Western Digital Technologies, Inc. | ECC decoder with selective component disabling based on decoding message resolution |
US10530393B2 (en) | 2016-12-01 | 2020-01-07 | Western Digital Technologies, Inc. | Configurable ECC decoder |
US10218384B2 (en) | 2016-12-01 | 2019-02-26 | Sandisk Technologies Llc | ECC decoder with multiple decoding modes |
US10534836B2 (en) * | 2016-12-06 | 2020-01-14 | Gsi Technology Inc. | Four steps associative full adder |
US10050643B2 (en) * | 2016-12-14 | 2018-08-14 | Via Technologies, Inc. | Low-density parity-check apparatus and operation method thereof |
TWI632780B (zh) | 2016-12-30 | 2018-08-11 | 慧榮科技股份有限公司 | 解碼方法與相關解碼裝置 |
WO2018128559A1 (en) * | 2017-01-09 | 2018-07-12 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
US10355712B2 (en) * | 2017-03-31 | 2019-07-16 | Sandisk Technologies Llc | Use of multiple codebooks for programming data in different memory areas of a storage device |
US10263640B2 (en) * | 2017-04-04 | 2019-04-16 | Seagate Technology Llc | Low density parity check (LDPC) decoder with pre-saturation compensation |
US20190058529A1 (en) * | 2017-04-08 | 2019-02-21 | Yahong Rosa Zheng | Turbo receivers for single-input single-output underwater acoustic communications |
US10637586B2 (en) | 2017-08-25 | 2020-04-28 | National Science Foundation | Turbo receivers for multiple-input multiple-output underwater acoustic communications |
US10447301B2 (en) * | 2017-09-13 | 2019-10-15 | Toshiba Memory Corporation | Optimal LDPC bit flip decision |
US10700706B2 (en) * | 2017-09-22 | 2020-06-30 | SK Hynix Inc. | Memory system with decoders and method of operating such memory system and decoders |
CN107528597B (zh) * | 2017-09-25 | 2020-12-08 | 桂林电子科技大学 | 一种基于crc校验码的ldpc码后处理译码方法 |
US10680647B2 (en) * | 2017-09-25 | 2020-06-09 | SK Hynix Inc. | Min-sum decoding for LDPC codes |
US10574274B2 (en) * | 2017-09-29 | 2020-02-25 | Nyquist Semiconductor Limited | Systems and methods for decoding error correcting codes |
US10523400B2 (en) | 2017-11-20 | 2019-12-31 | Nokia Technologies Oy | Multi-code probabilistic signal shaping using frequency-division multiplexing |
US10091046B1 (en) | 2017-11-20 | 2018-10-02 | Nokia Technologies Oy | Joint use of probabilistic signal shaping and forward error correction |
US10417089B2 (en) | 2018-02-13 | 2019-09-17 | Western Digital Technologies, Inc. | Data storage device extending erasures for LDPC-type decoding |
US11115062B2 (en) * | 2018-03-16 | 2021-09-07 | SK Hynix Inc. | Memory system with adaptive threshold decoding and method of operating such memory system |
US10200231B1 (en) | 2018-03-22 | 2019-02-05 | Nokia Technologies Oy | Partial probabilistic signal shaping |
KR20190115816A (ko) | 2018-04-04 | 2019-10-14 | 고인석 | 규격화 된 블록을 이용한 비닐 하우스 구조물과 시공법 |
US10606699B2 (en) | 2018-05-17 | 2020-03-31 | Western Digital Technologies, Inc. | Data storage device employing multi-level parity sectors for data recovery procedure |
US10592334B2 (en) | 2018-05-17 | 2020-03-17 | Western Digital Technologies, Inc. | Data storage device emphasizing parity sector processing of un-converged codewords |
US11055171B2 (en) | 2018-05-17 | 2021-07-06 | Western Digital Technologies, Inc. | Data storage device employing multi-level parity sectors for data recovery procedure |
US10530390B2 (en) | 2018-05-17 | 2020-01-07 | Western Digital Technologies, Inc. | Data storage device employing memory efficient processing of un-converged codewords |
US10761927B2 (en) * | 2018-07-16 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Detection and correction of data bit errors using error correction codes |
US10944504B2 (en) | 2018-08-02 | 2021-03-09 | Nokia Solutions And Networks Oy | Transmission of probabilistically shaped amplitudes using partially anti-symmetric amplitude labels |
CN109361403A (zh) * | 2018-08-06 | 2019-02-19 | 建荣半导体(深圳)有限公司 | Ldpc译码方法、ldpc译码器及其存储设备 |
US10848182B2 (en) * | 2018-09-13 | 2020-11-24 | Apple Inc. | Iterative decoding with early termination criterion that permits errors in redundancy part |
KR102582326B1 (ko) * | 2018-09-20 | 2023-09-26 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 이의 동작 방법 |
KR102592870B1 (ko) * | 2018-10-12 | 2023-10-24 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 이의 동작 방법 |
GB2580160B (en) * | 2018-12-21 | 2021-01-06 | Graphcore Ltd | Hardware module for converting numbers |
CN109739689B (zh) * | 2018-12-25 | 2023-03-14 | 四川效率源信息安全技术股份有限公司 | 一种雕复SQL Server数据库文件的方法 |
US10892777B2 (en) | 2019-02-06 | 2021-01-12 | Seagate Technology Llc | Fast error recovery with error correction code (ECC) syndrome weight assist |
CN109921802B (zh) * | 2019-02-26 | 2023-02-07 | 北京中科晶上科技股份有限公司 | 一种qc-ldpc码的译码方法、模块及装置 |
US10630313B1 (en) | 2019-03-12 | 2020-04-21 | Microsoft Technology Licensing, Llc | High efficiency data decoder |
US10666291B1 (en) | 2019-03-12 | 2020-05-26 | Microsoft Technology Licensing, Llc | High efficiency data decoder |
KR102588969B1 (ko) * | 2019-03-19 | 2023-10-16 | 에스케이하이닉스 주식회사 | 오류 정정 디코더 및 이를 포함하는 메모리 시스템 |
US11146289B2 (en) | 2019-03-29 | 2021-10-12 | Intel Corporation | Techniques to use intrinsic information for a bit-flipping error correction control decoder |
KR20200124054A (ko) | 2019-04-23 | 2020-11-02 | 에스케이하이닉스 주식회사 | 오류 정정 디코더 및 이를 포함하는 메모리 시스템 |
US11032023B1 (en) * | 2019-05-21 | 2021-06-08 | Tarana Wireless, Inc. | Methods for creating check codes, and systems for wireless communication using check codes |
US11063607B2 (en) * | 2019-05-24 | 2021-07-13 | Intel Corporation | Compressing error vectors for decoding logic to store compressed in a decoder memory used by the decoding logic |
US11159175B2 (en) * | 2019-06-21 | 2021-10-26 | Intel Corporation | Non-uniform iteration-dependent min-sum scaling factors for improved performance of spatially-coupled LDPC codes |
US11088707B2 (en) | 2019-06-29 | 2021-08-10 | Intel Corporation | Low density parity check (LDPC) decoder architecture with check node storage (CNS) or bounded circulant |
US11768701B2 (en) * | 2019-09-17 | 2023-09-26 | Western Digital Technologies, Inc. | Exception analysis for data storage devices |
TWI705667B (zh) * | 2019-09-20 | 2020-09-21 | 慧榮科技股份有限公司 | 產生具有符合所需之錯誤基數的低密度奇偶校驗碼的方法及裝置 |
US11424766B1 (en) | 2020-01-31 | 2022-08-23 | Marvell Asia Pte Ltd. | Method and device for energy-efficient decoders |
US11456757B2 (en) * | 2020-12-16 | 2022-09-27 | SK Hynix Inc. | Oscillation detection and mitigation in bit-flipping decoders |
US11515891B2 (en) | 2020-12-22 | 2022-11-29 | Intel Corporation | Application of low-density parity-check codes with codeword segmentation |
CN112865812B (zh) * | 2021-01-18 | 2022-09-30 | 武汉梦芯科技有限公司 | 一种多元ldpc译码方法、计算机存储介质及计算机 |
CN113098531B (zh) * | 2021-04-19 | 2022-04-29 | 中南林业科技大学 | 一种基于最小和译码框架的动态偏移补偿方法 |
US11621727B2 (en) | 2021-06-04 | 2023-04-04 | SK Hynix Inc. | Decoding systems and methods for local reinforcement |
CN117480732A (zh) | 2021-09-28 | 2024-01-30 | 微芯片技术股份有限公司 | 具有陷阱块管理的ldpc解码 |
US11626889B1 (en) * | 2021-11-16 | 2023-04-11 | L3Harris Technologies, Inc. | Partial update sharing in joint LDPC decoding and ancillary processors |
EP4216443A1 (en) | 2022-01-25 | 2023-07-26 | Nokia Solutions and Networks Oy | Reduced-power ldpc decoding |
CN115882873B (zh) * | 2023-02-23 | 2023-05-23 | 成都星联芯通科技有限公司 | 低密度奇偶校验码译码方法、装置、通信设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141439A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 誤り訂正処理装置及び誤り訂正処理方法 |
JP2011525771A (ja) * | 2008-06-23 | 2011-09-22 | ラマト アット テル アビブ ユニバーシティ リミテッド | デコーダのリセットによるldpcトラッピング集合の克服 |
JP2012500512A (ja) * | 2008-08-15 | 2012-01-05 | エルエスアイ コーポレーション | ニア・コードワードのramリスト復号 |
Family Cites Families (182)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3260840A (en) * | 1961-12-28 | 1966-07-12 | Ibm | Variable mode arithmetic circuits with carry select |
GB1245441A (en) * | 1968-08-27 | 1971-09-08 | Int Computers Ltd | Improvements in or relating to adders operating on variable fields within words |
US3755779A (en) | 1971-12-14 | 1973-08-28 | Ibm | Error correction system for single-error correction, related-double-error correction and unrelated-double-error detection |
US4109310A (en) * | 1973-08-06 | 1978-08-22 | Xerox Corporation | Variable field length addressing system having data byte interchange |
US4021655A (en) * | 1976-03-30 | 1977-05-03 | International Business Machines Corporation | Oversized data detection hardware for data processors which store data at variable length destinations |
US4295218A (en) | 1979-06-25 | 1981-10-13 | Regents Of The University Of California | Error-correcting coding system |
JPS6046448B2 (ja) * | 1980-07-11 | 1985-10-16 | 株式会社日立製作所 | オ−バフロ−検出方式 |
JPS5892036A (ja) * | 1981-11-27 | 1983-06-01 | Toshiba Corp | 加算回路 |
JPS58225422A (ja) * | 1982-06-25 | 1983-12-27 | Toshiba Corp | デ−タ制御装置 |
US4536855A (en) * | 1982-12-23 | 1985-08-20 | International Telephone And Telegraph Corporation | Impedance restoration for fast carry propagation |
US4707800A (en) * | 1985-03-04 | 1987-11-17 | Raytheon Company | Adder/substractor for variable length numbers |
JPS61239327A (ja) * | 1985-04-16 | 1986-10-24 | Nec Corp | オ−バフロ−検出方式 |
US4914617A (en) * | 1987-06-26 | 1990-04-03 | International Business Machines Corporation | High performance parallel binary byte adder |
EP0316876B1 (en) | 1987-11-16 | 1994-01-26 | Nec Corporation | A digital signal receiving circuit with means for controlling a baud rate sampling phase by a power of sampled signals |
US5189636A (en) * | 1987-11-16 | 1993-02-23 | Intel Corporation | Dual mode combining circuitry |
GB8904392D0 (en) * | 1989-02-27 | 1989-04-12 | Ibm | An arithmetic logic unit for a graphics processor |
FR2693287B1 (fr) * | 1992-07-03 | 1994-09-09 | Sgs Thomson Microelectronics Sa | Procédé pour effectuer des calculs numériques, et unité arithmétique pour la mise en Óoeuvre de ce procédé. |
JP3187539B2 (ja) * | 1992-07-28 | 2001-07-11 | 株式会社東芝 | データ転送装置 |
US5224166A (en) * | 1992-08-11 | 1993-06-29 | International Business Machines Corporation | System for seamless processing of encrypted and non-encrypted data and instructions |
US5327369A (en) * | 1993-03-31 | 1994-07-05 | Intel Corporation | Digital adder and method for adding 64-bit, 16-bit and 8-bit words |
US5883824A (en) * | 1993-11-29 | 1999-03-16 | Hewlett-Packard Company | Parallel adding and averaging circuit and method |
US5390135A (en) * | 1993-11-29 | 1995-02-14 | Hewlett-Packard | Parallel shift and add circuit and method |
JP3428741B2 (ja) * | 1994-02-14 | 2003-07-22 | 松下電器産業株式会社 | 演算装置とアドレス発生装置及びプログラム制御装置 |
US5721745A (en) | 1996-04-19 | 1998-02-24 | General Electric Company | Parallel concatenated tail-biting convolutional code and decoder therefor |
US6023783A (en) | 1996-05-15 | 2000-02-08 | California Institute Of Technology | Hybrid concatenated codes and iterative decoding |
US5734962A (en) | 1996-07-17 | 1998-03-31 | General Electric Company | Satellite communications system utilizing parallel concatenated coding |
JP2856190B2 (ja) | 1997-02-27 | 1999-02-10 | 日本電気株式会社 | 演算処理装置および演算処理方法 |
US6334136B1 (en) * | 1997-12-11 | 2001-12-25 | Intrinsity, Inc. | Dynamic 3-level partial result merge adder |
FR2775531B1 (fr) * | 1998-02-27 | 2001-10-12 | Sgs Thomson Microelectronics | Additionneur numerique rapide |
US6038166A (en) * | 1998-04-01 | 2000-03-14 | Invox Technology | High resolution multi-bit-per-cell memory |
US6550023B1 (en) | 1998-10-19 | 2003-04-15 | Hewlett Packard Development Company, L.P. | On-the-fly memory testing and automatic generation of bitmaps |
US6678843B2 (en) | 1999-02-18 | 2004-01-13 | Interuniversitair Microelektronics Centrum (Imec) | Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving |
US6598204B1 (en) | 1999-02-18 | 2003-07-22 | Imec Vzw | System and method of turbo decoding |
US6449629B1 (en) * | 1999-05-12 | 2002-09-10 | Agere Systems Guardian Corp. | Three input split-adder |
US7467744B1 (en) | 1999-11-30 | 2008-12-23 | Diebold, Incorporated | Check accepting and cash dispensing automated banking machine system and method |
WO2001040950A2 (de) * | 1999-12-02 | 2001-06-07 | Infineon Technologies Ag | Mikroprozessoranordnung mit verschlüsselung |
JP2001251384A (ja) * | 2000-03-08 | 2001-09-14 | Sanyo Electric Co Ltd | 通信装置および通信方法 |
US6728932B1 (en) * | 2000-03-22 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | Document clustering method and system |
US6307901B1 (en) | 2000-04-24 | 2001-10-23 | Motorola, Inc. | Turbo decoder with decision feedback equalization |
US6888897B1 (en) | 2000-04-27 | 2005-05-03 | Marvell International Ltd. | Multi-mode iterative detector |
WO2001086611A1 (en) | 2000-05-11 | 2001-11-15 | Reynolds Thomas J | Interactive method and system for teaching decision making |
US6745157B1 (en) | 2000-06-02 | 2004-06-01 | Mitsubishi Electric Research Laboratories, Inc | Super-node normalized belief propagation for probabilistic systems |
US6910000B1 (en) | 2000-06-02 | 2005-06-21 | Mitsubishi Electric Research Labs, Inc. | Generalized belief propagation for probabilistic systems |
JP2002099447A (ja) * | 2000-09-22 | 2002-04-05 | Fujitsu Ltd | プロセッサ |
JP2002111512A (ja) | 2000-09-29 | 2002-04-12 | Sony Corp | 復号装置及び方法、並びにデータ受信装置及び方法 |
EP1352230A2 (en) | 2000-12-29 | 2003-10-15 | Chromagen, Inc. | Scanning spectrophotometer for high throughput fluorescence detection |
US6950977B2 (en) | 2001-03-15 | 2005-09-27 | 3G.Com, Inc. | Mechanism for turbo decoding when CRC for partial blocks is provided |
WO2003036857A1 (en) * | 2001-10-24 | 2003-05-01 | Nokia Corporation | Ciphering as a part of the multicast cencept |
US7219118B2 (en) * | 2001-11-06 | 2007-05-15 | Broadcom Corporation | SIMD addition circuit |
CN100350343C (zh) * | 2002-03-13 | 2007-11-21 | 松下电器产业株式会社 | 安全设备 |
JP3743509B2 (ja) * | 2002-03-20 | 2006-02-08 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
FI114347B (fi) * | 2002-03-20 | 2004-09-30 | Master S Innovations Ltd Oy | Menetelmä ja laitteisto datan kääntämiseksi |
NO316488B1 (no) | 2002-04-26 | 2004-01-26 | Kongsberg Defence Comm As | Fremgangsmåte og apparat for mottak av digitale kommunikasjonssignaler |
JP3708064B2 (ja) * | 2002-05-31 | 2005-10-19 | 株式会社東芝 | ディスク記憶装置、ディスクコントローラ及び同装置に適用するエラー訂正方法 |
RU2300844C2 (ru) * | 2002-06-18 | 2007-06-10 | Ооо "Крейф" | Персональный криптозащитный комплекс |
US7089481B2 (en) * | 2002-07-22 | 2006-08-08 | Agere Systems Inc. | High speed arithmetic operations for use in turbo decoders |
CN1498009A (zh) * | 2002-09-30 | 2004-05-19 | ��ʽ���綫֥ | 无线通信终端 |
AU2003278536A1 (en) | 2002-11-27 | 2004-06-18 | Koninklijke Philips Electronics N.V. | Running minimum message passing ldpc decoding |
JP4062435B2 (ja) * | 2002-12-03 | 2008-03-19 | 日本電気株式会社 | 誤り訂正符号復号装置 |
US7296216B2 (en) | 2003-01-23 | 2007-11-13 | Broadcom Corporation | Stopping and/or reducing oscillations in low density parity check (LDPC) decoding |
KR100516548B1 (ko) * | 2003-02-05 | 2005-09-22 | 삼성전자주식회사 | 이동 통신 시스템에서 최적화된 암호화 함수를 설계하는방법과 최적화된 암호화 장치 |
US7131055B2 (en) * | 2003-02-25 | 2006-10-31 | Intel Corporation | Fast bit-parallel Viterbi decoder add-compare-select circuit |
EP1597667A4 (en) * | 2003-02-26 | 2009-01-14 | Qualcomm Inc | PROGRAMMABLE INFORMATION HITCHING FOR ITERATIVE DECODING |
US20070234178A1 (en) | 2003-02-26 | 2007-10-04 | Qualcomm Incorporated | Soft information scaling for interactive decoding |
JP2004288091A (ja) * | 2003-03-25 | 2004-10-14 | Fuji Xerox Co Ltd | 情報処理装置及び方法 |
US20040226029A1 (en) * | 2003-05-09 | 2004-11-11 | Gelme Andrew Anthony | Interface for distributed objects and development platform therefor |
US7415115B2 (en) * | 2003-05-14 | 2008-08-19 | Broadcom Corporation | Method and system for disaster recovery of data from a storage device |
JP3927521B2 (ja) * | 2003-06-27 | 2007-06-13 | 株式会社日立国際電気 | 送信機 |
US7409477B2 (en) * | 2003-09-03 | 2008-08-05 | Hewlett-Packard Development Company, L.P. | Memory card having a processor coupled between host interface and second interface wherein internal storage code provides a generic interface between host interface and processor |
US7340671B2 (en) | 2003-10-10 | 2008-03-04 | Regents Of The University Of California | Decoding low density parity codes |
KR101009785B1 (ko) | 2003-12-10 | 2011-01-19 | 삼성전자주식회사 | 불균일 반복 축적 부호 부호화/복호화 장치 및 방법 |
US7237181B2 (en) | 2003-12-22 | 2007-06-26 | Qualcomm Incorporated | Methods and apparatus for reducing error floors in message passing decoders |
AU2003298253A1 (en) | 2003-12-30 | 2005-07-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and device for calculating the bit error rate of received signal |
US20050193320A1 (en) | 2004-02-09 | 2005-09-01 | President And Fellows Of Harvard College | Methods and apparatus for improving performance of information coding schemes |
JP2005242797A (ja) | 2004-02-27 | 2005-09-08 | Oki Electric Ind Co Ltd | エラー訂正回路 |
US7383484B2 (en) | 2004-03-12 | 2008-06-03 | Seagate Technology Llc | Cyclic redundancy check based message passing in turbo product code decoding |
JP4521633B2 (ja) | 2004-03-12 | 2010-08-11 | 直樹 末広 | 符号分割多重信号の相関分離識別方式 |
JP3891186B2 (ja) * | 2004-03-22 | 2007-03-14 | 住友電気工業株式会社 | 復号装置および前処理装置 |
WO2005096509A1 (en) | 2004-03-31 | 2005-10-13 | Intel Corporation | Multi-threshold message passing decoding of low-density parity check codes |
US7353444B2 (en) | 2004-05-07 | 2008-04-01 | Comtech Aha Corporation | LDPC architecture |
GB2414638A (en) | 2004-05-26 | 2005-11-30 | Tandberg Television Asa | Decoding a concatenated convolutional-encoded and block encoded signal |
US20050283707A1 (en) | 2004-06-22 | 2005-12-22 | Eran Sharon | LDPC decoder for decoding a low-density parity check (LDPC) codewords |
US7457367B2 (en) | 2004-07-07 | 2008-11-25 | University Of Utah Research Foundation | Detector and method for estimating data probability in a multi-channel receiver |
EP1769640A1 (en) | 2004-07-15 | 2007-04-04 | Samsung Electronics Co., Ltd. | Scalable motion information encoding/decoding apparatus and method and scalable video encoding/decoding apparatus and method using them |
US7181676B2 (en) * | 2004-07-19 | 2007-02-20 | Texas Instruments Incorporated | Layered decoding approach for low density parity check (LDPC) codes |
JP4321394B2 (ja) | 2004-07-21 | 2009-08-26 | 富士通株式会社 | 符号化装置、復号装置 |
US7730377B2 (en) | 2004-07-22 | 2010-06-01 | Texas Instruments Incorporated | Layered decoding of low density parity check (LDPC) codes |
US7143333B2 (en) | 2004-08-09 | 2006-11-28 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
CN101341659B (zh) | 2004-08-13 | 2012-12-12 | Dtvg许可公司 | 用于多输入多输出通道的低密度奇偶校验码的码设计与实现的改进 |
US8046662B2 (en) * | 2004-08-20 | 2011-10-25 | Broadcom Corporation | Method and system for decoding control data in GSM-based systems using inherent redundancy |
WO2006039801A1 (en) * | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
US7760880B2 (en) * | 2004-10-13 | 2010-07-20 | Viasat, Inc. | Decoder architecture system and method |
KR100703271B1 (ko) * | 2004-11-23 | 2007-04-03 | 삼성전자주식회사 | 통합노드 프로세싱을 이용한 저밀도 패리티 검사 코드복호 방법 및 장치 |
GB2421676B (en) * | 2004-12-30 | 2010-03-24 | Fmc Technologies | Portioning apparatus and method |
DE112005003401T5 (de) | 2005-01-19 | 2007-12-20 | Intel Corporation, Santa Clara | Datenkommunikationsverfahren und -Vorrichtung |
JP4595574B2 (ja) | 2005-02-07 | 2010-12-08 | ソニー株式会社 | 復号装置および方法、並びにプログラム |
EP1717959A1 (en) | 2005-04-29 | 2006-11-02 | STMicroelectronics N.V. | Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords |
US7562279B2 (en) * | 2005-05-20 | 2009-07-14 | Mitsubishi Electric Research Laboratories, Inc. | 2D-normalized min-sum decoding for ECC codes |
US7577891B2 (en) | 2005-05-27 | 2009-08-18 | Aquantia Corporation | Method and apparatus for extending decoding time in an iterative decoder using input codeword pipelining |
TW200643703A (en) * | 2005-06-06 | 2006-12-16 | Novatek Microelectronics Corp | Architecture and method for error detection and correction for data transmitted in a network |
US7802172B2 (en) | 2005-06-20 | 2010-09-21 | Stmicroelectronics, Inc. | Variable-rate low-density parity check codes with constant blocklength |
US20060285852A1 (en) | 2005-06-21 | 2006-12-21 | Wenze Xi | Integrated maximum a posteriori (MAP) and turbo product coding for optical communications systems |
US7739558B1 (en) * | 2005-06-22 | 2010-06-15 | Aquantia Corporation | Method and apparatus for rectifying errors in the presence of known trapping sets in iterative decoders and expedited bit error rate testing |
EP1897223A1 (en) | 2005-06-27 | 2008-03-12 | Thomson Licensing S.A. | Stopping criteria in iterative decoders |
JP4526451B2 (ja) * | 2005-06-30 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 復号装置と方法並びにプログラム |
JP2007036495A (ja) | 2005-07-25 | 2007-02-08 | Sharp Corp | 再生装置、圧縮装置、記録装置及び再生方法 |
US7617436B2 (en) * | 2005-08-02 | 2009-11-10 | Nokia Corporation | Method, device, and system for forward channel error recovery in video sequence transmission over packet-based network |
US7725800B2 (en) | 2005-08-05 | 2010-05-25 | Hitachi Global Stroage Technologies Netherlands, B.V. | Decoding techniques for correcting errors using soft information |
US7770090B1 (en) | 2005-09-14 | 2010-08-03 | Trident Microsystems (Far East) Ltd. | Efficient decoders for LDPC codes |
US20090229864A1 (en) | 2005-09-15 | 2009-09-17 | Mitsubishi Materials Corporation | Insulating circuit board and insulating circuit board having cooling sink |
US8867336B2 (en) | 2005-09-28 | 2014-10-21 | Qualcomm Incorporated | System for early detection of decoding errors |
US20070124184A1 (en) * | 2005-10-13 | 2007-05-31 | Schmit Michael R | Method for use of a customer experience business model to manage an organization by cross-functional processes from the perspective of customer experiences |
US20070089019A1 (en) | 2005-10-18 | 2007-04-19 | Nokia Corporation | Error correction decoder, method and computer program product for block serial pipelined layered decoding of structured low-density parity-check (LDPC) codes, including calculating check-to-variable messages |
US20070089016A1 (en) | 2005-10-18 | 2007-04-19 | Nokia Corporation | Block serial pipelined layered decoding architecture for structured low-density parity-check (LDPC) codes |
US7844877B2 (en) | 2005-11-15 | 2010-11-30 | Ramot At Tel Aviv University Ltd. | Method and device for multi phase error-correction |
GB2432982A (en) * | 2005-11-30 | 2007-06-06 | Toshiba Res Europ Ltd | An EER RF amplifier with PWM signal switching |
US7730385B2 (en) * | 2005-11-30 | 2010-06-01 | Motorola, Inc. | Method for decoding a received control channel message with a priori information |
US20070134178A1 (en) * | 2005-12-12 | 2007-06-14 | Iheatu Obioha | Skin lightening complex |
US7602838B2 (en) | 2005-12-22 | 2009-10-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Linear turbo equalization using despread values |
FI20055715A0 (fi) | 2005-12-30 | 2005-12-30 | Nokia Corp | Turboekvalisointimenettely |
US7752523B1 (en) | 2006-02-13 | 2010-07-06 | Marvell International Ltd. | Reduced-complexity decoding of parity check codes |
US7805642B1 (en) | 2006-02-17 | 2010-09-28 | Aquantia Corporation | Low power iterative decoder using input data pipelining and voltage scaling |
KR20070084947A (ko) * | 2006-02-22 | 2007-08-27 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US8234537B2 (en) | 2006-03-31 | 2012-07-31 | Intel Corporation | Layered decoder and method for performing layered decoding |
US7941737B2 (en) | 2006-04-19 | 2011-05-10 | Tata Consultancy Services Limited | Low density parity check code decoder |
JP4341639B2 (ja) * | 2006-05-15 | 2009-10-07 | 住友電気工業株式会社 | 復号装置および復号プログラム |
US7941726B2 (en) * | 2006-06-30 | 2011-05-10 | Microsoft Corporation | Low dimensional spectral concentration codes and direct list decoding |
JP4253332B2 (ja) * | 2006-07-03 | 2009-04-08 | 株式会社東芝 | 復号装置、方法およびプログラム |
US7580469B2 (en) | 2006-07-06 | 2009-08-25 | Provigent Ltd | Communication link control using iterative code metrics |
US7895500B2 (en) | 2006-07-28 | 2011-02-22 | Via Telecom Co., Ltd. | Systems and methods for reduced complexity LDPC decoding |
JP4878958B2 (ja) * | 2006-08-22 | 2012-02-15 | 株式会社エヌ・ティ・ティ・ドコモ | 無線通信装置及び無線通信方法 |
FR2905209B1 (fr) | 2006-08-24 | 2008-10-31 | St Microelectronics Sa | Procede et dispositif de decodage de blocs encodes avec un code ldpc |
FR2905210B1 (fr) | 2006-08-24 | 2008-10-31 | St Microelectronics Sa | Procede et dispositif de decodage par couches d'une succession de blocs encodes avec un code ldpc |
US7644339B2 (en) | 2006-10-02 | 2010-01-05 | Broadcom Corporation | Overlapping sub-matrix based LDPC (low density parity check) decoder |
US7613981B2 (en) * | 2006-10-06 | 2009-11-03 | Freescale Semiconductor, Inc. | System and method for reducing power consumption in a low-density parity-check (LDPC) decoder |
CN101174839A (zh) | 2006-10-30 | 2008-05-07 | 富士通株式会社 | 编码装置、解码装置、编码/解码装置及记录/再现装置 |
US7979775B2 (en) | 2006-10-30 | 2011-07-12 | Motorola Mobility, Inc. | Turbo interference suppression in communication systems |
JP2008112516A (ja) * | 2006-10-31 | 2008-05-15 | Fujitsu Ltd | 誤り訂正回路及び情報再生装置 |
JP5251000B2 (ja) | 2006-11-01 | 2013-07-31 | 富士通株式会社 | 誤り訂正回路及び媒体記憶装置 |
US8255763B1 (en) | 2006-11-08 | 2012-08-28 | Marvell International Ltd. | Error correction system using an iterative product code |
US7949927B2 (en) * | 2006-11-14 | 2011-05-24 | Samsung Electronics Co., Ltd. | Error correction method and apparatus for predetermined error patterns |
FR2909499B1 (fr) | 2006-12-01 | 2009-01-16 | Commissariat Energie Atomique | Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif |
US8108759B2 (en) | 2006-12-14 | 2012-01-31 | Regents Of The University Of Minnesota | Error detection and correction using error pattern correcting codes |
US7949931B2 (en) * | 2007-01-02 | 2011-05-24 | International Business Machines Corporation | Systems and methods for error detection in a memory system |
US8051363B1 (en) * | 2007-01-16 | 2011-11-01 | Marvell International Ltd. | Absorb decode algorithm for 10GBase-T LDPC decoder |
KR100975695B1 (ko) * | 2007-02-02 | 2010-08-12 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US8117515B2 (en) | 2007-03-23 | 2012-02-14 | Sizhen Yang | Methodology and apparatus for soft-information detection and LDPC decoding on an ISI channel |
US7904793B2 (en) | 2007-03-29 | 2011-03-08 | Sandisk Corporation | Method for decoding data in non-volatile storage using reliability metrics based on multiple reads |
US8418023B2 (en) | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
US8151171B2 (en) | 2007-05-07 | 2012-04-03 | Broadcom Corporation | Operational parameter adaptable LDPC (low density parity check) decoder |
JP4616861B2 (ja) * | 2007-05-25 | 2011-01-19 | 富士ゼロックス株式会社 | 信号伝送回路及び信号伝送システム |
US7930621B2 (en) | 2007-06-01 | 2011-04-19 | Agere Systems Inc. | Systems and methods for LDPC decoding with post processing |
US8037394B2 (en) | 2007-06-29 | 2011-10-11 | Hitachi Global Storage Technologies Netherlands, B.V. | Techniques for generating bit reliability information in a post-processor using an error correction constraint |
US8214719B1 (en) | 2007-07-26 | 2012-07-03 | Marvell International Ltd. | Long latency protocol for hard disk controller interface |
US8127209B1 (en) | 2007-07-30 | 2012-02-28 | Marvell International Ltd. | QC-LDPC decoder with list-syndrome decoding |
TW200906073A (en) * | 2007-07-31 | 2009-02-01 | Univ Nat Chiao Tung | Calculation method applied to Low Density Parity check Code (LDPC) decoder and circuit thereof |
US8181083B2 (en) | 2007-08-27 | 2012-05-15 | Stmicroelectronics S.R.L. | Methods and architectures for layered decoding of LDPC codes with minimum latency |
US8140948B2 (en) | 2007-09-24 | 2012-03-20 | Nec Laboratories America, Inc. | Efficient low complexity high throughput LDPC decoding method and optimization |
JP2009100222A (ja) | 2007-10-16 | 2009-05-07 | Toshiba Corp | 低密度パリティ検査符号の復号装置およびその方法 |
GB2455496B (en) * | 2007-10-31 | 2012-05-30 | Hewlett Packard Development Co | Error detection method and apparatus |
US8127216B2 (en) | 2007-11-19 | 2012-02-28 | Seagate Technology Llc | Reduced state soft output processing |
US8219878B1 (en) * | 2007-12-03 | 2012-07-10 | Marvell International Ltd. | Post-processing decoder of LDPC codes for improved error floors |
US8020070B2 (en) | 2007-12-05 | 2011-09-13 | Aquantia Corporation | Trapping set decoding for transmission frames |
US8156409B2 (en) | 2008-02-29 | 2012-04-10 | Seagate Technology Llc | Selectively applied hybrid min-sum approximation for constraint node updates of LDPC decoders |
CN101242188B (zh) | 2008-03-10 | 2011-05-11 | 清华大学 | 基于哈密尔顿图的低密度奇偶校验码的纠错编码方法 |
US8161357B2 (en) | 2008-03-17 | 2012-04-17 | Agere Systems Inc. | Systems and methods for using intrinsic data for regenerating data from a defective medium |
US8099645B2 (en) | 2008-04-11 | 2012-01-17 | Nec Laboratories America, Inc. | LDPC codes and stochastic decoding for optical transmission |
US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
KR20090126829A (ko) | 2008-06-05 | 2009-12-09 | 삼성전자주식회사 | 반복 복호 방법과 반복 복호 장치 |
US8370711B2 (en) | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
US7707237B2 (en) * | 2008-08-01 | 2010-04-27 | Infineon Technologies Ag | Macrocell and method for adding |
US20100037121A1 (en) | 2008-08-05 | 2010-02-11 | The Hong Kong University Of Science And Technology | Low power layered decoding for low density parity check decoders |
US8392692B2 (en) | 2008-08-15 | 2013-03-05 | Lsi Corporation | Determining index values for bits of binary vector by processing masked sub-vector index values |
US8103931B2 (en) | 2008-08-27 | 2012-01-24 | Mitsubishi Electric Research Laboratories, Inc. | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
JP2010062907A (ja) | 2008-09-04 | 2010-03-18 | Toshiba Corp | 復号装置および方法 |
US8301979B2 (en) | 2008-10-07 | 2012-10-30 | Sandisk Il Ltd. | Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders |
US8205144B1 (en) * | 2008-10-13 | 2012-06-19 | Marvell International Ltd. | Error event processing methods and systems |
US8161345B2 (en) | 2008-10-29 | 2012-04-17 | Agere Systems Inc. | LDPC decoders using fixed and adjustable permutators |
JP4516625B1 (ja) | 2009-08-11 | 2010-08-04 | 正幸 安部 | 電子装置 |
US8407550B2 (en) | 2009-08-14 | 2013-03-26 | Mitsubishi Electric Research Laboratories, Inc. | Method and system for decoding graph-based codes using message-passing with difference-map dynamics |
JP5527176B2 (ja) | 2010-11-25 | 2014-06-18 | ソニー株式会社 | 非水電解質電池 |
US8616345B2 (en) * | 2011-06-24 | 2013-12-31 | Goodrich Corporation | Systems and methods for brake whirl mitigation |
-
2008
- 2008-12-12 EP EP08876722A patent/EP2223431A4/en not_active Ceased
- 2008-12-12 WO PCT/US2008/086523 patent/WO2010019168A1/en active Application Filing
- 2008-12-12 KR KR1020107006846A patent/KR101418467B1/ko not_active IP Right Cessation
- 2008-12-12 US US12/675,981 patent/US8407553B2/en not_active Expired - Fee Related
- 2008-12-12 US US12/677,322 patent/US8464129B2/en not_active Expired - Fee Related
- 2008-12-12 EP EP08876723A patent/EP2181504A4/en not_active Ceased
- 2008-12-12 KR KR1020107006847A patent/KR101418466B1/ko active IP Right Grant
- 2008-12-12 WO PCT/US2008/086537 patent/WO2010019169A1/en active Application Filing
- 2008-12-12 CN CN2008801064573A patent/CN101803206B/zh not_active Expired - Fee Related
- 2008-12-12 JP JP2011522963A patent/JP5276173B2/ja not_active Expired - Fee Related
- 2008-12-12 CN CN2008801064323A patent/CN101803205B/zh active Active
- 2008-12-12 JP JP2011522962A patent/JP5363573B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-08 TW TW098100523A patent/TWI435211B/zh active
- 2009-01-08 TW TW098100521A patent/TWI508460B/zh not_active IP Right Cessation
- 2009-03-10 US US12/401,116 patent/US8448039B2/en active Active
- 2009-04-08 CN CN200980100811.6A patent/CN101836191B/zh not_active Expired - Fee Related
- 2009-04-08 US US12/680,810 patent/US8316272B2/en active Active
- 2009-04-08 US US12/420,535 patent/US8327235B2/en not_active Expired - Fee Related
- 2009-04-08 WO PCT/US2009/039918 patent/WO2010019287A1/en active Application Filing
- 2009-04-08 JP JP2011523008A patent/JP2012500514A/ja active Pending
- 2009-04-08 KR KR1020107008092A patent/KR101431479B1/ko not_active IP Right Cessation
- 2009-04-08 EP EP09806999.0A patent/EP2321727A4/en not_active Withdrawn
- 2009-06-01 US US12/475,786 patent/US8607115B2/en active Active
- 2009-06-26 US US12/492,328 patent/US8407567B2/en not_active Expired - Fee Related
- 2009-06-26 US US12/492,357 patent/US8307253B2/en not_active Expired - Fee Related
- 2009-06-26 US US12/492,374 patent/US8468429B2/en active Active
- 2009-06-26 US US12/492,346 patent/US8312342B2/en not_active Expired - Fee Related
- 2009-07-14 TW TW098123804A patent/TWI442712B/zh not_active IP Right Cessation
- 2009-07-28 US US12/510,667 patent/US8495449B2/en active Active
- 2009-07-28 US US12/510,722 patent/US8555129B2/en not_active Expired - Fee Related
- 2009-07-28 US US12/510,639 patent/US8516330B2/en not_active Expired - Fee Related
- 2009-08-11 US US12/538,915 patent/US8245098B2/en not_active Expired - Fee Related
- 2009-08-12 US US12/540,035 patent/US8683299B2/en active Active
- 2009-08-12 US US12/540,002 patent/US8464128B2/en not_active Expired - Fee Related
- 2009-08-12 US US12/540,078 patent/US8700976B2/en active Active
-
2013
- 2013-11-08 JP JP2013231731A patent/JP2014027704A/ja not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141439A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 誤り訂正処理装置及び誤り訂正処理方法 |
JP2011525771A (ja) * | 2008-06-23 | 2011-09-22 | ラマト アット テル アビブ ユニバーシティ リミテッド | デコーダのリセットによるldpcトラッピング集合の克服 |
JP2012500512A (ja) * | 2008-08-15 | 2012-01-05 | エルエスアイ コーポレーション | ニア・コードワードのramリスト復号 |
Non-Patent Citations (3)
Title |
---|
JPN6013018091; Enver Cavus et al.: 'A performance improvement and error floor avoidance technique for belief propagation decoding of LDP' Personal, Indoor and Mobile Radio Communications, 2005. PIMRC 2005. IEEE 16th International Symposiu Vol.4, 20050914, pp.2386-2390 * |
JPN6013018093; Enver Cavus et al.: 'Low BER performance estimation of LDPC codes via application of importance sampling to trapping sets' Communications, IEEE Transactions on Vol.57, No.7, 200907, pp.1886-1888 * |
JPN6013018095; Enver Cavus et al.: 'An IS Simulation Technique for Very Low BER Performance Evaluation of LDPC Codes' Communications, 2006. ICC '06. IEEE International Conference on Vol.3, 200606, pp.1095-1100 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012500512A (ja) * | 2008-08-15 | 2012-01-05 | エルエスアイ コーポレーション | ニア・コードワードのramリスト復号 |
JP2014007496A (ja) * | 2012-06-22 | 2014-01-16 | Toshiba Corp | 誤り訂正装置、誤り訂正方法およびプログラム |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5276173B2 (ja) | ニア・コードワードのromリスト復号 | |
TWI411912B (zh) | 使用寫入驗證之代碼之錯誤底限減緩 | |
US9432053B1 (en) | High speed LDPC decoder | |
US8566666B2 (en) | Min-sum based non-binary LDPC decoder | |
TWI594583B (zh) | 硬決定輸入之一般化低密度同位檢查軟解碼 | |
JP5670411B2 (ja) | トラッピング・セットを破壊するための装置および方法 | |
JP6522889B2 (ja) | 符号のワードの拡大スペクトル解析による、訂正符号、例えばターボ符号の復号法 | |
US11641213B2 (en) | Log-likelihood ratio mapping tables in flash storage systems | |
JP4910708B2 (ja) | 復号装置および復号方法 | |
JP5130715B2 (ja) | データソート装置およびデータソート方法 | |
JP2008140336A (ja) | 行列対角化方法、行列対角化装置、復号装置、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130516 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |