JP2011525771A - デコーダのリセットによるldpcトラッピング集合の克服 - Google Patents
デコーダのリセットによるldpcトラッピング集合の克服 Download PDFInfo
- Publication number
- JP2011525771A JP2011525771A JP2011515675A JP2011515675A JP2011525771A JP 2011525771 A JP2011525771 A JP 2011525771A JP 2011515675 A JP2011515675 A JP 2011515675A JP 2011515675 A JP2011515675 A JP 2011515675A JP 2011525771 A JP2011525771 A JP 2011525771A
- Authority
- JP
- Japan
- Prior art keywords
- code word
- codeword
- bits
- bit
- representation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
- H03M13/2951—Iterative decoding using iteration stopping criteria
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【選択図】図1
Description
を復元するものであり、元の情報ビットシーケンスiを高い確度で再構築しなければならない。
て符号に属する。
(current constraints and observations:現在の制約および観測値)
ここに、「現在の制約および観測値」が手元のメッセージを計算する際に考慮される各種のパリティチェック制約であり、観測値yはこれらのパリティチェックに関与するビットに対応する。一般性を失うことなく、簡潔のため以下において常にLLRメッセージを用いるものと仮定する。LLRの符号はビットの推定値を与える(すなわち、正のLLRはv=0に対応し、負のLLRはv=1に対応する)。LLRの大きさは、推定値の信頼度を与える(すなわち、|LLR|=0は推定値が全く信頼できないことを意味し、|LLR|=±∞は推定値が完全に信頼でき且つビット値が既知であることを意味する)。
み出された記号yだけに基づいてビットvの初期デコーダ推定値を表すとする。ビットのいくつかは通信チャネルを介して送信されていないかまたはメモリ装置に保存されていないためにこれらのビットのy観測値が無い可能性もある点に注意されたい。この場合、二つの可能性がある。1)短縮ビット、すなわちビットは先験的に知られていてPv=±∞
(ビットが0か1に応じて)である。2)パンクチャードビット、すなわちビットは先見的には知られておらずPv=log(Pr(v=0)/Pr(v=1))であり、Pr(
v=0)およびPr(v=1)はビットvが各々0または1である先験的確率である。情報ビットが0または1である先験的確率が等しく、且つ符号が線形であると仮定すれば、Pv=log((1/2)/(1/2))=0である。
が、受取ったかまたは読み出された全体のシーケンスyに基づき、且つビットvが符号ワードの一部であると仮定(すなわち、H・v=0と仮定)して、ビットvの最終デコーダ推定値を表すとする。
は大きさの合計と符号同士のXORとして定義されていることを意味する)。式(4)の表記と同様に、N(c,G)はグラフG内のチェックノードcの隣接するビットノードの集合を表し、v’∈N(c,G)\vはノード「v」を除く隣接ノードを指す(和はv以外の全ての隣接ノードについて求める)。
2.各v∈N(c)に対してRcv(すなわち、ノードcからの全てのRcvメッセージ)
メッセージをオンザフライ計算するためにQv個のメッセージおよびRcv個のメッセージ
を用いることにより実現でき、従ってQvc個のメッセージを保存するための追加メモリを使用する必要がなくなる。これは式(4)、(6)に基づいてQvcを(Qv−Rcv)で表
すことにより行われる。更に、先験的なメッセージPvにより初期化されたものと同一メ
モリを用いて、反復的に更新されたQv個の後験的メッセージを保存する。フラッディン
グスケジュールの標準的な実装では符号のグラフ構造を保存するために2倍のメモリを必要とする両方のデータ構造N(c)∀c∈CおよびN(v)∀v∈Vを使用するのに対し、連続スケジュールではN(c)∀c∈Cに関する知識だけを使用すればよいため、必要なメモリを更に減らすことができる。連続にスケジューリングされた復号化アルゴリズムを図3に示す。
本明細書に記述する方法は、少なくとも二つの異なる条件下でデータ誤りの訂正に適用できる。一つの条件、記憶媒体からどのデータを取得するかである。他の条件は、伝送媒体からどのデータを受信するかである。記憶媒体および伝送媒体は、データに誤りを入れる「チャネル」の特別な場合である。データの「取得」および「受信」という概念を本明細書ではてデータを「インポート」するという概念に一般化している。データの「取得」およびデータの「受信」は、データをチャネルから「インポートする」特別な場合である。
図4では右へ行くほどノイズが増加する点に注意されたい。
て符号化する符号ワードの表現を復号化するデコーダであって、(a)N個のビットノードおよびN−K個のチェックノードを含むグラフにおけるビットノードとチェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で符号ワードビットの推定値を更新することおよび、(b)(i)所定の失敗基準に照らして復号化が収束に失敗し、且つ(ii)符号ワードビットの推定値が、当該グラフにトラッピング集合が含まれている兆候を示す基準を満たしている場合、反復を続ける前にメッセージの少なくとも一部をリセットすること、を含むステップにより、符号ワードの推定値を更新するアルゴリズムを実行することにより符号ワードの表現を復号化するプロセッサを含んでいる。
符号ワードの表現をインポートすること、(b)N−K行およびN列を有するパリティチェック行列を提供すること、(c)行と列との間でのメッセージ交換を含むステップにより複数回の復号化反復で符号ワードビットの推定値を更新することおよび、(d)所定の失敗基準に照らして復号化が収束に失敗した場合、反復を続ける前に当該列から送られたメッセージの少なくとも一部を切り捨てることを含んでいる。
且つ(B)符号ワードビットの推定値が、当該パリティチェック行列にトラッピング集合が含まれている兆候を示す基準を満たしている場合、反復を続ける前にメッセージの少なくとも一部をリセットすること、を含むステップにより、符号ワードの推定値を更新するアルゴリズムを実行することにより符号ワードの表現を復号化するプロセッサを含むデコーダとを含んでいる。
反復を続ける前に当該列から送られたメッセージの少なくとも一部を切り捨てること、を含むステップにより、符号ワードの推定値を更新するアルゴリズムを実行することにより符号ワードの表現を復号化するプロセッサを含むデコーダとを含んでいる。
A)所定の失敗基準に照らして復号化が収束に失敗し、且つ(B)符号ワードビットの推定値が、当該パリティチェック行列にトラッピング集合が含まれている兆候を示す基準を満たしている場合、反復を続ける前にメッセージの少なくとも一部をリセットすること、を含むステップにより、符号ワードの推定値を更新するアルゴリズムを実行することにより符号ワードの表現を復号化するプロセッサを含むデコーダとを含んでいる。
定の失敗基準に照らして復号化が収束に失敗した場合、反復を続ける前に当該列から送られたメッセージの少なくとも一部を切り捨てること、を含むステップにより、符号ワードの推定値を更新するアルゴリズムを実行することにより符号ワードの表現を復号化するプロセッサを含むデコーダとを含んでいる。
ードビットの推定値が、当該パリティチェック行列にトラッピング集合が含まれている兆候を示す基準を満たす場合、反復を続ける前にメッセージの少なくとも一部がリセットされる。
同程度に小さくてよく、ここに|V|はビット推定値の数、|E|は辺メッセージの数、bpmはデコーダのメモリに保存されている1メッセージ当たりのビット数である(ここでは簡便のため、ビット推定値および辺メッセージの保存に同じビット数が必要とされると仮定しているが必ずしもそうでなくてもよい点に注意されたい)。充分な復号化時間が利用できると仮定すれば、本明細書に開示するデコーダは従来型デコーダと比較して、|V|個のビット推定値および|E|個の辺メッセージの一部だけを同時に保存することで、デコーダの誤り訂正能力を全く低下させることなく、復号化の実装に用いるメモリがはるかに小さくて済む。これは、適切な復号化スケジュールを採用し、且つ本明細書に記述する復号化ハードウェアを用いることにより実現される。
メモリ装置において特に重要である。短い符号を用いる場合、このような低いエラーフロアを実現することは極めて難しく、通常は符号の誤り訂正能力を犠牲にすることを必要とするが、これは符号の長さが短いために既に下げられている。従って、等価な長い符号を用いて符号の誤り訂正能力が向上し、従って保存されたデータを損なう所与のメモリ「ノイズ」から情報を保護するためにより低いECC冗長性が必要とされる。より大量の情報を所与の数のメモリセル(または所与のメモリシリコンサイズを用いて)に保存することができるため、これは結果的にメモリの費用対効果を向上させる。従って、メモリ装置の長ECCを使用することで大きい利点が得られるものと期待される。
め、この特徴をメモリ装置で容易に利用することができる。あるいは、全てのビット観測値(ベクトルvで表す)を一度にメモリから読み出す場合でも、これらの保存に必要なバッファは通常、デコーダが必要とするビット観測値(Pv個のメッセージ)の保存に必要
なメモリよりもはるかに小さい。このように、現在デコーダにより処理中であるグラフ区間に対応する弱いビット推定値の一部だけが毎回生成される結果、必要とされるデコーダのメモリが小さくて済む。
R推定値が6ビットに保存される場合は6Nビット)。従って、各デコーダ起動において必要とされる弱いビット推定値だけを生成する方がより効率的である。あるビットvに対するLLRビット推定値Pv=log(Pr(v=0|y)/Pr(v=1|y))を、
メモリ「ノイズ」に関する先験的な知識に基づいてフラッシュメモリ装置から読み出された対応するビット観測値vから生成することができる。換言すれば、メモリ「ノイズ」統計値を知ることにより、「y」がセルから読まれる前提で、特定のメモリセルに保存されたビットvが0/1である確率を推論することができる。
p)/p)=4.6、およびy=1ならはPv=log(p/(1−p))=−4.6で
ある。更に、セルが単一ビット(1個の「強いビット」)を保存し、当該装置は2個の「弱いビット」に等価な8個の閾値電圧レベルを読み出すように構成されているためにフラッシュ装置の各セル(「v」で表す)から読み出すことができる状態の数が8である場合、コントローラ内で3ビットのストレージを必要とする各要素「v」が、3ビットより多い、例えば6ビット(BPM=1メッセージ当たりのビット数=6)として表現することができるLLR値Pvに変換される。これら6ビットは、フラッシュセルから読み出され
た2個の弱いビットとは逆に弱いビット推定値であって、この6ビットのLLR値に対応している。
に素な部分集合V1,V2,...,Vt(但しV=V1∪V2∪...∪Vt)に分割する。2)ビットノードの各部分集合Viについて、Vi内のビットノードだけに接続しているチェックノードの全てを含むチェックノードの部分集合Ciを形成する。3)これまでに形
成されたチェックノードの部分集合のいずれにも存在しないチェックノードの全てを含む外部チェックノードの部分集合CJすなわちCJ=C\(C1∪C2∪...∪Ct)を形成
する。4)グラフGをGi=(Vi,Ci,Ei)のようにt個の部分グラフG1,G2,...,Gtに分割する。ここにEiはVi内のビットノードとCi内のチェックノードとの間で接続している辺の集合である。集合CJに接続している辺をEJで表す(EJ=E\(E1∪E2∪...∪Etに注意)。
1.図5にRCJViメッセージと表記されたRcv個のメッセージをEJ内の辺に沿ってチ
ェックノードc∈CJからビットノードv∈Viへ送る。図5にRCiViメッセージと表記された、チェックノードc∈Ciからビットノードv∈ViへのRcv個のメッセージをゼロに設定する。全てのビットv∈Viについて、初期ビット推定値を図5にPViメッセージと
表記されたPvに設定する。メッセージRCJViが当該ステップより前に他のt−1個の部
分グラフGk(k≠i)のためにデコーダを起動した結果である点に注意されたい。他の
部分グラフが未だ処理されていない場合、図5に示すそれらの対応メッセージQvicJはPviすなわちメモリから読み出されたかまたは通信チャネルから受信された推定値に設定される。これらがパンクチャードビットである場合、そのPviはゼロである。
ェックノードについて当該チェックノードとの間でメッセージをやり取りすることにより実行される図3に記述する連続スケジュールに従い)、Ei内の辺に沿ってVi内のビットノードからCi内のチェックノードへQvc個のメッセージを、およびCi内のチェックノードからVi内のビットノードへRcv個のメッセージを送ることにより1回以上の反復を実
行する。これを図5にQViciおよびRCiViメッセージと表記する。
ジ)を用いてグラフの異なる区間同士で情報を交換する。復号化を実行する間に各ステージで送られたメッセージを、メッセージ受け渡し復号化アルゴリズムの標準的な計算規則により計算することができる。例えば、BP復号化が実装されている場合、メッセージは式(4)および(5)に従い計算される。Min Sumアルゴリズム、Gallagher Aアルゴリズム、およびGallagher Bアルゴリズム等、他のメッセージ受け渡し復号化アルゴリズムは自身の計算規則を有している。
セージだけを同時に保存すればよい。従って、必要なメモリは、従来型デコーダが必要とするメモリの〜1/t分数である。長いLDPC符号を実装する場合、これはデコーダの複雑度に対して大きい利点をもたらす。
=[yv:v∈Vi](yvはビットvに対応する観測値)に基づいて、現在処理中である
部分グラフGi=(Vi,Ci,Ei)内のビットv∈Viについて初期ビット推定値Pt=[Pv:v∈Vi]を計算する初期LLR計算ブロック32。
し/書込みメモリ34。
3a.現在処理中である部分グラフの辺集合Eiに対応するRcv個のメッセージを保存
するメモリ領域38。
)ビットノードv∈Vi,∀i’∈{1,...,n}\iからチェックノードc∈CJへのQvc個のメッセージ(iは現在処理中である部分グラフの添え字)を保存すると共に、ii)ビットノードv∈Viについてメモリ領域40は最初にチェックノードc∈CJからのRcv個のメッセージを保存し、その後で当該部分グラフを処理しているメモリ領域40はのQvcをチェックノードc∈CJに保存する。
理はGiの全てのチェックノードについて(または、プロセッサ42の数と同数の、Giのチェックノードについて)並列に実行される。
、ビットノード1、5、11、13、16および17は対応している。
ここでも、第2の部分グラフのチェックノードは、第2の部分グラフのビットノードだけに接続するチェックノードである。ビットノードの任意選択は必要な回数だけ繰り返される。最後の部分グラフは選択されなかったビットノードおよびそれらのビットノードだけに接続するチェックノードを含んでいる。残りのチェックノードがCJを構成する。
各々が自身のビットノードおよびチェックノードを有するちょうどt個の部分グラフに分割される。例えば上述のグリーディアルゴリズムを用いて、最後の部分グラフ(Gt)は
選択されなかったビットノード、これらのビットノードだけに接続するチェックノード、および残り全てのチェックノードを含んでいる。これは、部分グラフのビットノードから分離されたビットノードの自身の部分集合に接続している第1のクラスの実施形態の集合CJと同等である。このクラスの実施形態において、図6のアルゴリズムは、部分グラフ
ループ内の部分グラフG1〜Gt-1だけを含め、且つ専らGt内だけに切り離されたメッセ
ージ交換により部分グラフループを辿ることにより各復号化フェーズを終了することにより変更されている。図9にt=4の場合を示す。これらの実施形態の1個の下位クラスにおいて、いくつかのビットはパンクチャードビットであり、Gtはこれらのビット専用で
ある。Gtの全てのビットはパンクチャードビットであり、全てのパンクチャードビット
はGtのビットである。
または読み出されているユーザーデータ用のバッファメモリを含んでいる。典型的なメモリ装置は、コントローラ20、各々がメモリアレイおよび付随する制御、入出力および状態機械回路を含む1個以上の集積回路チップ22を含む1個の集積回路チップ21を含んでいる。このトレンドは無論、そのような装置のメモリアレイとコントローラ回路を1個以上の集積回路チップ上に集積することである。メモリ装置は、ホストシステムの一部として埋め込まれていても、またはホストシステムの嵌め込みソケットに着脱自在に挿入可能なメモリカードに含まれていてもよい。そのようなカードはメモリ装置全体を含んでいても、またはコントローラとメモリアレイが付随する周辺回路と共に別個のカードで提供されてもよい。
軟性等、他の態様に関して良好な特性を示すある種のLDPC符号の利用が除外される恐れがある。
1.平均化。
2.通知された動的スケジューリング
3.トラッピング集合を識別して、それを回避すべくカスタマイズされた積和アルゴリズムを設計する。
等、いくつかの変数に対して切捨て動作を追加し、次いで本アルゴリズムは従来の復号化を続ける。
て有用である。
り、遅い収束を示唆する場合。
または全てを切り捨てるべくプロセッサ42を修正する。
Claims (46)
- K個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を復号化する方法であって、
(a)チャネルから前記符号ワードの前記表現をインポートすること、
(b)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(c)(i)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(ii)前記符号ワードビットの推定値が、前記グラフにトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすることを含む方法。 - (d)前記グラフの少なくとも一部を複数の部分グラフに分割することを更に含み、
前記メッセージの交換の少なくとも一部が各部分グラフ内で別個に実行され、
前記グラフにトラッピング集合が含まれる兆候を示す前記基準が、前記部分グラフのうち1個だけで復号化の収束が失敗することを含む、請求項1に記載の方法。 - 前記グラフにトラッピング集合が含まれている兆候を示す前記基準が、前記推定値の前記兆候を示す要素の高々約1パーセントが非ゼロ且つ2個の連続的な反復において一定であることを含む、請求項1に記載の方法。
- 前記リセットが、前記チェックノードから送られるメッセージの少なくとも一部をゼロに設定することを含む、請求項1に記載の方法。
- 前記リセットが、前記チェックノードから送られる全てのメッセージをゼロに設定することを含む、請求項4に記載の方法。
- 前記リセットが、前記ビットノードから送られるメッセージの少なくとも一部を切り捨てることを含む、請求項1に記載の方法。
- 前記リセットが、前記ビットノードから送られる全てのメッセージを切り捨てることを含む、請求項6に記載の方法。
- 前記メッセージが対数尤度比であり、前記切り捨てが高々約10〜約16桁である、請求項6に記載の方法。
- K個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を復号化する方法であって、
(a)チャネルから前記符号ワードの前記表現をインポートすること、
(b)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(c)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復を続ける前に前記ビットノードから送られた前記メッセージの少なくとも一部を切り捨てることを含む方法。 - 前記所定の失敗基準が、前記推定値の兆候を示す非ゼロの要素を少なくとも所定個数含む、請求項9に記載の方法。
- 前記所定個数が1である、請求項10に記載の方法。
- 前記所定の失敗基準が、前記反復の所定回数実行後に、前記兆候を示す非ゼロの要素を少なくとも所定個数含む、請求項10に記載の方法。
- 前記所定の失敗基準が、所定時間経過後に、前記兆候を示す非ゼロの要素を少なくとも所定個数含む、請求項10に記載の方法。
- 前記所定の失敗基準が、前記メッセージの所定回数の交換後に、前記兆候を示す非ゼロの要素を少なくとも所定個数含む、請求項10に記載の方法。
- 前記所定の失敗基準が、連続的な2回の反復において、前記推定値の兆候を示す非ゼロのままの要素を高々所定個数含む、請求項9に記載の方法。
- 前記所定の失敗基準が、連続的な2回の反復実行後に、前記推定値の兆候を示す非ゼロの要素の個数間で所定の限度を下回る差異を含む、請求項9に記載の方法。
- 前記所定の失敗基準が、所定回数の連続的な反復実行の前後で、前記推定値間で所定の限度を下回るハミング距離を含む、請求項9に記載の方法。
- 連続的な反復の前記所定回数が1である、請求項17に記載の方法。
- 前記ビットノードから送られた全てのメッセージが切り捨てられる、請求項9に記載の方法。
- 前記メッセージが対数尤度比であり、前記切り捨てが高々約10〜約16桁である、請求項9に記載の方法。
- K個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を復号化するデコーダであって、
(a)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(b)(i)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(ii)前記符号ワードビットの推定値が、前記グラフにトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダ。 - K個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を復号化するデコーダであって、
(a)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で符号ワードビットの推定値を更新することおよび、
(b)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復を続ける前に前記ビットノードから送られた前記メッセージの少なくとも一部を切り捨てること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダ。 - (a)K個の情報ビットをN>K個の符号ワードビットの符号ワードとして符号化するエンコーダと、
(b)(i)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(ii)(A)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(B)前記符号ワードビットの推定値が、前記グラフにトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダとを含むメモリコントローラ。 - (c)前記符号ワードの少なくとも一部を主メモリに保存し、且つ前記符号ワードの前記少なくとも一部の表現を前記主メモリから取得する回路を更に含む、請求項23に記載のメモリコントローラ。
- (a)請求項24に記載の前記メモリコントローラと、
(b)前記主メモリとを含むメモリ装置。 - (a)K個の情報ビットをN>K個の符号ワードビットの符号ワードとして符号化するエンコーダと、
(b)(i)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(ii)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復を続ける前に前記ビットノードから送られた前記メッセージの少なくとも一部を切り捨てること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダとを含んでいるメモリコントローラ。 - (c)前記符号ワードの少なくとも一部を主メモリに保存し、且つ前記符号ワードの前記少なくとも一部の表現を前記主メモリから取得する回路を更に含む、請求項26に記載のメモリコントローラ。
- (a)請求項27に記載の前記メモリコントローラと、
(b)前記主メモリとを含むメモリ装置。 - (a)通信チャネルから受信したメッセージを復調することによりK個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を生成する復調器と、
(b)(i)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(ii)(A)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(B)前記符号ワードビットの推定値が、前記グラフにトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダとを含む受信器。 - (a)通信チャネルから受信したメッセージを復調することによりK個の情報ビットを
N>K個の符号ワードビットとして符号化する符号ワードの表現を生成する復調器と、
(b)(i)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(ii)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復を続ける前に前記ビットノードから送られた前記メッセージの少なくとも一部を切り捨てること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダとを含む受信器。 - メッセージを送受信する通信システムであって、
(a)(i)前記メッセージのK個の情報ビットをN>K個の符号ワードビットの符号ワードとして符号化するエンコーダ、および
(ii)通信チャネルを介して前記符号ワードを変調信号として送信する変調器を含む送信器と、
(b)(i)前記通信チャネルから前記変調信号を受信して前記変調信号を復調することより、前記符号ワードの表現を生成する復調器、および
(ii)(A)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(B)(I)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(II)前記符号ワードビットの推定値が、前記グラフにトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダを含む受信器とを含む通信システム。 - メッセージを送受信する通信システムであって、
(a)(i)前記メッセージのK個の情報ビットをN>K個の符号ワードビットの符号ワードとして符号化するエンコーダ、および
(ii)通信チャネルを介して前記符号ワードを変調信号として送信する変調器を含む送信器と、
(b)(i)前記通信チャネルから前記変調信号を受信して前記変調信号を復調することにより、前記符号ワードの表現を生成する復調器、および
(ii)(A)N個のビットノードおよびN−K個のチェックノードを含むグラフにおける前記ビットノードと前記チェックノードとの間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(B)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復を続ける前に前記ビットノードから送られた前記メッセージの少なくとも一部を切り捨てること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの表現を復号化するプロセッサを含むデコーダを含む受信器とを含む通信システム。 - K個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を復号化する方法であって、
(a)チャネルから前記符号ワードの表現をインポートすること、
(b)N−K行およびN列を有するパリティチェック行列を提供すること、
(c)前記行列の前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(d)(i)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(ii)前記符号ワードビットの推定値が、前記パリティチェック行列にトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすることを含む方法。 - K個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を復号化する方法であって、
(a)チャネルから前記符号ワードの表現をインポートすること、
(b)N−K行およびN列を有するパリティチェック行列を提供すること、
(c)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新することおよび、
(d)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復を続ける前に前記列から送られた前記メッセージの少なくとも一部を切り捨てることを含む方法。 - K個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を復号化するデコーダであって、
(a)N−K行およびN列を有するパリティチェック行列を提供すること、
(b)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新すること、
(c)(i)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(ii)前記符号ワードビットの推定値が、前記パリティチェック行列にトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダ。 - K個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を復号化するデコーダであって、
(a)N−K行およびN列を有するパリティチェック行列を提供すること、
(b)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新すること、
(c)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復を続ける前に前記列から送られた前記メッセージの少なくとも一部を切り捨てること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダ。 - (a)K個の情報ビットをN>K個の符号ワードビットの符号ワードとして符号化するエンコーダと、
(b)(i)N−K行およびN列を有するパリティチェック行列を提供すること、
(ii)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新すること、
(iii)(A)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(B)前記符号ワードビットの推定値が、前記パリティチェック行列にトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダとを含むメモリコントローラ。 - (c)前記符号ワードの少なくとも一部を主メモリに保存し、且つ前記符号ワードの前記少なくとも一部の表現を前記主メモリから取得する回路を更に含む、請求項37に記載のメモリコントローラ。
- (a)請求項38に記載の前記メモリコントローラと、
(b)前記主メモリとを含むメモリ装置。 - (a)K個の情報ビットをN>K個の符号ワードビットの符号ワードとして符号化するエンコーダと、
(b)(i)N−K行およびN列を有するパリティチェック行列を提供すること、
(ii)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新すること、
(iii)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復
を続ける前に前記列から送られた前記メッセージの少なくとも一部を切り捨てること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダとを含むメモリコントローラ。 - (c)前記符号ワードの少なくとも一部を主メモリに保存し、且つ前記符号ワードの前記少なくとも一部の表現を前記主メモリから取得する回路を更に含む、請求項40に記載のメモリコントローラ。
- (a)請求項41に記載の前記メモリコントローラと、
(b)前記主メモリとを含むメモリ装置。 - (a)通信チャネルから受信したメッセージを復調することによりK個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を生成する復調器と、
(b)(i)N−K行およびN列を有するパリティチェック行列を提供すること、
(ii)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新すること、
(iii)(A)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(B)前記符号ワードビットの推定値が、前記パリティチェック行列にトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダとを含む受信器。 - (a)通信チャネルから受信したメッセージを復調することよりK個の情報ビットをN>K個の符号ワードビットとして符号化する符号ワードの表現を生成する復調器と、
(b)(i)N−K行およびN列を有するパリティチェック行列を提供すること、
(ii)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新すること、
(iii)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復
を続ける前に前記列から送られた前記メッセージの少なくとも一部を切り捨てること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダとを含む受信器。 - メッセージを送受信する通信システムであって、
(a)(i)前記メッセージのK個の情報ビットをN>K個の符号ワードビットの符号ワードとして符号化するエンコーダ、および
(ii)通信チャネルを介して前記符号ワードを変調信号として送信する変調器を含む送信器と、
(b)(i)前記通信チャネルから前記変調信号を受信して前記変調信号を復調するこ
とにより、前記符号ワードの表現を生成する復調器、および
(ii)(A)N−K行およびN列を有するパリティチェック行列を提供すること、
(B)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新すること、
(C)(I)所定の失敗基準に照らして前記復号化が収束に失敗し、且つ
(II)前記符号ワードビットの推定値が、前記パリティチェック行列にトラッピング集合が含まれている兆候を示す基準を満たしている場合、前記反復を続ける前に前記メッセージの少なくとも一部をリセットすること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダを含む受信器とを含む通信システム。 - メッセージを送受信する通信システムであって、
(a)(i)前記メッセージのK個の情報ビットをN>K個の符号ワードビットの符号ワードとして符号化するエンコーダ、および
(ii)通信チャネルを介して前記符号ワードを変調信号として送信する変調器を含む送信器と、
(b)(i)前記通信チャネルから前記変調信号を受信して前記変調信号を復調することにより、前記符号ワードの表現を生成する復調器、および
(ii)(A)N−K行およびN列を有するパリティチェック行列を提供すること、
(B)前記行と前記列との間でのメッセージ交換を含むステップにより複数回の復号化反復で前記符号ワードビットの推定値を更新すること、
(C)所定の失敗基準に照らして前記復号化が収束に失敗した場合、前記反復を続ける前に前記列から送られた前記メッセージの少なくとも一部を切り捨てること、を含むステップにより、前記符号ワードの推定値を更新するアルゴリズムを実行することにより前記符号ワードの前記表現を復号化するプロセッサを含むデコーダを含む受信器とを含む通信システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US7470108P | 2008-06-23 | 2008-06-23 | |
US61/074,701 | 2008-06-23 | ||
PCT/IB2009/052204 WO2009156883A1 (en) | 2008-06-23 | 2009-05-26 | Overcoming ldpc trapping sets by decoder reset |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011525771A true JP2011525771A (ja) | 2011-09-22 |
JP2011525771A5 JP2011525771A5 (ja) | 2014-02-20 |
JP5593312B2 JP5593312B2 (ja) | 2014-09-24 |
Family
ID=40849244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011515675A Expired - Fee Related JP5593312B2 (ja) | 2008-06-23 | 2009-05-26 | デコーダのリセットによるldpcトラッピング集合の克服 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090319860A1 (ja) |
EP (1) | EP2301158A1 (ja) |
JP (1) | JP5593312B2 (ja) |
TW (1) | TW201018095A (ja) |
WO (1) | WO2009156883A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012500513A (ja) * | 2008-08-15 | 2012-01-05 | エルエスアイ コーポレーション | ニア・コードワードのromリスト復号 |
JP2014007496A (ja) * | 2012-06-22 | 2014-01-16 | Toshiba Corp | 誤り訂正装置、誤り訂正方法およびプログラム |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8370711B2 (en) | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
JP5506828B2 (ja) | 2009-03-05 | 2014-05-28 | エルエスアイ コーポレーション | 繰り返し復号器のための改良ターボ等化方法 |
US8572460B2 (en) * | 2009-03-17 | 2013-10-29 | Broadcom Corporation | Communication device employing binary product coding with selective additional cyclic redundancy check (CRC) therein |
JP5432367B2 (ja) | 2009-04-21 | 2014-03-05 | アギア システムズ インコーポレーテッド | 書込み検証を使用した符号のエラーフロア軽減 |
US8464142B2 (en) | 2010-04-23 | 2013-06-11 | Lsi Corporation | Error-correction decoder employing extrinsic message averaging |
US8499226B2 (en) | 2010-06-29 | 2013-07-30 | Lsi Corporation | Multi-mode layered decoding |
US8458555B2 (en) * | 2010-06-30 | 2013-06-04 | Lsi Corporation | Breaking trapping sets using targeted bit adjustment |
US8504900B2 (en) | 2010-07-02 | 2013-08-06 | Lsi Corporation | On-line discovery and filtering of trapping sets |
KR20140078576A (ko) | 2011-07-31 | 2014-06-25 | 샌디스크 테크놀로지스, 인코포레이티드 | 메모리 및 전력 요건들이 감소된 에러-정정 디코딩 |
US8645810B2 (en) | 2011-07-31 | 2014-02-04 | Sandisk Technologies Inc. | Fast detection of convergence or divergence in iterative decoding |
JP5631846B2 (ja) | 2011-11-01 | 2014-11-26 | 株式会社東芝 | 半導体メモリ装置および復号方法 |
US8768990B2 (en) | 2011-11-11 | 2014-07-01 | Lsi Corporation | Reconfigurable cyclic shifter arrangement |
US8640002B1 (en) | 2012-07-10 | 2014-01-28 | Micron Technology, Inc. | Resolving trapping sets |
US9203432B2 (en) * | 2012-08-28 | 2015-12-01 | Marvell World Trade Ltd. | Symbol flipping decoders of non-binary low-density parity check (LDPC) codes |
RU2012146685A (ru) | 2012-11-01 | 2014-05-10 | ЭлЭсАй Корпорейшн | База данных наборов-ловушек для декодера на основе разреженного контроля четности |
TWI504163B (zh) * | 2013-01-08 | 2015-10-11 | Nat Univ Chung Hsing | Low density co - bit check code decoding apparatus and method |
US9407290B2 (en) | 2013-03-15 | 2016-08-02 | Sandisk Technologies Llc | Error-correction decoding with conditional limiting of check-node messages |
FR3009462B1 (fr) * | 2013-08-02 | 2019-08-23 | Thales | Procede ameliore de decodage d'un code correcteur avec passage de message, en particulier pour le decodage de codes ldpc ou codes turbo |
KR20150024489A (ko) * | 2013-08-26 | 2015-03-09 | 삼성전자주식회사 | 메모리 시스템에서의 ldpc 디코딩 방법 및 이를 이용한 ldpc 디코더 |
US9306600B2 (en) * | 2014-01-06 | 2016-04-05 | Micron Technology, Inc. | Read threshold calibration for LDPC |
US9564922B1 (en) | 2014-03-19 | 2017-02-07 | Microsemi Storage Solutions (U.S.), Inc. | Error correction code decoder with stochastic floor mitigation |
US9602133B1 (en) | 2015-01-27 | 2017-03-21 | Microsemi Storage Solutions (U.S.), Inc. | System and method for boost floor mitigation |
US9793924B1 (en) | 2015-12-04 | 2017-10-17 | Microsemi Solutions (U.S.), Inc. | Method and system for estimating an expectation of forward error correction decoder convergence |
US9911466B2 (en) | 2016-02-16 | 2018-03-06 | Micron Technology, Inc. | Read threshold voltage selection |
KR20180009558A (ko) | 2016-07-19 | 2018-01-29 | 삼성전자주식회사 | 저밀도-패리티 체크 코드를 이용하는 디코더 및 이를 포함하는 메모리 컨트롤러 |
KR102592870B1 (ko) * | 2018-10-12 | 2023-10-24 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 이의 동작 방법 |
TWI748214B (zh) * | 2019-07-29 | 2021-12-01 | 慧榮科技股份有限公司 | 快閃記憶體控制器、儲存裝置及其讀取方法 |
CN112821895B (zh) * | 2021-04-16 | 2021-07-09 | 成都戎星科技有限公司 | 一种实现信号高误码率下的编码识别方法 |
CN117480732A (zh) | 2021-09-28 | 2024-01-30 | 微芯片技术股份有限公司 | 具有陷阱块管理的ldpc解码 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050193320A1 (en) * | 2004-02-09 | 2005-09-01 | President And Fellows Of Harvard College | Methods and apparatus for improving performance of information coding schemes |
WO2010019168A1 (en) * | 2008-08-15 | 2010-02-18 | Lsi Corporation | Ram list-decoding of near codewords |
Family Cites Families (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06290076A (ja) * | 1993-04-05 | 1994-10-18 | Nec Ic Microcomput Syst Ltd | デバッグ装置 |
US5614358A (en) * | 1995-05-15 | 1997-03-25 | Eastman Kodak Company | Ultrathin tabular grain emulsions with reduced reciprocity failure |
EP0718679B1 (en) * | 1994-12-22 | 2006-02-15 | Eastman Kodak Company | Cubical silver iodochloride emulsions, processes for their preparation and photographic print elements |
EP0718676A1 (en) * | 1994-12-22 | 1996-06-26 | Eastman Kodak Company | Photographic print elements containing emulsions of enhanced speed and controlled minimum densities |
US5641618A (en) * | 1995-05-15 | 1997-06-24 | Eastman Kodak Company | Epitaxially sensitized ultrathin dump iodide tabular grain emulsions |
US5776959A (en) * | 1995-06-05 | 1998-07-07 | Washington University | Anticonvulsant and anxiolytic lactam and thiolactam derivatives |
US5728517A (en) * | 1995-06-30 | 1998-03-17 | Eastman Kodak Company | Photographic emulsions of enhanced sensitivity |
US5612176A (en) * | 1996-01-26 | 1997-03-18 | Eastman Kodak Company | High speed emulsions exhibiting superior speed-granularity relationships |
US5612177A (en) * | 1996-01-26 | 1997-03-18 | Eastman Kodak Company | (111) tabular grain emulsions exhibiting increased speed |
US5612175A (en) * | 1996-01-26 | 1997-03-18 | Eastman Kodak Company | Epitaxially sensitized tabular grain emulsions exhibiting enhanced speed and contrast |
US5614359A (en) * | 1996-01-26 | 1997-03-25 | Eastman Kodak Company | High speed emulsions exhibiting superior contrast and speed-granularity relationships |
US5663041A (en) * | 1996-02-20 | 1997-09-02 | Eastman Kodak Company | High chloride (100) tabular grain emulsions containing large, thin tabular grains and a process for their preparation |
US6513154B1 (en) * | 1996-10-21 | 2003-01-28 | John R. Porterfield | System and method for testing of computer programs in programming effort |
US5880466A (en) * | 1997-06-02 | 1999-03-09 | The Regents Of The University Of California | Gated charged-particle trap |
US6332962B1 (en) * | 1997-06-13 | 2001-12-25 | Micrion Corporation | Thin-film magnetic recording head manufacture using selective imaging |
US6027869A (en) * | 1998-12-17 | 2000-02-22 | Eastman Kodak Company | Photographic elements containing light scattering particles |
US6090536A (en) * | 1998-12-17 | 2000-07-18 | Eastman Kodak Company | Photographic emulsions and elements of increased sensitivity |
US6225036B1 (en) * | 1998-12-17 | 2001-05-01 | Eastman Kodak Company | Color photographic element containing a fragmentable electron donor in combination with a one equivalent coupler and starch peptized tabular emulsion for improved photographic response |
US6187525B1 (en) * | 1998-12-17 | 2001-02-13 | Eastman Kodak Company | Color photographic elements of increased sensitivity containing one equivalent coupler |
US6898185B1 (en) * | 1999-10-20 | 2005-05-24 | Broadcom Corporation | Diagnostics of cable and link performance for a high-speed communication system |
US7164494B1 (en) * | 2000-02-07 | 2007-01-16 | Adobe Systems Incorporated | Color separation of pattern color spaces and form XObjects |
US6264416B1 (en) * | 2000-03-09 | 2001-07-24 | Vantage Mobility International, Llc | Compact, slide-out ramp for a minivan |
AU2001289296A1 (en) * | 2000-04-04 | 2001-10-15 | Advanced Hardware Architectures, Inc. | Enhanced turbo product code decoder system |
US20020042899A1 (en) * | 2000-06-16 | 2002-04-11 | Tzannes Marcos C. | Systems and methods for LDPC coded modulation |
US6365336B1 (en) * | 2000-10-31 | 2002-04-02 | Eastman Kodak Company | Aqueous photothermographic imaging elements comprising aqueous silver halide emulsions precipitated in the presence of cationic starch peptizing agent |
US6383730B1 (en) * | 2000-12-07 | 2002-05-07 | Eastman Kodak Company | Preparation of high chloride photographic emulsions with starch peptizer |
US6391534B1 (en) * | 2000-12-07 | 2002-05-21 | Eastman Kodak Company | Preparation of high bromide photographic emulsions with starch peptizer and oxidizing agent |
US6395465B1 (en) * | 2000-12-07 | 2002-05-28 | Eastman Kodak Company | Preparation of high bromide photographic emulsions with starch peptizer |
KR100713331B1 (ko) * | 2000-12-23 | 2007-05-04 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법 |
US6680331B2 (en) * | 2001-07-16 | 2004-01-20 | Board Of Regents, The University Of Texas System | Lactam and thiolactam derivatives as anesthetic and conscious sedation agents |
US7046403B1 (en) * | 2001-08-31 | 2006-05-16 | Adobe Systems Incorporated | Image edge color computation |
US6518007B1 (en) * | 2001-12-11 | 2003-02-11 | Eastman Kodak Company | Silver halide elements containing solubilized antifoggants and low fogging tabular silver halide grains |
US7197690B2 (en) * | 2002-05-31 | 2007-03-27 | Broadcom Corporation | Bandwidth efficient coded modulation scheme based on MLC (multi-level code) signals having multiple maps |
US7020829B2 (en) * | 2002-07-03 | 2006-03-28 | Hughes Electronics Corporation | Method and system for decoding low density parity check (LDPC) codes |
US20040019845A1 (en) * | 2002-07-26 | 2004-01-29 | Hughes Electronics | Method and system for generating low density parity check codes |
US20060013181A1 (en) * | 2002-07-31 | 2006-01-19 | Victor Stolpman | Apparatus, and associated method, for allocating communications in a multi-channel communication system |
US6893809B2 (en) * | 2002-09-16 | 2005-05-17 | Eastman Kodak Company | Silver halide photographic element containing fogged emulsions for accelerated development |
US6756188B2 (en) * | 2002-09-16 | 2004-06-29 | Eastman Kodak Company | Photographic recording material for accelerated development |
JP3994851B2 (ja) * | 2002-10-28 | 2007-10-24 | 富士ゼロックス株式会社 | 画像処理方法 |
US6740483B1 (en) * | 2003-04-30 | 2004-05-25 | Eastman Kodak Company | Process for doping silver halide emulsion grains with Group 8 transition metal shallow electron trapping dopant, selenium dopant, and gallium dopant, and doped silver halide emulsion |
US7185270B2 (en) * | 2003-07-29 | 2007-02-27 | Broadcom Corporation | LDPC (low density parity check) coded modulation hybrid decoding |
US7159170B2 (en) * | 2003-06-13 | 2007-01-02 | Broadcom Corporation | LDPC (low density parity check) coded modulation symbol decoding |
US7383493B2 (en) * | 2003-06-13 | 2008-06-03 | Broadcom Corporation | LDPC (Low Density Parity Check) coded modulation hybrid decoding using non-Gray code maps for improved performance |
US7023735B2 (en) * | 2003-06-17 | 2006-04-04 | Ramot At Tel-Aviv University Ltd. | Methods of increasing the reliability of a flash memory |
US7222284B2 (en) * | 2003-06-26 | 2007-05-22 | Nokia Corporation | Low-density parity-check codes for multiple code rates |
US7334181B2 (en) * | 2003-09-04 | 2008-02-19 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes |
JP4093158B2 (ja) * | 2003-09-17 | 2008-06-04 | 日産自動車株式会社 | ディーゼルエンジンのフィルタ再生制御装置 |
US7376883B2 (en) * | 2003-10-27 | 2008-05-20 | The Directv Group, Inc. | Method and system for providing long and short block length low density parity check (LDPC) codes |
EP1536568A1 (en) * | 2003-11-26 | 2005-06-01 | Matsushita Electric Industrial Co., Ltd. | Belief propagation decoder cancelling the exchange of unreliable messages |
US7237181B2 (en) * | 2003-12-22 | 2007-06-26 | Qualcomm Incorporated | Methods and apparatus for reducing error floors in message passing decoders |
US7383487B2 (en) * | 2004-01-10 | 2008-06-03 | Broadcom Corporation | IPHD (iterative parallel hybrid decoding) of various MLC (multi-level code) signals |
US7395495B2 (en) * | 2004-01-12 | 2008-07-01 | Intel Corporation | Method and apparatus for decoding forward error correction codes |
JP4282558B2 (ja) * | 2004-06-30 | 2009-06-24 | 株式会社東芝 | 低密度パリティチェック符号復号器及び方法 |
JP4817641B2 (ja) * | 2004-10-26 | 2011-11-16 | キヤノン株式会社 | 画像形成装置 |
US7900127B2 (en) * | 2005-01-10 | 2011-03-01 | Broadcom Corporation | LDPC (Low Density Parity Check) codes with corresponding parity check matrices selectively constructed with CSI (Cyclic Shifted Identity) and null sub-matrices |
EP1699138A1 (en) * | 2005-03-02 | 2006-09-06 | STMicroelectronics N.V. | Method and device for decoding LDPC encoded codewords, in particular DVB-S2 LDPC encoded codewords |
JP4526450B2 (ja) * | 2005-06-30 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 復号装置と方法並びにプログラム |
US7716553B2 (en) * | 2005-07-13 | 2010-05-11 | Leanics Corporation | System and method for designing RS-based LDPC code decoder |
US7307902B2 (en) * | 2005-08-30 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Memory correction system and method |
US7743315B2 (en) * | 2005-10-27 | 2010-06-22 | Nec Laboratories America, Inc. | System and method for low-density parity check (LDPC) code design |
US7852802B2 (en) * | 2005-10-31 | 2010-12-14 | Nec Laboratories America, Inc. | Joint scheduling and grouping for SDMA systems |
US8151161B2 (en) * | 2005-12-27 | 2012-04-03 | Lg Electronics Inc. | Apparatus and method for decoding using channel code |
US8457219B2 (en) * | 2005-12-30 | 2013-06-04 | Ikanos Communications, Inc. | Self-protection against non-stationary disturbances |
US8132072B2 (en) * | 2006-01-06 | 2012-03-06 | Qualcomm Incorporated | System and method for providing H-ARQ rate compatible codes for high throughput applications |
US8259852B2 (en) * | 2006-07-19 | 2012-09-04 | Broadcom Corporation | Method and system for satellite communication |
KR100943602B1 (ko) * | 2006-06-27 | 2010-02-24 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US7730378B2 (en) * | 2006-06-29 | 2010-06-01 | Nec Laboratories America, Inc. | Low-complexity high-performance low-rate communications codes |
US20080028271A1 (en) * | 2006-07-25 | 2008-01-31 | Legend Silicon | Method for generating ldpc code for a ldpc based tds-ofdm system |
US7831895B2 (en) * | 2006-07-25 | 2010-11-09 | Communications Coding Corporation | Universal error control coding system for digital communication and data storage systems |
US20080109698A1 (en) * | 2006-07-25 | 2008-05-08 | Legend Silicon | Hybrid min-sum decoding apparatus with low bit resolution for ldpc code |
US7904783B2 (en) * | 2006-09-28 | 2011-03-08 | Sandisk Corporation | Soft-input soft-output decoder for nonvolatile memory |
US7818653B2 (en) * | 2006-09-28 | 2010-10-19 | Sandisk Corporation | Methods of soft-input soft-output decoding for nonvolatile memory |
US7644339B2 (en) * | 2006-10-02 | 2010-01-05 | Broadcom Corporation | Overlapping sub-matrix based LDPC (low density parity check) decoder |
US7934146B2 (en) * | 2006-10-18 | 2011-04-26 | Nokia Corporation | Method, apparatus and computer program product providing for data block encoding and decoding |
US8504890B2 (en) * | 2006-12-17 | 2013-08-06 | Ramot At Tel Aviv University Ltd. | Scheduling for LDPC decoding |
US7966548B2 (en) * | 2007-06-29 | 2011-06-21 | Alcatel-Lucent Usa Inc. | Method and system for encoding data using rate-compatible irregular LDPC codes based on edge growth and parity splitting |
US8010881B2 (en) * | 2007-07-02 | 2011-08-30 | Broadcom Corporation | Multi-code LDPC (low density parity check) decoder |
US7958429B2 (en) * | 2007-07-02 | 2011-06-07 | Broadcom Corporation | Distributed processing LDPC (low density parity check) decoder |
US20090013239A1 (en) * | 2007-07-02 | 2009-01-08 | Broadcom Corporation | LDPC (Low Density Parity Check) decoder employing distributed check and/or variable node architecture |
US8006172B2 (en) * | 2007-07-10 | 2011-08-23 | Oracle America, Inc. | Auxiliary path iterative decoding |
US8127209B1 (en) * | 2007-07-30 | 2012-02-28 | Marvell International Ltd. | QC-LDPC decoder with list-syndrome decoding |
US8086928B2 (en) * | 2007-08-15 | 2011-12-27 | Broadcom Corporation | Methods and systems for terminating an iterative decoding process of a forward error correction block |
EP2066056B1 (en) * | 2007-11-28 | 2016-04-27 | STMicroelectronics N.V. | Method and device for decoding a received systematic code encoded block |
US8335949B2 (en) * | 2009-11-06 | 2012-12-18 | Trellisware Technologies, Inc. | Tunable early-stopping for decoders |
US8918695B2 (en) * | 2009-12-23 | 2014-12-23 | Intel Corporation | Methods and apparatus for early stop algorithm of turbo decoding |
-
2009
- 2009-05-21 US US12/469,790 patent/US20090319860A1/en not_active Abandoned
- 2009-05-26 JP JP2011515675A patent/JP5593312B2/ja not_active Expired - Fee Related
- 2009-05-26 EP EP09769693A patent/EP2301158A1/en not_active Ceased
- 2009-05-26 WO PCT/IB2009/052204 patent/WO2009156883A1/en active Application Filing
- 2009-06-05 TW TW098118815A patent/TW201018095A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050193320A1 (en) * | 2004-02-09 | 2005-09-01 | President And Fellows Of Harvard College | Methods and apparatus for improving performance of information coding schemes |
WO2010019168A1 (en) * | 2008-08-15 | 2010-02-18 | Lsi Corporation | Ram list-decoding of near codewords |
Non-Patent Citations (3)
Title |
---|
JPN6013018085; Enver Cavus et al.: 'A performance improvement and error floor avoidance technique for belief propagation decoding of LDP' Personal, Indoor and Mobile Radio Communications, 2005. PIMRC 2005. IEEE 16th International Symposiu Vol.4, 20050914, pp.2386-2390 * |
JPN6013032274; Yang Han et al.: 'LDPC decoder strategies for achieving low error floors' Information Theory and Applications Workshop, 2008 , 20080201 * |
JPN6013032276; Jingyu Kang et al.: 'A Two-Stage Iterative Decoding of LDPC Codes for Lowering Error Floors' Global Telecommunications Conference, 2008. IEEE GLOBECOM 2008. IEEE , 20081204, pp.1-4 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012500513A (ja) * | 2008-08-15 | 2012-01-05 | エルエスアイ コーポレーション | ニア・コードワードのromリスト復号 |
JP2014027704A (ja) * | 2008-08-15 | 2014-02-06 | Lsi Corp | 複数のチェックノード・アルゴリズムを用いる誤り訂正デコーダ |
JP2014007496A (ja) * | 2012-06-22 | 2014-01-16 | Toshiba Corp | 誤り訂正装置、誤り訂正方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
WO2009156883A1 (en) | 2009-12-30 |
EP2301158A1 (en) | 2011-03-30 |
TW201018095A (en) | 2010-05-01 |
US20090319860A1 (en) | 2009-12-24 |
JP5593312B2 (ja) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5593312B2 (ja) | デコーダのリセットによるldpcトラッピング集合の克服 | |
US8806307B2 (en) | Interruption criteria for block decoding | |
US8291279B2 (en) | Memory-efficient LDPC decoder and method | |
US8504895B2 (en) | Using damping factors to overcome LDPC trapping sets | |
KR101621573B1 (ko) | 복잡도를 줄인 ldpc 디코더 | |
US8464123B2 (en) | Matrix structure for block encoding | |
CN107528597B (zh) | 一种基于crc校验码的ldpc码后处理译码方法 | |
KR101718543B1 (ko) | 개선된 비트 반전 알고리즘 기반의 저밀도 패리티 검사 부호를 위한 복호 방법, 장치 및 이를 위한 기록 매체 | |
US9270297B2 (en) | Error-correction decoding with reduced memory and power requirements | |
US8650451B2 (en) | Stochastic stream decoding of binary LDPC codes | |
US8935598B1 (en) | System and method for adaptive check node approximation in LDPC decoding | |
US10848182B2 (en) | Iterative decoding with early termination criterion that permits errors in redundancy part | |
US8375278B2 (en) | Compact decoding of punctured block codes | |
US10790854B2 (en) | Coset probability based majority-logic decoding for non-binary LDPC codes | |
WO2014139123A1 (en) | Method and apparatus of ldpc decoder with lower error floor | |
US8516351B2 (en) | Compact decoding of punctured block codes | |
US8516352B2 (en) | Compact decoding of punctured block codes | |
WO2014172874A1 (en) | Method and apparatus of ldpc encoder in 10gbase-t system | |
WO2011010286A2 (en) | Compact decoding of punctured codes | |
CN118694379A (zh) | 用于ldpc码的解码的提前收敛 | |
JP2012175564A (ja) | 復号装置、符号化装置、復号方法、符号化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130705 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130926 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131003 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20131227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5593312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |