JP5506828B2 - 繰り返し復号器のための改良ターボ等化方法 - Google Patents

繰り返し復号器のための改良ターボ等化方法 Download PDF

Info

Publication number
JP5506828B2
JP5506828B2 JP2011552924A JP2011552924A JP5506828B2 JP 5506828 B2 JP5506828 B2 JP 5506828B2 JP 2011552924 A JP2011552924 A JP 2011552924A JP 2011552924 A JP2011552924 A JP 2011552924A JP 5506828 B2 JP5506828 B2 JP 5506828B2
Authority
JP
Japan
Prior art keywords
value
llr
decoding
codeword
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011552924A
Other languages
English (en)
Other versions
JP2012520009A (ja
Inventor
リ,ゾンワン
ヤン,シャオフア
ハン,ヤン
ゾン,ハオ
シング リー,ユアン
タン.ウエイジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2012520009A publication Critical patent/JP2012520009A/ja
Application granted granted Critical
Publication of JP5506828B2 publication Critical patent/JP5506828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948Iterative decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45Soft decoding, i.e. using symbol reliability information
    • H03M13/458Soft decoding, i.e. using symbol reliability information by updating bit probabilities or hard decisions in an iterative fashion for convergence to a final decoding result
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6331Error control coding in combination with equalisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6343Error control coding in combination with techniques for partial response channels, e.g. recording

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Description

関連出願の相互参照
本出願は、整理番号08−1057−PRとして2009年3月5日に出願された米国仮出願第61/157,671号の利益を主張し、同出願の教示は、その全体が参照により本明細書に組み込まれる。
本出願の主題は、(1)整理番号08−0241として2008年12月12日に出願されたPCT出願第PCT/US08/86523号の主題、(2)整理番号08−1293として2008年12月12日に出願されたPCT出願第PCT/US08/86537号の主題、および(3)整理番号08−0248として2009年3月10日に出願された米国出願第12/401,116号の主題に関し、それらすべての出願の教示は、その全体が参照により本明細書に組み込まれる。
本発明は、デジタル信号処理に関し、詳細には、低密度パリティ検査(LDPC:low−density parity check)符号化として知られるデータ符号化方法に関する。
通信は、通信チャネルを介した、送信機による受信機への情報の伝送である。現実世界では、通信チャネルは、雑音のあるチャネルであり、送信機から送信された情報の歪んだバージョンを受信機に提供する。ハードディスク(HD)ドライブは、そのような雑音のあるチャネルの1つであり、送信機から情報を受け取り、その情報を保存し、その後、その情報の多かれ少なかれ歪んだコピーを受信機に提供する。
HDドライブなどの通信チャネルによって導入された歪みは、チャネル誤りを引き起こすのに十分な大きさであることがあり、すなわち、その場合は、受信機は、チャネル入力信号が0であるときにチャネル出力信号を1と解釈し、または1であるときに0と解釈する。チャネル誤りは、スループットを低下させ、したがって、望ましくない。そのため、チャネル誤りを検出および/または訂正するツールが今現在も必要とされている。低密度パリティ検査(LDPC)符号化は、チャネル誤りの検出および訂正のための1つの方法である。
LDPC符号は、信号対雑音比(SNR:signal−to−noise ratio)が低い適用例に対して非常に低いビット誤り率(BER:bit−error rate)を達成できる、知られた近シャノン限界符号(near−Shannon−limit code)の中に含まれる。LDPC復号は、並列化、低い実装の複雑さ、短い復号待ち時間に加えて、高いSNRにおけるさほど厳しくない誤りフロア(error−floor)に対するその可能性によって際立っている。LDPC符号は、実質的にすべての次世代通信規格のために考えられている。
米国仮出願第61/157,671号 PCT出願第PCT/US08/86523号 PCT出願第PCT/US08/86537号 米国出願第12/401,116号
A. C. Douillard、A. Picart、M. Jezequel、P. Didier、C. Berrou、A. Glavieux、「Iterative correction of intersymbol interference: Turbo-equalization」、Eur. Trans. Commun.、vol. 6,、507〜511頁、1995年9月〜10月 Yeap, B. L.、Liew, T. H.、Hamorsky, J.、Hanzo, L.B.、「Comparative Study of Turbo Equalization Schemes using Convolutional, Convolutional Turbo, and Block-Turbo Codes」、IEEE Transactions on Wireless Communications, 1(2)、266〜273頁
一実施形態では、本発明は、符号化符号語を復号するための方法である。符号化符号語に対して、対数尤度比(LLR:log−likelihood ratio)値の第1の組が生成され、各LLR値は、硬判定値(hard−decision value)および信頼値(confidence value)を有する。LLR値の第1の組に基づいて、符号化符号語に対して復号が実行され、b個の非満足チェック・ノード(USC:unsatisfied check node)を有する復号符号語を生成する。符号化符号語に対して、LLR値の第2の組が生成され、少なくとも1つのLLR値が、USCの個数bに基づいた信頼値を有する。LLR値の第2の組に基づいて、符号化符号語に対して復号が実行される。
本発明の他の態様、特徴、および利点は、以下の詳細な説明、添付の特許請求の範囲、および添付の図面からより十分に明らかとなり、図面において、同じ参照番号は、同様または同一の要素を識別する。
LDPC符号化を利用する通信システム100のブロック図である。 (A)はLDPC H行列200を示す図であり、(B)はH行列200のタナー・グラフ(Tanner graph)である。 図1の復号器114によって使用される典型的なLDPC復号方法300のフローチャートである。 ターボ等化システム400のブロック図である。 本発明の一実施形態によるターボ等化システム500のブロック図である。
図1は、LDPC符号化を利用する、通信システム100のブロック図である。データ源102は、元の情報語104として知られる1組のビットを生成する。LDPC符号化器106は、元の情報語104を符号化して、チャネル入力符号語としても知られる符号語108を生成する。LDPC符号化は、以下でより詳細に説明される。その後、符号化器106は、例えばハード・ドライブ円盤など、雑音のあるチャネル110を介して、符号語108を送る。
チャネル検出器112は、雑音のあるチャネル110から、1組の値yとして符号語108を受け取る。チャネル検出器112は、受け取った値yを、1組の対数尤度比(LLR)値LCHに変換する。LLR値は、(i)対応する値yによって示される1ビット硬判定値に関する復号器の最良推測を表す符号ビット(sign bit)と、(ii)硬判定に対する復号器の信頼度を表す1つまたは複数の大きさビット(magnitude bit)とを含む。例えば、チャネル検出器112は、5ビットのLLRとして各LCH値を出力することができ、その場合、最上位ビットは、硬判定を示す符号ビットであり、4つの大きさビットの値は、硬判定の信頼度を示す。したがって、1つの可能なLLR方式では、バイナリの00000のLLR値は、信頼度が最小の、0の硬判定であり、バイナリの01111のLLR値は、信頼度が最大の、0の硬判定であり、バイナリの10001のLLR値は、信頼度が最小の、1の硬判定であり、バイナリの11111のLLR値は、信頼度が最大の、1の硬判定であり、バイナリの10000は、使用されない。
チャネル検出器112は、LCH値をLDPC復号器114に送る。その後、LDPC復号器114は、1組のLCH値に対して1つまたは複数の復号繰り返し116(「局所的繰り返し」)を実行して、復号符号語
Figure 0005506828
を生成する。LDPC復号器114は、(i)LDPC復号器114が正しい復号符号語(DCCW:decoded correct codeword)に達した場合、すなわち、
Figure 0005506828
がチャネル入力符号語108と同じである場合、または(ii)LDPC復号器114がDCCWに達することなく最大許容可能回数の局所的繰り返しを実行した場合、すなわちLDPC復号器114が失敗した場合に終了する。復号器114は、終了すると、復号符号語
Figure 0005506828
をデータ送り先118に出力する。LDPC復号は、以下で詳細に説明される。
LDPC符号化
符号語108を生成するため、LDPC符号化器106は、情報語104のビットに、LDPC符号によって指定される数個のパリティ・ビットを付加する。情報語104のビットの個数は、Kで表される。符号化符号語のビットは、変数ビット(variable bit)として知られ、それら変数ビットの個数は、Nで表される。したがって、パリティ・ビットの個数は、N−Kによって与えられる。
LDPC符号語の各パリティ・ビットは、特定のLDPC符号によって指定される特定の方法で、その符号語内の1つまたは複数の他の(変数またはパリティ)ビットに関連付けられ、パリティ・ビットに割り当てられる値は、LDPC符号を満足するように設定される。典型的なLDPC符号は、関連するビットがパリティ検査制約を満足すること、例えば、関連するビットの和が偶数、すなわち、2を法とする和=0であることを指定する。
LDPC符号
特定のLDPC符号は、パリティ検査行列(parity−check matrix)、またはH行列、または単にHとして知られる、1と0とからなる2次元行列によって定義される。Hは、LDPC符号化器および復号器の両方によって、事前に知られている。Hは、N個の列と、N−K個の行とを含み、すなわち、列は符号語の各ビットに対応し、行は各パリティ・ビットに対応する。H内の各1は、その列の符号語ビットとその行のパリティ・ビットの間の関連を表す。例えば、Hの3行7列にある1は、第3のパリティ検査ビットが符号語の第7のビットに関連することを意味する。検査ビットとその検査ビットに関連するすべての変数ビットの値の2を法とする和は、0でなければならない。典型的なLDPC符号の定義特性は、Hが「疎ら」であること、すなわち、Hの要素は、大部分が0であり、相対的に僅かな要素が1であることである。
図2(A)は、LDPC H行列200を示している。H行列200は、N=9の列と、N−K=6の行とを含む。したがって、H行列200は、3ビットの情報語を受け取り、6つのパリティ・ビットを付加し、9ビットの符号語を出力する、LDPC符号を定義する。
LDPC復号:信念伝播法
図3は、図1の復号器114によって使用されるLDPC復号方法300のフローチャートである。復号方法300の核心は、信念伝播法(belief propagation)と呼ばれる、繰り返し2フェース・メッセージ・パッシング・アルゴリズムである。信念伝播法は、タナー・グラフを使用して説明することができる。
図2(B)は、H行列200のタナー・グラフである。一般に、タナー・グラフは、1)Hの列の数に等しい(したがって変数ビットの数Nに等しい)多数の(変数ノードとしても知られる)ビット・ノードnと、2)Hの行の数に等しい(したがってパリティ・ビットの数に等しい)多数のチェック・ノードmと、3)各々が単一のビット・ノードnを単一のチェック・ノードmに結合するエッジ202と、4)各ビット・ノードnについての元のLCH値と、5)各ビット・ノードnについての計算された硬判定出力値
Figure 0005506828
とを含む。図2(B)のタナー・グラフは、9個のビット・ノードn〜nと、6個のチェック・ノードm〜mと、ビット・ノードをチェック・ノードに接続する18本のエッジと、9個のLCH値と、9個の
Figure 0005506828
値とを含む。
タナー・グラフのエッジは、ビット・ノードnとチェック・ノードmの間の関係を表し、エッジは、H内の1に相当する。例えば、図2(A)において、H行列200の第1列、第4行には1が存在するので、図2(B)において、エッジ202は第1のビット・ノードnを第4のチェック・ノードmに接続する。
タナー・グラフは、2部グラフ(bipartite graph)であり、すなわち、エッジは、ビット・ノードをチェック・ノードにだけ接続することができ、ビット・ノードを別のビット・ノードに、またはチェック・ノードを別のチェック・ノードに接続することはできない。エッジによって特定のチェック・ノードmに接続されるすべてのビット・ノードnの集合は、N(m)で表される。エッジによって特定のビット・ノードnに接続されるすべてのチェック・ノードmの集合は、M(n)で表される。特定の(ビットまたはチェック)ノードのインデックスは、グラフ内でのその順序(ordinal sequence)である。
図3に戻ると、処理は、ステップ302において開始し、復号器初期化のステップ304に進む。復号器初期化304は、各ビット・ノードnに接続されたすべてのエッジ(例えば図2(B)のエッジ202)に、ビット・ノードnに関連する対応するLCH値を設定することと、ビット・ノードnの
Figure 0005506828
値に、ビット・ノードnのLCHの硬判定値を設定することとを含む。したがって、例えば、図2(B)において、ビット・ノードnに関連するLCH値が10進値の+5である場合、ステップ304において、ビット・ノードnをチェック・ノードmおよびmに接続する2本のエッジ202は、+5に設定され、ビット・ノードnの
Figure 0005506828
値は、1に設定される。このステップの第1の部分を別の仕方で表現すると、ビット・ノードnは集合M(n)内の各チェック・ノードに+5のメッセージを送る、となる。ビット・ノードnからチェック・ノードmに送られたメッセージは、ビット・ノード・メッセージまたはQメッセージと呼ばれ、Qnmで表される。
その後、ステップ304は、N個の
Figure 0005506828
値を含む候補復号符号語ベクトル
Figure 0005506828
を、シンドローム検査ステップ306に送る。シンドローム検査ステップ306は、以下の式(1)、すなわち、
Figure 0005506828
を使用して、シンドローム・ベクトルzを計算し、ここで、HはH行列の転置である。シンドローム・ベクトルzが0ベクトルである場合、ベクトル
Figure 0005506828
は、Hによって定義されたすべてのパリティ検査制約を満足しており、すなわち、
Figure 0005506828
は、有効復号符号語である。その場合、処理は、巡回冗長検査(CRC:cyclic−redundancy check)ステップ318に進む。
代わりに、シンドローム・ベクトルzが0ベクトルでない場合、ベクトル
Figure 0005506828
は、パリティ検査制約の1つまたは複数を満足していない。シンドローム・ベクトルzの各非ゼロ要素は、満足していないパリティ検査制約を表し、非満足チェック・ノード(USC)とも呼ばれる。シンドローム・ベクトルz内の非ゼロ要素の個数は、ベクトル
Figure 0005506828
内のUSCの個数bである。さらに、シンドローム・ベクトルzの非ゼロ要素のインデックスは、ベクトル
Figure 0005506828
内のUSCのインデックスである。
ベクトル
Figure 0005506828
がシンドローム検査306に不合格になった場合、処理は、1つまたは複数の復号繰り返し308(「局所的繰り返し」)の第1の繰り返しに進む。復号繰り返し308は、3つのステップ、すなわち、1)信念伝播法のチェック・ノード更新ステップ310と、2)信念伝播法のビット・ノード更新ステップ312と、3)ステップ306と同じであるシンドローム検査ステップ314とを含む。
信念伝播法のチェック・ノード更新ステップ310では、各チェック・ノードmは、集合N(m)内のすべてのビット・ノードnから受け取ったQnmメッセージを使用して、以下の式(2)、式(3)、式(4)、すなわち
Figure 0005506828
によって、Rmnと呼ばれる1つまたは複数のチェック・ノード・メッセージまたはRメッセージを計算し、ここで、iは、復号繰り返しであり、N(m)\nは、ビット・ノードnを除外した集合N(m)であり、関数sgnは、そのオペランドの符号を返し、βは、その値が符号パラメータに依存する正の定数である。各チェック・ノードmは、計算されたRmnメッセージを、先と同じエッジに沿って、集合N(m)内のすべてのビット・ノードnに送り返す。
次に、信念伝播法のビット・ノード更新ステップ312では、各ビット・ノードnは、以下の式(5)、すなわち、
Figure 0005506828
によって、1つまたは複数のQnmメッセージを計算し、ここで、
Figure 0005506828
は、ビット・ノードnの元のLCH値であり、M(n)\mは、チェック・ノードmを除外した集合M(n)である。その後、各ビット・ノードnは、計算されたQnmメッセージを、集合M(n)内のすべてのチェック・ノードmに送る。
また、ビット・ノード更新ステップ312の最中に、各ビット・ノードnは、以下の式(6)、式(7)、すなわち、
Figure 0005506828
によって、その
Figure 0005506828
値を更新する。P≧0である場合、
Figure 0005506828
であり、P<0である場合、
Figure 0005506828
である。式(6)によって生成される値は、外部値またはE値とも呼ばれ、ELDPCで表される。式(7)によって生成される値は、P値と呼ばれる。式(2)〜式(7)によって表される特定の信念伝播法アルゴリズムは、最小和アルゴリズム(min−sum algorithm)として知られている。
Figure 0005506828
値は、各復号繰り返し308の最中に更新され、最終的に復号プロセス300によって出力されることに留意されたい。元のLLR値LCHは、復号プロセス300の間、変化せずにいる。
ビット・ノード更新ステップ312は、復号器の現在の
Figure 0005506828
値から構成されるベクトル
Figure 0005506828
を、シンドローム検査ステップ314に送る。ステップ314のシンドローム検査は、上で説明されたステップ306のシンドローム検査と同じである。ベクトル
Figure 0005506828
がシンドローム検査314に合格した場合、ベクトル
Figure 0005506828
は、CRCステップ318に送られる。
LDPC復号:巡回冗長検査および誤満足チェック・ノード
シンドローム検査306または314に合格したことは、ベクトル
Figure 0005506828
が有効復号符号語であることを意味するが、必ずしも正しい復号符号語(DCCW)であることを意味しない。LDPC復号器が、DCCWではない有効復号符号語を生成することは可能である。その場合、ベクトル
Figure 0005506828
内にUSCは存在しないが、誤満足チェック・ノード(MSC:mis−satisfied check node)、すなわち、偶数個の誤ったビット・ノードに関連付けられたチェック・ノードが存在する。したがって、有効なベクトル
Figure 0005506828
がDCCWであることを保証するために、プロセス300は、ベクトル
Figure 0005506828
を巡回冗長検査(CRC)318に渡す。CRC検査は、伝送中または保存中のデータ交替を検出することができるチェックサム演算である。
ベクトル
Figure 0005506828
がCRC検査に合格した場合、ベクトル
Figure 0005506828
はDCCWであり、プロセス300は、グローバル変数DCCWを真に設定し、ベクトル
Figure 0005506828
を出力して、ステップ320において終了する。不合格になった場合、ベクトル
Figure 0005506828
はDCCWでなく、プロセス300は、グローバル変数DCCWを偽に設定し、ベクトル
Figure 0005506828
を出力して、ステップ320において終了する。グローバル変数DCCWは、DCCWが生成されたかどうかを他の復号プロセスに通知する。
ステップ314に戻ると、ベクトル
Figure 0005506828
がシンドローム検査に不合格になった場合、1つまたは複数のUSCが存在する。USCを解決する典型的な方法は、別の復号繰り返し308を実行することである。しかし、特定の局所的復号セッションには、妥当な時間量では満足されない1つまたは複数のUSCが存在することがある。したがって、LDPC復号器は、一般に、実行できる復号繰り返しの回数を制限される。繰り返しの最大回数の典型的な値は、50から200の範囲内にある。
図3において、ステップ316は、繰り返しの指定最大回数に達したかどうかを判定する。達していない場合、別の復号繰り返し308が実行される。代わりに、繰り返しの最大回数に達した場合、復号器プロセス300は失敗する。その場合、プロセス300は、グローバル変数DCCWを偽に設定し、ベクトル
Figure 0005506828
を出力して、ステップ320において終了する。
完了したプロセス300の実行は、局所的復号セッションとして知られている。
BER、SNR、および誤りフロア
LDPC復号器のビット誤り率(BER)は、復号ビットが誤った値をもつ確率を表す。したがって、例えば、BERが10−9である復号器は、平均して、10億個の復号ビット毎に1個の誤りビットを生成する。LDPC局所的復号セッションのDCCWへの収束の失敗は、復号器のBERに寄与する。
LDPC復号器のBERは、復号器の入力信号の信号対雑音比(SNR)によって強く影響される。SNRの関数としてのBERのグラフは、一般に、2つの異なる領域、すなわち、SNRが1単位増加した場合にBERが速やかに改善(減少)する、最初の「ウォータフォール(waterfall)」領域と、SNRの増加がBERの限られた改善をもたらすに過ぎない、その後の「誤りフロア」領域とを含む。したがって、誤りフロア領域において著しいBERの改善を達成するには、SNRの増加以外の方法が必要である。
LDPC復号の誤りフロア特性を改善するための1つの方法は、符号語の長さを増やすことである。しかし、符号語長の増加は、LDPC復号のために必要とされるメモリおよび他のコンピューティング・リソースも増加させる。したがって、HDドライブのリード・チャネル・デバイスに典型的に見られるように、そのようなリソースが厳しく制限される場合、必要な誤りフロアの改善をもたらす他の方法が見出されなければならない。
別の希少なリソースは、処理サイクルである。一般に、指定されたスループットを達成するため、HDドライブは、一定数のリード・チャネル処理サイクルを符号語の復号に予め割り当てる。その割当量を超える方法(例えばオフ・ザ・フライ(off−the−fly)方法)は、スループットを低下させる。より望ましいのは、割り当てられたクロック・サイクル内でDCCWを回復し、したがって、スループットを低下させない、オン・ザ・フライ(on−the−fly)方法である。
LDPC復号器の誤りフロア特性を改善するための別の方法は、1つまたは複数の後処理(post−processing)方法を使用することである。後処理方法は、局所的復号セッションが、許容された繰り返しの最大回数内にDCCWに収束することに失敗した場合に起動される。後処理方法は、復号プロセスに関連する1つまたは複数の変数(例えば、y値、LCH値、および/または復号器の動作パラメータ)を調整して、復号を再び開始する。復号自体と同様に、後処理方法もしばしば繰り返され、復号プロセスの入力に多くの順次的な変更を施す。
典型的なLDPC局所的復号セッションでは、復号器は、最初の数回の復号繰り返し内でDCCWに収束する。代わりに、LDPC復号器が、繰り返しの指定最大回数内にDCCWに収束することに失敗した場合、それは一般に、2つのシナリオのうちの一方に起因する。第1のシナリオでは、入力符号語が、非常に多くのビット誤りを含み、すなわち、非常に僅かな正しい値しか含まないため、復号器は、すべてのビット誤りを訂正することができず、出力ベクトル
Figure 0005506828
は、ビット誤りを多く(例えば16個より多く)含む無効復号符号語(ICW:invalid decoded codeword)である。ICWを処理するための典型的な後処理方法は、入力符号語の再送を必要とする。再送はオフ・ザ・フライ方法であり、したがって、望ましくないが、一般に、ICWを訂正するための信頼できる唯一の選択肢である。
第2のシナリオでは、復号符号語は、僅かな個数(例えば16個以下)のUSCを所有する。そのような復号符号語は、近符号語(NCW:near codeword)として知られている。しばしば、NCW内のUSCは、さらなる復号繰り返しに影響されない、トラッピング・セット(trapping set)として知られる、安定な構成を形成する。NCW/トラッピング・セットは、LDPC復号器の誤りフロア特性に著しい影響を有する。
ターボ等化
ターボ等化は、NCWを訂正するための後処理方法の一族に関連する。具体的には、ターボ等化は、復号中に復号器によって生成された1つまたは複数の値を取得し、それらの値を元のLLR値と組み合わせて、新しい調整LLR値を生成し、その後、新しい調整LLR値は、復号器への新しい入力となる。
典型的なターボ等化方式では、失敗した復号器のELDPC値は、元のLCH値と組み合わされて、新しい調整LCH値を生成する。その後、調整LCH値は、復号器に供給され戻し、復号が再実行される。LCH値を調整し、復号を再実行するステップは、大域的繰り返しとして知られている。
一般に、ターボ等化は、繰り返しプロセスである。LDPC復号器が、調整LCH値を用いてDCCWに達することに失敗した場合、別の大域的繰り返しが実行され、すなわち、調整LCH値が、失敗した復号器の新しいELDPC値と再び組み合わされて、LDPC復号器に供給され戻す。大域的繰り返しは、(i)LDPC復号器がDCCWに達した場合、または(ii)指定最大許容回数の大域的繰り返しが実行された場合に停止する。復号のために新しい符号語が受け取られた瞬間から最後の大域的繰り返しが完了する瞬間までの、ターボ等化によって実行されるステップは、大域的復号セッションとして知られている。
ターボ等化についてのより多くの情報は、(i)A. C. Douillard、A. Picart、M. Jezequel、P. Didier、C. Berrou、A. Glavieux、「Iterative correction of intersymbol interference: Turbo-equalization」、Eur. Trans. Commun.、vol. 6,、507〜511頁、1995年9月〜10月、(ii)Yeap, B. L.、Liew, T. H.、Hamorsky, J.、Hanzo, L.B.、「Comparative Study of Turbo Equalization Schemes using Convolutional, Convolutional Turbo, and Block-Turbo Codes」、IEEE Transactions on Wireless Communications, 1(2)、266〜273頁において見出すことができ、両文献は、参照によりその全体が本明細書に組み込まれる。
図4は、ターボ等化システム400のブロック図である。ターボ等化システム400は、バッファ402と、チャネル検出器404(例えば、MAP検出器、ビタビ(Viterbi)検出器など)と、加算ノード406と、LDPC復号器408と、バッファ412と、遅延バッファ416とを含む。ターボ等化システム400は、チャネル検出器112およびLDPC復号器114から成る図1の通信システム100の一部に類似している。
バッファ402は、雑音のあるチャネル(例えば図1のチャネル110)から受け取った等化チャネル・サンプル値yをバッファする。チャネル検出器404は、(i)バッファ402から1組のyサンプルを読み、(ii)バッファ412から一致する1組の外部情報値ELDPC(第1の大域的繰り返しの場合はELDPC=0)を読み、初期LLR値LCDを生成する。加算ノード406は、(i)遅延バッファ416から受け取った外部情報値
Figure 0005506828
を、(ii)初期LLR値LCDから減算して、調整LLR値LCHを生成する。LDPC復号器408は、調整LLR値LCHを使用して1つまたは複数の局所的繰り返し410を実行し、(i)符号語
Figure 0005506828
と、(ii)新しい1組の外部情報値ELDPCとを生成する。外部情報値ELDPCは、LDPC復号器408によって生成されたLLR値から、調整LLR値LCHをマイナスしたものである(式6および式7を参照)。バッファ412は、外部情報値
Figure 0005506828
を生成するために、1つの大域的繰り返しのための外部情報値ELDPCを保存する。同様に、遅延バッファ416は、外部情報値
Figure 0005506828
を保存し、それをサンプル数個だけ遅延させて(サンプルの数はチャネル検出器404の処理遅延に依存する)、外部情報値
Figure 0005506828
を生成する。
各大域的繰り返し414は、(i)バッファ402および412から値を受け取り、LLR値LCDを生成する、チャネル検出器404と、(ii)差を生成する、加算ノード406と、(iii)局所的復号セッションを実行する、LDPC復号器408と、(iv)ELDPC値の対応する組を保存し、遅延させる、バッファ412および416とを含む。したがって、与えられた大域的繰り返しiにおいて、加算ノード406は、初期LLR値LCDから、大域的繰り返しi−1において生成されたELDPC値(すなわち、大域的繰り返しi−1からの
Figure 0005506828
、最初の大域的繰り返し、すなわち、i=0の場合は、
Figure 0005506828
)を減算する。
システム400の動作の一例は、以下のようである。変数の上付きの添字は、特定の変数が属する大域的繰り返しを指示する。例えば、
Figure 0005506828
は、第3の大域的繰り返し(すなわち大域的繰り返し3)において復号器408によって生成されたELDPC値を指示する。
復号のためにy信号の新しい1組を受け取ると、システム400は、ELDPC値のすべてをゼロに初期化する。
Figure 0005506828
は、初期化中に大域的繰り返し1において復号器408によって生成されるELDPC値を指示するので、システム400は、(バッファ412に保存され、大域的繰り返し1の最中にチャネル検出器404において適用される)値
Figure 0005506828
と、(遅延バッファ416に保存され、大域的繰り返し1の最中に加算ノード406において適用される)値
Figure 0005506828
とをゼロに初期化する。
システム400の大域的繰り返し1では、チャネル検出器404において適用されるバッファされた外部情報値
Figure 0005506828
と、加算ノード406において適用される遅延された外部情報値
Figure 0005506828
は、ヌル(null)である。したがって、調整LLR値LCHは、初期LLR値LCDに等しい。LDPC復号器408は、調整LLR値LCHに対して1つまたは複数の局所的繰り返しを実行し、新しい外部情報値
Figure 0005506828
をバッファ412に出力し、バッファ412は、バッファされた外部情報値
Figure 0005506828
を遅延バッファ416に出力する。
大域的繰り返し1の最中に、復号器408がDCCWに収束する場合、LDPC復号は成功である。その場合、チャネル検出器404は、復号するy値の次の組を受け取り、バッファ412および416は、ゼロに再初期化される。他方、
Figure 0005506828
がDCCWでない場合、システム400は、別の大域的繰り返し414(すなわち大域的繰り返し2)を開始する。
大域的繰り返し2において、チャネル検出器404は、バッファされたy値と、バッファされた外部情報値
Figure 0005506828
とを処理して、新しい初期LLR値LCDを生成し、それを加算ノード406に提供する。加算ノード406は、新しい初期LLR値LCDから、バッファされた外部情報値
Figure 0005506828
を減算し、結果の調整LLR値LCHをLDPC復号器408に送り、そこで、新しい局所的復号セッションが開始される。LDPC復号器408は、調整LLR値LCHに対して1つまたは複数の局所的繰り返しを実行し、新しい外部情報値
Figure 0005506828
をバッファ412に出力し、バッファ412は、バッファされたLLR値
Figure 0005506828
を遅延バッファ416に出力する。
大域的繰り返し2の最中に、復号器408がDCCWに収束する場合、LDPC復号は成功である。その場合、チャネル検出器404は、復号するy値の次の組を受け取り、バッファ412および416は、ゼロに再初期化される。他方、
Figure 0005506828
がDCCWでない場合、システム400は、別の大域的繰り返し414(すなわち大域的繰り返し3)を開始する。
大域的繰り返し3において、チャネル検出器404は、バッファされたy値と、バッファされた外部情報値
Figure 0005506828
とを処理して、新しい初期LLR値LCDを生成し、それを加算ノード406に提供する。加算ノード406は、新しい初期LLR値LCDから、バッファされた外部情報値
Figure 0005506828
を減算し、結果の調整LLR値LCHをLDPC復号器408に送り、そこで、新しい局所的復号セッションが開始される。LDPC復号器408は、調整LLR値LCHに対して1つまたは複数の局所的繰り返しを実行し、新しい外部情報値
Figure 0005506828
をバッファ412に出力し、バッファ412は、バッファされたLLR値
Figure 0005506828
を遅延バッファ416に出力する。
大域的繰り返し3の最中に、復号器408がDCCWに収束する場合、LDPC復号は成功である。その場合、チャネル検出器404は、復号するy値の次の組を受け取り、バッファ412および416は、ゼロに再初期化される。他方、
Figure 0005506828
がDCCWでない場合、システム400は、別の大域的繰り返し414(すなわち大域的繰り返し4)を開始する。
大域的繰り返しのこのプロセスは、DCCWが生成されるまで、または大域的繰り返しの最大回数に達するまで続けられる。
図5は、本発明の一実施形態による、ターボ等化システム500のブロック図である。図4のターボ等化システム400と同様に、ターボ等化システム500は、チャネル検出器112およびLDPC復号器114から成る図1の通信システム100の一部に類似している。図5のバッファ502、チャネル検出器504、加算ノード506、LDPC復号器508、バッファ512、および遅延バッファ516は、それぞれ、図4のバッファ402、チャネル検出器404、加算ノード406、LDPC復号器408、バッファ412、および遅延バッファ416に類似している。加えて、ターボ等化システム500は、LLR調整器520と、スイッチ518とを含む。LLR生成器524は、バッファ502と、チャネル検出器504と、加算ノード506と、LDPC復号器508と、バッファ512と、遅延バッファ516と、LLR調整器520と、論理ブロック522と、スイッチ518とを含む。
加算ノード506に適用されるのに加えて、チャネル検出器504によって生成された初期LLR値LCDは、LLR調整器520にも適用される。LDPC復号器508に直接適用される代わりに、加算ノード506によって生成された標準の調整LLR値LP1が、スイッチ518に適用される。
LLR調整器520は、(i)チャネル検出器504から初期LLR値LCDを受け取り、(ii)LDPC復号器508から先行する局所的復号セッションからの復号符号語
Figure 0005506828
内のb個の非満足チェック・ノードを受け取る。LLR調整器520は、以下の式(8)、すなわち、
P2=sign(L)*b, (8)
によって、改善された調整LLR値LP2を計算し、ここで、改善された調整LLR値LP2は、対応する初期LLR値LCDの符号を有するが、大きさは、先のUSCの個数bに等しい。したがって、例えば、特定の初期LLR値LCDの硬判定が否定的であり、
Figure 0005506828
内のUSCの個数bが5である場合、LP2は−5である。その後、改善された調整LLR値LP2は、スイッチ518に適用される。
スイッチ518は、(i)論理ブロック522から1ビット制御信号Sを受け取り、(ii)加算ノード506から標準の調整LLR値LP1を受け取り、(iii)LLR調整器520から改善された調整LLR値LP2を受け取る。Sが1である場合、スイッチ518は、選択された調整LLR値LCHとして、改善された調整LLR値LP2をLDPC復号器508に出力する。Sが0である場合、スイッチ518は、選択された調整LLR値LCHとして、標準の調整LLR値LP1をLDPC復号器508に出力する。
論理ブロック522は、現在の大域的復号繰り返しの回数iと、LDPC復号器508からの値bとを受け取る。論理ブロック522は、以下の3つの条件、すなわち、
(1)bはbmax以下である
(2)iはPを法として0に等しくない
(3)iはiSTARTより大きい
がすべて満たされる場合に、制御信号Sとして1を出力する。bmaxは、ターボ等化システムによって許容されるUSCノードの最大個数を表す。bmaxの典型的な値は、16である。iは、与えられた大域的繰り返しの序数である。序数iは、0に初期化され、大域的繰り返しが開始される毎にインクリメントされる。Pは、改善された大域的繰り返しの頻度を表すオペレータ定義の値である。例えば、Pが4である場合、それぞれの標準の大域的繰り返しごとに、改善された大域的繰り返しが3回実行される。iSTARTは、標準の大域的繰り返し方法を使用する最初の大域的繰り返しのオペレータ定義の回数である。例えば、iSTARTが2に設定された場合、最初の2回の大域的繰り返しは、標準の大域的繰り返しである。例えば、P=4かつiSTART=2である場合、大域的繰り返し1、2は、標準の大域的繰り返しであり、大域的繰り返し3は、改善された大域的繰り返しであり、大域的繰り返し4は、標準の大域的繰り返しであり、大域的繰り返し5、6、7は、改善された大域的繰り返しであり、繰り返し8は、標準の大域的繰り返しであり、これ以降も同様に、大域的繰り返し12、16、20、…は、標準の大域的繰り返しであり、他のすべての大域的繰り返しは、改善された大域的繰り返しである。
3つの条件のいずれか1つまたは複数が満たされない場合、論理ブロック522は、制御信号Sとして0を出力する。
LDPC復号器508は、選択された調整LLR値LCHを受け取り、復号を実行する。LDPC復号器508は、値の3つの組、すなわち、(1)遅延バッファ512に提供される新しい1組の外部情報値
Figure 0005506828
と、(2)下流の処理に提供される新しい復号符号語
Figure 0005506828
と、(3)LLR調整器520およびスイッチ518に提供される復号符号語
Figure 0005506828
内のUSCの個数bとを出力する。LDPC復号器508がDCCWに収束しない場合、システム500の別の大域的繰り返しが実行される。システム500は、(i)LDPC復号器508がDCCWに収束した場合、または(ii)システム500が許容された大域的繰り返しの最大回数内でDCCWに収束することに失敗した場合に終了する。
改善された大域的繰り返しの頻度Pが1に設定された場合、システム500によって実行されるすべての大域的繰り返しが標準の大域的繰り返しであることに留意されたい。同様に、最初の標準の大域的繰り返しの回数iSTARTが、大域的繰り返しの最大回数に等しく設定された場合、すべての大域的繰り返しは、標準の大域的繰り返しである。
研究によって、本発明の実施形態が、繰り返し復号システムのBERについて10倍の改善をもたらし得ることが示された。
本発明は、LDPC符号化および復号を実施するハードディスク・ドライブについての文脈で説明されたが、本発明は、そのようには限定されない。一般に、本発明は、LDPC符号化および復号を伴う任意の適切な通信経路において実施することができる。
さらに、上で使用された例示的な信念伝播法アルゴリズムは、オフセット最小和アルゴリズム(OMS:offset min−sum algorithm)であるが、本発明は、そのようには限定されず、任意の信念伝播法の変形、例えば、積和アルゴリズム(SPA:sum−product algorithm)またはBahl−Cocke−Jelinek−Raviv(BCJR)アルゴリズムとともに使用することもできる。
またさらに、上で使用された信念伝播法の例は、すべてのチェック・ノードが単一のチェック・ノード更新ステップ中に更新され、それに続いて、すべてのビット・ノードが単一のビット・ノード更新ステップ中に更新される、特定の復号スケジュール(フラッディング・スケジュール(flooding schedule))を利用したが、本発明は、そのようには限定されず、任意の復号スケジュール、例えば、行シリアル・スケジュール(row−serial schedule)、列シリアル・スケジュール(column−serial schedule)、および行−列シリアル・スケジュール(row−column serial schedule)とともに使用することもできる。
またさらに、例示的なシステム500は、標準の大域的繰り返しと併せて改善された大域的繰り返しを実行したが、本発明は、そのようには限定されない。例えば、本発明の一実施形態は、改善された大域的繰り返しのみを利用するシステムである。そのようなシステムは、図5のシステム500と類似しているが、加算ノード506、論理ブロック522、スイッチ518、および遅延バッファ516は省かれる。
またさらに、例示的なシステム500は、改善された大域的繰り返しを実行すべきときを決定するのに3つの特定の基準を利用したが、本発明は、そのようには限定されない。無基準(例えば常に改善された大域的繰り返しを実行する)を含む、任意の適切な数およびタイプの基準を利用することができる。
またさらに、例示的なシステム500は、改善された調整LLR値の大きさをUSCの個数bに等しく設定するが、代替実施形態では、改善された調整LLR値の大きさは、bの値に基づいた異なる数(例えばb+1)に等しく設定することができる。
またさらに、上で使用された例示的なLDPC復号器は、非階層的復号器(non−layered decoder)であったが、本発明は、そのようには限定されず、階層的復号器および非階層的復号器の両方とともに使用することができる。
またさらに、本発明の実施形態は、LDPC符号についての文脈で説明されたが、本発明は、そのようには限定されない。本発明の実施形態は、グラフによって定義できる任意の符号、例えば、トルネード符号(tornado code)、構造化IRA符号(structured IRA code)のために、グラフ定義符号がトラッピング・セットに悩まされる場合に、実施することができる。
本発明は、方法およびそれらの方法を実行するための装置の形態で具現することができる。本発明は、磁気記録媒体、光記録媒体、ソリッド・ステート・メモリ、フロッピ・ディスケット、CD−ROM、ハード・ドライブ、または他の任意の機械可読記憶媒体などの有形な媒体内に具現されるプログラム・コードの形態でも具現することができ、プログラム・コードがコンピュータなどの機械にロードされ、機械によって実行された場合、その機械は本発明を実行するための装置となる。本発明は、例えば、記憶媒体に保存され、機械にロードされ、および/または機械によって実行されるにせよ、あるいは電気的ワイヤもしくはケーブル、光ファイバ、または電磁放射など、何らかの伝送媒体または搬送波を介して伝送されるにせよ、プログラム・コードの形態でも具現することができ、プログラム・コードがコンピュータなどの機械にロードされ、機械によって実行された場合、その機械は本発明を実行するための装置となる。汎用プロセッサで実施される場合、プログラム・コード・セグメントは、プロセッサと組み合わされて、特定の論理回路に類似した動作をする独特なデバイスを提供する。
別途明示的に述べない限り、各数値および範囲は、値または範囲の値の前にあたかも「約」または「略」という語が置かれているかのように、近似的なものと解釈されるべきである。
本発明の本質を説明するために説明され例示された部分の細部、材料、および構成に、本発明の範囲から逸脱することなく、当業者によって様々な変更を施せることがさらに理解されよう。
本明細書で説明された例示的な方法のステップは、必ずしも説明された順序で実行する必要がないこと、そのような方法のステップの順序は、例示的なものに過ぎないと理解されるべきであることを理解されたい。同様に、そのような方法には、追加のステップが含まれてよく、本発明の様々な実施形態と矛盾しない方法では、あるステップを省略することができ、または組み合わせることができる。
本明細書における「一実施形態(one embodiment)」または「一実施形態(an embodiment)」に対する言及は、その実施形態に関連して説明された特定の特徴、構造、または特性が、本発明の少なくとも1つの実施形態に含まれ得ることを意味する。本明細書の様々な場所に現れる「一実施形態では(in one embodiment)」という句は、必ずしもすべてが同じ実施形態に言及しているわけではなく、別個または代替の実施形態は、必ずしも他の実施形態と相互に排他的なわけではない。同じことは、「実施(implementation)」という用語にも当てはまる。

Claims (10)

  1. 符号化符号語を復号するための方法であって、
    (a)前記符号化符号語に対して、対数尤度比(LLR)値の第1の組を生成するステップであって、各LLR値が硬判定値および信頼値を有する、ステップと、
    (b)LLR値の前記第1の組に基づいて、前記符号化符号語に対して復号を実行して、b個の非満足チェック・ノード(USC)を有する復号符号語を生成するステップと、
    (c)前記符号化符号語に対して、LLR値の第2の組を生成するステップであって、少なくとも1つのLLR値がUSCの前記個数bに基づいた信頼値を有する、ステップと、
    (d)LLR値の前記第2の組に基づいて、前記符号化符号語に対して復号を実行するステップとを具備する方法。
  2. 前記符号化符号語が、LDPC符号語である、請求項1に記載の方法
  3. 前記第2の組の各LLR値が、USCの前記個数bに等しい信頼値を有する、請求項1に記載の方法
  4. ステップ(c)およびステップ(d)が、第1のターボ等化方法の単一の繰り返しに対応する、請求項1に記載の方法
  5. 前記第1のターボ等化方法の1つまたは複数の追加の繰り返しをさらに具備する、請求項4に記載の方法
  6. ステップ(a)およびステップ(b)が、第2のターボ等化方法の単一の繰り返しに対応し、前記第1の組内の前記LLR値の前記信頼値が、前記符号化符号語のいかなる先行する復号からのUSCの前記個数bに基づかない、請求項4に記載の方法
  7. (1)前記符号化符号語に対して、LLR値の第3の組を生成するステップであって、前記信頼値のいずれもが、前記符号化符号語のいかなる先行する復号からのUSCの前記個数bに基づかない、ステップと、
    (2)LLR値の前記第3の組に基づいて、前記符号化符号語に対して復号を実行するステップと、
    を含む第2のターボ等化方法の1つまたは複数の繰り返しをさらに具備する、請求項4に記載の方法
  8. 前記方法が、前記第1のターボ等化方法の繰り返しの第1の組を前記第2のターボ等化方法の繰り返しの第2の組とインタリーブするステップを具備し
    第1の組の各々が、前記第1のターボ等化方法の1つまたは複数の繰り返しを含み、
    第2の組の各々が、前記第2のターボ等化方法の1つまたは複数の繰り返しを含む、
    請求項7に記載の方法
  9. ステップ(c)が、
    (c1)USCの前記個数bを指定された閾値と比較するステップと、
    (c2)USCの前記個数bが前記指定された閾値よりも大きくない場合、USCの前記個数bに基づいた信頼値を有するように前記少なくとも1つのLLR値を生成するステップと、
    を含む、請求項1に記載の方法
  10. 符号化符号語を復号するための装置であって、
    (a)前記符号化符号語に対して、対数尤度比(LLR)値の1つまたは複数の組を生成する手段であって、各LLR値が硬判定値および信頼値を有する、手段と、
    (b)LLR値の前記1つまたは複数の組の1つに基づいて、前記符号化符号語に対して復号を実行する手段とを備え、
    前記手段(a)は、前記符号化符号語に対して、LLR値の第1の組を生成するように適合され、
    前記手段(b)は、b個の非満足チェック・ノード(USC)を有する復号符号語を生成するために、LLR値の前記第1の組に基づいて、前記符号化符号語に対して復号を実行するように適合され、
    前記手段(a)は、前記符号化符号語に対して、LLR値の第2の組を生成するように適合され、少なくとも1つのLLR値がUSCの前記個数bに基づいた信頼値を有し、
    前記手段(b)は、LLR値の前記第2の組に基づいて、前記符号化符号語に対して復号を実行するように適合される、装置。
JP2011552924A 2009-03-05 2009-04-02 繰り返し復号器のための改良ターボ等化方法 Expired - Fee Related JP5506828B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15767109P 2009-03-05 2009-03-05
US61/157,671 2009-03-05
PCT/US2009/039279 WO2010101578A1 (en) 2009-03-05 2009-04-02 Improved turbo-equalization methods for iterative decoders

Publications (2)

Publication Number Publication Date
JP2012520009A JP2012520009A (ja) 2012-08-30
JP5506828B2 true JP5506828B2 (ja) 2014-05-28

Family

ID=42709940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011552924A Expired - Fee Related JP5506828B2 (ja) 2009-03-05 2009-04-02 繰り返し復号器のための改良ターボ等化方法

Country Status (7)

Country Link
US (1) US8291299B2 (ja)
EP (1) EP2340507A4 (ja)
JP (1) JP5506828B2 (ja)
KR (1) KR101473046B1 (ja)
CN (1) CN101903890B (ja)
TW (1) TWI473439B (ja)
WO (1) WO2010101578A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8935601B1 (en) 2008-12-03 2015-01-13 Marvell International Ltd. Post-processing methodologies in decoding LDPC codes
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
DE102010044458A1 (de) * 2010-09-06 2012-03-08 Technische Universität Dortmund Verfahren und System zur Schätzung einer originalen Informationssequenz
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US8989252B1 (en) * 2011-01-19 2015-03-24 Marvell International Ltd. Methods and apparatus for power efficient iterative equalization
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8611033B2 (en) * 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8768990B2 (en) 2011-11-11 2014-07-01 Lsi Corporation Reconfigurable cyclic shifter arrangement
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8781033B2 (en) 2012-06-26 2014-07-15 Lsi Corporation Apparatus and method for breaking trapping sets
RU2012135285A (ru) * 2012-08-16 2014-02-27 ЭлЭсАй Корпорейшн Ускоритель для средства проектирования и моделирования канала считывания записи
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
RU2012146685A (ru) 2012-11-01 2014-05-10 ЭлЭсАй Корпорейшн База данных наборов-ловушек для декодера на основе разреженного контроля четности
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8862959B1 (en) 2013-01-23 2014-10-14 Apple Inc. Sign equalization in iterative decoding of sparse graph codes
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9047882B2 (en) * 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
KR102194136B1 (ko) * 2014-03-12 2020-12-22 삼성전자주식회사 비이진 ldpc 부호를 이용한 이동 통신 시스템에서 오류 정정 장치 및 방법
US9564922B1 (en) * 2014-03-19 2017-02-07 Microsemi Storage Solutions (U.S.), Inc. Error correction code decoder with stochastic floor mitigation
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
KR102285940B1 (ko) 2015-05-29 2021-08-05 에스케이하이닉스 주식회사 데이터 처리 회로, 데이터 처리 회로를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US11611359B2 (en) * 2015-05-29 2023-03-21 SK Hynix Inc. Data storage device
EP3151434A1 (en) * 2015-10-01 2017-04-05 Mitsubishi Electric R&D Centre Europe B.V. Method for demodulating received symbols using a turbo-demodulation scheme comprising an iterative channel equalization and wherein an iterative channel decoder is used in the turbo-demodulation scheme
US9793924B1 (en) 2015-12-04 2017-10-17 Microsemi Solutions (U.S.), Inc. Method and system for estimating an expectation of forward error correction decoder convergence
US10164656B2 (en) 2016-03-30 2018-12-25 Silicon Motion Inc. Bit flipping algorithm for providing soft information during hard decision hard decoding
US10997017B2 (en) 2018-05-03 2021-05-04 SK Hynix Inc. Neighbor assisted correction error recovery for memory system and method thereof
US10872013B2 (en) * 2019-03-15 2020-12-22 Toshiba Memory Corporation Non volatile memory controller device and method for adjustment
WO2023055676A1 (en) 2021-09-28 2023-04-06 Microchip Technology Inc. Ldpc decoding with trapped-block management

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307901B1 (en) * 2000-04-24 2001-10-23 Motorola, Inc. Turbo decoder with decision feedback equalization
US6888897B1 (en) 2000-04-27 2005-05-03 Marvell International Ltd. Multi-mode iterative detector
JP2002111512A (ja) 2000-09-29 2002-04-12 Sony Corp 復号装置及び方法、並びにデータ受信装置及び方法
US6950977B2 (en) 2001-03-15 2005-09-27 3G.Com, Inc. Mechanism for turbo decoding when CRC for partial blocks is provided
NO316488B1 (no) 2002-04-26 2004-01-26 Kongsberg Defence Comm As Fremgangsmåte og apparat for mottak av digitale kommunikasjonssignaler
US7093180B2 (en) * 2002-06-28 2006-08-15 Interdigital Technology Corporation Fast H-ARQ acknowledgement generation method using a stopping rule for turbo decoding
WO2004079563A1 (en) 2003-02-26 2004-09-16 Flarion Technologies, Inc. Soft information scaling for iterative decoding
US20070234178A1 (en) 2003-02-26 2007-10-04 Qualcomm Incorporated Soft information scaling for interactive decoding
US7340671B2 (en) 2003-10-10 2008-03-04 Regents Of The University Of California Decoding low density parity codes
US7237181B2 (en) 2003-12-22 2007-06-26 Qualcomm Incorporated Methods and apparatus for reducing error floors in message passing decoders
DE602004014814D1 (de) * 2003-12-22 2008-08-14 Koninkl Philips Electronics Nv Siso-decoder mit subblockverarbeitung und auf subblock basierendem stoppkriterium
DE60316616T2 (de) 2003-12-30 2008-07-17 Telefonaktiebolaget Lm Ericsson (Publ) Verfahren und system zur berechnung der bitfehlerrate eines empfangenen signals
US20050193320A1 (en) * 2004-02-09 2005-09-01 President And Fellows Of Harvard College Methods and apparatus for improving performance of information coding schemes
US7383484B2 (en) * 2004-03-12 2008-06-03 Seagate Technology Llc Cyclic redundancy check based message passing in turbo product code decoding
WO2005096509A1 (en) * 2004-03-31 2005-10-13 Intel Corporation Multi-threshold message passing decoding of low-density parity check codes
GB2414638A (en) 2004-05-26 2005-11-30 Tandberg Television Asa Decoding a concatenated convolutional-encoded and block encoded signal
US20050283707A1 (en) 2004-06-22 2005-12-22 Eran Sharon LDPC decoder for decoding a low-density parity check (LDPC) codewords
US7181676B2 (en) 2004-07-19 2007-02-20 Texas Instruments Incorporated Layered decoding approach for low density parity check (LDPC) codes
US7760880B2 (en) 2004-10-13 2010-07-20 Viasat, Inc. Decoder architecture system and method
US8359513B2 (en) 2005-01-19 2013-01-22 Intel Corporation Data communications methods and apparatus
EP1717959A1 (en) * 2005-04-29 2006-11-02 STMicroelectronics N.V. Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords
US7577891B2 (en) 2005-05-27 2009-08-18 Aquantia Corporation Method and apparatus for extending decoding time in an iterative decoder using input codeword pipelining
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US20060285852A1 (en) * 2005-06-21 2006-12-21 Wenze Xi Integrated maximum a posteriori (MAP) and turbo product coding for optical communications systems
US7739558B1 (en) 2005-06-22 2010-06-15 Aquantia Corporation Method and apparatus for rectifying errors in the presence of known trapping sets in iterative decoders and expedited bit error rate testing
US7725800B2 (en) 2005-08-05 2010-05-25 Hitachi Global Stroage Technologies Netherlands, B.V. Decoding techniques for correcting errors using soft information
US8867336B2 (en) 2005-09-28 2014-10-21 Qualcomm Incorporated System for early detection of decoding errors
US20070089016A1 (en) 2005-10-18 2007-04-19 Nokia Corporation Block serial pipelined layered decoding architecture for structured low-density parity-check (LDPC) codes
US7844877B2 (en) 2005-11-15 2010-11-30 Ramot At Tel Aviv University Ltd. Method and device for multi phase error-correction
US7602838B2 (en) * 2005-12-22 2009-10-13 Telefonaktiebolaget Lm Ericsson (Publ) Linear turbo equalization using despread values
FI20055715A0 (fi) * 2005-12-30 2005-12-30 Nokia Corp Turboekvalisointimenettely
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7805642B1 (en) 2006-02-17 2010-09-28 Aquantia Corporation Low power iterative decoder using input data pipelining and voltage scaling
US7941737B2 (en) 2006-04-19 2011-05-10 Tata Consultancy Services Limited Low density parity check code decoder
US7941726B2 (en) 2006-06-30 2011-05-10 Microsoft Corporation Low dimensional spectral concentration codes and direct list decoding
US7580469B2 (en) 2006-07-06 2009-08-25 Provigent Ltd Communication link control using iterative code metrics
US7895500B2 (en) 2006-07-28 2011-02-22 Via Telecom Co., Ltd. Systems and methods for reduced complexity LDPC decoding
FR2905209B1 (fr) * 2006-08-24 2008-10-31 St Microelectronics Sa Procede et dispositif de decodage de blocs encodes avec un code ldpc
US7644339B2 (en) 2006-10-02 2010-01-05 Broadcom Corporation Overlapping sub-matrix based LDPC (low density parity check) decoder
US7979775B2 (en) * 2006-10-30 2011-07-12 Motorola Mobility, Inc. Turbo interference suppression in communication systems
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
WO2008076214A2 (en) 2006-12-14 2008-06-26 Regents Of The University Of Minnesota Error detection and correction using error pattern correcting codes
US7949931B2 (en) 2007-01-02 2011-05-24 International Business Machines Corporation Systems and methods for error detection in a memory system
US8117515B2 (en) * 2007-03-23 2012-02-14 Sizhen Yang Methodology and apparatus for soft-information detection and LDPC decoding on an ISI channel
US7904793B2 (en) 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US8151171B2 (en) 2007-05-07 2012-04-03 Broadcom Corporation Operational parameter adaptable LDPC (low density parity check) decoder
US8127209B1 (en) 2007-07-30 2012-02-28 Marvell International Ltd. QC-LDPC decoder with list-syndrome decoding
US8140948B2 (en) * 2007-09-24 2012-03-20 Nec Laboratories America, Inc. Efficient low complexity high throughput LDPC decoding method and optimization
US8020070B2 (en) 2007-12-05 2011-09-13 Aquantia Corporation Trapping set decoding for transmission frames
US8156409B2 (en) 2008-02-29 2012-04-10 Seagate Technology Llc Selectively applied hybrid min-sum approximation for constraint node updates of LDPC decoders
US8161357B2 (en) * 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US20090319860A1 (en) 2008-06-23 2009-12-24 Ramot At Tel Aviv University Ltd. Overcoming ldpc trapping sets by decoder reset
US8392692B2 (en) 2008-08-15 2013-03-05 Lsi Corporation Determining index values for bits of binary vector by processing masked sub-vector index values
KR101418467B1 (ko) 2008-08-15 2014-07-10 엘에스아이 코포레이션 니어 코드워드들의 ram 리스트-디코딩

Also Published As

Publication number Publication date
CN101903890B (zh) 2015-05-20
EP2340507A1 (en) 2011-07-06
US8291299B2 (en) 2012-10-16
JP2012520009A (ja) 2012-08-30
EP2340507A4 (en) 2012-05-30
CN101903890A (zh) 2010-12-01
KR101473046B1 (ko) 2014-12-15
TW201126918A (en) 2011-08-01
KR20110133410A (ko) 2011-12-12
TWI473439B (zh) 2015-02-11
WO2010101578A1 (en) 2010-09-10
US20110311002A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5506828B2 (ja) 繰り返し復号器のための改良ターボ等化方法
JP5432367B2 (ja) 書込み検証を使用した符号のエラーフロア軽減
US8499226B2 (en) Multi-mode layered decoding
US8448039B2 (en) Error-floor mitigation of LDPC codes using targeted bit adjustments
US20090249165A1 (en) Event Cleanup Processing For Improving The Performance Of Sequence-Based Decoders
US7331012B2 (en) System and method for iterative decoding of Reed-Muller codes
US8640010B2 (en) Decoding apparatus and decoding method
Zimmermann et al. Reduced complexity LDPC decoding using forced convergence
JP2008257842A (ja) データ記憶装置及びデータ誤り訂正方法
Bhatia et al. Polar codes for magnetic recording channels
US8898539B2 (en) Correcting errors in miscorrected codewords using list decoding
Lee et al. An iterative soft-decision decoding algorithm for Reed-Solomon codes
JP2009225325A (ja) 復号方法および復号装置、並びにプログラム
Hung et al. A New High-Performance and Low-Complexity Turbo-LDPC Code
CN118740172A (zh) 基于移位修剪度量值的ss-scl译码算法
Huang et al. Product codes and parallel concatenated product codes
Yushan et al. A high reliability error control technique for deep space exploration

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140318

R150 Certificate of patent or registration of utility model

Ref document number: 5506828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees