RU2012135285A - Ускоритель для средства проектирования и моделирования канала считывания записи - Google Patents
Ускоритель для средства проектирования и моделирования канала считывания записи Download PDFInfo
- Publication number
- RU2012135285A RU2012135285A RU2012135285/08A RU2012135285A RU2012135285A RU 2012135285 A RU2012135285 A RU 2012135285A RU 2012135285/08 A RU2012135285/08 A RU 2012135285/08A RU 2012135285 A RU2012135285 A RU 2012135285A RU 2012135285 A RU2012135285 A RU 2012135285A
- Authority
- RU
- Russia
- Prior art keywords
- parity check
- check matrix
- values
- likelihood ratio
- generating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
Abstract
1. Компьютеризированный способ проектирования, который содержит:(А) моделирование рабочих характеристик канала считывания записи, имеющего детектор импульсной последовательности и турбо-декодер, сконфигурированный для использования первой матрицы проверки на четность, при этом генерируется первый набор величин логарифмического отношения правдоподобия посредством моделирования выхода детектора импульсной последовательности, и(В) моделирование рабочих характеристик упомянутого канала считывания записи с турбо-декодером, выполненным с возможностью использования второй матрицы проверки на четность, отличающейся от первой матрицы проверки на четность, причем первый набор величин логарифмического отношения правдоподобия используется для моделирования рабочих характеристик турбо-декодера, сконфигурированного для использования второй матрицы проверки на четность.2. Способ по п. 1, в котором турбо-декодер является декодером проверки на четность малой плотности.3. Способ по п. 1, в котором канал считывания записи выполнен с возможностью считывания данных, сохраненных на магнитном жестком диске.4. Способ по п. 1, в котором этап (А) содержит:(А1) генерацию кодового слова посредством конкатенации информационного слова и псевдослучайной последовательности битов;(А2) генерацию первого вектора синдрома посредством умножения первой матрицы проверки на четность на кодовое слово; и(А3) декодирование первого набора величин логарифмического отношения правдоподобия на основе первой матрицы проверки на четность и первого вектора синдрома.5. Способ по п. 4, в котором этап (А3) содержит:(А3а) временную остановку декодирова�
Claims (20)
1. Компьютеризированный способ проектирования, который содержит:
(А) моделирование рабочих характеристик канала считывания записи, имеющего детектор импульсной последовательности и турбо-декодер, сконфигурированный для использования первой матрицы проверки на четность, при этом генерируется первый набор величин логарифмического отношения правдоподобия посредством моделирования выхода детектора импульсной последовательности, и
(В) моделирование рабочих характеристик упомянутого канала считывания записи с турбо-декодером, выполненным с возможностью использования второй матрицы проверки на четность, отличающейся от первой матрицы проверки на четность, причем первый набор величин логарифмического отношения правдоподобия используется для моделирования рабочих характеристик турбо-декодера, сконфигурированного для использования второй матрицы проверки на четность.
2. Способ по п. 1, в котором турбо-декодер является декодером проверки на четность малой плотности.
3. Способ по п. 1, в котором канал считывания записи выполнен с возможностью считывания данных, сохраненных на магнитном жестком диске.
4. Способ по п. 1, в котором этап (А) содержит:
(А1) генерацию кодового слова посредством конкатенации информационного слова и псевдослучайной последовательности битов;
(А2) генерацию первого вектора синдрома посредством умножения первой матрицы проверки на четность на кодовое слово; и
(А3) декодирование первого набора величин логарифмического отношения правдоподобия на основе первой матрицы проверки на четность и первого вектора синдрома.
5. Способ по п. 4, в котором этап (А3) содержит:
(А3а) временную остановку декодирования, если число итераций декодирования превышает пороговое значение;
(A3b) генерацию второго набора величин логарифмического отношения правдоподобия на основе первого набора величин логарифмического отношения правдоподобия и одной или более характеристик декодирования до временной остановки; и
(А3с) декодирование второго набора величин логарифмического отношения правдоподобия на основе первой матрицы проверки на четность и первого вектора синдрома.
6. Способ по п. 4, в котором этап (А) дополнительно содержит:
(А4) генерацию формы колебаний сигнала на основе кодового слова; и
(А5) генерацию первого набора величин логарифмического отношения правдоподобия посредством применения оценки последовательности максимального правдоподобия к форме колебаний сигнала.
7. Способ по п. 4, в котором первый вектор синдрома имеет по меньшей мере один ненулевой компонент.
8. Способ по п. 4, который дополнительно содержит генерацию псевдослучайной последовательности битов детерминистическим образом на основе соответствующего начального значения.
9. Способ по п. 4, в котором этап (В) содержит:
(В1) генерацию второго вектора синдрома посредством умножения второй матрицы проверки на четность на кодовое слово; и
(В2) декодирование первого набора величин логарифмического отношения правдоподобия на основе второй матрицы проверки на четность и второго вектора синдрома.
10. Способ по п. 9, в котором этап (В) дополнительно содержит:
(В3) временную остановку декодирования, если число итераций декодирования превышает пороговый уровень;
(В4) генерацию второго набора величин логарифмического отношения правдоподобия на основе первого набора величин логарифмического отношения правдоподобия и одной или более характеристик декодирования до временной остановки; и
(В5) декодирование второго набора величин логарифмического отношения правдоподобия на основе второй матрицы проверки на четность и второго вектора синдрома.
11. Способ по п. 1, в котором:
этап (А) содержит генерацию первого показателя частоты ошибок, соответствующего первой матрице проверки на четность;
этап (В) дополнительно содержит генерацию второго показателя частоты ошибок, соответствующего второй матрице проверки на четность; и
способ дополнительно содержит выбор одной из первой и второй матриц проверки на четность для использования в канале считывания записи на основе первого и второго показателей частоты ошибок.
12. Способ по п. 11, в котором каждый из первого и второго показателей частоты ошибок включает в себя соответствующую зависимость частоты ошибок по битам от отношения сигнал-шум.
13. Способ по п. 1, в котором:
этап (А) содержит сохранение в памяти первого набора величин логарифмического отношения правдоподобия; и
этап (В) содержит извлечение из памяти первого набора величин логарифмического отношения правдоподобия для моделирования рабочих характеристик турбо-декодера, сконфигурированного для использования второй матрицы проверки на четность.
14. Способ по п. 1, который дополнительно содержит:
выполнение этапа (А) в первом процессорном блоке; и
выполнение этапа (В) в другом, втором процессорном блоке.
15. Способ по п. 14, в котором:
этап (А) содержит сохранение в памяти первого набора величин логарифмического отношения правдоподобия;
этап (В) содержит извлечение из памяти первого набора величин логарифмического отношения правдоподобия для моделирования рабочих характеристик турбо-декодера, сконфигурированного для использования второй матрицы проверки на четность; и
первый процессорный блок и второй процессорный блок имеют совместный доступ к памяти.
16. Способ по п. 1, который дополнительно содержит:
(С) генерацию базы данных на основе результатов моделирования рабочих характеристик на этапах (А) и (В), чтобы обеспечить производственному оборудованию возможность изготовить интегральную схему, содержащую в себе канал считывания записи.
17. Интегральная схема, изготовленная с использованием базы данных по п. 16.
18. База данных для изготовления интегральной схемы, созданной на основе результатов моделирования рабочих характеристик на этапах (А) и (В) по п. 1.
19. Интегральная схема, изготовленная на основе результатов моделирования рабочих характеристик на этапах (А) и (В) по п. 1.
20. Постоянный машиночитаемый носитель информации, содержащий кодированный на нем программный код, причем при выполнении этого программного кода машиной, машина реализует компьютеризированный способ проектирования, и этот компьютеризированный способ проектирования содержит:
(А) моделирование рабочих характеристик канала считывания записи, имеющего детектор импульсной последовательности и турбо-декодер, сконфигурированный для использования первой матрицы проверки на четность, при этом генерируется первый набор величин логарифмического отношения правдоподобия посредством моделирования выхода детектора импульсной последовательности; и
(В) моделирование рабочих характеристик упомянутого канала считывания записи с турбо-детектором, выполненным с возможностью использования второй матрицы проверки на четность, отличающейся от первой матрицы проверки на четность, причем первый набор величин логарифмического отношения правдоподобия используется для моделирования рабочих характеристик турбо-декодера, сконфигурированного для использования второй матрицы проверки на четность.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2012135285/08A RU2012135285A (ru) | 2012-08-16 | 2012-08-16 | Ускоритель для средства проектирования и моделирования канала считывания записи |
| US13/780,222 US8713495B2 (en) | 2012-08-16 | 2013-02-28 | Accelerator for a read-channel design and simulation tool |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2012135285/08A RU2012135285A (ru) | 2012-08-16 | 2012-08-16 | Ускоритель для средства проектирования и моделирования канала считывания записи |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2012135285A true RU2012135285A (ru) | 2014-02-27 |
Family
ID=50101006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2012135285/08A RU2012135285A (ru) | 2012-08-16 | 2012-08-16 | Ускоритель для средства проектирования и моделирования канала считывания записи |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8713495B2 (ru) |
| RU (1) | RU2012135285A (ru) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105577177B (zh) * | 2015-12-14 | 2018-06-15 | 北京无线电计量测试研究所 | 一种局部频偏相位噪声可控的频率源 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438180B1 (en) | 1997-05-09 | 2002-08-20 | Carnegie Mellon University | Soft and hard sequence detection in ISI memory channels |
| US20060193400A1 (en) * | 2003-07-14 | 2006-08-31 | Morris Joel M | System and method for estimating probabilities of events |
| US7519898B2 (en) * | 2004-03-25 | 2009-04-14 | Krishna Rama Narayanan | Iterative decoding of linear block codes by adapting the parity check matrix |
| US8117515B2 (en) | 2007-03-23 | 2012-02-14 | Sizhen Yang | Methodology and apparatus for soft-information detection and LDPC decoding on an ISI channel |
| KR101418467B1 (ko) | 2008-08-15 | 2014-07-10 | 엘에스아이 코포레이션 | 니어 코드워드들의 ｒａｍ 리스트-디코딩 |
| WO2010101578A1 (en) * | 2009-03-05 | 2010-09-10 | Lsi Corporation | Improved turbo-equalization methods for iterative decoders |
| US7990642B2 (en) * | 2009-04-17 | 2011-08-02 | Lsi Corporation | Systems and methods for storage channel testing |
-
2012
- 2012-08-16 RU RU2012135285/08A patent/RU2012135285A/ru not_active Application Discontinuation
-
2013
- 2013-02-28 US US13/780,222 patent/US8713495B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8713495B2 (en) | 2014-04-29 |
| US20140053121A1 (en) | 2014-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8578246B2 (en) | Data encoding in solid-state storage devices | |
| US9703627B2 (en) | Error correction code unit, self-test method and associated controller applied to flash memory device for generating soft information | |
| JP5722420B2 (ja) | 縮退故障を有するメモリセル内にビットを記憶するための技術 | |
| CN102543149B (zh) | 使用混合解码器执行有效解码的系统和方法 | |
| US10437674B1 (en) | Variable parity sectors | |
| US10177787B1 (en) | Mitigation of error correction failure due to trapping sets | |
| JP2008508632A5 (ru) | ||
| JP2012525062A5 (ru) | ||
| JP2014154899A (ja) | 誤り検出訂正装置、誤り検出訂正方法、情報処理装置、および、プログラム | |
| US8990668B2 (en) | Decoding data stored in solid-state memory | |
| JP2015015701A5 (ru) | ||
| US20120246628A1 (en) | Firmware updating system and method | |
| JP5805727B2 (ja) | 縮退故障を有するメモリセルに対応するためのデータ符号化及び復号化 | |
| CN110347744B (zh) | 多层块链式账本的数据存储方法、装置及设备 | |
| US8566665B2 (en) | Systems and methods for error correction using low density parity check codes using multiple layer check equations | |
| CN109840162B (zh) | 存储器件及其操作方法 | |
| US11947819B2 (en) | Method and system for testing conversion relationship between block reading and page reading in flash memory chip | |
| US20150019926A1 (en) | Manufacturing testing for ldpc codes | |
| US20140129898A1 (en) | Evaluation of performance characteristics of a read channel | |
| US10614897B1 (en) | System and method for high performance sequential read by decoupling of inter-cell interference for NAND flash memories | |
| RU2012135285A (ru) | Ускоритель для средства проектирования и моделирования канала считывания записи | |
| CN110955916B (zh) | 一种数据完整性保护方法、系统及相关设备 | |
| WO2019196316A1 (zh) | 一种用于nand flash的ldpc测试平台 | |
| RU2014106477A (ru) | Способ и устройство обработки информации, и носитель записи | |
| Yuan et al. | An adaptive ECC scheme for dynamic protection of NAND Flash memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FA93 | Acknowledgement of application withdrawn (no request for examination) |
Effective date: 20150817 |