KR102592870B1 - 에러 정정 회로 및 이의 동작 방법 - Google Patents

에러 정정 회로 및 이의 동작 방법 Download PDF

Info

Publication number
KR102592870B1
KR102592870B1 KR1020180122071A KR20180122071A KR102592870B1 KR 102592870 B1 KR102592870 B1 KR 102592870B1 KR 1020180122071 A KR1020180122071 A KR 1020180122071A KR 20180122071 A KR20180122071 A KR 20180122071A KR 102592870 B1 KR102592870 B1 KR 102592870B1
Authority
KR
South Korea
Prior art keywords
error correction
ucns
repetitions
correction circuit
policy
Prior art date
Application number
KR1020180122071A
Other languages
English (en)
Other versions
KR20200041678A (ko
Inventor
김장섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180122071A priority Critical patent/KR102592870B1/ko
Priority to US16/423,763 priority patent/US10931308B2/en
Priority to CN201910695341.8A priority patent/CN111049530A/zh
Publication of KR20200041678A publication Critical patent/KR20200041678A/ko
Application granted granted Critical
Publication of KR102592870B1 publication Critical patent/KR102592870B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1142—Decoding using trapping sets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H03M13/2951—Iterative decoding using iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 기술은, 에러 정정 회로 및 이의 동작 방법에 관한 것으로, 보다 구체적으로는, 트랩핑 셋(trapping set)을 검출하는 에러 정정 회로 및 이의 동작 방법에 관한 것이다. 본 기술에 따라 반복 복호(iterative decoding 기법에 따른 에러 정정 디코딩(error correction decoding)을 수행하는 에러 정정 회로는, 복수의 반복(iteration)들 각각에 대응하는 신드롬(syndrome) 체크 이력을 관리하는 신드롬 체크 이력 관리부; 및 상기 에러 정정 디코딩 수행 시에 설정된 트랩핑 셋(trapping set) 판단 정책을 상기 신드롬 체크 이력에 대응시켜, 상기 신드롬 체크 이력이 상기 트랩핑 셋 판단 정책을 만족하는 경우 트랩핑 셋이 존재하는 것으로 판단하는 트랩핑 셋 검출부를 포함하되, 상기 트랩핑 셋 판단 정책은, 신드롬 벡터의 변화, UCN(Unsatisfied Check Node)의 개수 및 UCN의 개수의 변화 중 적어도 하나와 관련된다.

Description

에러 정정 회로 및 이의 동작 방법{Error correction circuit and operating method thereof}
본 발명은, 에러 정정 회로 및 이의 동작 방법에 관한 것으로, 보다 구체적으로는, 트랩핑 셋(trapping set)을 검출하는 에러 정정 회로 및 이의 동작 방법에 관한 것이다.
메모리 시스템은, 외부 장치로부터 제공된 데이터를 저장하고, 저장된 데이터를 외부 장치로 제공할 수 있다. 메모리 시스템은, 데이터의 신뢰성을 보장하기 위하여 에러 정정 회로를 포함할 수 있다. 에러 정정 회로는, 에러 정정 코드 이용하여 인코딩 및 디코딩을 수행할 수 있다.
저밀도 패리티 체크(Low Density Parity Check; LDPC) 코드는, 강력한 에러 정정 코드이다. 이는, 코드의 길이를 길게 함에 따라 비트당 에러 정정 능력은 향상되는 반면, 비트당 계산 복잡도는 그대로 유지되는 LDPC 반복 복호(iterative decoding) 기법의 특성에 기인한다.
본 발명의 실시 예들은, 에러 정정 디코딩(error correction decoding) 수행 중에 트랩핑 셋을 검출하는 에러 정정 회로 및 이의 동작 방법을 제공한다.
본 발명의 일 실시 예에 따라 반복 복호(iterative decoding) 기법에 따른 에러 정정 디코딩(error correction decoding)을 수행하는 에러 정정 회로는, 복수의 반복(iteration)들 각각에 대응하는 신드롬(syndrome) 체크 이력을 관리하는 신드롬 체크 이력 관리부; 및 상기 에러 정정 디코딩 수행 시에 설정된 트랩핑 셋(trapping set) 판단 정책을 상기 신드롬 체크 이력에 대응시켜, 상기 신드롬 체크 이력이 상기 트랩핑 셋 판단 정책을 만족하는 경우 트랩핑 셋이 존재하는 것으로 판단하는 트랩핑 셋 검출부를 포함하되, 상기 트랩핑 셋 판단 정책은, 신드롬 벡터의 변화, UCN(Unsatisfied Check Node)의 개수 및 UCN의 개수의 변화 중 적어도 하나와 관련된다.
본 발명의 일 실시 예에 따른 에러 정정 회로가 반복 복호(iterative decoding) 기법에 따른 에러 정정 디코딩(error correction decoding)을 수행하는 방법은, 복수의 반복(iteration)들 각각에 대응하는 신드롬(syndrome) 체크 이력을 관리하는 단계; 상기 에러 정정 디코딩 수행 시에 설정된 트랩핑 셋(trapping set) 판단 정책을 상기 신드롬 체크 이력에 대응시켜, 상기 신드롬 체크 이력이 상기 트랩핑 셋 판단 정책을 만족하는지 확인하는 단계; 및 최대 반복 횟수 내에서 상기 신드롬 체크 이력이 상기 트랩핑 셋 판단 정책을 만족하는 경우, 상기 에러 정정 디코딩을 정지시키는 단계를 포함하되, 상기 트랩핑 셋 판단 정책은, 신드롬 벡터의 변화, UCN(Unsatisfied Check Node)의 개수 및 UCN의 개수의 변화 중 적어도 하나와 관련된다.
본 기술에 따르면, 에러 정정 디코딩 수행 중에 트랩핑 셋을 검출할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 에러 정정 회로를 설명하기 위한 도면이다.
도 2는 패리티 체크 행렬을 설명하기 위한 예시도이다.
도 3은 도 2에 도시된 패리티 체크 행렬을 태너 그래프로 나타낸 도면이다.
도 4는 도 2에 도시된 패리티 체크 행렬을 이용하여 계산되는 신드롬 벡터를 설명하기 위한 예시도이다.
도 5는 연판정 디코딩 시에 g개의 판독 값을 이용하여 초기 값을 생성하는 과정을 설명하기 위한 예시도이다.
도 6은 룩업 테이블을 설명하기 위한 예시도이다.
도 7은 도 1에 도시된 에러 정정 회로의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 일 실시 예에 따른 트랩핑 셋 검출 과정을 설명하기 위한 흐름도이다.
도 9는 본 발명의 일 실시 예에 따른 트랩핑 셋 판단 정책을 설명하기 위한 예시도이다.
도 10은 도 9에 도시된 제 1 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 11은 도 9에 도시된 제 2 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 12는 도 9에 도시된 제 3 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 13은 도 9에 도시된 제 4 조건 또는 제 5 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 14는 도 9에 도시된 제 6 조건 또는 제 7 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 15는 도 9에 도시된 제 8 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 16은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 17은 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 18은 메모리 블록을 설명하기 위한 예시도이다.
도 19 및 도 20은 도 16에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시 예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 에러 정정 회로를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 에러 정정 회로(error correction circuit; 10)는, 에러 정정 디코더(error correction decoder)(100) 및 포스트 프로세서(post processor; 200)를 포함할 수 있다.
에러 정정 디코더(100)는, 반복 복호 기법(iterative decoding scheme)을 채택하는 다양한 알고리즘을 이용하여 에러 정정 디코딩을 수행할 수 있다. 예를 들어, 에러 정정 디코더(100)는, 신뢰 전파 알고리즘(Belief Propagation Algorithm; BPA)으로도 일컬어지는 메시지 전달 알고리즘(Message Passing Algorithm; MPA)을 이용하여 에러 정정 디코딩을 수행할 수 있다.
에러 정정 디코더(100)는, 설정된 최대 반복 횟수(maximum iteration number) 내에서 반복 복호 기법에 따라 에러 정정 디코딩을 수행할 수 있다. 에러 정정 디코더(100)는, 최대 반복 횟수 내에서 에러 정정 코드(Error Correction Code; ECC)의 패리티 체크 행렬(parity check matrix)의 제한 조건(constraints)을 만족하는 유효한 코드워드가 생성되는 경우, 해당 유효한 코드워드를 디코딩된 코드워드(decoded codeword)로서 출력할 수 있다. 에러 정정 디코더(100)는, 최대 반복 횟수 내에서 에러 정정 코드의 패리티 체크 행렬의 제한 조건을 만족하는 유효한 코드워드가 생성되지 않는 경우, 에러 정정 디코딩이 실패하였음을 나타내는 페일(Fail) 신호를 출력할 수 있다. 에러 정정 디코더(100)는, 에러 정정 코드로서 LDPC(Low Density Parity Check) 코드를 이용할 수 있다.
에러 정정 디코더(100)는, 맵퍼(mapper; 110), 노드(node) 연산부(120), 신드롬(syndrome) 체크부(130) 및 디코딩 제어부(140)를 포함할 수 있다. 실시 예에 따라, 맵퍼(110), 신드롬 체크부(130) 및 디코딩 제어부(140) 중 적어도 하나는 에러 정정 디코더(100)의 외부에 존재할 수도 있다.
맵퍼(110)는, 채널로부터 판독 값들을 수신할 수 있다. 예를 들어, 맵퍼(110)는, 메모리 장치로부터 에러 정정 인코딩된 하나의 코드워드에 대응하는 판독 값들을 수신할 수 있다. 판독 값들을 구성하는 각각의 판독 값은, '0' 또는 '1'일 수 있다. 경판정 디코딩이 이용되는 경우, 하나의 판독 값들의 세트는 하나의 코드워드에 대응할 수 있다. 하나의 판독 값들의 세트는, 하나의 판독 벡터로 지칭될 수 있다. 연판정 디코딩이 이용되는 경우, 복수의 판독 값들의 세트가 하나의 코드워드에 대응할 수 있다. 즉, 연판정 디코딩이 이용되는 경우, 복수의 판독 벡터들이 하나의 코드워드에 대응할 수 있다.
맵퍼(110)는, 판독 값들을 이용하여 양자화된 판독 값들을 생성할 수 있다. 예를 들어, 맵퍼(110)는, g개의 판독 벡터를 이용하여 g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. g+1개의 레벨로 양자화된 판독 벡터에 포함된 각각의 판독 값은, g+1개의 레벨로 양자화된 판독 값일 수 있다. g+1개의 레벨로 양자화된 판독 값은, g개의 비트로 이루어진 판독 패턴(예를 들어, 비트열(bit sequence))일 수 있다. 예를 들어, 2개의 레벨로 양자화된 판독 값은, '1' 또는 '0'일 수 있다. 예를 들어, 2개의 레벨로 양자화된 판독 값들 중 하나는 '1'이고, 나머지 하나는 '0'일 수 있다. 예를 들어, 3개의 레벨로 양자화된 판독 값은, '11', '10', '01' 또는 '00'일 수 있다. 예를 들어, 3개의 레벨로 양자화된 판독 값들 중 하나는 '11'이고, 다른 하나는 '00'이고, 나머지 하나는 '10' 또는 '01'일 수 있다.
연판정(soft decision) 디코딩이 이용되는 경우(즉, g가 2 이상인 경우), 맵퍼(110)는, g개의 판독 전압들에 대응하는 판독 벡터들을 결합하여 g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. 예를 들어, 2개의 판독 전압들(예를 들어, 제 1 판독 전압 및 제 2 판독 전압)이 이용된 경우, 맵퍼(110)는, 제 1 판독 전압에 대응하는 판독 벡터와 제 2 판독 전압에 대응하는 판독 벡터를 결합하여, 3개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. 이를 위하여, 맵퍼(110)는, 제 1 버퍼(112)를 포함할 수 있다. g개의 판독 전압들이 이용되는 경우, 제 1 버퍼(112)는, g개의 판독 전압들 각각에 대응하는 판독 벡터를 수신하고 저장할 수 있다. 따라서, 맵퍼(110)는, g개의 판독 전압들에 대응하여 제 1 버퍼(112)에 저장된 판독 벡터들을 결합하여 g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다.
경판정(hard decision) 디코딩이 이용되는 경우(즉, g가 1인 경우), 맵퍼(110)는, 수신된 하나의 판독 벡터 자체가 2개의 레벨로 양자화된 판독 벡터인 것으로 결정할 수 있다.
맵퍼(110)는, g+1개의 레벨로 양자화된 판독 벡터를 반복 복호 기법(iterative decoding scheme)을 따르는 에러 정정 디코딩에 이용되는 초기 벡터로 변환하고, 초기 벡터를 노드 연산부(120)에게 제공할 수 있다. 초기 벡터는, 복수의 초기 값들을 포함할 수 있다. 즉, 맵퍼(110)는, g+1개의 레벨로 양자화된 판독 값들 각각을 초기 값으로 변환할 수 있다. 초기 값은, 예를 들어, LLR(Log Likelihood Ratio) 값일 수 있다.
노드 연산부(120)는, 최대 반복 횟수 내에서, 맵퍼(110)로부터 수신된 초기 벡터를 기반으로 에러 정정 디코딩을 수행할 수 있다. 노드 연산부(120)는, 반복 복호 기법을 채택하는 다양한 알고리즘을 이용하여 에러 정정 디코딩을 수행할 수 있다. 예를 들어, 노드 연산부(120)는, 메시지 전달 알고리즘을 이용하여 에러 정정 디코딩을 수행할 수 있다. 메시지 전달 알고리즘으로서, 합-곱(sum-product) 알고리즘 또는 최소-합(min-sum) 알고리즘 등이 이용될 수 있으며, 그 외에도 다양한 알고리즘이 이용될 수 있다.
메시지 전달 알고리즘은, 변수 노드(variable node)들과 체크 노드(check node)들 간에 이루어지는 메시지(message)의 교환을 통하여 원하는 결과에 수렴하는 출력을 생성할 수 있다. 메시지는, 변수 노드에서 체크 노드로 전송되는 변수-투-체크(Variable to Check; V2C) 메시지 및 체크 노드에서 변수 노드로 전송되는 체크-투-변수(Check to Variable; C2V) 메시지를 포함할 수 있다. 변수 노드들로부터 체크 노드들로 V2C 메시지들이 전송되는 과정과, 체크 노드들로부터 변수 노드들로 C2V 메시지가 전송되는 과정과, 그에 따라 각각의 노드들의 값이 업데이트 되는 과정을 모두 포함하여 1 회의 반복(iteration)이라 할 수 있다.
노드 연산부(120)는, 변수 노드 업데이트 모듈(122) 및 체크 노드 업데이트 모듈(124)을 포함할 수 있다.
변수 노드 업데이트 모듈(122)은, 첫 번째 반복이 수행되기 이전에, 맵퍼(110)로부터 수신된 초기 벡터, 예를 들어 LLR 값들을 이용하여 변수 노드들을 초기화할 수 있다. 즉, 변수 노드 업데이트 모듈(122)은, 초기 벡터에 포함된 초기 값들을, 변수 노드들 각각에 하나씩 할당할 수 있다. 변수 노드 업데이트 모듈(122)은, 첫 번째 반복에서, 변수 노드들 각각의 초기 값이 해당 변수 노드에 연결된 체크 노드로 전달될 수 있도록 V2C 메시지들을 생성하여 체크 노드 업데이트 모듈(124)로 전송할 수 있다. 변수 노드 업데이트 모듈(122)은, 각각의 반복에서 체크 노드 업데이트 모듈(124)로부터 수신되는 C2V 메시지들에 따라 변수 노드들의 값을 업데이트할 수 있다. 변수 노드 업데이트 모듈(122)은, 첫 번째 반복을 제외한 각각의 반복에서, 체크 노드 업데이트 모듈(124)로부터 수신된 C2V 메시지들을 기반으로 V2C 메시지들을 생성하고, 생성된 V2C 메시지들을 체크 노드 업데이트 모듈(124)로 전송할 수 있다.
체크 노드 업데이트 모듈(124)은, 각각의 반복에서, 변수 노드 업데이트 모듈(122)로부터 수신되는 V2C 메시지들에 따라 체크 노드들의 값을 업데이트할 수 있다. 체크 노드 업데이트 모듈(124)은, 각각의 반복에서, 변수 노드 업데이트 모듈(122)로부터 수신된 V2C 메시지들을 기반으로 C2V 메시지들을 생성하고, 생성된 C2V 메시지들을 변수 노드 업데이트 모듈(122)로 전송할 수 있다.
초기 값들 및 메시지들은, 소프트 인포메이션(soft information)으로 지칭될 수 있다. 소프트 인포메이션은, 정수 또는 실수로 표현되는 값들을 포함할 수 있다. 일 예로, 소프트 인포메이션은 LLR(Log Likelihood Ratio) 값일 수 있다. 소프트 인포메이션은, 코드워드에 속하는 심볼들 각각이 '0'일지 또는 '1'일지를 나타내는 추정 값(estimation value)과, 해당 추정 값에 대한 신뢰도 값(confidence value)을 포함할 수 있다. 예를 들어, 소프트 인포메이션은, 부호(sign) 비트 및 크기(magnitude) 비트를 포함할 수 있다. 부호 비트는, 해당 심볼에 대한 추정 값을 나타낼 수 있다. 예를 들어, 네거티브(negative)의 값을 나타내는 부호 비트는, 포지티브(positive)의 값을 나타내는 부호 비트에 비하여 해당 심볼이 '1'일 가능성이 더 높음을 나타낼 수 있다. 반대로, 포지티브의 값을 나타내는 부호 비트는, 네거티브의 값을 나타내는 부호 비트에 비하여 해당 심볼이 '0'일 가능성이 더 높음을 나타낼 수 있다. 크기 비트는, 부호 비트에 대한 신뢰도 값을 나타낼 수 있다. 예를 들어, 크기 비트가 더 큰 값을 나타낼수록, 부호 비트에 대한 신뢰도가 더 높다고 할 수 있다.
노드 연산부(120)는, 최대 반복 횟수(I) 내에서 반복을 수행할 수 있으며, i번째 반복의 수행 결과로서 나타나는 변수 노드들의 값(이하, 변수 노드 벡터 Ci 라 함)을 신드롬 체크부(130)에 제공할 수 있다. 여기서, I는 자연수이고, i는 I 이하의 자연수이다. 변수 노드 벡터는, 행 벡터 또는 열 벡터일 수 있다. 이하에서, 본 발명의 실시 예들을 설명함에 있어, 변수 노드 벡터는 행 벡터인 것으로 가정한다.
신드롬 체크부(130)는, 최대 반복 횟수(I) 내에서 에러 정정 코드의 패리티 체크 행렬(parity check matrix)의 제한 조건을 만족하는 유효한 코드워드가 생성되는 경우, 해당 유효한 코드워드를 디코딩된 코드워드(decoded codeword)로서 출력할 수 있다. 예를 들어, 신드롬 체크부(130)는, i번째 반복에 대응하여 노드 연산부(120)로부터 수신되는 변수 노드 벡터(Ci)를 제 2 버퍼(132)에 저장하고, 수신된 변수 노드 벡터(Ci)에 대한 신드롬 체크를 수행할 수 있다. 일 예로, 신드롬 체크는, <수학식 1>에 의해 계산되는 신드롬 벡터(Si)의 모든 심볼들이 '0'인지 여부를 확인함으로써 이루어질 수 있다.
여기서, Si는 i번째 반복에 대응하는 신드롬 벡터, H는 에러 정정 코드의 패리티 체크 행렬, Ci T는 i번째 반복에 대응하는 변수 노드 벡터(Ci)의 전치(transpose)를 나타낸다.
신드롬 벡터(Si)의 모든 심볼들이 '0'인 경우 신드롬 체크가 패스되었음을 의미한다. 이는 i번째 반복에서 에러 정정 디코딩이 성공적으로 이루어졌음을 의미하며, 따라서 신드롬 체크부(130)는 제 2 버퍼(132)에 저장된 변수 노드 벡터(Ci)를 유효한 코드워드 즉, 디코딩된 코드워드로서 출력할 수 있다.
한편, 신드롬 벡터(Si)의 심볼들 중 '0'이 아닌 심볼이 있는 경우 신드롬 체크가 실패하였음을 의미한다. 이는 i번째 반복에서 에러 정정 디코딩이 실패하였음을 의미하며, 따라서 최대 반복 횟수(I) 이내라면 노드 연산부(120)는 i+1번째 반복을 수행할 수 있다. 신드롬 벡터(Si)의 심볼들 중 '0'이 아닌 심볼에 대응하는 체크 노드는, UCN(Unsatisfied Check Node)이라 언급될 수 있다. 한편, 신드롬 체크부(130)는, i번째 반복에 대응하는 신드롬 체크가 페일되는 경우, 이를 디코딩 제어부(140)에 통지할 수 있다. 이 때, 신드롬 체크부(130)는, i번째 반복에 대응하는 UCN의 개수 정보 및 신드롬 벡터 중 적어도 하나를 디코딩 제어부(140)에게 제공할 수 있다.
한편, 특정 상황에서 에러 정정 디코더(100)가 유효한 코드워드에 수렴(converge)하는 것을 방해하는 트랩핑 셋(trapping set)이 존재할 수 있다. 일반적으로, 트랩핑 셋이 존재하는 경우에는, 추가적인 수 많은 반복(iteration)을 수행한다 하더라도 에러 정정 디코더(100)에 의한 에러 정정이 불가능한 것으로 알려져 있다. 즉, 에러 정정 디코더(100)가 트랩핑 셋에 수렴하는 경우, 최대 반복 횟수 이내 일지라도 별도의 프로세싱 없이 추가적인 반복을 수행하는 것은 자원의 낭비를 초래할 수 있다.
디코딩 제어부(140)는, 최대 반복 횟수 내에서 트랩핑 셋의 존재가 확인되는 경우, 추가적인 반복을 수행하지 않도록, 즉 현재 코드워드에 대한 반복 복호를 정지하도록 노드 연산부(120)를 제어할 수 있다.
디코딩 제어부(140)는, 신드롬 체크 이력 관리부(142), 트랩핑 셋 검출부(144), 트랩핑 셋 판단 정책 저장부(146) 및 카운트(count) 버퍼(148)를 포함할 수 있다.
신드롬 체크 이력 관리부(142)는, 신드롬 체크 이력을 관리할 수 있다. 신드롬 체크 이력은, UCN의 개수 정보 및 신드롬 벡터 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 신드롬 체크 이력 관리부(142)는, 신드롬 체크부(130)로부터 매 반복에 대응하는 UCN의 개수 정보를 수신할 수 있다. 이러한 경우, 신드롬 체크부(130)는, 매 반복에 대응하는 신드롬 벡터에 포함된 UCN의 개수를 계산하고, UCN의 개수 정보를 신드롬 체크 이력 관리부(142)에게 제공할 수 있다.
일 실시 예에서, 신드롬 체크 이력 관리부(142)는, 신드롬 체크부(130)로부터 매 반복에 대응하는 신드롬 벡터를 수신할 수 있다. 일 실시 예에서, 신드롬 체크 이력 관리부(142)는, 신드롬 체크부(130)로부터 매 반복에 대응하는 UCN의 개수 정보를 수신하는 대신, 신드롬 체크부(130)로부터 수신된 신드롬 벡터로부터 UCN의 개수 정보를 도출할 수도 있다.
신드롬 체크 이력 관리부(142)는, 설정된 횟수의 반복에 대응하는 UCN의 개수 정보 및 신드롬 벡터 중 적어도 하나를 저장할 수 있다. 신드롬 체크 이력은, 복수의 반복들 각각에 대응되게 관리될 수 있다. 신드롬 체크 이력은, 가장 최근에 수행된 설정된 횟수의 일련의 반복들에 대응되게 관리될 수 있다. 예를 들어, 신드롬 체크 이력은, 가장 최근에 수행된 5번의 반복 각각에 대응하는 신드롬 벡터 및 UCN의 개수 정보 중 적어도 하나를 포함할 수 있다.
트랩핑 셋 검출부(144)는, 신드롬 체크 이력 관리부(142)에서 관리하는 신드롬 체크 이력 및 트랩핑 셋 판단 정책 저장부(146)에 저장된 트랩핑 셋 판단 정책을 기반으로, 트랩핑 셋이 존재하는지 확인할 수 있다. 즉, 트랩핑 셋 검출부(144)는, 신드롬 체크 이력에 트랩핑 셋 판단 정책을 적용하여 트랩핑 셋을 검출할 수 있다. 일 실시 예에서, 트랩핑 셋 검출부(144)는 복수의 반복들 중 가장 최근에 수행된 설정된 횟수만큼의 반복들 각각에 대응하는 신드롬 체크 이력에 트랩핑 셋 판단 정책을 적용할 수 있다.
전술한 바와 같이, 트랩핑 셋이 존재하는 경우, 별도의 프로세싱 없이 추가적인 반복을 수행한다 하더라도 에러 정정이 불가능한 것으로 알려져 있다. 따라서, 트랩핑 셋 검출부(144)는 트랩핑 셋의 존재를 확인하고, 트랩핑 셋이 검출되는 경우 반복 복호를 정지하도록 노드 연산부(120)를 제어할 수 있다. 반복 복호 과정에서 나타나는 다양한 상황에서 트랩핑 셋이 존재할 수 있는데, 예를 들어, 반복 복호 과정에서 메시지의 변화가 없거나, 또는 메시지의 변화가 있더라도 신드롬 벡터가 잘못된 방향으로 수렴하는 경우에 트랩핑 셋이 존재한다고 할 수 있다.
트랩핑 셋 검출부(144)는, 현재 코드워드에 대한 반복 복호 과정에서 트랩핑 셋 판단 정책이 만족되는 경우, 트랩핑 셋이 존재하는 것으로 판단할 수 있다.
트랩핑 셋 판단 정책은, 트랩핑 셋을 검출하는 데 이용되는 다양한 조건들을 포함할 수 있다. 예를 들어, 트랩핑 셋 판단 정책은, 신드롬 체크 이력에 포함된 정보 자체, 또는 신드롬 체크 이력으로부터 추정될 수 있는 다양한 정보와 관련된 조건들을 포함할 수 있다. 예를 들어, 트랩핑 셋 판단 정책은, 신드롬 벡터의 변화, UCN의 개수 및 UCN의 개수의 변화 중 적어도 하나와 관련된 조건들을 포함할 수 있다. 트랩핑 셋 판단 정책은, 제 1 정책 및 제 2 정책 중 적어도 하나를 포함할 수 있다.
제 1 정책은, 적어도 하나의 조건을 포함할 수 있다. 예를 들어, 제 1 정책은, 설정된 횟수만큼의 반복들 각각에 대응하는 신드롬 벡터의 변화 여부, 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수와 임계 값과의 관계, 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수의 변화 여부 및 설정된 횟수만큼의 반복들 동안 이전 반복과의 UCN의 개수 변화 중 적어도 하나와 관련된 조건을 포함할 수 있다.
각각의 UCN의 개수와 임계 값과의 관계와 관련된 조건은, 예를 들어, 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수가 임계 값 미만인지 여부 및 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수가 임계 값과 같은지 여부 중 적어도 하나를 포함할 수 있다.
이전 반복과의 UCN의 개수 변화와 관련된 조건은, 예를 들어, 설정된 횟수만큼의 반복들 동안 UCN의 개수가 단조 감소하였는지 여부, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 증가하였는지 여부 및 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수와 같은지 여부 중 적어도 하나를 포함할 수 있다.
제 2 정책은, 적어도 하나의 조건을 포함할 수 있다. 예를 들어, 제 2 정책은, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 많은지 여부 및 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수와 같은지 여부 중 적어도 하나와 관련된 조건을 포함할 수 있다.
일 실시 예에서, 트랩핑 셋 검출부(144)는, 제 1 정책만을 적용할 수 있다. 다른 실시 예에서, 트랩핑 셋 검출부(144)는, 현재 코드워드에 대한 신드롬 체크 이력이 제 1 정책에 포함된 조건을 만족한 적이 없는 경우에 제 1 정책을 적용할 수 있고, 현재 코드워드에 대한 신드롬 체크 이력이 제 1 정책에 포함된 조건을 만족한 적이 있는 경우에 제 2 정책을 적용할 수 있다. 즉, 제 1 정책은 트랩핑 셋 검출부(144)가 트랩핑 셋을 검출하기 전까지의 반복들에 적용될 수 있고, 제 2 정책은 트랩핑 셋 검출부(144)가 트랩핑 셋을 검출한 이후의 반복들에 적용될 수 있다.
일 실시 예에서, 트랩핑 셋 검출부(144)는, 제 1 정책에 포함된 조건이 소정 횟수 만족되는 경우 트랩핑 셋이 존재하는 것으로 판단할 수 있다. 일 예로, 트랩핑 셋 검출부(144)는, 제 1 정책에 포함된 조건들 중 어느 하나의 조건이 한 번만이라도 만족되는 경우 트랩핑 셋이 존재하는 것으로 판단할 수 있다. 다른 예로, 트랩핑 셋 검출부(144)는, 제 1 정책에 포함된 조건들 중 하나의 조건 또는 복수의 조건들이 2회 이상 만족되는 경우 트랩핑 셋이 존재하는 것으로 판단할 수 있다.
제 1 정책에 포함된 조건이 소정 횟수 만족되어 트랩핑 셋이 존재하는 것으로 판단되는 경우, 트랩핑 셋 검출부(144)는, 포스트 프로세서(200)에 트랩핑 셋이 발생하였음을 통지할 수 있다. 이에 따라, 포스트 프로세서(200)는, 트랩핑 셋을 탈출하기 위하여 사전 정의된 동작을 수행할 수 있다. 예를 들어, 포스트 프로세서(200)는, 에러 정정 디코딩에 이용되는 각종 파라미터(예를 들어, 초기 벡터)를 수정하고, 수정된 파라미터를 이용하여 에러 정정 디코딩이 수행될 수 있도록 에러 정정 디코더(100)를 지원(support)할 수 있다. 만약, 포스트 프로세서(200)가 존재하지 않는 경우라면, 트랩핑 셋 검출부(144)는, 트랩핑 셋이 발생한 시점에 에러 정정 디코딩을 종료시킬 수 있다.
다른 실시 예에서, 트랩핑 셋 검출부(144)는, 제 2 정책에 포함된 조건이 소정 횟수 연속하여 만족되는 경우 트랩핑 셋이 존재하는 것으로 판단할 수 있다. 다시 말해, 트랩핑 셋 검출부는, 복수의 반복들 각각에 대응하는 신드롬 체크 이력 중 제 2 정책을 만족하는 신드롬 체크 이력이 설정된 횟수만큼 연속되는 경우 트랩핑 셋이 존재하는 것으로 판단할 수 있다. 즉, 제 1 정책에 포함된 조건이 소정 횟수 만족되는 경우 트랩핑 셋이 존재하는 것으로 판단하는 앞선 실시 예와 달리, 이 실시 예에서는 제 1 정책에 포함된 조건이 소정 횟수 만족되는 경우 트랩핑 셋이 존재할 가능성이 크다는 것을 의미하며, 따라서 트랩핑 셋의 존재를 확실히 판단하기 위하여 제 2 정책이 적용될 수 있다.
예를 들어, 트랩핑 셋 검출부(144)는, 제 1 정책에 포함된 조건이 만족되는 경우 카운트 버퍼(148)에 저장되는 카운트 값을 1 증가시킬 수 있다. 카운트 값이 1인 경우, 트랩핑 셋 검출부(144)는, 다음 반복부터 제 2 정책을 적용할 수 있다. 이후 트랩핑 셋 검출부(144)는, 제 2 정책에 포함된 조건이 만족될 때마다 카운트 값을 1씩 증가시킬 수 있다. 일 실시 예에서, 카운트 값이 설정된 임계 값을 초과하는 경우, 트랩핑 셋 검출부(144)는, 에러 정정 디코딩을 종료시킬 수 있다. 이는 추가적인 반복이 진행된다 하더라도 에러 정정이 이루어질 가능성이 낮기 때문이다.
카운트 값이 갱신될 때마다 또는 카운트 값이 설정 값에 도달하는 경우, 트랩핑 셋 검출부(144)는, 카운트 값을 포스트 프로세서(200)에게 전달할 수 있다. 이에 따라, 포스트 프로세서(200)는 트랩핑 셋을 탈출하기 위하여 사전 정의된 동작을 수행할 수 있다. 예를 들어, 포스트 프로세서(200)는, 에러 정정 디코딩에 이용되는 각종 파라미터(예를 들어, 초기 벡터)를 수정하고, 수정된 파라미터를 이용하여 에러 정정 디코딩이 수행될 수 있도록 에러 정정 디코더(100)를 지원할 수 있다. 만약, 포스트 프로세서(200)가 존재하지 않는 경우라면, 트랩핑 셋 검출부(144)는, 카운트 값이 1이 되는 시점에 에러 정정 디코딩을 종료시킬 수 있다.
트랩핑 셋 검출부(144)는, 새로운 코드워드에 대한 에러 정정 디코딩이 시작될 때마다 카운트 값을 초기화하거나, 트랩핑 셋 판단 정책에 포함된 조건을 설정된 횟수 연속하여 만족하지 않는 경우에 카운트 값을 초기화할 수 있다. 예를 들어, 트랩핑 셋 검출부(144)는, 제 2 정책에 포함된 조건이 설정된 횟수 연속하여 만족되지 않는 경우 카운트 값을 초기화할 수 있으며, 이러한 경우 다음 반복에서 제 1 정책이 적용될 수 있다. 다시 말해, 트랩핑 셋 검출부(144)는, 복수의 반복들 각각에 대응하는 신드롬 체크 이력 중 제 2 정책을 만족하는 신드롬 체크 이력이 설정된 횟수만큼 연속되지 않는 경우 다음 반복에서 제 1 정책을 적용할 수 있다.
트랩핑 셋 판단 정책 저장부(146)는, 트랩핑 셋 판단 정책을 저장할 수 있으며, 트랩핑 셋 판단 정책을 트랩핑 셋 검출부(144)에게 제공할 수 있다.
포스트 프로세서(200)는, 트랩핑 셋이 존재하는 상황에서, 에러 정정 디코더(100)가 유효한 코드워드를 생성할 수 있도록 에러 정정 디코더(100)를 지원(support)할 수 있다. 예를 들어, 포스트 프로세서(200)는, 에러 정정 디코딩에 이용되는 각종 파라미터를 수정하고, 수정된 파라미터를 이용하여 에러 정정 디코딩이 수행될 수 있도록 에러 정정 디코더(100)를 지원할 수 있다. 즉, 포스트 프로세서(200)는, 에러 정정 디코더(100)가 이전과 동일한 트랩핑 셋으로 수렴하는 것을 방지할 수 있다.
도 2는 패리티 체크 행렬을 설명하기 위한 예시도이다.
도 2에는, (n, k) 코드를 정의하는 패리티 체크 행렬(H)의 일 예를 도시하였다. (n, k) 코드는, (n-k)×n의 크기를 갖는 패리티 체크 행렬로 정의될 수 있다. 패리티 체크 행렬의 각각의 엔트리(entry)는 '0' 또는 '1'로 표현될 수 있으며, 패리티 체크 행렬에 포함된 '1'의 개수가 '0'의 개수에 비하여 상대적으로 매우 적은 경우 (n, k) 코드는 (n, k) LDPC 코드로 언급될 수 있다. 여기서, n 및 k는 자연수일 수 있다. 도 2에는 일 예로서, (7, 4) 코드를 정의하는 패리티 체크 행렬을 도시하였다.
각각의 엔트리가 서브 행렬로 이루어지는 행렬은, 기본 행렬(base matrix)로 언급될 수 있다. 기본 행렬의 각각의 엔트리는, m×m크기의 서브 행렬일 수 있다. 여기서, m은 2이상의 정수일 수 있다. 예를 들어, 기본 행렬에서 '0'은 해당 엔트리가 영 행렬임을 나타내고, '1'은 해당 엔트리가 영 행렬이 아님을 나타낼 수 있다. 예를 들어, 기본 행렬이 QC(Quasi Cyclic)-LDPC 코드에 이용되는 경우, '1'은 해당 엔트리가 순환 행렬(circulant matrix)임을 나타낼 수 있다. 순환 행렬은 항등 행렬(identity matrix)을 소정의 시프트 값만큼 순환 시프트(cyclic shift) 시킨 행렬일 수 있으며, 어느 하나의 순환 행렬은 다른 하나의 순환 행렬과 다른 시프트 값을 가질 수 있다.
도 3은 도 2에 도시된 패리티 체크 행렬을 태너 그래프로 나타낸 도면이다.
(n, k) 코드는, 등가의 이분 그래프(bipartite graph) 표현인 태너(Tanner) 그래프로 표현될 수 있다. 태너 그래프는, n-k 개의 체크 노드(check node)들, n 개의 변수 노드(variable node)들 및 에지(edge)들로 표현될 수 있다. 체크 노드들은 패리티 체크 행렬의 행(row)들에 대응하고, 변수 노드들은 패리티 체크 행렬의 열(column)들에 대응한다. 각각의 에지는, 하나의 체크 노드와 하나의 변수 노드를 연결하며, 패리티 체크 행렬에서 1로 표현된 엔트리를 나타낸다.
도 2에 도시된 (7, 4) 코드의 패리티 체크 행렬은, 도 3에 도시된 바와 같이 3개의 체크 노드들(CN1 ~ CN3) 및 7개의 변수 노드들(VN1 ~ VN7)을 포함하는 태너 그래프로 표현될 수 있다. 체크 노드들(CN1 ~ CN3) 및 변수 노드들(VN1 ~ VN7)을 연결하는 실선은 에지를 나타낸다.
반복 복호는, 도 3에 도시된 바와 같은 태너 그래프 상에서 체크 노드들(CN1 ~ CN3)과 변수 노드들(VN1 ~ VN7) 사이의 반복적인 메시지 전달 알고리즘에 따라 이루어질 수 있다. 즉, 각각의 반복마다 체크 노드들(CN1 ~ CN3)과 변수 노드들(VN1 ~ VN7) 사이에서 메시지가 전달되면서 반복 복호가 수행될 수 있다.
변수 노드들은 자신과 연결된 체크 노드들로부터 수신되는 C2V 메시지들을 이용하여 에러 정정을 수행할 수 있다. 변수 노드들은, 자신과 연결된 체크 노드들에게 전송할 V2C 메시지들을 생성하고, 생성된 V2C 메시지들 각각을 대응하는 체크 노드에게 전송할 수 있다.
체크 노드들은 자신과 연결된 변수 노드들로부터 수신되는 V2C 메시지들을 이용하여 패리티 체크를 수행할 수 있다. 패리티 체크에는 V2C 메시지에 포함된 부호 비트가 이용될 수 있다. 체크 노드들은, 자신과 연결된 변수 노드들에게 전송할 C2V 메시지들을 생성하고, 생성된 C2V 메시지들 각각을 대응하는 변수 노드에게 전송할 수 있다.
도 4는 도 2에 도시된 패리티 체크 행렬을 이용하여 계산되는 신드롬 벡터를 설명하기 위한 예시도이다.
전술한 바와 같이, 패리티 체크 행렬(H)과 i번째 반복에 대응하는 변수 노드 벡터(Ci)의 전치 행렬(Ci T)을 기반으로 신드롬 벡터(Si)가 생성될 수 있다. 신드롬 벡터(Si)의 각 심볼들(Si1, Si2, Si3)은, 도 3에 도시된 태너 그래프 상의 각 체크 노드들(CN1 ~ CN3)에 대응한다.
신드롬 벡터(Si)의 모든 심볼들(Si1, Si2, Si3)이 '0'을 나타내는 경우, 이는 신드롬 체크가 패스하였음을 의미한다. 이는 해당 반복에서 에러 정정 디코딩이 성공적으로 이루어졌음을 의미한다. 따라서, 해당 코드워드에 대한 반복 복호는 종료되고, i번째 반복에서 대응하는 변수 노드 벡터(Ci)가 디코딩된 코드워드로서 출력될 수 있다.
만약, 신드롬 벡터(Si)의 모든 심볼들(Si1, Si2, Si3) 중 적어도 하나의 심볼이 '0'이 아닌 경우, 이는 신드롬 체크가 페일되었음을 의미한다. 이는 해당 반복에서 에러 정정 디코딩이 성공되지 않았음을 의미하며, 따라서 최대 반복 횟수에 도달하지 않은 경우라면 다음 반복이 수행될 수 있다. 여기서, '0'이 아닌 심볼은, UCN을 나타낸다.
도 5는 연판정 디코딩 시에 g개의 판독 값을 이용하여 초기 값을 생성하는 과정을 설명하기 위한 예시도이다.
도 5에는 각각이 제 1 상태(S1) 및 제 2 상태(S2) 중 어느 하나의 상태를 갖는 메모리 셀들의 문턱 전압(Vth) 분포를 도시하였다.
양자화 레벨 g+1이 이용되는 경우, 하나의 코드워드에 대응하는 g개의 판독 벡터들을 획득하기 위하여, g개의 판독 전압들 각각이 복수의 메모리 셀들에 순차적으로 인가될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 양자화 레벨 2가 이용되는 경우 1개의 판독 전압(Vr1)이 인가될 수 있고, 양자화 레벨 3이 이용되는 경우 2개의 판독 전압들(Vr1, Vr2)이 순차적으로 인가될 수 있다. 마찬가지로, 양자화 레벨 8이 이용되는 경우 7개의 판독 전압들(Vr1, Vr2, Vr3, Vr4, Vr5, Vr6, Vr7)이 순차적으로 인가될 수 있다. 이는, 양자화 레벨 g+1이 이용되는 경우, 하나의 메모리 셀마다 g개의 판독 전압이 인가되어, 하나의 메모리 셀당 g개의 판독 값이 획득될 수 있음을 의미한다.
g개의 판독 전압들 중 어느 하나의 판독 전압이 복수의 메모리 셀들에 인가되었을 때, 인가된 판독 전압보다 낮은 문턱 전압을 갖는 메모리 셀에 대한 판독 값은 1로 나타날 수 있고, 인가된 판독 전압보다 높은 문턱 전압을 갖는 메모리 셀에 대한 판독 값은 '0'으로 나타날 수 있다. 예를 들어, 도 5에 도시된 바와 같이 7개의 판독 전압들(Vr1, Vr2, Vr3, Vr4, Vr5, Vr6, Vr7)이 이용된 경우, 하나의 메모리 셀당 7개의 판독 값이 획득될 수 있다.
에러 정정 회로는, g개의 판독 전압들 각각에 대응하는 판독 값을 결합하여 g+1개의 레벨로 양자화된 판독 값을 생성할 수 있다. 예를 들어, 도 5에 도시된 바와 같이 7개의 판독 전압들이 이용된 경우, 에러 정정 회로는, 7개의 판독 전압들 각각에 대응하는 판독 값을 결합하여, 8개의 레벨로 양자화된 판독 값을 생성할 수 있다.
에러 정정 회로는, g+1개의 레벨로 양자화된 판독 값을 초기 값(예를 들어, LLR 값)으로 변환할 수 있다. 초기 값으로의 변환은, 설정된 룩업 테이블을 참조하여 이루어질 수 있다.
도 6은 룩업 테이블을 설명하기 위한 예시도이다.
도 6을 참조하면, 룩업 테이블은, 복수의 양자화 레벨 각각에 대응하는 LLR 값들을 정의할 수 있다.
에러 정정 회로는, 룩업 테이블을 참조하여, g+1개의 양자화 레벨로 양자화된 판독 값들 각각을, 양자화 레벨 g+1에 대응하는 g+1개의 LLR 값들 중 어느 하나로 변환할 수 있다.
예를 들어, 양자화 레벨 2가 이용되는 경우, 에러 정정 회로는, 2개의 레벨로 양자화된 판독 값들 중 어느 하나를 LLR1 값으로 변환하고 나머지 하나는 LLR2 값으로 변환할 수 있다. 예를 들어, 2개의 레벨로 양자화된 판독 값들 중 '1'은 LLR1 값인 '-4'로 변환되고, '0'은 LLR2 값인 '+4'로 변환될 수 있다.
도 7은 도 1에 도시된 에러 정정 회로의 동작 방법을 설명하기 위한 흐름도이다.
단계(701)에서, 에러 정정 회로는, 코드워드에 대응하는 판독 값들, 즉 판독 벡터를 수신할 수 있다.
단계(703)에서, 에러 정정 회로는, 변수 노드들에 초기 값을 할당할 수 있다. 에러 정정 회로는, 하나의 코드워드에 대응하는 판독 벡터가 g개 수신된 경우, g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. 메모리 컨트롤러는, g+1개의 레벨로 양자화된 판독 벡터를 초기 벡터로 변환할 수 있다. 예를 들어, 초기 벡터는, 복수의 변수 노드들 각각에 하나씩 대응되는 초기 값들로 이루어질 수 있다. 각각의 초기 값은, LLR 값일 수 있다.
단계(705)에서, 에러 정정 회로는, 반복 복호 기법에 따라 최대 반복 횟수(I) 내에서 i번째 반복을 수행할 수 있다. i번째 반복에서 V2C 메시지들 및 C2V 메시지들이 교환되고, 이에 따라 변수 노드들 및 체크 노드들이 업데이트될 수 있다.
단계(707)에서, 에러 정정 회로는, i번째 반복에 대응하는 신드롬 체크를 수행할 수 있다.
신드롬 체크가 패스된 경우, 단계(709)에서, 에러 정정 회로는, i번째 반복에서의 변수 노드 벡터를 디코딩된 코드워드로서 출력할 수 있다. 신드롬 체크가 페일된 경우, 단계(711)가 진행될 수 있다.
단계(711)에서, 에러 정정 회로는, 최대 반복 횟수(I)만큼 반복이 수행되었는지 여부를 판단할 수 있다. 단계(711)의 판단 결과 최대 반복 횟수(I)만큼 반복이 수행된 경우 단계(713)가 진행되고, 그렇지 않은 경우에는 단계(721)가 진행될 수 있다.
단계(713)에서, 에러 정정 회로는, 최대 반복 횟수(I)만큼 반복을 수행하여 유효한 코드워드를 생성하지 못하였기 때문에, 에러 정정 디코딩이 실패하였음을 나타내는 페일 신호를 출력할 수 있다.
한편, 단계(721)에서, 에러 정정 회로는, 트랩핑 셋이 존재하는지 확인할 수 있다. 즉, 에러 정정 회로는, 반복 복호 과정에서 트랩핑 셋이 발생하는 경우 이를 검출할 수 있다. 단계(721)의 구체적인 설명은 도 8을 참조하여 후술한다.
단계(721)의 판단 결과 트랩핑 셋이 검출되는 경우, 단계(721)에서, 에러 정정 회로는, 반복 복호를 정지할 수 있다. 즉, 에러 정정 회로는, 최대 반복 횟수(I)에 도달하기 전이라도 트랩핑 셋이 검출되는 경우 에러 정정 디코딩을 정지시킬 수 있다. 트랩핑 셋이 검출된 경우, 포스트 프로세서에 의하여 에러 정정 디코딩에 이용되는 각종 파라미터의 수정이 이루어진 후, 단계(703) 또는 단계(705)가 다시 진행될 수 있다.
한편, 단계(721)의 판단 결과 트랩핑 셋이 검출되지 않은 경우, 단계(731)를 거쳐 단계(705)에서 다음 반복이 수행될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 트랩핑 셋 검출 과정을 설명하기 위한 흐름도이다.
단계(721a)는, 도 7의 단계(711)로부터 진행될 수 있다. 단계(721a)에서, 에러 정정 회로는, 신드롬 체크 이력을 관리할 수 있다. 예를 들어, 에러 정정 회로는, UCN의 개수 정보 및 신드롬 벡터 중 적어도 하나를 관리할 수 있다. 일 실시 예에서, 신드롬 체크 이력은, 가장 최근에 수행된 설정된 횟수의 일련의 반복에 대응되게 관리될 수 있다.
단계(721b)에서, 에러 정정 회로는, 신드롬 체크 이력에 트랩핑 셋 판단 정책을 적용할 수 있다. 즉, 에러 정정 회로는, 신드롬 체크 이력이 트랩핑 셋 판단 정책에 포함된 조건을 만족하는지 판단할 수 있다. 일 실시 예에서, 트랩핑 셋 판단 정책은, 제 1 정책 및 제 2 정책 중 적어도 하나를 포함할 수 있다. 예를 들어, 현재 코드워드에 대한 반복 복호 수행 중에 트랩핑 셋 판단 정책에 포함된 조건이 만족된 적이 없는 경우 제 1 정책이 적용될 수 있고, 현재 코드워드에 대한 반복 복호 수행 중에 제 1 정책에 포함된 조건이 만족된 적이 있는 경우 제 2 정책이 적용될 수 있다.
단계(721b)의 판단 결과, 신드롬 체크 이력이 트랩핑 셋 판단 정책에 포함된 조건을 만족하는 경우 단계(721c)가 진행되고, 그렇지 않은 경우 도 7의 단계(731)가 진행될 수 있다.
단계(721c)에서, 에러 정정 회로는 카운트 값을 1 증가시킬 수 있다.
단계(721d)에서, 에러 정정 회로는, 카운트 값이 임계 값에 도달하였는지 여부를 확인할 수 있다. 만약, 카운트 값이 임계 값에 도달한 경우, 도 7의 단계(723)가 진행될 수 있다. 즉, 카운트 값이 임계 값에 도달한 경우 반복 복호가 정지될 수 있다.
만약, 카운트 값이 임계 값에 도달하지 않은 경우라면 도 7의 단계(731)를 거쳐 다음 반복이 수행될 수 있다.
실시 예에 따라, 단계(721c) 및 단계(721d)는 생략될 수 있으며, 이러한 경우, 신드롬 체크 이력이 제 1 정책에 포함된 조건을 한 번이라도 만족하는 경우 도 7의 단계(723)가 진행되어 반복 복호가 정지될 수도 있다.
도 9는 본 발명의 일 실시 예에 따른 트랩핑 셋 판단 정책을 설명하기 위한 예시도이다.
전술한 바와 같이, 트랩핑 셋 판단 정책은, 트랩핑 셋을 검출하는 데 이용되는 적어도 하나의 조건을 포함할 수 있다. 예를 들어, 트랩핑 셋 판단 정책은, 신드롬 벡터의 변화, UCN의 개수 및 UCN의 개수의 변화 중 적어도 하나와 관련된 조건들을 포함할 수 있다.
도 9에는, 일 예로서, 제 1 정책에 7개의 조건이 포함되고 제 2 정책에 1개의 조건이 포함된 예를 도시하였다. 도 9에 도시된 조건들은 하나의 예일 뿐이며, 신드롬 벡터의 변화, UCN의 개수 및 UCN의 개수의 변화 중 적어도 하나와 관련된 다양한 조건들이 트랩핑 셋 판단 정책에 포함될 수 있다.
일 실시 예에서, 도 9에 도시된 조건들 중 일부는 선택적으로 적용될 수 있다. 예를 들어, 도 9에 도시된 조건들 중 제 1 조건, 제 2 조건, 제 4 조건 및 제 6 조건이 적용되는 경우에는, 제 3 조건, 제 5 조건 및 제 7 조건은 적용되지 않을 수 있다. 반대로, 도 9에 도시된 조건들 중 제 3 조건, 제 5 조건 및 제 7 조건이 적용되는 경우에는, 제 1 조건, 제 2 조건, 제 4 조건 및 제 6 조건은 적용되지 않을 수 있다. 각 조건에 대하여 구체적으로 설명하면 다음과 같다.
제 1 조건은, α1회 연속하여 신드롬 벡터가 불변인 경우를 나타낸다. 제 1 조건은, 제 1 조건이 만족되는 경우 추가적인 반복을 수행한다 하더라도 에러 정정이 이루어질 가능성이 낮다는 것을 전제로 한다.
제 2 조건은, α2회 연속하여 UCN의 개수가 β1보다 적고, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 많으며, α2회 동안 신드롬 벡터가 적어도 한 번 불변인 경우를 나타낸다. 제 2 조건은, 제 2 조건이 만족되는 경우 추가적인 반복을 수행한다 하더라도 에러 정정이 이루어질 가능성이 낮다는 것을 전제로 한다.
제 3 조건은, α1회 연속하여 UCN의 개수가 β1보다 같거나 적고, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 같거나 많은 경우를 나타낸다. 제 3 조건은, 제 3 조건이 만족되는 경우 추가적인 반복을 수행한다 하더라도 에러 정정이 이루어질 가능성이 낮다는 것을 전제로 한다.
제 4 조건은, α2회 연속하여 UCN의 개수가 β1보다 적고, α2회 연속하여 UCN의 개수가 동일한 경우를 나타낸다. 제 4 조건은, 제 4 조건이 만족되는 경우 진동 발산(oscillation)일 확률이 높으며, 따라서 추가적인 반복을 수행한다 하더라도 에러 정정이 이루어질 가능성이 낮다는 것을 전제로 한다.
제 5 조건은, α2회 연속하여 UCN의 개수가 β2보다 적고, α2회 연속하여 UCN의 개수가 동일한 경우를 나타낸다. 제 5 조건은, 제 4 조건과 마찬가지로, 제 5 조건이 만족되는 경우 진동 발산일 확률이 높다는 것을 전제로 한다.
제 6 조건은, α3회 연속하여 UCN의 개수가 β1보다 적고, α3회 연속하여 UCN의 개수가 단조 감소하지 않는 경우를 나타낸다. 제 6 조건은, 제 4 조건과 마찬가지로, 제 6 조건이 만족되는 경우 진동 발산일 확률이 높다는 것을 전제로 한다.
제 7 조건은, α3회 연속하여 UCN의 개수가 β2보다 적고, α3회 연속하여 UCN의 개수가 단조 감소하지 않는 경우를 나타낸다. 제 7 조건은, 제 4 조건과 마찬가지로, 제 7 조건이 만족되는 경우 진동 발산일 확률이 높다는 것을 전제로 한다.
한편, 제 1 내지 제 7 조건이 만족된다 하더라도 반복 복호 과정에서 메시지의 갱신은 이루어지고 있을 수 있고, 이러한 경우 추가적인 반복에 의하여 에러 정정이 될 가능성이 있으므로, α1, α2, α3, β1 및 β2는 이러한 점을 고려하여 실험적으로 결정될 수 있다. 일 실시 예에서, α2는, α1보다 크고 α3보다 작게 결정될 수 있다. 일 실시 예에서, β1은, β2보다 작게 결정될 수 있다.
제 8 조건은, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 같거나 많은 경우를 나타낸다. 제 8 조건은, 제 1 정책에 포함된 조건들 중 적어도 하나의 조건을 만족한 상태에서 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 같거나 많다면 추가적인 반복을 수행한다 하더라도 에러 정정이 이루어질 가능성이 낮다는 것을 전제로 한다.
도 10은 도 9에 도시된 제 1 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 10에는, 현재 수행된 반복인 i번째 반복으로부터 4번째 이전 반복인 i-4번째 반복까지에 대응하는 신드롬 체크 이력으로서, 신드롬 벡터를 도시하였다.
도 9에 도시된 제 1 조건에서 α1이 3이라 가정하면, 제 1 조건은 연속하는 3회 반복 동안 신드롬 벡터가 불변인 경우를 나타낸다.
한편, 도 10에 도시된 신드롬 체크 이력은, 가장 최근의 3회 반복(i, i-1, i-2) 동안 신드롬 벡터 {1 0 0 0 1}가 갱신되지 않았음을 나타낸다.
따라서, α1이 3이라 가정하면, 도 10에 도시된 신드롬 체크 이력은 도 9에 도시된 제 1 조건을 만족한다.
도 11은 도 9에 도시된 제 2 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 11에는, 현재 수행된 반복인 i번째 반복으로부터 4번째 이전 반복인 i-4번째 반복까지에 대응하는 신드롬 체크 이력으로서, 신드롬 벡터 및 UCN의 개수 정보를 도시하였다.
도 9에 도시된 제 2 조건에서 α2 및 β1이 모두 4라 가정하면, 제 2 조건은 연속하는 4회 반복 동안 UCN의 개수가 4보다 적고, 연속하는 4회 반복 동안 신드롬 벡터가 적어도 한 번 불변하고, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 많은 경우를 나타낸다.
한편, 도 11에 도시된 신드롬 체크 이력은, 가장 최근의 4회 반복(i, i-1, i-2, i-3) 동안 UCN의 개수가 모두 4개 미만임을 나타낸다. 또한, i-2번째 반복에서의 신드롬 벡터 {1 0 0 0 1}와 i-1번째 반복에서의 신드롬 벡터 {1 0 0 0 1 }가 동일함을 나타낸다. 즉, i-1번째 반복에서 신드롬 벡터가 불변하였음을 나타낸다. 또한, 현재 반복(i)에서의 UCN의 개수(3)가 직전 반복(i-1)에서의 UCN의 개수(2)보다 많음을 나타낸다.
따라서, α2 및 β1이 모두 4라 가정하면, 도 11에 도시된 신드롬 체크 이력은 도 9에 도시된 제 2 조건을 만족한다.
도 12는 도 9에 도시된 제 3 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 12에는, 현재 수행된 반복인 i번째 반복으로부터 4번째 이전 반복인 i-4번째 반복까지에 대응하는 신드롬 체크 이력으로서, UCN의 개수 정보를 도시하였다.
도 9에 도시된 제 3 조건에서 α1 및 β1이 모두 4라 가정하면, 제 3 조건은 연속하는 4회 반복 동안 UCN의 개수가 4보다 적고, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 같거나 많은 경우를 나타낸다.
한편, 도 12에 도시된 신드롬 체크 이력은, 가장 최근의 4회 반복(i, i-1, i-2, i-3) 동안 UCN의 개수가 모두 4개 미만임을 나타낸다. 또한, 현재 반복(i)에서의 UCN의 개수(2)가 직전 반복(i-1)에서의 UCN의 개수(2)와 같음을 나타낸다.
따라서, α1 및 β1이 모두 4라 가정하면, 도 12에 도시된 신드롬 체크 이력은 도 9에 도시된 제 3 조건을 만족한다.
도 13은 도 9에 도시된 제 4 조건 또는 제 5 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 13에는, 현재 수행된 반복인 i번째 반복으로부터 4번째 이전 반복인 i-4번째 반복까지에 대응하는 신드롬 체크 이력으로서, UCN의 개수 정보를 도시하였다.
만약, 도 9에 도시된 제 4 조건에서 α2 및 β1이 모두 4라 가정하면, 제 4 조건은 연속하는 4회 반복 동안 UCN의 개수가 4보다 적고, 연속하는 4회 반복 동안 UCN의 개수가 동일한 경우를 나타낸다.
만약, 도 9에 도시된 제 5 조건에서 α2가 4이고 β2가 5라 가정하면, 제 5 조건은 연속하는 4회 반복 동안 UCN의 개수가 5보다 적고, 연속하는 4회 반복 동안 UCN의 개수가 동일한 경우를 나타낸다.
한편, 도 13에 도시된 신드롬 체크 이력은, 가장 최근의 4회 반복(i, i-1, i-2, i-3) 동안 UCN의 개수가 3개로 모두 동일한 경우를 나타낸다.
따라서, α2 및 β1이 모두 4라 가정하면 도 13에 도시된 신드롬 체크 이력은 도 9에 도시된 제 4 조건을 만족하고, α2가 4이고 β2가 5라 가정하면 도 13에 도시된 신드롬 체크 이력은 도 9에 도시된 제 5 조건을 만족한다.
도 14는 도 9에 도시된 제 6 조건 또는 제 7 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 14에는, 현재 수행된 반복인 i번째 반복으로부터 4번째 이전 반복인 i-4번째 반복까지에 대응하는 신드롬 체크 이력으로서, UCN의 개수 정보를 도시하였다.
만약, 도 9에 도시된 제 6 조건에서 α3는 5이고 β1은 4라 가정하면, 제 6 조건은 연속하는 5회 반복 동안 UCN의 개수가 4개 미만이고, 연속하는 4회 반복 동안 UCN의 개수가 단조 감소하지 않은 경우를 나타낸다.
만약, 도 9에 도시된 제 7 조건에서 α3는 5이고 β2은 5라 가정하면, 제 7 조건은 연속하는 5회 반복 동안 UCN의 개수가 5개 미만이고, 연속하는 4회 반복 동안 UCN의 개수가 단조 감소하지 않은 경우를 나타낸다.
한편, 도 14에 도시된 신드롬 체크 이력은, 가장 최근의 5회 반복(i, i-1, i-2, i-3, i-4) 동안 UCN의 개수가 모두 4 미만임을 나타낸다. 또한, i-1번째 반복에서의 UCN의 개수는 1개이고 i번째 반복에서의 UCN의 개수는 2개임을 나타낸다. 즉, i-1번째 반복과 i번째 반복 사이에서 UCN의 개수가 단조 감소하지 않았음을 나타낸다.
따라서, α3는 5이고 β1은 4라 가정하면 도 14에 도시된 신드롬 체크 이력은 도 9에 도시된 제 6 조건을 만족하고, α3는 5이고 β2은 5라 가정하면 도 14에 도시된 신드롬 체크 이력은 도 9에 도시된 제 7 조건을 만족한다.
도 15는 도 9에 도시된 제 8 조건을 만족하는 경우를 설명하기 위한 예시도이다.
도 15에는, 현재 수행된 반복인 i번째 반복으로부터 4번째 이전 반복인 i-4번째 반복까지에 대응하는 신드롬 체크 이력으로서, UCN의 개수 정보를 도시하였다.
도 9에 도시된 제 5 조건은, 현재 반복(i)에서의 UCN의 개수가 직전 반복(i-1)에서의 UCN의 개수보다 많은 경우를 나타낸다.
한편, 도 15에 도시된 신드롬 체크 이력은, 현재 반복(i)에서의 UCN의 개수는 3개이고, 직전 반복(i-1)에서의 UCN의 개수는 2개임을 나타낸다. 즉, 현재 반복(i)에서의 UCN의 개수가 직전 반복(i-1)에서의 UCN의 개수보다 많음을 나타낸다.
따라서, 도 15에 도시된 신드롬 체크 이력은 도 9에 도시된 제 8 조건을 만족한다.
도 16은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 16을 참조하면, 메모리 시스템(memory system; 2000)은, 데이터가 저장되는 메모리 장치(memory device; 2200) 및 호스트(host; 1000)의 제어에 따라 메모리 장치(2200)를 제어하는 메모리 컨트롤러(memory controller; 2100)를 포함할 수 있다.
호스트(1000)는, PCI-E(Peripheral Component Interconnect-Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), UFS(Universal Flash Storage), SCSI(Small Computer Small Interface) 및 SAS(serial attached SCSI) 중 적어도 하나의 인터페이스 프로토콜을 이용하여 메모리 시스템(2000)과 통신할 수 있다.
메모리 컨트롤러(2100)는, 메모리 시스템(2000)의 동작을 전반적으로 제어하며, 호스트(1000)와 메모리 장치(2200) 사이의 데이터 교환을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는 호스트(1000)와 메모리 장치(2200) 사이에서 커맨드(command), 어드레스(address) 및 데이터(data)가 통신될 수 있도록 수신된 정보를 변환하고 및 변환된 정보를 저장 및 출력할 수 있다. 예를 들어, 프로그램 동작 시, 메모리 컨트롤러(2100)는 커맨드(command), 어드레스(address) 및 데이터(data) 등을 메모리 장치(2200)에 전송할 수 있다. 예를 들어, 판독 동작 시, 메모리 컨트롤러(2100)는 커맨드 및 어드레스 등을 메모리 장치(2200)에게 전송하고, 메모리 장치(2200)로부터 판독 값들을 수신할 수 있다.
메모리 컨트롤러(2100)는, 호스트 인터페이스(host interface; 2110), CPU(Central Processing Unit; 2120), 메모리 인터페이스(memory interface; 2130), 버퍼 메모리(buffer memory; 2140), 에러 정정 회로(error correction circuit; 2150) 및 내부 메모리(2160)를 포함할 수 있다. 호스트 인터페이스(2110), 메모리 인터페이스(2130), 버퍼 메모리(2140), 에러 정정 회로(2150) 및 내부 메모리(2160)는 CPU(2120)에 의해 제어될 수 있다.
호스트 인터페이스(2110)는, 통신 프로토콜을 이용하여 호스트(1000)와 데이터 교환을 수행할 수 있다.
CPU(2120)는, 메모리 장치(2200)를 제어하기 위하여, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, CPU(2120)는, 프로그램 동작, 판독 동작, 소거 동작, 데이터 압축 동작 및 카피백 동작들에 필요한 다양한 커맨드들(commands)을 생성할 수 있다.
메모리 인터페이스(2130)는, 통신 프로토콜을 이용하여 메모리 장치(2200)와 통신을 수행할 수 있다.
버퍼 메모리(2140)는, 메모리 컨트롤러(2100)가 메모리 장치(2200)를 제어하는 동안 데이터를 임시로 저장할 수 있다. 예를 들면, 프로그램 동작이 완료될 때까지 호스트로부터 수신된 데이터는 버퍼 메모리(2140)에 임시로 저장될 수 있다. 또한, 판독 동작 시 메모리 장치(2200)로부터 판독된 데이터가 버퍼 메모리(2140)에 임시로 저장될 수도 있다.
에러 정정 회로(2150)는, 프로그램 동작 또는 판독 동작 시 에러 정정을 위한 인코딩 및 디코딩을 수행할 수 있다.
에러 정정 회로(2150)는, 에러 정정 디코더(2152) 및 포스트 프로세서(2154)를 포함할 수 있다. 에러 정정 디코더(2152)는, 메모리 장치(2200)로부터 판독된 데이터, 즉 코드워드(codeword)에 대한 에러 정정 디코딩을 수행할 수 있다. 에러 정정 디코더(2152)는, 에러 정정을 위한 반복 복호 과정에서 에러가 검출된 경우, 패리티 체크 행렬을 이용하여 에러를 정정할 수 있다. 예를 들어, 에러 정정 디코더(2152)는, 패리티 체크 행렬을 기반으로 코드워드에 대응하는 신드롬을 산출하고, 산출된 신드롬에 근거하여 코드워드에 에러가 포함되어 있는지 여부를 판단할 수 있다. 에러 정정 디코더(2152)는, 코드워드에 포함된 에러를 정정할 수 있는 경우, 에러를 정정하고, 에러 정정된 데이터를 출력할 수 있다. 에러 정정 디코더(2152)는, 코드워드에 포함된 에러를 정정할 수 없는 경우, 디코딩이 페일(fail)되었음을 CPU(2120)에 통지할 수 있다.
에러 정정 디코더(2152)는, 맵퍼(2152a), 노드 연산부(2152b), 신드롬 체크부(2152c) 및 디코딩 제어부(2152d)를 포함할 수 있다. 에러 정정 디코더(2152)는, 도 1을 참조하여 설명한 에러 정정 디코더(100)와 동일한 동작을 수행할 수 있다. 즉, 도 16에 도시된 맵퍼(2152a), 노드 연산부(2152b), 신드롬 체크부(2152c) 및 디코딩 제어부(2152d)는, 각각 도 1에 도시된 맵퍼(110), 노드 연산부(120), 신드롬 체크부(130) 및 디코딩 제어부(140)에 대응하는 동작을 수행할 수 있다.
포스트 프로세서(2154)는, 도 1에 도시된 포스트 프로세서(200)에 대응하는 동작을 수행할 수 있다.
내부 메모리(2160)는, 메모리 컨트롤러(2100)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 내부 메모리(2160)는, 다수의 테이블들을 저장할 수 있다. 예를 들어, 내부 메모리(2160)는, 논리적 어드레스(logical address)와 물리적 어드레스(physical address)의 맵핑 테이블을 저장할 수 있다.
메모리 장치(2200)는, 메모리 컨트롤러(2100)의 제어에 따라 프로그램 동작, 판독 동작, 소거 동작, 데이터 압축 동작 및 카피백 동작 등을 수행할 수 있다. 메모리 장치(2200)는, 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치, 또는 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치로 이루어질 수 있다.
도 17은 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다. 도 17에 도시된 메모리 장치는, 도 16에 도시된 메모리 시스템에 적용될 수 있다.
메모리 장치(2200)는, 제어 로직(2210), 주변 회로들(2220) 및 메모리 셀 어레이(2240)를 포함할 수 있다. 주변 회로들(2220)은, 전압 생성 회로(voltage generation circuit; 2222), 로우 디코더(row decoder; 2224), 입출력 회로(input/output circuit; 2226), 컬럼 디코더(column decoder; 2228), 페이지 버퍼 그룹(page buffer group; 2232) 및 전류 센싱 회로(current sensing circuit; 2234)를 포함할 수 있다.
제어 로직(2210)은, 도 16에 도시된 메모리 컨트롤러(2100)의 제어 하에 주변 회로들(2220)을 제어할 수 있다.
제어 로직(2210)은, 입출력 회로(2226)를 통하여 메모리 컨트롤러(2100)로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력할 수 있다. 제어 로직(2210)은, 전류 센싱 회로(2234)로부터 수신되는 패스 신호(PASS) 또는 페일 신호(FAIL)에 응답하여 검증 동작이 패스되었는지 또는 페일되었는지 여부를 판단할 수 있다.
주변 회로들(2220)은 메모리 셀 어레이(2240)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(2240)에 저장된 데이터를 출력하기 위한 판독 동작(read operation), 메모리 셀 어레이(2240)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행할 수 있다.
전압 생성 회로(2222)는, 제어 로직(2210)으로부터 수신되는 동작 신호(OP_CMD)에 응답하여 프로그램 동작, 판독 동작 및 소거 동작에 이용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성 회로(2222)는, 프로그램 전압, 검증 전압, 패스 전압, 판독 전압, 소거 전압 및 턴-온 전압 등을 로우 디코더(2224)로 전달할 수 있다.
로우 디코더(2224)는, 제어 로직(2210)으로부터 수신되는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(2240)에 포함된 메모리 블록들 중 선택된 메모리 블록에 연결된 로컬 라인들(Local Lines; LL)에 동작 전압들(Vop)을 전달할 수 있다. 로컬 라인들(LL)은, 로컬 워드 라인들(local word lines), 로컬 드레인 셀렉트 라인들(local drain select lines) 및 로컬 소스 셀렉트 라인들(local source select lines)을 포함할 수 있다. 이 외에도, 로컬 라인들(LL)은 소스 라인(source line) 등 메모리 블록에 연결된 다양한 라인들을 포함할 수 있다.
입출력 회로(2226)는, 입출력 라인들(IO)을 통해 메모리 컨트롤러로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(2210)에 전달하거나, 컬럼 디코더(2228)와 데이터(DATA)를 주고 받을 수 있다.
컬럼 디코더(2228)는, 제어 로직(2210)으로부터 수신되는 칼럼 어드레스(CADD)에 응답하여 입출력 회로(2226)와 페이지 버퍼 그룹(2232) 사이에서 데이터를 전달할 수 있다. 예를 들어, 컬럼 디코더(2228)는, 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBm)과 데이터를 주고 받거나, 칼럼 라인들(CL)을 통해 입출력 회로(2226)와 데이터를 주고 받을 수 있다.
페이지 버퍼 그룹(2232)은, 메모리 블록들(BLK1~BLKi)에 공통으로 연결된 비트 라인들(BL1~BLm)에 연결될 수 있다. 페이지 버퍼 그룹(2232)은, 비트 라인들(BL1~BLm)에 연결된 복수의 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 예를 들어, 각각의 비트 라인마다 하나의 페이지 버퍼가 연결될 수 있다. 페이지 버퍼들(PB1~PBm)은, 제어 로직(2210)으로부터 수신되는 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들어, 페이지 버퍼들(PB1~PBm)은, 프로그램 동작 시 메모리 컨트롤러로부터 수신된 프로그램 데이터를 임시로 저장하고, 프로그램 데이터에 따라 비트 라인들(BL1~BLm)에 인가되는 전압을 조절할 수 있다. 또한, 페이지 버퍼들(PB1~PBm)은, 판독 동작 시 비트 라인들(BL1~BLm)을 통하여 수신되는 데이터를 임시로 저장하거나, 비트 라인들(BL1~BLm)의 전압 또는 전류를 센싱할 수 있다.
전류 센싱 회로(2234)는, 판독 동작 또는 검증 동작 시 제어 로직(2210)으로부터 수신되는 허용 비트(VRY_BTI<#>)에 응답하여 기준 전류를 생성하고, 기준 전류에 의하여 생성된 기준 전압과 페이지 버퍼 그룹(2232)으로부터 수신되는 센싱 전압(VPB)을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
메모리 셀 어레이(2240)는, 데이터가 저장되는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 메모리 블록들(BLK1~BLKi)에는 사용자 데이터(user data) 및 메모리 장치(2200)의 동작에 필요한 다양한 정보가 저장될 수 있다. 메모리 블록들(BLK1~BLKi)은, 2차원 구조로 구현되거나 3차원 구조로 구현될 수 있으며, 서로 동일하게 구성될 수 있다.
도 18은 메모리 블록을 설명하기 위한 예시도이다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있으며, 도 18에는 설명의 편의를 위하여 복수의 메모리 블록들 중 어느 하나의 메모리 블록(BLKi)이 도시되었다.
메모리 블록(BLKi)은 제 1 셀렉트 라인과 제 2 셀렉트 라인 사이에 서로 평행하게 배열된 복수의 워드 라인들이 연결될 수 있다. 여기서, 제 1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제 2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 구체적으로, 메모리 블록(BLKi)은, 비트 라인들(BL1~BLm)과 소스 라인(SL) 사이에 연결된 복수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLm)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제 1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제 1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제 1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 복수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다. 예를 들면, 하나의 메모리 셀에 2 이상의 비트 데이터가 저장되는 경우, 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 예를 들면, MLC 타입으로 구동되는 메모리 장치에서는 하나의 물리 페이지(PPG)에 2개의 논리 페이지 데이터가 저장될 수 있고, TLC 타입으로 구동되는 메모리 장치에서는 하나의 물리 페이지(PPG)에 3개의 논리 페이지 데이터가 저장될 수 있다.
도 19는 도 16에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 19를 참조하면, 메모리 시스템(Memory System; 30000)은, 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet), PC(personal computer), PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(2200)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 판독(read) 동작 등을 제어할 수 있다.
메모리 장치(2200)에 프로그램된 데이터는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는, 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는, 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는, 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(2100) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(2100)는, 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(2200)에 전송할 수 있다. 또한, 무선 송수신기(3300)는, 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는, 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는, 메모리 컨트롤러(2100)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(3100)의 일부로서 구현될 수도 있고, 프로세서(3100)와는 별도의 칩으로 구현될 수 있다.
도 20은 도 16에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 20을 참조하면, 메모리 시스템(Memory System; 70000)은, 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(2200), 메모리 컨트롤러(2100) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는, 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(2100) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는, 호스트(60000)가 이용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: 에러 정정 회로
100: 에러 정정 디코더
110: 맵퍼
120: 노드 연산부
130: 신드롬 체크부
140: 디코딩 제어부
200: 포스트 프로세서

Claims (30)

  1. 반복 복호(iterative decoding) 기법에 따른 에러 정정 디코딩(error correction decoding)을 수행하는 에러 정정 회로로서,
    복수의 반복(iteration)들 각각에 대응하는 신드롬(syndrome) 체크 이력을 관리하는 신드롬 체크 이력 관리부; 및
    상기 에러 정정 디코딩 수행 시에 설정된 트랩핑 셋(trapping set) 판단 정책 및 상기 신드롬 체크 이력을 기초로 트랩핑 셋을 검출하는 트랩핑 셋 검출부를 포함하되,
    상기 트랩핑 셋 판단 정책은, 신드롬 벡터의 변화, UCN(Unsatisfied Check Node)의 개수 및 UCN의 개수의 변화 중 적어도 하나와 관련되고, 상기 복수의 반복들 중 상기 트랩핑 셋 검출부가 상기 트랩핑 셋을 검출한 이후의 반복들에 적용되는 제 1 정책을 포함하고,
    상기 트랩핑 셋 검출부는,
    상기 복수의 반복들 각각에 대응하는 신드롬 체크 이력 중 상기 제 1 정책을 만족하는 신드롬 체크 이력이 설정된 횟수만큼 연속되는 경우 상기 트랩핑 셋이 존재하는 것으로 판단하는
    에러 정정 회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 신드롬 체크 이력은,
    상기 복수의 반복들 각각에 대응하는 신드롬 벡터 및 상기 복수의 반복들 각각에 대응하는 UCN의 개수 정보 중 적어도 하나를 포함하는
    에러 정정 회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 트랩핑 셋 검출부는,
    상기 복수의 반복들 중 가장 최근에 수행된 설정된 횟수만큼의 반복들 각각에 대응하는 신드롬 체크 이력에 상기 트랩핑 셋 판단 정책을 대응시키는
    에러 정정 회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 트랩핑 셋 판단 정책은,
    설정된 횟수만큼의 반복들 각각에 대응하는 신드롬 벡터의 변화 여부, 상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수와 임계 값과의 관계, 상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수의 변화 여부 및 상기 설정된 횟수만큼의 반복들 동안 이전 반복과의 UCN의 개수 변화 중 적어도 하나와 관련된 조건을 포함하는
    에러 정정 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 트랩핑 셋 검출부는,
    상기 트랩핑 셋 판단 정책에 포함된 조건들 중 어느 하나의 조건이 1회 만족되는 경우 상기 트랩핑 셋이 존재하는 것으로 판단하는
    에러 정정 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 각각의 UCN의 개수와 임계 값과의 관계와 관련된 조건은,
    상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수가 임계 값 미만인지 여부 및 상기 설정된 횟수만큼의 반복들 동안 상기 각각의 UCN의 개수가 임계 값과 같은지 여부 중 적어도 하나를 포함하는
    에러 정정 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 이전 반복과의 UCN의 개수 변화와 관련된 조건은,
    상기 설정된 횟수만큼의 반복들 동안 UCN의 개수가 감소하였는지 여부, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 증가하였는지 여부 및 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수와 같은지 여부 중 적어도 하나를 포함하는
    에러 정정 회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 트랩핑 셋 판단 정책은,
    상기 복수의 반복들 중 상기 트랩핑 셋 검출부가 상기 트랩핑 셋을 검출하기 전까지의 반복들에 적용되는 제 2 정책을 더 포함하는
    에러 정정 회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 제 2 정책은,
    설정된 횟수만큼의 반복들 각각에 대응하는 신드롬 벡터의 변화 여부, 상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수와 임계 값과의 관계, 상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수의 변화 여부 및 상기 설정된 횟수만큼의 반복들 동안 이전 반복과의 UCN의 개수 변화 중 적어도 하나와 관련된 조건을 포함하는
    에러 정정 회로.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서, 상기 각각의 UCN의 개수와 임계 값과의 관계와 관련된 조건은,
    상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수가 임계 값 미만인지 여부 및 상기 설정된 횟수만큼의 반복들 동안 상기 각각의 UCN의 개수가 임계 값과 같은지 여부 중 적어도 하나를 포함하는
    에러 정정 회로.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서, 상기 이전 반복과의 UCN의 개수 변화와 관련된 조건은,
    상기 설정된 횟수만큼의 반복들 동안 UCN의 개수가 감소하였는지 여부, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 증가하였는지 여부 및 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수와 같은지 여부 중 적어도 하나를 포함하는
    에러 정정 회로.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 제 1 정책은,
    현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수 이상인지 여부와 관련된 조건을 포함하는
    에러 정정 회로.
  13. 삭제
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 트랩핑 셋 검출부는,
    상기 복수의 반복들 각각에 대응하는 신드롬 체크 이력 중 상기 제 1 정책을 만족하는 신드롬 체크 이력이 설정된 횟수만큼 연속되지 않는 경우 다음 반복에서 상기 제 2 정책을 적용하는
    에러 정정 회로.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 트랩핑 셋 검출부는,
    최대 반복 횟수 내에서 상기 트랩핑 셋이 존재하는 것으로 판단되는 경우, 상기 에러 정정 디코딩을 정지시키는
    에러 정정 회로.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 에러 정정 디코딩은,
    LDPC(Low Density Parity Check) 코드를 기반으로 하는 에러 정정 디코딩인
    에러 정정 회로.
  17. 에러 정정 회로가 반복 복호(iterative decoding) 기법에 따른 에러 정정 디코딩(error correction decoding)을 수행하는 방법으로서,
    복수의 반복(iteration)들 각각에 대응하는 신드롬(syndrome) 체크 이력을 관리하는 단계;
    상기 신드롬 체크 이력이 상기 에러 정정 디코딩 수행 시에 설정된 트랩핑 셋(trapping set) 판단 정책을 만족하는지 확인하는 단계; 및
    최대 반복 횟수 내에서 상기 신드롬 체크 이력이 상기 트랩핑 셋 판단 정책을 만족하는 경우, 상기 에러 정정 디코딩을 정지시키는 단계를 포함하되,
    상기 트랩핑 셋 판단 정책은, 신드롬 벡터의 변화, UCN(Unsatisfied Check Node)의 개수 및 UCN의 개수의 변화 중 적어도 하나와 관련되고, 상기 복수의 반복들 중 트랩핑 셋을 검출한 이후의 반복들에 적용되는 제 1 정책을 포함하고,
    상기 에러 정정 디코딩을 정지시키는 단계는,
    상기 복수의 반복들 각각에 대응하는 신드롬 체크 이력 중 상기 제 1 정책을 만족하는 신드롬 체크 이력이 설정된 횟수만큼 연속되는 경우, 상기 에러 정정 디코딩을 정지시키는 단계를 포함하는
    에러 정정 회로의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 신드롬 체크 이력은,
    상기 복수의 반복들 각각에 대응하는 신드롬 벡터 및 상기 복수의 반복들 각각에 대응하는 UCN의 개수 정보 중 적어도 하나를 포함하는
    에러 정정 회로의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 신드롬 체크 이력이 상기 트랩핑 셋 판단 정책을 만족하는지 확인하는 단계는,
    상기 복수의 반복들 중 가장 최근에 수행된 설정된 횟수만큼의 반복들 각각에 대응하는 신드롬 체크 이력에 상기 트랩핑 셋 판단 정책을 대응시키는 단계
    를 포함하는 에러 정정 회로의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 트랩핑 셋 판단 정책은,
    설정된 횟수만큼의 반복들 각각에 대응하는 신드롬 벡터의 변화 여부, 상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수와 임계 값과의 관계, 상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수의 변화 여부 및 상기 설정된 횟수만큼의 반복들 동안 이전 반복과의 UCN의 개수 변화 중 적어도 하나와 관련된 조건을 포함하는
    에러 정정 회로의 동작 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20 항에 있어서, 상기 에러 정정 디코딩을 정지시키는 단계는,
    상기 트랩핑 셋 판단 정책에 포함된 조건들 중 어느 하나의 조건이 1회 만족되는 경우 상기 에러 정정 디코딩을 정지시키는 단계
    를 포함하는 에러 정정 회로의 동작 방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20 항에 있어서, 상기 각각의 UCN의 개수와 임계 값과의 관계와 관련된 조건은,
    상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수가 임계 값 미만인지 여부 및 상기 설정된 횟수만큼의 반복들 동안 상기 각각의 UCN의 개수가 임계 값과 같은지 여부 중 적어도 하나를 포함하는
    에러 정정 회로의 동작 방법.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20 항에 있어서, 상기 이전 반복과의 UCN의 개수 변화와 관련된 조건은,
    상기 설정된 횟수만큼의 반복들 동안 UCN의 개수가 감소하였는지 여부, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 증가하였는지 여부 및 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수와 같은지 여부 중 적어도 하나를 포함하는
    에러 정정 회로의 동작 방법.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 트랩핑 셋 판단 정책은,
    상기 복수의 반복들 중 상기 트랩핑 셋이 검출되기 전까지의 반복들에 적용되는 제 2 정책을 더 포함하는
    에러 정정 회로의 동작 방법.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 24 항에 있어서, 상기 제 2 정책은,
    설정된 횟수만큼의 반복들 각각에 대응하는 신드롬 벡터의 변화 여부, 상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수와 임계 값과의 관계, 상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수의 변화 여부 및 상기 설정된 횟수만큼의 반복들 동안 이전 반복과의 UCN의 개수 변화 중 적어도 하나와 관련된 조건을 포함하는
    에러 정정 회로의 동작 방법.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제 25 항에 있어서, 상기 각각의 UCN의 개수와 임계 값과의 관계와 관련된 조건은,
    상기 설정된 횟수만큼의 반복들 동안 각각의 UCN의 개수가 임계 값 미만인지 여부 및 상기 설정된 횟수만큼의 반복들 동안 상기 각각의 UCN의 개수가 임계 값과 같은지 여부 중 적어도 하나를 포함하는
    에러 정정 회로의 동작 방법.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제 25 항에 있어서, 상기 이전 반복과의 UCN의 개수 변화와 관련된 조건은,
    상기 설정된 횟수만큼의 반복들 동안 UCN의 개수가 감소하였는지 여부, 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수보다 증가하였는지 여부 및 현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수와 같은지 여부 중 적어도 하나를 포함하는
    에러 정정 회로의 동작 방법.
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 제 1 정책은,
    현재 반복에서의 UCN의 개수가 직전 반복에서의 UCN의 개수 이상인지 여부와 관련된 조건을 포함하는
    에러 정정 회로의 동작 방법.
  29. 삭제
  30. ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 에러 정정 디코딩은,
    LDPC(Low Density Parity Check) 코드를 기반으로 하는 에러 정정 디코딩인
    에러 정정 회로의 동작 방법.
KR1020180122071A 2018-10-12 2018-10-12 에러 정정 회로 및 이의 동작 방법 KR102592870B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180122071A KR102592870B1 (ko) 2018-10-12 2018-10-12 에러 정정 회로 및 이의 동작 방법
US16/423,763 US10931308B2 (en) 2018-10-12 2019-05-28 Error correction circuit and method of operating the same
CN201910695341.8A CN111049530A (zh) 2018-10-12 2019-07-30 纠错电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180122071A KR102592870B1 (ko) 2018-10-12 2018-10-12 에러 정정 회로 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20200041678A KR20200041678A (ko) 2020-04-22
KR102592870B1 true KR102592870B1 (ko) 2023-10-24

Family

ID=70160793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122071A KR102592870B1 (ko) 2018-10-12 2018-10-12 에러 정정 회로 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US10931308B2 (ko)
KR (1) KR102592870B1 (ko)
CN (1) CN111049530A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102582326B1 (ko) * 2018-09-20 2023-09-26 에스케이하이닉스 주식회사 에러 정정 회로 및 이의 동작 방법
EP4358415A3 (en) * 2022-10-18 2024-05-08 Samsung Electronics Co., Ltd. Storage device performing iterative error correction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130346824A1 (en) * 2012-06-20 2013-12-26 Lsi Corporation Dynamically controlling the number of local iterations in an iterative decoder

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930240B1 (ko) 2003-03-13 2009-12-09 삼성전자주식회사 효율적인 에러 정정을 위한 복호 방법 및 그 장치
KR100842583B1 (ko) 2005-11-21 2008-07-01 삼성전자주식회사 통신 시스템에서 데이터 수신 방법 및 장치
US8799742B1 (en) * 2007-07-30 2014-08-05 Marvell International Ltd. QC-LDPC decoder with list-syndrome decoding
US8127209B1 (en) * 2007-07-30 2012-02-28 Marvell International Ltd. QC-LDPC decoder with list-syndrome decoding
KR20080026559A (ko) 2007-12-26 2008-03-25 톰슨 라이센싱 반복 복호기에서의 중단 기준
US20090319860A1 (en) * 2008-06-23 2009-12-24 Ramot At Tel Aviv University Ltd. Overcoming ldpc trapping sets by decoder reset
EP2181504A4 (en) * 2008-08-15 2010-07-28 Lsi Corp DECODING LIST OF CODED WORDS CLOSE IN A ROM MEMORY
US8347195B1 (en) * 2009-01-22 2013-01-01 Marvell International Ltd. Systems and methods for near-codeword detection and correction on the fly
US8806309B2 (en) * 2011-06-13 2014-08-12 Silicon Motion Inc. Method for controlling message-passing algorithm based decoding operation by referring to statistics data of syndromes of executed iterations and related control apparatus thereof
US8689084B1 (en) * 2011-06-27 2014-04-01 Cadence Design Systems, Inc. Method and apparatus for breaking trapping sets in decoding of information
US8689074B1 (en) * 2011-06-27 2014-04-01 Cadence Design Systems, Inc. Method and apparatus for detecting trapping sets in decoding of information
US8781033B2 (en) * 2012-06-26 2014-07-15 Lsi Corporation Apparatus and method for breaking trapping sets
US8996971B2 (en) * 2012-09-04 2015-03-31 Lsi Corporation LDPC decoder trapping set identification
US8949702B2 (en) * 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US9407290B2 (en) * 2013-03-15 2016-08-02 Sandisk Technologies Llc Error-correction decoding with conditional limiting of check-node messages
US10176041B2 (en) 2014-06-16 2019-01-08 Tidal Systems, Inc. Deterministic read retry method for soft LDPC decoding in flash memories
US10135464B2 (en) 2015-01-05 2018-11-20 SK Hynix Inc. Reliability-assisted bit-flipping decoding algorithm
KR102556479B1 (ko) * 2015-03-20 2023-07-17 에스케이하이닉스 주식회사 Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법
US9977713B2 (en) * 2015-03-20 2018-05-22 SK Hynix Inc. LDPC decoder, semiconductor memory system and operating method thereof
KR20170101368A (ko) * 2016-02-26 2017-09-06 에스케이하이닉스 주식회사 에러 정정 회로 및 에러 정정 방법
US10141953B2 (en) * 2016-12-14 2018-11-27 Via Technologies, Inc. Low-density parity-check apparatus and matrix trapping set breaking method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130346824A1 (en) * 2012-06-20 2013-12-26 Lsi Corporation Dynamically controlling the number of local iterations in an iterative decoder

Also Published As

Publication number Publication date
KR20200041678A (ko) 2020-04-22
US10931308B2 (en) 2021-02-23
US20200119751A1 (en) 2020-04-16
CN111049530A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US11050438B2 (en) Memory controller
US11031952B2 (en) Error correction decoder and memory system having the same
KR102540772B1 (ko) 에러 정정 회로 및 이의 동작 방법
US11128315B2 (en) Error correction decoder
US10804939B2 (en) Memory controller and operating method thereof
KR102588969B1 (ko) 오류 정정 디코더 및 이를 포함하는 메모리 시스템
US11239865B2 (en) Error correction circuit and operating method thereof
KR20200122064A (ko) 오류 정정 회로 및 이를 포함하는 메모리 컨트롤러
KR102592870B1 (ko) 에러 정정 회로 및 이의 동작 방법
US11804857B2 (en) Electronic device
US11055164B2 (en) Error correction decoder and memory controller having the same
US10826531B2 (en) Error correction circuit and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant