JP4282558B2 - 低密度パリティチェック符号復号器及び方法 - Google Patents

低密度パリティチェック符号復号器及び方法 Download PDF

Info

Publication number
JP4282558B2
JP4282558B2 JP2004193767A JP2004193767A JP4282558B2 JP 4282558 B2 JP4282558 B2 JP 4282558B2 JP 2004193767 A JP2004193767 A JP 2004193767A JP 2004193767 A JP2004193767 A JP 2004193767A JP 4282558 B2 JP4282558 B2 JP 4282558B2
Authority
JP
Japan
Prior art keywords
parity
bit
row
check matrix
parity check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004193767A
Other languages
English (en)
Other versions
JP2006019889A (ja
Inventor
賢治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004193767A priority Critical patent/JP4282558B2/ja
Priority to TW094120025A priority patent/TWI261973B/zh
Priority to EP05105370A priority patent/EP1612948B1/en
Priority to DE602005010150T priority patent/DE602005010150D1/de
Priority to US11/168,329 priority patent/US7500168B2/en
Priority to CNA2005100818425A priority patent/CN1716786A/zh
Priority to KR1020050057667A priority patent/KR100738864B1/ko
Publication of JP2006019889A publication Critical patent/JP2006019889A/ja
Application granted granted Critical
Publication of JP4282558B2 publication Critical patent/JP4282558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Description

本発明は、低密度パリティチェック（Low Density Parity Check）符号を復号するための低密度パリティチェック符号復号器及び方法に関する。
最近、誤り検査訂正符号として、低密度パリティチェック符号（以下、ＬＤＰＣ符号と称する）が注目されている。ＬＤＰＣ符号を復号する技術として、メッセージパッシングアルゴリズム（Message-Passing Algorithm）が知られている（例えば、非特許文献１参照）。メッセージパッシングアルゴリズムでは、ＬＤＰＣ符号を復号するために、当該ＬＤＰＣ符号における検査行列（パリティ検査行列）の行毎のビット更新と、列毎のパリティ更新とが反復実行される。
アンドリュー・ジェイ・ブランクスビー(Andrew J. Blanksby），クリス・ジェイ・ホーランド(Chris J. Howland)，「A 690-mW 1-Gb/s 1024-b, rate-1/2 低密度パリティチェック符号復号器(A 690-mW 1-Gb/s 1024-b, Rate-1/2 Low-Density Parity-Check Code Decoder)」，IEEE Journal of Solid-State Circuits, Vol. 37, No. 3, March 2002 p.404-412」
メッセージパッシングアルゴリズムによりＬＤＰＣ符号を復号する場合に、ビット更新とパリティ更新とは相互に依存している。このため従来技術においては、ビット更新が終了するまでパリティ更新を開始できないし、パリティ更新が終了するまでビット更新を開始できない。
本発明は上記事情を考慮してなされたものでその目的は、ビット更新とパリティ更新とをパイプラインで処理することができる低密度パリティチェック符号復号器及び方法を提供することにある。
本発明の１つの観点によれば、ｍ×ｍの順列行列がｒ×ｓに配列された構造のパリティ検査行列を持つＬＤＰＣ符号（低密度パリティチェック符号）を復号するＬＤＰＣ符号復号器が提供される。このＬＤＰＣ符号復号器は、上記パリティ検査行列の各行に対応して設けられ、当該行内の値が“１”の各列位置に対応するビット情報を順次更新するためのビット更新処理を実行するｒｍ個のビット処理ユニットと、上記ｒ×ｓに配列されたｒｓ個の順列行列に共通に、且つ当該順列行列の各列に対応して設けられ、当該列が属する上記パリティ検査行列の列内の値が“１”の各行位置に対応するパリティ情報を更新するためのパリティ更新処理を実行するｍ個のパリティ処理ユニットと、上記ｒｍ個のビット処理ユニットによるビット更新処理が上記パリティ検査行列の対応する行内のｍ個の列位置について終了する毎に、そのｍ個の列位置が属するパリティ検査行列のｍ列に対応するパリティ更新処理を上記ｍ個のパリティ処理ユニットにより実行させ、上記ｍ個のパリティ処理ユニットによるパリティ更新処理が上記パリティ検査行列の最初のｍ列について終了した場合に、上記ｒｍ個のビット処理ユニットによる新たなビット更新処理を開始させるコントローラとを備えることを特徴とする。
このように、上記ＬＤＰＣ符号復号器は、ＬＤＰＣ符号のパリティ検査行列が、ｍ×ｍの順列行列をｒ×ｓに配列した構造を適用していることを前提として構成されている。上記の構成のＬＤＰＣ符号復号器においては、パリティ検査行列の各行に対応して設けられたｒｍ個のビット処理ユニットにより、当該行内の値が“１”の各列位置に対応するビット情報を順次更新するためのビット更新処理が並行して行われる。このｒｍ個のビット処理ユニットによるビット更新処理がパリティ検査行列の対応する行内のｍ個の列位置について終了すると、ｍ個のパリティ処理ユニットによる、そのｍ個の列位置が属するパリティ検査行列のｍ列に対応するパリティ更新処理を実行することが可能となる。つまり、従来のように、ビット更新処理がパリティ検査行列の各行の全ての列位置について終了するのを待つことなく、パリティ検査行列のｍ個の列位置についてのビット更新が終了する毎に、更新されたビット情報を用いて、そのｍ個の列位置が属するパリティ検査行列のｍ列に対応するパリティ更新処理を実行できる。また、上記ｍ個のパリティ処理ユニットによるパリティ更新処理がパリティ検査行列の最初のｍ列について終了した場合に、上記ｒｍ個のビット処理ユニットによる次のビット更新処理を開始させることが可能となる。つまり、従来のように、パリティ更新処理がパリティ検査行列の全ての列について終了するのを待つことなく、パリティ検査行列の最初のｍ列についてのパリティ更新が終了した段階で、更新されたパリティ情報を用いて、次の新たなビット更新処理を開始できる。換言するならば、ビット更新処理とパリティ更新処理とをパイプラインで反復させることができる。
ここで、上記ｒｍ個のビット処理ユニットの各々が、上記パリティ検査行列の対応する行内の値が“１”の各列位置に対応する対数表現されたパリティ情報の値を順次加算する加算処理により、そのパリティ情報の値の総和を計算する加算回路と、この加算回路によって計算された総和から上記パリティ検査行列の対応する行内の値が“１”の各列位置に対応する対数表現されたパリティ情報の値を減じる減算処理を実行する減算回路とを含む構成とすると良い。
この場合、減算処理による減算処理の途中（減算処理による減算処理がパリティ検査行列のｍ個の列位置について終了した段階）で、パリティ更新処理を開始できる。また、減算処理による減算処理中でも、パリティ検査行列の最初のｍ列についてのパリティ更新処理が終了した場合に、そのパリティ更新処理で更新されたパリティ情報を用いて、次のビット更新処理における加算処理を開始できる。
また、上記ｒｍ個のビット処理ユニットの各々が、上記減算回路の出力を確率演算のための特定の関数の演算値に変換する第１のルックアップテーブルを含み、上記ｍ個のパリティ処理ユニットの各々が、その出力側に、更新されたパリティ情報の値を上記特定の関数の演算値に変換する第２のルックアップテーブルを含む構成とすると良い。このような構成においては、ｒｍ個のビット処理ユニットの各々の入力側にルックアップテーブルを設けるのに比べて、ＬＤＰＣ符号復号器全体で必要とするルックアップテーブルの個数を減らすことができる。
また、上記パリティ検査行列内の上記ｒｓ個の順列行列の配列ｒ×ｓがｒ＜ｓの関係にある場合に、上記ｍ個のパリティ処理ユニットの各々が、上記パリティ検査行列の対応する列内の値が“１”のｒ個の行位置に対応するビット情報を同時に入力し、当該ｒ個の行位置に対応するビット情報をもとに当該ｒ個の行位置に対応するパリティ情報を同時に更新する構成とすると良い。この場合、各パリティ処理ユニットによるパリティ更新処理を短時間で実行できる。しかも、ｒ＜ｓであることから、各ビット処理回路を同様の構成とする場合に比べて、回路構成の大幅な複雑化を招かずに済む。
本発明によれば、ビット更新とパリティ更新とをパイプラインで処理することができ、これによりＬＤＰＣ符号の復号に要する時間を大幅に短縮することができる。
以下、本発明の一実施形態につき図面を参照して説明する。
まず、本実施形態で適用される、ＬＤＰＣ符号のパリティ検査行列Ｈについて説明する。この検査行列Ｈは、図１に示すように、r×sの順列行列（Permuted Matrix）Ｉg,h（ｇ＝１，２，…ｒ，ｈ＝１，２，…，ｓ）のアレイ構成として表される。各順列行列Ｉg,hは検査行列Ｈのサブマトリクスであり、ｍ×ｍの単位行列Ｉの異なる２つの行の交換、もしくは異なる２つの列の交換を、複数回数繰り返すことにより得られる行列である。この場合、検査行列Ｈの行数Ｍはｒｍであり、列数Ｎはｓｍである。図１の例では、ｒ＝３、ｓ＝５である。検査行列Ｈは、Ｍ（＝ｒｍ）個のパリティノードと、Ｎ（＝ｓｍ）個のビットノードを含む。この検査行列Ｈは、ＬＤＰＣ符号がＮ（＝ｓｍ）ビットである場合を前提としている。このＬＤＰＣ符号のｊ番目（ｊ＝１，２，…，Ｎ）のビットをｘjと表現する。検査行列Ｈの各行は、周知のように、それぞれ１つのパリティチェック方程式であると見なすことができる。検査行列Ｈの第ｉ行に対応するパリティチェック方程式は、第ｉパリティチェック方程式と呼ばれる。ＮビットのＬＤＰＣ符号は、検査行列Ｈ内の全てのパリティチェック方程式、つまり第１乃至第Ｍパリティチェック方程式を満足しなければならない。
図１中の各順列行列Ｉg,hにおける斜めの線は、値が“１”のビットの位置の軌跡を表す。図１から明らかなように、検査行列Ｈを構成する３（ｒ）×５（ｓ）個の各順列行列Ｉg,hの各行及び各列内の“１”の個数はいずれも１である。したがって、検査行列Ｈの各行及び各列内の“１”の個数は、それぞれｓ個及びｒ個である。ｒとｓはｒ＜ｓを満たすように設定される。このため検査行列Ｈの１行内の“１”の個数は、１列内の１の個数に比べて多い。
メッセージパッシングアルゴリズムによりＬＤＰＣ符号を復号するには、一般にビット更新とパリティ更新とを反復する必要がある。
通常、ビット更新は次式で表現される。
Figure 0004282558
ここで、ｒi,j，Ｍ(i)，Ｍ(i)＼ｊ，ｊ'∈M(i)＼ｊ，ｑi,j'，ｓｇｎ(ｑi,j'),Ψ( )は次の通りである。
ｒi,jは、パリティノードからビットノードに、検査行列Ｈの第ｉ行の各ビット（但し、第ｉ行のｊ番目の位置のビットを除く）に対応するパリティ情報（信頼性情報）ｑi,j'を受け渡すことにより求められる。ｒi,jは、検査行列Ｈの第ｉ行内のｊ番目の位置に対応する符号ビットｘjに関する信頼性を表すビット情報（信頼性情報）である。ここでは、ｒi,jは、ビットｘjが０または１である確率それ自体ではなくて、その確率の対数値を表すものとする。ここで対数値を用いるのは、乗除算を加減算に置き換えることを可能とするためである。
Ｍ(i)は、検査行列Ｈの第ｉ行内で“１”となるビットの列位置の集合を表す。
Ｍ(i)＼jは、ｊを除くＭ(i)を表す。
ｊ'∈Ｍ(i)＼ｊは、ｊを除くＭ(i)に含まれている任意の列行位置を表す。
ｑi,j'は、検査行列Ｈの第ｉ行内のｊ番目の位置に対応する符号ビットｘj'に関する信頼性を表すパリティ情報（信頼性情報）である。ｑi,j'は、ビットｘj'が０または１である確率それ自体ではなくて、その確率の対数値を表すものとする。
ｓｇｎ(ｑi,j')は、ｑi,j'の符号を表す。ｑi,j'の符号は当該ｑi,j'の最上位ビットＭＳＢで示される。もし、ｑi,j'が負であるなら、ｓｇｎ(ｑi,j')＝−１となり、ＭＳＢ(ｑi,j')＝１である。また、ｑi,j'が負でないなら、つまり零または正であるなら、ｓｇｎ(ｑi,j')＝＋１となり、ＭＳＢ(ｑi,j')＝０である。
Ψ( )は、確率演算のための関数（以下、Ψ関数と称する）である。
また、パリティ更新は次式で表現される
Figure 0004282558
ここで、ｑi,j，ｐj，Ｎ(j)，Ｎ(j)＼ｉ，ｉ'∈Ｎ(j)＼ｉ，ｒi',jは次の通りである。
ｑi,jは、ビットノードからパリティノードに、検査行列Ｈの第ｊ行の各ビット（但し、第ｊ列のｉ番目の位置のビットを除く）に対応するビット情報（信頼性情報）ｒi',jを受け渡すことにより求められる。ｑi,jは、検査行列Ｈの第ｉ行内のｊ番目の位置のビットｘjに関する信頼性を表すパリティ情報（信頼性情報）である。このｑi,jが上記ｑi,j'として上記式（１）に従うビット更新に用いられる。
ｐjは、ＬＤＰＣ符号が通信チャネルを通って出力された際に、その出力から推定される当該符号中のｊ番目のビットｘjが１または０である確率（初期確率）の対数値を表す。検査行列Ｈにおいて値が“１”の各ビットに対応するｑi,jの初期値はｐjに一致する。
Ｎ(j)は、検査行列Ｈの第ｊ列で“１”となるビットの行位置の集合を表す。
Ｎ(j)＼ｉは、ｉを除くＮ(j)を表す。
ｉ'∈Ｎ(j)＼ｉは、ｉを除くＮ(j)に含まれている任意の行位置を表す。
ｒi',jは、検査行列Ｈの第ｉ行内のｊ番目の位置のビットｘjに関する信頼性を表すビット情報（信頼性情報）である。このｒi',jには、上記式（１）に従う計算で更新されたｒi,jが用いられる。
図２は本発明の一実施形態に係るＬＤＰＣ符号復号器の構成を示すブロック図である。同図に示すように、ＬＤＰＣ符号復号器は、Ｍ個（Ｍ＝ｒｍ＝３ｍ）のビット処理ユニット１０-1乃至１０-Mと、ｍ個のパリティ処理ユニット２０-1乃至２０-mと、メモリ３０と、コントローラ４０とから構成される。
ビット処理ユニット１０-1乃至１０-Mは、それぞれ検査行列Ｈの第１行乃至第Ｍ行に対応して設けられる。ビット処理ユニット１０-i（ｉ＝１，２，…Ｍ）は、上記式（１）で示される、検査行列Ｈの第ｉ行におけるビット更新の処理を実行する。
パリティ処理ユニット２０-1乃至２０-mは、検査行列Ｈにおける全ての順列行列Ｉg,hに共通に、それぞれ当該順列行列Ｉg,h内の第１列乃至第ｍ列に対応して設けられる。パリティ処理ユニット２０-k（ｋ＝１，２，…，ｍ）は、全てのｈ（ｈ＝１，２，…，ｓ、但し、ｓ＝５）について、順列行列Ｉg,h内の第ｋ列が属する検査行列Ｈ内の第（（ｈ−１）ｍ＋ｋ）列のパリティ更新を行うのに用いられる。つまり、パリティ処理ユニット２０-kは、ｓ＝５の本実施形態では、検査行列Ｈにおける第ｋ列、第（ｍ＋ｋ）列、第（２ｍ＋ｋ）列、第（３ｍ＋ｋ）列及び第（４ｍ＋ｋ）列のパリティ更新を行うのに用いられる。例えば、パリティ処理ユニット２０-１は、検査行列Ｈにおける第１列、第（ｍ＋１）列、第（２ｍ＋１）列、第（３ｍ＋１）列及び第（４ｍ＋１）列のパリティ更新を行うのに用いられる。同様に、パリティ処理ユニット２０-mは、検査行列Ｈにおける第ｍ列、第２ｍ列、第３ｍ列、第４ｍ列及び第５ｍ列（第Ｎ列）のパリティ更新を行うのに用いられる。
メモリ３０は、ビット処理ユニット１０-1乃至１０-Mによって算出されるビット情報及びパリティ処理ユニット２０-1乃至２０-mによって算出されるパリティ情報を記憶するのに用いられる。ここでは、メモリ３０は、検査行列Ｈを構成する３×５個（ｒ×ｓ個）の順列行列Ｉ1,1，Ｉ2,1，Ｉ3,1，Ｉ1,2，Ｉ2,2，Ｉ3,2，Ｉ1,3，Ｉ2,3，Ｉ3,3，Ｉ1,4，Ｉ2,4，Ｉ3,4，Ｉ1,5，Ｉ2,5及びＩ3,5にそれぞれ対応する３×５個（ｒ×ｓ個）のメモリユニットから構成されているものとする。この３×５個（ｒ×ｓ個）のメモリユニットは同時にアクセス可能である。ここで、順列行列Ｉg,hに対応するメモリ３０内の記憶領域の状態を、Ｑg,hまたはＲg,hで表す。Ｑg,hはメモリ３０内の対応する記憶領域にパリティ情報が格納されている状態を表し、Ｒg,hはメモリ３０内の対応する記憶領域にビット情報が格納されている状態を表す。
コントローラ４０は、ＬＤＰＣ符号復号器に入力されるＬＤＰＣ符号の復号処理を制御する。具体的には、コントローラ４０は、ビット処理ユニット１０-1乃至１０-M及びパリティ処理ユニット２０-1乃至２０-mの動作を制御するシーケンサとして機能する。
図３は図２中のビット処理ユニット１０-i（ｉ＝１，２，…，Ｍ）の構成を示すブロック図である。上記式（１）で示されるビット更新の処理は、Π操作の部分と、Ψ関数を用いた操作の部分と、Σ操作の部分とに大別される。Ψ( )の操作はルックアップテーブルを用いて実現可能である。そこで、ビット処理ユニット１０-iは、Σ操作の部分に相当する総和計算回路１１０と、Ψ関数を用いた操作の部分に相当するルックアップテーブル（ＬＵＴ）１２０と、Π操作の部分に対応する符号計算回路１３０とから構成される。
さて、Σ操作の部分は、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊにそれぞれ対応するΨ(ｑi,j)の総和を算出するための加算処理の部分と、その総和から当該第ｉ行内の値が“１”の各位置ｊに対応するΨ(ｑi,j)を減じる減算処理の部分とに分解できる。そこで本実施形態では、総和計算回路１１０は、加算回路１１１と、減算回路１１２とから構成される。
加算回路１１１は、１対のレジスタ１１１ａと、マルチプレクサ（ＭＵＸ）１１１ｂ及び１１１ｃと、加算器１１１ｄとから構成される。１対のレジスタ１１１ａは、Ψ(ｑi,j)の総和を算出するための加算処理の中間結果（または最終結果）を保持するのに用いられる。ここで、Ψ(ｑi,j)の総和を算出するための加算処理の最後の中間結果は、当該加算処理の最終結果であり、Ψ(ｑi,j)の総和を示す。１対のレジスタ１１１ａの一方にΨ(ｑi,j)の総和が保持されると、他方のレジスタが、新たなΨ(ｑi,j)の総和を算出するための加算処理の中間結果を保持するのに用いられる。このように、１対のレジスタ１１１ａは、Ψ(ｑi,j)の総和の中間結果を保持するためのレジスタとして、Ψ(ｑi,j)の総和が求められる毎に切り替えて使用される。
マルチプレクサ１１１ｂは、検査行列Ｈの第ｉ行内の値が“１”の各位置（列位置）ｊに対応するΨ(ｑi,j)を順次選択する。検査行列Ｈの第ｉ行内で“１”となる位置ｊは、行毎に一意に定められる。したがって、第ｉ行内で“１”となる位置ｊに対応するΨ(ｑi,j)は、一意に特定できる。マルチプレクサ１１１ｃは、１対のレジスタ１１１ａの一方に保持されている中間結果（前回までの加算処理の結果）の出力を選択する。加算器１１１ｄは、マルチプレクサ１１１ｂによって選択されたΨ(ｑi,j)と、マルチプレクサ１１１ｃによって選択された中間結果とを加算する。この加算器１１１ｄの加算結果は、Ψ(ｑi,j)の総和を算出するための加算処理の新たな中間結果を表す。加算器１１１ｄの加算に用いられた、レジスタ１１１ａ内の中間結果は、加算器１１１ｄの加算結果、つまりΨ(ｑi,j)の総和を算出するための加算処理の新たな中間結果に更新される。
このようにして加算回路１１１においては、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊに対応するΨ(ｑi,j)がマルチプレクサ１１１ｂによって順次選択される毎に、その選択されたΨ(ｑi,j)とその時点において１対のレジスタ１１１ａの一方に保持されている中間結果（マルチプレクサ１１１ｃによって選択された中間結果）とを加算する動作が実行される。また、加算の都度、その加算に用いられたレジスタ１１１ａ内の中間結果が、その加算の結果である新たな中間結果に更新される。やがて、第ｉ行内の値が“１”の最後の位置ｊに対応するΨ(ｑi,j)と、その時点においてレジスタ１１１ａに保持されている中間結果とが加算されたものとする。明らかなように、この加算の結果は、Ψ(ｑi,j)の総和、即ちＭ(i)に含まれている全てのｊにそれぞれ対応するΨ(ｑi,j)の総和を表す。
上述した加算回路１１１においてΨ(ｑi,j)の総和を算出する動作は、順列行列Ｉg,hの１行の処理、つまり１回の加算処理が１サイクルで実行できるものとすると、ｓ（＝５）サイクルで実行できる。ここで、１サイクルの時間をＴcycとすると、Ψ(ｑi,j)の総和はｓＴcyc（＝５Ｔcyc）で算出される。
減算回路１１２は、マルチプレクサ（ＭＵＸ）１１２ａ及び１１２ｂと、減算器１１２ｃとから構成される。マルチプレクサ１１２ａは、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊに対応するΨ(ｑi,j)の総和が１対のレジスタ１１１ａの一方に保持されたサイクルの次のサイクルから、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊに対応するΨ(ｑi,j)を順次選択する。一方、マルチプレクサ１１２ｂは、上記総和が保持されているレジスタ１１１ａの出力、つまり上記総和を選択する。減算器１１２ｃは、マルチプレクサ１１２ｂによって選択された総和からマルチプレクサ１１１ａによって選択されたΨ(ｑi,j)を減算する。これにより、Ｍ(i)＼ｊを満足する全ての位置ｊ'に対応するΨ(ｑi,j')の総和が算出される。この減算器１１２ｃによる、上記総和（一方のレジスタ１１１ａに保持されている総和）からΨ(ｑi,j)を減算する動作は、検査行列Ｈの第ｉ行内の値が“１”の全ての位置ｊに対応するΨ(ｑi,j)について実行される。よって減算回路１１２においては、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊについて、Ｍ(i)＼ｊを満足する全ての位置ｊ'に対応するΨ(ｑi,j')の総和が順次算出される。この検査行列Ｈの第ｉ行内の値が“１”の各位置ｊについて、Ｍ(i)＼ｊを満足する全ての位置ｊ'に対応するΨ(ｑi,j')の総和を算出する動作は、ｓ（＝５）サイクルで実行できる。この減算回路１１２における減算処理の期間、加算回路１１１における次の加算処理を実行することが可能である。この場合、マルチプレクサ１１１ｃは、先の加算処理の場合と異なって、１対のレジスタ１１１ａのうちの他方のレジスタ（つまり、減算回路１１２における減算処理でマルチプレクサ１１２ｂによって選択されていない方のレジスタ）の出力を選択する。この他方のレジスタの内容が、加算回路１１１内の加算器１１１ｄの加算結果に更新される。但し、加算回路１１１における次の加算処理は、パリティ処理ユニット２０-kによって、検査行列Ｈの第１乃至第ｍ列内の値が“１”の各位置ｉに対応する新たなΨ(ｑi,j)が求められた後に開始される。
ルックアップテーブル１２０は、減算器１１２の減算結果（つまり総和計算回路１１０の計算結果）をΨ関数の演算値、即ちΨ(減算結果)に変換するのに用いられる。ルックアップテーブル１２０は、減算器１１２の減算結果で参照される。この減算結果の示す値をｘとすると、そのｘで特定されるルックアップテーブル１２０のエントリには、そのｘに固有のΨ(ｘ)が予め格納されている。このため、減算器１１２の減算結果ｘでルックアップテーブル１２０を参照するだけで、当該テーブル１２０からΨ(ｘ)を取得することができる。本実施形態では、ｘで指定されるルックアップテーブル１２０のエントリには、Ψ(ｘ)として、Ψ(ｘ)＝−log(tanh(x/2))が格納されている。
符号計算回路１３０は、１対のレジスタ１３１と、マルチプレクサ（ＭＵＸ）１３２及び１３３と、排他的論理和回路１３４と、マルチプレクサ（ＭＵＸ）１３５及び１３６と、排他的論理和回路１３７と、マルチプレクサ（ＭＵＸ）１３８とから構成される。１対のレジスタ１３１は、符号計算の中間結果（または最終結果）を保持するのに用いられる例えば１ビットのレジスタである。１対のレジスタ１３１内の一方に符号計算の最終結果が保持されると、他方のレジスタが、新たな符号計算の中間結果を保持するのに用いられる。
マルチプレクサ１３２は、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊに対応するｑi,jのＭＳＢ、つまり符号を順次選択する。ｑi,jのＭＳＢを、ＭＳＢ(ｑi,j)と表現することもある。マルチプレクサ１３３は、１対のレジスタ１１１ａの一方に保持されている前回までの符号計算の中間結果（符号）を選択する。排他的論理和回路１３４は、マルチプレクサ１３２によって選択された符号と、マルチプレクサ１３３によって選択された前回までの符号計算の中間結果（符号）との排他的論理和を取る。この排他的論理和回路１３４の排他的論理和結果は、符号計算の新たな中間結果を表す。排他的論理和回路１３４の演算に用いられた、レジスタ１３１内の中間結果は、排他的論理和回路１３４の排他的論理和結果、つまり符号計算の新たな中間結果に更新される。
このようにして符号計算回路１３０においては、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊに対応するＭＳＢ(ｑi,j)がマルチプレクサ１３２によって順次選択される毎に、その選択されたＭＳＢ(ｑi,j)とその時点においてレジスタ１３１に保持されている符号計算の中間結果との排他的論理和を取る演算が実行される。また、排他的論理和演算の都度、その演算に用いられたレジスタ１３１内の中間結果が、その排他的論理和演算の結果である新たな中間結果に更新される。やがて、第ｉ行内の値が“１”の最後の位置ｊに対応するＭＳＢ(ｑi,j)と、その時点においてレジスタ１３１に保持されている中間結果との排他的論理和が取られたものとする。明らかなように、この排他的論理和演算の結果は、第ｉ行内の値が“１”の全ての位置ｊに対応するｑi,jの符号の乗積、即ちＭ(i)に含まれている全てのｊにそれぞれ対応するｑi,jの符号の乗積を表す。上述した符号計算回路１３０においてＭＳＢ(ｑi,j)の排他的論理和を算出する動作、つまり符号計算動作は、加算回路１１１による加算処理と同期して行われ、ｓ（＝５）サイクルで実行できる。
マルチプレクサ１３５は、Ｍ(i)に含まれている全てのｊにそれぞれ対応するＭＳＢ(ｑi,j)の排他的論理和が、１対のレジスタ１３１の一方に保持されたサイクルの次のサイクルから、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊに対応するＭＳＢ(ｑi,j)を順次選択する。一方、マルチプレクサ１３６は、上記排他的論理和が保持されているレジスタ１３１の出力、つまり上記排他的論理和を選択する。排他的論理和回路１３７は、マルチプレクサ１３６によって選択された排他的論理和とマルチプレクサ１３５によって選択されたＭＳＢ(ｑi,j)との排他的論理和を取る。これにより、Ｍ(i)＼ｊを満足する全ての位置ｊ'に対応するｑi,j'の符号の乗積が求められる。この排他的論理和回路１３７による、上記乗積（一方のレジスタ１３１に保持されている乗積）とＭＳＢ(ｑi,j)との排他的論理和を取る演算は、検査行列Ｈの第ｉ行内の値が“１”の全ての位置ｊに対応するＭＳＢ(ｑi,j)について実行される。よって符号計算回路１３０においては、検査行列Ｈの第ｉ行内の値が“１”の各位置ｊについて、Ｍ(i)＼ｊを満足する全ての位置ｊ'に対応するｑ i,j' の符号の乗積が順次算出される。マルチプレクサ１３８は、ルックアップテーブル１２０の出力または当該出力の符号を反転した値を、排他的論理和回路１３７の出力に応じてｒi,jとして選択する。
図４は図２中のパリティ処理ユニット２０-k（ｋ＝１，２，…，ｍ）の構成を示すブロック図である。このパリティ処理ユニット２０-kは、検査行列Ｈの１列内の“１”の個数が、当該検査行列Ｈの１行内の“１”の個数に比べて少ない（ｒ＝３の本実施形態では３個）ことに着目して構成されている。つまりパリティ処理ユニット２０-kは、検査行列Ｈの列ｊ内の“１”の位置（行位置ｉ）に対応するｒi,jを用いて、当該列ｊ内の全てのパリティ更新を同時に行うように構成されている。そのため、パリティ処理ユニット２０-kは、図４に示すように、３つの加算器２０１，２０２及び２０３と、３つの減算器２０４，２０５及び２０６と、３つのルックアップテーブル（ＬＵＴ）２０７，２０８及び２０９とから構成される。
加算器２０１はｒi1,jとｒi2,jとを加算し、加算器２０２はｒi3,jとｐjとを加算する。ここで、ｒi1,j，ｒi2,j及びｒi3,jは、検査行列Ｈの第ｊ列（列ｊ）内で“１”となるビット位置ｉ１，ｉ２，ｉ３に対応するビット情報を表す。今、検査行列Ｈの第ｊ列が３つの順列行列Ｉ1,h，Ｉ2,h及びＩ3,h内に位置しているものとすると、第ｊ列内の“１”となる位置は順列行列Ｉ1,h，Ｉ2,h及びＩ3,h内にそれぞれ１箇所ずつ存在する。つまり、ｒi1,j，ｒi2,j及びｒi3,jは、検査行列Ｈの第ｊ列内で“１”となる、順列行列Ｉ1,h，Ｉ2,h及びＩ3,h内のビット位置に対応するビット情報を表す。検査行列Ｈの第ｊ列内で“１”となるビット位置ｉ１，ｉ２，ｉ３は、行毎に一意に定められる。したがって、第ｊ列内で“１”となるビット位置ｉ１，ｉ２，ｉ３に対応するｒi1,j，ｒi2,j及びｒi3,jは、一意に特定できる。
加算器２０３は、加算器２０１及び２０２の加算結果を加算する。つまり加算器２０３は、ｒi1,j，ｒi2,j及びｒi3,jの総和とｐjとの和を算出する。このように、加算器２０１乃至２０３は、ｒi1,j，ｒi2,j及びｒi3,jの総和とｐjとの和を算出するための加算回路を構成している。この加算器２０３の加算結果は、ＬＤＰＣ符号中のビットｘjが１または０である、現時点において推定される確率ｑjを表す。
減算器２０４は、加算器２０３の加算結果からｒi1,jを減じる。この減算器２０４の減算結果は、更新されたパリティ情報ｑi1,jを表す。減算器２０５は、加算器２０３の加算結果からｒi2,jを減じる。この減算器２０５の減算結果は、更新されたパリティ情報ｑi2,jを表す。減算器２０６は、加算器２０３の加算結果からｒi3,jを減じる。この減算器２０６の減算結果は、更新されたパリティ情報ｑi3,jを表す。つまりパリティ処理ユニット２０-kにおいては、検査行列Ｈの第ｊ列（ｊ＝ｋ，ｍ＋ｋ，２ｍ＋ｋ，３ｍ＋ｋ，４ｍ＋ｋ）内で“１”のビットに対応する３つのｑi1,j，ｑi2,j及びｑi3,jiを同時に得ることができる。これによりＭＳＢ(ｑi1,j)，ＭＳＢ(ｑi2,j)及びＭＳＢ(ｑi3,ji)も得られる。更に、減算器２０４，２０５及び２０６の減算結果であるｑi1,j，ｑi2,j及びｑi3,jiで、それぞれルックアップテーブル２０７，２０８及び２０９を同時に参照することにより、Ψ(ｑi1,j)，Ψ(ｑi2,j)及びΨ(ｑi3,ji)を同時に得ることができる。Ψ(ｑi1,j)，Ψ(ｑi2,j)及びΨ(ｑi3,j)は、それぞれΨ(ｑi,j)として、ビット処理ユニット１０-iにおけるビット更新に用いられる。
さて本実施形態の特徴の１つは、上記したように、パリティ処理ユニット２０-kの出力側にルックアップテーブル２０７，２０８及び２０９を備えた点にある。パリティ処理ユニット２０-kの出力側にルックアップテーブル２０７，２０８及び２０９を備える代わりに、ビット処理ユニット１０-i内のマルチプレクサ１３２及び１３５の出力側にそれぞれルックアップテーブルを設けることも可能である。この場合、パリティ処理ユニットのルックアップテーブル数は０となるものの、１つのビット処理ユニットにつき（つまり１行の処理当たり）、３つのルックアップテーブルを必要とする。したがって、ＬＤＰＣ符号復号器全体では、３×ｒｍ（＝９ｍ）個のルックアップテーブルを必要とする。これに対して本実施形態では、１つのビット処理ユニット１０-iにつき１つのルックアップテーブルを必要とすると共に、１つパリティ処理ユニット２０-kにつきｒ個のルックアップテーブルを必要とする。この場合、ＬＤＰＣ符号復号器全体では、１×ｒｍ＋ｒ×ｍ＝２ｒｍ（＝６ｍ）個のルックアップテーブルだけで済む。つまり、本実施形態においては、パリティ処理ユニット２０-kの出力側にルックアップテーブルを備えることにより、ＬＤＰＣ符号復号器全体では、ルックアップテーブルの個数を９ｍ個から６ｍ個に削減できる。
次に、図２のＬＤＰＣ符号復号器内のコントローラ４０によって制御される、ビット処理ユニット１０-1乃至１０-M及びパリティ処理ユニット２０-1乃至２０-mにおける計算の流れについて、図５及び図６を参照して説明する。図５は、ビット処理ユニット１０-1乃至１０-Mによるビット更新処理（水平計算処理ＨＣＡＬＣ）及びパリティ処理ユニット２０-1乃至２０-mによるパリティ更新処理（垂直計算処理ＶＣＡＬＣ）における、サイクル毎の入出力情報を示す。図６は、検査行列Ｈを構成する３×５個（ｒ×ｓ個）の順列行列にそれぞれ対応するメモリ３０内の領域の状態の遷移を示す。図５及び図６では、検査行列Ｈにおける順列行列Ｉg,h（ｇ＝１，２，３，ｈ＝１，２，…，５）内の値が“１”の各ビットに対応するΨ(ｑi,j)及びｒi,jの集合が、それぞれＱg,h及びＲg,hで表されている。Ｑg,hは、ＭＳＢ(ｑi,j)も含む。
＜初期化＞
まずコントローラ４０は、初期化作業として、メモリ３０内の各メモリユニットに、通信チャネルの出力により求められた確率の対数値であるｐjを、Ψ(ｐj)及びｓｇｎ(ｐj)として格納する。即ち本実施形態においては、全てのｊについて、Ψ(ｑi1,j)，Ψ(ｑi2,j)及びΨ(ｑi3,j)として、共にΨ(ｐj)の値がセットされる。ｑi1,j，ｑi2,j及びｑi3,jは、検査行列Ｈの第ｊ列内で“１”となるビット位置ｉ１，ｉ２及びｉ３にそれぞれ対応するパリティ情報ｑi,j（ｉ＝ｉ１，ｉ２，ｉ３）を表す。また、ＭＳＢ(ｑi1,j)，ＭＳＢ(ｑi2,j)及びＭＳＢ(ｑi3,j)として、共にｓｇｎ(ｐj)の値がセットされる。またコントローラ４０は、Ｍ個のビット処理ユニット１０-1乃至１０-M内のレジスタ１３１及び１１１ａを、いずれもゼロに初期化する。
＜第１サイクル＞
まず、第１サイクルでは、Ｍ個のビット処理ユニット１０-1乃至１０-Mによって加算処理が開始される。即ち、ビット処理ユニット１０-1乃至１０-M内のレジスタ１３１にＭＳＢ(ｑi,j1)が格納され、レジスタ１１１ａにΨ(ｑi,j1)が格納される。ｑi,j1は、検査行列Ｈの第ｉ行内で“１”となる５つのビット位置ｊ１，ｊ２，ｊ３，ｊ４，ｊ５のうちのｊ１に対応するパリティ情報ｑi,j（ｊ＝ｊ１）を表す。つまり、ビット処理ユニット１０-1乃至１０-M内のレジスタ１３１及び１１１ａにそれぞれ格納される情報ＭＳＢ(ｑi,j1)及びΨ(ｑi,j1)は、検査行列Ｈの各行内で“１”となる位置のうちの最左端に対応するものであり、メモリ３０に格納されているＱ1,1,Ｑ2,1及びＱ3,1に相当する。
＜第２サイクル＞
第２サイクルでは、ビット処理ユニット１０-1乃至１０-Mの加算回路１１１内のマルチプレクサ１１１ｂによってΨ(ｑi,j2)が選択される。そして第２サイクルでは、このΨ(ｑi,j2)を用いて加算回路１１１による加算処理が行われる。即ち、第１サイクルにおいてレジスタ１１１ａに格納されていた値と、マルチプレクサ１１１ｂによって選択されたΨ(ｑi,j2)とが、加算回路１１１内の加算器１１１ｄによって加算される。加算器１１１ｄの加算結果、つまりレジスタ１１１ａに格納されていた値とΨ(ｑi,j2)との和は、当該レジスタ１１１ａに格納される。一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、当該符号計算回路１３０内のマルチプレクサ１３２によってＭＳＢ(ｑi,j2)が選択される。第２サイクルでは、このＭＳＢ(ｑi,j2)を用いて符号計算回路１３０内の排他的論理和回路１３４による排他的論理和演算が行われる。即ち、排他的論理和回路１３４では、第１サイクルにおいてレジスタ１３１に格納されていた値と、マルチプレクサ１３２によって選択されたＭＳＢ(ｑi,j2)との排他的論理和が計算される。排他的論理和回路１３４の演算結果、つまりレジスタ１３１に格納されていた値とＭＳＢ(ｑi,j2)との排他的論理和演算結果は、当該レジスタ１３１に格納される。なお、Ψ(ｑi,j2)及びＭＳＢ(ｑi,j2)は、検査行列Ｈの第ｉ行内で“１”となるビット位置ｊ１，ｊ２，ｊ３，ｊ４，ｊ５のうちの２番目のビット位置ｊ２（ｊ＝ｊ２）に対応するものであり、メモリ３０格納されているＱ1,2,Ｑ2,2及びＱ3,2に相当する。
＜第３サイクル＞
第３サイクルでは、ビット処理ユニット１０-1乃至１０-Mの加算回路１１１内のマルチプレクサ１１１ｂによってΨ(ｑi,j3)が選択される。そして第３サイクルでは、このΨ(ｑi,j3)を用いて加算回路１１１による加算処理が行われる。即ち、第２サイクルにおいてレジスタ１１１ａに格納されていた値と、マルチプレクサ１１１ｂによって選択されたΨ(ｑi,j3)とが、加算回路１１１内の加算器１１１ｄによって加算される。加算器１１１ｄの加算結果、つまりレジスタ１１１ａに格納されていた値とΨ(ｑi,j3)との和は、当該レジスタ１１１ａに格納される。一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、当該符号計算回路１３０内のマルチプレクサ１３２によってＭＳＢ(ｑi,j3)が選択される。第３サイクルでは、このＭＳＢ(ｑi,j3)を用いて符号計算回路１３０内の排他的論理和回路１３４による排他的論理和演算が行われる。即ち、排他的論理和回路１３４では、第２サイクルにおいてレジスタ１３１に格納されていた値と、マルチプレクサ１３２によって選択されたＭＳＢ(ｑi,j3)との排他的論理和が計算される。排他的論理和回路１３４の演算結果、つまりレジスタ１３１に格納されていた値とＭＳＢ(ｑi,j3)との排他的論理和演算結果は、当該レジスタ１３１に格納される。なお、Ψ(ｑi,j3)及びＭＳＢ(ｑi,j3)は、検査行列Ｈの第ｉ行内で“１”となるビット位置ｊ１，ｊ２，ｊ３，ｊ４，ｊ５のうちの３番目のビット位置ｊ３（ｊ＝ｊ３）に対応するものであり、メモリ３０に格納されているＱ1,3,Ｑ2,3及びＱ3,3に相当する。
＜第４サイクル＞
第４サイクルでは、ビット処理ユニット１０-1乃至１０-Mの加算回路１１１内のマルチプレクサ１１１ｂによってΨ(ｑi,j4)が選択される。そして第４サイクルでは、このΨ(ｑi,j4)を用いて加算回路１１１による加算処理が行われる。即ち、第３サイクルにおいてレジスタ１１１ａに格納されていた値と、マルチプレクサ１１１ｂによって選択されたΨ(ｑi,j4)とが、加算回路１１１内の加算器１１１ｄによって加算される。加算器１１１ｄの加算結果、つまりレジスタ１１１ａに格納されていた値とΨ(ｑi,j4)との和は、当該レジスタ１１１ａに格納される。一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、当該符号計算回路１３０内のマルチプレクサ１３２によってＭＳＢ(ｑi,j4)が選択される。第４サイクルでは、このＭＳＢ(ｑi,j4)を用いて符号計算回路１３０内の排他的論理和回路１３４による排他的論理和演算が行われる。即ち、排他的論理和回路１３４では、第３サイクルにおいてレジスタ１３１に格納されていた値と、マルチプレクサ１３２によって選択されたＭＳＢ(ｑi,j4)との排他的論理和が計算される。排他的論理和回路１３４の演算結果、つまりレジスタ１３１に格納されていた値とＭＳＢ(ｑi,j4)との排他的論理和演算結果は、当該レジスタ１３１に格納される。なお、Ψ(ｑi,j4)及びＭＳＢ(ｑi,j4)は、検査行列Ｈの第ｉ行内で“１”となるビット位置ｊ１，ｊ２，ｊ３，ｊ４，ｊ５のうちの４番目のビット位置ｊ４（ｊ＝ｊ４）に対応するものであり、メモリ３０に格納されているＱ1,4,Ｑ2,4及びＱ3,4に相当する。
＜第５サイクル＞
第５サイクルでは、ビット処理ユニット１０-1乃至１０-Mの加算回路１１１内のマルチプレクサ１１１ｂによってΨ(ｑi,j5)が選択される。そして第５サイクルでは、このΨ(ｑi,j5)を用いて加算回路１１１による加算処理が行われる。即ち、第４サイクルにおいてレジスタ１１１ａに格納されていた値と、マルチプレクサ１１１ｂによって選択されたΨ(ｑi,j5)とが、加算回路１１１内の加算器１１１ｄによって加算される。加算器１１１ｄの加算結果、つまりレジスタ１１１ａに格納されていた値とΨ(ｑi,j5)との和は、当該レジスタ１１１ａに格納される。一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、当該符号計算回路１３０内のマルチプレクサ１３２によってＭＳＢ(ｑi,j5)が選択される。第５サイクルでは、このＭＳＢ(ｑi,j5)を用いて符号計算回路１３０内の排他的論理和回路１３４による排他的論理和演算が行われる。即ち、排他的論理和回路１３４では、第４サイクルにおいてレジスタ１３１に格納されていた値と、マルチプレクサ１３２によって選択されたＭＳＢ(ｑi,j5)との排他的論理和が計算される。排他的論理和回路１３４の演算結果、つまりレジスタ１３１に格納されていた値とＭＳＢ(ｑi,j5)との排他的論理和演算結果は、当該レジスタ１３１に格納される。なお、Ψ(ｑi,j5)及びＭＳＢ(ｑi,j5)は、検査行列Ｈの第ｉ行内で“１”となるビット位置ｊ１，ｊ２，ｊ３，ｊ４，ｊ５のうちの最右端のビット位置ｊ５（ｊ＝ｊ５）に対応するものであり、メモリ３０に格納されているＱ1,5,Ｑ2,5及びＱ3,5に相当する。
＜第６サイクル＞
第６サイクルでは、ビット処理ユニット１０-1乃至１０-M内の減算回路１１２による減算処理が開始される。この減算処理には、各ビット処理ユニット１０-i（ｉ＝１，２，…Ｍ）内の上記一方のレジスタ１１１ａに保持されている加算処理の最終結果（つまりビット処理ユニット１０-iにおいては、検査行列Ｈの第ｉ行内で値が“１”となる位置に対応するΨ(ｑi,j)の総和）と、メモリ３０に格納されているＱ1,1，Ｑ2,1及びＱ3,1とが用いられる。この減算処理では、上記加算処理の最終結果からΨ(ｑi,j1)が減じられる。そのため、減算回路１１２内のマルチプレクサ１１２ｂでは、１対のレジスタ１１１ａのうち、加算処理の最終結果を保持しているものが選択される。また、減算回路１１２内のマルチプレクサ１１２ａでは、Ψ(ｑi,j1)が選択される。そして、マルチプレクサ１１２ｂによって選択された加算処理の最終結果から、マルチプレクサ１１２ａによって選択されたΨ(ｑi,j1)が、減算回路１１２内の減算器１１２ｃによって減じられる。
一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、排他的論理和の総和からＭＳＢ(ｑi,j1)を除外する演算が行われる。そのため、符号計算回路１３０内のマルチプレクサ１３６では、１対のレジスタ１３１のうち、排他的論理和の総和を保持しているものが選択される。また、符号計算回路１３０内のマルチプレクサ１３５では、ＭＳＢ(ｑi,j1)が選択される。そして、マルチプレクサ１３６によって選択された排他的論理和の総和とマルチプレクサ１３５によって選択されたＭＳＢ(ｑi,j1)との排他的論理和演算が、符号計算回路１３０内の排他的論理和回路１３７によって行われる。この排他的論理和回路１３７の演算結果に従って、マルチプレクサ１３８において出力される情報の符号が決定され、ビット情報ｒi,jが求められる。このビット情報ｒi,jは、対応する行ｉ及び列ｊの位置で決まるメモリ３０の位置に格納される。ここで、検査行列Ｈの第１列乃至第ｍ列に対応する順列行列Ｉ1,1，Ｉ2,1，及びＩ3,1内の値が“１”の各ビット位置に対応するｒi,jの集合を、それぞれＲ1,1，Ｒ2,1，及びＲ3,1で表す。この場合、第６サイクルでは、Ｒ1,1，Ｒ2,1，及びＲ3,1が生成されて、メモリ３０に格納されることになる。
＜第７イクル＞
第７サイクルでは、ビット処理ユニット１０-1乃至１０-M内の減算回路１１２による減算処理が行われる。この減算処理には、各ビット処理ユニット１０-i（ｉ＝１，２，…Ｍ）内の上記一方のレジスタ１１１ａに保持されている加算処理の最終結果（検査行列Ｈの第ｉ行内で値が“１”となる位置に対応するΨ(ｑi,j)の総和）と、メモリ３０に格納されているＱ1,2，Ｑ2,2及びＱ3,2とが用いられる。この減算処理では、上記加算処理の最終結果からΨ(ｑi,j2)が減じられる。そのため、減算回路１１２内のマルチプレクサ１１２ｂでは、１対のレジスタ１１１ａのうち、加算処理の最終結果を保持しているものが選択される。また、減算回路１１２内のマルチプレクサ１１２ａでは、Ψ(ｑi,j2)が選択される。そして、マルチプレクサ１１２ｂによって選択された加算処理の最終結果から、マルチプレクサ１１２ａによって選択されたΨ(ｑi,j2)が、減算回路１１２内の減算器１１２ｃによって減じられる。
一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、排他的論理和の総和からＭＳＢ(ｑi,j2)を除外する演算が行われる。そのため、符号計算回路１３０内のマルチプレクサ１３６では、１対のレジスタ１３１のうち、排他的論理和の総和を保持しているものが選択される。また、符号計算回路１３０内のマルチプレクサ１３５では、ＭＳＢ(ｑi,j2)が選択される。そして、マルチプレクサ１３６によって選択された排他的論理和の総和とマルチプレクサ１３５によって選択されたＭＳＢ(ｑi,j2)との排他的論理和演算が、符号計算回路１３０内の排他的論理和回路１３７によって行われる。この排他的論理和回路１３７の演算結果に従って、マルチプレクサ１３８において出力される情報の符号が決定され、ビット情報ｒi,jが求められる。このビット情報ｒi,jは、対応する行ｉ及び列ｊの位置で決まるメモリ３０の位置に格納される。ここで、検査行列Ｈの第（ｍ＋１）列乃至第２ｍ列に対応する順列行列Ｉ1,2，Ｉ2,2，及びＩ3,2内の値が“１”の各ビット位置に対応するｒi,jの集合を、それぞれＲ1,2，Ｒ2,2，及びＲ3,2で表す。この場合、第７サイクルでは、Ｒ1,2，Ｒ2,2，及びＲ3,2が生成されて、メモリ３０に格納されることになる。
さて、第７サイクルでは、第６サイクルでメモリ３０に格納されたＲ1,1，Ｒ2,1，及びＲ3,1内の各要素ｒi,jを利用することができる。このため第７サイクルでは、コントローラ４０の制御によって、パリティ処理ユニット２０-1乃至２０-mによるパリティ更新処理が開始される。即ち第７サイクルでは、Ｒ1,1，Ｒ2,1，及びＲ3,1内の各要素ｒi,jを利用したパリティ更新が、パリティ処理ユニット２０-1乃至２０-mによって行われる。これにより、検査行列Ｈにおける第１列乃至第ｍ列の各列毎に、Ψ(ｑi1,j)，Ψ(ｑi2,j)及びΨ(ｑi3,ji)と、ＭＳＢ(ｑi1,j)，ＭＳＢ(ｑi2,j)及びＭＳＢ(ｑi3,ji)と、ｑjとが求められる。この第１列乃至第ｍ列の各列毎のΨ(ｑi1,j)，Ψ(ｑi2,j)及びΨ(ｑi3,ji)とＭＳＢ(ｑi1,j)，ＭＳＢ(ｑi2,j)及びＭＳＢ(ｑi3,ji)とｑjとによって、メモリ３０に格納されているＱ1,1，Ｑ2,1及びＱ3,1がそれぞれＱ'1,1，Ｑ'2,1及びＱ'3,1に更新される。
このように本実施形態では、パリティ更新処理を、検査行列Ｈにおける第１行乃至第Ｍ行の各行内の全ビットに対応するビット更新処理が完了する前に開始できる。即ち本実施形態では、検査行列Ｈ内の順列行列Ｉ1,1，Ｉ2,1，及びＩ3,1内の値が“１”の各ビット位置に対応するビット更新のみが終了した段階でパリティ更新処理を開始できる。換言するならば、本実施形態によれば、ビット更新とパリティ更新とをパイプラインで処理することができる。
＜第８サイクル＞
第８サイクルでは、更新されたＱ'1,1，Ｑ'2,1及びＱ'3,1内の各要素ｑi,jを利用することができる。このため第８サイクルでは、コントローラ４０の制御によって、ビット処理ユニット１０-1乃至１０-Mによる次のビット更新処理が開始され、上記第１サイクルと同様の加算処理が行われる。但し、この加算処理の結果は、上記第１サイクル（乃至第５サイクル）における加算処理の結果を保持するのに用いられた上記一方のレジスタではなく、１対のレジスタ１１１ａのうちの他方のレジスタに保持される。
このように本実施形態では、ビット更新処理を、検査行列Ｈにおける第１列乃至第Ｎ列の各列内の全ビットに対応するパリティ更新処理が完了する前に開始できる。即ち本実施形態では、検査行列Ｈ内の順列行列Ｉ1,1，Ｉ2,1，及びＩ3,1内の各ビット位置に対応するパリティ更新のみが終了した段階で次のビット更新処理を開始できる。換言するならば、ビット更新処理とパリティ更新処理との対をパイプラインで反復することができる。
また、第８サイクルでは、上記加算処理と並行して、ビット処理ユニット１０-1乃至１０-Mによる減算処理が行われる。この減算処理には、各ビット処理ユニット１０-i（ｉ＝１，２，…Ｍ）内の上記一方のレジスタ１１１ａに保持されている加算処理の最終結果（検査行列Ｈの第ｉ行内で値が“１”となる位置に対応するΨ(ｑi,j)の総和）と、メモリ３０に格納されているＱ1,3，Ｑ2,3及びＱ3,3とが用いられる。この減算処理では、上記加算処理の最終結果からΨ(ｑi,j3)が減じられる。そのため、減算回路１１２内のマルチプレクサ１１２ｂでは、１対のレジスタ１１１ａのうち、加算処理の最終結果を保持しているものが選択される。また、減算回路１１２内のマルチプレクサ１１２ａでは、Ψ(ｑi,j3)が選択される。そして、マルチプレクサ１１２ｂによって選択された加算処理の最終結果から、マルチプレクサ１１２ａによって選択されたΨ(ｑi,j3)が、減算回路１１２内の減算器１１２ｃによって減じられる。
一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、排他的論理和の総和からＭＳＢ(ｑi,j3)を除外する演算が行われる。そのため、符号計算回路１３０内のマルチプレクサ１３６では、１対のレジスタ１３１のうち、排他的論理和の総和を保持しているものが選択される。また、符号計算回路１３０内のマルチプレクサ１３５では、ＭＳＢ(ｑi,j3)が選択される。そして、マルチプレクサ１３６によって選択された排他的論理和の総和とマルチプレクサ１３５によって選択されたＭＳＢ(ｑi,j3)との排他的論理和演算が、符号計算回路１３０内の排他的論理和回路１３７によって行われる。この排他的論理和回路１３７の演算結果に従って、マルチプレクサ１３８において出力される情報の符号が決定され、ビット情報ｒi,jが求められる。このビット情報ｒi,jは、対応する行ｉ及び列ｊの位置で決まるメモリ３０の位置に格納される。ここで、検査行列Ｈの第（２ｍ＋１）列乃至第３ｍ列に対応する順列行列Ｉ1,3，Ｉ2,3，及びＩ3,3内の値が“１”の各ビット位置に対応するｒi,jの集合を、それぞれＲ1,3，Ｒ2,3，及びＲ3,3で表す。この場合、第８サイクルでは、Ｒ1,3，Ｒ2,3，及びＲ3,3が生成されて、メモリ３０に格納されることになる。
また、第８サイクルでは、第７サイクルでメモリ３０に格納されたＲ1,2，Ｒ2,2，及びＲ3,2内の各要素ｒi,jを利用したパリティ更新が、パリティ処理ユニット２０-1乃至２０-mによって行われる。これにより、メモリ３０に格納されているＱ1,2，Ｑ2,2及びＱ3,2がそれぞれＱ'1,2，Ｑ'2,2及びＱ'3,2に更新される。
＜第９サイクル＞
第９サイクルでは、更新されたＱ'1,2，Ｑ'2,2及びＱ'3,2を用いて、上記第２サイクルと同様の加算処理がビット処理ユニット１０-1乃至１０-Mによって行われる。
また、第９サイクルでは、上記加算処理と並行して、ビット処理ユニット１０-1乃至１０-Mによる減算処理が行われる。この減算処理には、各ビット処理ユニット１０-i（ｉ＝１，２，…Ｍ）内の上記一方のレジスタ１１１ａに保持されている加算処理の最終結果（検査行列Ｈの第ｉ行内で値が“１”となる位置に対応するΨ(ｑi,j)の総和）と、メモリ３０に格納されているＱ1,4，Ｑ2,4及びＱ3,4とが用いられる。この減算処理では、上記加算処理の最終結果からΨ(ｑi,j4)が減じられる。そのため、減算回路１１２内のマルチプレクサ１１２ｂでは、１対のレジスタ１１１ａのうち、加算処理の最終結果を保持しているものが選択される。また、減算回路１１２内のマルチプレクサ１１２ａでは、Ψ(ｑi,j4)が選択される。そして、マルチプレクサ１１２ｂによって選択された加算処理の最終結果から、マルチプレクサ１１２ａによって選択されたΨ(ｑi,j4)が、減算回路１１２内の減算器１１２ｃによって減じられる。
一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、排他的論理和の総和からＭＳＢ(ｑi,j4)を除外する演算が行われる。そのため、符号計算回路１３０内のマルチプレクサ１３６では、１対のレジスタ１３１のうち、排他的論理和の総和を保持しているものが選択される。また、符号計算回路１３０内のマルチプレクサ１３５では、ＭＳＢ(ｑi,j4)が選択される。そして、マルチプレクサ１３６によって選択された排他的論理和の総和とマルチプレクサ１３５によって選択されたＭＳＢ(ｑi,j4)との排他的論理和演算が、符号計算回路１３０内の排他的論理和回路１３７によって行われる。この排他的論理和回路１３７の演算結果に従って、マルチプレクサ１３８において出力される情報の符号が決定され、ビット情報ｒi,jが求められる。このビット情報ｒi,jは、対応する行ｉ及び列ｊの位置で決まるメモリ３０の位置に格納される。ここで、検査行列Ｈの第（３ｍ＋１）列乃至第４ｍ列に対応する順列行列Ｉ1,4，Ｉ2,4，及びＩ3,4内の値が“１”の各ビット位置に対応するｒi,jの集合を、それぞれＲ1,4，Ｒ2,4，及びＲ3,4で表す。この場合、第９サイクルでは、Ｒ1,4，Ｒ2,4，及びＲ3,4が生成されて、メモリ３０に格納されることになる。
また、第９サイクルでは、第８サイクルでメモリ３０に格納されたＲ1,3，Ｒ2,3，及びＲ3,3内の各要素ｒi,jを利用したパリティ更新が、パリティ処理ユニット２０-1乃至２０-mによって行われる。これにより、メモリ３０に格納されているＱ1,3，Ｑ2,3及びＱ3,3がそれぞれＱ'1,3，Ｑ'2,3及びＱ'3,3に更新される。
＜第１０サイクル＞
第１０サイクルでは、更新されたＱ'1,3，Ｑ'2,3及びＱ'3,3を用いて、上記第３サイクルと同様の加算処理がビット処理ユニット１０-1乃至１０-Mによって行われる。
また、第１０サイクルでは、上記加算処理と並行して、ビット処理ユニット１０-1乃至１０-Mによる減算処理が行われる。この減算処理には、各ビット処理ユニット１０-i（ｉ＝１，２，…Ｍ）内の上記一方のレジスタ１１１ａに保持されている加算処理の最終結果（検査行列Ｈの第ｉ行内で値が“１”となる位置に対応するΨ(ｑi,j)の総和）と、メモリ３０に格納されているＱ1,5，Ｑ2,5及びＱ3,5とが用いられる。この減算処理では、上記加算処理の最終結果からΨ(ｑi,j5)が減じられる。そのため、減算回路１１２内のマルチプレクサ１１２ｂでは、１対のレジスタ１１１ａのうち、加算処理の最終結果を保持しているものが選択される。また、減算回路１１２内のマルチプレクサ１１２ａでは、Ψ(ｑi,j5)が選択される。そして、マルチプレクサ１１２ｂによって選択された加算処理の最終結果から、マルチプレクサ１１２ａによって選択されたΨ(ｑi,j5)が、減算回路１１２内の減算器１１２ｃによって減じられる。
一方、ビット処理ユニット１０-1乃至１０-Mの符号計算回路１３０では、排他的論理和の総和からＭＳＢ(ｑi,j5)を除外する演算が行われる。そのため、符号計算回路１３０内のマルチプレクサ１３６では、１対のレジスタ１３１のうち、排他的論理和の総和を保持しているものが選択される。また、符号計算回路１３０内のマルチプレクサ１３５では、ＭＳＢ(ｑi,j5)が選択される。そして、マルチプレクサ１３６によって選択された排他的論理和の総和とマルチプレクサ１３５によって選択されたＭＳＢ(ｑi,j5)との排他的論理和演算が、符号計算回路１３０内の排他的論理和回路１３７によって行われる。この排他的論理和回路１３７の演算結果に従って、マルチプレクサ１３８において出力される情報の符号が決定され、ビット情報ｒi,jが求められる。このビット情報ｒi,jは、対応する行ｉ及び列ｊの位置で決まるメモリ３０の位置に格納される。ここで、検査行列Ｈの第（４ｍ＋１）列乃至第Ｎ列に対応する順列行列Ｉ1,5，Ｉ2,5，及びＩ3,5内の値が“１”の各ビット位置に対応するｒi,jの集合を、それぞれＲ1,5，Ｒ2,5，及びＲ3,5で表す。この場合、第１０サイクルでは、Ｒ1,5，Ｒ2,5，及びＲ3,5が生成されて、メモリ３０に格納されることになる。
このように本実施形態では、検査行列Ｈにおける第１行乃至第Ｍ行の各行内の値が“１”のビットに対応するビット更新を、１０サイクル、つまり２ｓサイクルで実行できる。
また、第１０サイクルでは、第９サイクルでメモリ３０に格納されたＲ1,4，Ｒ2,4，及びＲ3,4内の各要素ｒi,jを利用したパリティ更新が、パリティ処理ユニット２０-1乃至２０-mによって行われる。これにより、メモリ３０に格納されているＱ1,4，Ｑ2,4及びＱ3,4がそれぞれＱ'1,4，Ｑ'2,4及びＱ'3,4に更新される。
＜第１１サイクル＞
第１１サイクルでは、更新されたＱ'1,4，Ｑ'2,4及びＱ'3,4を用いて、上記第４サイクルと同様の加算処理がビット処理ユニット１０-1乃至１０-Mによって行われる。
また、第１１サイクルでは、第１０サイクルでメモリ３０に格納されたＲ1,5，Ｒ2,5，及びＲ3,5内の各要素ｒi,jを利用したパリティ更新が、パリティ処理ユニット２０-1乃至２０-mによって行われる。これにより、メモリ３０に格納されているＱ1,5，Ｑ2,5及びＱ3,5がそれぞれＱ'1,5，Ｑ'2,5及びＱ'3,5に更新され、ビット更新処理とパリティ更新処理とからなる１回目の反復動作が完了する。但し、次の２回目の反復動作におけるビット更新処理は、既に第８サイクル（つまり先行する１回目の反復動作におけるパリティ更新処理が開始されたサイクルの次のサイクル）から開始されている。
第１２サイクル以降も上記第５サイクル以降と同様の動作が行われる。上述のＬＤＰＣ符号復号器におけるＬＤＰＣ符号の復号スケジュールを図７に整理して示す。なお、ビット更新処理とパリティ更新処理との反復動作は、検査行列Ｈの全ての列ｊ（ｊ＝１，２，…，Ｎ）について、その列ｊに対応するｒ（＝３）個のｑjに基づいて判定される硬判定値が第ｊパリティチェック方程式を満足するようになるまで行われる。但し、一定回数の反復動作を実行しても、パリティチェック方程式を満足しない列が１つでも存在する場合には、ＬＤＰＣ符号の復号に失敗したとして、復号動作は強制終了される。
上記実施形態では、パリティ処理ユニット２０-kは、検査行列Ｈの列ｊ内の“１”の位置（行位置ｉ）に対応するｒi,jを用いて、当該列ｊ内の全てのパリティ更新を同時に行うように構成されている。しかし、パリティ処理ユニット２０-kに代えて、ビット処理ユニット１０-iと同様の構成を有するパリティ処理ユニットを用いても良い。つまり、加算処理と減算処理とにより、２サイクルで、検査行列Ｈの列ｊ内の各行位置ｉに対応するパリティ情報ｑi,jを順次更新する構成とすることも可能である。この場合、パリティ処理ユニットの出力側に１つのルックアップテーブルを設けるだけで済む。但し、パリティ更新処理に必要なサイクル数が、パリティ処理ユニット２０-kを用いる場合の２倍となる。また、次のビット更新処理の開始時期が１サイクル遅くなる。
また上記実施形態では、検査行列Ｈが３×５の順列行列のアレイ構成である場合を想定している。しかし、検査行列Ｈ内の順列行列の配列は上記実施形態に限らない。即ち、検査行列Ｈは、ｒ×ｓの順列行列のアレイ構成であれば良い。但し、ｒ＜ｓとする。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
本発明の一実施形態で適用されるパリティ検査行列Ｈの構造を示す図。 本発明の一実施形態に係るＬＤＰＣ符号復号器の構成を示すブロック図。 図２中のビット処理ユニット１０-i（ｉ＝１，２，…，Ｍ）の構成を示すブロック図。 図２中のパリティ処理ユニット２０-k（ｋ＝１，２，…，ｍ）の構成を示すブロック図。 ビット処理ユニット１０-1乃至１０-Mによるビット更新処理及びパリティ処理ユニット２０-1乃至２０-mによるパリティ更新処理における、サイクル毎の入出力情報を示す図。 検査行列Ｈを構成する３×５個（ｒ×ｓ個）の順列行列にそれぞれ対応するメモリ３０内の領域の状態の遷移を示す図。 同実施形態におけるＬＤＰＣ符号の復号スケジュールを示す図。
符号の説明
１０-1〜１０-M，１０-i…ビット処理ユニット、２０-1〜２０-N，２０-k…パリティ処理ユニット、３０…メモリ、４０…コントローラ、１１０…総和計算回路、１１１…加算回路、１１２…減算回路、１２０…ルックアップテーブル（第１のルックアップテーブル）、１３０…符号計算回路、２０７〜２０９…ルックアップテーブル（第２のルックアップテーブル）。

Claims (13)

  1. ｍ×ｍの順列行列がｒ×ｓに配列された構造のパリティ検査行列を持つ低密度パリティチェック符号を復号する低密度パリティチェック符号復号器であって、
    前記パリティ検査行列の各行に対応して設けられ、当該行内の値が“１”の各列位置に対応するビット情報を順次更新するためのビット更新処理を実行するｒｍ個のビット処理ユニットと、
    前記ｒ×ｓに配列されたｒｓ個の前記順列行列に共通に、且つ当該順列行列の各列に対応して設けられ、当該列が属する前記パリティ検査行列の列内の値が“１”の各行位置に対応するパリティ情報を更新するためのパリティ更新処理を実行するｍ個のパリティ処理ユニットと、
    前記ｒｍ個のビット処理ユニットによるビット更新処理が前記パリティ検査行列の対応する行内のｍ個の列位置について終了する毎に、そのｍ個の列位置が属する前記パリティ検査行列のｍ列に対応するパリティ更新処理を前記ｍ個のパリティ処理ユニットにより実行させ、前記ｍ個のパリティ処理ユニットによるパリティ更新処理が前記パリティ検査行列の最初のｍ列について終了する毎に、前記ｒｍ個のビット処理ユニットによる次のビット更新処理を開始させるコントローラと
    を具備することを特徴とする低密度パリティチェック符号復号器。
  2. 前記ｒｍ個のビット処理ユニットの各々は、
    前記パリティ検査行列の対応する行内の値が“１”の各列位置に対応する対数表現されたパリティ情報の値を順次加算する加算処理により、そのパリティ情報の値の総和を計算する加算回路と、
    前記加算回路によって計算された総和から前記パリティ検査行列の対応する行内の値が“１”の各列位置に対応する対数表現されたパリティ情報の値を減じる減算処理を実行する減算回路とを含む
    ことを特徴とする請求項１記載の低密度パリティチェック符号復号器。
  3. 前記コントローラは、前記ｒｍ個のビット処理ユニットにそれぞれ含まれている前記減算回路による減算処理が前記パリティ検査行列の対応する行内のｍ個の列位置について終了する毎に、前記ビット更新処理が当該ｍ個の列位置について終了したとして、そのｍ個の列位置が属するｍ列に対応するパリティ更新処理を前記ｍ個のパリティ処理ユニットにより実行させることを特徴とする請求項２記載の低密度パリティチェック符号復号器。
  4. 前記ｒｍ個のビット処理ユニットの各々は、前記減算回路の出力を確率演算のための特定の関数の演算値に変換する第１のルックアップテーブルを含み、
    前記ｍ個のパリティ処理ユニットの各々は、その出力側に、更新されたパリティ情報の値を前記特定の関数の演算値に変換する第２のルックアップテーブルを含む
    ことを特徴とする請求項２記載の低密度パリティチェック符号復号器。
  5. 前記パリティ検査行列内の前記ｒｓ個の順列行列の配列ｒ×ｓはｒ＜ｓの関係があり、
    前記ｍ個のパリティ処理ユニットの各々は、前記パリティ検査行列の対応する列内の値が“１”のｒ個の行位置に対応するビット情報を同時に入力し、当該ｒ個の行位置に対応するビット情報をもとに当該ｒ個の行位置に対応するパリティ情報を同時に更新する
    ことを特徴とする請求項２記載の低密度パリティチェック符号復号器。
  6. 前記ｒｍ個のビット処理ユニットの各々は、前記減算回路の出力を確率演算のための特定の関数の演算値に変換する第１のルックアップテーブルを含み、
    前記ｍ個のパリティ処理ユニットの各々は、その出力側に、更新されたｒ個のパリティ情報の値を前記特定の関数の演算値に変換するｒ個の第２のルックアップテーブルを含む
    ことを特徴とする請求項５記載の低密度パリティチェック符号復号器。
  7. 前記ビット情報及び前記パリティ情報を格納するメモリを更に具備し、
    前記ｒｍ個のビット処理ユニットの各々は、前記メモリから読み出されるパリティ情報であって、前記パリティ検査行列の前記対応する行内の値が“１”の各列位置に対応するパリティ情報の値を順次加算することにより、そのパリティ情報の値の総和を計算する加算処理を実行する加算回路と、前記計算されたパリティ情報の値の総和から、前記メモリから読み出される、前記加算処理で用いられた前記値が“１”の各列位置に対応するパリティ情報の値を減じることにより、それぞれ新たなビット情報を取得する減算処理を実行する減算回路とを含み、
    前記ｒｍ個のビット処理ユニットの各々は、対応する前記減算回路の減算処理で新たなビット情報が取得される毎に、前記ビット更新処理で用いられた、前記値が“１”の列位置に対応して前記メモリに格納されているそれぞれのパリティ情報を、当該取得された新たなビット情報に置き換え、
    前記ｍ個のパリティ処理ユニットの各々は、前記メモリから読み出されるビット情報であって、前記ビット更新処理が終了した前記パリティ検査行列のｍ列内の値が“１”の各行位置に対応するビット情報の値に基づいて前記パリティ更新処理を実行することにより、前記各行位置に対応する新たなパリティ情報を取得して、前記パリティ更新処理で用いられた、前記各行位置に対応して前記メモリに格納されているビット情報を、当該取得された新たなパリティ情報に置き換える、
    ことを特徴とする請求項１記載の低密度パリティチェック符号復号器。
  8. ｍ×ｍの順列行列がｒ×ｓに配列された構造のパリティ検査行列を持つ低密度パリティチェック符号を復号する低密度パリティチェック符号復号方法であって、
    前記パリティ検査行列の各行毎に、当該行内の値が“１”の各列位置に対応するビット情報を順次更新するためのビット更新処理を並行して実行するビット更新ステップと、
    前記パリティ検査行列のｍ列を単位に、その列内の値が“１”の各行位置に対応するパリティ情報を更新するためのパリティ更新処理を並行して実行するパリティ更新ステップと、
    前記ビット更新ステップによるビット更新処理が前記パリティ検査行列の各行内のｍ個の列位置について終了する毎に、そのｍ個の列位置が属する前記パリティ検査行列のｍ列に対応する前記パリティ更新ステップによるパリティ更新処理を実行させるステップと、
    前記パリティ更新ステップによるパリティ更新処理が前記パリティ検査行列の最初のｍ列について終了する毎に、前記ビット処理ステップによる次のビット更新処理を開始させるステップと
    を具備することを特徴とする低密度パリティチェック符号復号方法。
  9. 前記ビット更新ステップは、
    前記パリティ検査行列の各行毎に、当該行内の値が“１”の各列位置に対応する対数表現されたパリティ情報の値を順次加算する加算処理を並行して実行することにより、前記パリティ検査行列の各行毎にパリティ情報の値の総和を計算する加算ステップと、
    前記加算ステップによって計算された前記パリティ検査行列の各行毎の総和から、それぞれ前記パリティ検査行列の対応する行内の値が“１”の各列位置に対応する対数表現されたパリティ情報の値を減じる減算処理を並行して実行する減算ステップとを含む
    ことを特徴とする請求項８記載の低密度パリティチェック符号復号方法。
  10. 前記ビット更新ステップは、前記減算ステップにおける前記各行毎の減算処理の結果を、当該各行毎に設けられた第１のルックアップテーブルにより確率演算のための特定の関数の演算値に変換するステップを含み、
    前記パリティ更新ステップは、前記パリティ検査行列のｍ列を単位とするパリティ更新処理により、その列内の値が“１”の各行位置に対応するパリティ情報が更新される都度、その更新されたパリティ情報の値を、当該ｍ列の各列毎に設けられた第２のルックアップテーブルにより前記特定の関数の演算値に変換するステップを含む
    ことを特徴とする請求項９記載の低密度パリティチェック符号復号方法。
  11. 前記パリティ検査行列内の前記ｒｓ個の順列行列の配列ｒ×ｓはｒ＜ｓの関係があり、
    前記パリティ更新ステップは、前記パリティ検査行列のｍ列を単位に、その列内の値が“１”のｒ個の行位置に対応するビット情報を同時に入力するステップと、当該ｒ個の行位置に対応するビット情報をもとに当該ｒ個の行位置に対応するパリティ情報を同時に更新するステップと含む
    ことを特徴とする請求項９記載の低密度パリティチェック符号復号方法。
  12. 前記ビット更新ステップは、前記減算ステップにおける前記各行毎の減算処理の結果を、当該各行毎に設けられた第１のルックアップテーブルにより確率演算のための特定の関数の演算値に変換するステップを含み、
    前記パリティ更新ステップは、前記パリティ検査行列のｍ列を単位とするパリティ更新処理により、そのｍ列の各列毎に、その列内の値が“１”のｒ個の行位置に対応するパリティ情報が更新される都度、そのｍ列の各列毎に更新されたｒ個のパリティ情報の値を、当該ｍ列の各列毎に設けられたｒ個の第２のルックアップテーブルにより前記特定の関数の演算値に同時に変換するステップを含む
    ことを特徴とする請求項１１記載の低密度パリティチェック符号復号方法。
  13. 前記ビット更新ステップは、
    ビット情報及びパリティ情報を格納するメモリから、前記パリティ検査行列の各行毎に、前記パリティ検査行列の対応する行内の値が“１”の各列位置に対応するパリティ情報の値を順に読み出す第１の読み出しステップと、
    前記パリティ検査行列の各行毎に前記順に読み出される、前記パリティ検査行列の前記対応する行内の値が“１”の各列位置に対応するパリティ情報の値を加算することにより、前記パリティ検査行列の各行毎に、そのパリティ情報の値の総和を計算する加算処理を実行するステップと、
    前記パリティ検査行列の各行毎に、前記加算処理で用いられた前記値が“１”の各列位置に対応するパリティ情報の値を前記メモリから順に読み出す第２の読み出しステップと、
    前記パリティ検査行列の各行毎に取得されたパリティ情報の値の総和から、前記第２の読み出しステップで読み出された前記パリティ情報の値を減じることにより、前記パリティ検査行列の各行毎に新たなビット情報を順次取得する減算ステップと、
    前記減算ステップで新たなビット情報が取得される毎に、前記ビット更新処理で用いられた、前記値が“１”の列位置に対応して前記メモリに格納されているそれぞれのパリティ情報を、当該取得された新たなビット情報に置き換えるステップとを含み、
    前記パリティ更新ステップは、
    前記パリティ検査行列のｍ列を単位に、前記ビット更新処理が終了した前記パリティ検査行列のｍ列内の値が“１”の各行位置に対応するビット情報を前記メモリから順に読み出すステップと、
    前記パリティ検査行列のｍ列を単位に、前記メモリから順に読み出される、前記ビット更新処理が終了した前記パリティ検査行列のｍ列内の値が“１”の各行位置に対応するビット情報の値に基づいて前記パリティ更新処理を実行することにより、前記各行位置に対応する新たなパリティ情報を取得するステップと、
    前記パリティ検査行列のｍ列に対応する前記パリティ更新処理で用いられた、前記各行位置に対応して前記メモリに格納されているビット情報を、前記取得された新たなパリティ情報に置き換えるステップとを含む、
    ことを特徴とする請求項８記載の低密度パリティチェック符号復号方法。
JP2004193767A 2004-06-30 2004-06-30 低密度パリティチェック符号復号器及び方法 Expired - Fee Related JP4282558B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004193767A JP4282558B2 (ja) 2004-06-30 2004-06-30 低密度パリティチェック符号復号器及び方法
TW094120025A TWI261973B (en) 2004-06-30 2005-06-16 Decoder and decoding method for decoding low-density parity-check codes with parity check matrix
DE602005010150T DE602005010150D1 (de) 2004-06-30 2005-06-17 Message-Passing Decodierung für Low-Density Parity-Check (LDPC) Codes mittels einer Pipeline-Verarbeitung der Knotenberechnung
EP05105370A EP1612948B1 (en) 2004-06-30 2005-06-17 Message-passing decoding of low-density parity-check (LDPC) codes using pipeline node processing
US11/168,329 US7500168B2 (en) 2004-06-30 2005-06-29 Decoder and decoding method for decoding low-density parity-check codes with parity check matrix
CNA2005100818425A CN1716786A (zh) 2004-06-30 2005-06-30 用奇偶校验矩阵对低密度奇偶校验码解码的解码器和方法
KR1020050057667A KR100738864B1 (ko) 2004-06-30 2005-06-30 패리티 체크 행렬을 갖는 저밀도 패리티 체크 코드를디코딩하는 디코더 및 디코딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004193767A JP4282558B2 (ja) 2004-06-30 2004-06-30 低密度パリティチェック符号復号器及び方法

Publications (2)

Publication Number Publication Date
JP2006019889A JP2006019889A (ja) 2006-01-19
JP4282558B2 true JP4282558B2 (ja) 2009-06-24

Family

ID=34978836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004193767A Expired - Fee Related JP4282558B2 (ja) 2004-06-30 2004-06-30 低密度パリティチェック符号復号器及び方法

Country Status (7)

Country Link
US (1) US7500168B2 (ja)
EP (1) EP1612948B1 (ja)
JP (1) JP4282558B2 (ja)
KR (1) KR100738864B1 (ja)
CN (1) CN1716786A (ja)
DE (1) DE602005010150D1 (ja)
TW (1) TWI261973B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526164A (ja) * 2004-12-29 2008-07-17 インテル・コーポレーション ３ストライプ・ギルバート低密度パリティ検査符号
JP4492352B2 (ja) * 2005-01-05 2010-06-30 日本電気株式会社 復号装置及びその方法並びにプログラム
US7634710B2 (en) * 2005-03-25 2009-12-15 Teranetics, Inc. Efficient decoding
JP4519694B2 (ja) * 2005-03-29 2010-08-04 財団法人北九州産業学術推進機構 Ｌｄｐｃ符号検出装置及びｌｄｐｃ符号検出方法
JP2006339799A (ja) * 2005-05-31 2006-12-14 Toshiba Corp イレギュラー低密度パリティチェック符号復号器及び方法
US8832326B1 (en) * 2005-11-01 2014-09-09 Xilinx, Inc. Circuit and method for ordering data words
US8819518B2 (en) 2005-12-01 2014-08-26 Thomson Licensing Apparatus and method for decoding low density parity check coded signals
JP4807063B2 (ja) 2005-12-20 2011-11-02 ソニー株式会社 復号装置、制御方法、およびプログラム
US8271850B2 (en) * 2005-12-29 2012-09-18 Intel Corporation Fast low-density parity-check code encoder
US7783951B2 (en) * 2006-02-09 2010-08-24 NEC Laboratories, America, Inc. Multiplexed coding for user cooperation
JP5215537B2 (ja) * 2006-06-28 2013-06-19 三星電子株式会社 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法
US7647548B2 (en) * 2006-07-31 2010-01-12 Agere Systems Inc. Methods and apparatus for low-density parity check decoding using hardware-sharing and serial sum-product architecture
US8020508B2 (en) * 2006-09-19 2011-09-20 The Board Of Regents Of The University Of Oklahoma Methods and apparatus for depositing nanoparticles on a substrate
US7644339B2 (en) 2006-10-02 2010-01-05 Broadcom Corporation Overlapping sub-matrix based LDPC (low density parity check) decoder
JP4780027B2 (ja) * 2007-04-27 2011-09-28 ソニー株式会社 復号装置、制御方法、及びプログラム
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
JP4760769B2 (ja) * 2007-05-15 2011-08-31 住友電気工業株式会社 復号回路及び部分処理回路
US20090100313A1 (en) * 2007-10-11 2009-04-16 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and apparatuses of mathematical processing
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
WO2009123728A1 (en) * 2008-03-31 2009-10-08 Sirius Xm Radio Inc. Efficient, programmable and scalable low density parity check decoder
CN101262231B (zh) * 2008-04-25 2011-09-28 浙江大学 一种块状低密度校验码的译码方法及可重构多模式译码器
WO2009156935A1 (en) * 2008-06-23 2009-12-30 Ramot At Tel Aviv University Ltd. Using damping factors to overcome ldpc trapping sets
US8370711B2 (en) 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
US20090319860A1 (en) * 2008-06-23 2009-12-24 Ramot At Tel Aviv University Ltd. Overcoming ldpc trapping sets by decoder reset
US8201068B2 (en) * 2009-01-06 2012-06-12 Mediatek Inc. Method for generating parity-check matrix
JP5316096B2 (ja) * 2009-03-05 2013-10-16 日本電気株式会社 エラー検出機能付き演算回路、および演算回路のエラー検出方法
JP4799637B2 (ja) * 2009-04-15 2011-10-26 株式会社モバイルテクノ 低密度パリティチェック符号復号装置及び方法
JP4660605B2 (ja) 2009-05-28 2011-03-30 株式会社東芝 復号装置、復号方法及び磁気ディスク装置
KR20110124659A (ko) 2010-05-11 2011-11-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 계층적 복호 장치 및 방법
JP5171997B2 (ja) * 2011-06-20 2013-03-27 パナソニック株式会社 復号方法及び復号装置
KR102254102B1 (ko) * 2015-01-23 2021-05-20 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799592B1 (fr) 1999-10-12 2003-09-26 Thomson Csf Procede de construction et de codage simple et systematique de codes ldpc
US6539367B1 (en) 2000-05-26 2003-03-25 Agere Systems Inc. Methods and apparatus for decoding of general codes on probability dependency graphs
US6938196B2 (en) * 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6895547B2 (en) 2001-07-11 2005-05-17 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
AU2003249708A1 (en) 2002-07-03 2004-01-23 Hughes Electronics Corporation Method and system for memory management in low density parity check (ldpc) decoders
US6829308B2 (en) 2002-07-03 2004-12-07 Hughes Electronics Corporation Satellite communication system utilizing low density parity check codes
US20040019845A1 (en) 2002-07-26 2004-01-29 Hughes Electronics Method and system for generating low density parity check codes
US7222289B2 (en) 2002-09-30 2007-05-22 Certance Llc Channel processor using reduced complexity LDPC decoder
KR100502609B1 (ko) * 2002-11-21 2005-07-20 한국전자통신연구원 Ｌｄｐｃ 코드를 이용한 부호화기 및 부호화 방법
JP4062435B2 (ja) 2002-12-03 2008-03-19 日本電気株式会社 誤り訂正符号復号装置
KR100502608B1 (ko) * 2002-12-24 2005-07-20 한국전자통신연구원 계산이 간단한 저밀도 패리티 검사 부호를 위한 메시지 전달 복호기
KR100996029B1 (ko) * 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
KR20040101743A (ko) * 2003-05-26 2004-12-03 삼성전자주식회사 통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법
KR100594818B1 (ko) * 2004-04-13 2006-07-03 한국전자통신연구원 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법
US7178880B2 (en) * 2004-06-15 2007-02-20 Andersen James H Wheel centering pin, kit and method
US7181676B2 (en) * 2004-07-19 2007-02-20 Texas Instruments Incorporated Layered decoding approach for low density parity check (LDPC) codes

Also Published As

Publication number Publication date
US7500168B2 (en) 2009-03-03
EP1612948A1 (en) 2006-01-04
KR100738864B1 (ko) 2007-07-16
DE602005010150D1 (de) 2008-11-20
TW200607248A (en) 2006-02-16
JP2006019889A (ja) 2006-01-19
TWI261973B (en) 2006-09-11
KR20060048750A (ko) 2006-05-18
EP1612948B1 (en) 2008-10-08
CN1716786A (zh) 2006-01-04
US20060005105A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP4282558B2 (ja) 低密度パリティチェック符号復号器及び方法
JP2006339799A (ja) イレギュラー低密度パリティチェック符号復号器及び方法
US7373581B2 (en) Device, program, and method for decoding LDPC codes
US7127659B2 (en) Memory efficient LDPC decoding methods and apparatus
JP4519694B2 (ja) Ｌｄｐｃ符号検出装置及びｌｄｐｃ符号検出方法
JP5483875B2 (ja) Ｌｄｐｃ符号のブロックおよびレートに独立な復号の方法および装置
EP3092717B1 (en) Decoding of non-binary ldpc codes
JP4320418B2 (ja) 復号装置および受信装置
JP4651600B2 (ja) 低密度パリティ検査復号器における検査ノード更新方法
JP2006148937A (ja) 統合ノード処理を用いる低密度パリティ検査符号の復号方法及び装置
JPWO2007007801A1 (ja) 通信装置および復号方法
CN114499541A (zh) 分层译码方法、装置、终端设备及介质
JP4551740B2 (ja) 低密度パリティチェック符号復号器及び方法
JP5148586B2 (ja) 復号装置および復号方法
US11201629B2 (en) Low latency sequential list decoding of polar codes
CN102696176B (zh) 译码装置
JP2006340016A (ja) 誤り訂正符号復号装置及びそれを用いた復号方法
JP2007281771A (ja) 誤り訂正復号装置および誤り訂正復号方法
Kim Improved trellis-based decoder for non-binary LDPC codes
CN110832783B (zh) 多内核极化码解码
KR101221062B1 (ko) 가변 ｕｓｃ 부호를 이용한 부호화 및 복호화 방법
Xin et al. Efficient check node update implementation for normalized min-sum algorithm
KR20180010535A (ko) Ldpc 복호화기의 슬라이스 절감 장치 및 그 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees