JP4492352B2 - 復号装置及びその方法並びにプログラム - Google Patents
復号装置及びその方法並びにプログラム Download PDFInfo
- Publication number
- JP4492352B2 JP4492352B2 JP2005000314A JP2005000314A JP4492352B2 JP 4492352 B2 JP4492352 B2 JP 4492352B2 JP 2005000314 A JP2005000314 A JP 2005000314A JP 2005000314 A JP2005000314 A JP 2005000314A JP 4492352 B2 JP4492352 B2 JP 4492352B2
- Authority
- JP
- Japan
- Prior art keywords
- check
- message
- variable node
- variable
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
v0=r+Σui ……(式1)
但し、総和の項uiはVに入るエッジ上のメッセージの集合からv0に対応するエッジと反対向きのエッジ上のメッセージを除いたものを亘る(図3では、u1のみ)。また、rは通信路から受信した受信値である。
u0=(Πsign(vj))×min{|vj|;j=1,…,7}
……(式2)
但し、sign(vj)はCに入るエッジ上のメッセージvj,j=1,…,7の正負であり、正の場合+1、負の場合−1の値を取る。
min{|vj|;j=1,…,7}
は|v1|,…,|v7|の内の最小値である。
φ(a21,a22;x’1 ,x3 ,x4 )=(b21,b22;x’2 )
……(式3)
φ(a31,a32;x’1 ,x’2 ,x4 )=(b31,b32;x’3 )
……(式4)
但し、写像φとしては、sum−productアルゴリズムの場合は、指数領域での計算、min−sumアルゴリズムの場合は多段の比較演算となるなど、更新アルゴリズムに応じた写像が用いられる。
……(式5)
n=min{x1 ,…,xq } ……(式6)
bi =min{mi,n} ,i=1,…,p ……(式7)
但し、min{ }は{ }内の数値のうち最小のものを表す。また、<mi >はmi を除くことを表す。
x’=min{a1 ,…,ap } ……(式8)
式8に示されるように、x’は第1種の入力a1 ,…,ap のうちの最小値となる。
102,902 補助メモリ手段
103 変数ノード関数手段
104,903 チェックノード関数手段
105 制御手段
Claims (9)
- 符号語ビットに対応する変数ノードとパリティ検査行列の行に対応するチェックノードとについて、前記変数ノードの全体を複数のグループに分割し、前記グループ単位に変数ノードからチェックノードへのメッセージおよびチェックノードから変数ノードへのメッセージを計算する低密度パリティ検査符号のメッセージパッシング復号方式を実行する復号装置であって、
前記復号方式における変数ノード処理を行う変数ノード関数手段と、
前記復号方式におけるチェックノード処理を行うチェックノード関数手段と、
前記変数ノード関数手段および前記チェックノード関数手段の出力を格納する第一のメモリ手段と、
第二のメモリ手段とを含み、
前記チェックノード関数手段の入力は、現在処理中のグループに属する変数ノードからのメッセージおよび現在処理中のグループに対して他のグループ単位に得られた事前計算値であり、前記チェックノード関数手段の出力は、現在処理中のグループに属する変数ノードへのメッセージおよび現在処理中のグループに属する変数ノードからのメッセージを用いて算出される前記事前計算値であり、前記事前計算値は前記第二のメモリ手段に格納されることを特徴とする復号装置。 - 前記変数ノード関数手段の処理グループと前記チェックノード関数手段の処理グループとが互いに異なり、かつ前記変数ノード関数手段と前記チェックノード関数手段とを同時に動作しつつ逐次処理を進めるよう制御する制御手段を、更に含むことを特徴とする請求項1に記載の復号装置。
- 前記チェックノード関数手段はmin−sumアルゴリズムを実現するよう構成されており、前記グループに属する変数ノードからのメッセージの絶対値の最小値およびメッセージの硬判定値の排他的論理和を前記事前計算値とすることを特徴とする請求項1または2に記載の復号装置。
- 前記チェックノード関数手段はsum−productアルゴリズムを実現するよう構成されており、前記グループに属する変数ノードからのメッセージに対してsum−productアルゴリズムに付随する指数領域への変換を施した値の和およびメッセージの硬判定値の排他的論理和を前記事前計算値とすることを特徴とする請求項1または2に記載の復号装置。
- 符号語ビットに対応する変数ノードとパリティ検査行列の行に対応するチェックノードとについて、前記変数ノードの全体を複数のグループに分割し、前記グループ単位に変数ノードからチェックノードへのメッセージおよびチェックノードから変数ノードへのメッセージを計算する低密度パリティ検査符号のメッセージパッシング復号方式を実行する復号方法であって、
前記復号方式における変数ノード処理を行う変数ノード関数ステップと、
前記復号方式におけるチェックノード処理を行うチェックノード関数ステップと、
前記変数ノード関数ステップおよび前記チェックノード関数ステップによる出力を第一のメモリ手段へ格納するステップと、
前記チェックノード関数ステップへの入力は、現在処理中のグループに属する変数ノードからのメッセージおよび現在処理中のグループに対して他のグループ単位に得られた事前計算値であり、前記チェックノード関数ステップからの出力は、現在処理中のグループに属する変数ノードへのメッセージおよび現在処理中のグループに属する変数ノードからのメッセージを用いて算出される前記事前計算値であり、
前記事前計算値を第二のメモリ手段に格納するステップとを含むことを特徴とする復号方法。 - 前記変数ノード関数手段の処理グループと前記チェックノード関数手段の処理グループとが互いに異なり、かつ前記変数ノード関数手段と前記チェックノード関数手段とを同時に動作しつつ逐次処理を進めるよう制御する制御ステップを、更に含むことを特徴とする請求項5に記載の復号方法。
- 前記チェックノード関数ステップはmin−sumアルゴリズムを実現するよう構成されており、前記グループに属する変数ノードからのメッセージの絶対値の最小値およびメッセージの硬判定値の排他的論理和を前記事前計算値とすることを特徴とする請求項5または6に記載の復号方法。
- 前記チェックノード関数ステップはsum−productアルゴリズムを実現するよう構成されており、前記グループに属する変数ノードからのメッセージに対してsum−productアルゴリズムに付随する指数領域への変換を施した値の和およびメッセージの硬判定値の排他的論理和を前記事前計算値とすることを特徴とする請求項5または6に記載の復号方法。
- 符号語ビットに対応する変数ノードとパリティ検査行列の行に対応するチェックノードとについて、前記変数ノードの全体を複数のグループに分割し、前記グループ単位に変数ノードからチェックノードへのメッセージおよびチェックノードから変数ノードへのメッセージを計算する低密度パリティ検査符号のメッセージパッシング復号方式を実行する復号方法をコンピュータにより実行させるためのプログラムであって、
前記復号方式における変数ノード処理を行う変数ノード関数処理と、
前記復号方式におけるチェックノード処理を行うチェックノード関数処理と、
前記変数ノード関数ステップおよび前記チェックノード関数ステップによる出力を第一のメモリ手段へ格納する処理と、
前記チェックノード関数ステップへの入力は、現在処理中のグループに属する変数ノードからのメッセージおよび現在処理中のグループに対して他のグループ単位に得られた事前計算値であり、前記チェックノード関数ステップからの出力は、現在処理中のグループに属する変数ノードへのメッセージおよび現在処理中のグループに属する変数ノードからのメッセージを用いて算出される前記事前計算値であり、
前記事前計算値を第二のメモリ手段に格納する処理とを含むことを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005000314A JP4492352B2 (ja) | 2005-01-05 | 2005-01-05 | 復号装置及びその方法並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005000314A JP4492352B2 (ja) | 2005-01-05 | 2005-01-05 | 復号装置及びその方法並びにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006191246A JP2006191246A (ja) | 2006-07-20 |
JP4492352B2 true JP4492352B2 (ja) | 2010-06-30 |
Family
ID=36797972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005000314A Expired - Fee Related JP4492352B2 (ja) | 2005-01-05 | 2005-01-05 | 復号装置及びその方法並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4492352B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4760769B2 (ja) * | 2007-05-15 | 2011-08-31 | 住友電気工業株式会社 | 復号回路及び部分処理回路 |
CN102037651B (zh) | 2007-12-13 | 2013-05-22 | 日本电气株式会社 | 解码装置、数据存储装置、数据通信系统以及解码方法 |
US8667376B2 (en) | 2008-11-07 | 2014-03-04 | Nec Corporation | Decoding device, data communication apparatus having the decoder device, and data memory |
KR101154818B1 (ko) | 2009-10-06 | 2012-06-08 | 고려대학교 산학협력단 | 랩터 부호 사용 시스템을 위한 복호화 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019889A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 低密度パリティチェック符号復号器及び方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006059688A1 (ja) * | 2004-12-02 | 2006-06-08 | Mitsubishi Denki Kabushiki Kaisha | 復号装置及び通信装置 |
-
2005
- 2005-01-05 JP JP2005000314A patent/JP4492352B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019889A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 低密度パリティチェック符号復号器及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006191246A (ja) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4062435B2 (ja) | 誤り訂正符号復号装置 | |
US11323134B2 (en) | Encoding method and device and decoding method and device for structured LDPC | |
US11115051B2 (en) | Systems and methods for decoding error correcting codes | |
US20190149168A1 (en) | Systems and methods for decoding error correcting codes | |
JP4320418B2 (ja) | 復号装置および受信装置 | |
US8572463B2 (en) | Quasi-cyclic LDPC encoding and decoding for non-integer multiples of circulant size | |
US8869003B2 (en) | Method, apparatus, computer program product and device providing semi-parallel low density parity check decoding using a block structured parity check matrix | |
US10090860B2 (en) | Memory system using integrated parallel interleaved concatenation | |
US8751895B2 (en) | Semiconductor memory device and decoding method | |
CN101154948A (zh) | 利用共享硬件及顺序和-积体系结构进行低密度奇偶校验解码的方法和设备 | |
Thi et al. | Basic-set trellis min–max decoder architecture for nonbinary ldpc codes with high-order galois fields | |
Liao et al. | A (21150, 19050) GC-LDPC decoder for NAND flash applications | |
Thi et al. | Two-extra-column trellis min–max decoder architecture for nonbinary LDPC codes | |
Lacruz et al. | A 630 Mbps non-binary LDPC decoder for FPGA | |
JP4819470B2 (ja) | 復号装置および復号方法 | |
JP4492352B2 (ja) | 復号装置及びその方法並びにプログラム | |
JP5523064B2 (ja) | 復号装置及び方法 | |
US11075650B1 (en) | Sub-matrix reduction for quasi-cyclic LDPC codes | |
Kim | Improved trellis-based decoder for non-binary LDPC codes | |
KR101267756B1 (ko) | 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치 | |
KR101267654B1 (ko) | 가변 부호어 길이를 지원하는 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치 | |
KR101221062B1 (ko) | 가변 usc 부호를 이용한 부호화 및 복호화 방법 | |
Nagashima et al. | Dynamically reconfigurable architecture for multi-rate compatible regular LDPC decoding | |
KR20220064187A (ko) | 비이진 저밀도 패리티 검사 코드 복호기 및 이를 이용한 복호화 방법 | |
CN116208180A (zh) | 一种bch码高效并行编解码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |