JP5148586B2 - 復号装置および復号方法 - Google Patents
復号装置および復号方法 Download PDFInfo
- Publication number
- JP5148586B2 JP5148586B2 JP2009273720A JP2009273720A JP5148586B2 JP 5148586 B2 JP5148586 B2 JP 5148586B2 JP 2009273720 A JP2009273720 A JP 2009273720A JP 2009273720 A JP2009273720 A JP 2009273720A JP 5148586 B2 JP5148586 B2 JP 5148586B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- processing
- decoding
- processing unit
- probability vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 90
- 238000012545 processing Methods 0.000 claims description 177
- 230000008569 process Effects 0.000 claims description 65
- 239000013598 vector Substances 0.000 claims description 59
- 238000007689 inspection Methods 0.000 claims description 3
- 230000014509 gene expression Effects 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Description
最初に、多元LDPC符号について簡単に説明する。図1は、ガロア拡大体GF(4)、すなわちサイズ4のときの多元LDPC符号の2行3列のパリティ検査行列(Parity Check Matrix)を示している。多元LDPC符号では、複数のビットからなるシンボル単位で処理を行う。例えば、GF(4)の多元LDPC符号では、バイナリ表現の(00)、(10)、(01)、(11)を、それぞれ、0、α、1、α2の4つのシンボルとして復号処理する。検査行列は各行がパリティ検査式を表しており、図1に示すように、データフレームは検査式の積和が0になるように構成されている。このため、復号されたデータフレームに誤りが生じていた場合には、この検査式の拘束を使って訂正処理が行われる。なお、復号装置100においては、GF(64)、GF(128)、またはGF(256)のようなガロア拡大体を用いることが好ましい。
次に、図3を用いて本発明の第1の実施の形態の復号装置100の概略構成を説明する。図3に示すように本実施の形態の復号装置100は、対数フーリエ変換処理部101、通信路値メモリ102、スケジューラ103、変数ノード処理部104、エッジ係数処理部106、検査ノード処理部107、パリティ検査部108、硬判定部109、および出力バッファ110を有する。
<確率ベクトル入力処理工程>
図示しない前段の信号処理部より、符号データフレームの各シンボルの確率ベクトル「p_v(x)」が復号装置100に入力される。
復号装置100に入力された符号化フレームデータの各シンボルの確率ベクトル「p_v(x)」は逐次、対数フーリエ変換処理部101で対数フーリエ変換(フーリエ変換および対数化)され、通信路値メモリ102へ格納される。なお対数フーリエ変換された確率ベクトルの初期値、LFFV(0)、「ln(P_v(z))」は復号処理が行われる間、通信路値メモリ102で保持される。
変数ノード処理部104において、VCメッセージM1が、LFFV(0)を用いて初期化される。なお、以下の説明では、イタレーション回数(l)の場合を例に説明する。
変数ノード処理部104から出力されたVCメッセージM1(l)が、エッジ係数処理部106で係数処理され、係数処理後のVCメッセージM2(l)が算出される。
検査ノード処理部107は、エッジ係数処理部106から出力されたVCメッセージM2(l)を用いて、(式9)で示した検査ノード処理を行いCVメッセージM3(l+1)を算出する。このとき、検査ノード処理部107が各検査ノードの処理を逐次的に行ってもよいが、複数の検査ノード処理を並列処理することが好ましい。並列処理により、処理速度がより速くなる。さらに検査ノード処理部107がすべての検査ノードの処理を同時に並列処理することが、より好ましい。
検査ノード処理部107から出力されたCVメッセージM3(l+1)が、エッジ係数処理部106で逆係数処理され、逆係数処理後のCVメッセージM4(l+1)が算出される。
変数ノード処理部104にて(式4)、(式7)に示した変数ノード処理が行われ、LFDV(l+1)が算出される。
変数ノード処理部104から出力された、LFDV(l+1)に対し、硬判定部109にて硬判定が行われ、硬判定結果、すなわち硬判定データが算出され、パリティ検査部108と出力バッファ110に出力される。
硬判定データをもとにパリティ検査部108がパリティ検査を行う。
パリティ検査において、すべてのパリティ検査式を満たした場合には、誤りなく復号処理が完了したことを意味する。すると、スケジューラ103は復号処理を終了し、出力バッファ110へ硬判定データを出力するよう指示する
次に、本発明の第2の実施の形態の復号装置100Aおよび復号方法について説明する。本実施の形態の復号装置100Aおよび復号方法は、第1の実施の形態の復号装置100および復号方法と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
101…対数フーリエ変換処理部
102…通信路値メモリ
103…スケジューラ
104…変数ノード処理部
106…エッジ係数処理部
107…検査ノード処理部
108…パリティ検査部
109…硬判定部
110…出力バッファ
207…検査ノード処理部
208…パリティ検査部
Claims (5)
- 多元低密度パリティ検査符号を用いて符号化された符号化フレームデータを復号処理する復号装置であって、
前記符号化フレームデータのシンボルの確率ベクトルに対して、フーリエ変換処理および対数値化処理を施し、対数フーリエ領域確率ベクトルの初期値を出力する対数フーリエ変換処理部と、
前記対数フーリエ領域確率ベクトルの初期値とエッジ係数処理部から出力される第4のメッセージとを用いた畳み込み演算による変数ノード処理を実行し、第1のメッセージを算出するとともに対数フーリエ領域確率ベクトルを更新し、出力する変数ノード処理部と、
前記第1のメッセージに対してエッジ係数処理を実行し、第2のメッセージを算出するとともに、検査ノード処理部から入力される第3のメッセージに対してエッジ逆係数処理を実行し前記第4のメッセージを算出する前記エッジ係数処理部と、
前記第2のメッセージに対して加算演算による検査ノード処理を実行し、前記第3のメッセージを算出する前記検査ノード処理部と、
を備えたことを特徴とする復号装置。 - 前記対数フーリエ領域確率ベクトルの基底ベクトルの符号判定により硬判定を行う硬判定部を、さらに具備することを特徴とする請求項1に記載の復号装置。
- 前記第3のメッセージの総和ベクトルの基底ベクトルの符号判定を行うことでパリティ検査を行うパリティ検査部、を有することを特徴とする請求項1または請求項2に記載の復号装置。
- 多元低密度パリティ検査符号を用いて符号化された符号化フレームデータを復号処理する復号方法であって、
対数フーリエ変換処理工程と、変数ノード処理工程と、エッジ係数処理工程と、検査ノード処理工程と、を具備し、
前記対数フーリエ変換処理工程が、前記符号化フレームデータのシンボルの確率ベクトルに対して、フーリエ変換処理および対数化処理を施し、対数フーリエ領域確率ベクトルの初期値を算出する処理工程であり、
前記変数ノード処理工程が、前記対数フーリエ領域確率ベクトルと前記検査ノード処理部から出力される第4のメッセージとを用いた畳み込み演算による変数ノード処理を実行し、第1のメッセージを算出するとともに前記対数フーリエ領域確率ベクトルを更新する処理工程であり、
前記エッジ係数処理工程が、前記第1のメッセージに対してエッジ係数処理を実行し、第2のメッセージを算出するとともに、第3のメッセージに対してエッジ逆係数処理を実行し前記第4のメッセージを算出する処理工程であり、
前記検査ノード処理工程が、前記第2のメッセージに対して、加算演算による検査ノード処理を実行し、前記第3のメッセージを算出する処理工程であることを特徴とする復号方法。 - 前記対数フーリエ領域確率ベクトルの基底ベクトルの符号判定により硬判定を行う硬判定工程をさらに具備することを特徴とする請求項4に記載の復号方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273720A JP5148586B2 (ja) | 2009-12-01 | 2009-12-01 | 復号装置および復号方法 |
PCT/JP2010/059038 WO2011067954A1 (ja) | 2009-12-01 | 2010-05-27 | 復号装置および復号方法 |
TW099117979A TW201121250A (en) | 2009-12-01 | 2010-06-03 | Decoding apparatus and decoding method |
US13/486,044 US8572462B2 (en) | 2009-12-01 | 2012-06-01 | Decoding apparatus and decoding method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273720A JP5148586B2 (ja) | 2009-12-01 | 2009-12-01 | 復号装置および復号方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011119857A JP2011119857A (ja) | 2011-06-16 |
JP5148586B2 true JP5148586B2 (ja) | 2013-02-20 |
Family
ID=44114815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009273720A Expired - Fee Related JP5148586B2 (ja) | 2009-12-01 | 2009-12-01 | 復号装置および復号方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8572462B2 (ja) |
JP (1) | JP5148586B2 (ja) |
TW (1) | TW201121250A (ja) |
WO (1) | WO2011067954A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5132738B2 (ja) * | 2010-09-03 | 2013-01-30 | 株式会社東芝 | 誤り訂正復号器及び受信機 |
US8819515B2 (en) * | 2011-12-30 | 2014-08-26 | Lsi Corporation | Mixed domain FFT-based non-binary LDPC decoder |
US9191256B2 (en) * | 2012-12-03 | 2015-11-17 | Digital PowerRadio, LLC | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems |
CN105915231B (zh) * | 2016-04-07 | 2019-03-26 | 西安电子科技大学 | 基于乘性重复叠加的长约束卷积码构造方法 |
US10110249B2 (en) * | 2016-08-23 | 2018-10-23 | Sandisk Technologies Llc | Column-layered message-passing LDPC decoder |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3891186B2 (ja) * | 2004-03-22 | 2007-03-14 | 住友電気工業株式会社 | 復号装置および前処理装置 |
US7516074B2 (en) * | 2005-09-01 | 2009-04-07 | Auditude, Inc. | Extraction and matching of characteristic fingerprints from audio signals |
KR100933139B1 (ko) | 2006-02-22 | 2009-12-21 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
PT2509270T (pt) * | 2007-11-26 | 2017-07-18 | Sony Corp | Aparelho de processamento de dados e método de processamento de dados bem como aparelho de descodificação e método de descodificação |
US8261166B2 (en) * | 2008-09-17 | 2012-09-04 | Seagate Technology Llc | Node processor for use with low density parity check decoder using multiple variable node degree distribution codes |
-
2009
- 2009-12-01 JP JP2009273720A patent/JP5148586B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-27 WO PCT/JP2010/059038 patent/WO2011067954A1/ja active Application Filing
- 2010-06-03 TW TW099117979A patent/TW201121250A/zh unknown
-
2012
- 2012-06-01 US US13/486,044 patent/US8572462B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8572462B2 (en) | 2013-10-29 |
WO2011067954A1 (ja) | 2011-06-09 |
JP2011119857A (ja) | 2011-06-16 |
TW201121250A (en) | 2011-06-16 |
US20120284582A1 (en) | 2012-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4062435B2 (ja) | 誤り訂正符号復号装置 | |
JP5199463B2 (ja) | ターボldpc復号 | |
JP5483875B2 (ja) | Ldpc符号のブロックおよびレートに独立な復号の方法および装置 | |
KR101405962B1 (ko) | Ldpc 코드를 이용한 복호화 방법 | |
JP4519694B2 (ja) | Ldpc符号検出装置及びldpc符号検出方法 | |
CN106464268B (zh) | 用于管理校验节点计算装置的方法以及实施该方法的装置和软件 | |
US20110179333A1 (en) | Lower-complexity layered belief propagation decoding ldpc codes | |
KR100846869B1 (ko) | 저 복잡도 ldpc복호 장치 및 그 방법 | |
US20070089017A1 (en) | Error correction decoder, method and computer program product for block serial pipelined layered decoding of structured low-density parity-check (LDPC) codes with reduced memory requirements | |
JP5631846B2 (ja) | 半導体メモリ装置および復号方法 | |
Amiri et al. | Analysis and enumeration of absorbing sets for non-binary graph-based codes | |
US20190273511A1 (en) | Generation of spatially-coupled quasi-cyclic ldpc codes | |
JP5148586B2 (ja) | 復号装置および復号方法 | |
US20090276682A1 (en) | Turbo ldpc decoding | |
TW201320621A (zh) | 用以解碼之方法、設備及裝置、以及具體實現有機器可讀取指令程式之非暫時性電腦可讀取媒體 | |
JP2006339799A (ja) | イレギュラー低密度パリティチェック符号復号器及び方法 | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
Han et al. | Implementation of IEEE 802.11 n LDPC codes based on general purpose processors | |
Boncalo et al. | Cost-efficient FPGA layered LDPC decoder with serial AP-LLR processing | |
JP6395658B2 (ja) | 誤り訂正復号装置、受信装置及び誤り訂正復号方法 | |
JP4545217B1 (ja) | 復号装置および復号方法 | |
WO2016181978A1 (ja) | 行列作用装置、行列作用方法、およびプログラム | |
JP2008167357A (ja) | 低密度パリティ検査符号データを復号する復号方法、装置及びプログラム | |
TWI387211B (zh) | 使用區塊結構化同位核對矩陣以提供半平行低密度同位核對解碼之方法、設備、電腦程式產品及裝置 | |
Choi et al. | Block-Layered Decoder Architecture for Quasi-Cyclic Nonbinary LDPC Codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5148586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |