JP2011119857A - 復号装置および復号方法 - Google Patents

復号装置および復号方法 Download PDF

Info

Publication number
JP2011119857A
JP2011119857A JP2009273720A JP2009273720A JP2011119857A JP 2011119857 A JP2011119857 A JP 2011119857A JP 2009273720 A JP2009273720 A JP 2009273720A JP 2009273720 A JP2009273720 A JP 2009273720A JP 2011119857 A JP2011119857 A JP 2011119857A
Authority
JP
Japan
Prior art keywords
message
processing
decoding
probability vector
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009273720A
Other languages
English (en)
Other versions
JP5148586B2 (ja
Inventor
Kenta Kasai
健太 笠井
Yoshikazu Sakaniwa
好一 坂庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009273720A priority Critical patent/JP5148586B2/ja
Priority to PCT/JP2010/059038 priority patent/WO2011067954A1/ja
Priority to TW099117979A priority patent/TW201121250A/zh
Publication of JP2011119857A publication Critical patent/JP2011119857A/ja
Priority to US13/486,044 priority patent/US8572462B2/en
Application granted granted Critical
Publication of JP5148586B2 publication Critical patent/JP5148586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1171Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】処理速度の早い復号装置100を提供する
【解決手段】多元LDPC符号を用いて符号化されたデータを復号処理する復号装置100であって、対数フーリエ変換処理部101と、変数ノード処理部104と、エッジ係数処理部106と、検査ノード処理部107と、を具備し、対数フーリエ変換処理部101が、符号化フレームデータのシンボルの確率ベクトルに対してフーリエ変換処理および対数値化処理を施し、対数フーリエ領域確率ベクトルの初期値を出力し、変数ノード処理部104と、エッジ係数処理部106と、検査ノード処理部107と、が対数フーリエ領域確率ベクトルを用いて、イタレーション処理を行う。
【選択図】図3

Description

本発明は、誤り訂正符号により符号化されたデータを復号する復号装置および復号方法に関し、特に、多元LDPC符号により符号化されたデータを復号する復号装置および復号方法に関する。
近年、誤り訂正符号として、符号性能の理論的限界であるシャノン限界に迫る優れた性能が報告されているLDPC符号(Low Density Parity Check codes)が、携帯電話および無線LAN等に使用されている。携帯電話等に使用されているLDPCは2元LDPC符号であるが、ガロア拡大体上で構成した多元LDPC符号は、数百ビットから数千ビットといった1万ビット以下の短い符号長に対して2元LDPC符号をしのぐ高い復号性能を持つことが知られている。特に、多元LDPC符号化データは、並列計算が可能なSUM−PRODUCTアルゴリズム(SPA)を用いることにより効率的に復号処理が可能である。
SPA復号処理では変数ノード(variable node)における乗算処理と検査ノード(check node)における畳み込み(convolution)演算処理とを繰り返す。しかし、多元LDPC符号のSPA復号処理では、変数ノードよりも次数が高い検査ノードにおいて複雑な畳み込み演算処理を行う必要があるため、処理速度が低下するという問題があった。
このため、非特許文献1には、FFT(高速フーリエ変換)を用い畳み込み演算を高速に行うアルゴリズムが提案されているが、このアルゴリズムの実行には高い演算精度が必要であった。また非特許文献2には、検査ノードにおける畳み込み演算処理を近似して単純化するアルゴリズムが開示されている。しかし、このアルゴリズムを用いたとしても、依然として検査ノードにおける畳み込み演算処理は時間を要する処理であり、処理速度を上げることは容易ではなかった。
マッカイ、デイビイ(MacKay and.Davey)著、「短ブロック長高速レートのLDPC符号の評価(Evaluation of Gallager codes for short block length and high rate applications)」、アイエムエイ 符号ワークショップ予稿集(in Proc. IMA Workshop Codes、 Syst. ) 113-130ページ、グラフィカルモデルズ(Graphical Models)、米国、1999年。 メルシュ、ステンダム、モエネクライ(Wymeersch、Steendam、 and Moeneclaey)著、「GF(q)のLDPC符号の対数領域復号(Log-domain decoding of LDPC codes over GF(q))」、アイトリプルイー通信国際会議予稿集(IEEE International Conference on Communications) 772-776ページ、米国、2004年。
上記事情に鑑みて、本発明はなされたものであり、処理速度の早い復号装置および復号方法を提供することを目的とする。
本願発明の一態様の復号装置は、多元低密度パリティ検査符号を用いて符号化された符号化フレームデータを復号処理する復号装置であって、符号化フレームデータのシンボルの確率ベクトルに対して、フーリエ変換処理および対数値化処理を施し、対数フーリエ領域確率ベクトルの初期値を出力する対数フーリエ変換処理部と、対数フーリエ領域確率ベクトルの初期値とエッジ係数処理部から出力される第4のメッセージとを用いた畳み込み演算による変数ノード処理を実行し第1のメッセージを算出するとともに対数フーリエ領域確率ベクトルを更新し、出力する変数ノード処理部と、第1のメッセージに対してエッジ係数処理を実行し、第2のメッセージを算出するとともに、検査ノード処理部から入力される第3のメッセージに対してエッジ逆係数処理を実行し第4のメッセージを算出するエッジ係数処理部と、第2のメッセージに対して加算演算による検査ノード処理を実行し、第3のメッセージを算出する検査ノード処理部と、を備えたことを特徴とする。
本発明の別の一態様の復号方法は、多元低密度パリティ検査符号を用いて符号化された符号化フレームデータを復号処理する復号方法であって、対数フーリエ変換処理と、変数ノード処理と、エッジ係数処理と、検査ノード処理と、を具備し、対数フーリエ変換処理が、符号化フレームデータのシンボルの確率ベクトルに対して、フーリエ変換処理および対数化処理を施し、対数フーリエ領域確率ベクトルの初期値を算出する処理であり、変数ノード処理が、対数フーリエ領域確率ベクトルと検査ノード処理部から出力される第4のメッセージとを用いた畳み込み演算による変数ノード処理を実行し、第1のメッセージを算出するとともに対数フーリエ領域確率ベクトルを更新する処理であり、エッジ係数処理が、第1のメッセージに対してエッジ係数処理を実行し、第2のメッセージを算出するとともに、第3のメッセージに対してエッジ逆係数処理を実行し第4のメッセージを算出する処理であり、検査ノード処理が、第2のメッセージに対して、加算演算による検査ノード処理を実行し、第3のメッセージを算出する処理である。
本発明によれば処理速度の早い復号装置および復号方法を提供することができる。
多元LDPC符号を説明するための説明図である。 多元LDPC符号のパリティ検査行列をグラフ表現したタナーグラフである。 第1の実施の形態の復号装置の構成図である。 基底ベクトルを説明するための説明図である。 第2の実施の形態の復号装置の構成図である。
<多元LDPC符号>
最初に、多元LDPC符号について簡単に説明する。図1は、ガロア拡大体GF(4)、すなわちサイズ4のときの多元LDPC符号の2行3列のパリティ検査行列(Parity Check Matrix)を示している。多元LDPC符号では、複数のビットからなるシンボル単位で処理を行う。例えば、GF(4)の多元LDPC符号では、バイナリ表現の(00)、(10)、(01)、(11)を、それぞれ、0、α、1、αの4つのシンボルとして復号処理する。検査行列は各行がパリティ検査式を表しており、図1に示すように、データフレームは検査式の積和が0になるように構成されている。このため、復号されたデータフレームに誤りが生じていた場合には、この検査式の拘束を使って訂正処理が行われる。なお、復号装置100においては、GF(64)、GF(128)、またはGF(256)のようなガロア拡大体を用いることが好ましい。
次に、図2は図1に示したパリティ検査行列をグラフ表現したタナーグラフを示す。SPAではタナーグラフで示すように、変数ノードと検査ノードとの間で、エッジ係数処理を行いながら、メッセージのやりとりを繰り返すイタレーション処理により、復号処理を行う。
<第1の実施の形態>
次に、図3を用いて本発明の第1の実施の形態の復号装置100の概略構成を説明する。図3に示すように本実施の形態の復号装置100は、対数フーリエ変換処理部101、通信路値メモリ102、スケジューラ103、変数ノード処理部104、エッジ係数処理部106、検査ノード処理部107、パリティ検査部108、硬判定部109、および出力バッファ110を有する。
ここで、LFDVは対数フーリエ領域確率ベクトル( Log-Fourier Domain Probability Vector )を表している。変数ノード処理部104がエッジ係数処理部106に出力するメッセージが第1のメッセージM1であるVCメッセージであり、エッジ係数処理部106が検査ノード処理部107に出力するメッセージが第2のメッセージM2である係数処理後のVCメッセージである。また検査ノード処理部107がエッジ係数処理部106に出力するメッセージが第3のメッセージM3であるCVメッセージであり、エッジ係数処理部106が変数ノード処理部104に出力するメッセージが第4のメッセージM4である係数処理後のCVメッセージである。なお、それぞれのメッセージの具体的な算出方法については後に詳述する。またLFDVおよびメッセージは処理回数に応じて変化するため、必要に応じて、末尾に括弧付きで処理回数(l)を示す。例えばLFDV(0)は対数フーリエ領域確率ベクトルの初期値を意味する。
復号装置100を構成する上記構成要素は、電気回路等であり、物理的に独立した構成要素である必要はなく、例えば1チップにパッケージされていてもよい。また汎用のCPUで実行されるFW(Firm Ware)により上記構成要素の機能を実現してもよい。さらに、復号装置100は、変数ノード処理部104とエッジ係数処理部106との間のメッセージを一時的に記憶する第1のメッセージメモリ、検査ノード処理部1074とエッジ係数処理部106との間のメッセージを一時的に記憶する第2のメッセージメモリ等の記憶部を有していることが好ましい。
スケジューラ103は、復号装置100全体の制御を行う。具体的には変数ノード処理部104、エッジ係数処理部106、および検査ノード処理部107へ処理の実行を通知し、通信路値メモリ102へ変数ノード処理部104の処理のタイミングにあわせて必要なデータを出力するよう通知する。また、パリティ検査部108から入力されるパリティ検査結果、または復号繰り返し回数(イタレーション回数)から復号処理の終了を判断し、復号処理が終了した際には出力バッファ110へ復号結果を図示しない後段の信号処理部へ出力するよう通知する。
通信路値メモリ102は、一時記憶部であり、対数フーリエ変換処理部101から入力された、LFDVの初期値、LFDV(0)を、イタレーション処理を行う間、保持する。通信路値メモリ102が保持しているLFDV(0)は、変数ノード処理部104の処理に応じて、少なくとも1回以上出力される。
硬判定部109は、変数ノード処理部104から入力される符号データフレーム分のLFDV(l)におけるビット毎の基底ベクトル(base vector)を指すインデックスの値を正負判定し、正のときは0、負のときは1と判定して、硬判定データを出力する。ここで図4に示すように基底ベクトルとはバイナリにおいて「1」が1個だけのベクトルである。硬判定結果はパリティ検査部108と出力バッファ110とへ出力される。出力バッファ110は硬判定データを一時的に記憶し、スケジューラ103の通知に応じて復号結果である、硬判定データを出力する。
パリティ検査部108は、硬判定部109から入力される硬判定データが、多元LDPC符号のパリティ検査式を満たすかどうかパリティ検査を行い、その結果をスケジューラ103へ出力する。
対数フーリエ変換処理部101には図示しない信号処理部から、符号データフレームに含まれる各シンボルの確率ベクトル、「p_v(x)」、が入力される。対数フーリエ変換処理部101は入力された確率ベクトル、「p_v(x)」に対し、フーリエ変換処理を施し、さらに対数値化処理(底は自然対数)を施して、対数フーリエ領域確率ベクトル(LFDV)、「ln(P_v(z))」の初期値(LFDV(0))を、通信路値メモリ102へ出力する。
すなわち、対数フーリエ変換処理部101は、符号化フレームデータのシンボルの確率ベクトル、「p_v(x)」、に対して、フーリエ変換処理および対数化処理を施し、対数フーリエ領域確率ベクトルの初期値LFDV(0)を出力する。
ここで、通常、フーリエ変換処理は複素数に対して行われるが、多元LDPC符号のシンボルはガロア体のため、対数フーリエ変換処理部101が行うフーリエ変換処理は加算と減算のみによって実行される。以下にその変換式である式1を示す。
(式1)
Figure 2011119857
上記の式1において、「p_v(x)」はシンボルvの確率ベクトルを表し、この確率ベクトルの長さはガロア体GF(q)の要素数と等しい「q」となる。また、「x・z」はインデックス番号を2元展開したバイナリベクトル同士の内積を表す。ガロア体のサイズが2のべき乗の場合には、フーリエ変換処理は再帰的に実行することができるため、バタフライ演算で知られる高速フーリエ変換アルゴリズムを用いることができる。またフーリエ変換後の値は負となることがあるため、対数変換式は以下の式で与えられる複素数に拡張したものを用いる。
(式2)
Figure 2011119857
(式3)
Figure 2011119857
変数ノード処理部104は、スケジューラ103から入力される変数ノード処理の実行通知に従い、通信路値メモリ102から入力されるLFDV(0)、「lnPv(z)」と、エッジ係数処理部106から入力される逆係数処理後のCVメッセージM4(l)、「Λ^(l)_cv」とを用いて、パリティ検査行列の指定された列インデックスのパリティ検査式に従う変数ノード処理を実行し、第1のメッセージM1(l)であるVCメッセージ、「Λ^(l)_vc」と、LFDV(l)、「Λ^(l)_v」と、を計算する。
すなわち、変数ノード処理部104は、対数フーリエ領域確率ベクトルLFDV(0)と第4のメッセージM4(l)とを用いた畳み込み演算による変数ノード処理を実行し、第1のメッセージM1を算出するとともに、対数フーリエ領域確率ベクトルLFDV(l)を算出する。言い換えれば変数ノード処理部104は、対数フーリエ領域確率ベクトルLFDV(l)を、対数フーリエ領域確率ベクトルLFDV(0)と第4のメッセージM4(l)とを用いて更新する。
以下に、VCメッセージ、「Λ^(l)_vc」を算出する式4を示す。
(式4)
Figure 2011119857
ここで、「Λ^(l)_c‘v」、は、エッジ係数処理部106から入力される逆係数処理後のCVメッセージM4(l)を表す。「V_c\c」は、集合「V_c」のうち、「c」を除いた行インデックスの部分集合を表し、「l」は、繰り返し回数を表す。なお、復号開始時の「Λ^(0)_vc」は「lnPv(z)」とする。
また、
Figure 2011119857
は、以下の式6で定義される畳み込み演算を表す。
(式6)
Figure 2011119857
さらに、LFDV(l)、「Λ^(l)_v」は、以下の式7により計算される。
(式7)
Figure 2011119857
エッジ係数処理部106は、変数ノード処理部104から入力されるVCメッセージM1(l)に対し、エッジ係数(Edge coefficient )、「α_vc」、で係数処理を行い、係数処理後のVCメッセージM2(l)を算出し、検査ノード処理部107へ出力する。また、エッジ係数処理部106は、検査ノード処理部107から入力されるCVメッセージM3(l)に対し、エッジ係数「α_vc」で逆係数処理を行い、逆係数処理後のCVメッセージM4(l)を変数ノード処理部104へ出力する。
すなわち、エッジ係数処理部106は、第1のメッセージM1に対してエッジ係数処理を実行し第2のメッセージM2を算出するとともに、第3のメッセージM3に対してエッジ逆係数処理を実行し第4のメッセージM4を算出する。
まず、係数処理後のVCメッセージM2(l)を算出する式8を以下に示す。
(式8)
Figure 2011119857
なお、A(α)は、係数αに対応するバイナリ行列で、以下の式9により与えられる。
(式9)
Figure 2011119857
また、「e_i」は、iビット目のみが1であるバイナリ基底ベクトルである。
次に、逆係数処理後のCVメッセージM4(l)を算出する逆係数処理を以下に示す。
(式10)
Figure 2011119857
対数フーリエ変換処理による確率ベクトルの処理を行わない公知の多元LDPC符号の復号処理では、係数処理の単純な逆操作により逆係数処理を行うことができる。しかし、本発明のアルゴリズムを用いた復号方法では、(式10)の算出処理を実行する必要がある。なお、符号化時の係数を転置した係数行列にすることで、逆係数処理を従来の処理と同等の単純な逆操作処理に置き換えることも可能である。
検査ノード処理部107は、エッジ係数処理部106から入力された係数処理後のVCメッセージM2(l)を用いて、CVメッセージM3(l+1)を算出する。すなわち、検査ノード処理部107は、第2のメッセージM2に対して加算演算による検査ノード処理を実行し、第3のメッセージM3を算出する
具体的には、検査ノード処理部107は、以下の式11で示す加算演算を行う。
(式11)
Figure 2011119857
以上の説明のように、本実施の形態の復号装置100および復号方法では検査ノード処理の負荷が小さいため、処理速度が速い。
すなわち、従来の多元LDPC符号の復号装置では、次数(項数)が多い検査ノード処理において、(式5)に示したような畳み込み演算を行うため、検査ノード処理の負荷が大きかった。これに対して、本実施の形態の復号装置100および復号方法では、検査ノード処理が畳み込み演算ではなく加算演算であるため、検査ノード処理の負荷は小さく、処理速度が速い。
なお、硬判定部109の硬判定方法としては、上述した方法だけでなく、従来の多元LDPC符号の復号処理で用いられている確率ベクトル領域での硬判定を行うことも、もちろん可能である。確率ベクトル領域で硬判定を行う場合には、LFDV(l)に対して逆対数フーリエ変換処理を施し、事後確率ベクトルを算出し、その事後確率ベクトルが最大となるシンボルへ硬判定する。
次に、本実施の形態の復号装置100の動作について処理の流れに沿って説明する。
<確率ベクトル入力処理工程>
図示しない前段の信号処理部より、符号データフレームの各シンボルの確率ベクトル「p_v(x)」が復号装置100に入力される。
<対数フーリエ変換処理工程>
復号装置100に入力された符号化フレームデータの各シンボルの確率ベクトル「p_v(x)」は逐次、対数フーリエ変換処理部101で対数フーリエ変換(フーリエ変換および対数化)され、通信路値メモリ102へ格納される。なお対数フーリエ変換された確率ベクトルの初期値、LFFV(0)、「ln(P_v(z))」は復号処理が行われる間、通信路値メモリ102で保持される。
符号データフレームのすべてのLFFV(0)が通信路値メモリ102に入力されたら、スケジューラ103の指示により復号処理が開始され、LFFV(0)が変数ノード処理部104に出力される。
<初期化処理工程>
変数ノード処理部104において、VCメッセージM1が、LFFV(0)を用いて初期化される。なお、以下の説明では、イタレーション回数(l)の場合を例に説明する。
<係数処理工程>
変数ノード処理部104から出力されたVCメッセージM1(l)が、エッジ係数処理部106で係数処理され、係数処理後のVCメッセージM2(l)が算出される。
<検査ノード処理工程>
検査ノード処理部107は、エッジ係数処理部106から出力されたVCメッセージM2(l)を用いて、(式9)で示した検査ノード処理を行いCVメッセージM3(l+1)を算出する。このとき、検査ノード処理部107が各検査ノードの処理を逐次的に行ってもよいが、複数の検査ノード処理を並列処理することが好ましい。並列処理により、処理速度がより速くなる。さらに検査ノード処理部107がすべての検査ノードの処理を同時に並列処理することが、より好ましい。
<逆係数処理工程>
検査ノード処理部107から出力されたCVメッセージM3(l+1)が、エッジ係数処理部106で逆係数処理され、逆係数処理後のCVメッセージM4(l+1)が算出される。
<変数ノード処理工程>
変数ノード処理部104にて(式4)、(式7)に示した変数ノード処理が行われ、LFDV(l+1)が算出される。
<硬判定処理工程>
変数ノード処理部104から出力された、LFDV(l+1)に対し、硬判定部109にて硬判定が行われ、硬判定結果、すなわち硬判定データが算出され、パリティ検査部108と出力バッファ110に出力される。
<パリティ検査処理工程>
硬判定データをもとにパリティ検査部108がパリティ検査を行う。
<復号処理終了?>
パリティ検査において、すべてのパリティ検査式を満たした場合には、誤りなく復号処理が完了したことを意味する。すると、スケジューラ103は復号処理を終了し、出力バッファ110へ硬判定データを出力するよう指示する
パリティ検査において、パリティ検査式を満たさない場合には、(式4)で得られたVCメッセージM1(l+1)をもとに、上記の一連の処理であるイタレーション処理が、繰り返し行われる。
イタレーション処理の繰り返し回数(イタレーション回数)については、あらかじめ最大数Lmaxが決められており、最大数Lmaxを超えた場合にはパリティ検査においてパリティ検査式が満足しなくても、スケジューラ103は復号処理を停止し、出力バッファ110の硬判定結果を後段の信号処理部へ出力する。または、スケジューラ103はエラー信号を出力する。
なお、復号処理完了までに必要な繰り返し回数が多いことが処理開始前に判明している場合には、パリティ検査部108はパリティ検査をイタレーション処理毎に行わないで、所定のイタレーション回数の場合にのみ、または所定のイタレーション回数おきに、実施してもよい。
以上のように本実施の形態の復号方法では、多元LDPC符号の並列復号計算において従来の確率領域SPAと等価なフーリエ領域SPAを用いる。このため確率領域SPAによる復号処理でボトルネックとなっていた検査ノード処理における畳み込み演算を、メッセージが集中していない変数ノードに任せることにより処理遅延の問題を解決している。
すなわち、本実施の形態の復号方法では、入力された確率ベクトルを対数フーリエ変換し、復号処理を対数フーリエ領域で実施することにより、従来の復号装置で問題となっていた検査ノード処理における畳み込み演算を加算処理に入れ替えて、SPAによる処理を行うことができるために、復号処理の処理速度を早くすることができる。
<第2の実施の形態>
次に、本発明の第2の実施の形態の復号装置100Aおよび復号方法について説明する。本実施の形態の復号装置100Aおよび復号方法は、第1の実施の形態の復号装置100および復号方法と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
図5に示すように、本実施の形態の復号装置100Aは検査ノード処理部207とパリティ検査部208とが、第1の実施の形態の復号装置100と異なる。
検査ノード処理部207は、(式10)で示した検査ノード処理と同時に以下の(式12)で示す第3のメッセージM3の総和ベクトルM5の算出処理を行う。そしてパリティ検査部208は(式12)で得られた第3のメッセージM3の総和ベクトルM5の基底ベクトルの硬判定を行うことで、パリティ検査を行う。
(式12)
Figure 2011119857
すなわち、本実施の形態の復号装置100Aおよび復号方法では、パリティ検査部208は、検査ノード処理部207が出力する第3のメッセージM3の総和ベクトルM5の基底ベクトルの符号判定を行うことでパリティ検査を行う。
ここで、(式10)の算出は、最初に総和ベクトルM5を算出し、総和ベクトルM5から1つの変数ノード「c」へのメッセージを除くことにより行うことができる。このため(式10)の算出過程で算出された総和ベクトルM5を用いることにより、復号装置100Aでは新たに(式12)の算出を行うことなく、パリティ検査を行うことができる。
本実施の形態の復号装置100Aおよび復号方法は、第1の実施の形態の復号装置100および復号方法と同じ効果を有し、さらに処理速度の早い復号装置および復号方法である。
なお、本発明は多元LDPC符号を用いるシステムであれば、いかなるシステムに対しても応用可能である。例えば通信システム、放送システムをはじめ、磁気記録システム、光ディスクシステム、さらには半導体メモリ等、様々なストレージシステムでも用いることが可能である。
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
100、100A…復号装置
101…対数フーリエ変換処理部
102…通信路値メモリ
103…スケジューラ
104…変数ノード処理部
106…エッジ係数処理部
107…検査ノード処理部
108…パリティ検査部
109…硬判定部
110…出力バッファ
207…検査ノード処理部
208…パリティ検査部

Claims (5)

  1. 多元低密度パリティ検査符号を用いて符号化された符号化フレームデータを復号処理する復号装置であって、
    前記符号化フレームデータのシンボルの確率ベクトルに対して、フーリエ変換処理および対数値化処理を施し、対数フーリエ領域確率ベクトルの初期値を出力する対数フーリエ変換処理部と、
    前記対数フーリエ領域確率ベクトルの初期値とエッジ係数処理部から出力される第4のメッセージとを用いた畳み込み演算による変数ノード処理を実行し、第1のメッセージを算出するとともに対数フーリエ領域確率ベクトルを更新し、出力する変数ノード処理部と、
    前記第1のメッセージに対してエッジ係数処理を実行し、第2のメッセージを算出するとともに、検査ノード処理部から入力される第3のメッセージに対してエッジ逆係数処理を実行し前記第4のメッセージを算出する前記エッジ係数処理部と、
    前記第2のメッセージに対して加算演算による検査ノード処理を実行し、前記第3のメッセージを算出する前記検査ノード処理部と、
    を備えたことを特徴とする復号装置。
  2. 前記対数フーリエ領域確率ベクトルの基底ベクトルの符号判定により硬判定を行う硬判定部を、さらに具備することを特徴とする請求項1に記載の復号装置。
  3. 前記第3のメッセージの総和ベクトルの基底ベクトルの符号判定を行うことでパリティ検査を行うパリティ検査部、を有することを特徴とする請求項1または請求項2に記載の復号装置。
  4. 多元低密度パリティ検査符号を用いて符号化された符号化フレームデータを復号処理する復号方法であって、
    対数フーリエ変換処理工程と、変数ノード処理工程と、エッジ係数処理工程と、検査ノード処理工程と、を具備し、
    前記対数フーリエ変換処理工程が、前記符号化フレームデータのシンボルの確率ベクトルに対して、フーリエ変換処理および対数化処理を施し、対数フーリエ領域確率ベクトルの初期値を算出する処理工程であり、
    前記変数ノード処理工程が、前記対数フーリエ領域確率ベクトルと前記検査ノード処理部から出力される第4のメッセージとを用いた畳み込み演算による変数ノード処理を実行し、第1のメッセージを算出するとともに前記対数フーリエ領域確率ベクトルを更新する処理工程であり、
    前記エッジ係数処理工程が、前記第1のメッセージに対してエッジ係数処理を実行し、第2のメッセージを算出するとともに、第3のメッセージに対してエッジ逆係数処理を実行し前記第4のメッセージを算出する処理工程であり、
    前記検査ノード処理工程が、前記第2のメッセージに対して、加算演算による検査ノード処理を実行し、前記第3のメッセージを算出する処理工程であることを特徴とする復号方法。
  5. 前記対数フーリエ領域確率ベクトルの基底ベクトルの符号判定により硬判定を行う硬判定工程をさらに具備することを特徴とする請求項4に記載の復号方法。
JP2009273720A 2009-12-01 2009-12-01 復号装置および復号方法 Expired - Fee Related JP5148586B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009273720A JP5148586B2 (ja) 2009-12-01 2009-12-01 復号装置および復号方法
PCT/JP2010/059038 WO2011067954A1 (ja) 2009-12-01 2010-05-27 復号装置および復号方法
TW099117979A TW201121250A (en) 2009-12-01 2010-06-03 Decoding apparatus and decoding method
US13/486,044 US8572462B2 (en) 2009-12-01 2012-06-01 Decoding apparatus and decoding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009273720A JP5148586B2 (ja) 2009-12-01 2009-12-01 復号装置および復号方法

Publications (2)

Publication Number Publication Date
JP2011119857A true JP2011119857A (ja) 2011-06-16
JP5148586B2 JP5148586B2 (ja) 2013-02-20

Family

ID=44114815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009273720A Expired - Fee Related JP5148586B2 (ja) 2009-12-01 2009-12-01 復号装置および復号方法

Country Status (4)

Country Link
US (1) US8572462B2 (ja)
JP (1) JP5148586B2 (ja)
TW (1) TW201121250A (ja)
WO (1) WO2011067954A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054894A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 誤り訂正復号器及び受信機
JP2013141204A (ja) * 2011-12-30 2013-07-18 Lsi Corp Fftに基づく混合領域非バイナリldpc復号化器
JP2017077012A (ja) * 2012-12-03 2017-04-20 エルエヌツー ディービー,リミティド ライアビリティ カンパニー 連結コーディング・システムの先進繰り返しデコーディングおよびチャネル評価のためのシステムおよび方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915231B (zh) * 2016-04-07 2019-03-26 西安电子科技大学 基于乘性重复叠加的长约束卷积码构造方法
US10110249B2 (en) * 2016-08-23 2018-10-23 Sandisk Technologies Llc Column-layered message-passing LDPC decoder

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228588A (ja) * 2006-02-22 2007-09-06 Samsung Electronics Co Ltd 通信システムの信号受信装置及び方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891186B2 (ja) * 2004-03-22 2007-03-14 住友電気工業株式会社 復号装置および前処理装置
US7516074B2 (en) * 2005-09-01 2009-04-07 Auditude, Inc. Extraction and matching of characteristic fingerprints from audio signals
PT2509270T (pt) * 2007-11-26 2017-07-18 Sony Corp Aparelho de processamento de dados e método de processamento de dados bem como aparelho de descodificação e método de descodificação
US8261166B2 (en) * 2008-09-17 2012-09-04 Seagate Technology Llc Node processor for use with low density parity check decoder using multiple variable node degree distribution codes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228588A (ja) * 2006-02-22 2007-09-06 Samsung Electronics Co Ltd 通信システムの信号受信装置及び方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054894A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 誤り訂正復号器及び受信機
JP2013141204A (ja) * 2011-12-30 2013-07-18 Lsi Corp Fftに基づく混合領域非バイナリldpc復号化器
JP2017077012A (ja) * 2012-12-03 2017-04-20 エルエヌツー ディービー,リミティド ライアビリティ カンパニー 連結コーディング・システムの先進繰り返しデコーディングおよびチャネル評価のためのシステムおよび方法

Also Published As

Publication number Publication date
US8572462B2 (en) 2013-10-29
WO2011067954A1 (ja) 2011-06-09
JP5148586B2 (ja) 2013-02-20
TW201121250A (en) 2011-06-16
US20120284582A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
JP4062435B2 (ja) 誤り訂正符号復号装置
JP5199463B2 (ja) ターボldpc復号
JP5483875B2 (ja) Ldpc符号のブロックおよびレートに独立な復号の方法および装置
KR101405962B1 (ko) Ldpc 코드를 이용한 복호화 방법
JP4519694B2 (ja) Ldpc符号検出装置及びldpc符号検出方法
US20110179333A1 (en) Lower-complexity layered belief propagation decoding ldpc codes
JP2019536341A (ja) Ldpcコードを符号化および復号化するための方法および装置
Amiri et al. Analysis and enumeration of absorbing sets for non-binary graph-based codes
JP5631846B2 (ja) 半導体メモリ装置および復号方法
JP5148586B2 (ja) 復号装置および復号方法
TW201320621A (zh) 用以解碼之方法、設備及裝置、以及具體實現有機器可讀取指令程式之非暫時性電腦可讀取媒體
US20170026055A1 (en) Adaptive desaturation in min-sum decoding of ldpc codes
JP2006339799A (ja) イレギュラー低密度パリティチェック符号復号器及び方法
JP4832447B2 (ja) チャネルコードを用いた復号化装置及び方法
Han et al. Implementation of IEEE 802.11 n LDPC codes based on general purpose processors
Boncalo et al. Cost-efficient FPGA layered LDPC decoder with serial AP-LLR processing
JP6395658B2 (ja) 誤り訂正復号装置、受信装置及び誤り訂正復号方法
JP4545217B1 (ja) 復号装置および復号方法
WO2016181978A1 (ja) 行列作用装置、行列作用方法、およびプログラム
JP2008167357A (ja) 低密度パリティ検査符号データを復号する復号方法、装置及びプログラム
TWI387211B (zh) 使用區塊結構化同位核對矩陣以提供半平行低密度同位核對解碼之方法、設備、電腦程式產品及裝置
Sundararajan et al. ASIC design of a noisy gradient descent bit flip decoder for 10GBASE-T ethernet standard
Choi et al. Block-Layered Decoder Architecture for Quasi-Cyclic Nonbinary LDPC Codes
JP2011160491A (ja) 復号器
JP2010028408A (ja) 情報処理装置、情報処理方法、およびプログラム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121128

R151 Written notification of patent or utility model registration

Ref document number: 5148586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees