CN103532568A - 迭代译码装置及其相关译码方法 - Google Patents
迭代译码装置及其相关译码方法 Download PDFInfo
- Publication number
- CN103532568A CN103532568A CN201210227510.3A CN201210227510A CN103532568A CN 103532568 A CN103532568 A CN 103532568A CN 201210227510 A CN201210227510 A CN 201210227510A CN 103532568 A CN103532568 A CN 103532568A
- Authority
- CN
- China
- Prior art keywords
- soft information
- divergent
- convergent
- group
- produce
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/658—Scaling by multiplication or division
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本发明公开了一种迭代译码装置,包含有一译码器、一双模判断单元及一双模缩放单元。该译码器用来接收一组软信息,并迭代地译码该组软信息及据以更新该组软信息,以产生一组更新后的软信息。该双模判断单元,耦接于该译码器,用来根据该组更新后的软信息,产生一判断结果。该双模缩放单元,耦接于该双模判断单元及该译码器,用来根据该判断结果,缩放该组更新后的软信息,以产生一组缩放后的软信息至该译码器,作为该译码器下一次迭代解碼时的输入。
Description
技术领域
本发明涉及一种迭代译码装置及其相关译码方法,尤其涉及一种可改善错误更正效能的迭代译码装置及其相关译码方法。
背景技术
计算机与其它电子装置之间的信息传播可利用多种不同的规范与技术来完成,而信道编码(channel coding)与错误更正(error correction)技术可用于减少接收信号中因失真或其它干扰引起的错误,关于此种编码与错误更正技术,可利用传输信道两端的编码器与译码器来加以实现。
举例来说,任何用于低密度奇偶校验码(low-density parity check code,LDPC code)的译码算法,如置信传播算法(belief propagation algorithm)、基于正规化最小和算法(normalized min-sum algorithm,NMSA)及基于补偿式最小和算法(offset min-sum algorithm,OMSA),可以应用于接收端,以将所接收的码字(codeword)解碼。一般来说,多半会利用迭代式译码器(iterativedecoder)来使解碼值收敛至正确值。举例来说,利用一软决策(soft-decision)的信息传递算法(message-passing algorithm,MPA)来于接收端进行低密度奇偶校验译码,而其中所接收的多个位(例如,多个信道值)皆可视为分别代表数值为「0」或「1」的机率的多个变量,以及于译码算法中,该多个变量是表示为多个对数似然比(log likelihood ratio,LLR)。信息传递算法会将软信息(例如,对数似然比)由位节点(bit node)传递至检查节点(check node),计算目前迭代处理(current iteration)的征状值(syndrome),再将软信息由检查节点传递至位节点,并以上述相同方式来进行迭代直到达到收敛为止(例如,征状值的检查位皆为0)。然而,低密度奇偶校验码本身的问题之一为在迭代解碼过程中为了提高判决的可靠度,软信息会逐步放大而使得软信息可能超过有限字长的表示范围,造成译码错误。因此,解决的方式就是将软信息进行缩放,以避免软信息超过有限字长的表示范围。举例来说,请参考图1,图1为现有一迭代译码装置10的示意图。迭代译码装置10包含有一译码器100及一缩放单元102。译码器100用来接收一组软信息Si。译码器100迭代地对前述软信息进行译码,并据以更新前述软信息,以产生一组更新后的软信息USi。缩放单元102耦接于译码器100,用来缩放更新后的软信息USi,以产生一组缩放后的软信息SSi至译码器100,作为译码器100下一次迭代解碼时的输入,藉此,改善软信息于迭代译码过程中可能超过有限字长的表示范围而造成译码错误的缺失。然而,此种方式仅适用于规则性低密度奇偶校验译码器,而无法改善非规则性低密度奇偶校验译码器的错误更正的效能,有鉴于此,现有技术实有改进的必要。
发明内容
因此,本发明的主要目的即在于提供一种迭代译码装置及其相关方法,以提高错误更正效能。
为达成上述目的,本发明公开一种迭代译码装置,包含有一译码器、一双模判断单元及一双模缩放单元。该译码器用来接收一组软信息,并迭代地译码该组软信息及据以更新该组软信息,以产生一组更新后的软信息。该双模判断单元,耦接于该译码器,用来根据该组更新后的软信息,产生一判断结果。该双模缩放单元,耦接于该双模判断单元及该译码器,用来根据该判断结果,缩放该组更新后的软信息,以产生一组缩放后的软信息至该译码器,作为该译码器下一次迭代解碼时的输入。
本发明还公开一种迭代解碼方法,用于一译码器。该迭代解碼方法包含有接收一组软信息,并迭代地译码该组软信息及据以更新该组软信息,以产生一组更新后的软信息;根据该组更新后的软信息,产生一判断结果;以及根据该判断结果,缩放该组更新后的软信息,以产生一组缩放后的软信息至该译码器,作为该译码器下一次迭代解碼时的输入。
附图说明
图1为现有一迭代译码装置的示意图。
图2为本发明实施例的一迭代译码装置的示意图。
图3为本发明实施例于缩放计数值小于或等于默认值时判断单元产生判断结果的示意图。
图4为本发明实施例的判断单元及缩放单元的操作流程的示意图。
图5为本发明实施例于缩放计数值大于默认值时判断单元产生判断结果的示意图。
图6为本发明实施例的判断单元及缩放单元的操作流程的另一示意图。
图7为本发明实施例的一迭代译码装置的示意图。
其中,附图标记说明如下:
10、20、70 迭代译码装置
100、200、700 译码器
102、210、212、706、708 缩放单元
202 双模判断单元
204 双模缩放单元
206、208、702、704 判断单元
300、500 调整单元
302、502 运算单元
304、504 比较单元
40、60 流程
400~416、600~612 步骤
Si、USi、SI、USI、SSi、SSI 软信息
AS1、AS2 调整信号
OR1、OR2 运算结果
DR1、DR2 判断结果
具体实施方式
请参考图2,图2为本发明实施例一迭代译码装置20的示意图。迭代译码装置20包含有一译码器200、一双模判断单元202及一双模缩放单元204。译码器200用来接收一组软信息SI,并迭代地译码软信息SI及据以更新软信息SI,以产生一组更新后的软信息USI。在每一迭代译码过程中,译码器200可对所接收到的软信息进行译码,并将译码结果作为更新后的软信息USI,也就是说,译码器200可用来实现迭代译码的功能。较佳地,译码器200为一非规则性低密度奇偶校验(irregular low-density parity check,irregularLDPC)译码器。双模判断单元202耦接于译码器200,用来根据更新后的软信息USI,产生一判断结果DR,以作为是否进行缩放处理的评估基础。双模缩放单元204耦接于双模判断单元202及译码器200,用来根据判断结果DR,缩放更新后的软信息USI,以产生一组缩放后的软信息SSI至译码器200。同时,缩放后的软信息SSI可作为译码器200下一次迭代解碼时的输入。换句话说,于每一次迭代解碼后,译码器200所输出的更新后的软信息USI会传送至双模判断单元202及双模缩放单元204,并重复前述程序,进而译码出最准确的软信息,以提高译码器200错误更正的效能。
简单来说,本发明的迭代译码装置20于迭代译码期间会反复地对软信息进行判断及缩放处理,以避免软信息超过有限字长的表示范围,如此一来,将能译码出最准确的软信息,进而提高迭代译码装置20的错误更正效能。
在本实施例中,经由双模判断单元202与双模缩放单元204的搭配运作,而能适时地缩放更新后的软信息USI,以产生缩放后的软信息SSI并作为译码器200下一次迭代译码时的输入信息。如图2所示,双模判断单元202包含有判断单元206、208。双模缩放单元204包含有缩放单元210、212。译码器200于进行每一次迭代译码后,会将其更新后的软信息USI提供至双模判断单元202及双模缩放单元204。在此情况下,当一缩放计数值SV1小于或等于一默认值PV时,判断单元206会根据一临界值TH1与更新后的软信息USI中的一组高权重软信息HSI,来判断缩放单元210是否进行缩放处理,并据以产生一判断结果DR1。其中缩放计数值SV1即为缩放单元210执行缩放处理的累积次数。接着,当判断结果DR1显示进行缩放处理时,缩放单元210会缩放高权重软信息HSI,以产生一组缩放后的软信息SSI1至译码器200,以作为译码器200进行下一次迭代译码时的输入信息。进一步地,当缩放计数值SV1大于默认值PV时,判断单元208会根据一临界值TH2与更新后的软信息USI,来判断缩放单元212是否进行缩放处理,并据以产生一判断结果DR2。接着,当判断结果DR2显示进行缩放处理时,缩放单元212会缩放更新后的软信息USI,以产生一组缩放后的软信息SSI2。
另一方面,双模缩放单元还包含有一缩放计数器,其中该缩放计数器可用来计数缩放单元210进行缩放处理的次数,以产生一缩放计数值,即前述的缩放计数值SV1。在此情况下,每当译码器200执行了一次迭代译码并且将更新后的软信息USI传送至双模判断单元202之后,便可依据缩放计数器所产生的缩放计数值SV1来决定后续是由判断单元206或是判断单元208来进行相关的缩放处理的判断程序。
简言之,在译码器200进行迭代译码的过程中,将会先由判断单元206与缩放单元210来对更新后的软信息USI中的高权重软信息进行评估与缩放的处理。于缩放单元210执行若干次数后(例如执行了PV次),再由判断单元208与缩放单元212来对更新后的软信息USI中的所有软信息进行评估与缩放的处理。在此情况下,缩放后的软信息SSI1、SSI2将可分别于缩放计数值SV1小于或等于默认值PV及于缩放计数值SV1大于默认值PV时,作为译码器200下一次迭代解碼时的输入。
详细来说,请参考图3,图3为本发明实施例于缩放计数值SV1小于或等于默认值PV时,判断单元206产生判断结果DR1的示意图。判断单元206包含有一调整单元300、一运算单元302及一比较单元304。调整单元300用来将高权重软信息HSI取绝对值运算,以产生一组调整信号AS1。运算单元302耦接于调整单元300,用来根据调整信号AS1,运算出高权重软信息HSI的能量平均值,以产生一运算结果OR1。也就是说,运算结果OR1用来表示高权重软信息HSI的能量平均值。比较单元304耦接于运算单元302,用来比较运算结果OR1及临界值TH1,以产生判断结果DR1予缩放单元210。更明确的说,当运算结果OR1大于临界值TH1时,判断结果DR1显示缩放单元210进行缩放处理,而当运算结果OR1小于临界值TH1时,判断结果DR1显示缩放单元210不进行缩放处理。接着,缩放单元210会于缩放计数值SV1小于或等于默认值PV以及判断结果DR1显示进行缩放处理时,缩放高权重软信息HSI,以产生缩放后的软信息SSI1,作为译码器200下一次迭代解碼时的输入,同时更新缩放计数值SV1(即将缩放计数值SV1加1)。值得注意的是,当缩放计数值SV1小于或等于默认值PV时,迭代译码装置20会重复前述程序。
此外,译码器200另包含一输出控制单元,其中该输出控制单元可用来计数译码器200进行迭代译码的次数以及根据译码更新后的软信息USI,来判断是否已达收敛条件。同时,该输出控制单元可于迭代译码的次数大于一迭代默认值PV_ite时或是达到收敛条件时,判断出译码程序完成,并输出更新后的软信息USI作为译码结果。
因此,当缩放计数值SV1小于或等于默认值PV且更新后的软信息USI未达收敛条件(或迭代解碼的次数小于迭代默认值PV_ite)时,本发明经由判断单元206与缩放单元210的搭配运作,而能缩放高权重软信息HSI,以产生缩放后的软信息SSI1,进而更新更新后的软信息USI,藉此,将可避免非规则性低密度奇偶校验译码器于迭代译码时,因软信息码长超过有限字长的表示范围所造成译码错误的问题。
关于判断单元206与缩放单元210的操作可归纳为一流程40,如图4所示。流程40包含以下步骤:
步骤400:开始。
步骤402:将更新后的软信息USI中的高权重软信息HSI取绝对值运算,以产生调整信号AS1,并据以运算高权重软信息HSI的能量平均值,以产生运算结果OR1。
步骤404:比较运算结果OR1是否大于临界值TH1。若是,进行步骤406;若否,进行步骤408。
步骤406:缩放高权重软信息HSI,以产生缩放后的软信息SSI1,作为译码器200下一次迭代解碼时的输入。
步骤408:根据更新后的软信息USI,判断是否已达收敛条件或译码器200进行迭代译码的次数是否大于迭代默认值PV_ite。若是,
进行步骤410;若否,进行步骤412。
步骤410:输出更新后的软信息USI。
步骤412:判断缩放计数值SV1是否大于默认值PV。若是,进行步骤414;若否,进行步骤402。
步骤414:进行流程60。
步骤416:结束。
流程40的详细说明及相关变化可参考前述,于此不再赘述。
值得注意的是,本发明的软信息中每一软信息为一检查节点(check node)至一位节点(bit node)或位节点至检查节点的一信息,其可为一目标位的一对数似然比(log likelihood ratio,LLR),本领域的技术人员当可据以做不同的变化与修饰,而不限于此。此外,本发明的默认值PV是取决于迭代解碼的次数。举例来说,当迭代译码进行20次时,默认值PV为2或3,但不限于此。此等衍生应用应是本领域的技术人员所熟知的技艺。
进一步地,当缩放计数值SV1大于默认值PV时,迭代译码装置20会进行下一迭代译码流程(即下述的流程60)。请参考图5,图5为本发明实施例于缩放计数值SV1大于默认值PV时判断单元208产生判断结果DR2的示意图。判断单元208包含有一调整单元500、一运算单元502及一比较单元504。调整单元500用来将更新后的软信息USI取绝对值运算,以产生一组调整信号AS2。运算单元502耦接于调整单元500,用来根据调整信号AS2,运算出更新后的软信息USI的能量平均值,以产生一运算结果OR2。也就是说,运算结果OR2用来表示更新后的软信息USI的能量平均值。比较单元504耦接于运算单元502,用来比较运算结果OR2及临界值TH2,以产生判断结果DR2予缩放单元212。更明确的说,当运算结果OR2大于临界值TH2时,判断结果DR2显示缩放单元212进行缩放处理,而当运算结果OR2小于临界值TH2时,判断结果DR2显示缩放单元212不进行缩放处理。
接着,缩放单元212会于缩放计数值SV1大于默认值PV以及判断结果DR2显示进行缩放处理时,缩放更新后的软信息USI,以产生缩放后的软信息SSI2,作为译码器200下一次迭代解碼时的输入,同时更新一缩放计数值SV2。值得注意的是,迭代译码装置20会重复前述程序,译码器200或前述的输出控制单元会于计数迭代译码的次数大于迭代默认值PV_ite时或是达到收敛条件时,判断出译码程序完成,并输出更新后的软信息USI作为译码结果。也就是说,当缩放计数值SV1大于默认值PV且更新后的软信息USI未达收敛条件(或迭代解碼的次数小于迭代默认值PV_ite)时,本发明经由判断单元208与缩放单元212的搭配运作,而能缩放更新后的软信息USI,以产生缩放后的软信息SSI2,进而更新更新后的软信息USI,藉此,将可避免非规则性低密度奇偶校验译码器于迭代译码时,因软信息码长超过有限字长的表示范围所造成译码错误的问题。
关于判断单元208与缩放单元212的操作可归纳为一流程60,如图6所示。流程60包含以下步骤:
步骤600:开始。
步骤602:将更新后的软信息USI取绝对值运算,以产生调整信号AS2,并据以运算更新后的软信息USI的能量平均值,以产生运算结果OR2。
步骤604:比较运算结果OR2是否大于临界值TH2。若是,进行步骤606;若否,进行步骤608。
步骤606:缩放更新后的软信息USI,以产生缩放后的软信息SSI2,作为译码器200下一次迭代解碼时的输入。
步骤608:根据更新后的软信息USI,判断是否已达收敛条件或译码器200进行迭代译码的次数是否大于迭代默认值PV_ite。若是,
进行步骤610;若否,进行步骤602。
步骤610:输出更新后的软信息USI。
步骤612:结束。
流程60的详细说明及相关变化可参考前述,于此不再赘述。
另一方面,图2是用以说明本发明的概念,本领域的技术人员当可据以做不同的变化与修饰,而不限于此。举例来说,请参考图7,图7为本发明实施例一迭代译码装置70的示意图。迭代译码装置70包含有一译码器700、判断单元702、704及缩放单元706、708。图7与图2中具有相同名称的组件具有类似的运作方式与功能,因此为求说明书内容简洁起见,详细说明便在此省略,该些组件的连结关系如图7所示。在图7中,与图2不同的是,判断单元702、704及缩放单元706、708是独立设置于迭代译码装置70中,藉此仍属本发明的应用,同样可避免非规则性低密度奇偶校验译码器于迭代译码时,因软信息码长超过有限字长的表示范围所造成的译码错误。
综上所述,现有迭代译码装置仅适用于改善规则性低密度奇偶校验译码器的错误更正的效能,却无法有效应用于非规则性低密度奇偶校验译码器中。相较之下,本发明的迭代译码装置将迭代译码方法分成两个流程,藉此可避免非规则性低密度奇偶校验译码器于迭代译码时,因软信息码长超过有限字长的表示范围而造成译码错误的问题,如此一来,将可提升迭代译码装置的译码效能。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (25)
1.一种迭代译码装置,包含有:
一译码器,用来接收一组软信息,并迭代地译码该组软信息及据以更新该组软信息,以产生一组更新后的软信息;
一双模判断单元,耦接于该译码器,用来根据该组更新后的软信息,产生一判断结果;以及
一双模缩放单元,耦接于该双模判断单元及该译码器,用来根据该判断结果,缩放该组更新后的软信息,以产生一组缩放后的软信息至该译码器,作为该译码器下一次迭代解碼时的输入。
2.如权利要求1所述的迭代译码装置,其特征在于,该双模判断单元包含有:
一第一判断单元,用来于一第一缩放计数值小于或等于一默认值时,根据一第一临界值与该组更新后的软信息中的一组高权重软信息,产生该判断结果。
3.如权利要求2所述的迭代译码装置,其特征在于,该第一判断单元包含有:
一第一调整单元,用来将该组高权重软信息取绝对值运算,以产生一组第一调整信号;
一第一运算单元,耦接于该第一调整单元,用来根据该组第一调整信号,运算该组高权重软信息的能量平均值,以产生一第一运算结果;以及
一第一比较单元,耦接于该第一运算单元,用来比较该第一运算结果及该第一临界值,以产生该判断结果。
4.如权利要求3所述的迭代译码装置,其特征在于,于该第一运算结果大于该第一临界值时,该判断结果显示该双模缩放单元进行缩放处理,以及于该第一运算结果小于该第一临界值时,该判断结果显示该双模缩放单元不进行缩放处理。
5.如权利要求2所述的迭代译码装置,其特征在于,该双模缩放单元包含有:
一第一缩放单元,耦接于该第一判断单元与该译码器,用来于该第一缩放计数值小于或等于该默认值以及该判断结果显示进行缩放处理时,缩放该组高权重软信息,以产生该组缩放后的软信息,作为该译码器下一次迭代解碼时的输入。
6.如权利要求5所述的迭代译码装置,其特征在于,该双模缩放单元包含有:
一第一缩放计数器,用来计数该第一缩放单元进行缩放处理的次数,以产生该第一缩放计数值。
7.如权利要求1所述的迭代译码装置,其特征在于,该双模判断单元包含有:
一第二判断单元,用来于一第一缩放计数值大于一默认值时,根据一第二临界值与该组更新后的软信息,产生该判断结果。
8.如权利要求7所述的迭代译码装置,其特征在于,该第二判断单元包含有:
一第二调整单元,用来将该组更新后的软信息取绝对值运算,以产生一组第二调整信号;
一第二运算单元,耦接于该第二调整单元,用来根据该组第二调整信号,运算该组更新后的软信息的能量平均值,以产生一第二运算结果;以及
一第二比较单元,耦接于该第二运算单元,用来比较该第二运算结果及一
第二临界值,以产生该判断结果。
9.如权利要求8所述的迭代译码装置,其特征在于,于该第二运算结果大于该第二临界值时,该判断结果显示该双模缩放单元进行缩放处理,以及于该第二运算结果小于该第二临界值时,该判断结果显示该双模缩放单元不进行缩放处理。
10.如权利要求7所述的迭代译码装置,其特征在于,该双模缩放单元包含有:
一第二缩放单元,耦接于该第二判断单元与该译码器,用来于该第一缩放计数值大于该默认值以及该判断结果显示进行缩放处理时,缩放该组更新后的软信息,以产生该组缩放后的软信息,作为该译码器下一次迭代解碼时的输入。
11.如权利要求1所述的迭代译码装置,其特征在于,该译码器还包含:
一输出控制单元,用来计数该译码器进行迭代译码的次数,以及用来根据该更新后的软信息,判断是否已达收敛条件,其中,于该译码器进行迭代译码的次数大于一迭代默认值时或是于该译码器达到收敛条件时,输出该组更新后的软信息作为译码结果。
12.如权利要求1所述的迭代译码装置,其特征在于,该组软信息中每一软信息为一检查节点至一位节点或该位节点至该检查节点的一信息。
13.如权利要求1所述的迭代译码装置,其特征在于,该译码器为一非正规低密度同位检查译码器。
14.一种迭代解碼方法,用于一译码器,包含有:
接收一组软信息,并迭代地译码该组软信息及据以更新该组软信息,以产生一组更新后的软信息;
根据该组更新后的软信息,产生一判断结果;以及
根据该判断结果,缩放该组更新后的软信息,以产生一组缩放后的软信息至该译码器,作为该译码器下一次迭代解碼时的输入。
15.如权利要求14所述的迭代译码方法,其特征在于,根据该组更新后的软信息产生该判断结果的步骤包含于一第一缩放计数值小于或等于一默认值时,根据一第一临界值与该组更新后的软信息中的一组高权重软信息,以产生该判断结果。
16.如权利要求15所述的迭代译码方法,其特征在于,根据该第一临界值与该组更新后的软信息中的该组高权重软信息产生该判断结果的步骤,包含有:
将该组高权重软信息取绝对值运算,以产生一组第一调整信号;
根据该组第一调整信号,运算该组高权重软信息的能量平均值,以产生一第一运算结果;以及
比较该第一运算结果及该第一临界值,以产生该判断结果。
17.如权利要求16所述的迭代译码方法,其特征在于,比较该第一运算结果及该第一临界值以产生该判断结果的步骤包含于该第一运算结果大于该第一临界值时,该判断结果显示进行缩放处理,以及于该第一运算结果小于该第一临界值时,该判断结果显示不进行缩放处理。
18.如权利要求15所述的迭代译码方法,其特征在于,根据该判断结果缩放该组更新后的软信息以产生该组缩放后的软信息的步骤包含于该第一缩放计数值小于或等于该默认值以及该判断结果显示进行缩放处理时,缩放该组高权重软信息,以产生该组缩放后的软信息,作为该译码器下一次迭代解碼时的输入。
19.如权利要求18所述的迭代译码方法,其特征在于,根据该判断结果缩放该组更新后的软信息以产生该组缩放后的软信息的步骤另包含于该判断结果显示进行缩放处理时,累加该第一缩放计数值,以更新该第一缩放计数值。
20.如权利要求14所述的迭代译码方法,其特征在于,根据该组更新后的软信息,产生该判断结果的步骤包含于一第一缩放计数值大于一默认值时,根据一第二临界值与该组更新后的软信息,产生该判断结果。
21.如权利要求20所述的迭代译码方法,其特征在于,根据该第二临界值与该组更新后的软信息产生该判断结果的步骤,包含有:
将该组更新后的软信息取绝对值运算,以产生一组第二调整信号;
根据该组第二调整信号,运算该组更新后的软信息的能量平均值,以产生一第二运算结果;以及
比较该第二运算结果及一第二临界值,以产生该判断结果。
22.如权利要求21所述的迭代译码方法,其特征在于,比较该第二运算结果及该第二临界值以产生该判断结果的步骤包含于该第二运算结果大于该第二临界值时,该判断结果显示进行缩放处理,以及于该第二运算结果小于该第二临界值时,该判断结果显示不进行缩放处理。
23.如权利要求20所述的迭代译码方法,其特征在于,根据该判断结果缩放该组更新后的软信息以产生该组缩放后的软信息的步骤包含于该第一缩放计数值大于该默认值以及该判断结果显示进行缩放处理时,缩放该组更新后的软信息,以产生该组缩放后的软信息,作为该译码器下一次迭代解碼时的输入。
24.如权利要求14所述的迭代译码方法,其特征在于,迭代地译码该组软信息及据以更新该组软信息,以产生该组更新后的软信息的步骤包含有累加一迭代默认值,以及根据该更新后的软信息,判断是否已达收敛条件,其中,于该译码器进行迭代译码的次数大于该迭代默认值时或是于该译码器达到收敛条件时,输出该组更新后的软信息作为译码结果。
25.如权利要求14所述的迭代译码方法,其特征在于,该组软信息中每一软信息为一检查节点至一位节点或该位节点至该检查节点的一信息。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210227510.3A CN103532568A (zh) | 2012-07-03 | 2012-07-03 | 迭代译码装置及其相关译码方法 |
US13/646,747 US9231620B2 (en) | 2012-07-03 | 2012-10-08 | Iterative decoding device and related decoding method for irregular low-density parity-check code capable of improving error correction performance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210227510.3A CN103532568A (zh) | 2012-07-03 | 2012-07-03 | 迭代译码装置及其相关译码方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103532568A true CN103532568A (zh) | 2014-01-22 |
Family
ID=49879470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210227510.3A Pending CN103532568A (zh) | 2012-07-03 | 2012-07-03 | 迭代译码装置及其相关译码方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9231620B2 (zh) |
CN (1) | CN103532568A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9235469B2 (en) * | 2013-05-22 | 2016-01-12 | Seagate Technology Llc | Systems and methods for inter-cell interference mitigation in a flash memory |
KR20160082280A (ko) * | 2014-12-29 | 2016-07-08 | 삼성전자주식회사 | 3차원 인쇄를 위한 잉크 조성물, 3차원 프린터 및 3차원 프린터의 제어 방법 |
US10367526B2 (en) * | 2015-11-23 | 2019-07-30 | Avago Technologies International Sales Pte. Limited | Irregular low density parity check processing system with non-uniform scaling |
JP7039298B2 (ja) * | 2018-01-16 | 2022-03-22 | キオクシア株式会社 | メモリシステム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6654927B1 (en) * | 2000-01-10 | 2003-11-25 | Lg Electronics Inc. | Iterative error-correction for turbo code decoding |
CN1771476A (zh) * | 2003-02-26 | 2006-05-10 | 弗拉里奥恩技术公司 | 用于迭代解码的软信息比例变换 |
CN1889368A (zh) * | 2005-06-29 | 2007-01-03 | 松下电器产业株式会社 | 低密度分组校验码的译码方法 |
DE112005003790T5 (de) * | 2005-12-26 | 2008-09-18 | Intel Corporation, Santa Clara | Verallgemeinerter Mehrschwellen-Decodierer für Codes für Paritätsprüfungen geringer Dichte |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060193400A1 (en) * | 2003-07-14 | 2006-08-31 | Morris Joel M | System and method for estimating probabilities of events |
KR20070079448A (ko) * | 2006-02-02 | 2007-08-07 | 삼성전자주식회사 | 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법 |
US7827461B1 (en) | 2006-09-18 | 2010-11-02 | Marvell International Ltd. | Low-density parity-check decoder apparatus |
JP4743156B2 (ja) * | 2007-04-27 | 2011-08-10 | ソニー株式会社 | 復号装置 |
US8418023B2 (en) * | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
WO2009043918A2 (en) * | 2007-10-02 | 2009-04-09 | Interuniversitair Microelectronica Centrum Vzw | An asip architecture for decoding at least two decoding methods |
WO2010019169A1 (en) * | 2008-08-15 | 2010-02-18 | Lsi Corporation | Rom list-decoding of near codewords |
US8429498B1 (en) * | 2009-03-25 | 2013-04-23 | Apple Inc. | Dual ECC decoder |
JP5631977B2 (ja) * | 2009-04-28 | 2014-11-26 | エルエスアイ コーポレーション | 読み取りデータ処理システムにおける動的スケーリングのシステムと方法 |
US8438461B2 (en) * | 2009-10-12 | 2013-05-07 | Marvell World Trade Ltd. | Power consumption in LDPC decoder for low-power applications |
US8898537B2 (en) * | 2010-03-17 | 2014-11-25 | The Royal Institution For The Advancement Of Learning/Mcgill University | Method and system for decoding |
US8418019B2 (en) * | 2010-04-19 | 2013-04-09 | Lsi Corporation | Systems and methods for dynamic scaling in a data decoding system |
US9264073B2 (en) * | 2011-09-02 | 2016-02-16 | Samsung Electronics Co., Ltd | Freezing-based LDPC decoder and method |
US8749907B2 (en) * | 2012-02-14 | 2014-06-10 | Lsi Corporation | Systems and methods for adaptive decoder message scaling |
-
2012
- 2012-07-03 CN CN201210227510.3A patent/CN103532568A/zh active Pending
- 2012-10-08 US US13/646,747 patent/US9231620B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6654927B1 (en) * | 2000-01-10 | 2003-11-25 | Lg Electronics Inc. | Iterative error-correction for turbo code decoding |
CN1771476A (zh) * | 2003-02-26 | 2006-05-10 | 弗拉里奥恩技术公司 | 用于迭代解码的软信息比例变换 |
CN1889368A (zh) * | 2005-06-29 | 2007-01-03 | 松下电器产业株式会社 | 低密度分组校验码的译码方法 |
DE112005003790T5 (de) * | 2005-12-26 | 2008-09-18 | Intel Corporation, Santa Clara | Verallgemeinerter Mehrschwellen-Decodierer für Codes für Paritätsprüfungen geringer Dichte |
Also Published As
Publication number | Publication date |
---|---|
US9231620B2 (en) | 2016-01-05 |
US20140013190A1 (en) | 2014-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11728829B2 (en) | Error detection in communication systems using polar coded data transmission | |
TWI501565B (zh) | 控制基於訊息傳遞演算法之解碼操作的方法及其控制裝置 | |
CN112087236B (zh) | 低密度奇偶校验译码器以及对其进行省电的方法 | |
JP4777876B2 (ja) | ターボデコーダの反復の早期終了 | |
KR101625273B1 (ko) | 더 짧은 블록 길이를 이용하여 더 긴 선형 블록 코드워드를 생성 및 디코딩하기 위한 장치, 시스템 및 방법 | |
CN101079639A (zh) | 基于节点存储器的低密度奇偶校验解码装置和方法 | |
WO2009042249A1 (en) | Efficient low complexity high throughput ldpc decoding method and optimization | |
US9843414B2 (en) | Low complexity error correction | |
US9337867B2 (en) | Cyclic decoding for cascaded forward error-correction FEC codes | |
US7990290B1 (en) | Efficient rateless distributed compression of non-binary sources | |
CN103532568A (zh) | 迭代译码装置及其相关译码方法 | |
JP2009005343A (ja) | 通信路を介して受信されるシンボルの系列を誤り訂正符号の符号語に復号する方法およびシステム | |
EP3713096B1 (en) | Method and device for decoding staircase code, and storage medium | |
US9219501B2 (en) | LDPC encoding/decoding method and device using same | |
US10298262B2 (en) | Decoding low-density parity-check maximum-likelihood single-bit messages | |
CN106537787A (zh) | 译码方法和译码器 | |
KR20150076583A (ko) | 비이진 패리티 검사 부호의 복호 방법 및 장치 | |
US20170070243A1 (en) | Early termination method with re-encoding scheme for decoding of error correction code | |
CN102439854A (zh) | 用于通信的系统和方法 | |
US11750219B2 (en) | Decoding method, decoder, and decoding apparatus | |
Razi et al. | An improvement and a fast DSP implementation of the bit flipping algorithms for low density parity check decoder | |
JP2009290657A (ja) | 誤り訂正装置 | |
JP5018807B2 (ja) | 復号化装置 | |
Marchand et al. | Before convergence early stopping criterion for inner LDPC code in DVB standards | |
US20120166905A1 (en) | Method and apparatus for controlling decoding in receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140122 |