JPS6046448B2 - オ−バフロ−検出方式 - Google Patents
オ−バフロ−検出方式Info
- Publication number
- JPS6046448B2 JPS6046448B2 JP55093950A JP9395080A JPS6046448B2 JP S6046448 B2 JPS6046448 B2 JP S6046448B2 JP 55093950 A JP55093950 A JP 55093950A JP 9395080 A JP9395080 A JP 9395080A JP S6046448 B2 JPS6046448 B2 JP S6046448B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- calculation
- overflow detection
- operand
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明は川進演算機能を有する演算処理装置に関し、
特に複数バイトの演算幅を持つｗ進演算器を用いてル進
演算を実行する演算処理装置におけるオーバフロー検出
に関する。
特に複数バイトの演算幅を持つｗ進演算器を用いてル進
演算を実行する演算処理装置におけるオーバフロー検出
に関する。
従来は、ｗ進演算機能を実現する手段として主にバイ
ト演算器を使用する方法が多くとられ、オーバフローの
検出も１ハード毎にシリアルに行う方法が採用され技術
的な問題も特に無かつた。
ト演算器を使用する方法が多くとられ、オーバフローの
検出も１ハード毎にシリアルに行う方法が採用され技術
的な問題も特に無かつた。
一方、最近になつて、複数バイトの演算幅を持つｍ進
演算器が具体体化されつつあり、そのオーバフロー検出
法は、ｗ進演算の結果の演算対象となるハード位置より
上位に゛’１’’が立つているか否かを演算サイクルの
後でシフタ等を用いて検出する方法がとられている。し
かしこの方法では、演算サイクルの後でオーバフロー検
出用のサイクルが必ず必要となり、ｗ進演算器の性能向
上の１つのネックとなつていた。 したがつて本発明の
目的は、複数バイトの演算幅を持つｗ進演算器を用いる
演算処理装置における改良したオーバフロー検出方式を
提供することにある。
演算器が具体体化されつつあり、そのオーバフロー検出
法は、ｗ進演算の結果の演算対象となるハード位置より
上位に゛’１’’が立つているか否かを演算サイクルの
後でシフタ等を用いて検出する方法がとられている。し
かしこの方法では、演算サイクルの後でオーバフロー検
出用のサイクルが必ず必要となり、ｗ進演算器の性能向
上の１つのネックとなつていた。 したがつて本発明の
目的は、複数バイトの演算幅を持つｗ進演算器を用いる
演算処理装置における改良したオーバフロー検出方式を
提供することにある。
しかして本発明の特徴とするところは、オペランド長
レジスタ及びオペランド・ポイント・レジスタの内容に
より、自動的に演算サイクルと同一サイクルで川進オー
バフローを検出できるオーバフロー検出回路及びオーバ
フロー検出制御回路を設け、ｗ進演算速度の実質的向上
をはかることである。
レジスタ及びオペランド・ポイント・レジスタの内容に
より、自動的に演算サイクルと同一サイクルで川進オー
バフローを検出できるオーバフロー検出回路及びオーバ
フロー検出制御回路を設け、ｗ進演算速度の実質的向上
をはかることである。
次に本発明の一実施例につき図面を用いて詳細に説明
する。
する。
図は本発明の一実施例である演算処理装置のブロック
図である。
図である。
命令解読装置１は信号線１４、１５、１６を介してそ
れぞれＡレジスタ６、Ｂレジスタ７、オペランド・ポイ
ント・レジスタ５及びオペランド長レジスタ２に接続さ
れている。
れぞれＡレジスタ６、Ｂレジスタ７、オペランド・ポイ
ント・レジスタ５及びオペランド長レジスタ２に接続さ
れている。
オーバフロー検出制御回路１２は信号線１７、１８及び
信号線２６により、オペランド長レジスタ２、オペラン
ド・ポイント・レジスタ５及びオーバフロー検出回路１
３に接続されている。 演算回路３は信号線１７及び信
号線１９を介してそれぞれオペランド長レジスタ２及び
出力レジスタ４に接続され、更に出力レジスタ４は信号
線２０を介してオペランド長レジスタ２に接続されてい
る。
信号線２６により、オペランド長レジスタ２、オペラン
ド・ポイント・レジスタ５及びオーバフロー検出回路１
３に接続されている。 演算回路３は信号線１７及び信
号線１９を介してそれぞれオペランド長レジスタ２及び
出力レジスタ４に接続され、更に出力レジスタ４は信号
線２０を介してオペランド長レジスタ２に接続されてい
る。
Ａレジスタ６は信号線１４及び信号線２１を介してそれ
ぞれ命令解読装置１及びｗ進演算器８に接続され、Ｂレ
ジスタ７は信号線１４及び２２を介して命令解読装置１
及びｗ進演算器８に接続されている。ｗ進演算器８は信
号線２１及び２２を介してそれぞれＡレジスタ６及びＢ
レジスタ７に接続され、更に信号線２３を介して演算出
力キャリ・レジスタ１０及び演算出力レジスタ９に接続
されている。
ぞれ命令解読装置１及びｗ進演算器８に接続され、Ｂレ
ジスタ７は信号線１４及び２２を介して命令解読装置１
及びｗ進演算器８に接続されている。ｗ進演算器８は信
号線２１及び２２を介してそれぞれＡレジスタ６及びＢ
レジスタ７に接続され、更に信号線２３を介して演算出
力キャリ・レジスタ１０及び演算出力レジスタ９に接続
されている。
演算出力キャリ・レジスタ１０は信号線２３及び信号線
２５を介してそれぞれ１攻演算器８に接続され、更に演
算出力レジスタ９は信号線２３及び信号線２４を介して
ｗ進演算器８及びオーバフロー検出回路１３に接続され
ている。オーバフロー検出回路１３は信号線２４及び２
５を介してそれぞれ演算出力レジスタ９及び演算出力キ
ャリ・レジスタ１０に接続され、更に信号線２６及び信
号線２７を介してオーバフロー検出制御回路１２及びオ
ーバフロー表示ラッチ１１に接続されている。
２５を介してそれぞれ１攻演算器８に接続され、更に演
算出力レジスタ９は信号線２３及び信号線２４を介して
ｗ進演算器８及びオーバフロー検出回路１３に接続され
ている。オーバフロー検出回路１３は信号線２４及び２
５を介してそれぞれ演算出力レジスタ９及び演算出力キ
ャリ・レジスタ１０に接続され、更に信号線２６及び信
号線２７を介してオーバフロー検出制御回路１２及びオ
ーバフロー表示ラッチ１１に接続されている。
本実施例では、ｗ進演算器８は８バイトの演算幅を有し
、またＡ，Ｂレジスタ６，７および演算出力レジスタ９
は共に８バイト幅であるものとする。
、またＡ，Ｂレジスタ６，７および演算出力レジスタ９
は共に８バイト幅であるものとする。
ｗ進演算動作は次の通りてある。
先ず、オペランドが命令解読装置１から信号線１４を介
して送られ、第１オペランドはＢレジスタ７に、第２オ
ペランドはＡレジスタ６にそれぞれセットされる。
して送られ、第１オペランドはＢレジスタ７に、第２オ
ペランドはＡレジスタ６にそれぞれセットされる。
演算すべきオペランドの長さが命令解読装置１から信号
線１６を介してオペランド長レジスタ２にセットされる
（命令は実際のオペランド長から１バイト分差引いた値
を示しており、これがオペランド長レジスタ２にそのま
まセットされる）。命令解読装置１からはさらに、オペ
ランドの最下位桁が８バイト幅のどの部位にあるかを示
す値がオペランド●ポイント・レジスタ５に信号線１５
を介してセットされる。Ｂレジスタ７及びＡレジスタ６
にセットされた第１及び第２オペランドは信号線２２及
び信号線２１を介しｗ進演算器８に入力されて１雉演算
が旋され、その結果は信号線２４を介して演算出力レジ
スタ９と演算出力キャリ・レジスタ１０にセットされる
。オペランド長レジスタ２に格納されているオペランド
長は、ｗ進演算器８で演算された桁数だけ減算し残リオ
ペランド長を示すようにするため、信号線１７を介して
演算回路３に送られ、減算を旋された結果が信号線１９
を介して出力レジスタ４に一旦セットされ、演算サイク
ルの終了毎に信号線２０を介してオペランド長レジスタ
２に戻され、次のｗ進演算に備える。
線１６を介してオペランド長レジスタ２にセットされる
（命令は実際のオペランド長から１バイト分差引いた値
を示しており、これがオペランド長レジスタ２にそのま
まセットされる）。命令解読装置１からはさらに、オペ
ランドの最下位桁が８バイト幅のどの部位にあるかを示
す値がオペランド●ポイント・レジスタ５に信号線１５
を介してセットされる。Ｂレジスタ７及びＡレジスタ６
にセットされた第１及び第２オペランドは信号線２２及
び信号線２１を介しｗ進演算器８に入力されて１雉演算
が旋され、その結果は信号線２４を介して演算出力レジ
スタ９と演算出力キャリ・レジスタ１０にセットされる
。オペランド長レジスタ２に格納されているオペランド
長は、ｗ進演算器８で演算された桁数だけ減算し残リオ
ペランド長を示すようにするため、信号線１７を介して
演算回路３に送られ、減算を旋された結果が信号線１９
を介して出力レジスタ４に一旦セットされ、演算サイク
ルの終了毎に信号線２０を介してオペランド長レジスタ
２に戻され、次のｗ進演算に備える。
ｗ進演算は１回の演算サイクルて終ることもあるし数回
以上にわたることもあり、これはオペランド側の条件で
決まる。
以上にわたることもあり、これはオペランド側の条件で
決まる。
すなわち、ｗ進演算はこのオペランド長レジスタ２の内
容がＯより小さくなる迄、ｗ進演算器８を使用して繰り
返し行われる。オペランドは１回の演算毎に命令解読装
置１からＢレジスタ７及びＡレジスタ６に送られ、演算
結果は信号線２４を介して取出される。次にオーバフロ
ーの検出動作について説明する。
容がＯより小さくなる迄、ｗ進演算器８を使用して繰り
返し行われる。オペランドは１回の演算毎に命令解読装
置１からＢレジスタ７及びＡレジスタ６に送られ、演算
結果は信号線２４を介して取出される。次にオーバフロ
ーの検出動作について説明する。
なお、演算出力レジスタ９はＰＯ〜Ｐ７に１バイトずつ
分割されており、計８バイト分の演算結果を格納できる
構成であり、最上位バイトＰＯからの桁上げは演算出力
キャリ・レジスタ１０に格納されるようになつている。
まず、１回の演算サイクルで演算が終了する場合、つま
りオペランド長レジスタ２の内容がオペランド●ポイン
ト・レジスタ５の内容と等しいか小さい値の場合につい
て説明する。
分割されており、計８バイト分の演算結果を格納できる
構成であり、最上位バイトＰＯからの桁上げは演算出力
キャリ・レジスタ１０に格納されるようになつている。
まず、１回の演算サイクルで演算が終了する場合、つま
りオペランド長レジスタ２の内容がオペランド●ポイン
ト・レジスタ５の内容と等しいか小さい値の場合につい
て説明する。
この場合、オーバフロー検出制御回路１２は１回目の演
算サイクルでオーバフロー検出を行なうようにオーバフ
ロー検出回路１３に指示を出し、またオーバフローを検
出するためにチェックすべき演算出力レジスタ９の特定
のバイト（ＰＯ〜Ｐ７）あるいは演算出力キャリ・レジ
スタ１０を指定する。例えばオペランド長レジスタ２の
内容（以下、Ｌと略す）がＲ２、オペランド・ポイント
・レジスタ５の内容（以下、Ｐと略す）がＲ３Ｊとする
と、演算出力レジスタ９のバイトＰ１〜Ｐ３が演算対象
のバイトである。
算サイクルでオーバフロー検出を行なうようにオーバフ
ロー検出回路１３に指示を出し、またオーバフローを検
出するためにチェックすべき演算出力レジスタ９の特定
のバイト（ＰＯ〜Ｐ７）あるいは演算出力キャリ・レジ
スタ１０を指定する。例えばオペランド長レジスタ２の
内容（以下、Ｌと略す）がＲ２、オペランド・ポイント
・レジスタ５の内容（以下、Ｐと略す）がＲ３Ｊとする
と、演算出力レジスタ９のバイトＰ１〜Ｐ３が演算対象
のバイトである。
したがつて、オーバフロー検出制御回路１２はバイトＰ
Ｏに“゜１゛が立つているかチェックするようにオーバ
フロー検出回路１３に指示する。バイトＰＯに゜゜１゛
が立つていれば、オーバフロー検出回路１３はオーバフ
ロー表示ラッチ１１をセットする。一般に、オーバフロ
ーの有無をチェックすべきバイト（Ｓ，）の位置（１＝
０〜７）は、ｉ＝Ｐ−（Ｌ＋１）の式によつて求められ
る。また例えばＰ＝Ｌ＝１の場合は、ｊ＝ー１であり、
オーバフロー検出回路１３は演算出力キャリ・レジスタ
１０の値をチェックするように指示され、それに“゜１
゛が立つているとオーバフロー表示ラッチ１１をセット
する。以上のオーバフロー検出動作はｗ進演算器８の動
作に引続き同一サイクル内で自動的に行なわれる。
Ｏに“゜１゛が立つているかチェックするようにオーバ
フロー検出回路１３に指示する。バイトＰＯに゜゜１゛
が立つていれば、オーバフロー検出回路１３はオーバフ
ロー表示ラッチ１１をセットする。一般に、オーバフロ
ーの有無をチェックすべきバイト（Ｓ，）の位置（１＝
０〜７）は、ｉ＝Ｐ−（Ｌ＋１）の式によつて求められ
る。また例えばＰ＝Ｌ＝１の場合は、ｊ＝ー１であり、
オーバフロー検出回路１３は演算出力キャリ・レジスタ
１０の値をチェックするように指示され、それに“゜１
゛が立つているとオーバフロー表示ラッチ１１をセット
する。以上のオーバフロー検出動作はｗ進演算器８の動
作に引続き同一サイクル内で自動的に行なわれる。
ついで、２回以上の演算サイクルを要するｗ進演算の例
を説明する。
を説明する。
つまり、Ｐ＜Ｌの条件の場合の動作である。例えば、演
算の開始時にＬ＝１５．Ｐ＝５であつたとする。
算の開始時にＬ＝１５．Ｐ＝５であつたとする。
１回目の演算サイクルではＰ＜Ｌであるため、オーバフ
ロー検出制御回路１２はオーバフロー検出回路１３の検
出動作を抑止する。
ロー検出制御回路１２はオーバフロー検出回路１３の検
出動作を抑止する。
尚、この演算サイクルではバイトＰＯ−Ｐ５が演算対象
である。またこの１回目の演算サイクルの間に、演算回
路３でＬ＝Ｌ−（Ｐ＋１）の演算が行なわれ、その結果
が出力レジスタ４にセットされる。２回目の演算サイク
ルを開始する前に出力レジスタ４の内容がオペランド長
レジスタ２に入れられる。したがつて２回目の演算サイ
クルでは、Ｌ＝９である。また２回目以降の演算サイク
ルでは、オーバフロー検出制御回路１２は自動的にＰ＝
７とみなす。勿論、オペランド・ポイント●レジスタ５
の内容もオペランド長レジスタ２と同様に演算によつて
更新するようにしてもよいが、Ｌと違いＰは２回日以降
はＲ７ョに固定するので、上記のようにオーバフロー検
出制御回路１２でＰ＝７とみなすことによつてＰを更新
したと同様の結果を得ている。さて２回目の演算サイク
ルでも、Ｐ＜Ｌであるので、オーバフローの検出は行な
われない。
である。またこの１回目の演算サイクルの間に、演算回
路３でＬ＝Ｌ−（Ｐ＋１）の演算が行なわれ、その結果
が出力レジスタ４にセットされる。２回目の演算サイク
ルを開始する前に出力レジスタ４の内容がオペランド長
レジスタ２に入れられる。したがつて２回目の演算サイ
クルでは、Ｌ＝９である。また２回目以降の演算サイク
ルでは、オーバフロー検出制御回路１２は自動的にＰ＝
７とみなす。勿論、オペランド・ポイント●レジスタ５
の内容もオペランド長レジスタ２と同様に演算によつて
更新するようにしてもよいが、Ｌと違いＰは２回日以降
はＲ７ョに固定するので、上記のようにオーバフロー検
出制御回路１２でＰ＝７とみなすことによつてＰを更新
したと同様の結果を得ている。さて２回目の演算サイク
ルでも、Ｐ＜Ｌであるので、オーバフローの検出は行な
われない。
このサイクルでは、バイトＰＯ−Ｐ７が演算対象である
。３回目の演算サイクルの前にＬ＝１ （＝９−８）に
更新される。
。３回目の演算サイクルの前にＬ＝１ （＝９−８）に
更新される。
Ｐ＞．Ｌの条件が成立するので、オーバフロー検出制御
回路１２はオーバフロー検出回路１３この実行サイクル
での検出動作を指示し、またチェックすべきバイト位置
１＝Ｐ−（Ｌ＋１）の式にしたがつて指定する。この場
合はｉ＝５で、演算出力レジスタ９のバイトＰ５がａチ
ェックされる。バイトＰ５に“゜１゛が立つていれば、
オーバフロー検出回路１３はオーバフロー表示ラッチ１
１をセットする。この３回目の演算サイクルでは、バイ
トＰ６〜Ｐ７が演算対象である。尚、２回以上の演算サ
イクルを要するｗ進演算器の楊合、ｗ進演算器８の演算
幅をＮバイトとすると、２回目以降の演算サイクルでは
一般にＰ＝Ｎ−１に固定することができる。
回路１２はオーバフロー検出回路１３この実行サイクル
での検出動作を指示し、またチェックすべきバイト位置
１＝Ｐ−（Ｌ＋１）の式にしたがつて指定する。この場
合はｉ＝５で、演算出力レジスタ９のバイトＰ５がａチ
ェックされる。バイトＰ５に“゜１゛が立つていれば、
オーバフロー検出回路１３はオーバフロー表示ラッチ１
１をセットする。この３回目の演算サイクルでは、バイ
トＰ６〜Ｐ７が演算対象である。尚、２回以上の演算サ
イクルを要するｗ進演算器の楊合、ｗ進演算器８の演算
幅をＮバイトとすると、２回目以降の演算サイクルでは
一般にＰ＝Ｎ−１に固定することができる。
本発明は以上に述べた如き構成であり、複数バイトの演
算幅を持つ１雉演算器を用いた榎進演算におけるオーバ
フロー検出を演算サイクルで同時に行なうことができる
ため、ｍ進演算命令の高速化をはかることができる。
算幅を持つ１雉演算器を用いた榎進演算におけるオーバ
フロー検出を演算サイクルで同時に行なうことができる
ため、ｍ進演算命令の高速化をはかることができる。
図は本発明の一実施例を示すブロック図である。
１・・・・・命令解読装置、２・・・・・・オペランド
長レジスタ、３・・・・・演算回路、４・・・・・・出
力レジスタ、５・・・・オペランド・ポイント・レジス
タ、６・・・・・・Ａレジスタ、７・・・・・・Ｂレジ
スタ、８・・・・・１０進演算器、９・・・・・演算出
力レジスタ、１０・・・・・演算出力キャリ・レジスタ
、１１・・・・・・オーバフロー表示ラッチ、１２・・
・・・・オーバフロー検出制御回路、１３・・・・オー
バフロー検出回路。
長レジスタ、３・・・・・演算回路、４・・・・・・出
力レジスタ、５・・・・オペランド・ポイント・レジス
タ、６・・・・・・Ａレジスタ、７・・・・・・Ｂレジ
スタ、８・・・・・１０進演算器、９・・・・・演算出
力レジスタ、１０・・・・・演算出力キャリ・レジスタ
、１１・・・・・・オーバフロー表示ラッチ、１２・・
・・・・オーバフロー検出制御回路、１３・・・・オー
バフロー検出回路。
Claims (1)
- １ 複数バイトの演算幅を持つ１０進演算器により１０
進演算を行なう演算処理装置において、該１０進演算器
による演算の対象となるオペランドの長さがセットされ
るレジスタと、該演算器のうちの演算の最下位桁となる
バイド位置がセットされるレジスタと、演算サイクル毎
に該２つのレジスタの内容を更新する回路と、該２つの
レジスタの内容にしたがつて制御信号を発生する回路と
、該制御信号の制御下で動作し、あるオペランドに対す
る最終の演算サイクルで該１０進演算器の出力の該制御
信号で指定される特定のバイドの値をチェックしオーバ
フローの有無を検出する回路とを具備するオーバフロー
検出方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55093950A JPS6046448B2 (ja) | 1980-07-11 | 1980-07-11 | オ−バフロ−検出方式 |
| US06/282,167 US4437165A (en) | 1980-07-11 | 1981-07-10 | Overflow detection for a decimal arithmetic unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55093950A JPS6046448B2 (ja) | 1980-07-11 | 1980-07-11 | オ−バフロ−検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5720842A JPS5720842A (en) | 1982-02-03 |
| JPS6046448B2 true JPS6046448B2 (ja) | 1985-10-16 |
Family
ID=14096708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55093950A Expired JPS6046448B2 (ja) | 1980-07-11 | 1980-07-11 | オ−バフロ−検出方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4437165A (ja) |
| JP (1) | JPS6046448B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4519077A (en) * | 1982-08-30 | 1985-05-21 | Amin Pravin T | Digital processing system with self-test capability |
| US4853956A (en) * | 1983-05-20 | 1989-08-01 | American Telephone And Telegraph Company | Communication system distributed processing message delivery system |
| JPS61239327A (ja) * | 1985-04-16 | 1986-10-24 | Nec Corp | オ−バフロ−検出方式 |
| US4941119A (en) * | 1988-11-30 | 1990-07-10 | Control Data Corporation | Method and apparatus for predicting an overflow in an integer multiply |
| US5130797A (en) * | 1989-02-27 | 1992-07-14 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processing system for parallel processing of subsampled data |
| KR101418467B1 (ko) * | 2008-08-15 | 2014-07-10 | 엘에스아이 코포레이션 | 니어 코드워드들의 ｒａｍ 리스트-디코딩 |
-
1980
- 1980-07-11 JP JP55093950A patent/JPS6046448B2/ja not_active Expired
-
1981
- 1981-07-10 US US06/282,167 patent/US4437165A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4437165A (en) | 1984-03-13 |
| JPS5720842A (en) | 1982-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7908460B2 (en) | Method and apparatus for obtaining a scalar value directly from a vector register | |
| US5345567A (en) | System and method for modifying program status word system mask, system access key, and address space code with overlap enabled | |
| US5815695A (en) | Method and apparatus for using condition codes to nullify instructions based on results of previously-executed instructions on a computer processor | |
| AU608921B2 (en) | Jump prediction | |
| JPH05100854A (ja) | Ｒｉｓｃマイクロプロセツサおよび演算方法 | |
| JPH10207693A (ja) | 浮動小数点演算ユニット | |
| JPH0517588B2 (ja) | ||
| US20050154813A1 (en) | Method and apparatus for counting interrupts by type | |
| US5502827A (en) | Pipelined data processor for floating point and integer operation with exception handling | |
| EP0855648A2 (en) | Data processing with parallel or sequential execution of program instructions | |
| GB2104260A (en) | Arithmatic logic unit | |
| JPH0145649B2 (ja) | ||
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPS6046448B2 (ja) | オ−バフロ−検出方式 | |
| US5802340A (en) | Method and system of executing speculative store instructions in a parallel processing computer system | |
| US4028670A (en) | Fetch instruction for operand address calculation | |
| KR100307980B1 (ko) | 산술 또는 논리 연산의 수행과 동시에 조건 코드 비트를 발생하는 방법 및 시스템 | |
| US5956503A (en) | Method and system for front-end and back-end gathering of store instructions within a data-processing system | |
| JP2000137610A (ja) | 特殊ミリコ―ド命令によって条件の設定およびテストを行う方法 | |
| CA1170773A (en) | Data processor using a read only memory for selecting a part of a register into which data is written | |
| JP2000137611A (ja) | 特殊ミリコ―ド命令によって条件の設定およびテストを行う方法 | |
| US5894569A (en) | Method and system for back-end gathering of store instructions within a data-processing system | |
| US5349681A (en) | Bit searching circuit and data processor including the same | |
| US5386580A (en) | Data processor | |
| KR20010050804A (ko) | 정수 명령 세트 아키텍쳐 및 구현 |