JP2011258780A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2011258780A
JP2011258780A JP2010132488A JP2010132488A JP2011258780A JP 2011258780 A JP2011258780 A JP 2011258780A JP 2010132488 A JP2010132488 A JP 2010132488A JP 2010132488 A JP2010132488 A JP 2010132488A JP 2011258780 A JP2011258780 A JP 2011258780A
Authority
JP
Japan
Prior art keywords
metal
semiconductor
semiconductor layer
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010132488A
Other languages
English (en)
Other versions
JP5066590B2 (ja
Inventor
Fujio Masuoka
富士雄 舛岡
Hiroki Nakamura
広記 中村
Shintaro Arai
紳太郎 新井
Tomohiko Kudo
智彦 工藤
Yu Jan
ユ ジャン
Kim Jin Chui
キン ジン チュイ
Lee Iso
イーソ リ
Lee Shan
シャン リ
Zi Chan Chen
ツィシャン チェン
Nansheng Shen
ナンシェン シェン
Bliznetsov Vladimir
ブリズネツォフ ウラジミール
Devi Buddharaju Kabisa
デヴィ ブドハラジュ カヴィサ
Singh Nawab
シン ナヴァブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Japan Ltd
Original Assignee
Unisantis Electronics Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Japan Ltd filed Critical Unisantis Electronics Japan Ltd
Priority to JP2010132488A priority Critical patent/JP5066590B2/ja
Priority to KR1020110032168A priority patent/KR101222760B1/ko
Priority to CN2011101128704A priority patent/CN102280479B/zh
Priority to SG2011035896A priority patent/SG177058A1/en
Priority to US13/113,482 priority patent/US8486785B2/en
Priority to TW100118447A priority patent/TWI409952B/zh
Publication of JP2011258780A publication Critical patent/JP2011258780A/ja
Application granted granted Critical
Publication of JP5066590B2 publication Critical patent/JP5066590B2/ja
Priority to US13/895,956 priority patent/US8609494B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】良好な特性を有し且つ微細化を実現した半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、平面状シリコン層２１２上の柱状シリコン層２０８、柱状シリコン層２０８の底部領域に形成された第１のｎ＋型シリコン層１１３、柱状シリコン層２０８の上部領域に形成された第２のｎ＋型シリコン層１４４、第１及び第２のｎ＋型シリコン層１１３，１４４の間のチャネル領域の周囲に形成されたゲート絶縁膜１４０、ゲート絶縁膜１４０の周囲に形成され第１の金属シリコン化合物層１５９ａを有するゲート電極２１０、ゲート電極２１０と平面状シリコン層２１２の間に形成された絶縁膜１２９ａ、柱状シリコン層２０８の上部側壁に形成された絶縁膜サイドウォール２２３、平面状シリコン層２１２に形成された第２の金属シリコン化合物層１６０、及び第２のｎ＋型シリコン層１４４上に形成されたコンタクト２１６を備える。
【選択図】図１

Description

この発明は、半導体装置とその製造方法に関し、特にＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）とその製造方法に関する。
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。半導体集積回路の高集積化に伴って、集積回路の中で用いられているＭｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＯＳ）トランジスタは、ナノ領域まで微細化が進んでいる。しかし、ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難となる。また、ＭＯＳトランジスタの動作に必要な電流量を確保するため回路の占有面積を小さくできない、といった問題もあった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案されている（例えば、特許文献１を参照）。
特開平２−７１５５６号公報
ＭＯＳトランジスタにおいて、ゲート電極、ソース及びドレインとなる高濃度シリコン層に、金属とシリコンとの化合物から形成された化合物層（以下、金属シリコン化合物層又は化合物層という）を形成することは知られている。高濃度シリコン層上に厚い金属シリコン化合物層を形成することにより、高濃度シリコン層をより低抵抗化することができる。ＳＧＴにおいても、ゲート電極、ソース及びドレインとなる高濃度シリコン層上に厚い金属シリコン化合物層を形成することにより、ゲート電極、ソース、ドレインとなる高濃度シリコン層をより低抵抗化することができる。
しかしながら、柱状シリコン層上部の高濃度シリコン層上に厚い金属シリコン化合物層を形成すると、金属シリコン化合物層がスパイク状に形成される可能性がある。金属シリコン化合物層がスパイク状に形成されると、そのスパイク状の金属シリコン化合物層は、柱状シリコン層上部に形成される高濃度シリコン層のみならず、この高濃度シリコン層下のチャネル部に達する。これにより、ＳＧＴがトランジスタとして動作することが困難となる。
上記現象は、柱状シリコン層上部に形成される高濃度シリコン層を厚くすることにより回避できる。つまり、スパイク状に形成される金属シリコン化合物層よりも厚く、高濃度シリコン層を形成すればよいのである。しかしながら、高濃度シリコン層の抵抗はその長さに比例するため、柱状シリコン層上部に形成される高濃度シリコン層を厚くすると、高濃度シリコン層の抵抗が増加してしまう。そのため、高濃度シリコン層の低抵抗化が困難となる。
また、柱状シリコン層上部の高濃度シリコン層の上に、金属シリコン化合物層が形成される場合、柱状シリコン層の直径が小さくなるにつれて、形成される金属シリコン化合物層の厚さは厚くなる現象がある。柱状シリコン層の直径が小さくなり、柱状シリコン層上に形成される金属シリコン化合物層の厚さが厚くなると、柱状シリコン層の上部に形成される高濃度シリコン層とチャネル部との接合部分に、金属シリコン化合物層が形成されるようになる。これは、リーク電流の原因となる。
上記現象は、柱状シリコン層上部に形成される高濃度シリコン層を厚くすることにより回避できる。つまり、柱状シリコン層の直径が小さくなるにつれて厚くなる金属シリコン化合物層よりも厚く、高濃度シリコン層を形成すればよいのである。しかしながら、上述のとおり、高濃度シリコン層の抵抗はその長さに比例するため、柱状シリコン層上部に形成される高濃度シリコン層を厚くすると、高濃度シリコン層の抵抗が増加し、低抵抗化が困難となる。
通常、ＭＯＳトランジスタにおいて、ゲート電極、ソース及びドレインとなる高濃度シリコン層上に形成される金属シリコン化合物層は、同一の工程において形成される。ＭＯＳトランジスタと同様に、ＳＧＴにおいても、ゲート電極、ソース及びドレインとなる高濃度シリコン層上に形成される金属シリコン化合物層は、同一の工程において形成される。そのため、ＳＧＴにおいて、ゲート電極、ソース及びドレインとなる高濃度シリコン層のいずれかに、厚い金属シリコン化合物層を形成する場合、ゲート電極、ソース及びドレインとなる高濃度シリコン層の全てに金属シリコン化合物層が形成されてしまう。上述のとおり、柱状半導体層の上に金属シリコン化合物層が形成される場合、金属シリコン化合物層はスパイク状に形成される。そのため、このスパイク状の金属シリコン化合物層が、チャネル領域に達することを回避するように、柱状シリコン層上部に形成される高濃度シリコン層を厚く形成しなければならない。結果として、この高濃度シリコン層の抵抗が増大してしまう。
ＳＧＴのゲート電極では、そのゲート電極を形成する材質と同じ材質でゲート配線を行うことが多い。そのため、ゲート電極及びゲート配線に、金属シリコン化合物層を厚く形成することにより、ゲート電極及びゲート配線は低抵抗化される。これにより、ＳＧＴの高速動作が可能となる。また、ＳＧＴでは、柱状シリコン層の下に配置される平面状シリコン層を用いて配線を行うことも多い。そのため、この平面状シリコン層中に金属シリコン化合物層を厚く形成することにより、平面状シリコン層は低抵抗化し、ＳＧＴの高速動作が可能となる。
一方、ＳＧＴの柱状シリコン層上部の高濃度シリコン層は、コンタクトと直接接続するので、この柱状シリコン層上部の高濃度シリコン層で配線を行うことは困難である。そのため、金属シリコン化合物層はコンタクトと高濃度シリコン層との間に形成される。この金属シリコン化合物層の厚さ方向に電流は流れるので、柱状シリコン層上部の高濃度シリコン層は、金属シリコン化合物層の厚さに応じて低抵抗化する。
前述のとおり、柱状シリコン層上部に金属シリコン化合物層を厚く形成するためには、柱状シリコン層上部に形成される高濃度シリコン層を厚く形成するほかない。しかしながら、高濃度シリコン層の抵抗はその長さに比例するため、高濃度シリコン層を厚く形成すると、高濃度シリコン層の抵抗が増大する。結果として、高濃度シリコン層の低抵抗化が困難となる。
また、ＭＯＳトランジスタと同様に、ＳＧＴの微細化に伴い、多層配線間で寄生容量が発生し、それによってトランジスタの動作速度が低下するという問題もあった。
本発明は、上記の事情を鑑みてなされたものであり、良好な特性を有し且つ微細化を実現した半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の第１の観点に係る半導体装置は、
第１の平面状半導体層と、
該第１の平面状半導体層上に形成された第１の柱状半導体層と、
該第１の柱状半導体層の下部領域と前記第１の平面状半導体層とに形成された第１の高濃度半導体層と、
前記第１の柱状半導体層の上部領域に形成された、前記第１の高濃度半導体層と同じ導電型の第２の高濃度半導体層と、
前記第１の高濃度半導体層と前記第２の高濃度半導体層との間の前記第１の柱状半導体層の側壁に、該第１の柱状半導体層を取り囲むように形成された第１のゲート絶縁膜と、
該第１のゲート絶縁膜上に該第１のゲート絶縁膜を取り囲むように形成された第１のゲート電極と、
該第１のゲート電極と前記第１の平面状半導体層との間に形成された第１の絶縁膜と、
前記第１のゲート電極の上面及び前記第１の柱状半導体層の上部側壁に接し、該第１の柱状半導体層の前記上部領域を取り囲むように形成された第１の絶縁膜サイドウォールと、
前記第１の平面状半導体層中に、前記第１の高濃度半導体層に接するように形成された第２の金属半導体化合物層と、
前記第２の高濃度半導体層上に形成された第１のコンタクトと、
を備え、
前記第１のコンタクトは、前記第２の高濃度半導体層と直接接続されており、
前記第１のゲート電極は、第１の金属半導体化合物層を備える、
ことを特徴とする。
好ましくは、前記第１のコンタクトと前記第２の高濃度半導体層との間に形成された第５の金属半導体化合物層をさらに備え、
該第５の金属半導体化合物層の金属は、前記第１の金属半導体化合物層の金属及び前記第２の金属半導体化合物層の金属とは異なる。
好ましくは、前記第１のゲート電極は、前記第１のゲート絶縁膜と前記第１の金属半導体化合物層との間に形成された第１の金属膜をさらに備える。
上記目的を達成するために、本発明の第２の観点に係る半導体装置は、
第１のトランジスタと第２のトランジスタとを備える半導体装置であって、
該第１のトランジスタは、
第１の平面状半導体層と、
該第１の平面状半導体層上に形成された第１の柱状半導体層と、
該第１の柱状半導体層の下部領域と前記第１の平面状半導体層とに形成された第２導電型の第１の高濃度半導体層と、
前記第１の柱状半導体層の上部領域に形成された第２導電型の第２の高濃度半導体層と、
前記第１の高濃度半導体層と前記第２の高濃度半導体層との間の前記第１の柱状半導体層の側壁に、該第１の柱状半導体層を取り囲むように形成された第１のゲート絶縁膜と、
該第１のゲート絶縁膜上に該第１のゲート絶縁膜を取り囲むように形成された第１のゲート電極と、
該第１のゲート電極と前記第１の平面状半導体層との間に形成された第１の絶縁膜と、
前記第１のゲート電極の上面及び前記第１の柱状半導体層の上部側壁に接し、該第１の柱状半導体層の前記上部領域を取り囲むように形成された第１の絶縁膜サイドウォールと、
前記第１の平面状半導体層中に、前記第１の高濃度半導体層に接するように形成された第２の金属半導体化合物層と、
前記第２の高濃度半導体層上に形成された第１のコンタクトと、
を備え、
前記第２のトランジスタは、
第２の平面状半導体層と、
該第２の平面状半導体層上に形成された第２の柱状半導体層と、
該第２の柱状半導体層の下部領域と前記第２の平面状半導体層とに形成された第１導電型の第３の高濃度半導体層と、
前記第２の柱状半導体層の上部領域に形成された第１導電型の第４の高濃度半導体層と、
前記第３の高濃度半導体層と前記第４の高濃度半導体層との間の前記第２の柱状半導体層の側壁に、該第２の柱状半導体層を取り囲むように形成された第２のゲート絶縁膜と、
該第２のゲート絶縁膜上に該第２のゲート絶縁膜を取り囲むように形成された第２のゲート電極と、
該第２のゲート電極と前記第２の平面状半導体層との間に形成された第２の絶縁膜と、
前記第２のゲート電極の上面及び前記第２の柱状半導体層の上部側壁に接し、該第２の柱状半導体層の前記上部領域を取り囲むように形成された第２の絶縁膜サイドウォールと、
前記第２の平面状半導体層中に、前記第３の高濃度半導体層に接するように形成された第４の金属半導体化合物層と、
前記第４の高濃度半導体層上に形成された第２のコンタクトと、
を備え、
前記第１のコンタクトと前記第２の高濃度半導体層とは直接接続されており、
前記第２のコンタクトと前記第４の高濃度半導体層とは直接接続されており、
前記第１のゲート電極は、第１の金属半導体化合物層を備え、
前記第２のゲート電極は、第３の金属半導体化合物層を備える、
ことを特徴とする。
好ましくは、前記第１のコンタクトと前記第２の高濃度半導体層との間に形成された第５の金属半導体化合物層と、
前記第２のコンタクトと前記第４の高濃度半導体層との間に形成された第６の金属半導体化合物層と、
をさらに備え、
前記第５の金属半導体化合物層の金属は、前記第１の金属半導体化合物層の金属及び前記第２の金属半導体化合物層の金属とは異なり、
前記第６の金属半導体化合物層の金属は、前記第３の金属半導体化合物層の金属及び前記第４の金属半導体化合物層の金属とは異なる。
好ましくは、前記第１のゲート電極は、前記第１のゲート絶縁膜と前記第１の金属半導体化合物層との間に形成された第１の金属膜をさらに備え、
前記第２のゲート電極は、前記第２のゲート絶縁膜と前記第３の金属半導体化合物層との間に形成された第２の金属膜をさらに備える。
さらに好ましくは、前記第１のゲート絶縁膜と前記第１の金属膜とは、前記第１のトランジスタをエンハンスメント型とする材料から形成されており、
前記第２のゲート絶縁膜と前記第２の金属膜とは、前記第２のトランジスタをエンハンスメント型とする材料から形成されている。
上記目的を達成するために、本発明の第３の観点に係る半導体装置の製造方法は、
前記第１の観点に係る半導体装置を製造するための半導体装置の製造方法であって、
該半導体装置の製造方法は、
前記第１の平面状半導体層と、該第１の平面状半導体層上に形成されハードマスクが上面に形成された前記第１の柱状半導体層と、前記第１の平面状半導体層と前記第１の柱状半導体層の下部領域とに形成された前記第１の高濃度半導体層と、前記ハードマスク上及び前記第１の平面状半導体層上に形成された第３の絶縁膜を有する構造体を用意する工程と、
前記構造体上に、第４の絶縁膜、第３の金属膜、及び第１の半導体膜を順に形成する工程と、
該第１の半導体膜をエッチングして、前記第１の柱状半導体層の側壁にサイドウォール状に該第１の半導体膜を残存させる工程と、
前記第３の金属膜をエッチングし、前記第１の柱状半導体層の側壁にサイドウォール状に残存させる工程と、
前記第４の絶縁膜をエッチングし、前記第１の柱状半導体層の側壁にサイドウォール状に残存させる、第４の絶縁膜エッチング工程と、
前記第４の絶縁膜エッチング工程の結果物上に第２の半導体膜を形成する第２の半導体膜形成工程と、
前記第２の半導体膜形成工程の結果物を埋め込むように第３の半導体膜を形成する工程と、
該第２の半導体膜と該第３の半導体膜と前記第１の半導体膜とを平坦化する工程と、
前記平坦化された第２の半導体膜と第３の半導体膜と第１の半導体膜とを、前記第３の金属膜の上部領域が露出するようにエッチバックする工程と、
前記サイドウォール状に残存させた第３の金属膜と前記サイドウォール状に残存させた第４の絶縁膜とを、前記第１の柱状半導体層の上部側壁が露出するようにエッチングして、前記第１の金属膜と前記第１のゲート絶縁膜とを形成する工程と、
前記第１の柱状半導体層の前記上部領域に前記第１の高濃度半導体層と同じ導電型の前記第２の高濃度半導体層を形成する第２の高濃度半導体層形成工程と、
前記第２の高濃度半導体層形成工程の結果物上に酸化膜及び窒化膜を順に形成する工程と、
該酸化膜と該窒化膜とが、前記第１の柱状半導体層の前記上部側壁と前記ハードマスクの側壁とにサイドウォール状に残存するように、該酸化膜と該窒化膜とをエッチングして、前記第１の絶縁膜サイドウォールを形成する工程と、
前記第１の半導体膜と前記第２の半導体膜と前記第３の半導体膜とをエッチングして、少なくとも前記第１の半導体膜と前記第２の半導体膜との一部を、前記第１の金属膜の側壁に該第１の金属膜を取り囲むように残存させる、半導体膜エッチング工程と、
前記半導体膜エッチング工程で露出した、前記第１の平面状半導体層上の前記第３の絶縁膜をエッチングして除去し、前記第１の平面状半導体層を露出させる第１の平面状半導体層露出工程と、
前記第１の平面状半導体層露出工程の結果物上に、金属を堆積し、熱処理を行うことで、前記第１の平面状半導体層に含まれる半導体と前記堆積させた金属とを反応させ、且つ前記第１の金属膜上に残存させた前記第１の半導体膜及び前記第２の半導体膜に含まれる半導体と前記堆積させた金属とを反応させる金属半導体反応工程と、
前記金属半導体反応工程において未反応の前記金属を除去することにより、前記第１の平面状半導体層中に前記第２の金属半導体化合物層を形成し、且つ前記第１のゲート電極中に前記第１の金属半導体化合物層を形成する工程と、
を備える、ことを特徴とする。
好ましくは、前記ハードマスク上の前記第３の絶縁膜を除去する工程と、
前記第１の柱状半導体層の上部に形成された前記第２の高濃度半導体層上に直接、前記第１のコンタクトを形成する工程と、
をさらに備える。
本発明によれば、良好な特性を有し且つ微細化を実現した半導体装置及びその製造方法を提供することができる。
（ａ）は、本発明の第１の実施形態に係る半導体装置の平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図２１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図２１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図２３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図２３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図２５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図２５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図２７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図２７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図２９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図２９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図３１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図３１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図３３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図３３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図３５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図３５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図３７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図３７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図３９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図３９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図４１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図４１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図４３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図４３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図４５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図４５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図４７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図４７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図４９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図４９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図５１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図５１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図５３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図５３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図５５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図５５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図５７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図５７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図５９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図５９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図６１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図６１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図６３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図６３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図６５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図６５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図６７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図６７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図６９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図６９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図７１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図７１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図７３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図７３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図７５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図７５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図７７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図７７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図７９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図７９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図８１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図８１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図８３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図８３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図８５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図８５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図８７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図８７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図８９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図８９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図９１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図９１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図９３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図９３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図９５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図９５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図９７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図９７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図９９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図９９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１０１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１０１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１０３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１０３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１０５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１０５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１０７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１０７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１０９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１０９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１１１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１１１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１１３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１１３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１１５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１１５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１１７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１１７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１１９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１１９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１２１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１２１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１２３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１２３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１２５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１２５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１２７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１２７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１２９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１２９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１３１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１３１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１３３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１３３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１３５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１３５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１３７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１３７（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１３９（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１３９（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１４１（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１４１（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１４３（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１４３（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１４５（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１４５（ａ）のＹ２−Ｙ２’線での断面図である。 （ａ）は、第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。 （ａ）は図１４７（ａ）のＹ１−Ｙ１’線での断面図、（ｂ）は図１４７（ａ）のＹ２−Ｙ２’線での断面図である。
（第１の実施形態）
図１（ａ）は本発明の第１の実施形態に係るＮｅｇａｔｉｖｅ Ｃｈａｎｎｅｌ Ｍｅｔａ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＮＭＯＳ）・ＳＧＴとＰｏｓｉｔｉｖｅ Ｃｈａｎｎｅｌ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＰＭＯＳ）・ＳＧＴを備えるインバータの平面図であり、図１（ｂ）は、図１（ａ）のカットラインＸ−Ｘ’に沿った断面図である。図２（ａ）は、図１（ａ）のカットラインＹ１−Ｙ１’に沿った断面図である。図２（ｂ）は、図１（ａ）のカットラインＹ２−Ｙ２’に沿った断面図である。なお、図１（ａ）は平面図であるが、領域の区別のため、一部にハッチングを付す。
以下に図１（ａ）〜図２（ｂ）を参照して、第１の実施形態に係るＮＭＯＳ・ＳＧＴとＰＭＯＳ・ＳＧＴとを備えるインバータについて説明する。
まず、第１の実施形態のＮＭＯＳ・ＳＧＴについて説明する。
シリコン酸化膜１０１上に第１の平面状シリコン層２１２が形成され、第１の平面状シリコン層２１２上に第１の柱状シリコン層２０８が形成されている。
第１の柱状シリコン層２０８の下部領域及び第１の柱状シリコン層２０８下に位置する第１の平面状シリコン層２１２の領域には、第１のｎ＋型シリコン層１１３が形成され、第１の柱状シリコン層２０８の上部領域には、第２のｎ＋型シリコン層１４４が形成されている。本実施形態において、例えば、第１のｎ＋型シリコン層１１３はソース拡散層として、第２のｎ＋型シリコン層１４４はドレイン拡散層として機能する。また、ソース拡散層とドレイン拡散層との間の部分が、チャネル領域として機能する。このチャネル領域として機能する、第１のｎ＋型シリコン層１１３と第２のｎ＋型シリコン層１４４との間の第１の柱状シリコン層２０８の領域を、第１のシリコン層１１４とする。
第１の柱状シリコン層２０８の側面に、チャネル領域を囲むように第１のゲート絶縁膜１４０が形成されている。つまり、第１のゲート絶縁膜１４０は、第１のシリコン層１１４を取り囲むように形成されている。第１のゲート絶縁膜１４０は、例えば、酸化膜、窒化膜又は高誘電体膜である。さらに、第１のゲート絶縁膜１４０上には、第１の金属膜１３８が形成され、第１の金属膜１３８側壁には、第１の金属シリコン化合物層１５９ａ（以下、金属シリコン化合物層を単に化合物層ともいう）が形成されている。第１の金属膜１３８は、例えば、窒化チタン又は窒化タンタルを含む膜である。また、第１の化合物層は、金属とシリコンとの化合物から形成されており、この金属は、Ｎｉ又はＣｏなどである。
第１の金属膜１３８と第１の化合物層１５９ａとが第１のゲート電極２１０を構成する。
本実施形態においては、動作時、第１のゲート電極２１０に電圧が印加されることによって、第１のシリコン層１１４にチャネルが形成される。
第１のゲート電極２１０と第１の平面状シリコン層２１２との間には、第１の絶縁膜１２９ａが形成されている。さらに、第１の柱状シリコン層２０８の上部側壁に、第１の柱状シリコン層２０８の上部領域を囲むように第１の絶縁膜サイドウォール２２３が形成され、第１の絶縁膜サイドウォール２２３は、第１のゲート電極２１０の上面と接している。また、第１の絶縁膜サイドウォール２２３は窒化膜１５０と、酸化膜１５２とから構成される。
さらに、第１の平面状シリコン層２１２には、第２の化合物層１６０が形成されている。第２の化合物層１６０は、金属とシリコンとの化合物から形成されており、この金属は、Ｎｉ又はＣｏなどである。
第２の化合物層１６０は、第１のｎ＋型シリコン層１１３と接して形成され、第１のｎ＋型シリコン層１１３に電源電位を与えるための配線層として機能する。
第１の柱状シリコン層２０８の上には、コンタクト２１６が形成されている。なお、コンタクト２１６は、バリアメタル層１８２、金属層１８３及び１８４から構成される。コンタクト２１６は、第２のｎ＋型シリコン層１４４上に直接形成されている。これにより、コンタクト２１６と第２のｎ＋型シリコン層１４４とは直接、接続されている。本実施形態においては、コンタクト２１６と第２のｎ＋型シリコン層１４４とは接触している。
バリアメタル層１８２は、チタン又はタンタル等の金属から形成される。第２のｎ＋型シリコン層１４４は、コンタクト２１６を介して、出力配線２２０に接続されている。出力配線２２０は、バリアメタル層１９８、金属層１９９、バリアメタル層２００から構成される。
第１の化合物層１５９ａの側面の一部には、第７の化合物層１５９ｃが形成されている。なお、第７の化合物層１５９を構成する材料は、第１の化合物層１５９ａと同じ材料である。第７の化合物層１５９ｃは、ゲート配線２１８として機能する。第７の化合物層１５９ｃ上にはコンタクト２１５が形成されている。コンタクト２１５は、バリアメタル層１７９、金属層１８０，１８１から構成される。さらに、コンタクト２１５は、バリアメタル層２０１、金属層２０２、バリアメタル層２０３から構成される入力配線２２１に接続されている。動作時、第１のシリコン層１１４にチャネルを形成するように、コンタクト２１５を介して第１のゲート電極２１０に入力電圧が与えられる。
また、第２の化合物層１６０上にはコンタクト２１７が形成されている。コンタクト２１７は、バリアメタル層１８５、金属層１８６，１８７から構成され、電源配線２２２に接続されている。電源配線２２２は、バリアメタル層２０４、金属層２０５、バリアメタル層２０６から構成される。動作時、第１のｎ＋シリコン層１１３及び第２の化合物層１６０には、コンタクト２１７を介して、電源電位が与えられる。
このような構成により、ＮＭＯＳ・ＳＧＴが形成されている。
上述のように、本実施形態のＮＭＯＳ・ＳＧＴにおいて、ゲート電極２１０ゲート配線２１８及び平面状シリコン層２１２と、に厚い金属シリコン化合物層１５９ａ，１５９ｃ及び１６０が形成されている。このようなＳＧＴの構造により、ゲート電極２１０及び平面状シリコン層２１２は低抵抗化し、ＳＧＴの高速動作が可能となる。
さらに、本実施形態のＮＭＯＳ・ＳＧＴにおいて、コンタクト２１６が直接、柱状シリコン層２０８上部の高濃度シリコン層（第２のｎ＋型シリコン層）１４４上に配置されている。つまり、コンタクト２１６と第２のｎ＋型シリコン層１４４との間に金属シリコン化合物層が形成されてないので、リーク電流の発生の要因となり得るスパイク状の金属シリコン化合物層は形成されない。
また、半導体装置の高集積化のために柱状シリコン層の直径を小さくしても、柱状シリコン層上に形成される金属シリコン化合物層がさらに厚くなる現象もおこらない。従って、上述のようなリーク電流は発生しない。また、このリーク電流の発生を抑制するために、高濃度シリコン層１４４を厚く形成する必要もないので、高濃度シリコン層１４４の抵抗の増大も回避することができる。
以上のような構成により、半導体装置の低抵抗化および微細化を実現することができる。
また、第１の絶縁膜１２９ａにより、ゲート電極２１０と平面状シリコン層２１２との間の寄生容量を低減することができる。これにより、ＳＧＴの微細化に伴う動作速度の低下を回避することができる。
次に、本実施形態のＰＭＯＳ・ＳＧＴについて説明する。上述したＮＭＯＳ・ＳＧＴと同様に、シリコン酸化膜１０１上に第２の平面状シリコン層２１１が形成され、第２の平面状シリコン層２１１上に第２の柱状シリコン層２０７が形成されている。
第２の柱状シリコン層２０７の下部領域及び第２の柱状シリコン層２０７下に位置する第２の平面状シリコン層２１１の領域には、第１のｐ＋型シリコン層１１９が形成され、第２の柱状シリコン層２０７の上部領域には、第２のｐ＋型シリコン層１４６が形成されている。本実施形態において、例えば、第１のｐ＋型シリコン層１１９はソース拡散層として、第２のｐ＋型シリコン層１４６はドレイン拡散層として機能する。また、ソース領域とドレイン領域の間の部分が、チャネル領域として機能する。このチャネル領域として機能する、第１のｐ＋型シリコン層１１９と第２のｐ＋型シリコン層１４６との間の第２の柱状シリコン層２０７の領域を、第２のシリコン層１２０とする。
第２の柱状シリコン層２０７の側壁に、チャネル領域を囲むように第２のゲート絶縁膜１３９が形成されている。つまり、第２のゲート絶縁膜１３９は、第２のシリコン層１２０の側面に、第２のシリコン層１２０を取り囲むように形成されている。第２のゲート絶縁膜１３９は、例えば、酸化膜、窒化膜又は高誘電体膜である。さらに、第２のゲート絶縁膜１３９の周囲には、第２の金属膜１３７が形成されている。第２の金属膜１３７は、例えば、窒化チタン又は窒化タンタルを含む膜である。また、第２の金属膜１３７の周囲には、第３の化合物層１５９ｂが形成されている。第３の化合物層１５９ｃを構成する材料は、第１の化合物層１５９ａ及び第７の化合物層１５９ｃと同じ材料である。第２の金属膜１３７と、第３の化合物層１５９ｂと、から第２のゲート電極２０９が構成される。第１のゲート電極２１０と第２のゲート電極２０９の間に形成された第７の化合物層１５９ｃは、ゲート配線２１８として機能し、動作時、ゲート電極２０９，２１０に入力電位を与える。
本実施形態においては、第２のゲート電極２０９に電圧が印加されることによって、第２のシリコン層１２０の領域にチャネルが形成される。
第２のゲート電極２０９と第２の平面状シリコン層２１１との間には、第２の絶縁膜１２９ｂが形成されている。さらに、第２の柱状シリコン層２０７の上部側壁に第２の絶縁膜サイドウォール２２４が形成され、第２の絶縁膜サイドウォール２２４は、第２のゲート電極２０９の上面に接している。第２の絶縁膜サイドウォール２２４は窒化膜１５１と、酸化膜１４９とから構成される。
また、第２の平面状シリコン層２１１には、第１のｐ＋型シリコン層１１９に接するように第４の化合物層１５８が形成されている。第４の化合物層１５８は、金属とシリコンとの化合物から形成されており、この金属は、Ｎｉ又はＣｏなどである。
第２の柱状シリコン層２０７の上には、コンタクト２１４が形成されている。なお、コンタクト２１４は、バリアメタル層１７６、金属層１７７及び１７８から構成される。コンタクト２１４は、第２のｐ＋型シリコン層１４６上に直接、形成されている。これにより、コンタクト２１４と第２のｐ＋型シリコン層１４６とは、直接接続されている。本実施形態においては、コンタクト２１４と第２のｐ＋型シリコン層１４６とは接触している。
バリアメタル層１７６は、チタン又はタンタルなどの金属から形成されている。第２のｐ＋型シリコン層１４６は、コンタクト２１４を介して、出力配線２２０に接続されている。ＰＭＯＳ・ＳＧＴの出力は、出力配線２２０に出力される。
また、上述のとおり、第７の化合物層１５９ｃ上に形成されたコンタクト２１５は、入力配線２２１に接続されており、入力配線２２１から第２のゲート電極２０９に、第２のシリコン層１２０にチャネルを形成するための電位が印加される。さらに、ゲート電極２１０及び２０９はゲート配線２１８により接続されている。
また、第４の化合物層１５８上にはコンタクト２１３が形成されている。コンタクト２１３は、バリアメタル層１７３、金属層１７４，１７５から構成される。コンタクト２１３は、ＰＭＯＳ・ＳＧＴに電源電位を入力するために電源配線２１９に接続されている。電源配線２１９は、バリアメタル層１９５、金属層１９６、バリアメタル層１９７から構成される。
このような構成により、ＰＭＯＳ・ＳＧＴが形成されている。
さらに、第１の平面状シリコン層２１２と隣接するＰＭＯＳ・ＳＧＴの第２の平面上シリコン層２１１との間には酸化膜１２６が形成され、酸化膜１２６上に第１の絶縁膜１２９ａ及び第２の絶縁膜１２９ｂが延在している。また、各トランジスタは、窒化膜１６１及び層間絶縁膜１６２によって分離されている。
このような構成により、ＮＭＯＳ・ＳＧＴとＰＭＯＳ・ＳＧＴを備えるインバータが形成されている。
本実施形態においては、第１の化合物層１５９ａ、第３の化合物層１５９ｂ及び第７の化合物層１５９ｃは、同一の工程により、同一の材料から一体に形成されている。また、第１の絶縁膜１２９ａ及び第２の絶縁膜１２９ｂは、同一の工程により、同一の材料から一体に形成されている。
本実施形態に係るインバータにおいては、第１のゲート絶縁膜１４６と第１の金属膜１３８とは、ＮＭＯＳ・ＳＧＴをエンハンスメント型とする材料から形成され、第２のゲート絶縁膜１３９と第２の金属膜１３７とは、ＰＭＯＳ・ＳＧＴをエンハンスメント型とする材料から形成されている。そのため、このインバータの動作時に流れる貫通電流を低減することができる。
以下に本発明の第１の実施形態のＳＧＴを備えるインバータを形成するための製造方法の一例を図３（ａ）〜図１４８（ｂ）を参照して説明する。なお、これらの図面では、同一の構成要素に対しては同一の符号が付されている。
図３（ａ）〜図４（ｂ）において、図３（ａ）は平面図、図３（ｂ）は図３（ａ）における切断線Ｘ−Ｘ’の断面図、図４（ａ）は図３（ａ）における切断線Ｙ１−Ｙ１’の断面図、図４（ｂ）は図３（ａ）における切断線Ｙ２−Ｙ２’の断面図を示している。以下、図５（ａ）〜図１４８（ｂ）においても同様である。
図３（ａ）〜図４（ｂ）に示すように、シリコン酸化膜１０１とシリコン層１０２からなる基板上に、さらに窒化膜１０３を成膜する。シリコンからなる基板を用いてもよい。また、シリコン上に酸化膜が形成され、この酸化膜上にシリコン層が形成された基板を用いてもよい。本実施形態ではシリコン層１０２としてｉ型シリコン層を用いる。シリコン層１０２としてｐ型シリコン層、ｎ型シリコン層を使用する場合は、ＳＧＴのチャネルとなる部分に不純物を導入する。また、ｉ型シリコン層のかわりに、薄いｎ型シリコン層もしくは薄いｐ型シリコン層を用いてもよい。
図５（ａ）〜図６（ｂ）に示すように、柱状シリコン層のためのハードマスクを形成するためのレジスト１０４，１０５を形成する。
図７（ａ）〜図８（ｂ）に示すように、窒化膜１０３をエッチングし、ハードマスク１０６，１０７を形成する。
図９（ａ）〜図１０（ｂ）に示すように、ハードマスク１０６，１０７をマスクとしてシリコン層１０２をエッチングし、柱状シリコン層２０７，２０８を形成する。
図１１（ａ）〜図１２（ｂ）に示すように、レジスト１０４，１０５を剥離する。
図１３（ａ）〜図１４（ｂ）に示すように、シリコン層１０２の表面を酸化して、犠牲酸化膜１０８を形成する。この犠牲酸化により、シリコンエッチング中にカーボンなどが打ち込まれたシリコン表面が除去される。
図１５（ａ）〜図１６（ｂ）に示すように、犠牲酸化膜１０８をエッチングにより除去する。
図１７（ａ）〜図１８（ｂ）に示すように、上記工程の結果物上に酸化膜１０９を形成する。
図１９（ａ）〜図２０（ｂ）に示すように、酸化膜１０９をエッチングし、柱状シリコン層２０７，２０８の側壁にサイドウォール状に残存させ、サイドウォール１１０，１１１を形成する。柱状シリコン層２０７，２０８の下部にｎ＋型シリコン層を不純物注入により形成する際、サイドウォール１１０，１１１により、チャネルに不純物が導入されず、ＳＧＴのしきい値電圧の変動を抑制することができる。
図２１（ａ）〜図２２（ｂ）に示すように、柱状シリコン層２０８の下部に不純物を注入するためのレジスト１１２を形成する。
図２３（ｂ）、図２４（ａ）において矢印で示すように、ＮＭＯＳ・ＳＧＴ形成予定領域のシリコン層１０２に、例えば砒素を注入し、柱状シリコン層２０８下にｎ＋型シリコン層１１３ａを形成する。これにより、図２３（ａ）〜図２４（ｂ）に示すように、柱状シリコン層２０８中の第１のシリコン層１１４の領域とシリコン層１０２の平面状の領域とは分離される。
図２５（ａ）〜図２６（ｂ）に示すように、レジスト１１２を剥離する。
図２７（ａ）〜図２８（ｂ）に示すように、サイドウォール１１０，１１１をエッチングして除去する。
次に、アニールを行い、注入された不純物（砒素）を活性化する。これにより、図２９（ａ）〜図３０（ｂ）に示すように、注入された不純物が、シリコン層１０２及び柱状シリコン層２０８の一部に拡散する。
図３１（ａ）〜図３２（ｂ）に示すように、上記工程の結果物上に酸化膜１１５を形成する。
図３３（ａ）〜図３４（ｂ）に示すように、酸化膜１１５をエッチングし、柱状シリコン層２０７，２０８の側壁にサイドウォール状に残存させ、サイドウォール１１６，１１７を形成する。柱状シリコン層２０７，２０８下にｐ＋型シリコン層を不純物注入により形成する際、サイドウォール１１６，１１７により、チャネル領域に不純物が導入されず、ＳＧＴのしきい値電圧の変動を抑制することができる。
図３５（ａ）〜図３６（ｂ）に示すように、柱状シリコン層２０７の下のシリコン層１０２に不純物を注入するためのレジスト１１８を形成する。
図３７（ａ）〜図３８（ｂ）に示すように、ＰＭＯＳ・ＳＧＴ形成予定領域のシリコン層１０２に、例えばボロンを注入し、柱状シリコン層２０７下にｐ＋型シリコン層１１９ａを形成する。これにより、図３７（ａ）〜図３８（ｂ）に示すように、柱状シリコン層２０７中の第２のシリコン層１２０の領域が平面状のシリコン層領域から分離される。
図３９（ａ）〜図４０（ｂ）に示すように、レジスト１１８を剥離する。
図４１（ａ）〜図４２（ｂ）に示すように、サイドウォール１１６，１１７をエッチングして除去する。
次に、アニールを行い、注入された不純物（ボロン）を活性化する。これにより、図４３（ａ）〜図４４（ｂ）に示すように、注入された不純物が、シリコン層１０２及び柱状シリコン層２０７の一部に拡散する。
図４５（ａ）〜図４６（ｂ）に示すように、上記工程の結果物上に酸化膜１２１を形成する。酸化膜１２１は、後の工程において行われる平面状シリコン層形成のためのレジストから、第１のシリコン層１１４及び第２のシリコン層１２０を保護する。
図４７（ａ）〜図４８（ｂ）に示すように、平面状シリコン層形成のためのレジスト１２２，１２３を形成する。
図４９（ａ）〜図５０（ｂ）に示すように、柱状シリコン層２０７と２０８との間の酸化膜１２１の一部をエッチングし、酸化膜１２４及び１２５に分離する。
次に、ｐ＋型シリコン層１１９ａ及びｎ＋型シリコン層１１３ａの一部をエッチングする。これにより、図５１（ａ）〜図５２（ｂ）に示すように、残存したｐ＋型シリコン層１１９及びｎ＋型シリコン層１１３をそれぞれ有する平面状シリコン層２１１及び２１２が形成される。
図５３（ａ）〜図５４（ｂ）に示すように、レジスト１２２，１２３を除去する。
図５５（ａ）〜図５６（ｂ）に示すように、上記工程の結果物上にこの結果物を埋め込むように酸化膜１２６ａを厚く形成する。
図５７（ａ）〜図５８（ｂ）に示すように、ハードマスク１０６，１０７をストッパとしてＣＭＰ（化学機械研磨）を行い、酸化膜１２６ａを平坦化する。
次に、酸化膜１２６ａ及び酸化膜１２４，１２５をエッチングし、図５９（ａ）〜図６０（ｂ）に示すように、平面状シリコン層２１１及び２１２間を埋め込む酸化膜１２６を形成する。
図６１（ａ）〜図６２（ｂ）に示すように、上記工程の結果物上に酸化膜１２８を形成する。ｎ＋型シリコン層１１３上、ｐ＋型シリコン層１１９上、酸化膜１２６上及びハードマスク１０６，１０７上に厚く酸化膜１２８を形成し、柱状シリコン層２０７，２０８の側壁には薄く酸化膜１２８を形成する。
図６３（ａ）〜図６４（ｂ）に示すように、酸化膜１２８の一部をエッチングして、柱状シリコン層２０７，２０８の側壁に形成された酸化膜１２８を除去する。エッチングは等方性エッチングが好ましい。ｎ＋型シリコン層１１３上、ｐ＋型シリコン層１１９上、酸化膜１２６上及びハードマスク１０６，１０７上に厚く酸化膜１２８を形成し、柱状シリコン層２０７，２０８の側壁に薄く酸化膜１２８を形成したため、柱状シリコン層２０７，２０８の側壁の酸化膜１２８をエッチングした後も、ｎ＋型シリコン層１１３上、ｐ＋型シリコン層１１９上及び酸化膜１２６上に、酸化膜１２８の一部が残り、絶縁膜１２９ｃとなる。この場合、ハードマスク１０６，１０７上にも酸化膜１２８の一部が残り、絶縁膜１３０，１３１となる。
絶縁膜１２９ｃは、後の工程において、第１の絶縁膜１２９ａ及び第２の絶縁膜１２９ｂとなり、第１及び第２の絶縁膜１２９ａ，１２９ｂにより、ゲート電極と平面状シリコン層との間の寄生容量を低減することができる。
図６５（ａ）〜図６６（ｂ）に示すように、上記工程の結果物上に絶縁膜１３２を成膜する。絶縁膜１３２は、酸化膜、窒化膜、高誘電体膜のいずれか一つを含む膜である。また、絶縁膜１３２の成膜前に、柱状シリコン層２０７，２０８に対し、水素雰囲気アニールもしくはエピタキシャル成長を行ってもよい。
図６７（ａ）〜図６８（ｂ）に示すように、絶縁膜１３２上に金属膜１３３を成膜する。金属膜１３３は、窒化チタンもしくは窒化タンタルを含む膜が好ましい。金属膜１３３を用いることにより、チャネル領域の空乏化を抑制でき、かつゲート電極を低抵抗化することができる。また、金属膜１３３の材質により、トランジスタのしきい値電圧を設定することもできる。本工程以降の全ての工程は、金属ゲート電極による金属汚染を抑制するような製造工程にする必要がある。
図６９（ａ）〜図７０（ｂ）に示すように、上記工程の結果物上にポリシリコン膜１３４を形成する。金属汚染を抑制するため、常圧ＣＶＤを用いてポリシリコン膜１３４を形成することが好ましい。
図７１（ａ）〜図７２（ｂ）に示すように、ポリシリコン膜１３４をエッチングし、柱状シリコン層２０７，２０８の側壁及びハードマスク１０６，１０７の側壁にサイドウォール状に残存させたポリシリコン膜１３５，１３６を形成する。
図７３（ａ）〜図７４（ｂ）に示すように、金属膜１３３をエッチングする。柱状シリコン層２０７，２０８の側壁の金属膜１３３はポリシリコン膜１３５，１３６に保護され、エッチングされず、柱状シリコン層２０７，２０８の側壁及びハードマスク１０６，１０７の側壁にサイドウォール状に残存した金属膜１３７ａ，１３８ａとなる。
次に、絶縁膜１３２をエッチングする。図７５（ａ）〜図７６（ｂ）に示すように、柱状シリコン層２０７，２０８の側壁の絶縁膜１３２はポリシリコン膜１３５，１３６に保護され、エッチングされず、柱状シリコン層２０７，２０８の側壁及びハードマスク１０６，１０７の側壁にサイドウォール状に残存したゲート絶縁膜１３９ａ，１４０ａとなる。
図７７（ａ）〜図７８（ｂ）に示すように、上記工程の結果物上にポリシリコン膜１４１を形成する。金属汚染を抑制するため、常圧ＣＶＤを用いてポリシリコン膜１４１を形成することが好ましい。
ゲート絶縁膜１３９，１４０に高誘電体膜を用いる場合、この高誘電体膜は金属汚染の汚染源となり得る。ポリシリコン膜１４１を形成することにより、ゲート絶縁膜１３９ａと金属膜１３７ａは、柱状シリコン層２０７とポリシリコン膜１３５，１４１と絶縁膜１２９ｃとハードマスク１０６とに覆われる。また、ゲート絶縁膜１４０ａと金属膜１３８ａは、柱状シリコン層２０８とポリシリコン膜１３６，１４１と絶縁膜１２９ｃとハードマスク１０７とに覆われる。すなわち、汚染源であるゲート絶縁膜１３９ａ，１４０ａと金属膜１３７ａ，１３８ａは、柱状シリコン層２０７，２０８とポリシリコン膜１３５，１３６，１４１と絶縁膜１２９ｃとハードマスク１０６，１０７とに覆われるので、ゲート絶縁膜１３９ａ，１４０ａと金属膜１３７ａ，１３８ａに含まれる金属による金属汚染を抑制することができる。
金属膜を厚く形成し、エッチングを行いサイドウォール状に残存させ、ゲート絶縁膜をエッチングした後、ポリシリコン膜を形成することにより、ゲート絶縁膜と金属膜とが、柱状シリコン層、ポリシリコン膜、絶縁膜及びハードマスクに覆われる構造を形成してもよい。
図７９（ａ）〜図８０（ｂ）に示すように、上記工程の結果物上に、この結果物を埋め込むようにポリシリコン層１４２を形成する。柱状シリコン２０７，２０８間を埋め込むため、低圧ＣＶＤを用いてポリシリコン膜１４２を形成することが好ましい。汚染源であるゲート絶縁膜１３９ａ，１４０ａと金属膜１３７ａ，１３８ａは、柱状シリコン層２０７，２０８とポリシリコン膜１３５，１３６，１４１と絶縁膜１２９ｃとハードマスク１０６，１０７とに覆われているため、低圧ＣＶＤを用いることができる。
図８１（ａ）〜図８２（ｂ）に示すように、絶縁膜１３０，１３１を研磨ストッパとして化学機械研磨（ＣＭＰ）を行い、ポリシリコン膜１４２を平坦化する。
図８３（ａ）〜図８４（ｂ）に示すように、絶縁膜１３０，１３１をエッチングする。絶縁膜（酸化膜）エッチング後に、ハードマスク１０６，１０７を研磨ストッパとして化学機械研磨を行ってもよい。
図８５（ａ）〜図８６（ｂ）に示すように、ポリシリコン膜１３５，１３６，１４１，１４２をエッチバックして、形成されるゲート絶縁膜１３９，１４０及びゲート電極の形成予定領域の上端部までポリシリコン膜１３５，１３６，１４１，１４２を除去する。このエッチバックにより、ＳＧＴのゲート長が決定される。この工程により、金属膜１３７，１３８の上部領域が露出する。
図８７（ａ）〜図８８（ｂ）に示すように、柱状シリコン層２０７，２０８の上部側壁の金属膜１３７ａ，１３８ａをエッチングして除去し、金属膜１３７，１３８を形成する。
図８９（ａ）〜図９０（ｂ）に示すように、柱状シリコン層２０７，２０８の上部側壁のゲート絶縁膜１３９ａ，１４０ａをエッチングして除去し、ゲート絶縁膜１３９，１４０を形成する。
図９１（ａ）〜図９２（ｂ）に示すように、柱状シリコン層２０８の上部にｎ＋型シリコン層１４４を形成するためのレジスト１４３を形成する。
図９３（ｂ）、図９４（ａ）において矢印で示すように、柱状シリコン層２０８の上部領域に、例えば、砒素を注入する。これにより、図９３（ａ）〜図９４（ｂ）に示すように、柱状シリコン層２０８の上部にｎ＋型シリコン層１４４を形成する。基板に対して垂直な線を０度としたとき、砒素を注入する角度は、１０から６０度であり、特に６０度といった高角度が好ましい。これは、ハードマスク１０７が柱状シリコン層２０８上に配置されているからである。
図９５（ａ）〜図９６（ｂ）に示すように、レジスト１４３を剥離する。その後、熱処理を行う。
図９７（ａ）〜図９８（ｂ）に示すように、柱状シリコン層２０７上部にｐ＋型シリコン層１４６を形成するためのレジスト１４５を形成する。
図９９（ａ）〜図１００（ｂ）に示すように、柱状シリコン層２０７上部領域に、例えば、ボロンを注入する。これにより、柱状シリコン層２０７上部にｐ＋型シリコン層１４６を形成する。基板に対して垂直な線を０度としたとき、砒素を注入する角度は、１０から６０度であり、特に６０度といった高角度が好ましい。これは、ハードマスク１０６が柱状シリコン層２０７上に配置されているからである。
図１０１（ａ）〜図１０２（ｂ）に示すように、レジスト１４５を剥離する。
図１０３（ａ）〜図１０４（ｂ）に示すように、上記工程の結果物上に酸化膜１４７を形成する。酸化膜１４７は常圧ＣＶＤによるものが好ましい。酸化膜１４７により、この後、低圧ＣＶＤによる窒化膜１４８の形成を行うことができる。
図１０５（ａ）〜図１０６（ｂ）に示すように、窒化膜１４８を形成する。窒化膜１４８は低圧ＣＶＤによるものが好ましい。常圧ＣＶＤと比べて均一性がよいからである。
図１０７（ａ）〜図１０８（ｂ）に示すように、窒化膜１４８と酸化膜１４７をエッチングして、第１の絶縁膜サイドウォール２２３と第２の絶縁膜サイドウォール２２４とを形成する。第１の絶縁膜サイドウォール２２３はエッチングにより残存した窒化膜１５０及び化膜１５２からなり、第２の絶縁膜サイドウォール２２４はエッチングにより残存した窒化膜１４９及び酸化膜１５１からなる。
サイドウォール状に残存させた窒化膜１４９と酸化膜１５１の膜厚の和が、後にゲート電極の膜厚となるため、酸化膜１４７と窒化膜１４８の成膜の膜厚及びエッチング条件を調整することによって、所望の膜厚のゲート電極を形成することができる。
また、絶縁膜サイドウォール２２３，２２４の膜厚と柱状シリコン層２０７，２０８の半径との和が、ゲート絶縁膜１３９，１４０と金属膜１３７，１３８とで構成される円筒の外周の半径より大きいことが好ましい。絶縁膜サイドウォール２２３，２２４の膜厚と柱状シリコン層２０７，２０８の半径との和が、ゲート絶縁膜１３９，１４０と金属膜１３７，１３８とで構成される円筒の外周の半径より大きいことにより、ゲートエッチング後に金属膜１３７，１３８はポリシリコン膜に覆われるため、金属汚染を抑制することができる。
また、この工程により、柱状シリコン層２０７，２０８上は、ハードマスク１０６，１０７と絶縁膜サイドウォール２２３，２２４に覆われる構造となる。この構造により、柱状シリコン層２０７，２０８上に金属シリコン化合物が形成されないこととなる。また、柱状シリコン層２０７，２０８上部がハードマスク１０６，１０７と絶縁膜サイドウォール２２３，２２４に覆われる構造となるため、図９１（ａ）から図１０２（ｂ）を用いて説明したように、ポリシリコンをエッチングしてゲート電極２０９，２１０を形成する前に、ｎ＋型シリコン層、ｐ＋型シリコン層の形成を行う。
図１０９（ａ）〜図１１０（ｂ）に示すように、ゲート配線２１８を形成するためのレジスト１５３を形成する。
図１１１（ａ）〜図１１２（ｂ）に示すように、ポリシリコン膜１４２，１４１，１３５，１３６をエッチングし、ゲート電極２０９，２１０及びゲート配線２１８を形成する。
ゲート電極２０９は、金属膜１３７と、後の工程において金属と反応して金属シリコン化合物を形成するポリシリコン膜１５４，１５５と、から構成され、ゲート電極２１０は、金属膜１３８と、後の工程において金属と反応して金属シリコン化合物を形成するポリシリコン膜１５６及び１５７と、から構成される。ゲート電極２０９とゲート電極２１０との間を接続するゲート配線２１８は、後の工程において金属と反応して金属シリコン化合物を形成するポリシリコン膜１５４，１５５，１４２，１５６，１５７から構成される。なお、ポリシリコン膜１５４，１５７は、ポリシリコン膜１３５，１３６のエッチング後に残存した部分であり、ポリシリコン膜１５５，１５６は、ポリシリコン膜１４１のエッチング後に残存した部分である。絶縁膜サイドウォール２２３，２２４の膜厚と柱状シリコン層２０７，２０８の半径との和が、ゲート絶縁膜１３９，１４０と金属膜１３７，１３８とで構成される円筒の外周の半径より大きいことにより、ゲートエッチング後に金属膜１３７，１３８はポリシリコン膜１５４，１５５，１４２，１５６，１５７に覆われるため、金属汚染を抑制することができる。
図１１３（ａ）〜図１１４（ｂ）に示すように、絶縁膜１２９ｃをエッチングし、第１の絶縁膜１２９ａ及び第２の絶縁膜１２９ｂを形成し、ｐ＋型シリコン層１１９とｎ＋型シリコン層１１３の表面の一部を露出する。なお、本実施形態において、第１及び第２の絶縁膜１２９ａ，１２９ｂは、上述のとおり、同一の工程において同一の材料から一体に形成されるため、図１１３〜図１４７の切断線Ｘ−Ｘ’に沿った断面図においては、第１の絶縁膜及び第２の絶縁膜をまとめて第１及び第２の絶縁膜１２９と示す。
図１１５（ａ）〜図１１６（ｂ）に示すように、レジスト１５３を剥離する。ゲート絶縁膜１４０と金属膜１３８とは、柱状シリコン層２０８とポリシリコン膜１５６，１５７と第１の絶縁膜１２９（１２９ａ）と第１の絶縁膜サイドウォール２２３とに覆われ、第２のゲート絶縁膜１３９と第２の金属膜１３７とは、第２の柱状シリコン層２０７とポリシリコン膜１５４，１５５と第２の絶縁膜１２９（１２９ｂ）と第２の絶縁膜サイドウォール２２４とに覆われた構造が得られる。また、柱状シリコン層２０７，２０８上部は、ハードマスク１０６，１０７と絶縁膜サイドウォール２２４，２２３に覆われる構造が得られる。このような構造により、柱状シリコン層２０７，２０８上に金属半導体化合物層が形成されないこととなる。
上記工程の結果物上にＮｉもしくはＣｏ等の金属をスパッタし、熱処理を加えること。これにより、ゲート電極２０９，２１０のポリシリコン膜１５４，１５５とスパッタされた金属とを反応させ、ゲート配線２１８のポリシリコン膜１５４，１５５，１４２，１５６，１５７及び平面状シリコン層とスパッタされた金属とを反応させる。その後、未反応の金属膜を硫酸過酸化水素水混合液もしくはアンモニア過酸化水素水混合液を用いて除去する。これにより、図１１７（ａ）〜図１１８（ｂ）に示すように、ゲート電極２０９，２１０とゲート配線２１８とに第１，第３及び第７の金属シリコン化合物層１５９（１５９ａ〜１５９ｃ）が形成され、平面状シリコン層２１１に第４の金属シリコン化合物層１５８が形成され、平面状シリコン層２１２に第２の金属シリコン化合物層１６０が形成される。本実施形態において第１，第３及び第７の金属シリコン化合物層１５９ａ〜１５９ｃは、同一工程において同一材料から形成されるので、図１１７〜図１４７の切断線Ｘ−Ｘ’に沿った断面図においては、金属シリコン化合物層１５９と示す。
一方、柱状シリコン層２０７，２０８の上部領域は、ハードマスク１０６，１０７及び絶縁膜サイドウォール２２４，２２３に覆われる構造であるから、この工程で、柱状シリコン層２０７，２０８の上部領域に、金属シリコン化合物層は形成されない。
金属シリコン化合物層１５９と金属膜１３７，１３８との間にポリシリコン膜があってもよい。また、金属シリコン化合物層１５８の下側に、ｐ＋型シリコン層１１９があってもよく、金属シリコン化合物層１６０の下側に、ｎ＋型シリコン層１１３があってもよい。
上記工程の結果物上に窒化膜１６１を形成し、さらに窒化膜１６１を形成した結果物を埋め込むように層間絶縁膜１６２を形成する。次に、図１１９（ａ）〜図１２０（ｂ）に示すように、層間絶縁膜１６２の平坦化を行う。
図１２１（ａ）〜図１２２（ｂ）に示すように、柱状シリコン層２０７，２０８上方にコンタクト孔を形成するためのレジスト１６３を形成する。
図１２３（ａ）〜図１２４（ｂ）に示すように、レジスト１６３をマスクとして、層間絶縁膜１６２をエッチングし、柱状シリコン２０７，２０８上方にコンタクト孔１６４，１６５を形成する。このとき、オーバーエッチにより、窒化膜１６１とハードマスク１０６，１０７の一部をエッチングしておくのが好ましい。
図１２５（ａ）〜図１２６（ｂ）に示すように、レジスト１６３を剥離する。
図１２７（ａ）〜図１２８（ｂ）に示すように、平面状シリコン層２１１，２１２上方およびゲート配線２１８上方のそれぞれにコンタクト孔１６７，１６８，１６９を形成するためのレジスト１６６を形成する。
図１２９（ａ）〜図１３０（ｂ）に示すように、レジスト１６６をマスクとして、層間絶縁膜１６２をエッチングし、平面状シリコン層２１１，２１２上方及びゲート配線２１８上方に、コンタクト孔１６７，１６９，１６８をそれぞれ形成する。柱状シリコン層２０７，２０８上方のコンタクト孔１６４，１６５と、平面状シリコン層２１１，２１２上方及びゲート配線２１８上方のコンタクト孔１６７，１６９，１６８と、を異なる工程で形成するため、柱状シリコン層２０７，２０８上方のコンタクト孔１６４，１６５を形成するためのエッチング条件と、平面状シリコン層２１１，２１２上方及びゲート配線２１８上方のコンタクト孔１６７，１６９，１６８を形成するためのエッチング条件を、それぞれ最適化することができる。
図１３１（ａ）〜図１３２（ｂ）に示すように、レジスト１６６を剥離する。
図１３３（ａ）〜図１３４（ｂ）に示すように、コンタクト孔１６７，１６８，１６９下の窒化膜１６１をエッチングして除去し、さらに、ハードマスク１０６，１０７をエッチングして除去する。
図１３５（ａ）〜図１３６（ｂ）に示すように、タンタル、窒化タンタル、チタン又は窒化チタンといった金属から形成されるバリアメタル層１７０を形成し、次に金属層１７１を形成する。このとき、チタンなどのバリアメタル層１７０を形成する金属と柱状シリコン層２０７，２０８上部のシリコンとがそれぞれ反応して、金属とシリコンとの化合物が形成される場合がある。これにより、バリアメタル層１７０と柱状シリコン層２０８との界面に、第５の金属シリコン化合物層（第５の化合物層）が形成され、バリアメタル層１７０と柱状シリコン層２０７と第６の金属シリコン化合物層（第６の化合物層）が形成される。バリアメタル層の材料によっては、第５の化合物層及び第６の化合物層が形成されない場合もある。
図１３７（ａ）〜図１３８（ｂ）に示すように、上記工程の結果物上に金属層１７２を形成する。
図１３９（ａ）〜図１４０（ｂ）に示すように、金属層１７２，１７１及びバリアメタル層１７０を平坦化し、エッチングして、コンタクト２１３，２１４，２１５，２１６，２１７を形成する。コンタクト２１３は、バリアメタル層１７３及び金属層１７４，１７５からなる。コンタクト２１４は、バリアメタル層１７６及び金属層１７７，１７８からなる。コンタクト２１５は、バリアメタル層１７９、金属層１８０，１８１からなる。コンタクト２１６は、バリアメタル層１８２、金属層１８３，１８４からなる。コンタクト２１７は、バリアメタル層１８５、金属層１８６，１８７からなる。
図１４１（ａ）〜図１４２（ｂ）に示すように、上記工程の結果物上にバリアメタル層１８８、金属層１８９及びバリアメタル層１９０を順に形成する。
図１４３（ａ）〜図１４４（ｂ）に示すように、電源配線と入力配線と出力配線を形成するためのレジスト１９１，１９２，１９３，１９４を形成する。
図１４５（ａ）〜図１４６（ｂ）に示すように、バリアメタル層１９０、金属層１８９及びバリアメタル層１８８をエッチングし、電源配線２１９，２２２、入力配線２２１及び出力配線２２０を形成する。電源配線２１９は、バリアメタル層１９５、金属層１９６及びバリアメタル層１９７からなる。電源配線２２２は、バリアメタル層２０４、金属層２０５及びバリアメタル層２０６からなる。入力配線２２１は、バリアメタル層２０１、金属層２０２及びバリアメタル層２０３からなる。出力配線２２０は、バリアメタル層１９８、金属層１９９及びバリアメタル層２００からなる。
図１４７（ａ）〜図１４８（ｂ）に示すように、レジスト１９１，１９２，１９３，１９４を剥離する。
以上の工程により、本実施形態に係る半導体装置が形成される。
本実施形態の製造方法によれば、柱状シリコン層２０７，２０８上に、直接、コンタクト２１４，２１６を形成することができる。そのため、リーク電流の発生の要因となり得る厚い金属半導体化合物が柱状シリコン層２０７，２０８上に形成されない。また、このリーク電流の発生を抑制するために、高濃度シリコン層１４４，１４６を厚く形成する必要もないので、高濃度シリコン層１４４，１４６の抵抗の増大も回避することができる。
また、ゲート電極２０９，２１０と、柱状シリコン層２０７，２０８下部の平面状シリコン層２１１，２１２と、には厚い金属半導体化合物層１５８〜１６０を形成することができるので、ゲート電極２０９，２１０及び平面状シリコン層２１１，２１２を低抵抗化することができる。これにより、ＳＧＴの高速動作が可能となる。
また、ゲート電極２０９，２１０と平面状シリコン層２１１，２１２との間に第１の絶縁膜１２９ａと第２の絶縁膜１２９ｂとがそれぞれ形成されるので、ゲート電極と平面状半導体層との間の寄生容量を低減することができる。
以上のような構成により、半導体装置の低抵抗化および微細化を実現することができる。
上記実施形態の製造方法は、ＮＭＯＳ・ＳＧＴ及びＰＭＯＳ・ＳＧＴを備えるインバータを用いて説明したが、同様の工程により、ＮＭＯＳ・ＳＧＴ、ＰＭＯＳ・ＳＧＴ、又は複数のＳＧＴを備える半導体装置を製造することができる。また、上記実施形態においては、ＮＭＯＳ・ＳＧＴとＰＭＯＳ・ＳＧＴとを備えるインバータを用いて説明したが、本発明に係る半導体装置は、上記構造を有するＳＧＴを備える装置であればよく、インバータに限定されるものではない。
上記実施形態においては、コンタクトが柱状半導体層上の第２の高濃度シリコン層に接触している場合について説明した。しかしながら、コンタクトを直接、柱状シリコン層上に形成する際に、バリアメタル層の金属と柱状シリコン層上部のシリコンとが反応して、コンタクトと第２の高濃度シリコン層との界面にバリアメタル層の金属と半導体との化合物から形成される第５及び第６の化合物層が形成されてもよい。この場合、第５及び第６の化合物層は、第１〜第４、及び第７の化合物層に比べて薄く形成されるので、上述したようなリーク電流の問題は生じない。また、第５及び第６の化合物層に含まれる金属は、バリアメタル層を形成する金属であり、第１〜第４及び第７の化合物層に含まれる金属とは異なる。なお、第５及び第６の化合物層は、バリアメタル層の材質により、形成される場合もあるし、形成されない場合もある。
上記実施形態において、ゲート電極が金属膜を備える場合について説明したが、ゲート電極として機能することができれば、金属膜を備えていなくてもよい。
上記実施形態においては、第１のゲート電極２１０及び第２のゲート電極２０９に電圧が印加されることによって、第１のシリコン層１１４及び第２のシリコン層１２０の領域にチャネルが形成されるエンハンスメント型のトランジスタについて説明したが、デプレッション型であってもよい。
上記実施形態においては、半導体として、シリコンを使用する例を示したが、ＳＧＴを形成可能ならば、ゲルマニウム、化合物半導体等を使用することも可能である。
上記実施形態における金属層、絶縁膜等を形成するための材料は適宜公知の材料を用いることができる。
上述した物質名は例示であり、本発明はこれに限定されるものではない。
１０１．シリコン酸化膜
１０２．シリコン層
１０３，１４８〜１５０，１６１．窒化膜
１０４，１０５．レジスト
１０６，１０７．ハードマスク
１０８．犠牲酸化膜
１０９，１１５，１２１，１２４〜１２６，１２６ａ，１２８，１５１，１５２，１４７．酸化膜
１１０，１１１，１１６，１１７．サイドウォール
１１２，１１８，１２２，１２３，１４３，１４５，１５３，１６３，１６６，１９１〜１９４．レジスト
１１３，１１３ａ．ｎ＋型シリコン層
１１９，１１９ａ．ｐ＋型シリコン層
１１４，１２０．シリコン層
１２９（１２９ａ，１２９ｂ），１２９ｃ，１３０，１３１．絶縁膜
１３２，１３９，１３９ａ，１４０，１４０ａ．絶縁膜（ゲート絶縁膜）
１３３，１３７，１３７ａ，１３８，１３８ａ．金属膜
１３４〜１３６，１４１，１４２，１５４〜１５７．ポリシリコン膜
１４４．ｎ＋型シリコン層
１４６．ｐ＋型シリコン層
１５８，１５９（１５９ａ〜１５９ｃ），１６０．金属シリコン化合物層（化合物層）
１６２．層間絶縁膜
１６４，１６５，１６７〜１６９．コンタクト孔
１７０，１７３，１７６，１７９，１８２，１８５，１８８，１９０，１９５，１９７，１９８，２００，２０１，２０３，２０４，２０６ バリアメタル層
１７１，１７２，１７４，１７５，１７７，１７８，１８０，１８１，１８３，１８４，１８６，１８７，１８９，１９６，１９９，２０２，２０５． 金属層
２０７，２０８．柱状シリコン層
２０９，２１０．ゲート電極
２１１，２１２．平面状シリコン層
２１３〜２１７．コンタクト
２１８．ゲート配線
２１９．電源配線
２２０．出力配線
２２１．入力配線
２２２．電源配線
２２３，２２４．絶縁膜サイドウォール

Claims (9)

  1. 第１の平面状半導体層と、
    該第１の平面状半導体層上に形成された第１の柱状半導体層と、
    該第１の柱状半導体層の下部領域と前記第１の平面状半導体層とに形成された第１の高濃度半導体層と、
    前記第１の柱状半導体層の上部領域に形成された、前記第１の高濃度半導体層と同じ導電型の第２の高濃度半導体層と、
    前記第１の高濃度半導体層と前記第２の高濃度半導体層との間の前記第１の柱状半導体層の側壁に、該第１の柱状半導体層を取り囲むように形成された第１のゲート絶縁膜と、
    該第１のゲート絶縁膜上に該第１のゲート絶縁膜を取り囲むように形成された第１のゲート電極と、
    該第１のゲート電極と前記第１の平面状半導体層との間に形成された第１の絶縁膜と、
    前記第１のゲート電極の上面及び前記第１の柱状半導体層の上部側壁に接し、該第１の柱状半導体層の前記上部領域を取り囲むように形成された第１の絶縁膜サイドウォールと、
    前記第１の平面状半導体層中に、前記第１の高濃度半導体層に接するように形成された第２の金属半導体化合物層と、
    前記第２の高濃度半導体層上に形成された第１のコンタクトと、
    を備え、
    前記第１のコンタクトと前記第２の高濃度半導体層とは直接接続されており、
    前記第１のゲート電極は、第１の金属半導体化合物層を備える、
    ことを特徴とする半導体装置。
  2. 前記第１のコンタクトと前記第２の高濃度半導体層との間に形成された第５の金属半導体化合物層をさらに備え、
    該第５の金属半導体化合物層の金属は、前記第１の金属半導体化合物層の金属及び前記第２の金属半導体化合物層の金属とは異なる、ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のゲート電極は、前記第１のゲート絶縁膜と前記第１の金属半導体化合物層との間に形成された第１の金属膜をさらに備える、ことを特徴とする請求項１又は２に記載の半導体装置。
  4. 第１のトランジスタと第２のトランジスタとを備える半導体装置であって、
    該第１のトランジスタは、
    第１の平面状半導体層と、
    該第１の平面状半導体層上に形成された第１の柱状半導体層と、
    該第１の柱状半導体層の下部領域と前記第１の平面状半導体層とに形成された第２導電型の第１の高濃度半導体層と、
    前記第１の柱状半導体層の上部領域に形成された第２導電型の第２の高濃度半導体層と、
    前記第１の高濃度半導体層と前記第２の高濃度半導体層との間の前記第１の柱状半導体層の側壁に、該第１の柱状半導体層を取り囲むように形成された第１のゲート絶縁膜と、
    該第１のゲート絶縁膜上に該第１のゲート絶縁膜を取り囲むように形成された第１のゲート電極と、
    該第１のゲート電極と前記第１の平面状半導体層との間に形成された第１の絶縁膜と、
    前記第１のゲート電極の上面及び前記第１の柱状半導体層の上部側壁に接し、該第１の柱状半導体層の前記上部領域を取り囲むように形成された第１の絶縁膜サイドウォールと、
    前記第１の平面状半導体層中に、前記第１の高濃度半導体層に接するように形成された第２の金属半導体化合物層と、
    前記第２の高濃度半導体層上に形成された第１のコンタクトと、
    を備え、
    前記第２のトランジスタは、
    第２の平面状半導体層と、
    該第２の平面状半導体層上に形成された第２の柱状半導体層と、
    該第２の柱状半導体層の下部領域と前記第２の平面状半導体層とに形成された第１導電型の第３の高濃度半導体層と、
    前記第２の柱状半導体層の上部領域に形成された第１導電型の第４の高濃度半導体層と、
    前記第３の高濃度半導体層と前記第４の高濃度半導体層との間の前記第２の柱状半導体層の側壁に、該第２の柱状半導体層を取り囲むように形成された第２のゲート絶縁膜と、
    該第２のゲート絶縁膜上に該第２のゲート絶縁膜を取り囲むように形成された第２のゲート電極と、
    該第２のゲート電極と前記第２の平面状半導体層との間に形成された第２の絶縁膜と、
    前記第２のゲート電極の上面及び前記第２の柱状半導体層の上部側壁に接し、該第２の柱状半導体層の前記上部領域を取り囲むように形成された第２の絶縁膜サイドウォールと、
    前記第２の平面状半導体層中に、前記第３の高濃度半導体層に接するように形成された第４の金属半導体化合物層と、
    前記第４の高濃度半導体層上に形成された第２のコンタクトと、
    を備え、
    前記第１のコンタクトと前記第２の高濃度半導体層とは直接接続されており、
    前記第２のコンタクトと前記第４の高濃度半導体層とは直接接続されており、
    前記第１のゲート電極は、第１の金属半導体化合物層を備え、
    前記第２のゲート電極は、第３の金属半導体化合物層を備える、
    ことを特徴とする半導体装置。
  5. 前記第１のコンタクトと前記第２の高濃度半導体層との間に形成された第５の金属半導体化合物層と、
    前記第２のコンタクトと前記第４の高濃度半導体層との間に形成された第６の金属半導体化合物層と、
    をさらに備え、
    前記第５の金属半導体化合物層の金属は、前記第１の金属半導体化合物層の金属及び前記第２の金属半導体化合物層の金属とは異なり、
    前記第６の金属半導体化合物層の金属は、前記第３の金属半導体化合物層の金属及び前記第４の金属半導体化合物層の金属とは異なる、
    ことを特徴とする請求項４に記載の半導体装置。
  6. 前記第１のゲート電極は、前記第１のゲート絶縁膜と前記第１の金属半導体化合物層との間に形成された第１の金属膜をさらに備え、
    前記第２のゲート電極は、前記第２のゲート絶縁膜と前記第３の金属半導体化合物層との間に形成された第２の金属膜をさらに備える、ことを特徴とする請求項４又は５に記載の半導体装置。
  7. 前記第１のゲート絶縁膜と前記第１の金属膜とは、前記第１のトランジスタをエンハンスメント型とする材料から形成されており、
    前記第２のゲート絶縁膜と前記第２の金属膜とは、前記第２のトランジスタをエンハンスメント型とする材料から形成されている、ことを特徴とする請求項６に記載の半導体装置。
  8. 請求項３に記載の半導体装置を製造するための半導体装置の製造方法であって、
    該半導体装置の製造方法は、
    前記第１の平面状半導体層と、該第１の平面状半導体層上に形成されハードマスクが上面に形成された前記第１の柱状半導体層と、前記第１の平面状半導体層と前記第１の柱状半導体層の下部領域とに形成された前記第１の高濃度半導体層と、前記ハードマスク上及び前記第１の平面状半導体層上に形成された第３の絶縁膜を有する構造体を用意する工程と、
    前記構造体上に、第４の絶縁膜、第３の金属膜、及び第１の半導体膜を順に形成する工程と、
    該第１の半導体膜をエッチングして、前記第１の柱状半導体層の側壁にサイドウォール状に該第１の半導体膜を残存させる工程と、
    前記第３の金属膜をエッチングし、前記第１の柱状半導体層の側壁にサイドウォール状に残存させる工程と、
    前記第４の絶縁膜をエッチングし、前記第１の柱状半導体層の側壁にサイドウォール状に残存させる、第４の絶縁膜エッチング工程と、
    前記第４の絶縁膜エッチング工程の結果物上に第２の半導体膜を形成する第２の半導体膜形成工程と、
    前記第２の半導体膜形成工程の結果物を埋め込むように第３の半導体膜を形成する工程と、
    該第２の半導体膜と該第３の半導体膜と前記第１の半導体膜とを平坦化する工程と、
    前記平坦化された第２の半導体膜と第３の半導体膜と第１の半導体膜とを、前記第３の金属膜の上部領域が露出するようにエッチバックする工程と、
    前記サイドウォール状に残存させた第３の金属膜と前記サイドウォール状に残存させた第４の絶縁膜とを、前記第１の柱状半導体層の上部側壁が露出するようにエッチングして、前記第１の金属膜と前記第１のゲート絶縁膜とを形成する工程と、
    前記第１の柱状半導体層の前記上部領域に前記第１の高濃度半導体層と同じ導電型の前記第２の高濃度半導体層を形成する第２の高濃度半導体層形成工程と、
    前記第２の高濃度半導体層形成工程の結果物上に酸化膜及び窒化膜を順に形成する工程と、
    該酸化膜と該窒化膜とが、前記第１の柱状半導体層の前記上部側壁と前記ハードマスクの側壁とにサイドウォール状に残存するように、該酸化膜と該窒化膜とをエッチングして、前記第１の絶縁膜サイドウォールを形成する工程と、
    前記第１の半導体膜と前記第２の半導体膜と前記第３の半導体膜とをエッチングして、少なくとも前記第１の半導体膜と前記第２の半導体膜との一部を、前記第１の金属膜の側壁に該第１の金属膜を取り囲むように残存させる、半導体膜エッチング工程と、
    前記半導体膜エッチング工程で露出した、前記第１の平面状半導体層上の前記第３の絶縁膜をエッチングして除去し、前記第１の平面状半導体層を露出させる第１の平面状半導体層露出工程と、
    前記第１の平面状半導体層露出工程の結果物上に、金属を堆積し、熱処理を行うことで、前記第１の平面状半導体層に含まれる半導体と前記堆積させた金属とを反応させ、且つ前記第１の金属膜上に残存させた前記第１の半導体膜及び前記第２の半導体膜に含まれる半導体と前記堆積させた金属とを反応させる金属半導体反応工程と、
    前記金属半導体反応工程において未反応の前記金属を除去することにより、前記第１の平面状半導体層中に前記第２の金属半導体化合物層を形成し、且つ前記第１のゲート電極中に前記第１の金属半導体化合物層を形成する工程と、
    を備える、ことを特徴とする半導体装置の製造方法。
  9. 前記ハードマスク上の前記第３の絶縁膜を除去する工程と、
    前記第１の柱状半導体層の上部に形成された前記第２の高濃度半導体層上に直接、前記第１のコンタクトを形成する工程と、
    をさらに備える、ことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2010132488A 2010-06-09 2010-06-09 半導体装置とその製造方法 Active JP5066590B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010132488A JP5066590B2 (ja) 2010-06-09 2010-06-09 半導体装置とその製造方法
KR1020110032168A KR101222760B1 (ko) 2010-06-09 2011-04-07 반도체 장치와 그 제조 방법
CN2011101128704A CN102280479B (zh) 2010-06-09 2011-04-28 半导体器件及其制造方法
SG2011035896A SG177058A1 (en) 2010-06-09 2011-05-19 Semiconductor device and fabrication method therefor
US13/113,482 US8486785B2 (en) 2010-06-09 2011-05-23 Surround gate CMOS semiconductor device
TW100118447A TWI409952B (zh) 2010-06-09 2011-05-26 半導體裝置及其製造方法
US13/895,956 US8609494B2 (en) 2010-06-09 2013-05-16 Surround gate CMOS semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010132488A JP5066590B2 (ja) 2010-06-09 2010-06-09 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2011258780A true JP2011258780A (ja) 2011-12-22
JP5066590B2 JP5066590B2 (ja) 2012-11-07

Family

ID=45095548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010132488A Active JP5066590B2 (ja) 2010-06-09 2010-06-09 半導体装置とその製造方法

Country Status (6)

Country Link
US (2) US8486785B2 (ja)
JP (1) JP5066590B2 (ja)
KR (1) KR101222760B1 (ja)
CN (1) CN102280479B (ja)
SG (1) SG177058A1 (ja)
TW (1) TWI409952B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519475B2 (en) 2009-04-20 2013-08-27 Unisantis Electronics Singapore Pte Ltd. Semiconductor device
WO2013171873A1 (ja) * 2012-05-17 2013-11-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8697511B2 (en) 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8759178B2 (en) 2011-11-09 2014-06-24 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8829601B2 (en) 2012-05-17 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
WO2014171014A1 (ja) * 2013-04-19 2014-10-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP2014207486A (ja) * 2014-08-06 2014-10-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9012981B2 (en) 2012-05-17 2015-04-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9166043B2 (en) 2012-05-17 2015-10-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9299825B2 (en) 2012-11-12 2016-03-29 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device with surrounding gate transistor
US10438836B2 (en) 2011-11-09 2019-10-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US8598650B2 (en) * 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
US8188537B2 (en) 2008-01-29 2012-05-29 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5356970B2 (ja) 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2011111662A1 (ja) * 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US9368619B2 (en) 2013-02-08 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for inducing strain in vertical semiconductor columns
US9466668B2 (en) 2013-02-08 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Inducing localized strain in vertical nanowire transistors
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
KR20140142887A (ko) * 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 3차원 반도체 장치 및 그 제조방법
JP5872054B2 (ja) * 2013-06-17 2016-03-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9640645B2 (en) * 2013-09-05 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with silicide
JP5639317B1 (ja) * 2013-11-06 2014-12-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置と、その製造方法
WO2015075819A1 (ja) * 2013-11-22 2015-05-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法
US10276562B2 (en) 2014-01-07 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple threshold voltage and method of fabricating the same
JP5779739B1 (ja) * 2014-02-18 2015-09-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9331088B2 (en) * 2014-03-25 2016-05-03 Sandisk 3D Llc Transistor device with gate bottom isolation and method of making thereof
US9614091B2 (en) * 2014-06-20 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure and method for fabricating the same
US9893159B2 (en) 2014-08-15 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor, integrated circuit and method of fabricating the same
US9985026B2 (en) * 2014-08-15 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor, integrated circuit and method of fabricating the same
US9373620B2 (en) 2014-09-12 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series connected transistor structure and method of manufacturing the same
US9871111B2 (en) * 2014-09-18 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI614890B (zh) * 2015-01-16 2018-02-11 台灣積體電路製造股份有限公司 在垂直奈米導線電晶體中誘發局部應變
US9564493B2 (en) 2015-03-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having a semiconductor material that is semimetal in bulk and methods of forming the same
EP3070737A1 (en) * 2015-03-17 2016-09-21 IMEC vzw Vertical Fin-FET semiconductor device
US9805935B2 (en) * 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US9685409B1 (en) * 2016-03-28 2017-06-20 International Business Machines Corporation Top metal contact for vertical transistor structures
US9780194B1 (en) * 2016-03-28 2017-10-03 International Business Machines Corporation Vertical transistor structure with reduced parasitic gate capacitance
US11018254B2 (en) 2016-03-31 2021-05-25 International Business Machines Corporation Fabrication of vertical fin transistor with multiple threshold voltages
US9711618B1 (en) * 2016-03-31 2017-07-18 International Business Machines Corporation Fabrication of vertical field effect transistor structure with controlled gate length
US10032906B2 (en) * 2016-04-29 2018-07-24 Samsung Electronics Co., Ltd. Vertical field effect transistor and method of fabricating the same
US10170575B2 (en) * 2016-05-17 2019-01-01 International Business Machines Corporation Vertical transistors with buried metal silicide bottom contact
US10153367B2 (en) * 2016-07-11 2018-12-11 International Business Machines Corporation Gate length controlled vertical FETs
US11088033B2 (en) * 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
US9799777B1 (en) * 2016-10-07 2017-10-24 International Business Machines Corporation Floating gate memory in a channel last vertical FET flow
US9991267B1 (en) * 2017-01-25 2018-06-05 International Business Machines Corporation Forming eDRAM unit cell with VFET and via capacitance
US9953973B1 (en) * 2017-03-15 2018-04-24 International Business Machines Corporation Diode connected vertical transistor
US10672888B2 (en) 2017-08-21 2020-06-02 International Business Machines Corporation Vertical transistors having improved gate length control
US10192789B1 (en) * 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US11195764B2 (en) * 2018-04-04 2021-12-07 International Business Machines Corporation Vertical transport field-effect transistors having germanium channel surfaces
US10461173B1 (en) 2018-05-25 2019-10-29 Globalfoundries Inc. Methods, apparatus, and manufacturing system for forming source and drain regions in a vertical field effect transistor
KR102529229B1 (ko) * 2018-06-07 2023-05-04 삼성전자주식회사 반도체 소자
US11177370B2 (en) * 2020-02-28 2021-11-16 International Business Machines Corporation Vertical field effect transistor with self-aligned source and drain top junction
CN113539823B (zh) * 2020-04-13 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114335183A (zh) * 2021-12-17 2022-04-12 Tcl华星光电技术有限公司 阵列基板及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237421A (ja) * 2000-02-24 2001-08-31 Toshiba Corp 半導体装置、ｓｒａｍおよびその製造方法
WO2009096464A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017977A (en) 1985-03-26 1991-05-21 Texas Instruments Incorporated Dual EPROM cells on trench walls with virtual ground buried bit lines
US5258635A (en) 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
JPH03187272A (ja) 1989-12-15 1991-08-15 Mitsubishi Electric Corp Ｍｏｓ型電界効果トランジスタ及びその製造方法
US5466961A (en) 1991-04-23 1995-11-14 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US5308782A (en) 1992-03-02 1994-05-03 Motorola Semiconductor memory device and method of formation
JP2748072B2 (ja) 1992-07-03 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
AU5669794A (en) 1992-12-11 1994-07-04 Intel Corporation A mos transistor having a composite gate electrode and method of fabrication
JPH06268173A (ja) 1993-03-15 1994-09-22 Toshiba Corp 半導体記憶装置
JP3403231B2 (ja) 1993-05-12 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
JP3745392B2 (ja) 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置
JPH0878533A (ja) 1994-08-31 1996-03-22 Nec Corp 半導体装置及びその製造方法
JP2797984B2 (ja) 1994-10-27 1998-09-17 日本電気株式会社 固体撮像素子およびその製造方法
JP3318814B2 (ja) 1995-03-15 2002-08-26 ソニー株式会社 固体撮像装置及びその駆動方法
KR0165398B1 (ko) 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
JPH098290A (ja) 1995-06-20 1997-01-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5767549A (en) 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP4014708B2 (ja) 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
JP3467416B2 (ja) 1998-04-20 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその製造方法
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP3718058B2 (ja) 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4078721B2 (ja) 1998-08-24 2008-04-23 ソニー株式会社 半導体装置とその製造方法
US6204187B1 (en) 1999-01-06 2001-03-20 Infineon Technologies North America, Corp. Contact and deep trench patterning
JP2000243085A (ja) 1999-02-22 2000-09-08 Hitachi Ltd 半導体装置
JP3621844B2 (ja) 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
JP2000357736A (ja) 1999-06-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
DE60001601T2 (de) 1999-06-18 2003-12-18 Lucent Technologies Inc Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren
US6392271B1 (en) 1999-06-28 2002-05-21 Intel Corporation Structure and process flow for fabrication of dual gate floating body integrated MOS transistors
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6483171B1 (en) 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
DE19945136A1 (de) 1999-09-21 2001-04-12 Infineon Technologies Ag Vertikale Pixelzellen
US6882012B2 (en) 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2002231951A (ja) 2001-01-29 2002-08-16 Sony Corp 半導体装置およびその製造方法
US6624459B1 (en) 2000-04-12 2003-09-23 International Business Machines Corp. Silicon on insulator field effect transistors having shared body contact
JP3713418B2 (ja) 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP2001352047A (ja) 2000-06-05 2001-12-21 Oki Micro Design Co Ltd 半導体集積回路
JP4021602B2 (ja) 2000-06-16 2007-12-12 株式会社東芝 半導体記憶装置
JP2002033399A (ja) 2000-07-13 2002-01-31 Toshiba Corp 半導体集積回路及びその製造方法
JP4064607B2 (ja) 2000-09-08 2008-03-19 株式会社東芝 半導体メモリ装置
US6406962B1 (en) 2001-01-17 2002-06-18 International Business Machines Corporation Vertical trench-formed dual-gate FET device structure and method for creation
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6448601B1 (en) 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
JP3899236B2 (ja) 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
JP3908911B2 (ja) 2001-02-16 2007-04-25 シャープ株式会社 イメージセンサの製造方法
FR2823009B1 (fr) 2001-04-02 2004-07-09 St Microelectronics Sa Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
US6927433B2 (en) 2001-06-28 2005-08-09 Isetec, Inc Active pixel image sensor with two transistor pixel, in-pixel non-uniformity correction, and bootstrapped reset lines
JP2003068883A (ja) 2001-08-24 2003-03-07 Hitachi Ltd 半導体記憶装置
US6461900B1 (en) 2001-10-18 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Method to form a self-aligned CMOS inverter using vertical device integration
JP2003142684A (ja) 2001-11-02 2003-05-16 Toshiba Corp 半導体素子及び半導体装置
US6657259B2 (en) 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6670642B2 (en) 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
US6658259B2 (en) 2002-03-07 2003-12-02 Interwave Communications International, Ltd. Wireless network having a virtual HLR and method of operating the same
JP2004096065A (ja) 2002-07-08 2004-03-25 Renesas Technology Corp 半導体記憶装置およびその製造方法
JP2004079694A (ja) 2002-08-14 2004-03-11 Fujitsu Ltd スタンダードセル
JP4639040B2 (ja) 2002-10-10 2011-02-23 パナソニック株式会社 半導体装置の製造方法
JP2004165462A (ja) 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
US7138685B2 (en) 2002-12-11 2006-11-21 International Business Machines Corporation Vertical MOSFET SRAM cell
KR100467027B1 (ko) 2003-01-07 2005-01-24 삼성전자주식회사 수직 트랜지스터로 구성된 에스램 소자 및 그 제조방법
JP2004259733A (ja) 2003-02-24 2004-09-16 Seiko Epson Corp 固体撮像装置
CN1764982B (zh) 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法
US6902962B2 (en) 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
JP2004319808A (ja) 2003-04-17 2004-11-11 Takehide Shirato Ｍｉｓ電界効果トランジスタ及びその製造方法
JP4108537B2 (ja) 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
TWI294670B (en) * 2003-06-17 2008-03-11 Ibm Ultra scalable high speed heterojunction vertical n-channel misfets and methods thereof
US6943407B2 (en) 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
JP4651920B2 (ja) 2003-07-15 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4758061B2 (ja) 2003-10-16 2011-08-24 パナソニック株式会社 固体撮像装置およびその製造方法
JP4416474B2 (ja) 2003-10-28 2010-02-17 株式会社ルネサステクノロジ 半導体記憶装置
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US6878991B1 (en) 2004-01-30 2005-04-12 Micron Technology, Inc. Vertical device 4F2 EEPROM memory
KR100532564B1 (ko) 2004-05-25 2005-12-01 한국전자통신연구원 다중 게이트 모스 트랜지스터 및 그 제조 방법
JP4218894B2 (ja) 2004-07-08 2009-02-04 シャープ株式会社 固体撮像装置およびその製造方法
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7442970B2 (en) 2004-08-30 2008-10-28 Micron Technology, Inc. Active photosensitive structure with buried depletion layer
US7241655B2 (en) 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
US7271052B1 (en) 2004-09-02 2007-09-18 Micron Technology, Inc. Long retention time single transistor vertical memory gain cell
US8110869B2 (en) 2005-02-11 2012-02-07 Alpha & Omega Semiconductor, Ltd Planar SRFET using no additional masks and layout method
JP5017795B2 (ja) * 2005-04-13 2012-09-05 日本電気株式会社 電界効果トランジスタの製造方法
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US20060261406A1 (en) 2005-05-18 2006-11-23 Yijian Chen Vertical integrated-gate CMOS device and its fabrication process
KR100673012B1 (ko) 2005-09-02 2007-01-24 삼성전자주식회사 이중 게이트형 수직 채널 트랜지스터들을 구비하는다이내믹 랜덤 억세스 메모리 장치 및 그 제조 방법
FR2891664B1 (fr) 2005-09-30 2007-12-21 Commissariat Energie Atomique Transistor mos vertical et procede de fabrication
KR100800469B1 (ko) 2005-10-05 2008-02-01 삼성전자주식회사 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법
US7977736B2 (en) 2006-02-23 2011-07-12 Samsung Electronics Co., Ltd. Vertical channel transistors and memory devices including vertical channel transistors
JP2008028240A (ja) 2006-07-24 2008-02-07 Toshiba Corp 固体撮像装置
JP2008053388A (ja) 2006-08-23 2008-03-06 Toshiba Corp 半導体装置及びその製造方法
US7825460B2 (en) * 2006-09-06 2010-11-02 International Business Machines Corporation Vertical field effect transistor arrays and methods for fabrication thereof
US8058683B2 (en) 2007-01-18 2011-11-15 Samsung Electronics Co., Ltd. Access device having vertical channel and related semiconductor device and a method of fabricating the access device
JP5114968B2 (ja) 2007-02-20 2013-01-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008227026A (ja) 2007-03-12 2008-09-25 Toshiba Corp 半導体装置の製造方法
JP5130596B2 (ja) 2007-05-30 2013-01-30 国立大学法人東北大学 半導体装置
JP2009037115A (ja) 2007-08-03 2009-02-19 Sony Corp 半導体装置およびその製造方法、並びに表示装置
US8330089B2 (en) 2007-09-12 2012-12-11 Unisantis Electronics Singapore Pte Ltd. Solid-state imaging device
EP2197032B1 (en) 2007-09-12 2014-11-05 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8101500B2 (en) 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
JP2009088134A (ja) 2007-09-28 2009-04-23 Elpida Memory Inc 半導体装置、半導体装置の製造方法並びにデータ処理システム
JP4900195B2 (ja) 2007-10-26 2012-03-21 大日本印刷株式会社 オーサリング装置、方法およびコンピュータプログラム
JP5204121B2 (ja) 2007-10-29 2013-06-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体構造及び当該半導体構造の製造方法
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
JP2009117518A (ja) 2007-11-05 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
US7935598B2 (en) * 2007-12-24 2011-05-03 Hynix Semiconductor Inc. Vertical channel transistor and method of fabricating the same
US7956434B2 (en) 2007-12-27 2011-06-07 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
WO2009095998A1 (ja) 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP4316658B2 (ja) 2008-01-29 2009-08-19 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JP4316657B2 (ja) * 2008-01-29 2009-08-19 日本ユニサンティスエレクトロニクス株式会社 半導体装置
WO2009096001A1 (ja) 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法
US8378425B2 (en) 2008-01-29 2013-02-19 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device
US8212298B2 (en) 2008-01-29 2012-07-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device and methods of producing it
US8188537B2 (en) 2008-01-29 2012-05-29 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
WO2009096002A1 (ja) 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置の製造方法
US8154086B2 (en) 2008-01-29 2012-04-10 Unisantis Electronics Singapore Pte Ltd. Semiconductor surround gate SRAM storage device
WO2009095999A1 (ja) 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
WO2009101704A1 (ja) * 2008-02-15 2009-08-20 Unisantis Electronics (Japan) Ltd. 半導体装置の製造方法
WO2009133623A1 (ja) 2008-05-02 2009-11-05 日本ユニサンティスエレクトロニクス株式会社 固体撮像素子
US8097907B2 (en) 2008-05-02 2012-01-17 Unisantis Electronics Singapore Pte Ltd. Solid-state imaging device
KR100971412B1 (ko) * 2008-05-21 2010-07-21 주식회사 하이닉스반도체 반도체 장치의 수직 채널 트랜지스터 형성 방법
JP2010034191A (ja) 2008-07-28 2010-02-12 Toshiba Corp 半導体記憶装置とその製造方法
TWI368315B (en) * 2008-08-27 2012-07-11 Nanya Technology Corp Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same
JP2010171055A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体装置およびその製造方法
US8338292B2 (en) 2009-02-18 2012-12-25 International Business Machines Corporation Body contacts for FET in SOI SRAM array
TWI388059B (zh) 2009-05-01 2013-03-01 Niko Semiconductor Co Ltd The structure of gold-oxygen semiconductor and its manufacturing method
US7968876B2 (en) * 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP4987926B2 (ja) 2009-09-16 2012-08-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP2011071235A (ja) 2009-09-24 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
KR101116354B1 (ko) * 2009-09-30 2012-03-09 주식회사 하이닉스반도체 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법
JP5356970B2 (ja) 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8067800B2 (en) 2009-12-28 2011-11-29 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf step oxide and the method to make the same
WO2011111662A1 (ja) 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
JP5054182B2 (ja) 2010-03-12 2012-10-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8378400B2 (en) 2010-10-29 2013-02-19 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237421A (ja) * 2000-02-24 2001-08-31 Toshiba Corp 半導体装置、ｓｒａｍおよびその製造方法
WO2009096464A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519475B2 (en) 2009-04-20 2013-08-27 Unisantis Electronics Singapore Pte Ltd. Semiconductor device
US9614075B2 (en) 2011-11-09 2017-04-04 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US10438836B2 (en) 2011-11-09 2019-10-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device
US8759178B2 (en) 2011-11-09 2014-06-24 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US9691896B2 (en) 2011-11-09 2017-06-27 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8829601B2 (en) 2012-05-17 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
JP5752810B2 (ja) * 2012-05-17 2015-07-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US9299786B2 (en) 2012-05-17 2016-03-29 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
WO2013171873A1 (ja) * 2012-05-17 2013-11-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8890236B1 (en) 2012-05-17 2014-11-18 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9166043B2 (en) 2012-05-17 2015-10-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9012981B2 (en) 2012-05-17 2015-04-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9153660B2 (en) 2012-05-17 2015-10-06 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9048315B2 (en) 2012-05-17 2015-06-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9437732B2 (en) 2012-05-18 2016-09-06 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9029923B2 (en) 2012-05-18 2015-05-12 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8697511B2 (en) 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9202922B2 (en) 2012-05-18 2015-12-01 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9246001B2 (en) 2012-05-18 2016-01-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9252276B2 (en) 2012-05-18 2016-02-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8823066B2 (en) 2012-05-18 2014-09-02 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9666728B2 (en) 2012-05-18 2017-05-30 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9666712B2 (en) 2012-05-18 2017-05-30 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9406768B2 (en) 2012-05-18 2016-08-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9054085B2 (en) 2012-05-18 2015-06-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9466683B2 (en) 2012-05-18 2016-10-11 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9601618B2 (en) 2012-05-18 2017-03-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9306053B2 (en) 2012-11-12 2016-04-05 Unisantis Electronics Singapore Pte. Ltd. Method for producing a semiconductor device with surrounding gate transistor
US9299825B2 (en) 2012-11-12 2016-03-29 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device with surrounding gate transistor
US9490362B2 (en) 2013-04-19 2016-11-08 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device production method and semiconductor device
WO2014171014A1 (ja) * 2013-04-19 2014-10-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9666688B2 (en) 2013-04-19 2017-05-30 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device production method and semiconductor device
JP5692886B1 (ja) * 2013-04-19 2015-04-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2014207486A (ja) * 2014-08-06 2014-10-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置

Also Published As

Publication number Publication date
KR20110134820A (ko) 2011-12-15
US8609494B2 (en) 2013-12-17
US8486785B2 (en) 2013-07-16
TW201145517A (en) 2011-12-16
US20110303985A1 (en) 2011-12-15
US20130252413A1 (en) 2013-09-26
SG177058A1 (en) 2012-01-30
TWI409952B (zh) 2013-09-21
CN102280479A (zh) 2011-12-14
JP5066590B2 (ja) 2012-11-07
CN102280479B (zh) 2013-09-25
KR101222760B1 (ko) 2013-01-15

Similar Documents

Publication Publication Date Title
JP5066590B2 (ja) 半導体装置とその製造方法
JP5087655B2 (ja) 半導体装置及びその製造方法
US7977751B2 (en) Insulated gate field effect transistor and a method of manufacturing the same
JP5944149B2 (ja) 半導体装置およびその製造方法
US11037941B2 (en) Method for forming an integrated circuit and an integrated circuit
EP2284878A2 (en) Semiconductor device and production method
JP4723975B2 (ja) 半導体装置およびその製造方法
JP2010267814A (ja) 半導体装置及びその製造方法
JP2013026466A (ja) 半導体装置及びその製造方法
JP4850458B2 (ja) 半導体装置およびその製造方法
JP2001127288A (ja) ゲート構造の製造方法
US9660051B1 (en) Method for producing semiconductor device
JP2007129038A (ja) 半導体装置およびその製造方法
JP6368836B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2012134212A (ja) 半導体装置の製造方法
JP4589765B2 (ja) 半導体装置及びその製造方法
CN116564970A (zh) 半导体装置
JP2011040578A (ja) 半導体装置およびその製造方法
JPH0832063A (ja) 半導体装置の製造方法
CN112204717A (zh) 柱状半导体装置及其制造方法
KR20070048465A (ko) 다중 채널을 갖는 쇼트키 장벽 반도체 장치의 제조방법
JP2010123848A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110921

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

R150 Certificate of patent or registration of utility model

Ref document number: 5066590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250