JP2011181945A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011181945A
JP2011181945A JP2011094042A JP2011094042A JP2011181945A JP 2011181945 A JP2011181945 A JP 2011181945A JP 2011094042 A JP2011094042 A JP 2011094042A JP 2011094042 A JP2011094042 A JP 2011094042A JP 2011181945 A JP2011181945 A JP 2011181945A
Authority
JP
Japan
Prior art keywords
condition
region
semiconductor device
fin
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011094042A
Other languages
English (en)
Other versions
JP5280479B2 (ja
Inventor
Yuichiro Sasaki
雄一朗 佐々木
Katsumi Okashita
勝己 岡下
Keiichi Nakamoto
圭一 中本
Hiroyuki Ito
裕之 伊藤
Bunji Mizuno
文二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39644346&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2011181945(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011094042A priority Critical patent/JP5280479B2/ja
Publication of JP2011181945A publication Critical patent/JP2011181945A/ja
Application granted granted Critical
Publication of JP5280479B2 publication Critical patent/JP5280479B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

【課題】フィン型半導体領域を有する半導体装置において所望の特性が得られるようにする。
【解決手段】支持基板１１上に、上面及び側面を有する第１の半導体領域１３ａ〜１３ｄを形成する。第１の半導体領域１３ａ〜１３ｄに第１導電型の不純物をプラズマドーピング法によって注入し、それにより、第１の半導体領域１３ａ〜１３ｄの上部に第１の不純物領域１７ａを形成すると共に、第１の半導体領域１３ａ〜１３ｄの側部に第２の不純物領域１７ｂを形成する。このとき、注入ドーズ量が第１のドーズ量となる第１の条件でプラズマドーピング法を実施した後、注入ドーズ量が第１のドーズ量よりも小さい第２のドーズ量となる第２の条件でプラズマドーピング法を実施する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、基板上にフィン形状の半導体領域を有する３次元構造の半導体装置及びその製造方法に関するものである。
近年、半導体装置の高集積化、高機能化及び高速化に伴って、益々半導体装置の微細化の要求が高まっている。そこで、基板上におけるトランジスタの占有面積の低減を目指して種々のデバイス構造が提案されている。その中でも、フィン型構造を持つ電界効果トランジスタが注目されている。このフィン型構造を持つ電界効果トランジスタは、一般的にフィン型ＦＥＴ（field effect transistor ）と呼ばれ、基板の主面に対して垂直な薄い壁（フィン）状の半導体領域からなる活性領域を有している。フィン型ＦＥＴにおいては、半導体領域の側面をチャネル面として用いることができるため、基板上におけるトランジスタの占有面積を低減することができる（例えば特許文献１、非特許文献１参照）。
図１６（ａ）〜（ｄ）は、従来のフィン型ＦＥＴの構造を示す図であり、図１６（ａ）は要部平面図であり、図１６（ｂ）は図１６（ａ）におけるＡ−Ａ線の要部断面図であり、図１６（ｃ）は図１６（ａ）におけるＢ−Ｂ線の要部断面図であり、図１６（ｄ）は図１６（ａ）におけるＣ−Ｃ線の要部断面図である。
従来のフィン型ＦＥＴは、図１６（ａ）〜（ｄ）に示すように、シリコンからなる支持基板１０１と、支持基板１０１上に形成された酸化シリコンからなる絶縁層１０２と、絶縁層１０２上にフィン形状に形成された半導体領域（以下、「フィン型半導体領域」と称する）１０３ａ〜１０３ｄと、フィン型半導体領域１０３ａ〜１０３ｄ上にゲート絶縁膜１０４ａ〜１０４ｄを介して形成されたゲート電極１０５と、ゲート電極１０５の側面上に形成された絶縁性サイドウォールスペーサ１０６と、フィン型半導体領域１０３ａ〜１０３ｄにおけるゲート電極１０５を挟む両側方領域に形成されたエクステンション領域１０７と、フィン型半導体領域１０３ａ〜１０３ｄにおけるゲート電極１０５及び絶縁性サイドウォールスペーサ１０６を挟む両側方領域に形成されたソース・ドレイン領域１１７とを有している。フィン型半導体領域１０３ａ〜１０３ｄは、絶縁層１０２上においてゲート幅方向に一定間隔で並ぶように配置されている。ゲート電極１０５は、ゲート幅方向にフィン型半導体領域１０３ａ〜１０３ｄを跨ぐように形成されている。エクステンション領域１０７は、フィン型半導体領域１０３ａ〜１０３ｄのそれぞれの上部に形成された第１の不純物領域１０７ａと、フィン型半導体領域１０３ａ〜１０３ｄのそれぞれの側部に形成された第２の不純物領域１０７ｂとから構成されている。また、ソース・ドレイン領域１１７は、フィン型半導体領域１０３ａ〜１０３ｄのそれぞれの上部に形成された第３の不純物領域１１７ａと、フィン型半導体領域１０３ａ〜１０３ｄのそれぞれの側部に形成された第４の不純物領域１１７ｂとから構成されている。尚、ポケット領域の説明及び図示については省略する。
図１７（ａ）〜（ｄ）は、従来の半導体装置の製造方法を工程順に示す要部断面図である。尚、図１７（ａ）〜（ｄ）は、図１６（ａ）におけるＣ−Ｃ線の断面構成と対応している。また、図１７（ａ）〜（ｄ）において、図１６（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
まず、図１７（ａ）に示すように、シリコンからなる支持基板１０１上に酸化シリコンからなる絶縁層１０２が設けられ、且つ絶縁層１０２上にシリコンからなる半導体層を備えたＳＯＩ（silicon on insulator）基板を準備する。その後、当該半導体層をパターニングして、活性領域となるフィン型半導体領域１０３ｂを形成する。
次に、図１７（ｂ）に示すように、フィン型半導体領域１０３ｂの表面にゲート絶縁膜１０４を形成した後、支持基板１０２上の全面に亘ってポリシリコン膜１０５Ａを形成する。
次に、図１７（ｃ）に示すように、ポリシリコン膜１０５Ａ及びゲート絶縁膜１０４を順次エッチングして、フィン型半導体領域１０３ｂ上にゲート絶縁膜１０４ｂを介してゲート電極１０５を形成する。その後、ゲート電極１０５をマスクとして、半導体領域１０３ｂに不純物をイオン注入して、エクステンション領域１０７及びポケット領域（図示省略）を形成する。
次に、図１７（ｄ）に示すように、支持基板１０２上の全面に亘って絶縁膜を形成した後、異方性ドライエッチングを用いて当該絶縁膜をエッチバックすることにより、ゲート電極１０５の側面上に絶縁性サイドウォールスペーサ１０６を形成する。その後、ゲート電極１０５及びサイドウォール１０６をマスクとして、半導体領域１０３ｂに不純物をイオン注入して、ソース・ドレイン領域１１７を形成する。
以上の工程により、フィン型半導体領域１０３ｂ上にゲート絶縁膜１０４ｂを介して形成されたゲート電極１０５を有するフィン型ＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor ）を得ることができる。
特開２００６−１９６８２１号公報
D.Lenoble 他、Enhanced performance of PMOS MUGFET via integration of conformal plasma-doped source/drain extensions、2006 Symposium on VLSI Technology Digest of Technical Papers、p.212
しかしながら、前述の特許文献１又は非特許文献１等に開示されている従来の半導体装置の製造方法によると、所望のトランジスタ特性が得られないという問題点がある。
前記に鑑み、本発明は、フィン型半導体領域を有する半導体装置において所望の特性が得られるようにすることを目的をする。
前記の目的を達成するために、本願発明者らは、従来のフィン型ＦＥＴの製造方法によって所望のトランジスタ特性が得られない理由を検討した結果、次のような知見を得るに至った。
図１８（ａ）は、特許文献１におけるフィン型ＦＥＴのエクステンション領域を形成する工程を示した要部断面図であり、図１８（ｂ）は、非特許文献１におけるフィン型ＦＥＴのエクステンション領域を形成する工程を示した要部断面図である。尚、図１８（ａ）及び（ｂ）は、図１６（ａ）におけるＢ−Ｂ線の断面構成（絶縁性サイドウォールスペーサ１０６の形成前）と対応している。また、図１８（ａ）及び（ｂ）において、図１６（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
図１８（ａ）に示すように、特許文献１に開示された方法においては、フィン型半導体領域１０３ａ〜１０３ｄの上面のみならず側面にも不純物を導入するために、イオン注入によってイオン１０８ａ及び１０８ｂをそれぞれ、鉛直方向に対して互いに異なる側に傾いた注入角度でフィン型半導体領域１０３ａ〜１０３ｄに注入することによって、エクステンション領域１０７を形成する。この場合、フィン型半導体領域１０３ａ〜１０３ｄの上部には、イオン１０８ａ及びイオン１０８ｂの両方が注入されてなる第１の不純物領域１０７ａが形成される。しかしながら、フィン型半導体領域１０３ａ〜１０３ｄの各側部には、イオン１０８ａ又はイオン１０８ｂのいずれか一方のみが注入されてなる第２の不純物領域１０７ｂが形成される。すなわち、イオン１０８ａのドーズ量とイオン１０８ｂのドーズ量とが同じである場合、第１の不純物領域１０７ａの注入ドーズ量は、第２の不純物領域１０７ｂの注入ドーズ量の２倍の大きさになる。
また、図１８（ｂ）に示すように、非特許文献１に開示された方法においては、プラズマドーピング法を用いてフィン型半導体領域１０３ａ〜１０３ｄにエクステンション領域１０７を形成する。プラズマドーピング法を用いて不純物注入を行った場合、フィン型半導体領域１０３ａ〜１０３ｄの上部には、注入イオン１０９ａと、吸着種（ガス分子やラジカル等の中性種）１０９ｂと、スパッタリングによってフィン型半導体領域１０３ａ〜１０３ｄを離脱する不純物１０９ｃとのバランスによって決まる注入ドーズ量を持つ第１の不純物領域１０７ａが形成される。しかしながら、フィン型半導体領域１０３ａ〜１０３ｄの各側部の注入ドーズ量については、注入イオン１０９ａやスパッタリングによる離脱不純物１０９ｃの影響は小さく、主として吸着種１０９ｂによって決まる注入ドーズ量を持つ第２の不純物領域１０７ｂが形成される。その結果、第１の不純物領域１０７ａの注入ドーズ量は、第２の不純物領域１０７ｂの注入ドーズ量と比べて例えば２５％程度高くなる。
以上のように、従来のフィン型ＦＥＴのエクステンション領域の形成方法によると、フィン型半導体領域１０３ａ〜１０３ｄの上部に形成される第１の不純物領域１０７ａの注入ドーズ量が、フィン型半導体領域１０３ａ〜１０３ｄの側部に形成される第２の不純物領域１０７ｂの注入ドーズ量と比べて高くなる。また、第２の不純物領域１０７ｂの接合深さは、第１の不純物領域１０７ａの接合深さと比べて浅くなる。これにより、第１の不純物領域１０７ａのシート抵抗、比抵抗又は拡がり抵抗は、第２の不純物領域１０７ｂのシート抵抗、比抵抗又は拡がり抵抗と比べて低くなる。尚、対象物のシート抵抗をＲｓ、抵抗率（比抵抗）をρ、厚さ（接合深さ）をｔ、拡がり抵抗をρｗとすると、Ｒｓ＝ρ／ｔである。また、拡がり抵抗測定において広く知られている関係式ρｗ＝ＣＦ×ｋ×ρ／２πｒに表されているように、抵抗率（比抵抗）ρと拡がり抵抗ρｗとは基本的には１対１の関係にあるので、Ｒｓ∝ρｗ／ｔと表せる。前記関係式において、ＣＦは拡がり抵抗ρｗの体積効果を考慮した補正項（補正無しの場合にはＣＦ＝１）であり、ｋは探針と試料との間のショットキー障壁における極性依存性を考慮した補正項（例えば試料がｐ型シリコンの場合にはｋ＝１、試料がｎ型シリコンの場合にはｋ＝１〜３）であり、ｒは探針先端の曲率半径である。
このようなエクステンション構造を有するフィン型ＦＥＴを動作させた場合、エクステンション領域１０７を流れる電流は、第２の不純物領域１０７ｂと比べて注入ドーズ量が高い、つまりシート抵抗が低い第１の不純物領域１０７ａに集中するため、所望のトランジスタ特性が得られないという問題が生じる。
また、従来のフィン型ＦＥＴでは、ソース・ドレイン領域もエクステンション領域と同様のイオン注入法やプラズマドーピング法を用いて形成される。そのため、ソース・ドレイン領域１１７においても、フィン型半導体領域１０３ａ〜１０３ｄの上部に形成される第３の不純物領域１１７ａの注入ドーズ量が、フィン型半導体領域１０３ａ〜１０３ｄの側部に形成される第４の不純物領域１１７ｂの注入ドーズ量と比べて高くなる。また、第４の不純物領域１１７ｂの接合深さは、第３の不純物領域１１７ａの接合深さと比べて浅くなる。このようなソース・ドレイン構造を有するフィン型ＦＥＴを動作させた場合、ソース・ドレイン領域１１７を流れる電流は、第４の不純物領域１１７ｂと比べて注入ドーズ量が高い、つまりシート抵抗が低い第３の不純物領域１１７ａに集中するため、所望のトランジスタ特性が得られないという問題が生じる。
前述の知見に基づき、本願発明者らは、フィン型半導体領域の側部に、フィン型半導体領域の上部と比べて同等以上の注入ドーズ量を有する不純物領域を備えた半導体装置及びその製造方法を発明するに至った。特に、フィン型ＦＥＴでは、エクステンション領域及びソース・ドレイン領域のゲート幅方向の幅においてフィン型半導体領域の側部に形成される不純物領域の幅が占める割合が７０％以上に達する場合もあるので、フィン型半導体領域の側部に形成される不純物領域の注入ドーズ量を、フィン型半導体領域の上部に形成される不純物領域の注入ドーズ量と比べて同等以上にすることが非常に重要になってきている。言い換えれば、フィン型半導体領域の側部に形成される不純物領域の比抵抗、拡がり抵抗又はシート抵抗を、フィン型半導体領域の上部に形成される不純物領域の比抵抗、拡がり抵抗又はシート抵抗と比べて同等又は小さく（つまり同等以下に）設定することが非常に重要になってきている。
すなわち、本発明に係る第１の半導体装置は、支持基板上に形成され、且つ上面及び側面を有する第１の半導体領域と、前記第１の半導体領域の上部に形成された第１導電型の第１の不純物領域と、前記第１の半導体領域の側部に形成された第１導電型の第２の不純物領域とを備え、前記第２の不純物領域の比抵抗は前記第１の不純物領域の比抵抗と比べて同等以下である。
尚、上面及び側面を有する第１の半導体領域つまりフィン型半導体領域の側部に形成された第２の不純物領域の注入ドーズ量が、フィン型半導体領域の上部に形成された第１の不純物領域の注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
また、「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」（以下、アスペクト比と称する）が小さければ、第２の不純物領域の注入ドーズ量が第１の不純物領域の注入ドーズ量と比べてある程度小さくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第２の不純物領域の注入ドーズ量を第１の不純物領域の注入ドーズ量と比べて同等以上にする必要性が増す。
本発明の第１の半導体装置において、前記第２の不純物領域の接合深さは、前記第１の不純物領域の接合深さと比べて同等以上であってもよい。
本発明の第１の半導体装置において、前記第１の半導体領域はフィン形状を有していてもよい。
本発明の第１の半導体装置において、前記第１の半導体領域は、前記支持基板上に形成された絶縁層上に形成されていてもよい。
本発明の第１の半導体装置において、前記第１の半導体領域の所定の部分における少なくとも側面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とをさらに備え、前記第１の不純物領域及び前記第２の不純物領域は、前記第１の半導体領域における前記所定の部分以外の他の部分に形成されていると、フィン型ＦＥＴを構成することができる。この場合、前記ゲート絶縁膜は、前記第１の半導体領域の前記所定の部分における上面上にも形成されていてもよい。また、前記第１の不純物領域及び前記第２の不純物領域はＰ型のエクステンション領域であってもよい。また、前記ゲート電極の側面上に形成された絶縁性サイドウォールスペーサと、前記第１の半導体領域の上部に形成された第１導電型の第３の不純物領域と、前記第１の半導体領域の側部に形成された第１導電型の第４の不純物領域とをさらに備え、前記第３の不純物領域及び前記第４の不純物領域は、前記第１の半導体領域の前記他の部分における前記絶縁性サイドウォールスペーサの外側に位置する部分に形成されており、前記第４の不純物領域の比抵抗は前記第３の不純物領域の比抵抗と比べて同等以下であってもよい。このとき、前記第３の不純物領域及び前記第４の不純物領域はＰ型のソース・ドレイン領域であってもよい。或いは、前記ゲート電極の側面上に形成された絶縁性サイドウォールスペーサをさらに備え、前記第１の不純物領域及び前記第２の不純物領域が、前記第１の半導体領域の前記他の部分における前記絶縁性サイドウォールスペーサの外側に位置する部分に形成されていてもよい。このとき、前記第１の不純物領域及び前記第２の不純物領域がＰ型のソース・ドレイン領域であってもよい。以上の場合において、前記第１の半導体領域の側面の高さが、前記第１の半導体領域の上面におけるゲート幅方向の幅と比べて大きいと、本発明による効果が顕著に得られる。
本発明に係る第２の半導体装置は、支持基板上に形成され、且つ上面及び側面をそれぞれ有する複数の半導体領域と、前記複数の半導体領域のそれぞれの上部に形成された第１導電型の第１の不純物領域と、前記複数の半導体領域のそれぞれの側部に形成された第１導電型の第２の不純物領域とを備え、前記第２の不純物領域の比抵抗は前記第１の不純物領域の比抵抗と比べて同等以下である。
本発明の第２の半導体装置において、前記複数の半導体領域のそれぞれの上にゲート絶縁膜を介して形成されたゲート電極をさらに備え、前記ゲート電極はゲート幅方向に前記複数の半導体領域を跨いでいると、フィン型ＦＥＴを構成することができる。このとき、前記第１の不純物領域及び前記第２の不純物領域はＰ型のエクステンション領域であってもよいし、又はＰ型のソース・ドレイン領域であってもよい。
本発明の第２の半導体装置において、前記複数の半導体領域のそれぞれにおけるゲート長方向の両端部を接続する第３の半導体領域をさらに備えていてもよい。
本発明に係る半導体装置の製造方法は、前述の本発明の第１又は第２の半導体装置を製造するための方法であって、支持基板上に、上面及び側面を有する第１の半導体領域を形成する工程（ａ）と、前記第１の半導体領域に第１導電型の不純物をプラズマドーピング法によって注入し、それにより、前記第１の半導体領域の上部に第１の不純物領域を形成すると共に、前記第１の半導体領域の側部に第２の不純物領域を形成する工程（ｂ）とを備え、前記工程（ｂ）において、注入ドーズ量が第１のドーズ量となる第１の条件でプラズマドーピング法を実施した後、注入ドーズ量が前記第１のドーズ量よりも小さい第２のドーズ量となる第２の条件でプラズマドーピング法を実施する。
すなわち、本発明の半導体装置の製造方法は、プラズマドーピング法を用いた注入ドーズ量の制御に特徴を有しており、ドーピング後にアニールを実施することによって、注入ドーズ量の制御を通じてシート抵抗を所望の値に制御することが可能となる。
具体的には、プラズマドーピングにおいて、原料ガスをプラズマ中に供給すると、ラジカル、イオン又は原料ガスの構成分子若しくは当該分子が分解してなる分子若しくは原子がプラズマ中に存在することになるが、本発明は、
（１）プラズマ中のイオンは基本的に基板主面に対して垂直に入射すること
（２）プラズマ中のガス分子やラジカル等の中性種は基板主面に対してランダムな方向から入射すること
（３）半導体領域側面においてはスパッタリングによる離脱不純物の影響はほとんどないこと
に着目し、これらのイオン、ガス分子及びラジカル等が有する本来的な性質（１）〜（３）に加えて、本願発明者らが新規に発見した、異なる複数の条件を用いたプラズマドーピングに特有の性質
（４）異なる複数の条件を用いたプラズマドーピングを実施した際の半導体領域上面においてドーピングの影響とスパッタリングの影響とが釣り合うことによって決まる注入ドーズ量つまりシート抵抗の水準は、最終段階でのプラズマドーピング条件にのみ依存し、途中の条件には依存しないという性質
をフィン型ＦＥＴ等の３次元デバイスに適用する方法であって、「注入ドーズ量が第１のドーズ量となる第１の条件でプラズマドーピング法を実施した後、注入ドーズ量が前記第１のドーズ量よりも小さい第２のドーズ量となる第２の条件でプラズマドーピング法を実施すること」を主要な特徴とする。これにより、半導体領域上部の注入ドーズ量は基本的に低ドーズ量の第２の条件によって規定される一方、半導体領域側部の注入ドーズ量は基本的に高ドーズ量の第１の条件によって規定される。このため、半導体領域側部に、半導体領域上部と比べて同等以上の注入ドーズ量を有する不純物領域を備えた半導体装置、言い換えると、半導体領域側部に低シート抵抗の不純物領域を備えた半導体装置を得ることができる。従って、例えばフィン型ＦＥＴにおけるエクステンション領域及びソース・ドレイン領域のゲート幅方向の幅においてフィン型半導体領域側部に形成される不純物領域の幅が占める割合が大きくなってきても、所望のトランジスタ特性を得ることができる。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記第１の条件における前記ガスの濃度が前記第２の条件における前記ガスの濃度よりも高いと、第２の条件による注入ドーズ量を第１の条件による注入ドーズ量と比べて、確実に小さくすることができる。
本発明の半導体装置の製造方法において、前記工程（ｂ）の後、前記第２の不純物領域の注入ドーズ量が前記第１の不純物領域の注入ドーズ量と比べて同等以上であると、前述の効果を確実に得ることができる。
本発明の半導体装置の製造方法において、前記工程（ａ）よりも前に、前記支持基板上に絶縁層を形成する工程をさらに備え、前記工程（ａ）において前記絶縁層上に前記第１の半導体領域を形成してもよい。
本発明の半導体装置の製造方法において、前記第１の半導体領域の側面は、前記第１の半導体領域の上面に対して垂直な面であってもよい。
本発明の半導体装置の製造方法において、前記第１の不純物領域において、前記第１の条件でプラズマドーピング法を実施した時点での注入ドーズ量と比べて、前記第２の条件でプラズマドーピング法を実施した時点での注入ドーズ量が減少してもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、ボロン原子と水素原子とからなる分子Ｂm Ｈn （ｍ、ｎは自然数）を含んでいてもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、ボロン原子を含む分子を希ガスで希釈してなるガスであってもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、前記不純物を含む分子をヘリウムで希釈してなるガスであってもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、Ｂ2 Ｈ6 とＨｅとの混合ガスであってもよい。この場合、前記混合ガスにおけるＢ2 Ｈ6 の質量濃度が０．０１％以上で且つ１％以下であると、第１の半導体領域中にボロンを容易に導入することができる。逆に、Ｂ2 Ｈ6 ガス濃度が０．０１％未満である場合には十分な量のボロンを導入することが困難になり、Ｂ2 Ｈ6 ガス濃度が１％よりも大きい場合には基板表面にボロンを含む堆積物が付着しやすくなる。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、ＢＦ3 、ＡｓＨ3 又はＰＨ3 を含んでいてもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）の前に、前記第１の半導体領域と同様の半導体領域が設けられた複数のダミー基板のそれぞれにおける当該半導体領域に前記不純物を様々な条件でプラズマドーピング法によって注入し、当該半導体領域の側部に形成される不純物領域のシート抵抗が所望値になるときの条件を前記第１の条件として決定すると共に当該半導体領域の上部に形成される不純物領域のシート抵抗が所望値になるときの条件を前記第２の条件として決定する工程をさらに備えていてもよい。
また、本発明に係る他の半導体装置の製造方法は、半導体領域に第１導電型の不純物をプラズマドーピング法によって注入し、それにより、前記半導体領域に不純物領域を形成する工程を備えた半導体装置の製造方法において、前記不純物領域を形成する工程は、注入ドーズ量が第１のドーズ量となる第１の条件でプラズマドーピング法を実施する工程（ａ）と、前記工程（ａ）の後に、注入ドーズ量が前記第１のドーズ量よりも小さい第２のドーズ量となる第２の条件でプラズマドーピング法を実施する工程（ｂ）とを有する。
本発明に係る他の半導体装置の製造方法によると、第２のドーズ量を有する不純物領域を形成する場合に、注入ドーズ量が第１のドーズ量となる第１の条件でプラズマドーピング法を実施した後、注入ドーズ量が前記第１のドーズ量よりも小さい第２のドーズ量となる第２の条件でプラズマドーピング法を実施することにより、前記第２のドーズ量となる第２の条件のみを用いてプラズマドーピング法を実施して不純物領域を形成する場合と比べて、プラズマドーピング時間をより短くすることができる。
本発明に係る第３の半導体装置は、支持基板上に形成され、且つ上面及び側面を有する第１の半導体領域と、前記第１の半導体領域の上部に形成された第１導電型の第１の不純物領域と、前記第１の半導体領域の側部に形成された第１導電型の第２の不純物領域とを備え、前記第２の不純物領域のシート抵抗は前記第１の不純物領域のシート抵抗と比べて同等以下である。
本発明に係る第４の半導体装置は、支持基板上に形成され、且つ上面及び側面を有する第１の半導体領域と、前記第１の半導体領域の上部に形成された第１導電型の第１の不純物領域と、前記第１の半導体領域の側部に形成された第１導電型の第２の不純物領域とを備え、前記第２の不純物領域の拡がり抵抗は前記第１の不純物領域の拡がり抵抗と比べて同等以下である。
本発明によると、フィン型半導体領域の側部に、フィン型半導体領域の上部と比べて同等以上の注入ドーズ量を有する不純物領域を備えた半導体装置、言い換えると、フィン型半導体領域側部に低シート抵抗の不純物領域を備えた半導体装置を得ることができるので、フィン型ＦＥＴ等の３次元デバイスにおける特性劣化を防止することができる。
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の構造を示す図であり、図１（ａ）は要部平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線の要部断面図であり、図１（ｃ）は図１（ａ）におけるＢ−Ｂ線の要部断面図であり、図１（ｄ）は図１（ａ）におけるＣ−Ｃ線の要部断面図である。 図２（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す要部断面図である。 図３（ａ）は、図２（ｃ）に示す第１のプラズマドーピング条件によるドーピング方法を説明するための要部断面図であり、図３（ｂ）は、図２（ｄ）に示す第２のプラズマドーピング条件によるドーピング方法を説明するための要部断面図である。 図４は、本発明の第１の実施形態に係る半導体装置の製造方法においてフィン型半導体領域の上部に形成される第１の不純物領域のシート抵抗とプラズマドーピング時間との関係を示す図である。 図５は、本発明の第１の実施形態に係る半導体装置の製造方法においてフィン型半導体領域の側部に形成される第２の不純物領域のシート抵抗とプラズマドーピング時間との関係を示す図である。 図６は、本発明の第１の実施形態に係る半導体装置の製造方法においてフィン型半導体領域の上部に形成される第１の不純物領域及びフィン型半導体領域の側部に形成される第２の不純物領域のそれぞれのシート抵抗とプラズマドーピング時間との関係を示す図である。 図７は、本発明の第１の実施形態に係る半導体装置の製造方法の第１実施例においてフィン型半導体領域の上部に形成される第１の不純物領域のシート抵抗とプラズマドーピング時間との関係を示す図である。 図８は、本発明の第１の実施形態に係る半導体装置の製造方法の第２実施例においてフィン型半導体領域の上部に形成される第１の不純物領域のシート抵抗とプラズマドーピング時間との関係を示す図である。 図９は、本発明の第１の実施形態に係る半導体装置の製造方法の第３実施例においてフィン型半導体領域の上部に形成される第１の不純物領域のシート抵抗とプラズマドーピング時間との関係を示す図である。 図１０は、本発明の第１の実施形態の第１変形例に係る半導体装置の要部平面図である。 図１１（ａ）〜（ｃ）は、本発明の第１の実施形態の第２変形例に係る半導体装置の断面構造を示す図であり、図１１（ａ）は図１（ａ）におけるＡ−Ａ線の要部断面図であり、図１１（ｂ）は図１（ａ）におけるＢ−Ｂ線の要部断面図であり、図１１（ｃ）は図１（ａ）におけるＣ−Ｃ線の要部断面図である。 図１２は、本発明の第２の実施形態に係る半導体装置の製造方法におけるプラズマドーピング条件決定方法を示したフローチャートである。 図１３（ａ）は本発明の第２の実施形態に係る半導体装置の製造方法におけるプラズマドーピング条件決定方法で用いるダミー基板の概略断面構成を示す図であり、図１３（ｂ）は図１２のステップＳ１０２におけるプラズマドーピング時間とシート抵抗との関係を示す図である。 図１４は図１２のステップＳ１０３におけるプラズマドーピング時間とシート抵抗との関係を示す図である。 図１５は図１２のステップＳ１０５及びＳ１０６におけるプラズマドーピング時間とシート抵抗との関係を示す図である。 図１６（ａ）〜（ｄ）は、従来のフィン型ＦＥＴの構造を示す図であり、図１６（ａ）は要部平面図であり、図１６（ｂ）は図１６（ａ）におけるＡ−Ａ線の要部断面図であり、図１６（ｃ）は図１６（ａ）におけるＢ−Ｂ線の要部断面図であり、図１６（ｄ）は図１６（ａ）におけるＣ−Ｃ線の要部断面図である。 図１７（ａ）〜（ｄ）は、従来の半導体装置の製造方法を工程順に示す要部断面図である。 図１８（ａ）は、特許文献１におけるフィン型ＦＥＴのソース・ドレイン領域を形成する工程を示した要部断面図であり、図１８（ｂ）は、非特許文献１におけるフィン型ＦＥＴのソース・ドレイン領域を形成する工程を示した要部断面図である。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の構造について図面を参照しながら説明する。
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置、具体的には、フィン型ＦＥＴを有する半導体装置の構造を示す図であり、図１（ａ）は要部平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線の要部断面図であり、図１（ｃ）は図１（ａ）におけるＢ−Ｂ線の要部断面図であり、図１（ｄ）は図１（ａ）におけるＣ−Ｃ線の要部断面図である。
本実施形態のフィン型ＦＥＴは、図１（ａ）〜（ｄ）に示すように、例えばシリコンからなる支持基板１１と、支持基板１１上に形成された例えば酸化シリコンからなる絶縁層１２と、絶縁層１２上に形成されたフィン型半導体領域１３ａ〜１３ｄと、フィン型半導体領域１３ａ〜１３ｄ上に例えばシリコン酸窒化膜からなるゲート絶縁膜１４ａ〜１４ｄを介して形成されたゲート電極１５と、ゲート電極１５の側面上に形成された絶縁性サイドウォールスペーサ１６と、フィン型半導体領域１３ａ〜１３ｄにおけるゲート電極１５を挟む両側方領域に形成されたエクステンション領域１７と、フィン型半導体領域１３ａ〜１３ｄにおけるゲート電極１５及び絶縁性サイドウォールスペーサ１６を挟む両側方領域に形成されたソース・ドレイン領域２７とを有している。各フィン型半導体領域１３ａ〜１３ｄは、ゲート幅方向の幅ａが例えば３０ｎｍ程度であり、ゲート長方向の幅ｂが例えば２００ｎｍ程度であり、高さ（厚さ）ｃが例えば５０ｎｍ程度であり、絶縁層１２上においてゲート幅方向にピッチｄ（例えば６０ｎｍ程度）で並ぶように配置されている。尚、フィン型半導体領域１３ａ〜１３ｄの上面と側面とは互いに垂直であってもよいし、垂直でなくてもよい。ゲート電極１５は、ゲート幅方向にフィン型半導体領域１３ａ〜１３ｄを跨ぐように形成されている。エクステンション領域１７は、フィン型半導体領域１３ａ〜１３ｄのそれぞれの上部に形成された第１の不純物領域１７ａと、フィン型半導体領域１３ａ〜１３ｄのそれぞれの側部に形成された第２の不純物領域１７ｂとから構成されている。また、ソース・ドレイン領域２７は、フィン型半導体領域１３ａ〜１３ｄのそれぞれの上部に形成された第３の不純物領域２７ａと、フィン型半導体領域１３ａ〜１３ｄのそれぞれの側部に形成された第４の不純物領域２７ｂとから構成されている。尚、ポケット領域の説明及び図示については省略する。
本実施形態の特徴は次の通りである。すなわち、フィン型半導体領域側部に形成された第２の不純物領域１７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第１の不純物領域１７ａの注入ドーズ量と比べて同等以上に設定されている。これにより、エクステンション領域１７を構成する第２の不純物領域１７ｂのシート抵抗を、第１の不純物領域１７ａのシート抵抗以下に設定することができるので、エクステンション領域１７のゲート幅方向の幅においてフィン型半導体領域側部に形成された第２の不純物領域１７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。同様に、フィン型半導体領域側部に形成された第４の不純物領域２７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第３の不純物領域２７ａの注入ドーズ量と比べて同等以上に設定されている。これにより、ソース・ドレイン領域２７を構成する第４の不純物領域２７ｂのシート抵抗を、第３の不純物領域２７ａのシート抵抗以下に設定することができるので、ソース・ドレイン領域２７のゲート幅方向の幅においてフィン型半導体領域側部に形成された第４の不純物領域２７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
以上の説明においては、第２の不純物領域１７ｂ（第４の不純物領域２７ｂ）のシート抵抗を第１の不純物領域１７ａ（第３の不純物領域２７ａ）のシート抵抗と比べて同等以下に設定したが、第２の不純物領域１７ｂ（第４の不純物領域２７ｂ）の比抵抗又は拡がり抵抗を第１の不純物領域１７ａ（第３の不純物領域２７ａ）の比抵抗又は拡がり抵抗と比べて同等以下に設定しても、同様の効果が得られる。ここで、対象物のシート抵抗をＲｓ、抵抗率（比抵抗）をρ、厚さ（接合深さ）をｔ、拡がり抵抗をρｗとすると、Ｒｓ＝ρ／ｔである。また、抵抗率（比抵抗）ρと拡がり抵抗ρｗとは基本的には１対１の関係にあるので、Ｒｓ∝ρｗ／ｔと表せる。以下の説明においては、主として「シート抵抗」を用いて説明を行うが、抵抗の大小関係については「シート抵抗」を「比抵抗」又は「拡がり抵抗」と読み替えてもよい。
尚、本実施形態において、フィン型半導体領域側部に形成された第２の不純物領域１７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第１の不純物領域１７ａの注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。同様に、フィン型半導体領域側部に形成された第４の不純物領域２７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第３の不純物領域２７ａの注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
また、本実施形態において、「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」（以下、アスペクト比と称する）が小さければ、第２の不純物領域１７ｂの注入ドーズ量が第１の不純物領域１７ａの注入ドーズ量と比べてある程度小さくても、つまり、第２の不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗が第１の不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗と比べてがある程度（例えば１０％程度以下）大きくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第２の不純物領域１７ｂの注入ドーズ量を第１の不純物領域１７ａの注入ドーズ量と比べて同等以上にする必要性、つまり、第２の不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗を第１の不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。同様に、アスペクト比が小さければ、第４の不純物領域２７ｂの注入ドーズ量が第３の不純物領域２７ａの注入ドーズ量と比べてある程度小さくても、つまり、第４の不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗が第３の不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗と比べてある程度（例えば１０％程度以下）大きくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第４の不純物領域２７ｂの注入ドーズ量を第３の不純物領域２７ａの注入ドーズ量と比べて同等以上にする必要性、つまり第４の不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗を第３の不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図２（ａ）〜（ｅ）は、第１の実施形態に係る半導体装置の製造方法を工程順に示す要部断面図である。尚、図２（ａ）〜（ｅ）は、図１（ａ）におけるＣ−Ｃ線の断面構成と対応している。また、図２（ａ）〜（ｅ）において、図１（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
まず、図２（ａ）に示すように、例えばシリコンからなる厚さ８００μｍの支持基板１１上に例えば酸化シリコンからなる厚さ１５０ｎｍの絶縁層１２が設けられ、且つ絶縁層１２上に例えばシリコンからなる厚さ５０ｎｍの半導体層を備えたＳＯＩ基板を準備する。その後、当該半導体層をパターニングして、活性領域となるｎ型のフィン型半導体領域１３ｂを形成する。ここで、フィン型半導体領域１３ｂは、ゲート幅方向の幅ａが例えば３０ｎｍ程度であり、ゲート長方向の幅ｂが例えば２００ｎｍ程度であり、高さ（厚さ）ｃが例えば５０ｎｍ程度であり、隣接する他のフィン型半導体領域とピッチｄ（例えば６０ｎｍ程度）で並ぶように配置される。
次に、図２（ｂ）に示すように、フィン型半導体領域１３ｂの表面に例えばシリコン酸窒化膜からなる厚さ３ｎｍのゲート絶縁膜１４を形成した後、支持基板１２上の全面に亘って例えば厚さ６０ｎｍのポリシリコン膜１５Ａを形成する。
次に、図２（ｃ）に示すように、ポリシリコン膜１５Ａ及びゲート絶縁膜１４を順次エッチングして、フィン型半導体領域１３ｂ上にゲート絶縁膜１４ｂを介して例えばゲート長方向の幅が６０ｎｍのゲート電極１５を形成する。その後、ゲート電極１５をマスクとして、フィン型半導体領域１３ｂに対して、第１のプラズマドーピング条件（第１の条件）でｐ型不純物をドーピングする。これにより、フィン型半導体領域１３ｂの上部に形成されたｐ型の第１の不純物領域７ａとフィン型半導体領域１３ｂの側部に形成されたｐ型の第２の不純物領域７ｂとからなるｐ型のエクステンション領域７を形成する。このとき、第１の不純物領域７ａは、第２の不純物領域７ｂと比べて注入ドーズ量が大きくなるように形成される。ここで、第１のプラズマドーピング条件は、例えば、原料ガスがＨｅ（ヘリウム）で希釈したＢ2 Ｈ6 （ジボラン）であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０５質量％であり、原料ガスの総流量が４２０ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．９Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が２０００Ｗであり、バイアスパワー（基板載置台に印加する高周波電力）が１３５Ｗであり、基板温度が２０℃である。
前述の第１のプラズマドーピング条件で例えば１２０秒間プラズマドーピングを行った後、放電を切らずに連続して第２のプラズマドーピング条件（第２の条件）でｐ型不純物を例えば６８０秒間フィン型半導体領域１３ｂにドーピングする。これにより、図２（ｄ）に示すように、フィン型半導体領域１３ｂの上部に形成されたｐ型の第１の不純物領域１７ａとフィン型半導体領域１３ｂの側部に形成されたｐ型の第２の不純物領域１７ｂとからなるｐ型のエクステンション領域１７を形成する。すなわち、図２（ｃ）に示す工程で形成されたエクステンション領域７は、図２（ｄ）に示す工程でエクステンション領域１７に改質される。このとき、第２の不純物領域１７ｂは、第１の不純物領域１７ａと比べて注入ドーズ量が同等又はそれ以上に大きくなるように（同等以上に）形成される。これにより、第２の不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗が第１の不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗と比べて同等又は小さく（つまり同等以下に）なるように第２の不純物領域１７ｂを形成することができる。ここで、第２のプラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０２質量％であり、原料ガスの総流量が３００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．９Ｐａであり、ソースパワーが２０００Ｗであり、バイアスパワーが１３５Ｗであり、基板温度が２０℃である。その後、ゲート電極１５をマスクとして、フィン型半導体領域１３ｂに不純物をイオン注入して、ｎ型ポケット領域（図示省略）を形成する。
次に、図２（ｅ）に示すように、支持基板１２上の全面に亘って例えば厚さ６０ｎｍの絶縁膜を形成した後、異方性ドライエッチングを用いて当該絶縁膜をエッチバックすることにより、ゲート電極１５の側面上に絶縁性サイドウォールスペーサ１６を形成する。その後、ゲート電極１５及び絶縁性サイドウォールスペーサ１６をマスクとして、フィン型半導体領域１３ｂに対して、第３のプラズマドーピング条件（第３の条件）でｐ型不純物を例えば１２０秒間ドーピングした後、放電を切らずに連続して第４のプラズマドーピング条件（第４の条件）でｐ型不純物を例えば６８０秒間ドーピングする。これにより、フィン型半導体領域１３ｂの上部に形成されたｐ型の第３の不純物領域２７ａとフィン型半導体領域１３ｂの側部に形成されたｐ型の第４の不純物領域２７ｂとからなるｐ型のソース・ドレイン領域２７を形成する。ここで、第３のプラズマドーピング条件によるドーピング実施時には、第３の不純物領域２７ａは、第４の不純物領域２７ｂと比べて注入ドーズ量が大きくなるように形成される。しかしながら、第３のプラズマドーピング条件よりも注入ドーズ量の小さい第４のプラズマドーピング条件によるドーピングを実施することにより、第３のプラズマドーピング条件によって形成されたソース・ドレイン領域は、第４のプラズマドーピング条件によってソース・ドレイン領域２７に改質される。このとき、第４の不純物領域２７ｂは、第３の不純物領域２７ａと比べて注入ドーズ量が同等又はそれ以上に大きくなるように（同等以上に）形成される。これにより、第４の不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗が第３の不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗と比べて同等又は小さく（つまり同等以下に）なるように第４の不純物領域２７ｂを形成することができる。尚、第３の条件による注入ドーズ量を第４の条件と比べて大きくするために、例えば、原料ガス中でのＢ2 Ｈ6 濃度及び原料ガスの総流量を第４の条件と比べて第３の条件で大きくする。
本実施形態の特徴は次の通りである。すなわち、フィン型ＦＥＴのエクステンション領域１７をプラズマドーピング法を用いて形成するに際して、注入ドーズ量が相対的に大きい第１の条件及び注入ドーズ量が相対的に小さい第２の条件を用いる。これにより、フィン型半導体領域１３ｂの側部に形成された第２の不純物領域１７ｂがフィン型半導体領域１３ｂの上部に形成された第１の不純物領域１７ａと比べて同等以上の注入ドーズ量を有するエクステンション領域１７を備えたフィン型ＭＩＳＦＥＴを得ることができる。従って、第２の不純物領域１７ｂのシート抵抗を第１の不純物領域１７ａのシート抵抗以下に設定することができるので、エクステンション領域１７のゲート幅方向の幅においてフィン型半導体領域側部に形成された第２の不純物領域１７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。同様に、フィン型ＦＥＴのソース・ドレイン領域２７をプラズマドーピング法を用いて形成するに際して、注入ドーズ量が相対的に大きい第３の条件及び注入ドーズ量が相対的に小さい第４の条件を用いる。これにより、フィン型半導体領域１３ｂの側部に形成された第４の不純物領域２７ｂがフィン型半導体領域１３ｂの上部に形成された第３の不純物領域２７ａと比べて同等以上の注入ドーズ量を有するソース・ドレイン領域２７を備えたフィン型ＭＩＳＦＥＴを得ることができる。従って、第４の不純物領域２７ｂのシート抵抗を第３の不純物領域２７ａのシート抵抗以下に設定することができるので、ソース・ドレイン領域２７のゲート幅方向の幅においてフィン型半導体領域側部に形成された第４の不純物領域２７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
尚、本実施形態において、ｎ型のフィン型半導体領域１３ｂにｐ型不純物をプラズマドーピングしてｐ型のエクステンション領域１７及びソース・ドレイン領域２７、つまりｐ型のＭＩＳＦＥＴを形成したが、これに代えて、ｐ型のフィン型半導体領域にｎ型不純物をドーピングしてｎ型のエクステンション領域及びソース・ドレイン領域、つまりｎ型のＭＩＳＦＥＴを形成してもよい。
また、本実施形態において、第１の条件（第３の条件）による注入ドーズ量を大きくするために、原料ガス中でのＢ2 Ｈ6 濃度及び原料ガスの総流量を第２の条件（第４の条件）と比べて第１の条件（第３の条件）で大きくしたが、これに代えて、いずれか一方のみを大きくしてもよい。また、第１の条件（第３の条件）による注入ドーズ量を大きくするために、チャンバー内圧力、ソースパワー又はバイアスパワー等の他のパラメータを制御しても良いことは言うまでもない。
また、本実施形態において、第２の不純物領域１７ｂのシート抵抗を低減するためには、第２の不純物領域１７ｂの接合深さを第１の不純物領域１７ａの接合深さと比べて同等以上の深さに設定することが好ましい。このような構成は、例えば、フィン型半導体領域側部に形成された第２の不純物領域１７ｂの注入ドーズ量がフィン型半導体領域上部に形成された第１の不純物領域１７ａの注入ドーズ量と比べて大きくなるようにプラズマドーピングを実施した後に適切なアニールを行うことによって実現可能である。同様に、第４の不純物領域２７ｂのシート抵抗を低減するためには、第４の不純物領域２７ｂの接合深さを第３の不純物領域２７ａの接合深さと比べて同等以上の深さに設定することが好ましい。このような構成は、例えば、フィン型半導体領域側部に形成された第４の不純物領域２７ｂの注入ドーズ量がフィン型半導体領域上部に形成された第３の不純物領域２７ａの注入ドーズ量と比べて大きくなるようにプラズマドーピングを実施した後に適切なアニールを行うことによって実現可能である。
また、本実施形態において、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いたが、原料ガスは、フィン型半導体領域に注入される不純物を含むガスであれば、特に限定されるものではない。例えば、Ｂ2 Ｈ6 に代えて、ボロン原子を含む他の分子（例えばＢＦ3 ）、若しくはボロン原子と水素原子とからなる他の分子を用いてもよいし、又はＡｓＨ3 若しくはＰＨ3 等を用いてもよい。また、不純物を含むガスをＨｅ等の希ガスによって希釈してもよいし、希釈しなくてもよい。尚、本実施形態のように、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いる場合、原料ガス中のＢ2 Ｈ6 の質量濃度は０．０１％以上で且つ１％以下であることが好ましい。このようにすると、フィン型半導体領域中にボロンを容易に導入することができる。逆に、Ｂ2 Ｈ6 ガス濃度が０．０１％未満である場合には十分な量のボロンを導入することが困難になり、Ｂ2 Ｈ6 ガス濃度が１％よりも大きい場合には基板表面にボロンを含む堆積物が付着しやすくなる。
以下、本発明のメカニズムについて、エクステンション領域１７を例として、フィン型半導体領域の上部と側部とに分けて図面を参照しながら説明する。
（本発明のメカニズム）
図３（ａ）は、図２（ｃ）に示す第１のプラズマドーピング条件によるドーピング方法を説明するための要部断面図であり、図３（ｂ）は、図２（ｄ）に示す第２のプラズマドーピング条件によるドーピング方法を説明するための要部断面図である。尚、図３（ａ）及び（ｂ）は、図１（ａ）におけるＢ−Ｂ線の断面構成（絶縁性サイドウォールスペーサ１６の形成前）と対応している。また、図３（ａ）及び（ｂ）において、図１（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
図４は、フィン型半導体領域の上部に形成される第１の不純物領域のシート抵抗とプラズマドーピング時間との関係を示す図である。
図５は、フィン型半導体領域の側部に形成される第２の不純物領域のシート抵抗とプラズマドーピング時間との関係を示す図である。
図６は、フィン型半導体領域の上部に形成される第１の不純物領域及びフィン型半導体領域の側部に形成される第２の不純物領域のそれぞれのシート抵抗とプラズマドーピング時間との関係を示す図である。
尚、図４〜図６（後述する図７〜図９についても同じ）に示すシート抵抗は、プラズマドーピング後に１０７５℃の温度で２０秒間に亘ってＲＴＡ（rapid thermal annealing）を実施することにより得られたものであり、このようにドーピング後に十分なアニールを実施すると、注入ドーズ量とシート抵抗とを１対１に対応させることができる。
（フィン型半導体領域の上部における本発明のメカニズム）
まず、図３（ａ）に示すように、フィン型半導体領域１３ａ〜１３ｄに対して、第１のプラズマドーピング条件（第１の条件）でｐ型不純物をドーピングする。これにより、フィン型半導体領域１３ａ〜１３ｄの上部には、注入イオン１８ａと、吸着種（ガス分子やラジカル等の中性種）１８ｂと、スパッタリングによってフィン型半導体領域１３ａ〜１３ｄを離脱する不純物１８ｃとのバランスによって決まる注入ドーズ量を持つ第１の不純物領域７ａが形成される。
図４の破線に示すように、第１の条件のみによるプラズマドーピング時間を長くした場合、プラズマドーピングの初期においては、スパッタリングによってフィン型半導体領域１３ａ〜１３ｄから離脱する不純物１８ｃの量と比べて、半導体領域１３ａ〜１３ｄに導入される注入イオン１８ａ及び吸着種１８ｂによる不純物導入量の方が多くなるため、第１の不純物領域７ａのシート抵抗は単調に減少する。その後、半導体領域１３ａ〜１３ｄへの単位時間当たりの不純物導入量は徐々に減少し、それに伴い第１の不純物領域７ａのシート抵抗の低下の度合いも緩やかになりはじめ、当該低下の度合いは最終的には極めて緩やかになる。これは、注入イオン１８ａ及び吸着種１８ｂによる不純物導入量と、スパッタリングによる不純物離脱量とが釣り合うことによって、単位時間当たりの不純物導入量の増加量が次第に小さくなるためである。従って、第１の条件のみによって不純物を導入した場合、第１の不純物領域７ａの最終的なシート抵抗は、第１の条件において不純物導入量と不純物離脱量とが釣り合うとき（図４の「第１の条件で釣り合う位置」）までに第１の不純物領域７ａに注入されるドーズ量に対応するシート抵抗（図４の「第１の条件で釣り合う位置」のシート抵抗）となる。
次に、図３（ｂ）に示すように、第１の条件によるプラズマドーピングの後に、第１の条件と比べてガス濃度が低い第２のプラズマドーピング条件（第２の条件）に切り替えてｐ型不純物をフィン型半導体領域１３ａ〜１３ｄに対してドーピングする。これにより、フィン型半導体領域１３ａ〜１３ｄの上部には、注入イオン１９ａと、吸着種（ガス分子やラジカル等の中性種）１９ｂと、スパッタリングによってフィン型半導体領域１３ａ〜１３ｄを離脱する不純物１９ｃとのバランスによって決まる注入ドーズ量を持つ第１の不純物領域１７ａが形成される。すなわち、図３（ａ）に示す第１の不純物領域７ａが、図３（ｂ）に示すように、第１の不純物領域１７ａに改質される。このとき、第１の条件と比べて第２の条件の方がガス濃度が低いため、後述するように、第１の不純物領域１７ａの注入ドーズ量は、最初に形成された第１の不純物領域７ａの注入ドーズ量よりも減少する。言い換えると、第１の不純物領域７ａのシート抵抗と比べて、第１の不純物領域１７ａのシート抵抗の方が高くなる。
図４の実線に示すように、プラズマドーピングの途中で第１の条件よりもガス濃度が低い第２の条件に切り替えると、この第２の条件では、第１の条件と比べてスパッタリングにより不純物がフィン型半導体領域から離脱する現象がより顕著になる。従って、第１の条件によるプラズマドーピングによってフィン型半導体領域に導入されていた不純物のうち、第２の条件において不純物導入量と不純物離脱量とが釣り合うときまでに注入されるドーズ量（つまり図４の「第２の条件で釣り合う位置」のシート抵抗に対応するドーズ量）の水準よりも多く導入されていた不純物は、第２の条件によるプラズマドーピングを実施した際に、スパッタリングによりフィン型半導体領域から離脱する。言い換えると、プラズマドーピングの途中で第１の条件から第２の条件に切り替えると、フィン型半導体領域に最終的に導入されるドーズ量は、第２の条件における注入イオン及び吸着種による不純物導入量とスパッタリングによる不純物離脱量との釣り合いによって決まるドーズ量となる結果、注入ドーズ量が減少してシート抵抗が上昇し、そのままシート抵抗が安定する。すなわち、プラズマドーピングにおける不純物導入量と不純物離脱量との釣り合いは、最終段階のドーピング条件（本実施形態では第２の条件）にのみ依存して決まり、それまでの条件（本実施形態では第１の条件）には依存しない。このため、第１の不純物領域のシート抵抗は、第２の条件で最終的に安定するシート抵抗の水準（図４の「第２の条件で釣り合う位置」のシート抵抗）になる。
以上に説明したように、第１の条件のみを用いてプラズマドーピングを実施した場合（図４の破線）と、第１の条件と第２の条件とを用いてプラズマドーピングを実施した場合（図４の実線）との違いは、第１の条件における不純物導入量と不純物離脱量との釣り合いによって決まるシート抵抗と、第２の条件における不純物導入量と不純物離脱量との釣り合いによって決まるシート抵抗との違いに対応する。すなわち、第１の条件のみを用いてプラズマドーピングを実施すると、シート抵抗は、第１の条件における不純物導入量と不純物離脱量との釣り合いによって決まる水準で安定する一方、第１条件から第２の条件に切り替えてプラズマドーピングを実施すると、シート抵抗は、第２の条件における不純物導入量と不純物離脱量との釣り合いによって決まる水準で安定する。この第１の条件と第２の条件との間でのシート抵抗との違いは、両条件の間でドーピング及びスパッタリングのそれぞれの影響が違うことに起因する。
（フィン型半導体領域の側部における本発明のメカニズム）
まず、図３（ａ）に示すように、フィン型半導体領域１３ａ〜１３ｄに対して、第１のプラズマドーピング条件（第１の条件）でｐ型不純物をドーピングする。これにより、フィン型半導体領域１３ａ〜１３ｄの側部には、主として吸着種（ガス分子やラジカル等の中性種）１８ｂによって決まる注入ドーズ量を持つ第２の不純物領域７ｂが形成される。このとき、フィン型半導体領域１３ａ〜１３ｄの側面に対して斜めに入射するイオンも存在するため、注入イオン１８ａやスパッタリングによってフィン型半導体領域１３ａ〜１３ｄを離脱する不純物１８ｃも存在するが、吸着種１８ｂと比べるとその影響は非常に小さく、吸着種１８ｂによるドーピングが支配的になる。すなわち、フィン型半導体領域１３ａ〜１３ｄの上部にドーピングされる注入イオン１８ａ及びフィン型半導体領域１３ａ〜１３ｄの上部からスパッタリングによって離脱する不純物１８ｃの数と比べて、フィン型半導体領域１３ａ〜１３ｄの側部にドーピングされる注入イオン１８ａ及びフィン型半導体領域１３ａ〜１３ｄの側部からスパッタリングによって離脱する不純物１８ｃの数は圧倒的に少ない。
図５の一点鎖線に示すように、第１の条件のみによるプラズマドーピング時間を長くした場合、プラズマドーピングの初期においては、第２の不純物領域７ｂのシート抵抗は単調に減少する。その後、半導体領域１３ａ〜１３ｄへの単位時間当たりの不純物導入量は徐々に減少し、それに伴い第２の不純物領域７ｂのシート抵抗の低下の度合いも緩やかになりはじめ、当該低下の度合いは最終的には極めて緩やかになる。これは、注入イオン１８ａ及び吸着種１８ｂによる不純物導入量と、スパッタリングによる不純物離脱量とが釣り合うことによって、単位時間当たりの不純物導入量の増加量が次第に小さくなるためである。但し、フィン型半導体領域１３ａ〜１３ｄの側部にドーピングされる注入イオン１８ａのドーズ量は、フィン型半導体領域１３ａ〜１３ｄの上部にドーピングされる注入イオン１８ａのドーズ量と比べて少ないため、第２の不純物領域７ｂのシート抵抗は第１の不純物領域７ａのシート抵抗と比べて高い水準で安定する。
次に、図３（ｂ）に示すように、第１の条件によるプラズマドーピングの後に、第１の条件と比べてガス濃度が低い第２のプラズマドーピング条件（第２の条件）に切り替えてｐ型不純物をフィン型半導体領域１３ａ〜１３ｄに対してドーピングする。これにより、フィン型半導体領域１３ａ〜１３ｄの側部には、第２の不純物領域１７ｂが形成される。このとき、フィン型半導体領域１３ａ〜１３ｄの側部においては、スパッタリングによって離脱する不純物１９ｃの量は少ないため、第２の不純物領域１７ｂの注入ドーズ量は第２の不純物領域７ｂの注入ドーズ量から変わらないか又は僅かに減少する。
従って、図５の二点鎖線に示すように、プラズマドーピングの途中で第１の条件よりもガス濃度が低い第２の条件に切り替えたとしても、第２の不純物領域１７ｂのシート抵抗は、第２の条件に切り替える直前のシート抵抗、つまり第１の条件によって決まるシート抵抗に近い値となる。
以上に説明したように、フィン型半導体領域１３ａ〜１３ｄの側部においては、スパッタリングによる注入ドーズ量の減少は少ないため、第１の条件のみを用いてプラズマドーピングを実施した場合（図５の一点鎖線）と、第１の条件と第２の条件とを用いてプラズマドーピングを実施した場合（図５の二点鎖線）との間でシート抵抗の差はほとんど無いか、あったとしても非常に小さい。
（フィン型半導体領域の上部及び側部のそれぞれにおける本発明のメカニズムの対比）
以下、図６を参照しながら、第１の条件に引き続いてガス濃度の低い第２の条件を用いてプラズマドーピングをした場合においてフィン型半導体領域の上部及び側部のそれぞれに起こる結果についてまとめて説明する。尚、図６において、実線は図４の実線であり、二点鎖線は図５の二点鎖線である。
図６の実線に示すように、第１の不純物領域（半導体領域上部）ではプラズマドーピング中におけるスパッタリングの影響が第２の不純物領域（半導体領域側部）と比べて大きいため、第１の条件から第２の条件に切り換えた際に、第２の条件により決まるシート抵抗の水準と対応する注入ドーズ量よりも多く導入されていた不純物は、第２の条件でプラズマドーピングを実施した際に、スパッタリングによって半導体領域の外に出て行く。従って、イオン注入及び中性種（ガス分子やラジカル等）の吸着によって導入されるドーズ量と、スパッタリングによって半導体領域から離脱する不純物量とが釣り合う水準は、複数のプラズマドーピング条件を用いたとしても最後に用いたプラズマドーピング条件にのみ依存し、それまでのプラズマドーピング条件には依存しない。このため、第１の不純物領域（半導体領域上部）のシート抵抗の値は、第２の条件においてシート抵抗が最終的に安定したときの水準になる。
一方、図６の二点鎖線に示すように、第２の不純物領域（半導体領域側部）ではプラズマドーピング中におけるスパッタリングの影響が第１の不純物領域（半導体領域上部）と比べて小さいため、第１の条件から第２の条件に切り換えた際にも、第１の条件において導入されたドーズ量が第２の条件でのスパッタリングによって減ることはないか、又はドーズ量が減ったとしても微量である。従って、第２の不純物領域（半導体領域側部）のシート抵抗の値は、第２の条件に切り替える直前のシート抵抗、つまり第１の条件によって決まるシート抵抗に近い値となる。
従って、注入ドーズ量が相対的に多い第１の条件から注入ドーズ量が相対的に少ない第２の条件に切り替えてプラズマドーピングを行うことにより、第１の不純物領域（半導体領域上部）の注入ドーズ量と第２の不純物領域（半導体領域側部）の注入ドーズ量とを極めて高精度に等しくすることが可能となる。さらに、第２の不純物領域（半導体領域側部）の注入ドーズ量を第１の不純物領域（半導体領域上部）の注入ドーズ量よりも多くすることも可能になる。図６には、第１の不純物領域（半導体領域上部）の注入ドーズ量と第２の不純物領域（半導体領域側部）の注入ドーズ量とを等しくできるプロセスウィンドウを示している。
尚、ソース・ドレイン領域２７の形成においても、エクステンション領域１７の形成と同様のメカニズムによって、第３の不純物領域（半導体領域上部）２７ａの注入ドーズ量と第４の不純物領域（半導体領域側部）２７ｂの注入ドーズ量とを等しくすることができる。さらに、第４の不純物領域（半導体領域側部）２７ｂの注入ドーズ量を第３の不純物領域（半導体領域上部）２７ａの注入ドーズ量よりも多くすることも可能になる。
以下、第１の不純物領域（半導体領域上部）のシート抵抗の値が、第２の条件においてシート抵抗が最終的に安定したときの水準になることを、具体的な実施例を用いて説明する。
（第１実施例）
まず、第１実施例について図７を参照しながら説明する。図７の曲線Ａは、図４の説明で第１の条件のみによるプラズマドーピングを行った場合に相当するものであり、プラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０５質量％であり、原料ガスの総流量が４２０ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．９Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が２０００Ｗであり、バイアスパワー（基板載置台に印加する高周波電力）が１３５Ｗであり、基板温度が２０℃である。また、図７の曲線Ｂは、図４の説明で第２の条件のみによるプラズマドーピングを行った場合に相当するものであり、プラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０２質量％であり、原料ガスの総流量が３００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．９Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が２０００Ｗであり、バイアスパワー（基板載置台に印加する高周波電力）が１３５Ｗであり、基板温度が２０℃である。
尚、第１実施例では、第１の条件によって決まる第２の不純物領域（半導体領域側部）のシート抵抗を低くするために、第１の条件のＢ2 Ｈ6 濃度及び総流量をそれぞれ第２の条件と比べて大きい０．０５質量％及び４２０ｃｍ3 ／分（標準状態）に設定している。
また、第１実施例では、第１の条件から第２の条件に切り替えるタイミングをプラズマドーピングの開始から１２０秒後に設定している。
図７の曲線Ｃ１は、プラズマドーピングの開始から１２０秒後まで第１の条件を用い、その後、プラズマ生成用の放電を切らずに連続して第２の条件によるプラズマドーピングを実施したときの第１の不純物領域（半導体領域上部）のシート抵抗の変化（つまり第１実施例のシート抵抗の変化）を示している。図７の曲線Ｃ１に示すように、シート抵抗は、プラズマドーピング開始後２００秒程度まで単調に減少した後、その傾きがマイナスからプラスに転じ、プラズマドーピング開始後２００秒程度から８００秒程度までの間ではシート抵抗が明らかに増加していることが分かる。
尚、第１実施例では、シート抵抗が最も小さくなるプラズマドーピング開始後２００秒程度のときのシート抵抗の値が１４７Ω／□であり、プラズマドーピング開始後８００秒程度のときの増加したシート抵抗の値が１７１Ω／□であり、両者の差は２４Ω／□であって、このシート抵抗の増加量は、第２の条件のみによってドーピングを実施したときに最終的に安定するシート抵抗の値（１７０Ω／□）の約１５％に相当する。ここで、第１実施例におけるプラズマドーピング開始後８００秒程度のときのシート抵抗値１７１Ω／□は、第２の条件のみによってドーピングを実施したときに最終的に安定するシート抵抗の値（１７０Ω／□）と極めて近い値になっていることに注意すべきである。これは、以下に説明するような自己整合性を意味するものと考えられる。すなわち、第１の条件から第２の条件に切り替えるタイミングをプラズマドーピングの開始から１２０秒後と比較的遅く設定することにより、シート抵抗を狙いの値（本実施例では１７０Ω／□）よりも小さくなるまで故意に低下させたとしても、最終的なシート抵抗の値は、後のプラズマドーピング条件である第２の条件のみによって決まるシート抵抗の値（本実施例では１７０Ω／□）になるまで自己整合的に増加することが確認できた。これは、本発明に特有の極めて特殊な現象である。尚、第１実施例では、この現象を明確に示すために、第１の条件から第２の条件に切り替えるタイミングを極端に遅くしたものであって、第１の条件によって決まる第２の不純物領域（半導体領域側部）のシート抵抗（第２の条件に切り替える前の極少値の水準）が所望の値になるタイミングで第１の条件から第２の条件に切り替えることが望ましい。
（第２実施例）
次に、第２実施例について図８を参照しながら説明する。
第１実施例では、第１の条件から第２の条件に切り替えるタイミングをプラズマドーピングを開始してから１２０秒後に設定した。第２実施例では、そのタイミングを変更し、プラズマドーピングを開始してから６０秒後に第１の条件から第２の条件に切り替える。尚、第１の条件及び第２の条件のそれぞれのプラズマドーピング条件は第１実施例と同じであり、図８の曲線Ａ及び曲線Ｂは図７の曲線Ａ及び曲線Ｂと同じである。
図８の曲線Ｃ２は、プラズマドーピングの開始から６０秒後まで第１の条件を用い、その後、プラズマ生成用の放電を切らずに連続して第２の条件によるプラズマドーピングを実施したときの第１の不純物領域（半導体領域上部）のシート抵抗の変化（つまり第２実施例のシート抵抗の変化）を示している。図８の曲線Ｃ２に示すように、第２実施例でも、第１実施例と同様に、シート抵抗の推移が従来のプラズマドーピングの常識を覆すような傾向を示していることに注意すべきである。
すなわち、従来のプラズマドーピングにおいては、シート抵抗は時間に対して単調に減少するものであった。それは、プラズマからのイオンが注入されたり、ラジカルやガス分子等の吸着が進んだり、さらには、吸着したラジカルやガス分子等がその上からイオンによって叩かれて半導体領域中に入ったりするなどしてドーピングされるドーズ量が増加するが、これらの現象によれば、プラズマドーピング時間が増加するに従って注入ドーズ量が増加すると考えられるからである。もちろん、単位時間当たりのドーズ量の増加量がプラズマドーピング条件によって異なったり、ドーピングの影響とスパッタリングの影響とが釣り合うことによって単位時間当たりのドーズ量の増加量が次第に小さくなったりすることはあったとしても、従来のプラズマドーピングにおいては、プラズマドーピング時間が増加するに従って注入ドーズ量は必ず増加することが当然であった。
それに対して、第２実施例では、プラズマドーピング開始後２００秒経過以前においてはシート抵抗が通常のプラズマドーピングと同様に単調減少しているにもかかわらず、プラズマドーピング開始後２００秒程度でシート抵抗の変化の傾きがマイナスからプラスに転じた。そして、驚くべきことに、プラズマドーピング開始後２００秒経過以降においては、シート抵抗は、第２の条件のみによってドーピングを実施したときに最終的に安定するシート抵抗の値（１７０Ω／□）を目指して増加し始めた。その後、プラズマドーピング開始後４００秒程度で、第２の条件のみによってドーピングを実施したときに最終的に安定するシート抵抗の値（１７０Ω／□）に達すると、それ以降はシート抵抗の増加の割合が小さくなった。具体的には、プラズマドーピング開始後２００秒時点でのシート抵抗は１６３Ω／□であり、プラズマドーピング開始後４００秒時点でのシート抵抗は１７０Ω／□であり、プラズマドーピング開始後８００秒時点でのシート抵抗は１７２Ω／□である。これらの結果を参照すると、プラズマドーピング開始後２００秒から４００秒までのシート抵抗の増加は、第２の条件のみによってドーピングを実施したときに最終的に安定するシート抵抗の値（１７０Ω／□）を目指した自然のメカニズムの働きであるように思われる。また、図８に示すように、目標のシート抵抗の値（１７０Ω／□（ばらつき許容範囲を含む））を得る場合、第１の条件を用いてドーピングした後に第２の条件を用いてドーピングすることにより、第２の条件のみを用いてドーピングを実施する場合（曲線Ｂ）と比べて、プラズマドーピング時間のより一層の短縮を図ることができる。
尚、図８において、シート抵抗が最も小さくなるプラズマドーピング開始後２００秒程度のときのシート抵抗１６３Ω／□から狙いの値（本実施例では１７０Ω／□）までの増加分は狙いの値の約４％に相当する。これは、第１の実施例で示した約１５％の増加量と比べて小さい。このように、第１の条件から第２の条件に切り替えるタイミングを調整することにより、最も小さくなるシート抵抗値からのシート抵抗の増加量を制御できるという効果が得られる。
（第３実施例）
次に、第３実施例について図９を参照しながら説明する。
第２実施例では、第１の条件から第２の条件に切り替えるタイミングをプラズマドーピングを開始してから６０秒後に設定した。第３実施例では、そのタイミングを変更し、プラズマドーピングを開始してから２０秒後に第１の条件から第２の条件に切り替える。尚、第１の条件及び第２の条件のそれぞれのプラズマドーピング条件は第１実施例と同じであり、図９の曲線Ａ及び曲線Ｂは図７の曲線Ａ及び曲線Ｂと同じである。
図９の曲線Ｃ３は、プラズマドーピングの開始から２０秒後まで第１の条件を用い、その後、プラズマ生成用の放電を切らずに連続して第２の条件によるプラズマドーピングを実施したときのシート抵抗の変化（つまり第３実施例のシート抵抗の変化）を示している。図９の曲線Ｃ３に示すように、第１の条件から第２の条件に切り替えるタイミングをプラズマドーピング開始後２０秒に設定した第３実施例でも、プラズマドーピング開始後４００秒から８００秒までの間に安定するシート抵抗の値は、第２の条件のみによってドーピングを実施したときに最終的に安定するシート抵抗の値（１７０Ω／□）と比べて若干高いもののばらつき許容範囲内にあった。
以上に説明した第１〜第３実施例からわかるように、異なる複数の条件を用いたプラズマドーピング時の半導体領域上面においてドーピングの影響とスパッタリングの影響とが釣り合うことによって決まる注入ドーズ量つまりシート抵抗の水準は、最終段階でのプラズマドーピング条件にのみ依存し、途中の条件には依存しない。すなわち、一旦半導体領域中に導入された不純物であっても、スパッタリングが優勢となる条件下では半導体領域から外に出て行く。
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例に係る半導体装置の構造について図面を参照しながら説明する。
図１０は、本変形例に係る半導体装置、具体的には、フィン型ＦＥＴを有する半導体装置の要部平面図である。尚、図１０において、図１（ａ）〜（ｄ）に示す第１の実施形態の構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
図１０に示すように、本変形例が図１（ａ）〜（ｄ）に示す第１の実施形態と異なっている点は、フィン型半導体領域１３ａ〜１３ｄのそれぞれにおけるゲート長方向の両端部が他のフィン型半導体領域１３ｅ及び１３ｆによって接続されていることである。
本変形例によると、第１の実施形態と同様の効果が得られると共に、フィン型半導体領域１３ａ〜１３ｆによって１つのフィン型ＦＥＴを構成することができる。
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例に係る半導体装置の構造について図面を参照しながら説明する。
本変形例の半導体装置、具体的には、フィン型ＦＥＴを有する半導体装置の構造を示す平面図は、第１の実施形態の要部平面図である図１（ａ）と同じである。また、図１１（ａ）〜（ｃ）は本変形例の半導体装置の断面構造を示す図であり、図１１（ａ）は図１（ａ）におけるＡ−Ａ線の要部断面図であり、図１１（ｂ）は図１（ａ）におけるＢ−Ｂ線の要部断面図であり、図１１（ｃ）は図１（ａ）におけるＣ−Ｃ線の要部断面図である。
図１１（ａ）〜（ｃ）に示すように、本変形例が図１（ａ）〜（ｄ）に示す第１の実施形態と異なっている点は次の通りである。すなわち、第１の実施形態においては、フィン型半導体領域１３ａ〜１３ｄの上面及び側面の上に例えばシリコン酸窒化膜からなる厚さ３ｎｍのゲート絶縁膜１４ａ〜１４ｄが形成されていた。それに対して、本変形例においては、ゲート絶縁膜１４ａ〜１４ｄはフィン型半導体領域１３ａ〜１３ｄの側面上のみに形成されており、フィン型半導体領域１３ａ〜１３ｄの上面上には例えばシリコン酸化膜からなる厚さ２０ｎｍの絶縁膜２４ａ〜２４ｄが形成されている。
すなわち、本変形例においては、フィン型半導体領域１３ａ〜１３ｄの側部のみをチャネル領域として使用する。このような構成であっても、アスペクト比（「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」）が大きければ第１の実施形態と同様の効果が得られる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的には、前述の第１の実施形態に係る半導体装置の製造方法における第１及び第２のプラズマドーピング条件を決定する方法について図面を参照しながら説明する。
図１２は、本実施形態のプラズマドーピング条件決定方法を示したフローチャートである。また、図１３（ａ）は本実施形態のプラズマドーピング条件決定方法で用いるダミー基板の概略断面構成を示す図であり、図１３（ｂ）はステップＳ１０２におけるプラズマドーピング時間とシート抵抗との関係を示す図である。また、図１４はステップＳ１０３におけるプラズマドーピング時間とシート抵抗との関係を示す図である。さらに、図１５はステップＳ１０５及びＳ１０６におけるプラズマドーピング時間とシート抵抗との関係を示す図である。
まず、ステップＳ１０１において、図１３（ａ）に示すように、プラズマドーピング条件設定のためのダミー基板として、同一のダミー基板５１を複数用意し、各ダミー基板５１上に、製造対象のデバイスと同一仕様（又はほぼ同一仕様）のフィン型半導体領域（以下、Ｆｉｎと称する）５２、例えば図１（ａ）〜（ｄ）に示す第１の実施形態のフィン型半導体領域１３ａ〜１３ｄと同様のＦｉｎ５２を形成する。ここで、各Ｆｉｎ５２は、図１３（ａ）に示すように、基板主面に対して平行な第１の面（シート抵抗測定箇所を点ａとする）と、基板主面に対して垂直な第２の面（シート抵抗測定箇所を点ｂとする）とを有する。
次に、ステップＳ１０２において、Ｆｉｎ５２が形成された複数のダミー基板５１を用いて、Ｆｉｎ５２に対して様々な条件でｐ型不純物のプラズマドーピング（以下、第１のＰＤと称する）を実施する。その後、注入不純物の活性化のための熱処理を実施した後、Ｆｉｎ５２の点ａ及び点ｂのそれぞれのシート抵抗を測定する。そして、点ｂのシート抵抗が所望値になるときの条件を「第１のＰＤ条件」として決定する。図１３（ｂ）は、ステップＳ１０２において点ｂのシート抵抗が所望値になるときの様子を表している。このとき、点ａのシート抵抗は、例えば点ｂのシート抵抗の半分である。
尚、点ｂのシート抵抗が所望値と異なる場合には、点ｂのシート抵抗が所望値と同じになるまで、Ｆｉｎ５２が形成された未処理のダミー基板５１を用いて、プラズマドーピング条件を変更してステップＳ１０２を再度実施する。また、Ｆｉｎ５２が形成された未処理のダミー基板５１が無くなった場合には、ステップＳ１０１及びステップＳ１０２を繰り返し実施する。
次に、ステップＳ１０３において、Ｆｉｎ５２が形成された複数の未処理のダミー基板５１を用いて、Ｆｉｎ５２に対して様々な条件でｐ型不純物のプラズマドーピング（以下、第２のＰＤと称する）を実施する。その後、注入不純物の活性化のための熱処理を実施した後、Ｆｉｎ５２の点ａ及び点ｂのそれぞれのシート抵抗を測定する。そして、点ａのシート抵抗が所望値になるときの条件を「第２のＰＤ条件」として決定する。図１４は、ステップＳ１０３において点ａのシート抵抗が所望値になるときの様子を表している。このとき、点ｂのシート抵抗は、点ａのシート抵抗よりも高くなる。
尚、点ａのシート抵抗が所望値と異なる場合には、点ａのシート抵抗が所望値と同じになるまで、Ｆｉｎ５２が形成された未処理のダミー基板５１を用いて、プラズマドーピング条件を変更してステップＳ１０３を再度実施する。また、Ｆｉｎ５２が形成された未処理のダミー基板５１が無くなった場合には、ステップＳ１０１及びステップＳ１０３を繰り返し実施する。
次に、ステップＳ１０４において、ＰＤ処理直前までの工程を終えたデバイス製造用基板、例えば図２（ｃ）に示す第１の実施形態の構造を有する基板を形成する。当該基板においては、Ｆｉｎ形成に加えて、ＰＤ処理の前工程（洗浄等）が完了している。
次に、ステップＳ１０５において、ステップＳ１０２で決定した第１のＰＤ条件（点ｂのシート抵抗が所望値になるときの条件）を用いて前記デバイス製造用基板に対してプラズマドーピングを実施する。
次に、ステップＳ１０６において、ステップＳ１０３で決定した第２のＰＤ条件（点ａのシート抵抗が所望値になるときの条件）を用いて前記デバイス製造用基板に対してプラズマドーピングを実施する。このとき、ステップＳ１０５と同一チャンバー内で放電を切らずに連続してステップＳ１０６を実施してもよい。図１５はステップＳ１０５及びＳ１０６においてＦｉｎ上部（点ａ）及びＦｉｎ側部（点ｂ）のそれぞれのシート抵抗が所望値になるときの様子を表している。尚、図１５は、Ｆｉｎ上部（点ａ）及びＦｉｎ側部（点ｂ）のそれぞれのシート抵抗を同じ値に設定する場合を例示している。
最後に、ステップＳ１０７において、ＰＤ処理の後工程、例えば、洗浄、レジスト剥離、及び活性化のための熱処理等を実施して、デバイス製造を完了させる。
以上に説明したように、本実施形態によると、第１の実施形態の構造を有する半導体装置、つまりフィン型半導体領域を有し且つ所望の特性を発揮することができる半導体装置を確実に製造することができる。
本発明は、半導体装置及びその製造方法に関し、特に、基板上にフィン形状の半導体領域を有する３次元構造の半導体装置において所望の特性を得る上で有用である。
７ エクステンション領域
７ａ 第１の不純物領域
７ｂ 第２の不純物領域
１１ 支持基板
１２ 絶縁層
１３ａ〜１３ｆ フィン型半導体領域
１４（１４ａ〜１４ｄ） ゲート絶縁膜
１５ ゲート電極
１５Ａ ポリシリコン膜
１６ 絶縁性サイドウォールスペーサ
１７ エクステンション領域
１７ａ 第１の不純物領域
１７ｂ 第２の不純物領域
１８ａ、１９ａ 注入イオン
１８ｂ、１９ｂ 吸着種
１８ｃ、１９ｃ 離脱不純物
２４ａ〜２４ｄ 絶縁膜
２７ ソース・ドレイン領域
２７ａ 第３の不純物領域
２７ｂ 第４の不純物領域
５１ ダミー基板
５２ フィン型半導体領域

Claims (13)

  1. 支持基板上に、上面及び側面を有する第１の半導体領域を形成する工程（ａ）と、
    前記第１の半導体領域に第１導電型の不純物をプラズマドーピング法によって注入し、それにより、前記第１の半導体領域の上部に第１の不純物領域を形成すると共に、前記第１の半導体領域の側部に第２の不純物領域を形成する工程（ｂ）とを備え、
    前記工程（ｂ）において、注入ドーズ量が第１のドーズ量となる第１の条件でプラズマドーピング法を実施した後、注入ドーズ量が前記第１のドーズ量よりも小さい第２のドーズ量となる第２の条件でプラズマドーピング法を実施することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記第１の条件における前記ガスの濃度は前記第２の条件における前記ガスの濃度よりも高いことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記工程（ｂ）の後、前記第２の不純物領域の注入ドーズ量は前記第１の不純物領域の注入ドーズ量と比べて同等以上であることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ａ）よりも前に、前記支持基板上に絶縁層を形成する工程をさらに備え、
    前記工程（ａ）において前記絶縁層上に前記第１の半導体領域を形成することを特徴とする半導体装置の製造方法。
  5. 請求項１〜４のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記第１の半導体領域の側面は、前記第１の半導体領域の上面に対して垂直な面であることを特徴とする半導体装置の製造方法。
  6. 請求項１〜５のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記第１の不純物領域において、前記第１の条件でプラズマドーピング法を実施した時点での注入ドーズ量と比べて、前記第２の条件でプラズマドーピング法を実施した時点での注入ドーズ量が減少することを特徴とする半導体装置の製造方法。
  7. 請求項１〜６のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、ボロン原子と水素原子とからなる分子Ｂm Ｈn （ｍ、ｎは自然数）を含むことを特徴とする半導体装置の製造方法。
  8. 請求項１〜６のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、ボロン原子を含む分子を希ガスで希釈してなるガスであることを特徴とする半導体装置の製造方法。
  9. 請求項１〜６のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、前記不純物を含む分子をヘリウムで希釈してなるガスであることを特徴とする半導体装置の製造方法。
  10. 請求項１〜６のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、Ｂ2 Ｈ6 とＨｅとの混合ガスであることを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記混合ガスにおけるＢ2 Ｈ6 の質量濃度は０．０１％以上で且つ１％以下であることを特徴とする半導体装置の製造方法。
  12. 請求項１〜６のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、ＢＦ3 、ＡｓＨ3 又はＰＨ3 を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１〜１２のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｂ）の前に、前記第１の半導体領域と同様の半導体領域が設けられた複数のダミー基板のそれぞれにおける当該半導体領域に前記不純物を様々な条件でプラズマドーピング法によって注入し、当該半導体領域の側部に形成される不純物領域のシート抵抗が所望値になるときの条件を前記第１の条件として決定すると共に当該半導体領域の上部に形成される不純物領域のシート抵抗が所望値になるときの条件を前記第２の条件として決定する工程をさらに備えていることを特徴とする半導体装置の製造方法。
JP2011094042A 2007-01-22 2011-04-20 半導体装置の製造方法 Active JP5280479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011094042A JP5280479B2 (ja) 2007-01-22 2011-04-20 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007011572 2007-01-22
JP2007011572 2007-01-22
JP2011094042A JP5280479B2 (ja) 2007-01-22 2011-04-20 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008555016A Division JP4866918B2 (ja) 2007-01-22 2008-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2011181945A true JP2011181945A (ja) 2011-09-15
JP5280479B2 JP5280479B2 (ja) 2013-09-04

Family

ID=39644346

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008555016A Active JP4866918B2 (ja) 2007-01-22 2008-01-11 半導体装置
JP2011094042A Active JP5280479B2 (ja) 2007-01-22 2011-04-20 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008555016A Active JP4866918B2 (ja) 2007-01-22 2008-01-11 半導体装置

Country Status (5)

Country Link
US (3) US7800165B2 (ja)
JP (2) JP4866918B2 (ja)
CN (1) CN101601138B (ja)
TW (1) TW200832567A (ja)
WO (1) WO2008090771A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170103894A (ko) * 2015-01-08 2017-09-13 상하이 킹스톤 세미컨덕터 코포레이션 핀펫의 도핑 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070115907A (ko) * 2005-03-31 2007-12-06 마쯔시다덴기산교 가부시키가이샤 플라즈마 도핑 방법 및 장치
WO2008090771A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置及びその製造方法
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
WO2009066409A1 (ja) * 2007-11-22 2009-05-28 Panasonic Corporation 半導体装置の製造方法
JP2012517689A (ja) * 2009-02-12 2012-08-02 パナソニック株式会社 半導体装置及びその製造方法
JP5457045B2 (ja) 2009-02-12 2014-04-02 パナソニック株式会社 半導体装置及びその製造方法
US8124507B2 (en) 2009-06-24 2012-02-28 Panasonic Corporation Semiconductor device and method for fabricating the same
US8193080B2 (en) 2009-07-27 2012-06-05 Panasonic Corporation Method for fabricating semiconductor device and plasma doping system
JP4598886B1 (ja) * 2009-07-27 2010-12-15 パナソニック株式会社 半導体装置の製造方法及びプラズマドーピング装置
JP2013051221A (ja) 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
CN103515205B (zh) * 2012-06-28 2016-03-23 中芯国际集成电路制造(上海)有限公司 一种FinFET沟道掺杂方法
US9240352B2 (en) 2012-10-24 2016-01-19 Globalfoundries Inc. Bulk finFET well contacts with fin pattern uniformity
US9299564B2 (en) * 2012-12-12 2016-03-29 Varian Semiconductor Equipment Associates, Inc. Ion implant for defect control
KR102175854B1 (ko) * 2013-11-14 2020-11-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR102427596B1 (ko) 2015-09-03 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11171057B2 (en) * 2016-12-30 2021-11-09 Intel Corporation Semiconductor fin design to mitigate fin collapse

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461020A (en) * 1987-09-01 1989-03-08 Matsushita Electric Ind Co Ltd Plasma ion doping method
JP2002198538A (ja) * 2000-10-18 2002-07-12 Internatl Business Mach Corp <Ibm> 半導体側壁フィンを製造する方法
JP2006093715A (ja) * 2004-09-25 2006-04-06 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
KR100238615B1 (ko) * 1996-06-04 2000-01-15 가네꼬 히사시 스택된 캐패시터를 갖는 반도체 기억장치의 제조 방법
JP3923141B2 (ja) * 1996-07-11 2007-05-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW556263B (en) 1996-07-11 2003-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
EP1031873A3 (en) * 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US20040129986A1 (en) * 2002-11-28 2004-07-08 Renesas Technology Corp. Nonvolatile semiconductor memory device and manufacturing method thereof
US7074656B2 (en) 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6970373B2 (en) 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
KR100574340B1 (ko) * 2004-02-02 2006-04-26 삼성전자주식회사 반도체 장치 및 이의 형성 방법
KR100577565B1 (ko) * 2004-02-23 2006-05-08 삼성전자주식회사 핀 전계효과 트랜지스터의 제조방법
KR100605104B1 (ko) * 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
US7238601B2 (en) 2004-09-10 2007-07-03 Freescale Semiconductor, Inc. Semiconductor device having conductive spacers in sidewall regions and method for forming
JP2006164997A (ja) * 2004-12-02 2006-06-22 Toyota Motor Corp 半導体装置の製造方法
KR101123788B1 (ko) * 2004-12-13 2012-03-12 파나소닉 주식회사 플라즈마 도핑 방법
JP2006196821A (ja) 2005-01-17 2006-07-27 Fujitsu Ltd 半導体装置とその製造方法
KR100702011B1 (ko) * 2005-03-16 2007-03-30 삼성전자주식회사 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들
KR100706249B1 (ko) * 2005-06-23 2007-04-12 삼성전자주식회사 핀형 활성영역이 구비된 비휘발성 기억 장치 및 그제조방법
TWI401802B (zh) 2005-06-30 2013-07-11 Samsung Display Co Ltd 薄膜電晶體板及其製造方法
US7879701B2 (en) * 2005-06-30 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070029576A1 (en) * 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
KR100683867B1 (ko) * 2006-02-09 2007-02-15 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP2007329295A (ja) * 2006-06-08 2007-12-20 Hitachi Ltd 半導体及びその製造方法
WO2008090771A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置及びその製造方法
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461020A (en) * 1987-09-01 1989-03-08 Matsushita Electric Ind Co Ltd Plasma ion doping method
JP2002198538A (ja) * 2000-10-18 2002-07-12 Internatl Business Mach Corp <Ibm> 半導体側壁フィンを製造する方法
JP2006093715A (ja) * 2004-09-25 2006-04-06 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170103894A (ko) * 2015-01-08 2017-09-13 상하이 킹스톤 세미컨덕터 코포레이션 핀펫의 도핑 방법
KR101972365B1 (ko) * 2015-01-08 2019-04-25 상하이 킹스톤 세미컨덕터 코포레이션 핀펫의 도핑 방법

Also Published As

Publication number Publication date
US7800165B2 (en) 2010-09-21
US8105926B2 (en) 2012-01-31
US20080179683A1 (en) 2008-07-31
WO2008090771A1 (ja) 2008-07-31
JP5280479B2 (ja) 2013-09-04
CN101601138A (zh) 2009-12-09
TWI353026B (ja) 2011-11-21
TW200832567A (en) 2008-08-01
US20080308871A1 (en) 2008-12-18
CN101601138B (zh) 2012-07-25
US20100330782A1 (en) 2010-12-30
JP4866918B2 (ja) 2012-02-01
JPWO2008090771A1 (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5280479B2 (ja) 半導体装置の製造方法
JP5554701B2 (ja) 半導体装置
JP5449247B2 (ja) 半導体装置
US7491630B2 (en) Undoped gate poly integration for improved gate patterning and cobalt silicide extendibility
WO2010092653A1 (en) Semiconductor device and method for fabricating the same
JP2005317978A (ja) ＦｉｎＦＥＴ半導体構造およびその製造方法
JP2009272423A (ja) 半導体装置及びその製造方法
JP2006505131A (ja) 半導体コンポーネントとその製造方法
JP2009105122A (ja) 半導体装置及びその製造方法
JP5457045B2 (ja) 半導体装置及びその製造方法
JP2008283182A (ja) Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法
JP2006100599A (ja) 半導体装置及びその製造方法
JP2004508717A5 (ja)
JP2009049074A (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
JP2006049823A (ja) 半導体装置及びその製造方法
JP2003203927A (ja) 半導体デバイスの製造方法
JP2011129678A (ja) 半導体装置及びその製造方法
JP2010040571A (ja) 半導体装置及びその製造方法
KR100873240B1 (ko) 반도체 장치 및 그 제조 방법
CN104701163B (zh) 半导体器件及其形成方法
CN102468162A (zh) Nmos晶体管的制作方法
JP2006032542A (ja) 半導体装置の製造方法
TW202336868A (zh) 半導體裝置及其製造方法
KR100665796B1 (ko) 얕은 접합 깊이를 가지는 모스 소자 및 그 제조 방법
JP4987259B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120222

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250