JP4598886B1 - 半導体装置の製造方法及びプラズマドーピング装置 - Google Patents

半導体装置の製造方法及びプラズマドーピング装置 Download PDF

Info

Publication number
JP4598886B1
JP4598886B1 JP2010528632A JP2010528632A JP4598886B1 JP 4598886 B1 JP4598886 B1 JP 4598886B1 JP 2010528632 A JP2010528632 A JP 2010528632A JP 2010528632 A JP2010528632 A JP 2010528632A JP 4598886 B1 JP4598886 B1 JP 4598886B1
Authority
JP
Japan
Prior art keywords
gas
semiconductor device
manufacturing
carbon
introduction layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010528632A
Other languages
English (en)
Other versions
JPWO2011013271A1 (ja
Inventor
雄一朗 佐々木
勝己 岡下
文二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority claimed from PCT/JP2010/002215 external-priority patent/WO2011013271A1/ja
Application granted granted Critical
Publication of JP4598886B1 publication Critical patent/JP4598886B1/ja
Publication of JPWO2011013271A1 publication Critical patent/JPWO2011013271A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

基板(100)上に形成されたフィン型半導体領域(102)にプラズマドーピング法を用いて不純物を導入することにより、不純物導入層(105)を形成する。また、フィン型半導体領域(102)にプラズマドーピング法を用いて炭素を導入することにより、不純物導入層(105)の少なくとも一部分と重複するように炭素導入層を形成する。
【選択図】図5

Description

本発明は、半導体装置の製造方法及びプラズマドーピング装置に関し、特に、フィン型半導体領域を備えた半導体装置の製造方法に関する。
シリコン基板等を基板とする半導体装置の微細化のために、プレーナ型やフィン型の半導体装置が検討されている。これらの半導体装置においては、ソース・ドレイン・エクステンション領域(以下、単にエクステンション領域という)を用いてショートチャネル効果を抑制することが主流となっている。このショートチャネル効果を抑制するためには、エクステンション領域を浅く形成すると共にエクステンション領域に不純物を高濃度で注入することが必要である。
そのために、1980年代後半からプラズマを用いて不純物をシリコン等に注入するプラズマドーピングという技術が開発され始めた(非特許文献1参照)。また、1990年代後半からは、プラズマドーピングを用いてエクステンション領域を高不純物濃度で浅く形成するための研究開発が行われている(非特許文献2、3参照)。
特開平10−125916号公報
B. Mizuno 他、Plasma Doping into the side-wall of a sub-0.5μm width Trench、Ext. Abs. of International Conference on SSDM、1987年、p.317 D. Lenoble 他、Evaluation of Plasma Doping for sub-0.18μm Devices、1998 Int. Conf. Ion Implantation Technology Proc. 、1999年、p.1222 H. Kawasaki他、Demonstration of Highly Scaled FinFET SRAM Cells with High-k/Metal Gate and Investigation of Characteristic Variability for the 32 nm node and beyond、International Electron Device Meeting technical digest、2008年、p.237
しかしながら、前述の非特許文献1、2に開示されている従来の製造方法によると、フィン型FET(field effect transistor )等のフィン型半導体装置(フィン型半導体領域を基板上に有する半導体装置)がさらに微細化された場合に必要となる極浅接合のエクステンション領域を形成できないため、ショートチャネル効果を十分に抑制することができない。
前記に鑑み、本発明は、フィン型半導体装置において所望の浅接合を持つ不純物導入層を形成できるようにすることを目的とする。
前記の目的を達成するために、本願発明者らは、フィン型半導体装置の製造に特許文献1等に開示されている方法、つまり、シリコン基板に炭素及び不純物を順次イオン注入して熱処理を行うことにより、格子間シリコンを炭素によってトラップして不純物の深さ方向の拡散を抑制し、それにより、極浅接合の不純物層を形成する方法を適用することを検討してみた。
ところが、特許文献1の方法に従って、フィン型半導体領域に対して、イオン注入法によりAsイオンの注入を実施した後、イオン注入法により炭素イオンの注入を実施したところ、次のような問題点が発生することが分かった。
図7は、フィン型半導体領域に対してAsイオンの注入を実施した場合のフィン型半導体装置断面の模式図である(非特許文献3参照)。図7に示すように、レジストパターン503をマスクとして、シリコン基板500上にシリコン酸化膜501を介して形成されたフィン型半導体領域502の側面にAsをイオン注入するためには、イオン注入角度(対象物に対してイオンが垂直に注入される場合を0°とする)をシリコン基板500に対して垂直ではなく傾いた角度に設定する必要がある。しかし、このイオン注入角度を大きくしすぎると、Asイオンがレジストパターン503に遮られてフィン型半導体領域502に到達できなくなる。すなわち、フィン型半導体領域502の側面にAsイオンを注入できるイオン注入角度は、フィン型半導体領域502の高さ、レジストパターン503の高さ、フィン型半導体領域502同士の間の距離等によって決まる範囲に限られる。図7に示す場合、フィン型半導体領域502の高さを60nm、フィン型半導体領域502の幅を10nm、フィン型半導体領域502同士の間の距離を20nm、レジストパターン503の高さを210nmとして、イオン注入角度を12度に設定している。この場合、フィン型半導体領域502の左側の側面にAsを注入するための第1の注入と、フィン型半導体領域502の右側の側面にAsを注入するための第2の注入、つまり2回のイオン注入が必要となり、生産性の低下という第1の問題が生じてしまう。尚、フィン型半導体領域502の上部には第1及び第2の注入により不純物注入層504が形成され、フィン型半導体領域502の左側部には第1の注入により不純物注入層505が形成され、フィン型半導体領域502の右側部には第2の注入により不純物注入層506が形成される。
ところで、前述のように、イオン注入角度を12度に設定した場合、フィン型半導体領域502の上面にはAsが12度の角度で衝突する一方、フィン型半導体領域502の側面にはAsが78度の角度で衝突する。ここで、12度程度の小さなイオン注入角度で衝突したAsイオンは、半導体領域中に入り易い一方、78度程度の大きなイオン注入角度で衝突したAsイオンは、その多くが半導体領域表面ではじき返されて半導体領域中に入りにくい。特に、エクステンション領域の形成に用いられるような低エネルギーでのイオン注入においては、78度もの大きなイオン注入角度でイオンが半導体領域表面と衝突した場合、半導体領域の内部に入ることができるイオンの割合は全注入イオン量の10%程度と非常に少なくなる。このように、図7に示す場合、第1の注入によりフィン型半導体領域502の上部に注入されたAsのドーズ量と、第1の注入によりフィン型半導体領域502の左側部に注入されたAsのドーズ量との間には、例えば10:1程度の大きな差が生じてしまう。第2の注入においても同様のことが起きるので、2回のAs注入工程の後においては、フィン型半導体領域502の上部の注入ドーズ量とフィン型半導体領域502の各側部の注入ドーズ量との差は、10:1よりもはるかに大きな差となってしまう。以上に述べたことは、炭素イオンの注入でも実質的に同様である。すなわち、特許文献1の方法をフィン型半導体装置の製造に適用した場合、フィン型半導体領域の側部に形成される不純物層の抵抗を低くすることが難しいという第2の問題が生じてしまう。
さらに、図7に示すように、マスクとなるレジストパターン503に囲まれた領域内に複数本(具体的には5本)のフィン型半導体領域502が並んでいる場合、一番左側のフィン型半導体領域502に注目すると、第1の注入を実施しても、当該フィン型半導体領域502の左側部には、Asイオンがレジストパターン503によって遮られて注入されることはない。すなわち、一番左側のフィン型半導体領域502の左側部には不純物注入層505が形成されない。同様の理由により、一番右側のフィン型半導体領域502に注目すると、第2の注入を実施しても、当該フィン型半導体領域502の右側部にはAsイオンが注入されないので、当該フィン型半導体領域502の右側部には不純物注入層506が形成されない。それに対して、5本並んだフィン型半導体領域502のうち中央に位置する3本のフィン型半導体領域502においては、第1の注入と第2の注入とによってフィン型半導体領域502の両側面にAsイオンが注入されるので、不純物注入層505及び506が形成される。以上のように、特許文献1の方法をフィン型半導体装置の製造に適用した場合、基板上においてフィン型半導体領域同士の間で不純物注入層の抵抗に大きな違いが生じる結果、基板面内において各フィン型半導体装置のオン電流が不均一になるという第3の問題が生じてしまう。
そこで、本願発明者らは、前述の第1の問題(イオン注入が2回必要となる問題)、第2の問題(フィン型半導体領域側部の不純物層の抵抗が高くなる問題)及び第3の問題(基板面内において各フィン型半導体装置のオン電流が不均一になる問題)を回避するために、フィン型半導体領域に炭素及び不純物をプラズマドーピング法を用いて導入する方法を想到した。この方法によれば、フィン型半導体領域の両側部に不純物を1回のプラズマドーピングで導入することができるので、イオン注入と比べて、スループットを向上させることができる。また、イオン注入と比べて、フィン型半導体領域の側部に対する不純物の導入が容易になるので、フィン型半導体領域の側部に低抵抗の不純物層を形成することができる。さらに、各フィン型半導体領域の注入ドーズ量を均一にすることができるので、基板面内における各フィン型半導体装置のオン電流を均一にすることができる。尚、この方法において、炭素のプラズマドーピングと不純物のプラズマドーピングとを同一チャンバー内で実施すれば、装置台数の増加を招くことなく、前述の効果を得ることができる。一方、炭素及び不純物のイオン注入には、炭素注入用の装置と不純物注入用の装置の少なくとも2台の装置が必須である。
さらに、本願発明者らは、種々の条件において炭素及び不純物をプラズマドーピング法を用いて導入してみたところ、以下のような知見を得た。
例えばAsの導入をプラズマドーピングによって実施する場合、Asの注入量を所望の値にするために、Asを含むガスを水素などの希釈ガスによって希釈した混合ガスを用いると共に当該混合ガス中におけるAsを含むガスの濃度を調整することが一般的である。具体的には、プラズマドーピングにおいてAsのドーズ量の制御性を確保するためには、AsH3 を水素によって希釈してAsH3 の濃度を5%以下の低濃度に設定することが必要である。このような混合ガスからなるプラズマを用いた場合、As導入のためのプラズマドーピング工程において、基板上に注入マスクとしてパターニング形成されたレジストの表面にはAsイオンが衝突するだけではなく、希釈ガスがプラズマ化することによって発生した水素イオンなどの希釈ガス由来のイオンもレジストの表面に衝突する。ここで、レジスト表面にプラズマ中のイオンが衝突を繰り返すと、レジストが硬化してしまい、洗浄やアッシングなどのレジスト除去工程でレジストを除去することが困難になってしまう。ここで、不純物であるAsイオンの衝突によってレジストが硬化するだけではなく、希釈ガス由来のイオン(例えば水素イオン)の衝突によってもレジストが硬化してしまう。すなわち、As導入のためのプラズマドーピング工程では、Asイオンの衝突量に加えて、希釈ガス由来のイオンの衝突量に応じてレジストの硬化が進むことになる。
同様に、炭素の導入をプラズマドーピングによって実施する場合にも、炭素の注入量を所望の値にするために、炭素を含むガスを水素などの希釈ガスによって希釈し、炭素を含むガスの濃度を調整することが一般的である。従って、炭素導入のためのプラズマドーピング工程では、炭素イオンの衝突量に加えて、希釈ガス由来のイオンの衝突量に応じてレジストの硬化が進むことになる。
そこで、本願発明者らは、フィン型半導体領域に炭素及び不純物を同時にプラズマドーピング法を用いて導入する方法、つまり、炭素及び不純物の両方を含むガスからなるプラズマを用いてプラズマドーピングを実施する方法を想到した。この方法によると、以下のような問題の発生を防止することができる。
すなわち、不純物(例えばAs)導入のためのプラズマドーピング工程と、炭素導入のためのプラズマドーピング工程とを別々に実施した場合、Asイオンの衝突量と炭素イオンの衝突量との合計に応じた硬化レベルであればレジスト除去が可能となる条件であったとしても、各プラズマドーピング工程で用いられる希釈ガス由来のイオンの衝突量のために、レジストが硬化してしまって除去できなくなるという問題が発生する可能性がある。
特に、As導入のためのプラズマドーピング工程におけるAsを含むガスの濃度が希釈ガスの濃度よりも小さく、且つ、炭素導入のためのプラズマドーピング工程における炭素を含むガスの濃度が希釈ガスの濃度よりも小さいようなプラズマドーピング条件では、レジスト除去が不可能になりやすい。詳しくは、不純物や炭素を含むガスの濃度を低くし、且つ希釈ガスの濃度を高くしたプラズマドーピング条件の場合には、As導入のためのプラズマドーピング工程と炭素導入のためのプラズマドーピング工程とを別々に実施すると、両工程における希釈ガス由来のイオンの衝突量が、各単独の工程における希釈ガス由来のイオンの衝突量と比較して非常に大きくなってしまうので、希釈ガス由来のイオンの衝突に起因するレジスト硬化が主要因となってレジストが除去できなくなる場合がある。
このようなイオンの衝突に起因するレジスト硬化の問題は、イオン注入では起こり得ないプラズマドーピングに特有の問題である。すなわち、例えばAsをイオン注入する場合、Asイオン以外のイオンは質量分析器によって予め分離されているので、Asイオン以外のイオンが基板上のレジストに衝突することはない。同様に、炭素をイオン注入する場合も、炭素イオン以外のイオンは質量分析器によって予め分離されているので、炭素イオン以外のイオンが基板上のレジストに衝突することはない。従って、Asイオン注入工程と炭素イオン注入工程とを別々に実施したとしても、レジストに衝突するイオンはAsイオン及び炭素イオンのみであるので、レジスト除去を容易に行うことができる。
以上のように、フィン型半導体領域に対してプラズマドーピングを用いてAsなどの不純物の導入と炭素の導入とを実施する場合、レジスト除去性を確保するという観点からは、希釈ガス由来のイオンの衝突量をできるだけ低減させる必要があるという知見を得て、本願発明者らは、フィン型半導体領域に炭素及び不純物を同時にプラズマドーピング法を用いて導入する方法を想到をしたのである。
尚、炭素及び不純物のプラズマドーピングを同時に行わない場合であっても、炭素及び不純物のそれぞれのプラズマドーピングに要する合計時間を十分に低減することにより、レジスト除去性を確保できることは言うまでもない。
例えば、プラズマドーピング時のフィン型半導体領域の上部コーナーの削れを防止するために、チャンバー内圧力を例えば0.35Paに設定すると共に、プラズマドーピングによるエクステンション形成やソース・ドレイン形成においてゲート電極下側領域への不純物の回り込みを防止するために、バイアス電圧(Vpp)を250Vに設定した場合、レジスト除去性の観点から、不純物(例えばAs)のプラズマドーピング工程と炭素のプラズマドーピング工程の2つの工程でフィン型半導体領域をプラズマに曝す合計時間(プラズマ照射時間の合計)は72秒以下であることが好ましい。すなわち、プラズマ照射時間の合計が72秒以下であれば、薬液洗浄等によってレジストを容易に除去することができる。逆に、プラズマ照射時間の合計が72秒よりも長くなると、レジストの硬化が進み、薬液洗浄等によってレジスト除去が困難になってしまう。
ここで、前述の各数値は例示であって、チャンバー内圧力やバイアス電圧等のプラズマドーピング条件に応じて、レジスト除去性の観点からプラズマ照射時間の合計に対する適切な制限(上限時間)を課せばよいことは言うまでもない。例えば、チャンバー内圧力を0.35Paよりも小さく設定すれば、又はバイアス電圧を250Vよりも小さく設定すれば、プラズマ照射時間の合計を前述の72秒よりも大きくすることができる。
尚、フィン型半導体領域に炭素及び不純物をプラズマドーピングする際に用いる炭素を含むガスや不純物を含むガスは酸素を含まないことが好ましい。このようにすると、フィン型半導体領域を構成する半導体や導入された不純物の酸化を防止できるため、フィン型半導体領域に形成された不純物層(例えばエクステンション領域)の抵抗の増大を防止できる結果、フィン型半導体装置の特性劣化を防止できる。具体的には、炭素を含むガスとしては、例えば炭素と水素とからなるガスを用い、不純物を含むガスとしては、例えば不純物と水素とからなるガスを用いてもよい。
また、フィン型半導体領域に炭素及び不純物をプラズマドーピングする際に用いる炭素を含むガスや不純物を含むガスを希釈する希釈ガスとしては、ヘリウムを用いることが好ましい。このようにすると、ヘリウムは比較的原子量が小さい元素であるので、希釈ガス由来のヘリウムイオンによってフィン型半導体領域の上部コーナーが削られることを抑制できる。尚、水素は原子量が最小の元素であるが、プラズマ中において水素ラジカルがシリコンと結合してSix y を生成するために、水素のプラズマはヘリウムのプラズマよりもフィン型半導体領域を削る能力が大きいので、希釈ガスとしては、他の元素との反応性が著しく低いヘリウムの方が水素よりも好ましい。
本発明は、以上の知見に基づいてなされたものであって、具体的には、本発明に係る半導体装置の製造方法は、基板上に形成されたフィン型半導体領域にプラズマドーピング法を用いて不純物を導入することにより、不純物導入層を形成する工程と、前記フィン型半導体領域にプラズマドーピング法を用いて炭素を導入することにより、前記不純物導入層の少なくとも一部分と重複するように炭素導入層を形成する工程とを備えている。
本発明に係る半導体装置の製造方法によると、フィン型半導体領域にプラズマドーピング法を用いて不純物導入層と共に炭素導入層を形成するため、不純物の深さ方向の拡散を抑制できるので、極浅接合の不純物導入層を形成することができる。また、フィン型半導体領域内において互いに結合した不純物同士を炭素によって分離することができるため、不純物導入層形成後の活性化熱処理による不純物の活性化率を向上させることができる。また、フィン型半導体領域の両側部に不純物を1回のプラズマドーピングで導入することができるので、イオン注入を用いる場合と比べて、スループットを向上させることができる。また、イオン注入を用いる場合と比べて、フィン型半導体領域の側部に対する不純物の導入が容易になるので、フィン型半導体領域の側部に低抵抗の不純物導入層を形成することができる。さらに、不純物導入層を形成する際にマスクとなるレジストパターン等が複数本のフィン型半導体領域を囲んでいるような場合にも、各フィン型半導体領域への注入ドーズ量を均一にすることができるので、基板面内における各フィン型半導体装置のオン電流を均一にすることができる。
尚、本発明に係る半導体装置の製造方法において、炭素に代えて例えば窒素を用いても、前述の効果を得ることができる。
また、本発明に係る半導体装置の製造方法において、前記不純物導入層を形成する工程と、前記炭素導入層を形成する工程とを同一チャンバー内で実施すると、装置台数の増加を招くことなく、前述の効果を得ることができる。この場合に、前記不純物導入層を形成する工程と、前記炭素導入層を形成する工程とを、前記不純物を含むガスと炭素を含むガスとの混合ガスを用いて同時に実施すると、炭素や不純物の導入時にマスクとして用いたレジストが硬化して除去できなくなる事態を回避することができる。
また、本発明に係る半導体装置の製造方法において、前記不純物導入層を形成する工程が、前記フィン型半導体領域の内部に結晶層を残存させつつ、前記不純物導入層の少なくとも一部分と重複するようにアモルファス層を形成する工程を含むと、導入不純物の活性化アニールを高効率で行うことができるので、不純物導入層をより低抵抗化することができる。この場合、前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程の後に、熱処理を行って前記アモルファス層を結晶回復させる工程をさらに備えていてもよい。
また、本発明に係る半導体装置の製造方法において、前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程のそれぞれを、0.35pa以下の圧力で実施すると、プラズマドーピング時にフィン型半導体領域の上部コーナーが削られることを防止することができる。この場合、前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程のそれぞれを、250V以下のバイアス電圧で実施すると、プラズマドーピング時におけるゲート電極下側領域への不純物の回り込みを防止することができる。さらに、この場合、前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程のそれぞれのプラズマ処理時間の合計が72秒以下であると、炭素や不純物の導入時にマスクとして用いたレジストが硬化して除去できなくなる事態を回避することができる。
また、本発明に係る半導体装置の製造方法において、前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程のそれぞれのプラズマ処理時間の合計が、当該両工程での圧力及びバイアス電圧に基づいて予め設定されている上限時間以下であると、炭素や不純物の導入時にマスクとして用いたレジストが硬化して除去できなくなる事態を回避することができる。
また、本発明に係る半導体装置の製造方法において、前記不純物導入層を形成する工程を、ボロン、砒素及びリンの中から選ばれる少なくとも1つの元素を含む第1のガスを用いて実施し、前記炭素導入層を形成する工程を、炭素を含む第2のガスを用いて実施してもよい。この場合、前記第1のガス及び前記第2のガスをそれぞれヘリウムによって希釈して用いると、プラズマドーピング時にフィン型半導体領域の上部コーナーが削られることを防止することができる。また、この場合、前記第2のガスが、炭素と水素とからなるガスであると、フィン型半導体領域を構成する半導体や導入された不純物の酸化を防止できるため、フィン型半導体領域に形成された不純物導入層(例えばエクステンション領域)の抵抗の増大を防止できる結果、フィン型半導体装置の特性劣化を防止できる。また、この場合、前記第1のガスが、ボロンと水素とからなるガス、砒素と水素とからなるガス、又はリンと水素とからなるガスであり、前記第2のガスが、炭素と水素とからなり且つ前記第1のガスよりも分子量が小さいガスであると、フィン型半導体領域を構成する半導体や導入された不純物の酸化を防止できるため、フィン型半導体領域に形成された不純物導入層(例えばエクステンション領域)の抵抗の増大を防止できる結果、フィン型半導体装置の特性劣化を防止できると共に、次のような効果も得られる。すなわち、炭素導入層を不純物導入層よりも深く形成できるため、より接合の浅い不純物導入層を形成することができる。このような効果を得るためには、例えば、前記第1のガスはB2 6 であり、前記第2のガスはCH4 (メタン)であってもよい。或いは、前記第1のガスはAsH3 であり、前記第2のガスはCH4 (メタン)、C2 6 (エタン)、C3 6 (シクロプロパン)、C3 8 (プロパン)、C4 10(ブタン)、又はC4 10(イソブタン)であってもよい。或いは、前記第1のガスはPH3 であり、前記第2のガスはCH4 (メタン)又はC2 6 (エタン)であってもよい。但し、炭素導入層に起因するリーク電流の発生を防止するために、炭素導入層を不純物導入層よりも浅く形成してもよい。
本発明に係るプラズマドーピング装置は、以上に述べた本発明に係る半導体装置の製造方法に用いられるプラズマドーピング装置であって、前記基板が載置されるチャンバーと、前記チャンバー内に、前記不純物を含むガスを供給する第1のガス供給部と、前記チャンバー内に、炭素を含むガスを供給する第2のガス供給部とを備えている。
本発明に係るプラズマドーピング装置によると、本発明に係る半導体装置の製造方法を実施することを可能とする。特に、不純物導入層を形成する工程と、炭素導入層を形成する工程とを同一チャンバー内で実施することを可能とするため、装置台数の増加を招くことなく、本発明に係る半導体装置の製造方法による前述の効果を得ることができる。
本発明に係るプラズマドーピング装置において、前記チャンバー内に、希釈ガスを供給する第3のガス供給部をさらに備えていてもよい。
本発明によると、スループットの低下や装置台数の増加を招くことなく、フィン型半導体領域にプラズマドーピング法を用いて不純物及び炭素を導入できるため、製造時の経済性を改善しつつ、半導体デバイス、特に、フィン型半導体装置等の3次元デバイスの性能を向上させることができる。
図1は、本発明の一実施形態に係る半導体装置の製造方法のプロセスフローである。 図2(a)〜(f)は、本発明の一実施形態に係る半導体装置の製造方法の各工程における半導体装置の構造を示す斜視図である。 図3は、本発明の一実施形態に係る半導体装置の製造方法に用いるプラズマドーピング装置の概略構成を示す断面図である。 図4は、本発明の一実施形態に係る半導体装置の製造方法においてプラズマドーピングを実施する場合の各ガスの流量とバイアス電圧の時間変化を示す図である。 図5は、本発明の一実施形態に係る半導体装置の製造方法の一工程における半導体装置の構造を示す断面図である。 図6(a)及び(b)は、本発明の一実施形態の変形例に係る半導体装置の製造方法においてプラズマドーピングを実施する場合の各ガスの流量とバイアス電圧の時間変化を示す図である。 図7は、従来の半導体装置の製造方法の一工程における半導体装置の構造を示す断面図である。
以下、本発明の一実施形態に係る半導体装置の製造方法及びプラズマドーピング装置について、図面を参照しながら説明する。尚、本実施形態では、一例として、ICP(inductively coupled plasma)型のプラズマドーピング装置においてB2 6 とCH4 とをHeによって希釈した混合ガスのプラズマを用いて、0.35Paという通常よりも低い圧力でプラズマドーピングを行うことによって、ボロンをフィン型半導体領域の上面に注入すると共にフィン型半導体領域の側面に注入し又は付着させると同時に、炭素をフィン型半導体領域の上面に注入すると共にフィン型半導体領域の側面に注入し又は付着させた後、注入し又は付着させたボロンを熱処理によって電気的に活性化させることによって、フィン型半導体装置のオン電流を向上させる場合について説明する。
図1は、本実施形態に係る半導体装置(具体的にはフィン型半導体装置)の製造方法のプロセスフローであり、図2(a)〜(f)は、図1に示すプロセスフローの各工程におけるフィン型半導体装置の構造を示す斜視図である。
まず、ステップS1において、図2(a)に示すように、例えばシリコンからなる半導体基板100上に絶縁膜(BOX酸化膜)101を介して形成されたシリコン層(つまりSOI(semiconductor on insulator)基板の上部シリコン層)がパターニングされてなる複数のフィン型半導体領域102を跨ぐようにゲート絶縁膜(図示省略)を介してゲート電極103を形成する。ここで、各フィン型半導体領域102の幅(Wfin)は例えば10nmであり、各フィン型半導体領域102の高さ(Hfin)は例えば60nmであり、各フィン型半導体領域102同士の間隔(S)は例えば20nmであり、ゲート幅(Wg)は例えば20nmである。
次に、ステップS2において、図2(b)に示すように、所望のドーパント(例えば、ボロン)を注入する領域を開口部としたレジストパターン104を絶縁膜102上に形成する。ここで、レジストパターン104の高さは例えば210nmである。
次に、ステップS3において、プラズマドーピング法を用いて各フィン型半導体領域102に、ボロンと炭素とを含むプラズマを照射する。これにより、図2(c)に示すように、ゲート電極103の外側の各フィン型半導体領域102の上部及び側部に、エクステンション領域105となるボロン導入層が形成されると共に、当該ボロン導入層の少なくとも一部分と重複するように炭素導入層(図示省略)が形成される。
ここで、プラズマドーピング条件は、例えば、プラズマ発生方式がICPプラズマ方式であり、原料ガスがHeで希釈したB2 6 とCH4 との混合ガスであり、原料ガス中でのB2 6 濃度及びCH4 濃度がそれぞれ0.5質量%及び0.2質量%であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧Vppが250Vであり、基板温度が20℃であり、プラズマ照射時間は72秒である。但し、プラズマ照射時間72秒のうち最初の12秒間にはバイアス電圧の印加を行わず、残りの60秒間に250Vのバイアス電圧を印加した。
次に、ステップS4において、図2(d)に示すように、例えば薬液洗浄によりレジストパターン104を除去した後、ステップS5において、図2(e)に示すように、ゲート電極103の側面を覆うように絶縁性サイドウォールスペーサ106を形成することによって、エクステンション領域105を保護する。
次に、ステップS6において、各フィン型半導体領域102にボロンを比較的深く注入する。これにより、図2(f)に示すように、ゲート電極103及び絶縁性サイドウォールスペーサ106の外側の各フィン型半導体領域102の上部及び側部にソース・ドレイン領域107が形成される。その後、ステップS7において、活性化アニールを実施することにより、エクステンション領域105及びソース・ドレイン領域107のそれぞれのボロンを電気的に活性化する。このとき、エクステンション領域105にはプラズマドーピングによりアモルファスシリコンに改質された層にボロンだけではなく炭素が注入され又は付着しているので、活性化アニールによって多数のボロンを電気的に活性化することができるので、各フィン型半導体領域102の上部及び側部のエクステンション領域105を低抵抗化することができる。
以上の工程によって、フィン型半導体装置の主要部を完成させることができる。
本実施形態の半導体装置の製造方法によると、フィン型半導体領域102にプラズマドーピング法を用いて不純物導入層(具体的にはエクステンション領域105)と共に炭素導入層を形成するため、不純物(具体的にはボロン)の深さ方向の拡散を抑制できるので、極浅接合の不純物導入層を形成することができる。また、フィン型半導体領域102内において互いに結合した不純物同士を炭素によって分離することができるため、不純物導入層形成後の活性化熱処理による不純物の活性化率を向上させることができる。また、フィン型半導体領域102の両側部に不純物を1回のプラズマドーピングで導入することができるので、イオン注入を用いる場合と比べて、スループットを向上させることができる。また、イオン注入を用いる場合と比べて、フィン型半導体領域102の側部に対する不純物の導入が容易になるので、フィン型半導体領域102の側部に低抵抗の不純物導入層を形成することができる。さらに、不純物導入層を形成する際にマスクとなるレジストパターン104が複数本のフィン型半導体領域102を囲んでいるような場合にも、各フィン型半導体領域102への注入ドーズ量を均一にすることができるので、基板面内における各フィン型半導体装置のオン電流を均一にすることができる。
また、本実施形態の半導体装置の製造方法によると、不純物導入層を形成する工程と前記炭素導入層を形成する工程とを同一チャンバー内で同時に実施するため、装置台数の増加を招くことなく、前述の効果を得ることができると共に、炭素や不純物の導入時にマスクとして用いたレジストが硬化して除去できなくなる事態を回避することができる。
尚、本実施形態の半導体装置の製造方法において、炭素に代えて例えば窒素を用いても、前述の効果を得ることができる。
また、本実施形態の半導体装置の製造方法において、ステップS3のプラズマドーピングを0.35pa以下の圧力で実施することが好ましい。このようにすると、プラズマドーピング時にフィン型半導体領域102の上部コーナーが削られることを防止することができる。
また、本実施形態の半導体装置の製造方法において、ステップS3のプラズマドーピングを250V以下のバイアス電圧で実施することが好ましい。このようにすると、プラズマドーピング時におけるゲート電極103の下側領域への不純物の回り込みを防止することができる。
また、本実施形態の半導体装置の製造方法において、ステップS3のプラズマドーピングを0.35paのチャンバー内圧力、250Vのバイアス電圧で実施する場合には、ステップS3のプラズマ処理時間の合計を72秒以下に設定することが好ましい。このようにすると、炭素や不純物の導入時にマスクとして用いたレジストが硬化して除去できなくなる事態を回避することができる。ここで、チャンバー内圧力を0.35Paよりも小さく設定すれば、又はバイアス電圧を250Vよりも小さく設定すれば、ステップS3のプラズマ処理時間の合計を前述の72秒よりも大きくすることができる。言い換えると、ステップS3のプラズマドーピングにおけるプラズマ処理時間の合計は、当該プラズマドーピングでのチャンバー内圧力及びバイアス電圧に基づいて予め設定されている上限時間以下であることが好ましい。
以下、本実施形態の半導体装置の製造方法に用いるプラズマドーピング装置(以下、本実施形態のプラズマドーピング装置という)について説明する。図3は、本実施形態のプラズマドーピング装置の概略構成を示す断面図である。
図3に示すプラズマドーピング装置によると、真空容器(チャンバー)1内にガス供給装置2から所定のガスを導入しつつ、排気装置の一例としてのターボ分子ポンプ3により排気を行うことができる。ここで、調圧弁4により真空容器1内を所定の圧力に保つことができる。また、高周波電源5により例えば13.56MHzの高周波電力を真空容器1の天板7の近傍に設けられたコイル8に供給することにより、真空容器1内にプラズマを発生させることができる。真空容器1内に天板7と対向するように設けられた試料電極6上には、試料の一例としてのシリコン基板(基板上にフィン型半導体領域が形成されているものとする)9が載置される。ここで、試料電極6は、例えばシリコン基板9を載置可能な略円形状の台座である。また、試料電極6に高周波電力を供給するための高周波電源10が設けられており、高周波電源10はシリコン基板9がプラズマに対して負の電位を持つように、試料電極6の電位を制御する電圧源として機能する。制御装置20は、ガス供給装置2(不純物原料ガス供給装置2a、ヘリウム供給装置2b、炭素原料ガス供給装置2c、不純物原料ガス供給装置2d、ヘリウム供給装置2e、炭素原料ガス供給装置2f、第1〜第6マスフローコントローラMFC1〜MFC6を含む)、ターボ分子ポンプ3、調圧弁4、高周波電源5及び高周波電源10のそれぞれに接続されており、これらの動作を制御する。また、制御装置20の制御下で行われるこれらの動作は、必要に応じて、記憶部21に情報として記憶されると共に、記憶部21に予め記憶された情報を制御装置20が読み取ることによりこれらの動作が実施される。
以上のような構成を有する図3に示すプラズマドーピング装置において、真空容器1内に生成されたプラズマ中のイオンをシリコン基板9の表面に向かって加速して衝突させたり、プラズマ中のガス構成分子やラジカルを試料の一例としてのシリコン基板9の表面に吸着させたりすることによって、シリコン基板9の表面に不純物を導入することができる。尚、ガス供給装置2から供給されたガスは、真空容器1底部の排気口1Aからターボ分子ポンプ3へと排気される。ターボ分子ポンプ3及び排気口1Aは、試料電極6の直下に配置されている。
また、図3に示すプラズマドーピング装置においては、ガス供給装置2から、天板7における試料電極6に対向する真空容器内面7aとは反対側の表面(外面)7bの略中央部に立設されたガス流路形成部材(天板7の一部として構成されていてもよい)17までは、第1ガス供給配管11と第2ガス供給配管13との少なくとも2本の配管によりガスが供給される。さらに、ガス流路形成部材17から天板7内へと少なくとも2本のガス流路(第1ガス流路15及び第2ガス流路16)が延伸しており、天板7の中央(つまり基板9の中心軸)に対して回転対称にそれぞれ配置された基板中央部用ガス吹き出し穴12及び基板周辺部用ガス吹き出し穴14から真空容器1の内部にガスがそれぞれ供給される。
本実施形態においては、ガス供給装置2から第1ガス供給配管11を使用して、天板7の外面7bの中央部に立設したガス流路形成部材17の上端部には、以下のようにしてガスが供給される。ここで、ガス供給装置2内に設けられている流量制御装置(マスフローコントローラ)MFC1、MFC2、MFC3により、不純物原料ガスと炭素原料ガスとを含むプラズマドーピング処理用ガスの流量及び濃度を所定値に制御する。具体的には、本実施形態では、不純物原料ガス(一例としてジボラン(B2 6 ))と炭素原料ガス(一例としてメタン(CH4 ))とをヘリウムで希釈(B2 6 については0.5質量%、CH4 については0.2質量%にそれぞれ希釈)したガスをプラズマドーピング処理用ガスとして用いる。このため、不純物原料ガス供給装置2aから供給される不純物原料ガスの流量制御を第1マスフローコントローラMFC1により行うと共にヘリウム供給装置2bから供給されるヘリウム(He)の流量制御を第2マスフローコントローラMFC2により行うことに加えて、炭素原料ガス供給装置2cから供給される炭素原料ガスの流量制御を第3マスフローコントローラMFC3により行う。第1、第2及び第3マスフローコントローラMFC1、MFC2及びMFC3によって流量が制御された各ガスをガス供給装置2内で混合してプラズマドーピング処理用ガス(混合ガス)を生成した後、この混合ガスを第1ガス供給配管11及びガス流路形成部材17を通じて第1ガス流路15に供給する。第1ガス流路15に供給された混合ガスは、天板7におけるシリコン基板9に対向する真空容器内面7aのうち基板中央部に対向する領域に形成された複数の基板中央部用ガス吹き出し穴12から真空容器1内へと供給される。ここで、複数の基板中央部用ガス吹き出し穴12から吹き出した混合ガスは、シリコン基板9の中央部に向けて供給されることになる。
同様に、ガス供給装置2から第2ガス供給配管13を使用して、天板7の外面7bの中央部に立設したガス流路形成部材17の上端部には、以下のようにしてガスを供給される。ここで、ガス供給装置2内に設けられている流量制御装置(マスフローコントローラ)MFC4、MFC5、MFC6により、不純物原料ガスと炭素原料ガスとを含むプラズマドーピング処理用ガスの流量及び濃度を所定値に制御する。具体的には、本実施形態では、不純物原料ガス(一例としてジボラン(B2 6 ))と炭素原料ガス(一例としてメタン(CH4 ))とをヘリウムで希釈(B2 6 については0.5質量%、CH4 については0.2質量%にそれぞれ希釈)したガスをプラズマドーピング処理用ガスとして用いる。このため、不純物原料ガス供給装置2dから供給される不純物原料ガスの流量制御を第4マスフローコントローラMFC4により行うと共にヘリウム供給装置2eから供給されるヘリウム(He)の流量制御を第5マスフローコントローラMFC5により行うことに加えて、炭素原料ガス供給装置2fから供給される炭素原料ガスの流量制御を第6マスフローコントローラMFC6により行う。第4、第5及び第6マスフローコントローラMFC4、MFC5及びMFC6によって流量が制御された各ガスをガス供給装置2内で混合してプラズマドーピング処理用ガス(混合ガス)を生成した後、この混合ガスを第2ガス導入流路13及びガス流路形成部材17を通じて第2ガス流路16に供給する。第2ガス流路16に供給された混合ガスは、天板7におけるシリコン基板9に対向する真空容器内面7aのうち基板周縁部に対向する領域に形成された複数の基板周辺部用ガス吹き出し穴14から真空容器1内へと供給される。ここで、複数の基板周辺部用ガス吹き出し穴14から吹き出した混合ガスは、シリコン基板9の周縁部に向けて供給されることになる。
以上のようにして、本実施形態では、不純物原料ガスの一例としてのジボラン(B2 6 )と、炭素原料ガスの一例としてのメタン(CH4 )とをヘリウム(He)によって所望の質量濃度に希釈した混合ガスを真空容器1内に供給することができる。
従って、図3に示すようなプラズマドーピング装置を用いて同一の真空容器1内でB2 6 とCH4 とHeとの混合ガスからなるプラズマをシリコン基板9に照射してプラズマドーピング処理を行うことによって、ボロン及び炭素の導入を1台の装置で実施することができる。これは、イオン注入を用いる場合に、ボロン注入用の装置と炭素注入用の装置の少なくとも2台の装置が必要となるのに対して、経済性の点で非常に優位である。
図4は、本実施形態において前述のような混合ガスを用いてプラズマドーピングを実施する場合の各ガスの流量とバイアス電圧Vppの時間変化を示している。本実施形態においては、図4に示すように、t1の時点で、マスフローコントローラMFC1からB2 6 /He(B2 6 をHeにより希釈したガス)を、マスフローコントローラMFC3からCH4 /He(CH4 をHeにより希釈したガス)をそれぞれ流し始める。尚、図示はしていないが、t1の時点でマスフローコントローラMFC2からHeも流し始める。混合ガスからなるプラズマが安定した後に(例えばt1から12秒後に)、バイアス電圧Vppの印加を開始してプラズマ中のイオンをシリコン基板9に向けて加速することにより、当該イオンのシリコン基板9への注入を開始する。そして、バイアス電圧Vppの印加を例えば60秒間行った後、t2の時点で各マスフローコントローラMFC1、MFC2、MFC3からのガスの供給を停止すると共にバイアス電圧Vppの印加も停止する。これにより、プラズマ放電はt2の時点で終了する。従って、本実施形態においては、1枚のシリコン基板(ウェハ)9のプラズマドーピング処理に要する放電時間は、t1からt2までの時間(例えば72秒)である。これは、例えば250Vという低バイアス電圧領域でイオン注入を用いた場合と比べると、格段に短い処理時間である。また、イオン注入を用いてフィン型半導体領域の両側部に不純物注入層を形成するためには、図7に示すように、少なくとも2回のイオン注入が必要であった。それに対して、本実施形態では、図2(c)及び図5に示すように、1回のプラズマドーピング処理によって、フィン型半導体領域102の両側部に不純物注入層(具体的にはエクステンション領域105)を形成することができるので、本実施形態のプラズマドーピング処理時間は、イオン注入を用いた場合と比べて、より一層短くなる。これは、炭素の導入についても同様であるので、本実施形態によれば、短時間のプラズマドーピング処理によってフィン型半導体領域102の上部のみならず両側部にも、ボロン及び炭素をそれぞれ所望のドーズ量で導入することが可能となる。尚、図5は図2(c)の斜視図に対応する断面図であるが、図7に示す従来構造との対比のために、図2(c)に示す形状や寸法を変えて示している。
以下、本実施形態の半導体装置の製造方法におけるプラズマドーピング処理によるアモルファス層形成について説明する。
前述のように、図2(c)は、本実施形態のプラズマドーピング処理においてボロンと炭素とを含むプラズマをフィン型半導体領域102に照射した後の状態を示しており、図5は、図2(c)の斜視図に対応する断面図である。このプラズマ照射により、フィン型半導体領域102の上面及び側面にボロン及び炭素が付着し又は注入される結果、フィン型半導体領域102の上部及び側部に、エクステンション領域105となるボロン導入層が形成されると共に、当該ボロン導入層の少なくとも一部分と重複するように炭素導入層が形成される。ここで、図示は省略しているが、これらのボロン導入層及び炭素導入層と重複するように非結晶層(アモルファス層)が形成される。すなわち、フィン型半導体領域102を構成するシリコン結晶が、プラズマ中に含まれる大量のヘリウムイオンと少量のボロンイオン、炭素イオン及び水素イオンとの衝撃を受けることによってアモルファスシリコンに改質され、それにより、この非結晶層が形成されると考えられる。
本実施形態においては、図5に示すように、フィン型半導体領域102の内部(中央部)に結晶領域102aを残存させつつ、プラズマドーピング処理を実施する。このようにすると、プラズマドーピング処理後のアニールによって、フィン型半導体領域102の中央部の結晶を種として非結晶層が結晶回復を起こす結果、アニール後にはフィン型半導体領域102の全体が結晶状態に回復するため、不純物導入層(つまりエクステンション領域105)の抵抗が下がるので、フィン型半導体装置のオン電流が向上する。尚、本実施形態においては、プラズマドーピング処理を例えば0.35Paという低い圧力で実施すると共にフィン型半導体領域102をプラズマに曝す時間を例えば72秒という短い時間に設定しているため、フィン型半導体領域102の上部コーナーが削られる量を極端に小さく(例えば1nm未満に)することができるので、フィン型半導体装置のオン電流をさらに向上させることができる。また、本実施形態のプラズマドーピング処理によれば、例えば図5に示すように、レジストパターン104に囲まれるように配置された複数本のフィン型半導体領域102同士の間でボロン及び炭素の導入量に差が出る要因がないので、複数のフィン型半導体装置のオン電流の間に生じるばらつきが小さくなるという効果も得られる。
以上に説明したように、本実施形態においては、B2 6 とCH4 とHeとの混合ガスによるプラズマドーピング処理を行うことによって、フィン型半導体領域102の上面及び側面にボロン及び炭素を同時に注入し又は付着させることができるのみならず、非結晶層も同時に形成することができる。この非結晶層は、結晶と比べて光吸収率が高く、プラズマドーピング処理後のアニール時に光を効率良く吸収するので、ボロンの活性化率を向上させて不純物導入層(エクステンション領域105)の抵抗を低くすることができる。従って、本実施形態によれば、この非結晶層の形成をボロン及び炭素の導入と同時に行うことにより、良好なレジスト除去性を維持したまま、フィン型半導体領域102に形成される不純物導入層の低抵抗化、つまりフィン型半導体装置のオン電流の向上を実現することができる。尚、前述の非結晶層による効果の点では、この非結晶層をボロン導入層及び炭素導入層の全体を含むように深く形成することが好ましいが、プラズマドーピング処理後のアニールによって非結晶層を結晶回復させるために、フィン型半導体領域102の内部(中央部)に結晶領域102aを残存させる必要がある。
尚、本実施形態において、図4に示すように、不純物を含むガス(例えばB2 6 /He)と炭素を含むガス(例えばCH4 /He)とを同時にチャンバー内に供給することにより、不純物導入層の形成と炭素導入層の形成とを同時に行った。しかし、これに代えて、例えば図6(a)に示すように、先に炭素を含むガス(例えばCH4 /He)をチャンバー内に供給して炭素導入層を形成した後、不純物を含むガス(例えばB2 6 /He)をチャンバー内に供給して不純物導入層を形成してもよい。この場合、炭素を含むガスの供給時間と不純物を含むガスの供給時間とが一部重なり合っていてもよい。或いは、例えば図6(b)に示すように、先に不純物を含むガス(例えばB2 6 /He)をチャンバー内に供給して不純物導入層を形成した後、炭素を含むガス(例えばCH4 /He)をチャンバー内に供給して炭素導入層を形成してもよい。この場合も、不純物を含むガスの供給時間と炭素を含むガスの供給時間とが一部重なり合っていてもよい。但し、いずれの場合においても、不純物導入層形成工程と炭素導入層形成工程とのそれぞれのプラズマ照射時間の合計に対して、レジスト除去性の観点から、チャンバー内圧力やバイアス電圧等によって決まる上限時間が課される。また、この上限時間の範囲内にプラズマ照射時間の合計が収まるのであれば、不純物導入層形成工程及び炭素導入層形成工程のそれぞれを別々のプラズマドーピング装置(つまり別々のチャンバー)で実施してもよい。
また、本実施形態において、フィン型半導体領域102に不純物導入層(エクステンション領域105)を形成するために、不純物を含むガスとして、B2 6 を用いたが、これに限らず、例えばボロン、砒素及びリンの中から選ばれる少なくとも1つの元素を含むガスを用いてもよい。また、フィン型半導体領域102に炭素導入層を形成するために、炭素を含むガスとして、CH4 を用いたが、これに限らず、他の炭素を含むガスを用いてもよい。また、不純物を含むガスや炭素を含むガスの希釈ガスとしてHe(ヘリウム)を用いたが、これに限らず、他の希釈ガスを用いてもよい。但し、希釈ガスとしてヘリウムを用いると、ヘリウムは比較的原子量が小さい元素であるので、希釈ガス由来のヘリウムイオンによってフィン型半導体領域102の上部コーナーが削られることを抑制できる。尚、水素は原子量が最小の元素であるが、プラズマ中において水素ラジカルがシリコンと結合してSix y を生成するので、水素のプラズマはヘリウムのプラズマよりもフィン型半導体領域を削る能力が大きくなってしまう。従って、希釈ガスとしては、他の元素との反応性が著しく低いヘリウムの方が水素よりも好ましい。
また、本実施形態において、フィン型半導体領域102に炭素及び不純物をプラズマドーピングする際に用いる炭素を含むガスや不純物を含むガスは酸素を含まないことが好ましい。このようにすると、フィン型半導体領域102を構成する半導体や導入された不純物の酸化を防止できるため、フィン型半導体領域102に形成された不純物導入層(エクステンション領域105)の抵抗の増大を防止できる結果、フィン型半導体装置の特性劣化を防止できる。具体的には、炭素を含むガスとしては、例えば、炭素と水素とからなるガスを用い、不純物を含むガスとしては、不純物と水素とからなるガス、例えば、ボロンと水素とからなるガス、砒素と水素とからなるガス、又はリンと水素とからなるガスを用いてもよい。ここで、炭素と水素とからなるガスの分子量が不純物と水素とからなるガスの分子量よりも小さいと、炭素導入層を不純物導入層よりも深く形成できるため、より接合の浅い不純物導入層を形成することができる。このような効果を得るために、例えば、不純物と水素とからなるガスとしてB2 6 (27.67g/mol)を用い、炭素と水素とからなるガスとしてCH4 (メタン:16.04g/mol)を用いてもよい。或いは、例えば、不純物と水素とからなるガスとしてAsH3 (77.9454g/mol)を用い、炭素と水素とからなるガスとして、CH4 (メタン:16.04g/mol)、C2 6 (エタン:30.07g/mol)、C3 6 (シクロプロパン:42.08g/mol)、C3 8 (プロパン:44g/mol)、C4 10(ブタン:58.12g/mol)、又はC4 10(イソブタン:58.12g/mol)を用いてもよい。或いは、例えば、不純物と水素とからなるガスとしてPH3 (34.00g/mol)を用い、炭素と水素とからなるガスとして、CH4 (メタン:16.04g/mol)又はC2 6 (エタン:30.07g/mol)を用いてもよい。尚、炭素導入層に起因するリーク電流の発生を防止するために、炭素導入層を不純物導入層よりも浅く形成してもよい。
本発明は、半導体装置の製造方法及びプラズマドーピング装置に関し、特に、基板上にフィン型半導体領域を有する3次元構造の半導体装置において所望の特性を得る上で有用である。
1 真空容器
1A 排気口
2 ガス供給装置
2a 不純物原料ガス供給装置
2b ヘリウム供給装置
2c 炭素原料ガス供給装置
2d 不純物原料ガス供給装置
2e ヘリウム供給装置
2f 炭素原料ガス供給装置
3 ターボ分子ポンプ
4 調圧弁
5 高周波電源
6 試料電極
7 天板
7a 真空容器内面
7b 外面
8 コイル
9 シリコン基板
10 高周波電源
11 第1ガス供給配管
12 基板中央部用ガス吹き出し穴
13 第2ガス供給配管
14 基板周辺部用ガス吹き出し穴
15 第1ガス流路
16 第2ガス流路
17 ガス流路形成部材
20 制御装置
21 記憶部
MFC1 第1マスフローコントローラ
MFC2 第2マスフローコントローラ
MFC3 第3マスフローコントローラ
MFC4 第4マスフローコントローラ
MFC5 第5マスフローコントローラ
MFC6 第6マスフローコントローラ
100 半導体基板
101 絶縁膜
102 フィン型半導体領域
102a 結晶領域
103 ゲート電極
104 レジストパターン
105 エクステンション領域
106 絶縁性サイドウォールスペーサ
107 ソース・ドレイン領域

Claims (18)

  1. 基板上に形成されたフィン型半導体領域にプラズマドーピング法を用いて不純物を導入することにより、不純物導入層を形成する工程と、
    前記フィン型半導体領域にプラズマドーピング法を用いて炭素を導入することにより、前記不純物導入層の少なくとも一部分と重複するように炭素導入層を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程と、前記炭素導入層を形成する工程とを同一チャンバー内で実施することを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程と、前記炭素導入層を形成する工程とを、前記不純物を含むガスと炭素を含むガスとの混合ガスを用いて同時に実施することを特徴とする半導体装置の製造方法。
  4. 請求項1に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程は、前記フィン型半導体領域の内部に結晶層を残存させつつ、前記不純物導入層の少なくとも一部分と重複するように、プラズマ中に含まれるイオンの衝撃によってアモルファス層を形成する工程を含むことを特徴とする半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程の後に、熱処理を行って前記アモルファス層を結晶回復させる工程をさらに備えていることを特徴とする半導体装置の製造方法。
  6. 請求項1に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程のそれぞれを、0.35pa以下の圧力で実施することを特徴とする半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程のそれぞれを、250V以下のバイアス電圧で実施することを特徴とする半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程のそれぞれのプラズマ処理時間の合計は72秒以下であることを特徴とする半導体装置の製造方法。
  9. 請求項1に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程及び前記炭素導入層を形成する工程のそれぞれのプラズマ処理時間の合計は、当該両工程での圧力及びバイアス電圧に基づいて予め設定されている上限時間以下であることを特徴とする半導体装置の製造方法。
  10. 請求項1に記載の半導体装置の製造方法において、
    前記不純物導入層を形成する工程を、ボロン、砒素及びリンの中から選ばれる少なくとも1つの元素を含む第1のガスを用いて実施し、
    前記炭素導入層を形成する工程を、炭素を含む第2のガスを用いて実施することを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、
    前記第1のガス及び前記第2のガスをそれぞれヘリウムによって希釈して用いることを特徴とする半導体装置の製造方法。
  12. 請求項10に記載の半導体装置の製造方法において、
    前記第2のガスは、炭素と水素とからなるガスであることを特徴とする半導体装置の製造方法。
  13. 請求項10に記載の半導体装置の製造方法において、
    前記第1のガスは、ボロンと水素とからなるガス、砒素と水素とからなるガス、又はリンと水素とからなるガスであり、
    前記第2のガスは、炭素と水素とからなり且つ前記第1のガスよりも分子量が小さいガスであることを特徴とする半導体装置の製造方法。
  14. 請求項13に記載の半導体装置の製造方法において、
    前記第1のガスは、B2 6 であり、
    前記第2のガスは、CH4 (メタン)であることを特徴とする半導体装置の製造方法。
  15. 請求項13に記載の半導体装置の製造方法において、
    前記第1のガスは、AsH3 であり、
    前記第2のガスは、CH4 (メタン)、C2 6 (エタン)、C3 6 (シクロプロパン)、C3 8 (プロパン)、C4 10(ブタン)、又はC4 10(イソブタン)であることを特徴とする半導体装置の製造方法。
  16. 請求項13に記載の半導体装置の製造方法において、
    前記第1のガスは、PH3 であり、
    前記第2のガスは、CH4 (メタン)又はC2 6 (エタン)であることを特徴とする半導体装置の製造方法。
  17. 請求項1〜16のいずれか1項に記載の半導体装置の製造方法に用いられるプラズマドーピング装置であって、
    前記基板が載置されるチャンバーと、
    前記チャンバー内に、前記不純物を含むガスを供給する第1のガス供給部と、
    前記チャンバー内に、炭素を含むガスを供給する第2のガス供給部とを備えていることを特徴とするプラズマドーピング装置。
  18. 請求項17に記載のプラズマドーピング装置において、
    前記チャンバー内に、希釈ガスを供給する第3のガス供給部をさらに備えていることを特徴とするプラズマドーピング装置。
JP2010528632A 2009-07-27 2010-03-26 半導体装置の製造方法及びプラズマドーピング装置 Expired - Fee Related JP4598886B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009173964 2009-07-27
JP2009173964 2009-07-27
PCT/JP2010/002215 WO2011013271A1 (ja) 2009-07-27 2010-03-26 半導体装置の製造方法及びプラズマドーピング装置

Publications (2)

Publication Number Publication Date
JP4598886B1 true JP4598886B1 (ja) 2010-12-15
JPWO2011013271A1 JPWO2011013271A1 (ja) 2013-01-07

Family

ID=43425751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010528632A Expired - Fee Related JP4598886B1 (ja) 2009-07-27 2010-03-26 半導体装置の製造方法及びプラズマドーピング装置

Country Status (1)

Country Link
JP (1) JP4598886B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011080857A1 (ja) * 2009-12-28 2011-07-07 パナソニック株式会社 半導体装置の製造方法及びプラズマドーピング装置
US8324685B2 (en) 2009-02-12 2012-12-04 Panasonic Corporation Semiconductor device having a fin-type semiconductor region

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216833A (ja) * 2005-02-04 2006-08-17 Toshiba Corp Mos型半導体装置及びその製造方法
WO2006114976A1 (ja) * 2005-03-30 2006-11-02 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及びプラズマ処理装置
WO2008090771A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216833A (ja) * 2005-02-04 2006-08-17 Toshiba Corp Mos型半導体装置及びその製造方法
WO2006114976A1 (ja) * 2005-03-30 2006-11-02 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及びプラズマ処理装置
WO2008090771A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324685B2 (en) 2009-02-12 2012-12-04 Panasonic Corporation Semiconductor device having a fin-type semiconductor region
WO2011080857A1 (ja) * 2009-12-28 2011-07-07 パナソニック株式会社 半導体装置の製造方法及びプラズマドーピング装置
US8574972B2 (en) 2009-12-28 2013-11-05 Panasonic Corporation Method for fabricating semiconductor device and plasma doping apparatus

Also Published As

Publication number Publication date
JPWO2011013271A1 (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
WO2011013271A1 (ja) 半導体装置の製造方法及びプラズマドーピング装置
US8703593B2 (en) Techniques for FinFET doping
JP5714831B2 (ja) 半導体装置の製造方法
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
KR102264784B1 (ko) 고 밀도 저 에너지 플라즈마에 의한 반도체 표면들의 인터페이스 처리
US9627539B2 (en) Replacement channels for semiconductor devices and methods for forming the same using dopant concentration boost
US9934981B2 (en) Techniques for processing substrates using directional reactive ion etching
US20110269287A1 (en) Methods for doping fin field-effect transistors
CN105448726B (zh) 鳍式场效应晶体管的形成方法
TWI696291B (zh) 處理三維元件的方法、處理鰭狀場效電晶體元件的方法及形成鰭狀場效電晶體元件的方法
US9553174B2 (en) Conversion process utilized for manufacturing advanced 3D features for semiconductor device applications
KR100839359B1 (ko) 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법
US20130023104A1 (en) Method for manufacturing semiconductor device
US8124507B2 (en) Semiconductor device and method for fabricating the same
Agnello Process requirements for continued scaling of CMOS—the need and prospects for atomic-level manipulation
US7018928B2 (en) Plasma treatment method to reduce silicon erosion over HDI silicon regions
KR20110091722A (ko) P3i 챔버에서 등각 도핑의 개선
WO2011080857A1 (ja) 半導体装置の製造方法及びプラズマドーピング装置
JP4598886B1 (ja) 半導体装置の製造方法及びプラズマドーピング装置
US8815741B1 (en) Method of forming a semiconductor structure including an implantation of ions into a layer of spacer material
CN102203946A (zh) P3i工艺中掺杂分布的修正
US20050224786A1 (en) Microelectronic device with depth adjustable sill and method of fabrication thereof
KR101019987B1 (ko) 상변화 메모리 소자의 다이오드 형성방법
US20110143512A1 (en) Method for dual energy implantation for ultra-shallow junction formation of mos devices
US20180315614A1 (en) PROCESS FOR ETCHING A SiN-BASED LAYER

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees