KR20170103894A - 핀펫의 도핑 방법 - Google Patents

핀펫의 도핑 방법 Download PDF

Info

Publication number
KR20170103894A
KR20170103894A KR1020177022036A KR20177022036A KR20170103894A KR 20170103894 A KR20170103894 A KR 20170103894A KR 1020177022036 A KR1020177022036 A KR 1020177022036A KR 20177022036 A KR20177022036 A KR 20177022036A KR 20170103894 A KR20170103894 A KR 20170103894A
Authority
KR
South Korea
Prior art keywords
doping
sidewall
top surface
doping element
substrate
Prior art date
Application number
KR1020177022036A
Other languages
English (en)
Other versions
KR101972365B1 (ko
Inventor
준화 홍
한밍 워
지옹 첸
장진
Original Assignee
상하이 킹스톤 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상하이 킹스톤 세미컨덕터 코포레이션 filed Critical 상하이 킹스톤 세미컨덕터 코포레이션
Publication of KR20170103894A publication Critical patent/KR20170103894A/ko
Application granted granted Critical
Publication of KR101972365B1 publication Critical patent/KR101972365B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 핀펫(FinFET)의 도핑 방법을 공개한 것으로, 상기 핀펫은 기판(20)과 기판에 위치하는 평행 간격으로 설치되는 핀(Fin)(200)을 포함하고, 각각의 핀은 최상면, 제1 측벽과 제2 측벽을 포함하며, 상기 도핑 방법은, 핀의 최상면, 제1 측벽과 제2 측벽에 도핑층을 형성하는 단계 T1; 기판 원소를 상기 기판(20)의 법선 방향에 따라 핀의 최상면에 주입시켜 최상면에서의 도핑 원소의 농도를 감소시키는 단계 T2를 포함한다. 본 발명은 비교적 긴 시간의 이온 주입을 통해 주입의 포화를 실현하고, 측벽에 주입을 완성한 후 기판 원소 주입 공정을 추가하여, 최종적으로 핀의 균일한 도핑을 실현한다.

Description

핀펫의 도핑 방법
본 발명은 핀펫(FinFET)의 도핑 방법에 관한 것으로, 특히 자체 조절 기능을 구비한 핀펫의 도핑 방법에 관한 것이다.
집적 회로가 22nm의 기술 노드로부터 더욱 작은 크기로 발전함에 따라, 제조 공정은 핀펫(핀 전계 효과 트랜지스터, 핀(Fin)은 지느러미의 뜻으로, 핀펫은 트랜지스터의 모양이 지느러미와 흡사한 것에 따라 명명함) 구조를 사용하되, 채널링효과(channeling effect)를 감소시키는 것을 목표로 하고, 서브 임계값 전류와 게이트 누설 전류를 억제하는 면에서 절대적인 우세를 차지한다. 집적도가 향상됨에 따라, 핀펫 소자로 기존의 규소 소자를 대체하는 것은 필연적인 추세이다.
도1은 핀펫 구조의 일부분(100과 200인 두 개의 유닛을 포함)을 나타낸 것으로, 도면부호20은 기판을 나타내고, 예를 들어 실리콘 기판이며, 도면부호22는 기판(20)에거나 기판(20)에 형성된 얕은 트렌치 격리 영역(shallow trench isolation region)을 나타내고, 도1에서 각각 도면부호124와 224로 두 개의 핀을나타낸다.
핀펫의 구조에서, 수직된 핀에 도핑을 형성하여야 한다. 업계 내 기존의 도핑 방식에는 성장 방법과 이온 주입 방법이 있다. 성장 방법은 P형 도핑에 대하여 가능하지만, N형 도핑을 형성할 경우 어려움이 있다. N형 도핑은 원래의 비교적 흔히 보는 AsH3에 비해, 그 독성이 매우 크므로, 무조건 비소 이온 주입 방식을 사용하여 N형 도핑을 형성한다. 하지만, 실제 응용에 있어서, 이온 주입은 3가지 기술적 과제, 즉 균일도, 비결정화와 코너 에로젼을 시급히 해결하여야 한다.
1. 균일도(doping conformity)
핀이 수직 구조이므로, 측벽에 도핑을 형성하기 위하여, 이온 주입의 방향이 무조건 핀의 길이 방향과 일정한 각도를 이루어야 한다. 도2와 도3을 참조하면, 핀의 측벽에 균일하게 효과적인 도핑을 실현하도록 하기 위해, 기존의 주입 방식은 통상적으로 두 차례 주입하는 방식을 사용하는 바, 즉 우선 도2에서 도시한 바와 같은 화살표 방향으로 핀 우측의 주입을 완성한 후, 이어서 도3에서 도시한 바와 같은 화살표 방향으로 핀 좌측의 주입을 완성한다. 이러한 경사각을 지닌 주입에서, 핀의 최상부는 두 차례의 이온 주입과, 상이한 주입 투영 조제량을 받아, 각각의 핀의 최상부와 측벽 사이 도핑 조제량이 심각하게 불균일하다.
구체적으로, 여전히 도2 또는 도3을 참조하면, 핀의 측에 도핑을 형성하기 위하여, 이온 주입의 방향이 무조건 기판의 법선 방향과 일정한 각도인 45°를 이루는 외에, 핀의 최상부와 측벽에서의 도핑 조제량은 무조건 상이해야 한다. 핀펫 구조 종횡비(aspect ratio, 즉 핀의 높이와 두 개의 핀 사이의 거리 비)의 증가에 따라, 이온 주입의 각도(주입 방향과 기판 법선 사이의 협각)도 점차 작아지므로, 최상부까지 주입된 이온은 측벽에 주입된 이온보다 많을 수 밖에 없기에, 이는 핀 자체 최상부와 측벽 도핑 조제량의 불균형을 악화시킨다. 현재, 이러한 불균일성은 극히 현저한 것으로, 심지어 최상부와 측벽 도핑 조제량 비가 20:1에 도달하고, 가장 바람직하게는, 10:1에 도달하여야 한다. 다시 말하면, 최상부의 도핑량은 측벽보다 훨씬 많아야 하고, 이러한 불균일성은 소자 성능을 최적화하기에 매우 불리하다.
또한, 만약 두 차례의 주입 파라미터가 일치하도록 정밀하게 제어하지 못하면, 또 다시 핀의 두 개의 측벽에서의 도핑의 불균형을 초래하여, 소자의 성능에 영향을 미친다.
2. 비결정화(Amorphization)
기존의 주입 방법은 비결정화의 문제도 초래하였는데, 주입 이온의 에너지가 비교적 높기 때문에, 이온이 주입되는 깊이도 깊으므로, 이는 핀이 비결정화되도록 하고, 원래의 단결정 구조를 유지하기 어려우며, 이 또한 소자의 성능에 매우 불리하다.
3. 코너 에로젼(Corner erosion)
도4를 참조하면, 선행기술의 고에너지 주입은 비결정화 문제 외에, 핀의 두 개의 각이 이온에 의해 충돌되어 손상되는 경우도 존재할 수도 있는데, 도4에서 손상된 후의 코너 에로젼을 나타냈고, 이러한 구조도 소자 성능에 불리하다.
본 발명에서 해결하고자 하는 기술적 과제는, 선행기술에서 사용한 이온 주입 방법으로 핀의 도핑을 완성할 경우 주입 균형성이 좋지 못하고, 특별히 핀의 최상부와 측벽의 불균일성이 때때로 10:1을 초과하는 결함을 극복하기 위하여, 비교적 긴 시간의 이온 주입을 통해 주입의 포화를 실현하고, 측벽에서 주입을 완성한 후 기판 원소(예를 들어, 규소 또는 게르마늄) 주입을 공정을 추가하여, 최종적으로 핀의 균일한 도핑을 실현하는 핀펫의 도핑 방법을 제공하는 것이다.
본 발명은 하기 기술적 해결수단으로 상기 기술적 과제를 해결한다.
핀펫의 도핑 방법에 있어서, 상기 핀펫은 기판과 기판에 위치하는 평행 간격으로 설치되는 핀을 포함하고, 각각의 핀은 최상면, 제1 측벽과 제2 측벽을 포함하며, 상기 도핑 방법은, 핀의 최상면, 제1 측벽과 제2 측벽에 도핑층을 형성하는 단계 T1; 및 기판 원소를 상기 기판의 법선 방향에 따라 핀의 최상면에 주입시켜 최상면에서의 도핑 원소의 농도를 감소시키는 단계 T2를 포함하는 것을 특징으로 한다.
핀의 수직 구조 때문에, 최상면의 도핑 조제량은 측벽의 도핑 조제량을 초과하여, 최상면과 측벽 도핑이 심각하게 불균일한 상황을 초래한다. 이에, 도핑층을 완성한 후, 기판 원소의 주입 공정을 추가하여, 최상면에서의 도핑 원소의 농도를 감소시킴으로써, 최상면과 측벽 도핑의 균일성을 확보한다.
바람직하게, 단계 T2에서, 기판 원소의 주입 깊이와 도핑층의 깊이가 일치하다.
바람직하게, 각각의 핀에 있어서, 단계 T1은, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 주입시키는 단계 T11, 및 도핑 원소를 상기 제2 측벽 및 상기 최상면에 주입시키는 단계 T12를 포함한다.
상기 도핑 방법에서, 제1 측벽과 제2 측벽의 주입 도핑을완성한 후, 최상면이 두 차례의 이온 주입을 받으므로, 최상면에서의 도핑 조제량이 측벽에서의 도핑 조제량을 초과할 수 밖에 없다. 이러한 불균일성을 감소시키기 위하여, 핀의 두 개의 측벽의 도핑을 완성한 후 수직 주입의 공정을 추가하여, 기판 원소를 최상부에 주입하되, 주입 방향이 상기 기판의 법선 방향을 따르기 때문에, 기판 원소의 주입은 핀의 두 개의 측벽에서의 도핑에 영향을 미치지 않고, 최상부의 도핑에민만 영향을 미친다. 기판 원소를 주입한 후, 두가지 경우가 있는데, 첫번째는 기판 원소 주입 이후 최상부에서의 일부 도핑 원소를 스퍼터링하여 제거하는 것을 통해 최상부의 도핑 조제량을 감소시킴으로써, 도핑 농도를 감소시키는 것이고, 두번째는 기판 원소가 최상부에 주입된 후 기판의 조제량이 증가된 것에 해당되므로, 도핑 원소의 농도가 감소되는 것이다. 이에 따라, 핀의 최상부와 측벽의 균일성을 실현하는데 도움이 된다.
바람직하게, 단계 T11에서, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 상기 제1 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키고, 및/또는 단계 T12에서, 도핑 원소를 상기 제2 측벽 및 상기 최상면에 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키며, 여기서, 포화는 주입된 도핑 원소와 스퍼터링된 도핑 원소가 동등한 동태균형 상태이다.
다시 말하면, 각각의 핀에 있어서, 두 개의 측벽의 도핑 과정은 하기와 같다.
우선, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 상기 제1 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키고, 여기서, 일부분 도핑 원소는 상기 제1 측벽에 주입되어 도핑층을 형성하고; 일부분 도핑 원소는 상기 도핑층에 충돌된 후 상기 도핑층에서의 도핑 원소를 스퍼터링하며, 스퍼터링된 도핑 원소는 핀의 제2 측벽으로 스퍼터링되어 인접한 핀의 제2 측벽에 증착층을 형성하고, 다음으로, 도핑 원소를 상기 제2 측벽 및 상기 최상면에 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키며, 여기서, 일부분 도핑 원소는 상기 제2 측벽에 주입되어 도핑층을 형성하고; 일부분 도핑 원소는 상기 도핑층에 충돌된 후 상기 도핑층에서의 도핑 원소를 스퍼터링하며, 스퍼터링된 도핑 원소는 인접한 핀의 제1 측벽으로 스퍼터링되며; 일부분 도핑 원소는 상기 증착층에 충돌된 후 상기 증착층에서의 도핑 원소를 스퍼터링하고, 스퍼터링된 도핑 원소는 인접한 핀의 제1 측벽에 스퍼터링된다.
바람직하게, 각각의 핀에 있어서, 단계 T1은, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 주입시키는 단계 TP1; 및 도핑 원소를 상기 제2 측벽 및 상기 최상면에 주입시키는 단계 TP2를 포함하고, 단계 TP1과 단계 TP2를 상기 제1 측벽과 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 반복 수행한 후, 단계 T2를 수행하며, 여기서, 포화는 주입된 도핑 원소와 스퍼터링된 도핑 원소가 동등한 동태균형 상태이다.
두 개의 측벽의 도핑 정황은 구체적으로 하기와 같다.
제1 측벽의 주입을 진행할 경우, 일부분 도핑 원소는 상기 제1 측벽에 주입되어 도핑층을 형성하고; 일부분 도핑 원소는 상기 도핑층에 충돌된 후 상기 도핑층에서의 도핑 원소를 스퍼터링하며, 스퍼터링된 도핑 원소는 핀의 제2 측벽으로 스퍼터링되어 인접한 핀의 제2 측벽에 증착층을 형성하고, 제2 측벽의 주입을 진행할 경우, 일부분 도핑 원소는 상기 제2 측벽에 주입되어 도핑층을 형성하며, 일부분 도핑 원소는 상기 도핑층에 충돌된 후 상기 도핑층에서의 도핑 원소를 스퍼터링하고, 스퍼터링된 도핑 원소는 인접한 핀의 제1 측벽으로 스퍼터링되고, 일부분 도핑 원소가 상기 증착층에 충돌된 후 상기 증착층에서의 도핑 원소를 스퍼터링하며, 스퍼터링된 도핑 원소를 인접한 핀의 제1 측벽으로 스퍼터링된다.
바람직하게, 도핑 원소의 주입 방향과 상기 기판의 법선이 이루는 협각은 2~45°이고, 및/또는 상기 도핑 원소는 비소, 인 또는 붕소이다.
바람직하게, 상기 기판 원소는 규소 또는 게르마늄이다.
바람직하게, 도핑 원소의 주입 에너지는 200eV~2keV이다. 도핑 원소가 비소일 경우, 주입 에너지는 1keV보다 작거나 같고, 도핑 원소가 붕소일 경우, 주입 에너지는 300eV보다 작거나 같다.
본 발명은, 기판과 기판에 위치하는 평행 간격으로 설치되는 핀을 포함하고, 각각의 핀은 최상면, 제1 측벽과 제2 측벽을 포함하는 핀펫의 도핑 방법에 있어서, 핀의 최상면, 제1 측벽과 제2 측벽에 도핑층을 형성하는 단계 R1; 및 기판 원소를 상기 최상면과 거의 평행되는 방향에 따라 핀의 최상면에 주입시켜 최상면에서의 도핑 원소의 조제량을 감소시키는 단계 R2를 포함하고, 상기 최상면에 거의 평행되는 방향은 주입 방향과 상기 최상면이 이루는 협각이 0°보다 크고, 5°보다 작거나 같은 것을 나타내는 것을 특징으로 하는 핀펫의 도핑 방법을 더 제공한다.
상기 기술적 해결수단에서, 핀의 최상면과 측벽 도핑의 불균일한 문제를 해결하기 위해, 마찬가지로, 핀의 도핑을 완성한 후 기판 원소의 주입 공정을 더 추가하고, 최상면과 거의 평행되는 주입 방향으로 기판 원소를 최상면에 주입시켜, 도핑 원소를 스퍼터링하는 방식을 통해 최상면에서의 도핑 원소의 조제량을 감소시킴으로써, 최상면과 측벽의 도핑 균일성을 향상시킨다.
바람직하게, 각각의 핀에 있어서, 단계 R1은, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 주입시키는 단계 R11; 및 도핑 원소를 상기 제2 측벽 및 상기 최상면에 주입시키는 단계 R12를 포함한다.
바람직하게, 단계 R11에서, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 상기 제1 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키고, 및/또는 단계 R12에서, 도핑 원소를 상기 제2 측벽 및 상기 최상면에 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키며, 여기서, 포화는 주입된 도핑 원소와 스퍼터링된 도핑 원소가 동등한 동태균형 상태이다.
바람직하게, 각각의 핀에 있어서, 단계 R1은, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 주입시키는 단계 RP1; 및 도핑 원소를 상기 제2 측벽 및 상기 최상면에 주입시키는 단계 RP2를 포함하고, 단계 RP1과 단계 RP2를 상기 제1 측벽과 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 반복 수행한 후, 단계 R2를 수행하며, 여기서, 포화는 주입된 도핑 원소와 스퍼터링된 도핑 원소가 동등한 동태균형 상태이다.
바람직하게, 도핑 원소의 주입 방향과 상기 기판의 법선이 이루는 협각은 2~45°이고, 및/또는 상기 도핑 원소는 비소, 인 또는 붕소이다.
바람직하게, 상기 기판 원소는 규소 또는 게르마늄이다.
바람직하게, 도핑 원소의 주입 에너지는 200eV~2keV이다.도핑 원소가 비소일 경우, 주입 에너지는 1keV보다 작거나 같고, 도핑 원소가 붕소일 경우, 주입 에너지는 300eV보다 작거나 같다.
본 기술 분야의 통상적인 상식의 기초상에서, 상기 각 바람직한 조건을 임의로 조합하면, 본 발명의 비교적 바람직한 구현예를 얻는다.
본 발명의 적극적인 진보 효과는 하기와 같다.
1. 핀의 측벽 도핑을 완성한 후 기판 원소를 수직으로 주입하는 방식으로 최상부의 도핑 농도를 감소시키거나, 기판 원소를 거의 수평으로 주입하는 방식으로 최상부의 도핑 조제량을 감소시킴으로써, 핀의 최상부와 측벽의 도핑을 균일하게 하는 것을 실현한다.
2. 핀의 측벽에 대하여 주입 도핑을 진행할 경우, 측벽의 도핑 조제량이 자체적으로 포화되도록 하여 각각의 측벽의 각 위치의 도핑이 균일한 것을 보장하고, 각각의 핀의 두 개의 측벽의 도핑도 균일한 것을 보장한다.
3. 도핑 원소의 주입 에너지를 2keV 이하로 제어하므로, 즉, 저에너지로 주입하므로, 도핑 원소의 주입 깊이가 비교적 얕고, 핀의 손상도 비교적 적기에, 단결정 구조를 유지하는데 유리할 뿐만 아니라, 코너 에로젼 현상도 개선하며, 핀의 마모를 감소시킨다.
도1은 선행기술의 핀의 모식도이다.
도2는 핀의 하나의 측벽의 주입 모식도이다.
도3은 핀의 다른 하나의 측벽의 주입 모식도이다.
도4는 선행기술의 핀의 두 개의 끝각이 마모된 모식도이다.
도5~도7은 본 발명의 실시예2의 주입 모식도이다.
도8은 본 발명의 실시예4의 주입 모식도이다.
아래 실시예를 통하여 본 발명을 더 설명하지만, 본 발명이 상기 실시예 범위에 의해 제한되는 것은 아니다.
실시예1
본 실시예에 따른 핀펫의 도핑 방법에서, 상기 핀펫은 기판과 기판에 위치하는 평행 간격으로 설치되는 핀을 포함하고, 각각의 핀은 최상면, 제1 측벽과 제2 측벽을 포함하며, 상기 도핑 방법은 하기와 같은 단계를 포함한다.
단계 T1에서, 핀의 최상면, 제1 측벽과 제2 측벽에 도핑층을 형성하고, 도핑층은 기존 공정을 사용하여 실현하며, 핀의 수직 구조 때문에, 최상면에서의 동핑층의 도핑 농도는 반드시 측벽의 도핑 농도보다 크다.
단계 T2에서, 규소 원소를 상기 기판의 법선 방향에 따라 핀의 최상면에 주입시켜 최상면에서의 도핑 원소의 농도를 감소시킨다. 여기서, 규소 원소의 주입 깊이는 도핑층의 깊이와 일치하여, 최상면에서의 도핑 원소의 농도를 효과적으로 감소시킬 수 있다.
실시예2
본 실시예에서, 핀펫의 구조는 실시예1과 일치한 바, 도5~도7를 참조하면, 기판을 100으로 표시하고, 핀을 200으로 표시하며, 도핑 방법은 하기와 같은 단계를 포함한다.
각각의 핀(200)에 있어서,
도5를 참조하면, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 상기 제1 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키고, 여기서, 최상면의 도핑층을 302로 표시하고, 측벽의 도핑층을 301로 표시한다.
도6을 참조하면, 도핑 원소를 상기 제2 측벽 및 상기 최상면에 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키며, 최상면과 측벽의 도핑층을 여전히 302와 301로 표시한다. 측벽에 도핑을 형성하기 위해, 도핑 원소의 주입 방향은 기판의 법선과 반드시 일정한 각도를 이루어야 하므로, 최상면에서 두 차례의 주입 도핑이 진행되는데, 최상면의 도핑 원소가 측벽에서의 도핑 원소보다 많게 된다. 여기서 도핑 원소의 주입 에너지는 1keV이다.
도7을 참조하면, 도핑 원소의 주입을 완성한 후, 규소 원소를 상기 기판의 법선 방향에 따라 핀의 최상면에 주입시켜 최상면에서의 도핑 원소의 농도를 감소시킨다. 농도의 감소는 도핑 원소를 스퍼터링하고 기판 재료를 증가시키는 것을 통해 실현된다.
실시예3
실시예3의 기본 원리와 실시예2의 동일한 점과 상이한 점은 하기와 같다.
본 실시예에서 두 차례 주입하는 방식을 사용하지 않고, 여러 차례 주입하는 방식을 사용하여, 두 개의 측벽에서의 도핑 원소의 조제량이 포화될 때까지 제1 측벽과 제2 측벽에 순차적으로 여러 차례 이온을 주입한 후, 규소 원소를 수직으로 주입한다.
나머지 언급하지 않은 부분은 실시예2를 참조하기 바란다.
실시예4
실시예4의 기본 원리는 실시예2와 동일하고, 모두 도핑 원소의 주입을 완성한 후 규소 원소의 주입을 추가하는데, 상이한 점은 주입 방향인 바, 구체적으로 하기와 같다.
우선, 도5와 도6에서 도시한 바와 같이, 도핑 원소를 주입하여 최상면과 측벽에 도핑층을 형성한 후, 이어서 도8을 참조하면, 규소 원소를 상기 최상면에 거의 평행되는 방향으로 핀의 최상면에 주입하여 최상면에서의 도핑 원소의 조제량을 감소시키는 것으로, 본 실시예에서 상기 최상면에 거의 평행되는 방향은 주입 방향과 상기 최상면이 이루는 협각이 2°인 것이다. 이렇게 규소 원소의 주입은 최상면에서의 일부분 도핑 원소를 스퍼터링하여, 최상면의 도핑 조제량을 감소시킴으로써, 최상면과 측벽의 도핑 균일도를 향상시킨다.
효과 실시예1
우선, As의 주입을 진행하되, 주입 방향과 기판의 법선 방향이 이루는 협각은 10°이고, 주입 에너지는 250eV이며, 최초 주입되는 조제량은 7.5e16cm-2이지만, 포화될 경우, 제1 측벽과 제2 측벽에 도핑된 도핑 조제량은 2.58e15cm-2이고, 최상부의 도핑 조제량은 2.13e16cm-2이다.
이어서, 1keV의 에너지로 5e15cm-2의 규소를 최상면(수직으로 주입하기 때문에, 측벽에 영향을 미치지 않는다)에 수직으로 주입하는데, 스퍼터링 작용에 의해, 최상면에서의 As의 조제량이 1.54e16cm-2로 감소된다.
이로써 알 수 있다 싶이, 최상면과 측벽의 조제량을 나누면 최상면과 측벽의 균일도 비를 얻는데 약 5:1이고, 선행기술의 10:1 대비, 비교적 큰 개선을 가져온다.
효과 실시예2
우선, As의 주입을 진행하되, 주입 방향과 기판의 법선 방향이 이루는 협각은 20°이고, 주입 에너지는 250eV이며, 최초 주입되는 조제량은 7.5e16cm-2이며, 포화될 경우, 제1 측벽과 제2 측벽에 도핑된 도핑 조제량은 3.33e15cm-2이고, 최상면에서의 도핑 조제량은 1.83e16cm-2이다.
이어서, 1keV의 에너지로 5e15cm-2의 규소를 최상면(수직으로 주입하기 때문에, 측벽에 영향을 미치지 않는다)에 수직으로 주입하는데, 스퍼터링 작용에 의해, 최상면에서의 As의 조제량이 1.22e16cm-2로 감소된다.
이로써 알 수 있다 싶이, 최상면과 측벽의 조제량을 나누면 최상면과 측벽의 균일도 비를 얻는데 약 3.7:1이고, 선행기술의 10:1 대비, 비교적 큰 개선을 가져온다.
효과 실시예3
우선, As의 주입을 진행하되, 주입 조건은 효과 실시예2와 동일하고, 다시 규소 원소를 기판 법선 방향에 따라 핀의 최상면에 수직으로 주입하는데, 효과 실시예2와 상이한 점은, 규소 원소의 조제량이 1.25e16cm-2이고, 스퍼터링의 작용하에, 최종적으로 도핑 조제량은 최상면에서 6.7642e15cm-2이며, 측벽에서 3.3339e15cm-2인 것이다. 이로써 최상면과 측벽의 도핑 조제량의 비는 약 2:1이다.
효과 실시예4
핀의 도핑은 여전히 효과 실시예2, 즉 포화될때까지 As 원소를 주입하는 것을 참조하고, 상기 세 개의 효과 실시예와 상이한 점은 하기와 같다. 규소 원소의 주입은 법선 방향을 따라 주입하는 것이 아니라, 기판 평면에 거의 평행되는 방향에 따라 주입하고, 효과 실시예에서 규소 원소의 주입 방향과 기판 평면이 이루는 협각은 2°이고, 에너지는 1keV이며, 규소 원소의 조제량은 8e16cm-2이되, 이러한 기판에 거의 평행되는 각도 하에서, 규소 원소가 핀의 최상면에 충돌되어, 일부분 규소 원소가 핀의 최상면에 들어가고, 일부분 규소 원소는 핀에서의 As를 스퍼터링시킴으써, 최상면에서의 As의 도핑 농도를 감소시키고, 최종적으로 최상면과 측벽에서의 도핑 조제량은, 최상면은 1.2786e16cm-2이고, 측벽은 3.3289e15cm-2이다. 최상면과 측벽의 비는 3.84:1이다.
4개 효과 실시예에서 보다싶이, 최상면과 측벽에서의 도핑의 균일성은 선행기술에 비해 모두 비교적 현저한 개선이 있다.
본 발명의 각각 기술적 해결수단을 명확하게 설명하기 위해, 도면에서의 각각의 부분을 비례에 의거하지 않게 제작하였다. 모든 효과 실시예의 효과 데이터는 모두 매트랩(MATLAB)(컴퓨터 시뮬레이션 소프트웨어)을 사용하여 시물레이션하여 얻는다.
상기에서 본 발명의 구체적인 실시형태를 설명하였지만, 본 기술 분야의 기술자들은, 이는 단지 예를 들어 설명하기 위한 것이지, 본 발명의 보호 범위는 첨부된 특허청구범위에 의해 한정되는 것으로 이해하여야 한다. 본 기술 분야의 기술자들은 본 발명의 원리와 실질을 벗어나지 않는 전제하에서, 실시예에 대하여 여러가지 변경 또는 수정을 할 수 있지만, 이러한 변경과 수정은 모두 본 발명의 보호 범위에 속한다.

Claims (11)

  1. 기판과 기판에 위치하는 평행 간격으로 설치되는 핀(Fin)을 포함하고, 각각의 핀은 최상면, 제1 측벽과 제2 측벽을 포함하는 핀펫(FinFET)의 도핑 방법에 있어서,
    핀의 최상면, 제1 측벽과 제2 측벽에 도핑층을 형성하는 단계 T1; 및
    기판 원소를 상기 기판의 법선 방향에 따라 핀의 최상면에 주입시켜 최상면에서의 도핑 원소의 농도를 감소시키는 단계 T2를 포함하는 것을 특징으로 하는 핀펫(FinFET)의 도핑 방법.
  2. 제1항에 있어서,
    단계 T2에서 기판 원소의 주입 깊이는 도핑층의 깊이와 일치한 것을 특징으로 하는 도핑 방법.
  3. 제1항에 있어서,
    각각의 핀에 있어서, 단계 T1은,
    도핑 원소를 상기 제1 측벽 및 상기 최상면에 주입시키는 단계 T11; 및
    도핑 원소를 상기 제2 측벽 및 상기 최상면에 주입시키는 단계 T12를 더 포함하는 것을 특징으로 하는 도핑 방법.
  4. 제3항에 있어서,
    단계 T11에서, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 상기 제1 측벽에서의 도핑 원소의 조제량(dosage)이 포화(self-saturation)될 때까지 주입시키고, 및/또는 단계 T12에서, 도핑 원소를 상기 제2 측벽 및 상기 최상면에 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키며,
    포화는 주입된 도핑 원소와 스퍼터링(sputtering)된 도핑 원소가 동등한 동태균형 상태인 것을 특징으로 하는 도핑 방법.
  5. 제3항에 있어서,
    각각의 핀에 있어서, 단계 T1은,
    도핑 원소를 상기 제1 측벽 및 상기 최상면에 주입시키는 단계 TP1; 및
    도핑 원소를 상기 제2 측벽 및 상기 최상면에 주입시키는 단계 TP2를 포함하고,
    단계 TP1과 단계 TP2를 상기 제1 측벽과 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 반복 수행한 후, 단계 T2를 수행하며,
    포화는 주입된 도핑 원소와 스퍼터링된 도핑 원소가 동등한 동태균형 상태인 것을 특징으로 하는 도핑 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    도핑 원소의 주입 방향과 상기 기판의 법선이 이루는 협각은 2~45°이고, 및/또는
    상기 도핑 원소는 비소, 인 또는 붕소이며, 상기 기판 원소는 규소 또는 게르마늄이고, 및/또는
    도핑 원소의 주입 에너지가 200eV~2keV인 것을 특징으로 하는 도핑 방법.
  7. 기판과 기판에 위치하는 평행 간격으로 설치되는 핀을 포함하고, 각각의 핀은 최상면, 제1 측벽과 제2 측벽을 포함하는 핀펫의 도핑 방법에 있어서,
    핀의 최상면, 제1 측벽과 제2 측벽에 도핑층을 형성하는 단계 R1; 및
    기판 원소를 상기 최상면과 거의 평행되는 방향에 따라 핀의 최상면에 주입시켜 최상면에서의 도핑 원소의 조제량을 감소시키는 단계 R2를 포함하고,
    상기 최상면에 거의 평행되는 방향은 주입 방향과 상기 최상면이 이루는 협각이 0°보다 크고 5°보다 작거나 같은 것을 나타내는 것을 특징으로 하는 핀펫(FinFET)의 도핑 방법.
  8. 제7항에 있어서,
    각각의 핀에 있어서, 단계 R1은,
    도핑 원소를 상기 제1 측벽 및 상기 최상면에 주입시키는 단계 R11; 및
    도핑 원소를 상기 제2 측벽 및 상기 최상면에 주입시키는 단계 R12를 더 포함하는 것을 특징으로 하는 도핑 방법.
  9. 제8항에 있어서,
    단계 R11에서, 도핑 원소를 상기 제1 측벽 및 상기 최상면에 상기 제1 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키고, 및/또는 단계 R12에서, 도핑 원소를 상기 제2 측벽 및 상기 최상면에 상기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 주입시키며, 포화는 주입된 도핑 원소와 스퍼터링된 도핑 원소가 동등한 동태균형 상태인 것을 특징으로 하는 도핑 방법.
  10. 제8항에 있어서,
    각각의 핀에 있어서, 단계 R1은,
    도핑 원소를 상기 제1 측벽 및 상기 최상면에 주입시키는 단계 RP1; 및
    도핑 원소를 상기 제2 측벽 및 상기 최상면에 주입시키는 단계 RP2를 포함하고,
    단계 RP1과 단계 RP2를 상기 제1 측벽과 기 제2 측벽에서의 도핑 원소의 조제량이 포화될 때까지 반복 수행한 후, 단계 R2를 수행하며,
    포화는 주입된 도핑 원소와 스퍼터링된 도핑 원소가 동등한 동태균형 상태인 것을 특징으로 하는 도핑 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    도핑 원소의 주입 방향과 상기 기판의 법선이 이루는 협각은 2~45°이고, 및/또는
    상기 도핑 원소는 비소, 인 또는 붕소이며, 상기 기판 원소는 규소 또는 게르마늄이며, 및/또는
    도핑 원소의 주입 에너지는 200eV~2keV인 것을 특징으로 하는 도핑 방법.
KR1020177022036A 2015-01-08 2015-01-08 핀펫의 도핑 방법 KR101972365B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/070309 WO2016109958A1 (zh) 2015-01-08 2015-01-08 FinFET的掺杂方法

Publications (2)

Publication Number Publication Date
KR20170103894A true KR20170103894A (ko) 2017-09-13
KR101972365B1 KR101972365B1 (ko) 2019-04-25

Family

ID=56355418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177022036A KR101972365B1 (ko) 2015-01-08 2015-01-08 핀펫의 도핑 방법

Country Status (3)

Country Link
KR (1) KR101972365B1 (ko)
CN (1) CN107112239B (ko)
WO (1) WO2016109958A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181945A (ja) * 2007-01-22 2011-09-15 Panasonic Corp 半導体装置の製造方法
CN102412335A (zh) * 2010-09-21 2012-04-11 上海凯世通半导体有限公司 太阳能晶片及其制备方法
CN103515205A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种FinFET沟道掺杂方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821834B2 (en) * 2002-12-04 2004-11-23 Yoshiyuki Ando Ion implantation methods and transistor cell layout for fin type transistors
KR100799101B1 (ko) * 2005-12-27 2008-01-29 주식회사 하이닉스반도체 핀 트랜지스터 제조 방법
US7560784B2 (en) * 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US8222154B2 (en) * 2009-02-10 2012-07-17 International Business Machines Corporation Fin and finFET formation by angled ion implantation
US8980719B2 (en) * 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8679960B2 (en) * 2009-10-14 2014-03-25 Varian Semiconductor Equipment Associates, Inc. Technique for processing a substrate having a non-planar surface
US8709928B2 (en) * 2010-01-19 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor fin device and method for forming the same using high tilt angle implant
US20120213941A1 (en) * 2011-02-22 2012-08-23 Varian Semiconductor Equipment Associates, Inc. Ion-assisted plasma treatment of a three-dimensional structure
CN102915917B (zh) * 2011-08-03 2015-02-11 中国科学院微电子研究所 一种互补型金属氧化物半导体场效应晶体管的制备方法
CN103594342B (zh) * 2012-08-13 2016-03-16 中芯国际集成电路制造(上海)有限公司 形成鳍部的方法和形成鳍式场效应晶体管的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181945A (ja) * 2007-01-22 2011-09-15 Panasonic Corp 半導体装置の製造方法
CN102412335A (zh) * 2010-09-21 2012-04-11 上海凯世通半导体有限公司 太阳能晶片及其制备方法
CN103515205A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种FinFET沟道掺杂方法

Also Published As

Publication number Publication date
CN107112239B (zh) 2021-02-19
WO2016109958A1 (zh) 2016-07-14
CN107112239A (zh) 2017-08-29
KR101972365B1 (ko) 2019-04-25

Similar Documents

Publication Publication Date Title
KR101897649B1 (ko) 반도체장치의 제조방법
US9577040B2 (en) FinFET conformal junction and high epi surface dopant concentration method and device
CN103426769A (zh) 半导体器件制造方法
KR20070071111A (ko) 리세스 게이트를 갖는 반도체 소자 및 그 제조방법
KR20120003494A (ko) 콜드 및/또는 분자 탄소로 주입된 변형된 박막상에서의 상승된 소스/드레인의 형성
KR100687872B1 (ko) 반도체소자 제조를 위한 이온주입방법 및 이를 이용한경사형 접합 형성방법
JP2011119606A (ja) 半導体装置の製造方法
CN107785425B (zh) 半导体器件及其形成方法
KR101972365B1 (ko) 핀펫의 도핑 방법
TWI567795B (zh) 鰭式場效電晶體的摻雜方法
CN114242656A (zh) P型mosfet器件及其制备方法
Wen et al. Finfet io device performance gain with heated implantation
US7947559B2 (en) Method of fabricating semiconductor device
CN105845569B (zh) 鳍式场效应晶体管及其形成方法
TW201633381A (zh) ＦｉｎＦＥＴ的摻雜方法
CN108431928B (zh) FinFET的掺杂方法
CN106033715B (zh) FinFET的掺杂方法
KR100548567B1 (ko) 전계효과 트랜지스터 제조방법
KR100746622B1 (ko) 모스 트랜지스터 제조방법
CN105140113A (zh) 一种改善离子注入准直性的方法
CN108878526B (zh) 半导体结构及其形成方法
CN104752220A (zh) 半导体器件及其制作方法
CN106033728B (zh) FinFET的掺杂方法
CN105448729A (zh) 半导体结构的形成方法
CN115249745A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
R401 Registration of restoration