CN115249745A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115249745A
CN115249745A CN202110460675.4A CN202110460675A CN115249745A CN 115249745 A CN115249745 A CN 115249745A CN 202110460675 A CN202110460675 A CN 202110460675A CN 115249745 A CN115249745 A CN 115249745A
Authority
CN
China
Prior art keywords
forming
initial
substrate
layer
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110460675.4A
Other languages
English (en)
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110460675.4A priority Critical patent/CN115249745A/zh
Publication of CN115249745A publication Critical patent/CN115249745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：衬底；位于所述衬底上的第一鳍部；位于所述衬底上的第二鳍部，所述第二鳍部包括位于所述衬底上的第一阻挡层、位于所述第一阻挡层上的第二阻挡层、以及位于所述第二阻挡层上的沟道层；位于第一鳍部内和部分衬底内的第一阱区；位于第二鳍部内和部分衬底内的第二阱区；位于所述衬底表面的隔离结构层，所述隔离结构层位于所述第一鳍部和所述第二鳍部侧壁，且所述隔离结构层暴露出所述沟道层。所述第一阻挡材料层可以阻挡初始第一阱区内的掺杂离子向沟道材料层的横向扩散，以使后续形成的第一鳍部和第二鳍部内的掺杂离子浓度稳定，提高了形成的器件的沟道区内掺杂离子浓度的稳定性，从而提高器件的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。
随着半导体技术的不断发展，鳍式场效应晶体管栅极尺寸也在不断的降低。此时，硼、磷掺杂离子分布宽度成为影响鳍式场效应晶体管的短沟道效应(short channeleffect,SCE)的重要因素。
采用现有鳍式场效应晶体管形成的半导体结构，性能亟需提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于所述衬底上的第一鳍部；位于所述衬底上的第二鳍部，所述第二鳍部包括位于所述衬底上的第一阻挡层、位于所述第一阻挡层上的第二阻挡层、以及位于所述第二阻挡层上的沟道层；位于第一鳍部内和部分衬底内的第一阱区；位于第二鳍部内和部分衬底内的第二阱区；位于所述衬底表面的隔离结构层，所述隔离结构层位于所述第一鳍部和所述第二鳍部侧壁，且所述隔离结构层暴露出所述沟道层。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供初始衬底，所述初始衬底包括第一区和与所述第一区相邻的第二区；在所述第一区内形成初始第一阱区；在所述第二区内形成初始第二阱区，所述初始第二阱区的导电类型和所述初始第一阱区的导电类型不同；刻蚀所述第二区，在所述初始衬底内形成凹槽，所述凹槽侧壁暴露出所述初始第一阱区侧壁；对所述凹槽侧壁暴露出的所述初始第一阱区进行改性处理，形成第一阻挡材料层；形成所述第一阻挡材料层后，在所述凹槽内形成沟道材料层；刻蚀所述初始衬底和所述沟道材料层，形成衬底、位于所述衬底上的第一鳍部和第二鳍部、位于第一鳍部内和部分衬底内的第一阱区、以及位于第二鳍部内和部分衬底内的第二阱区，所述第一鳍部由所述初始衬底的第一区形成，所述第二鳍部由所述初始衬底的第二区和所述沟道材料层形成，所述第二鳍部包括以所述沟道材料层形成的沟道层，所述第一阱区由所述初始第一阱区形成，所述第二阱区由所述初始第二阱区形成。
可选的，所述改性处理的方法包括：对所述凹槽侧壁暴露出的所述初始第一阱区进行离子注入工艺。
可选的，所述离子注入工艺的工艺参数包括：注入离子包括N型离子或P型离子，所述注入离子的剂量范围为2E12 atom/cm3至2E13 atom/cm3，能量范围为0.5KeV至3KeV。
可选的，所述注入离子的导电类型与所述初始第一阱区的导电类型不同。
可选的，所述注入离子还包括碳离子。
可选的，所述第一阻挡材料层还位于所述凹槽底部，所述第一阻挡材料层的形成方法还包括：所述离子注入还对所述凹槽底部进行掺杂；在刻蚀所述初始衬底和所述沟道材料层时，所述第一阻挡材料层被刻蚀形成第一阻挡层。
可选的，所述改性处理的方法还包括：在所述离子注入工艺之后，进行热处理工艺。
可选的，所述第二鳍部还包括位于所述衬底和所述沟道层之间的第二阻挡层。
可选的，所述第二阻挡层的形成方法包括：形成第一阻挡材料层后，形成所述沟道材料层前，在所述凹槽侧壁和底部表面形成第二阻挡材料层；在刻蚀所述初始衬底和所述沟道材料层时，所述第二阻挡材料层被刻蚀形成第二阻挡层。
可选的，所述第二阻挡材料层的形成工艺包括外延生长工艺；所述第二阻挡材料层的材料包括锗硅。
可选的，还包括：在所述衬底表面形成隔离结构层，所述隔离结构层位于所述第一鳍部和所述第二鳍部侧壁，且暴露出所述沟道层。
可选的，所述初始第一阱区和所述初始第二阱区的形成工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：掺杂离子为N型离子或P型离子；所述掺杂离子包括磷离子，所述磷离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为50KeV至300KeV；所述掺杂离子包括硼离子，所述硼离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为10KeV至120KeV。
可选的，所述初始第一阱区的形成方法包括：在所述初始衬底上形成第一掩膜层，所述第一掩膜层暴露出所述第一区表面；向所述第一区内注入第一掺杂离子。
可选的，所述初始第二阱区的形成方法包括：在所述初始衬底上形成第二掩膜层，所述第二掩膜层暴露出所述第二区表面；向所述第二区内注入第二掺杂离子。
可选的，所述凹槽的形成工艺包括干法刻蚀工艺。
可选的，所述沟道材料层的材料包括硅。
现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，对所述凹槽侧壁暴露出的第一阱区进行改性处理，形成第一阻挡材料层，形成所述第一阻挡材料层后，在所述凹槽内形成沟道材料层，在后续的热处理过程中，所述第一阻挡材料层可以阻挡初始第一阱区内的掺杂离子向沟道材料层的横向扩散，以使后续形成的第一鳍部和第二鳍部内的掺杂离子浓度稳定，提高了后续形成的器件的沟道区内掺杂离子浓度的稳定性，从而提高器件的性能。
进一步，所述注入离子的导电类型与所述初始第一阱区的导电类型不同，所述初始第一阱区内掺杂离子为N型离子时，所述注入离子为P型离子，反之，所述初始第一阱区内掺杂离子为P型离子时，所述注入离子为P型离子，以起到阻挡所述初始第一阱区内掺杂离子向沟道材料层的扩散。
进一步，所述注入离子还包括碳离子。由于碳离子对掺杂剂离子的阻挡作用，可以进一步阻挡所述第一阻挡材料层两侧的掺杂离子的横向扩散，提高后续形成的器件的沟道区内掺杂离子浓度的稳定性，从而提高器件的性能。
附图说明
图1至图3是一种半导体结构形成过程的剖面示意图；
图4至图8是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
如背景技术所述，采用现有的FinFET技术形成的半导体结构，性能亟需提升。现结合一种半导体结构进行说明分析。
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图3是一种半导体结构形成过程的剖面示意图。
请参考图1，提供初始衬底100，所述初始衬底包括相邻的第一区I和第二区II；向所述第一区I内注入N型掺杂离子形成初始第一阱区101；向所述第二区II内注入P型掺杂离子，以形成初始第二阱区102。
请参考图2，刻蚀所述初始衬底100，形成衬底103、位于所述第一区I的第一鳍部104，以及位于所述第二区II的第二鳍部105，以所述初始第一阱区101形成第一阱区106，所述第一阱区106位于部分衬底103和部分第一鳍部104内，以所述初始第二阱区102形成第二阱区107，所述第二阱区107位于部分衬底103和部分第二鳍部105内。
请参考图3，在所述衬底105上形成隔离介质层108，所述隔离介质层108还位于所述第一鳍部106和所述第二鳍部107侧壁，且暴露出所述第一鳍部106和所述第二鳍部107顶部表面和部分侧壁表面。
上述方法用于FinFET器件，所述第一区I和所述第二区II用于形成不同导电类型的器件，所述初始第一阱区101和所述初始第二阱区104之间形成PN界面，所述第一鳍部106用于形成第一沟道层，所述第二鳍部107用于形成第二沟道层。由于所述PN界面两边掺杂离子类型的不同，掺杂离子浓度在所述PN界面两侧存在较大的变化。在后续的热处理过程中，如形成浅沟槽隔离(STI)所需的热退火处理，会驱动N型掺杂离子由所述初始第一阱区101向所述初始第二阱区102扩散，或者驱动所述P型掺杂离子由所述初始第二阱区102向所述初始第一阱区101扩散。由此，所述扩散会影响后续形成的第一沟道层和第二沟道层内的掺杂离子浓度，进而影响器件的阈值电压等性能，导致所形成的器件产生短沟道效应等异常，从而降低器件性能的可靠性。
为了解决上述问题，本发明提供的一种半导体结构的形成方法中，对所述凹槽侧壁暴露出的第一阱区进行改性处理，形成第一阻挡材料层，形成所述第一阻挡材料层后，在所述凹槽内形成沟道材料层，在后续的热处理过程中，所述第一阻挡材料层可以阻挡初始第一阱区内的掺杂离子向沟道材料层的横向扩散，以使后续形成的第一鳍部和第二鳍部内的掺杂离子浓度稳定，提高了后续形成的器件的沟道区内掺杂离子浓度的稳定性，从而提高器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图8是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
请参考图4，提供初始衬底200，所述初始衬底200包括第一区I和与所述第一区I相邻的第二区II；在所述第一区I内形成初始第一阱区201；在所述第二区II内形成初始第二阱区202，所述初始第二阱区202的导电类型和所述初始第一阱区201的导电类型不同。
所述初始第一阱区201和所述初始第二阱区202的形成工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：掺杂离子为N型离子或P型离子；所述掺杂离子包括磷离子，所述磷离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为50KeV至300KeV；所述掺杂离子包括硼离子，所述硼离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为10KeV至120KeV。本实施例中，所述初始第一阱区201内的掺杂离子为N型离子；所述初始第二阱区202内的掺杂离子为P型离子。后续，所述初始第一阱区201用于形成第一阱区，所述第一区I用于形成PMOS器件；所述初始第一阱区201用于形成第一阱区，所述第二区II用于形成NMOS器件。
所述初始第一阱区201和所述初始第二阱区202的形成方法包括：在所述初始衬底200上形成第一掩膜层(图中未显示)，所述第一掩膜层暴露出所述第一区I表面；向所述第一区I内注入第一掺杂离子；在所述初始衬底200上形成第二掩膜层(图中未显示)，所述第二掩膜层暴露出所述第二区II表面；向所述第二区II内注入第二掺杂离子，所述第二掺杂离子的导电类型与所述第一掺杂离子的导电类型不同。
所述初始第一阱区201(所述初始第二阱区202)形成时的注入面为平面衬底，相比于向形成有鳍部后的衬底注入离子形成阱区的过程，离子注入的均匀性较好，进而有利于形成均匀的第一阱区(第二阱区)，从而提高器件的稳定性。
请参考图5，刻蚀所述第二区II，在所述初始衬底200内形成凹槽203，所述凹槽203侧壁暴露出所述初始第一阱区201侧壁；对所述凹槽203侧壁暴露出的所述初始第一阱区201进行改性处理，形成第一阻挡材料层206。
本实施例中，所述凹槽203的形成方法包括：在所述初始衬底200表面形成第三掩膜层205，所述第三掩膜层205暴露出所述第二区II表面；刻蚀所述第二区II，在所述初始衬底200内形成凹槽203。
本实施例中，形成所述第三掩膜层205之前，还在所述初始衬底200表面形成氧化物材料层(图中未标出)；在所述氧化物材料层表面形成第三掩膜材料层(图中未标出)；图形化所述第三掩膜材料层和所述氧化物材料层，形成所述第三掩膜层205和所述氧化层204。所述氧化层204用于保护所述初始第一阱区201在形成所述凹槽203的刻蚀过程中不受刻蚀损伤。
所述凹槽203的形成工艺包括干法刻蚀工艺。所述干法刻蚀工艺有利于形成较好的凹槽203形貌。
所述改性处理的方法包括：对所述凹槽203侧壁暴露出的所述初始第一阱区201进行离子注入工艺。
所述离子注入工艺的工艺参数包括：注入离子包括N型离子或P型离子，所述注入离子的剂量范围为2E12 atom/cm3至2E13 atom/cm3，能量范围为0.5KeV至3KeV。
所述注入离子的导电类型与所述初始第一阱区201的导电类型不同。本实施例中，所述初始第一阱区201内掺杂离子为N型离子，所述注入离子为P型离子。另一实施例中，所述初始第一阱区内掺杂离子为P型离子，所述注入离子为P型离子。通过在所述凹槽203侧壁暴露出的所述初始第一阱区201注入离子，所述注入的离子可以起到阻挡所述初始第一阱区内掺杂离子向沟道材料层的扩散。本实施例中，所述初始第一阱区内掺杂离子为N型离子，所述注入离子为P型离子。
所述注入离子还包括碳离子。由于碳离子对掺杂剂离子的阻挡作用，可以进一步阻挡所述第一阻挡材料层两侧的掺杂离子的横向扩散，提高后续形成的器件的沟道区内掺杂离子浓度的稳定性，从而提高器件的性能。
所述改性处理的方法还包括：在所述离子注入工艺之后，进行热处理工艺。所述热处理工艺用于降低所述离子注入过程给所述初始第一阱区201和所述初始第二阱区202带来的损伤。
本实施例中，所述第一阻挡材料层206还位于所述凹槽203底部，所述第一阻挡材料层206的形成方法还包括：所述离子注入还对所述凹槽203底部进行掺杂。
后续，形成所述第一阻挡材料层206后，在所述凹槽203内形成沟道材料层。
一方面，所述第一阻挡材料层206用于形成第一阻挡层。另一方面，部分所述第一阻挡材料层206位于所述初始第一阱区201和所述沟道材料层之间，在后续的热处理过程中，所述第一阻挡材料层206可以阻挡初始第一阱区201内的掺杂离子向沟道材料层的横向扩散，以使后续形成的第一鳍部和第二鳍部内的掺杂离子浓度稳定，提高了后续形成的器件的沟道区内掺杂离子浓度的稳定性，从而提高器件的性能。
请参考图6，形成所述第一阻挡材料层206后，在所述凹槽203内形成沟道材料层207。
所述沟道材料层207的材料包括硅。本实施例中，所述沟道材料层207的材料为硅。
本实施例中，形成第一阻挡材料层206后，形成所述沟道材料层207前，在所述凹槽203侧壁和底部表面形成第二阻挡材料层208。后续，所述第二阻挡材料层208用于形成第二阻挡层。
本实施例中，形成所述第二阻挡材料层208后，还去除所述第三掩膜层205和所述氧化层204。
所述第二阻挡材料层208的形成工艺包括外延生长工艺；所述第二阻挡材料层208的材料包括锗硅。
请参考图7，刻蚀所述初始衬底200和所述沟道材料层207，形成衬底301、位于所述衬底301上的第一鳍部302和第二鳍部、位于第一鳍部302内和部分衬底301内的第一阱区303、以及位于第二鳍部内和部分衬底301内的第二阱区304，所述第一鳍部302由所述初始衬底200的第一区I形成，所述第二鳍部由所述初始衬底200的第二区II和所述沟道材料层207形成，所述第二鳍部包括以所述沟道材料层207形成的沟道层305，所述第一阱区303由所述初始第一阱区201形成，所述第二阱区304由所述初始第二阱区202形成。
所述沟道层305用于形成第二区II上的器件的沟道。
本实施例中，在刻蚀所述初始衬底200和所述沟道材料层207时，所述第一阻挡材料层206被刻蚀形成第一阻挡层306。
本实施例中，所述第二鳍部还包括位于所述衬底301和所述沟道层305之间的第二阻挡层307。
所述第二阻挡层307的形成方法包括：在刻蚀所述初始衬底200和所述沟道材料层207时，所述第二阻挡材料层207被刻蚀形成第二阻挡层307。所述第二阻挡层307用于阻挡所述第二阱区304内的掺杂离子向所述沟道层305的扩散，有利于提高所述沟道层305内的掺杂离子浓度的稳定性，从而提高第二区II上器件的阈值电压等性能的稳定性，提高器件的性能。
请参考图8，在所述衬底301表面形成隔离结构层308，所述隔离结构层308位于所述第一鳍部302和所述第二鳍部侧壁，且暴露出所述沟道层305。
所述隔离结构层308的材料包括介质材料，所述介质材料包括氮碳硼化硅、氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述隔离结构层308的材料为氧化硅。
所述隔离结构层308的形成工艺包括化学气相沉积工艺。本实施例中，所述隔离结构层308的形成工艺为流体化学气相沉积工艺。
所述隔离结构层308的形成方法包括：在所述衬底300表面、所述第一鳍部302顶部表面和侧壁、所述第二鳍部顶部表面和侧壁，形成介质材料层(图中未标出)；平坦化所述介质材料层直到暴露出所述第一鳍部302和所述第二鳍部顶部表面；回刻所述介质材料层，直到暴露出所述沟道层305侧壁。
本实施例中，回刻所述介质材料层，还暴露出所述第一阻挡层306和所述第二阻挡层307侧壁。其他实施例中，可以仅暴露出所述沟道层305侧壁；或者暴露出所述沟道层305侧壁、部分或全部所述第二阻挡层307侧壁；或者暴露出所述沟道层305侧壁、所述第二阻挡层307侧壁、以及部分或全部的所述第一阻挡层306侧壁。
相应的，本发明一实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图8，包括：衬底301；位于所述衬底301上的第一鳍部302；位于所述衬底301上的第二鳍部，所述第二鳍部包括位于所述衬底301上的第一阻挡层306、位于所述第一阻挡层306上的第二阻挡层307、以及位于所述第二阻挡层307上的沟道层305；位于第一鳍部302内和部分衬底301内的第一阱区303；位于第二鳍部内和部分衬底301内的第二阱区304；位于所述衬底301表面的隔离结构层308，所述隔离结构层308位于所述第一鳍部302和所述第二鳍部侧壁，且所述隔离结构层308暴露出所述沟道层305。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的第一鳍部；
位于所述衬底上的第二鳍部，所述第二鳍部包括位于所述衬底上的第一阻挡层、位于所述第一阻挡层上的第二阻挡层、以及位于所述第二阻挡层上的沟道层；
位于第一鳍部内和部分衬底内的第一阱区；
位于第二鳍部内和部分衬底内的第二阱区；
位于所述衬底表面的隔离结构层，所述隔离结构层位于所述第一鳍部和所述第二鳍部侧壁，且所述隔离结构层暴露出所述沟道层。
2.一种半导体结构的形成方法，其特征在于，包括：
提供初始衬底，所述初始衬底包括第一区和与所述第一区相邻的第二区；
在所述第一区内形成初始第一阱区；
在所述第二区内形成初始第二阱区，所述初始第二阱区的导电类型和所述初始第一阱区的导电类型不同；
刻蚀所述第二区，在所述初始衬底内形成凹槽，所述凹槽侧壁暴露出所述初始第一阱区侧壁；
对所述凹槽侧壁暴露出的所述初始第一阱区进行改性处理，形成第一阻挡材料层；
形成所述第一阻挡材料层后，在所述凹槽内形成沟道材料层；
刻蚀所述初始衬底和所述沟道材料层，形成衬底、位于所述衬底上的第一鳍部和第二鳍部、位于第一鳍部内和部分衬底内的第一阱区、以及位于第二鳍部内和部分衬底内的第二阱区，所述第一鳍部由所述初始衬底的第一区形成，所述第二鳍部由所述初始衬底的第二区和所述沟道材料层形成，所述第二鳍部包括以所述沟道材料层形成的沟道层，所述第一阱区由所述初始第一阱区形成，所述第二阱区由所述初始第二阱区形成。
3.如权利要求2所述的半导体结构形成方法，其特征在于，所述改性处理的方法包括：对所述凹槽侧壁暴露出的所述初始第一阱区进行离子注入工艺。
4.如权利要求3所述的半导体结构形成方法，其特征在于，所述离子注入工艺的工艺参数包括：注入离子包括N型离子或P型离子，所述注入离子的剂量范围为2E12 atom/cm3至2E13 atom/cm3，能量范围为0.5KeV至3KeV。
5.如权利要求3所述的半导体结构形成方法，其特征在于，所述注入离子的导电类型与所述初始第一阱区的导电类型不同。
6.如权利要求5所述的半导体结构形成方法，其特征在于，所述注入离子还包括碳离子。
7.如权利要求3所述的半导体结构形成方法，其特征在于，所述第一阻挡材料层还位于所述凹槽底部，所述第一阻挡材料层的形成方法还包括：所述离子注入还对所述凹槽底部进行掺杂；在刻蚀所述初始衬底和所述沟道材料层时，所述第一阻挡材料层被刻蚀形成第一阻挡层。
8.如权利要求3所述的半导体结构形成方法，其特征在于，所述改性处理的方法还包括：在所述离子注入工艺之后，进行热处理工艺。
9.如权利要求2所述的半导体结构形成方法，其特征在于，所述第二鳍部还包括位于所述衬底和所述沟道层之间的第二阻挡层。
10.如权利要求9所述的半导体结构形成方法，其特征在于，所述第二阻挡层的形成方法包括：形成第一阻挡材料层后，形成所述沟道材料层前，在所述凹槽侧壁和底部表面形成第二阻挡材料层；在刻蚀所述初始衬底和所述沟道材料层时，所述第二阻挡材料层被刻蚀形成第二阻挡层。
11.如权利要求10所述的半导体结构形成方法，其特征在于，所述第二阻挡材料层的形成工艺包括外延生长工艺；所述第二阻挡材料层的材料包括锗硅。
12.如权利要求2所述的半导体结构形成方法，其特征在于，还包括：在所述衬底表面形成隔离结构层，所述隔离结构层位于所述第一鳍部和所述第二鳍部侧壁，且暴露出所述沟道层。
13.如权利要求2所述的半导体结构形成方法，其特征在于，所述初始第一阱区和所述初始第二阱区的形成工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：掺杂离子为N型离子或P型离子；所述掺杂离子包括磷离子，所述磷离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为50KeV至300KeV；所述掺杂离子包括硼离子，所述硼离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为10KeV至120KeV。
14.如权利要求2所述的半导体结构形成方法，其特征在于，所述初始第一阱区的形成方法包括：在所述初始衬底上形成第一掩膜层，所述第一掩膜层暴露出所述第一区表面；向所述第一区内注入第一掺杂离子。
15.如权利要求2所述的半导体结构形成方法，其特征在于，所述初始第二阱区的形成方法包括：在所述初始衬底上形成第二掩膜层，所述第二掩膜层暴露出所述第二区表面；向所述第二区内注入第二掺杂离子。
16.如权利要求2所述的半导体结构形成方法，其特征在于，所述凹槽的形成工艺包括干法刻蚀工艺。
17.如权利要求2所述的半导体结构形成方法，其特征在于，所述沟道材料层的材料包括硅。
CN202110460675.4A 2021-04-27 2021-04-27 半导体结构及其形成方法 Pending CN115249745A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110460675.4A CN115249745A (zh) 2021-04-27 2021-04-27 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110460675.4A CN115249745A (zh) 2021-04-27 2021-04-27 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115249745A true CN115249745A (zh) 2022-10-28

Family

ID=83695992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110460675.4A Pending CN115249745A (zh) 2021-04-27 2021-04-27 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115249745A (zh)

Similar Documents

Publication Publication Date Title
US20080160706A1 (en) Method for fabricating semiconductor device
US7098099B1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
CN112825327A (zh) 半导体结构及其形成方法
KR20020005454A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP2004282068A (ja) 半導体装置の形成方法
CN110265359B (zh) 半导体器件及其制造方法
CN107785425B (zh) 半导体器件及其形成方法
KR100718248B1 (ko) 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법
CN116504718A (zh) 一种半导体结构的制作方法
JP5060002B2 (ja) 半導体装置の製造方法
KR100540341B1 (ko) 반도체 소자 제조방법
CN108281485B (zh) 半导体结构及其形成方法
US5215937A (en) Optimizing doping control in short channel MOS
KR20090066488A (ko) 수직형 트랜지스터 및 그의 제조방법
CN115249745A (zh) 半导体结构及其形成方法
CN111863725B (zh) 半导体结构及其形成方法
CN114256073A (zh) 半导体结构及其形成方法
KR20080101346A (ko) 반도체 소자의 제조 방법
KR20050002035A (ko) 리프레시타임을 개선시킨 반도체소자의 제조 방법
KR20020052456A (ko) 반도체소자의 트랜지스터 제조방법
CN115249746A (zh) 半导体结构及其形成方法
KR100418721B1 (ko) 반도체 소자의 트랜지스터 제조 방법
CN115148813A (zh) 半导体结构及其形成方法
KR20010057381A (ko) 반도체 소자의 제조 방법
KR100561977B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination