CN115249746A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN115249746A CN115249746A CN202110462057.3A CN202110462057A CN115249746A CN 115249746 A CN115249746 A CN 115249746A CN 202110462057 A CN202110462057 A CN 202110462057A CN 115249746 A CN115249746 A CN 115249746A
- Authority
- CN
- China
- Prior art keywords
- well region
- initial
- substrate
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 150000002500 ions Chemical class 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims description 36
- 238000002955 isolation Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 13
- -1 phosphorus ions Chemical class 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 239000002019 doping agent Substances 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体结构及其形成方法，其中方法包括：提供初始衬底；在所述初始衬底内形成初始阱区；对所述初始阱区表面进行回刻蚀；在对所述初始阱区表面进行回刻蚀之后，在所述初始阱区上和初始衬底上形成沟道材料层；刻蚀所述沟道材料层和初始阱区，形成衬底和位于衬底上的鳍部，所述鳍部包括以沟道材料层形成的沟道层，所述初始阱区形成阱区，所述阱区位于部分衬底内和部分鳍部内。对所述初始阱区表面进行回刻蚀，提高了初始阱区浓度的分布的均匀性，提高了后续阱区的性能。所述沟道材料层与所述初始阱区分别形成，有利于减少阱区形成过程对沟道层内掺杂离子浓度造成影响，提高了后续形成的器件沟道层掺杂剂浓度的稳定性，提高器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。
随着半导体技术的不断发展，鳍式场效应晶体管栅极尺寸也在不断的降低。此时，硼、磷掺杂离子分布宽度成为影响鳍式场效应晶体管的短沟道效应(short channeleffect,SCE)的重要因素。
采用现有鳍式场效应晶体管形成的半导体结构，性能亟需提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于所述衬底上的鳍部，所述鳍部包括沟道层和位于所述衬底和所述沟道层之间的阻挡层；位于所述衬底内的阱区，所述阱区位于部分衬底内和部分鳍部内；位于所述衬底表面的隔离结构层，所述隔离结构层位于所述鳍部和所述阻挡层侧壁，且暴露出所述沟道层。
可选的，所述阻挡层的材料包括碳化硅。
可选的，所述沟道层的材料包括硅。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供初始衬底；在所述初始衬底内形成初始阱区；对所述初始阱区表面进行回刻蚀；在对所述初始阱区表面进行回刻蚀之后，在所述初始阱区上和初始衬底上形成沟道材料层；刻蚀所述沟道材料层和初始阱区，形成衬底和位于衬底上的鳍部，所述鳍部包括以沟道材料层形成的沟道层，所述初始阱区形成阱区，所述阱区位于部分衬底内和部分鳍部内。
可选的，所述鳍部还包括位于所述衬底和所述沟道层之间的阻挡层，所述阻挡层的形成方法包括：对所述初始阱区表面进行回刻蚀后，形成所述沟道材料层前，在所述初始衬底表面形成阻挡材料层；刻蚀所述沟道材料层和初始阱区时，所述阻挡材料层被刻蚀形成所述阻挡层。
可选的，还包括：在所述衬底表面形成隔离结构层，所述隔离结构层位于所述鳍部侧壁，且暴露出所述沟道层。
可选的，所述隔离结构层还位于所述阻挡层侧壁。
可选的，所述初始阱区的形成工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：掺杂离子为N型离子或P型离子；所述掺杂离子包括磷离子，所述磷离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为50KeV至300KeV；所述掺杂离子包括硼离子，所述硼离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为10KeV至120KeV。
可选的，所述初始衬底包括第一区和与所述第一区相邻的第二区；所述初始阱区包括位于所述第一区的初始第一阱区和位于所述第二区的初始第二阱区，所述初始第二阱区和所述初始第一阱区的导电类型不同。
可选的，所述初始第一阱区和所述初始第二阱区的形成方法包括：在所述初始衬底上形成第一掩膜层，所述第一掩膜层暴露出所述第一区表面；向所述第一区内注入第一掺杂离子；在所述初始衬底上形成第二掩膜层，所述第二掩膜层暴露出所述第二区表面；向所述第二区内注入第二掺杂离子，所述第二掺杂离子的导电类型与所述第一掺杂离子的导电类型不同。
可选的，形成所述初始阱区后，对所述初始阱区表面进行回刻蚀前，还包括：对所述初始阱区进行退火处理。
可选的，所述对所述初始阱区表面进行回刻蚀的深度范围为2纳米至10纳米。
可选的，所述阻挡材料层的形成工艺包括外延生长工艺。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，对所述初始阱区表面进行回刻蚀，通过所述刻蚀处理，去除了离子注入过程中因邻近效应、离子注入损伤等导致的掺杂离子在初始衬底表面分布不均匀的区域，提高了初始阱区浓度的分布的均匀性，提高了后续阱区的性能。在对所述初始阱区表面进行回刻蚀之后，在所述初始阱区上和初始衬底上形成沟道材料层；刻蚀所述沟道材料层和初始阱区，形成衬底和位于衬底上的鳍部，所述鳍部包括以沟道材料层形成的沟道层，所述初始阱区形成阱区，所述阱区位于部分衬底内和部分鳍部内，所述沟道材料层与所述初始阱区分别形成，有利于减少阱区形成过程对沟道层内掺杂离子浓度造成影响，提高了后续形成的器件的沟道内掺杂剂浓度的变化，增加器件的性能的稳定性。
进一步，所述初始衬底还包括与所述第一区相邻的第二区；刻蚀所述初始衬底前，还包括：在所述第二区内注入第二掺杂离子，所述第二掺杂离子的导电类型与所述第一掺杂离子的导电性能不同，形成初始第二阱区。所述初始第一阱区和所述初始第二阱之间形成PN界面，在接近所述初始衬底表面的位置，由于离子注入的过程受光刻工艺的影响，可能会出现距离所述初始衬底表面的PN界面偏离目标界面位置的情况，通过所述刻蚀处理，利于优化所述初始第一阱区和所述初始第二阱区之间的PN界面，整体上提高器件的稳定性。
进一步，所述鳍部还包括位于所述衬底和所述沟道层之间的阻挡层。所述阻挡层用于阻挡阱区内掺杂离子向沟道层内的扩散，从而提高了阱区上器件的沟道内掺杂离子浓度的稳定性，进而提高器件的电性能。
附图说明
图1至图3是一种半导体结构形成过程的剖面示意图；
图4至图8是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
如背景技术所述，采用现有的FinFET技术形成的半导体结构，性能亟需提升。现结合一种半导体结构进行说明分析。
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图3是一种半导体结构形成过程的剖面示意图。
请参考图1，提供衬底，所述衬底包括基底100，所述基底100包括相邻的第一区I和第二区II；在所述衬底表面形成第一掩膜层101，所述第一掩膜层101暴露出所述第一区I表面；以所述第一掩膜层101为掩膜，向所述第一区I内注入N型掺杂离子形成初始第一阱区102。
请参考图2，在所述衬底表面形成第二掩膜层103，所述第二掩膜层103暴露出所述第二区II；以所述第二掩膜层103为掩膜，向所述第二区II内注入P型掺杂离子，以形成初始第二阱区104。
请参考图3，刻蚀所述衬底100，在所述第一区I形成第一鳍部105，在所述第二区II形成第二鳍部106，以所述初始第一阱区102形成第一阱区107，以所述初始第二阱区104形成第二阱区108。
上述方法用于FinFET器件，所述第一鳍部105用于后续形成第一区I上器件的第一沟道层，所述第二鳍部106用于后续形成第二区II上的第二沟道层。
然而，由于所述初始第一阱区102(初始第二阱区104)在离子注入过程中，受到诸如离子注入过程对表面的损伤、邻近效应影响等，会导致所述初始第一阱区102(初始第二阱区104)在靠近衬底100表面以及第一掩膜层101(第二掩膜层103)边缘处，参考图1中的区域A(图2中的区域B)所示，的掺杂离子浓度相比远离衬底100表面区域的离子浓度均匀性较差。所述初始第一阱区102(初始第二阱区104)内掺杂离子的浓度分布会影响所述第一鳍部105(所述第二鳍部106)内的掺杂离子浓度，从而影响第一沟道层(第二沟道层)内掺杂离子的浓度，进而影响器件的阈值电压等性能。
为了解决上述问题，本发明提供的一种半导体结构的形成方法中，对所述初始阱区表面进行回刻蚀，通过所述刻蚀处理，去除了离子注入过程中因邻近效应、离子注入损伤等导致的掺杂离子在初始衬底表面分布不均匀的区域，提高了初始第一阱区浓度的分布的均匀性，提高了后续第一阱区的性能。在对所述初始阱区表面进行回刻蚀之后，在所述初始阱区上和初始衬底上形成沟道材料层；刻蚀所述沟道材料层和初始阱区，形成衬底和位于衬底上的鳍部，所述鳍部包括以沟道材料层形成的沟道层，所述初始阱区形成阱区，所述阱区位于部分衬底内和部分鳍部内，所述沟道材料层与所述初始阱区分别形成，有利于减少阱区形成过程对沟道层内掺杂离子浓度造成影响，提高了后续形成的器件沟道层掺杂剂浓度的稳定性，提高器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图8是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
请参考图4，提供初始衬底200；在所述初始衬底200内形成初始阱区。
本实施例中，所述初始衬底200包括第一区I和与所述第一区I相邻的第二区II；所述初始阱区包括位于所述第一区I的初始第一阱区201和位于所述第二区II的初始第二阱区202，所述初始第二阱区202和所述初始第一阱区201的导电类型不同。
所述初始阱区的形成工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：掺杂离子为N型离子或P型离子；所述掺杂离子包括磷离子，所述磷离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为50KeV至300KeV；所述掺杂离子包括硼离子，所述硼离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为10KeV至120KeV。
所述初始第一阱区201和所述初始第二阱区202的形成方法包括：在所述初始衬底200上形成第一掩膜层(图中未显示)，所述第一掩膜层暴露出所述第一区I表面；向所述第一区I内注入第一掺杂离子；在所述初始衬底200上形成第二掩膜层(图中未显示)，所述第二掩膜层暴露出所述第二区II表面；向所述第二区II内注入第二掺杂离子，所述第二掺杂离子的导电类型与所述第一掺杂离子的导电类型不同。
所述初始阱区用于后续形成阱区。具体地，所述初始第一阱区201用于后续形成第一阱区，所述初始第二阱区202用于后续形成第二阱区。本实施例中，所述初始第一阱区201内的掺杂离子为N型离子，所述第一阱区用于形成NMOS器件的阱区；所述初始第二阱区202内的掺杂离子为P型离子，所述第二阱区用于形成PMOS器件的阱区。
所述初始第一阱区201(所述初始第二阱区202)形成时的注入面为平面衬底，相比于向形成有鳍部后的衬底注入离子形成阱区的过程，离子注入的均匀性较好，进而有利于形成均匀的第一阱区(第二阱区)，从而提高器件的稳定性。
请参考图5，对所述初始阱区表面进行回刻蚀。
一方面，通过所述刻蚀处理，去除了离子注入过程中因邻近效应、离子注入损伤等导致的掺杂离子在初始衬底表面分布不均匀的区域(请参考图4中区域C所示)，提高了初始阱区浓度的分布的均匀性，提高了后续阱区的性能。另一方面，所述初始第一阱区和所述初始第二阱之间形成PN界面，在接近所述初始衬底表面的位置，由于离子注入的过程受光刻工艺的影响，可能会出现距离所述初始衬底表面的PN界面偏离目标界面位置的情况，通过所述刻蚀处理，利于优化所述初始第一阱区和所述初始第二阱区之间的PN界面，整体上提高器件的稳定性。
本实施例中，形成所述初始阱区后，对所述初始阱区表面进行回刻蚀前，还包括：对所述初始阱区进行退火处理。所述退火处理目的在于激活所述初始阱区内掺杂离子的活性。
所述对所述初始阱区表面进行回刻蚀的深度范围为2纳米至10纳米。
请参考图6，在对所述初始阱区表面进行回刻蚀之后，在所述初始阱区上和初始衬底200上形成沟道材料层203。
所述沟道材料层203的材料包括硅。所述沟道材料层203用于后续形成器件的沟道层。所述沟道材料层与所述初始阱区分别形成，有利于减少阱区形成过程对沟道层内掺杂离子浓度造成影响，提高了后续形成的器件沟道层掺杂剂浓度的稳定性，提高器件的性能。
所述沟道材料层203的形成工艺包括外延生长工艺。
本实施例中，对所述初始阱区表面进行回刻蚀后，形成所述沟道材料层203前，还在所述初始衬底200表面形成阻挡材料层204。
所述阻挡材料层204的形成工艺包括外延生长工艺。
所述阻挡材料层204的材料包括碳化硅。所述阻挡材料层204用于后续形成阻挡层。
请参考图7，刻蚀所述沟道材料层203和初始阱区，形成衬底300和位于衬底300上的鳍部，所述鳍部包括以沟道材料层203形成的沟道层301，所述初始阱区形成阱区，所述阱区位于部分衬底300内和部分鳍部内。
具体的，所述阱区包括第一阱区302和第二阱区303。以所述初始第一阱区201形成第一阱区302，以所述初始第二阱区202形成第二阱区303。
所述鳍部还包括位于所述衬底300和所述沟道层301之间的阻挡层304，所述阻挡层304的形成方法包括：刻蚀所述沟道材料层203和初始阱区时，所述阻挡材料层204被刻蚀形成所述阻挡层304。
所述阻挡层304用于阻挡阱区内掺杂离子向沟道层301内的扩散，从而提高了阱区上器件的沟道内掺杂离子浓度的稳定性，进而提高器件的电性能。
请参考图8，还在所述衬底300表面形成隔离结构层305，所述隔离结构层305位于所述鳍部侧壁，且暴露出所述沟道层301。
本实施例中，所述隔离结构层305还位于所述阻挡层304侧壁。
所述隔离结构层305的材料包括介质材料，所述介质材料包括氮碳硼化硅、氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述隔离结构层305的材料为氧化硅。
所述隔离结构层305的形成工艺包括化学气相沉积工艺。本实施例中，所述隔离结构层305的形成工艺为流体化学气相沉积工艺。
所述隔离结构层305的形成方法包括：在所述衬底300表面、所述鳍部顶部表面和侧壁形成介质材料层(图中未标出)；平坦化所述介质材料层直到暴露出所述鳍部顶部表面；回刻所述介质材料层，直到暴露出所述沟道层301侧壁。
相应地，本发明一实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图8，包括：衬底300；位于所述衬底300上的鳍部，所述鳍部包括沟道层301和位于所述衬底300和所述沟道层301之间的阻挡层304；位于所述衬底300内的阱区，所述阱区位于部分衬底300内和部分鳍部内；位于所述衬底300表面的隔离结构层305，所述隔离结构层305位于所述鳍部和所述阻挡层304侧壁，且暴露出所述沟道层301。
本实施例中，所述阱区包括第一阱区302和第二阱区303。
可选的，所述阻挡层304的材料包括碳化硅。
可选的，所述沟道层301的材料包括硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的鳍部，所述鳍部包括沟道层和位于所述衬底和所述沟道层之间的阻挡层；
位于所述衬底内的阱区，所述阱区位于部分衬底内和部分鳍部内；
位于所述衬底表面的隔离结构层，所述隔离结构层位于所述鳍部和所述阻挡层侧壁，且暴露出所述沟道层。
2.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的材料包括碳化硅。
3.如权利要求1所述的半导体结构，其特征在于，所述沟道层的材料包括硅。
4.一种半导体结构的形成方法，其特征在于，包括：
提供初始衬底；
在所述初始衬底内形成初始阱区；
对所述初始阱区表面进行回刻蚀；
在对所述初始阱区表面进行回刻蚀之后，在所述初始阱区上和初始衬底上形成沟道材料层；
刻蚀所述沟道材料层和初始阱区，形成衬底和位于衬底上的鳍部，所述鳍部包括以沟道材料层形成的沟道层，所述初始阱区形成阱区，所述阱区位于部分衬底内和部分鳍部内。
5.如权利要求4所述的半导体结构形成方法，其特征在于，所述鳍部还包括位于所述衬底和所述沟道层之间的阻挡层，所述阻挡层的形成方法包括：
对所述初始阱区表面进行回刻蚀后，形成所述沟道材料层前，在所述初始衬底表面形成阻挡材料层；刻蚀所述沟道材料层和初始阱区时，所述阻挡材料层被刻蚀形成所述阻挡层。
6.如权利要求4所述的半导体结构形成方法，其特征在于，还包括：在所述衬底表面形成隔离结构层，所述隔离结构层位于所述鳍部侧壁，且暴露出所述沟道层。
7.如权利要求6所述的半导体结构形成方法，其特征在于，所述隔离结构层还位于所述阻挡层侧壁。
8.如权利要求4所述的半导体结构形成方法，其特征在于，所述初始阱区的形成工艺包括离子注入工艺，所述离子注入工艺的工艺参数包括：掺杂离子为N型离子或P型离子；所述掺杂离子包括磷离子，所述磷离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为50KeV至300KeV；所述掺杂离子包括硼离子，所述硼离子的浓度范围为6E12 atom/cm3至6E13 atom/cm3，能量范围为10KeV至120KeV。
9.如权利要求4所述的半导体结构形成方法，其特征在于，所述初始衬底包括第一区和与所述第一区相邻的第二区；所述初始阱区包括位于所述第一区的初始第一阱区和位于所述第二区的初始第二阱区，所述初始第二阱区和所述初始第一阱区的导电类型不同。
10.如权利要求9所述的半导体结构形成方法，其特征在于，所述初始第一阱区和所述初始第二阱区的形成方法包括：在所述初始衬底上形成第一掩膜层，所述第一掩膜层暴露出所述第一区表面；向所述第一区内注入第一掺杂离子；在所述初始衬底上形成第二掩膜层，所述第二掩膜层暴露出所述第二区表面；向所述第二区内注入第二掺杂离子，所述第二掺杂离子的导电类型与所述第一掺杂离子的导电类型不同。
11.如权利要求4所述的半导体结构形成方法，其特征在于，形成所述初始阱区后，对所述初始阱区表面进行回刻蚀前，还包括：对所述初始阱区进行退火处理。
12.如权利要求4所述的半导体结构形成方法，其特征在于，所述对所述初始阱区表面进行回刻蚀的深度范围为2纳米至10纳米。
13.如权利要求4所述的半导体结构形成方法，其特征在于，所述阻挡材料层的形成工艺包括外延生长工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110462057.3A CN115249746A (zh) | 2021-04-27 | 2021-04-27 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110462057.3A CN115249746A (zh) | 2021-04-27 | 2021-04-27 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115249746A true CN115249746A (zh) | 2022-10-28 |
Family
ID=83697451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110462057.3A Pending CN115249746A (zh) | 2021-04-27 | 2021-04-27 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115249746A (zh) |
-
2021
- 2021-04-27 CN CN202110462057.3A patent/CN115249746A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| KR101822267B1 (ko) | Finfet 디바이스들 내의 펀치스루 스토퍼 영역들의 형성 | |
| CN109216470B (zh) | 半导体结构及其形成方法 | |
| CN112825327A (zh) | 半导体结构及其形成方法 | |
| US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
| US20050077590A1 (en) | Guard ring structure for a Schottky diode | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| US6392274B1 (en) | High-voltage metal-oxide-semiconductor transistor | |
| US10910493B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7279367B1 (en) | Method of manufacturing a thyristor semiconductor device | |
| US7732280B2 (en) | Semiconductor device having offset spacer and method of forming the same | |
| CN107785425B (zh) | 半导体器件及其形成方法 | |
| US11658239B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100718248B1 (ko) | 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법 | |
| KR101026484B1 (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
| CN112242445A (zh) | Ldmos器件及其形成方法 | |
| JP5060002B2 (ja) | 半導体装置の製造方法 | |
| CN108281485B (zh) | 半导体结构及其形成方法 | |
| CN115249746A (zh) | 半导体结构及其形成方法 | |
| CN114256073A (zh) | 半导体结构及其形成方法 | |
| KR102062050B1 (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| CN113540241A (zh) | 半导体结构及其形成方法 | |
| KR20080006268A (ko) | 터널링 전계 효과 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |