JP5280479B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5280479B2 JP5280479B2 JP2011094042A JP2011094042A JP5280479B2 JP 5280479 B2 JP5280479 B2 JP 5280479B2 JP 2011094042 A JP2011094042 A JP 2011094042A JP 2011094042 A JP2011094042 A JP 2011094042A JP 5280479 B2 JP5280479 B2 JP 5280479B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- condition
- semiconductor device
- fin
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 348
- 238000004519 manufacturing process Methods 0.000 title claims description 66
- 239000012535 impurity Substances 0.000 claims abstract description 334
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000002513 implantation Methods 0.000 claims description 111
- 239000007789 gas Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 60
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 238000007865 diluting Methods 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 27
- 230000007480 spreading Effects 0.000 description 27
- 238000003892 spreading Methods 0.000 description 27
- 238000004544 sputter deposition Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000007423 decrease Effects 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 6
- 230000007935 neutral effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
(1)プラズマ中のイオンは基本的に基板主面に対して垂直に入射すること
(2)プラズマ中のガス分子やラジカル等の中性種は基板主面に対してランダムな方向から入射すること
(3)半導体領域側面においてはスパッタリングによる離脱不純物の影響はほとんどないこと
に着目し、これらのイオン、ガス分子及びラジカル等が有する本来的な性質(1)〜(3)に加えて、本願発明者らが新規に発見した、異なる複数の条件を用いたプラズマドーピングに特有の性質
(4)異なる複数の条件を用いたプラズマドーピングを実施した際の半導体領域上面においてドーピングの影響とスパッタリングの影響とが釣り合うことによって決まる注入ドーズ量つまりシート抵抗の水準は、最終段階でのプラズマドーピング条件にのみ依存し、途中の条件には依存しないという性質
をフィン型FET等の3次元デバイスに適用する方法であって、「注入ドーズ量が第1のドーズ量となる第1の条件でプラズマドーピング法を実施した後、注入ドーズ量が前記第1のドーズ量よりも小さい第2のドーズ量となる第2の条件でプラズマドーピング法を実施すること」を主要な特徴とする。これにより、半導体領域上部の注入ドーズ量は基本的に低ドーズ量の第2の条件によって規定される一方、半導体領域側部の注入ドーズ量は基本的に高ドーズ量の第1の条件によって規定される。このため、半導体領域側部に、半導体領域上部と比べて同等以上の注入ドーズ量を有する不純物領域を備えた半導体装置、言い換えると、半導体領域側部に低シート抵抗の不純物領域を備えた半導体装置を得ることができる。従って、例えばフィン型FETにおけるエクステンション領域及びソース・ドレイン領域のゲート幅方向の幅においてフィン型半導体領域側部に形成される不純物領域の幅が占める割合が大きくなってきても、所望のトランジスタ特性を得ることができる。
以下、本発明の第1の実施形態に係る半導体装置の構造について図面を参照しながら説明する。
図3(a)は、図2(c)に示す第1のプラズマドーピング条件によるドーピング方法を説明するための要部断面図であり、図3(b)は、図2(d)に示す第2のプラズマドーピング条件によるドーピング方法を説明するための要部断面図である。尚、図3(a)及び(b)は、図1(a)におけるB−B線の断面構成(絶縁性サイドウォールスペーサ16の形成前)と対応している。また、図3(a)及び(b)において、図1(a)〜(d)に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
まず、図3(a)に示すように、フィン型半導体領域13a〜13dに対して、第1のプラズマドーピング条件(第1の条件)でp型不純物をドーピングする。これにより、フィン型半導体領域13a〜13dの上部には、注入イオン18aと、吸着種(ガス分子やラジカル等の中性種)18bと、スパッタリングによってフィン型半導体領域13a〜13dを離脱する不純物18cとのバランスによって決まる注入ドーズ量を持つ第1の不純物領域7aが形成される。
まず、図3(a)に示すように、フィン型半導体領域13a〜13dに対して、第1のプラズマドーピング条件(第1の条件)でp型不純物をドーピングする。これにより、フィン型半導体領域13a〜13dの側部には、主として吸着種(ガス分子やラジカル等の中性種)18bによって決まる注入ドーズ量を持つ第2の不純物領域7bが形成される。このとき、フィン型半導体領域13a〜13dの側面に対して斜めに入射するイオンも存在するため、注入イオン18aやスパッタリングによってフィン型半導体領域13a〜13dを離脱する不純物18cも存在するが、吸着種18bと比べるとその影響は非常に小さく、吸着種18bによるドーピングが支配的になる。すなわち、フィン型半導体領域13a〜13dの上部にドーピングされる注入イオン18a及びフィン型半導体領域13a〜13dの上部からスパッタリングによって離脱する不純物18cの数と比べて、フィン型半導体領域13a〜13dの側部にドーピングされる注入イオン18a及びフィン型半導体領域13a〜13dの側部からスパッタリングによって離脱する不純物18cの数は圧倒的に少ない。
以下、図6を参照しながら、第1の条件に引き続いてガス濃度の低い第2の条件を用いてプラズマドーピングをした場合においてフィン型半導体領域の上部及び側部のそれぞれに起こる結果についてまとめて説明する。尚、図6において、実線は図4の実線であり、二点鎖線は図5の二点鎖線である。
まず、第1実施例について図7を参照しながら説明する。図7の曲線Aは、図4の説明で第1の条件のみによるプラズマドーピングを行った場合に相当するものであり、プラズマドーピング条件は、例えば、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.05質量%であり、原料ガスの総流量が420cm3 /分(標準状態)であり、チャンバー内圧力が0.9Paであり、ソースパワー(プラズマ生成用高周波電力)が2000Wであり、バイアスパワー(基板載置台に印加する高周波電力)が135Wであり、基板温度が20℃である。また、図7の曲線Bは、図4の説明で第2の条件のみによるプラズマドーピングを行った場合に相当するものであり、プラズマドーピング条件は、例えば、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.02質量%であり、原料ガスの総流量が300cm3 /分(標準状態)であり、チャンバー内圧力が0.9Paであり、ソースパワー(プラズマ生成用高周波電力)が2000Wであり、バイアスパワー(基板載置台に印加する高周波電力)が135Wであり、基板温度が20℃である。
次に、第2実施例について図8を参照しながら説明する。
次に、第3実施例について図9を参照しながら説明する。
以下、本発明の第1の実施形態の第1変形例に係る半導体装置の構造について図面を参照しながら説明する。
以下、本発明の第1の実施形態の第2変形例に係る半導体装置の構造について図面を参照しながら説明する。
以下、本発明の第2の実施形態に係る半導体装置の製造方法、具体的には、前述の第1の実施形態に係る半導体装置の製造方法における第1及び第2のプラズマドーピング条件を決定する方法について図面を参照しながら説明する。
7a 第1の不純物領域
7b 第2の不純物領域
11 支持基板
12 絶縁層
13a〜13f フィン型半導体領域
14(14a〜14d) ゲート絶縁膜
15 ゲート電極
15A ポリシリコン膜
16 絶縁性サイドウォールスペーサ
17 エクステンション領域
17a 第1の不純物領域
17b 第2の不純物領域
18a、19a 注入イオン
18b、19b 吸着種
18c、19c 離脱不純物
24a〜24d 絶縁膜
27 ソース・ドレイン領域
27a 第3の不純物領域
27b 第4の不純物領域
51 ダミー基板
52 フィン型半導体領域
Claims (13)
- 支持基板上に、上面及び側面を有する第1の半導体領域を形成する工程(a)と、
前記第1の半導体領域に第1導電型の不純物をプラズマドーピング法によって注入し、それにより、前記第1の半導体領域の上部に第1の不純物領域を形成すると共に、前記第1の半導体領域の側部に第2の不純物領域を形成する工程(b)とを備え、
前記工程(b)において、注入ドーズ量が第1のドーズ量となる第1の条件でプラズマドーピング法を実施した後、注入ドーズ量が前記第1のドーズ量よりも小さい第2のドーズ量となる第2の条件でプラズマドーピング法を実施することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記工程(b)は、前記不純物を含むガスからなるプラズマを用いて行われ、
前記第1の条件における前記ガスの濃度は前記第2の条件における前記ガスの濃度よりも高いことを特徴とする半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記工程(b)の後、前記第2の不純物領域の注入ドーズ量は前記第1の不純物領域の注入ドーズ量と比べて同等以上であることを特徴とする半導体装置の製造方法。 - 請求項1〜3のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(a)よりも前に、前記支持基板上に絶縁層を形成する工程をさらに備え、
前記工程(a)において前記絶縁層上に前記第1の半導体領域を形成することを特徴とする半導体装置の製造方法。 - 請求項1〜4のうちのいずれか1項に記載の半導体装置の製造方法において、
前記第1の半導体領域の側面は、前記第1の半導体領域の上面に対して垂直な面であることを特徴とする半導体装置の製造方法。 - 請求項1〜5のうちのいずれか1項に記載の半導体装置の製造方法において、
前記第1の不純物領域において、前記第1の条件でプラズマドーピング法を実施した時点での注入ドーズ量と比べて、前記第2の条件でプラズマドーピング法を実施した時点での注入ドーズ量が減少することを特徴とする半導体装置の製造方法。 - 請求項1〜6のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(b)は、前記不純物を含むガスからなるプラズマを用いて行われ、
前記不純物を含むガスは、ボロン原子と水素原子とからなる分子Bm Hn (m、nは自然数)を含むことを特徴とする半導体装置の製造方法。 - 請求項1〜6のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(b)は、前記不純物を含むガスからなるプラズマを用いて行われ、
前記不純物を含むガスは、ボロン原子を含む分子を希ガスで希釈してなるガスであることを特徴とする半導体装置の製造方法。 - 請求項1〜6のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(b)は、前記不純物を含むガスからなるプラズマを用いて行われ、
前記不純物を含むガスは、前記不純物を含む分子をヘリウムで希釈してなるガスであることを特徴とする半導体装置の製造方法。 - 請求項1〜6のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(b)は、前記不純物を含むガスからなるプラズマを用いて行われ、
前記不純物を含むガスは、B2 H6 とHeとの混合ガスであることを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記混合ガスにおけるB2 H6 の質量濃度は0.01%以上で且つ1%以下であることを特徴とする半導体装置の製造方法。 - 請求項1〜6のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(b)は、前記不純物を含むガスからなるプラズマを用いて行われ、
前記不純物を含むガスは、BF3 、AsH3 又はPH3 を含むことを特徴とする半導体装置の製造方法。 - 請求項1〜12のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(b)の前に、前記第1の半導体領域と同様の半導体領域が設けられた複数のダミー基板のそれぞれにおける当該半導体領域に前記不純物を様々な条件でプラズマドーピング法によって注入し、当該半導体領域の側部に形成される不純物領域のシート抵抗が所望値になるときの条件を前記第1の条件として決定すると共に当該半導体領域の上部に形成される不純物領域のシート抵抗が所望値になるときの条件を前記第2の条件として決定する工程をさらに備えていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011094042A JP5280479B2 (ja) | 2007-01-22 | 2011-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011572 | 2007-01-22 | ||
JP2007011572 | 2007-01-22 | ||
JP2011094042A JP5280479B2 (ja) | 2007-01-22 | 2011-04-20 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555016A Division JP4866918B2 (ja) | 2007-01-22 | 2008-01-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011181945A JP2011181945A (ja) | 2011-09-15 |
JP5280479B2 true JP5280479B2 (ja) | 2013-09-04 |
Family
ID=39644346
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555016A Active JP4866918B2 (ja) | 2007-01-22 | 2008-01-11 | 半導体装置 |
JP2011094042A Active JP5280479B2 (ja) | 2007-01-22 | 2011-04-20 | 半導体装置の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555016A Active JP4866918B2 (ja) | 2007-01-22 | 2008-01-11 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7800165B2 (ja) |
JP (2) | JP4866918B2 (ja) |
CN (1) | CN101601138B (ja) |
TW (1) | TW200832567A (ja) |
WO (1) | WO2008090771A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006106858A1 (ja) * | 2005-03-31 | 2008-09-11 | 松下電器産業株式会社 | プラズマドーピング方法及び装置 |
CN101601138B (zh) * | 2007-01-22 | 2012-07-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
US8004045B2 (en) * | 2007-07-27 | 2011-08-23 | Panasonic Corporation | Semiconductor device and method for producing the same |
US8063437B2 (en) * | 2007-07-27 | 2011-11-22 | Panasonic Corporation | Semiconductor device and method for producing the same |
JP5179511B2 (ja) * | 2007-11-22 | 2013-04-10 | パナソニック株式会社 | 半導体装置の製造方法 |
CN102272905B (zh) * | 2009-02-12 | 2014-01-29 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
JP5457045B2 (ja) | 2009-02-12 | 2014-04-02 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP4794692B2 (ja) * | 2009-06-24 | 2011-10-19 | パナソニック株式会社 | 半導体装置の製造方法 |
WO2011013271A1 (ja) * | 2009-07-27 | 2011-02-03 | パナソニック株式会社 | 半導体装置の製造方法及びプラズマドーピング装置 |
JP4598886B1 (ja) * | 2009-07-27 | 2010-12-15 | パナソニック株式会社 | 半導体装置の製造方法及びプラズマドーピング装置 |
JP2013051221A (ja) | 2009-12-28 | 2013-03-14 | Panasonic Corp | 半導体装置の製造方法及びプラズマドーピング装置 |
CN103515205B (zh) * | 2012-06-28 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET沟道掺杂方法 |
US9240352B2 (en) | 2012-10-24 | 2016-01-19 | Globalfoundries Inc. | Bulk finFET well contacts with fin pattern uniformity |
US9299564B2 (en) * | 2012-12-12 | 2016-03-29 | Varian Semiconductor Equipment Associates, Inc. | Ion implant for defect control |
KR102175854B1 (ko) * | 2013-11-14 | 2020-11-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
CN107112239B (zh) * | 2015-01-08 | 2021-02-19 | 上海凯世通半导体股份有限公司 | FinFET的掺杂方法 |
KR102427596B1 (ko) | 2015-09-03 | 2022-07-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
WO2018125179A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Semiconductor fin design to mitigate fin collapse |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6461020A (en) * | 1987-09-01 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Plasma ion doping method |
KR0155785B1 (ko) * | 1994-12-15 | 1998-10-15 | 김광호 | 핀형 커패시터 및 그 제조방법 |
KR100238615B1 (ko) * | 1996-06-04 | 2000-01-15 | 가네꼬 히사시 | 스택된 캐패시터를 갖는 반도체 기억장치의 제조 방법 |
TW556263B (en) * | 1996-07-11 | 2003-10-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP3923141B2 (ja) * | 1996-07-11 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
EP1031873A3 (en) * | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US7023021B2 (en) * | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7163864B1 (en) * | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
US20040129986A1 (en) * | 2002-11-28 | 2004-07-08 | Renesas Technology Corp. | Nonvolatile semiconductor memory device and manufacturing method thereof |
US7074656B2 (en) * | 2003-04-29 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping of semiconductor fin devices |
US6970373B2 (en) * | 2003-10-02 | 2005-11-29 | Intel Corporation | Method and apparatus for improving stability of a 6T CMOS SRAM cell |
KR100574340B1 (ko) * | 2004-02-02 | 2006-04-26 | 삼성전자주식회사 | 반도체 장치 및 이의 형성 방법 |
KR100577565B1 (ko) * | 2004-02-23 | 2006-05-08 | 삼성전자주식회사 | 핀 전계효과 트랜지스터의 제조방법 |
KR100605104B1 (ko) * | 2004-05-04 | 2006-07-26 | 삼성전자주식회사 | 핀-펫 소자 및 그 제조 방법 |
US7238601B2 (en) * | 2004-09-10 | 2007-07-03 | Freescale Semiconductor, Inc. | Semiconductor device having conductive spacers in sidewall regions and method for forming |
KR100682892B1 (ko) * | 2004-09-25 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터의 제조방법 |
JP2006164997A (ja) * | 2004-12-02 | 2006-06-22 | Toyota Motor Corp | 半導体装置の製造方法 |
KR101123788B1 (ko) * | 2004-12-13 | 2012-03-12 | 파나소닉 주식회사 | 플라즈마 도핑 방법 |
JP2006196821A (ja) | 2005-01-17 | 2006-07-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
KR100702011B1 (ko) * | 2005-03-16 | 2007-03-30 | 삼성전자주식회사 | 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들 |
KR100706249B1 (ko) * | 2005-06-23 | 2007-04-12 | 삼성전자주식회사 | 핀형 활성영역이 구비된 비휘발성 기억 장치 및 그제조방법 |
TWI401802B (zh) * | 2005-06-30 | 2013-07-11 | Samsung Display Co Ltd | 薄膜電晶體板及其製造方法 |
US7879701B2 (en) * | 2005-06-30 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US20070029576A1 (en) * | 2005-08-03 | 2007-02-08 | International Business Machines Corporation | Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same |
KR100683867B1 (ko) * | 2006-02-09 | 2007-02-15 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
JP2007329295A (ja) * | 2006-06-08 | 2007-12-20 | Hitachi Ltd | 半導体及びその製造方法 |
CN101601138B (zh) * | 2007-01-22 | 2012-07-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
US8063437B2 (en) * | 2007-07-27 | 2011-11-22 | Panasonic Corporation | Semiconductor device and method for producing the same |
-
2008
- 2008-01-11 CN CN2008800023839A patent/CN101601138B/zh active Active
- 2008-01-11 WO PCT/JP2008/050253 patent/WO2008090771A1/ja active Application Filing
- 2008-01-11 JP JP2008555016A patent/JP4866918B2/ja active Active
- 2008-01-18 TW TW097102041A patent/TW200832567A/zh unknown
- 2008-02-04 US US12/025,504 patent/US7800165B2/en active Active
- 2008-07-07 US US12/168,686 patent/US20080308871A1/en not_active Abandoned
-
2010
- 2010-08-10 US US12/853,840 patent/US8105926B2/en active Active
-
2011
- 2011-04-20 JP JP2011094042A patent/JP5280479B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20080308871A1 (en) | 2008-12-18 |
CN101601138B (zh) | 2012-07-25 |
CN101601138A (zh) | 2009-12-09 |
JP4866918B2 (ja) | 2012-02-01 |
US20100330782A1 (en) | 2010-12-30 |
JPWO2008090771A1 (ja) | 2010-05-20 |
TW200832567A (en) | 2008-08-01 |
US7800165B2 (en) | 2010-09-21 |
JP2011181945A (ja) | 2011-09-15 |
US20080179683A1 (en) | 2008-07-31 |
US8105926B2 (en) | 2012-01-31 |
WO2008090771A1 (ja) | 2008-07-31 |
TWI353026B (ja) | 2011-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5280479B2 (ja) | 半導体装置の製造方法 | |
JP5554701B2 (ja) | 半導体装置 | |
JP5449247B2 (ja) | 半導体装置 | |
WO2010092653A1 (en) | Semiconductor device and method for fabricating the same | |
JP2009272423A (ja) | 半導体装置及びその製造方法 | |
JP2006505131A (ja) | 半導体コンポーネントとその製造方法 | |
JP5457045B2 (ja) | 半導体装置及びその製造方法 | |
JP2008283182A (ja) | Pmosトランジスタ製造方法及びcmosトランジスタ製造方法 | |
JP2006100599A (ja) | 半導体装置及びその製造方法 | |
JP2004508717A5 (ja) | ||
JP2006049823A (ja) | 半導体装置及びその製造方法 | |
JP2003203927A (ja) | 半導体デバイスの製造方法 | |
JP2011129678A (ja) | 半導体装置及びその製造方法 | |
JP2010040571A (ja) | 半導体装置及びその製造方法 | |
CN104701163B (zh) | 半导体器件及其形成方法 | |
CN102468162A (zh) | Nmos晶体管的制作方法 | |
JP3531087B2 (ja) | 半導体装置及びその製造方法 | |
KR20030076174A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006032542A (ja) | 半導体装置の製造方法 | |
TW202336868A (zh) | 半導體裝置及其製造方法 | |
KR20030003381A (ko) | Pmos fet의 제조방법 | |
KR100665796B1 (ko) | 얕은 접합 깊이를 가지는 모스 소자 및 그 제조 방법 | |
JP4987259B2 (ja) | 半導体装置の製造方法 | |
KR20020056643A (ko) | 반도체 소자 및 그 제조방법 | |
WO2010131312A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120222 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5280479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |