JP2009267427A - 制御された機械的保持力を有する剥離可能な基板、およびその製造方法 - Google Patents

制御された機械的保持力を有する剥離可能な基板、およびその製造方法 Download PDF

Info

Publication number
JP2009267427A
JP2009267427A JP2009141813A JP2009141813A JP2009267427A JP 2009267427 A JP2009267427 A JP 2009267427A JP 2009141813 A JP2009141813 A JP 2009141813A JP 2009141813 A JP2009141813 A JP 2009141813A JP 2009267427 A JP2009267427 A JP 2009267427A
Authority
JP
Japan
Prior art keywords
bonding
substrate
interface
layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009141813A
Other languages
English (en)
Inventor
Bernard Aspar
ベルナール・アスパール
Hubert Moriceau
ユベール・モリソー
Olivier Rayssac
オリビエ・レサク
Bruno Ghyselen
ブルユノー・ギスレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2009267427A publication Critical patent/JP2009267427A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Abstract

【課題】層の１つの面と基板の１つの面との分子接着を使用して固定することにより界面を形成する工程を含み、後の剥離に適合するように制御されたレベルで界面が機械的に保持される、剥離可能な基板の製造方法を提供する。
【解決手段】基板１１と活性層１４は単結晶であり、２つの中間層１２、１３はそれぞれ基板１１および薄層１４に接合される。接合される層が接合前に粗面化されているが、強化熱処理されてない基板に熱酸化により、酸化物層１５が形成される。この剥離可能な基板（１１+１２+１３+１４+１５）は活性層の最終支持基盤16に分子接着される。エッチングにより２つの界面１２/１３、１５/１６が優先的にエイッチングされ、機械的剥離により、最終構造１３+１４+１５+１６が完全に分離し、フッ化水素エッチング等により、酸化物１３を除去するとＳＯＩ構造がえられる。
【選択図】図４

Description

本発明は、２つのマイクロエレクトロニクスウエハを組み立てる方法、およびそれによって得られる構造に関する。これは、薄層基板の製造、およびあらゆる種類の支持体への層または構成要素の転写において用途が見いだされている。
構成要素の製造に使用される支持体とは異なる支持体上に構成要素が集積される必要性が高まってきている。
例えば、プラスチック材料基板上または可撓性基板上の構成要素を挙げることができる。構成要素とは、完全または部分的に「処理される」、すなわち完全または部分的に製造されるあらゆるマイクロエレクトロニクス、オプトエレクトロニクス、またはセンサ（例えば、化学的、機械的、熱的、生物学的、または生化学的なセンサ）のデバイスを意味する。
可撓性支持体上に構成要素を集積するために、層を転写する方法を使用することができる。
構成要素または層をこれらの製造に使用されるものとは異なると思われる支持体上に集積するために好適な解決方法が層転写技術によって提供可能となる多数の他の用途の例が存在する。同様の考え方で、層転写技術は、構成要素を有する場合も有さない場合もある薄層を、例えば後に分離または除去することによって、最初の基板から分離する必要がある場合にも非常に有用である。さらに同様の考え方で、薄層を剥離してこれを別の支持体に転写する方法は、他の方法では不可能となる構造を設計するために有用な自由度を技術者に提供する。薄膜のサンプリングおよび剥離は、通常の状況とは異なりコンデンサが最初に形成され、続いて別のシリコン基板上に転写されてから、新しい基板上に回路の残りの部分が製造されるダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）の埋め込みコンデンサなどの埋め込み構造の形成に使用することができる。別の例はダブルゲート構造と呼ばれるトランジスタ構造の製造に関する。ＣＭＯＳトランジスタの第１のゲートは従来技術を使用して基板上に形成され、続いてこれが剥離されて第２の基板に転写されて第２のゲートが形成されてトランジスタが完成し、これによって構造内に第１のゲートが埋め込まれた状態で残留する（たとえば、Ｋ．スズキ（Ｓｕｚｕｋｉ）、Ｔ．タナカ（Ｔａｎａｋａ）、Ｙ．トサカ（Ｔｏｓａｋａ）、Ｈ．ホリエ（Ｈｏｒｉｅ）およびＴ．スギイ（Ｓｕｇｉｉ）、「高速かつ低出力のｎ＋−ｐ＋ダブルゲートＳＯＩＣＭＯＳ」（Ｈｉｇｈ−ｓｐｅｅｄ ａｎｄ Ｌｏｗ−Ｐｏｗｅｒ ｎ＋−ｐ＋ Ｄｏｕｂｌｅ−Ｇａｔｅ ＳＯＩ ＣＭＯＳ）、ＩＥＩＣＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．、ｖｏｌ．Ｅ７８−Ｃ、１９９５、３６０〜３６７ページを参照されたい）。
たとえば、Ｗ．Ｓウォン（Ｗｏｎｇ）ら、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ ＭＡＴＥＲＩＡＬＳ、１４０９ページ、第２８巻、第１２号、１９９９、およびＩ．ポレンティエ（Ｐｏｌｌｅｎｔｉｅｒ）ら、１０５６ページ、ＳＰＩＥ Ｖｏｌ．１３６１ 新規オプトエレクトロニクスデバイス用途の物理的概念Ｉ（Ｐｈｙｓｉｃａｌ Ｃｏｎｃｅｐｔｓ ｏｆ Ｍａｔｅｒｉａｌｓ ｆｏｒ Ｎｏｖｅｌ Ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ Ｉ）（１９９０）の文献に報告されているように、最初の基板から薄層を分離する必要性は発光ダイオード（ＬＥＤ）の分野で遭遇している。ここでの目的の１つは、放出光の抽出制御を向上させることである。別の目的は、この特定の例において、電気絶縁性であるため電気的接触の形成が妨害されるという理由でエピタキシャルスタックの製造に使用されるサファイア基板は後にかさ高くなるという事実と関連がある。材料の成長相に好都合となるので、後でサファイア基板を除去することができるようにすることが望ましいと思われる。
同様の状況は、例えば電気通信およびマイクロ波に関する用途の分野でも遭遇する。この状況では、通常少なくとも数ｋΩ・ｃｍの高い抵抗率を有する支持体上に構成要素が最後に集積されることが好ましい。しかし、高抵抗率の基板は、通常使用される標準的な基板と同じコストおよび同じ品質で使用できるとは限らない。シリコンの場合、標準的な抵抗率の２００ｍｍおよび３００ｍｍのシリコンウエハが利用できるが、１ｋΩ・ｃｍを超える抵抗率の場合、２００ｍｍサイズでの提供は非常にわずかであり３００ｍｍサイズは全く存在しない。解決法の１つは、標準的な基板（ｐ型シリコンの例では１４Ω・ｃｍから２２Ω・ｃｍの抵抗率を有する）を含む最初の構造上に構成要素を形成した後、最終工程中に構成要素を有する薄層をガラス、石英、サファイヤなどの絶縁性基板に転写することである。
技術的な観点から、これらの転写作業の大きな利点は、構成要素が形成される層の性質と最終的な支持体の性質との間の関係が重要ではなくなることであり、その結果多くの他の状況で好都合となる。
構成要素の製造に好都合である最初の基板が非常にコストが高いような状況も挙げることができる。たとえば、向上した性能（より高温での使用、最大出力および使用頻度の有意な向上など）が得られるが、シリコンと比較するとコストが非常に高い炭化ケイ素の場合、コストのかかる最初の基板（この場合炭化ケイ素）の薄層を安価な最終基板（この場合シリコン）に転写し、コストのかかる最初の基板は回収し、場合によっては再生作業の後で再利用すると好都合である。転写作業は、構成要素の製造前、製造中、または製造後に実施することができる。
上記技術は、薄い最終基板を得ることが最終用途で重要となるすべての分野で好都合となりうることも分かる。特に、熱の排出に関する理由のため、または場合によっては電流が通過する厚さに対して第一次近似で比例して損失しながら電流が基板の厚さを流れる必要があるためのいずれかの場合の電力用途を挙げることができる。可撓性の理由で薄い基板が必要となるスマートカード用途も挙げることができる。これらの用途では、厚いまたは標準的な厚さの最初の基板上に回路が形成され、このような基板は、第１に種々の工程段階における機械抵抗に優れ、第２にある製造装置で使用する場合の規格に適合するという利点を有する。次に、最終的シニングが剥離によって実施される。この剥離は、別の支持体に転写することによって実施することができる。場合により、特にシニングで目標とされる最終厚さが自立構造を形成するために十分である場合では、別の支持体への転写は不可欠ではない。
ある支持体から別の支持体に層を転写するためには多数の方法を使用することができる。場合によっては、層と支持体とのアセンブリは一時的なものであってよい。このような状況は、たとえば、転写中、または層が転写される前の種々の処理中の保持を保証することが機能である取扱用基板が薄層転写に使用される場合に生じる。これに関しては、Ｔ．ハマグシ（Ｈａｍａｇｕｓｈｉ）ら、ＩＥＤＭ １９８５、６８８〜６９１ページの文献を参照されたい。次に、層と基板とを組み立てるために使用される手段の選択の問題が発生する。特に接着手段は、それらの役割を果たし、特に転写される部分に使用される手段によって生じる応力に耐えるために十分な強さである必要がある。また、転写される層を除去するためにアセンブリを分離できる必要もある。層が取扱用基板に固定される場合で、薄層が転写される前に構成要素（マイクロエレクトロニクス構成要素、オプトエレクトロニクス構成要素、機械的構成要素、圧電性構成要素、超伝導構成要素、または磁性構成要素要素）が完全または部分的に形成される必要がある場合には、接着手段によるさらに別の応力（熱応力、機械応力など）が存在する。したがって、接着手段は、構成要素の製造工程中に薄層と取扱用基板とのアセンブリを形成するために十分強く、同時に取扱用基板を最終的に剥離できるように可逆的である必要がある。
より一般的には、ウエハを別のウエハと組み合わせる場合であって、部分的または完全に加工されたまたは未加工の少なくとも１種類以上の半導体材料で構成される基板、薄層、自立するために十分な厚さの複合材料などになりうる場合、後にアセンブリ界面でアセンブリを分離する必要があるという問題が生じる。剥離前に、２つのウエハの少なくとも１つで構成要素が完全または部分的に構成可能か、あるいはエピタキシャル成長工程が実施可能となっている必要がある。
種々の解決方法が考えられている。
第１の解決方法は、研磨によって支持ウエハを除去することであるが、この場合にはウエハが消費される（この工程中に破壊される）。このことは２つのウエハの間にエッチング停止層が設けられる場合でも同様であり、研磨とエッチングを組み合わせることによって支持ウエハが消費される。
「リフトオフ」法に基づく別の方法も最初の支持体にあらかじめ接合された薄層を分離するが、この場合には支持体が必ずしも消費されるわけではない。一般にこれらの方法は埋め込み中間層の選択的化学エッチングを使用し、場合によっては機械力が関連する。この種の方法は、種々の支持体にＩＩＩ族からＶ族の元素を転写するために非常に広範に使用されている（Ｃ．カンペリ（Ｃａｍｐｅｒｉら）フォトニクス技術におけるＩＥＥＥ会報（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｐｈｏｔｏｎｉｃｓ ｔｅｃｈｎｏｌｏｇｙ）、第３巻、１２（１９９１）、１１２３を参照されたい）。Ｐ．デミースター（Ｄｅｍｅｅｓｔｅｒ）ら、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．８（１９９３）、１１２４−１１３５の論文に説明されているように、通常はエピタキシャル成長工程後に実施される転写は、（それぞれ「後加工」または「前加工」による）構成要素の形成前または後に実施することができる。しかし、リフトオフに基づくこれらの技術は、横方向の大きさが１ｍｍを超える場合にリフトオフを実施するのが困難であるという事実に依拠している。
他の場合にも一般的となりうる（すなわち任意の特定の剥離効果を追求しない場合に形成される）が、別の解決方法は絶縁体上シリコン（ＳＯＩ）構造の場合に埋め込み酸化物の存在を利用することである。この構造が別の基板に十分強く接合し、この構造に大きな応力が加わる場合、酸化物に優先的に発生する制御できない破損によって、基板全体の規模で切断作用が発生しうる。文献「ＰＨＩＬＩＰＳ Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃｈ」、第４９巻、第１／２号、１９９５の５３〜５５にこの例が示されている。残念ながら、この破損は制御が困難であり、これが生じるためには大きい機械的応力が必要であり、基板が破壊されたり構成要素が損傷したりする危険性はなくならない。
欧州特許第０７０３６０９ Ａ１号は、接合エネルギを制御することによる最終基板上への層の転写を開示している。しかしこの文献では、薄層と第１の基板との間に第１の接合エネルギが存在する。層と、第２の基板、目標基板、またはマニピュレータとの間の一定の被着体の間の接合エネルギが、層と第１の基板との間の第１の接合エネルギよりも大きくなるように制御される。
２つのウエハの間の接合エネルギを増加させるために使用される方法は広く知られている。それらの方法は上述の状況で使用されるが、他の状況でも使用される。ＳＯＩ構造の形成がその例である。
ＳＯＩ構造が形成される場合、通常１Ｊ／ｍ２から２Ｊ／ｍ２の高い接合エネルギを得るための表面処理作業は最後に実施されることが意図されており、多くの場合接合後にアニールが使用される。従来、標準的な製造作業によるＳｉＯ２／ＳｉＯ２接合の場合では、この構造の接合エネルギは室温で数十ｍＪ／ｍ２となり、４００℃で３０分間アニールした後で５００ｍＪ／ｍ２となる（マザラ（Ｍａｓｚａｒａ）の開発したブレード法で結合エネルギを測定した（マザラ（Ｍａｓｚａｒａ）ら、Ｊ Ａｐｐｌ．Ｐｈｙｓ．、６４（１０）、４９４３ページ、１９８８）を参照されたい）。この構造を高温（１１００℃）でアニールすると、その接合エネルギは一般に２Ｊ／ｍ２程度になる（Ｃ．マレビル（Ｍａｌｅｖｉｌｌｅ）ら、半導体ウエハ接合、科学技術および応用ＩＶ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ ｂｏｎｄｉｎｇ、Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ ＩＶ）、ＰＶ ９７−３６、４６、電気化学学会会報シリーズ（Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ Ｓｅｒｉｅｓ）、ニュージャージー州ペニントン（Ｐｅｎｎｉｎｇｔｏｎ、ＮＪ）（１９９８））。接合させる表面にプラズマ（例えば酸素プラズマ）に曝露するなどの接合前の他の処理方法も存在し、常にこのようなアニールを必要としなくても同等の接合エネルギを得ることができる（ＹＡ、リー（Ｌｉ）およびＲ．Ｗ．バウアー（Ｂｏｗｅｒ）、Ｊｐｎ．Ｊ：Ａｐｐｌ．Ｐｈｙｓ．、第３７巻、７３７ページ、１９９８）。この大きさのエネルギによる封止は、剥離には不適切である。
ある変形は、接合ＳＯＩ（ＢＳＯＩ）、ならびに接合およびエッチバックＳＯＩ（ＢＥＳＯＩ）として知られている。分子接着接合に加えて、これらの変形は、研磨技術および／または化学エッチング技術によって最初の基板を物理的に除去することに基づいている。この場合、基板が消費される。
欧州特許第０７０３６０９ Ａ１号
Ｋ．Ｓｕｚｕｋｉ、Ｔ．Ｔａｎａｋａ、Ｙ．Ｔｏｓａｋａ、Ｈ．ＨｏｒｉｅおよびＴ．Ｓｕｇｉｉ、Ｈｉｇｈ−ｓｐｅｅｄ ａｎｄ Ｌｏｗ−Ｐｏｗｅｒ ｎ＋−ｐ＋ Ｄｏｕｂｌｅ−Ｇａｔｅ ＳＯＩ ＣＭＯＳ、ＩＥＩＣＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．、ｖｏｌ．Ｅ７８−Ｃ、１９９５、３６０〜３６７ページ Ｗ．Ｓ Ｗｏｎｇら、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ ＭＡＴＥＲＩＡＬＳ、１４０９ページ、第２８巻、第１２号、１９９９ Ｉ．Ｐｏｌｌｅｎｔｉｅｒら、１０５６ページ、ＳＰＩＥ Ｖｏｌ．１３６１ Ｐｈｙｓｉｃａｌ Ｃｏｎｃｅｐｔｓ ｏｆ Ｍａｔｅｒｉａｌｓ ｆｏｒ Ｎｏｖｅｌ Ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎｓ Ｉ（１９９０） Ｔ．Ｈａｍａｇｕｓｈｉら、ＩＥＤＭ １９８５、６８８〜６９１ページ Ｃ．Ｃａｍｐｅｒｉら、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｐｈｏｔｏｎｉｃｓ ｔｅｃｈｎｏｌｏｇｙ、第３巻、１２（１９９１）、１１２３ Ｐ．Ｄｅｍｅｅｓｔｅｒら、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．８（１９９３）、１１２４−１１３５ ＰＨＩＬＩＰＳ Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃｈ、第４９巻、第１／２号、１９９５の５３〜５５ Ｍａｓｚａｒａら、Ｊ Ａｐｐｌ．Ｐｈｙｓ．、６４（１０）、４９４３ページ、１９８８ Ｃ．Ｍａｌｅｖｉｌｌｅら、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ ｂｏｎｄｉｎｇ、Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ ＩＶ、ＰＶ ９７−３６、４６、Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ Ｓｅｒｉｅｓ、Ｐｅｎｎｉｎｇｔｏｎ、ＮＪ（１９９８） ＹＡ、ＬｉおよびＲ．Ｗ．Ｂｏｗｅｒ、Ｊｐｎ．Ｊ：Ａｐｐｌ．Ｐｈｙｓ．、第３７巻、７３７ページ、１９９８ Ｏ．Ｒａｙｓｓａｃら、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２ｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｍａｔｅｒｉａｌｓ ｆｏｒ Ｍｉｃｒｏ−ｅｌｅｃｔｒｏｎｉｃｓ、ＩＯＭ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、１８３ページ、１９９８
本発明者らは、表面の親水性および粗さを変化させることによって、従来得られた機械的強度を超えるあるいはこれを下回る種々の機械的強度を得ることができることを発見した。たとえば、Ｏ．レイサック（Ｒａｙｓｓａｃ）らの論文（第２回マイクロエレクトロニクス材料国際会議、ＩＯＭコミュニケーションズ（（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２ｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｍａｔｅｒｉａｌｓ ｆｏｒ Ｍｉｃｒｏ−ｅｌｅｃｔｒｏｎｉｃｓ、ＩＯＭ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、１８３ページ、１９９８）に示されるように、フッ化水素酸エッチングは酸化ケイ素層の粗さを増加させる。この論文は、８０００Åｒｍｓエッチングによって粗さが約０．２ｎｍから０．６２５ｎｍ増大すると述べている。対面する表面のｒｍｓ粗さが０．６２５ｎｍおよび０．６２５ｎｍであるＳｉＯ２／ＳｉＯ２接合は、１１００℃におけるアニールの後に５００ｍＪ／ｍ２程度の最大接合エネルギ値が得られることが確認されている、すなわち標準的な状態よりもはるかに低い値である。
（本発明による技術的問題および解決方法）
したがって、本発明は、２つのウエハを分子接着接合して組み立てる技術に関し、得られる構造はアセンブリ界面において分離されることが意図される。層上に構成要素またはセンサが完全または部分的に形成された後、または一方のウエハ上のエピタキシャル成長工程の後に、この構造の剥離またはリフトオフが実施される。
本発明は、界面または制御が容易な機械的強度を有する中間層によって互いに接合された２つのウエハを含む構造に関し、これによって、前記構造は構成要素の完全または部分的な製造（例えばエピタキシャルスタックの付着）に適合しているが、前記構造は分離可能である。本明細書では一般にこのような構造を「剥離可能な構造」または「剥離可能な基板」と呼ぶ。
この目的のため、本発明は、一方のウエハの一面と他方のウエハの一面との分子接着接合による界面の形成を提案しており、接合されるこれらの面の少なくとも一方に対して界面の機械的強度を制御するための予備処理工程が実施される。分子接着接合は、中間層（酸化物、窒化物）を使用しても使用しなくても実施可能である。
ウエハの一部（ダイ、構成要素、またはダイのセットおよびサブセットなど）の高さでの剥離に対応した状況では、ウエハの製造は、剥離工程前に前記層の少なくとも１つのフラグメントの範囲を画定する工程を含むことが好ましい。
界面の機械的強度を制御するためには、面の粗さおよび／または親水性を制御するため、組み立てられる２つの面の少なくとも１つを処理する工程が必要である。
−粗さを制御することによって表面を処理するために、ＳｉＯ２表面の場合には、たとえば、フッ化水素酸エッチングを使用することができる。当然ながら、エッチングされる材料の性質に応じてその他の化学処理も可能である。
−ＳＯＩ型の剥離可能な基板を製造するためには、ＳｉＯ２／ＳｉＯ２接合およびＳｉ／ＳｉＯ２接合の例が考慮される。異なる種類の層の場合（Ｓｉ３Ｎ４は別の従来例であるが、さらにケイ化物も存在する）、好適な化学処理（Ｓｉの場合のＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ（ＳＣ１とも呼ばれる）から類推して、例えばＳｉ３Ｎ４の場合にはＨ３ＰＯ４またはＨＦ）を使用すれば十分である。
−界面の機械的強度は、制御された方法で界面を強化するための熱処理などの処理によって変化し、すなわち熱処理パラメータ（処理時間、温度、温度勾配など）を制御することによって後の剥離に適合させることができる。熱処理としては、構成要素の後の製造と関連する熱処理が挙げられる。この方法で処理される面は、中間層（例えば酸化物や窒化物層）を使用または使用せずに分子接着させることができる。
−界面を形成する工程に続いて、２つのウエハをリフトオフする工程が実施され、剥離された後で、マイクロエレクトロニクス構成要素、オプトエレクトロニクス構成要素、機械的構成要素、圧電性構成要素、超伝導構成要素、または磁性構成要素のすべてまたは一部が製造される工程を実施することができる。界面形成工程とリフトオフ工程の間に、好都合には、第２の界面を形成するための別の接合工程を実施することができる。この接合工程は好都合には、分子接着接合または接着接合（ＵＶ線によって硬化する接着剤、樹脂、ポリマー接着剤を使用）を含む。この場合、第２の界面の高さにおけるリフトオフ工程は好都合には、酸エッチングおよび／または機械的応力および／または熱応力および／または光応力の使用によって実施することができる。加工や転写が行われていないウエハは好都合には、リフトオフ後に再使用することができる。
−ウエハは、「加工」された、またはされていないＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、および他の同等の窒化物、ＡｓＧａ、ＩｎＰ、あるいは強誘電材料または圧電材料（ＬｉＮｂＯ３、ＬｉＴａＯ３）、または磁性材料から好ましくは選択される半導体材料が好ましい。
−薄層は、２つのウエハの少なくとも１つに形成することができる。薄層は、最初の基板のシニングにより形成することができる。
−シニングは、平坦化および／または化学的機械的研磨またはその他の研磨、および／または化学エッチングにより実施される。
−薄層は切削によって得ることができる。
−切削は脆弱埋め込み層を破壊することにより実施される。
−脆弱埋め込み層は打ち込みによって得られ、破壊は熱処理および／または機械的処理および／または化学処理によって得られる。
−打ち込まれる物質はガス（水素、ヘリウムなど）である。
製品に関して、本発明は、特に表面の粗さおよび／または親水性を制御することによって機械的強度が制御されたレベルとなる接合界面で互いに接合する２つのウエハを含むアセンブリを提案する。
好ましい特徴によると、以下のものの組み合わせが可能である。
・薄層は２つのウエハの少なくとも１つに形成することができる。
・前記層は、好都合には分子接着接合、またはＵＶ線によって硬化する接着剤などを使用する接着接合によって第２の基板とさらに接合される。
・界面または接合した層の化学的および／または機械的強度は、接合する粗面、多孔質材料、埋め込み欠陥、気体または非気体による微小空隙のいずれが問題になるかによって、ある領域で他の領域よりも選択的に強化されるか選択的に脆弱化されるように、局所的または不均一な処理（熱処理、ＵＶ曝露、レーザー照射など）を使用して選択的に調整される。
・前記層は、「加工」された、またはされていない半導体材料（Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、および他の同等の窒化物、ＡｓＧａ、ＩｎＰなど）、あるいは強誘電材料または圧電材料（ＬｉＮｂＯ３、ＬｉＮｂＯ３）、あるいは磁性材料または超伝導材料（ＹｂａＣｕＯ、ＮｂＮなど）である。
本発明の態様、特徴、および利点は、例示のために提供される以下の説明および非限定的実施例、ならびに添付の図面を参照することによって明らかとなる。
基板上の薄層の組み合わせの断面の概略図であり、層と基板の間の界面はある接合エネルギを有する。 表面層の付着または成長の後の図１の組み合わせの概略図である。 最終基板と呼ばれる第２の基板に分子接合させた後の上記の構造の図である。 薄層と第１の基板との間の界面でのリフトオフ作業中の図である。 リフトオフし、分離した界面層を除去した後に得られるウエハの概略図である。 図１の種類の剥離可能なアセンブリの図である。 第１のトランジスタゲートなどの構成要素を形成した後の上記アセンブリの図である。 酸化物を付着した後の上記アセンブリの図である。 平坦化（例えばＣＭＰによる）後の上記アセンブリの図である。 分子接着接合（熱処理を含む）後の上記アセンブリの図である。 剥離し、脱酸素して分離した界面層を除去した後の上記アセンブリの図である。 図１の種類の剥離可能なアセンブリの図である。 構成要素を形成した後の上記アセンブリの図である。 目標基板への転写は行わないフッ化水素酸エッチングおよび／または機械力の付与による剥離中の上記アセンブリの図である。 最終基板と再利用可能な基板とに分離した後の上記アセンブリの図である。 構成要素間にトレンチまたはノッチを切削した後の図１３の変法である。 フッ化水素酸エッチング後などにリフトオフされる構成要素を示す上記アセンブリの図である。 図１と類似の図である。 透明基板を接着接合した後の図３のアセンブリの断面の概略図である。 リフトオフおよび研磨の後のこのアセンブリ上部の図である。 リフトオフおよび研磨の後のこのアセンブリ上部の図である。 図１と同様の構造の全体図であり、化学的機械的切削によって除去される領域を示している。 上部基板接合後の上記構造の図である。 図１と類似のアセンブリの図である。 ＧａＮ系エピタキシャルスタックの付着後の上記アセンブリの図である。 基板接合後の上記アセンブリの図である。 リフトオフ時の上記アセンブリの図である。 分離した界面層を除去した後の上記アセンブリの上部の図である。 スタックのすぐ下にある層を除去した後の上記アセンブリの図である。
詳細な説明のために選択された好ましい実施例は、直径２００ｍｍなどの円形基板の形態で多くの場合入手可能なシリコンに主として関連している。これらの方法は、非限定的な方法で本発明の範囲から逸脱せずに、特にシリコン以外の材料を特徴とする他の系に容易に移行される。
本発明による一部の実施形態は、全体の高さ、すなわち基板全体の規模で基板のリフトオフを促進する傾向にあるが、他の方法では範囲が画定されたフラグメントでリフトオフされる傾向にある。
剥離可能なＳＯＩ基板の場合、ＳｉＯ２／ＳｉＯ２接合およびＳｉ／ＳｉＯ２接合の例が考慮される。異なる種類の層の場合（Ｓｉ３Ｎ４は別の従来の例であるが、ケイ化物も存在する）、後述の方法から類推して、好適な化学処理（例えばＳｉの場合のＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ（ＳＣ１とも呼ばれる）であり、Ｓｉ３Ｎ４の場合にはＨ３ＰＯ４またはＨＦである）を使用すれば十分である。図１は、基板（１１）と薄層（１４）とは単結晶シリコンであり、２つの中間層（１２）および（１３）はそれぞれ基板（１１）および薄層（１４）に接合される前に形成される例を示している。当然ながら、２つの中間層（１２）または（１３）のうち１つだけ存在すれば十分となりうるし、どちらも存在しないこともありうる（すなわちＳｉ／Ｓｉ接合の場合）。中間層（１２）および（１３）が存在しどちらもＳｉＯ２である場合、この系をＳｉＯ２／ＳｉＯ２接合と呼ぶ。２つの中間層のうち１つのみが存在しその層がＳｉＯ２からなる場合、その系をＳｉ／ＳｉＯ２接合と呼ぶ。
分子接着接合に関する特定の態様以外に、図１に示されるような構造の形には多数の方法を使用可能であり、そのような方法としては、剥離不可能なＳＯＩ基板の製造の場合に前述した方法（半導体ウエハ接合科学技術（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ、Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）、Ｑ．Ｙ．トン（Ｔｏｎｇ）およびＵ．ゴーセル（Ｇｏｓｅｌｅ）、ワイリー・インターサイエンス・パブリケーションズ（Ｗｉｌｅｙ Ｉｎｔｅｒｓｃｉｅｎｃｅ Ｐｕｂｌｉｃａｔｉｏｎｓ）を参照されたい）が挙げられる。以降、層（１４）は活性層と呼び、別のエピタキシャル層などが層（１４）上に付着する特殊な場合を除けばこの層は構成要素を含む層である。ある変形は、接合ＳＯＩ（ＢＳＯＩ）、ならびに接合およびエッチバックＳＯＩ（ＢＥＳＯＩ）として知られている。分子接着接合に加えて、これらの変形は、研磨技術および／または化学エッチング技術によって最初の基板を物理的に除去することに基づいている。この場合、基板が消費される。層転写技術で部分的に前述した他の変形は、分子接着接合に加えて、米国特許第５、３７４、５６４号（または欧州特許第５３３５５１号）および米国特許第６、０２０、２５２号（または欧州特許第８０７９７０号）に記載される方法のような脆弱化領域に沿った「切削」による剥離、打ち込まれた領域に沿った剥離または欧州特許第０９２５８８８号の方法、多孔質となった埋め込み層に沿って破壊することによる剥離に基づいている。
ＳｉＯ２／ＳｉＯ２（またはＳｉ／ＳｉＯ２）接合の場合の、剥離可能な基板の製造の場合の接合に関する特定の態様に関して、酸化物層は、数種類の方法（付着、シリコンの熱酸化）によって形成可能であり、用途に応じて異なる厚さを有することができる。この例では、厚さ１μｍの熱酸化物が選択される。したがって、１μｍの酸化物で覆われたシリコン基板という構造が得られる。
これに続いて、酸化物表面を粗面化するためのフッ化水素酸エッチングが行われ、この粗面化は除去される酸化物の厚さを増加させるために必要である。それぞれの用途で、特に、構成要素の製造中に剥離が起こらないように接合後に使用する必要がある構成要素の製造方法（エピタキシャル成長方法）、および最終的な剥離に適合した方法に依存して粗さを最適化させることができる。通常、数十ｎｍから数百ｎｍ程度の厚さの酸化物を除去するフッ化水素酸エッチングが最初のよい妥協点となる。フッ化水素酸エッチングは酸化物層（１２）および／または（１３）の粗さを増大させる。この方法は、酸化物層に特有の親水性を得るための選択的な湿式または乾式洗浄を併用することができる。これによって得られる効果は、標準的な接合よりも弱い接合が得られることである。
剥離可能な界面の接合エネルギを制御するための別の方法は、接合作業後に熱アニールを使用することである。特に８００℃を超える温度範囲において、接合後に実施されるアニールにおける約１００℃の温度差は接合エネルギを大きく変化させる。この方法は、少なくとも１つの中間層（１２）および／または（１３）の粗面化と併用したり、あるいは単独で実施したり（すなわち粗面化工程は全く実施しない）することができる。非常に好都合であるが、接合を実施する本発明を制限すると決して見なされるものではない方法は、図４に示される構造全体のアニールを行わないか、あるいは構成要素にエピタキシャル層などが形成される温度を超えない温度が好ましい十分低温、または短時間などでアニールが行われるかのいずれかである。この変法は、構成要素およびその他の構造の形成に高温を必要としない用途、構造に機械的応力や非常に強力な化学処理は使用しない用途、ならびに剥離後にさらに支持体上に転写する必要がない（自立最終構造）用途において特に有用である。
酸化物の粗面化および付着に関しては、基板（１１）上で実施される場合についてすでに述べている。変法の１つは、薄層（１４）の片面または両面でこれらの作業を実施することである。
分子接合に基づく技術を使用した剥離可能な基板の製造以外に、その使用に関する手段、およびそれを実行する手段がいくつか存在する。
未処理の活性層の厚さまたは処理した活性層の厚さ（すなわち構成要素のすべてまたは一部を形成するために処理した場合の厚さ）に依存するが、剥離可能な基板の利点は、自立層（製造時に剥離可能な基板中にすでにその厚さが存在するか、あるいはエピタキシャル成長工程の場合のように製造後の付着工程中にその厚さが得られるかのいずれかによる比較的厚い層）、または一般により薄く目標支持体上に転写される表面層のいずれかを得るために活性層の剥離を実施できることであり、後者の支持体は最終支持体であるか、それ自体の剥離が意図された単なる一時的支持体であるかのいずれかである。
種々の方法によって表面層が目標基板に転写される。
最初に、転写は、別の基板に転写されるべき薄層となる層の分子接着結合によって実施することができる。
剥離可能な基板の利点は、両面上に構成要素が完全または部分的に形成される層をひっくり返すことによって、基板上への薄層の「搭載」および「取り外し」を自由に実施できることである。
例として、本明細書では第２のＳＯＩ構造と呼ぶ新しいＳＯＩ構造を形成する場合の剥離方法を以下に説明する。この種の方法は、前述の方法よりも直接的ではないが、多数の利点を有する。ここで選択される例は、この種の方法を直接使用して実現するのは困難な厚さである厚さ５００Åの埋め込み酸化物層を有する第２のＳＯＩの形成に関する。
第１の構造は、図１に対応する剥離可能な基板を作製するための前述の方法の１つによって得られる。この例では、単結晶シリコン層１４が活性層になる。接合される層が接合前に粗面化されており、非常に高温（好ましくは１１００℃未満であり、より好ましくは１０００℃未満であり、さらには９００℃未満である）における強化熱処理が実施されていないこの剥離可能な基板の上に、熱酸化によって５００Åの酸化物層１６が形成されて、図２に示される構造が得られる。この酸化物は、第２のＳＯＩ構造の埋め込み酸化物になる。この例では、剥離可能な基板（１１＋１２＋１３＋１４＋１５）は、活性層の最終支持体となるシリコン基板１６に分子接着接合される（図３参照）。得られるスタックは、層（１５）および（１６）の界面における第２の接合を強固にするために高温（１１００℃）で安定化させることが好ましい。しかし、同じ処理が実施される場合でも、第１の接合は、最初に粗面化されるために第２の接合よりも機械的強度が低い。化学的および／または機械的リフトオフ法を使用することができる。たとえば、上記のようにして得られたスタックは最初にフッ化水素酸浴に浸漬されるが、その第１の目的はアセンブリの端部の方から酸化物層（１２）および１３にオーバーエッチイングを生じさせることである。２つの界面１２／１３および１５／１６が優先的にエッチングされる。さらに、剥離可能な基板の界面１２／１３は好都合には酸化物／酸化物界面である。この場合、酸化物とシリコンとの間の界面１５／１６のエッチングが促進される。したがって、この第１のリフトオフ工程中、剥離可能な基板の界面よりも第２の接合の回目の方が表面のエッチングが少ない。機械的剥離（欧州特許第０９２５８８８号に記載されるような加圧水ジェット、仏国特許第２７９６４９１号に記載されるような圧縮空気ジェット、ＷＯ００／２６０００号に記載されるような牽引、ブレードの挿入などによる）によって、最終構造１３＋１４＋１５＋１６（図４参照）が完全に分離する。フッ化水素エッチングなどによって酸化物１３を除去すると、最終ＳＯＩ構造が得られる（図５）。剥離可能な基板内で基板として機能するＳｉウエハは、たとえば別の剥離可能な基板などを作製するために再生して再利用することができる（層１２を除去した後が好ましい）。
剥離の発生を促進するための別の方法は、基板の外輪の少なくとも一部を除去することである。この目的のために、湿式または乾式化学エッチング法、あるいは他の機械的研磨、レーザー切断などの方法を外環に集中して使用することができる（これによって斜線部分の領域が除去された図２２の構造が得られ、第２の基板を取り付けた後で図２３の構造が得られる）。
前述のように層１４に形成される厚さ５００Åの埋め込み酸化物層１５は、層１４上に接合させる前に基板１６上に形成することができる。別の変法では、５００Åの厚さが２つの部分に分割され、一方の部分は例えば厚さ２５０Åで基板１６上にあり、もう一方の部分は厚さ２５０Åで層１４上にある。
２つの分子接着接合した界面がどちらも酸化物／酸化物型である場合、高温における第２の接合の安定化は、フッ化水素酸エッチングが第１の界面で優先的に起こる様な方法で実施することができる。この方法では、弱い第１の界面が形成されることによって、第１の接合界面における完全なスタックの優先的な剥離が起こる。
本発明による方法の使用の別の例は、ダブルゲートトランジスタ構造の形成に関する（図６から図１１参照）。トランジスタの製造に関する第１の作業は、従来技術を使用して剥離可能な基板（図６）上に第１のＣＭＯＳトランジスタゲート（図７）を形成することから実質的になり、たとえば、図１に示したような薄い埋め込み酸化物層を有するＳＯＩ構造の形成に関して前述した方法と全く同じである。接合の安定化温度は、９００℃から１０００℃程度の温度範囲に低下させることができる。次に、従来の付着法（例えばＣＶＤ）を使用してこの基板上に厚さが１μｍ程度の酸化物層を付着させる（図８）。従来の化学的機械的研磨法を使用して酸化物の平坦化を行う（図９）。これに続いて、別のシリコン基板１６との分子接着接合が行われる（図１０）。この接合は、第１のゲートに形成される構造が高温に耐えられる場合には１０００℃から１１００℃の温度で安定化させることが好ましく、層でない場合には９００℃から１０００℃程度の温度で実施される。最後に（図１１）、剥離は、前述した方法（ブレードの挿入、加圧水ジェット、圧縮空気ジェットなど）と全く同じ方法で実施される。トランジスタ製造工程を再開する前に、特に第２のゲートを形成するために、残りの酸化物層１３を化学エッチングで除去する。シリコンに対してエッチング選択性を有することが知られているフッ化水素酸溶液で酸化物のエッチングが行われるため、酸化物が完全にエッチングされると自然にエッチングが停止し、シリコン表面が現れる。打ち込み法などで得られる破壊などに基づく他の方法に対するこの剥離法の大きな利点は、最終研磨作業などでは欠陥が生じる可能性があるということが問題な過度に複雑な仕上順序を必要としないことである。
他の多くの用途に同じ方法を使用することができる。第１のＳＯＩ構造（図１参照）がトランジスタ、回路、または構成要素などの製造に使用される場合、最終的にこれらを多くの種類の専用の支持体に転写することができる。たとえば、マイクロ波および電気通信回路に理想的な支持体を得るためには、基板１６はその電気絶縁性（高抵抗率シリコン、石英、サファイアなど）から選択することができ、それによって基板の損失が制限される。フラットスクリーンに関する用途の場合、溶融シリカなどの透明基板が最終支持体として選択される。
剥離の別の例として、薄い基板上に回路を形成する場合について本明細書で簡潔に説明する（図１２から図１５）。対象となる最終厚さは通常数百μｍ未満であり、数十μｍ程度となる場合もある。これらは、たとえば、電力用途、あるいはスマートカードや、ある程度の可撓性が必要とされる（プラスチック材料支持体、湾曲支持体など）その他の回路などの用途に関する。この例は、目標基板に転写する必要がない種類の剥離に関する。この場合の目的は、層１４層が自立型となるために十分な厚さを有するが、集合的回路製造工程で損傷なしに耐えるには薄すぎる場合（通常は数百μｍ未満であり、数十μｍ程度となることもある）に、回路または構成要素を製造後に層１４を転写せずに剥離を実施することである。剥離可能な基板の製造方法は、例えば図１の構造の製造に関して前述した任意の方法のそれぞれと同じである。直径２００ｍｍのシリコンウエハの場合、標準的な基板の厚さは７２５μｍである。最終基板の厚さが８０μｍとなる必要がある用途では、たとえばシリコン基板７２５−８０＝６４５μｍが支持基板１１として選択される（図１２）。したがって、得られるアセンブリは標準的な厚さに相当し、構成要素の製造工程に十分耐えられる。構成要素の製造後（図１３）、前述の剥離法のうちの１つを使用することができるが（図１４）、基板１６は省略することができる。剥離後、自立層１４（図１５）単独が、対象となる目標基板となり、構成要素を含めた基板厚さ８０μｍを特徴とする。
剥離界面を形成するためのパラメータは、機械的応力の性質に応じて、剥離前に、剥離可能な基板に実施する必要がある技術的作業、特に熱処理および化学処理に適合させる必要がある。たとえば、剥離可能な基板が、エピタキシャル成長温度５５０℃（宇宙空間で使用する太陽電池を構成するためのＧａＩｎＡｓの成長の場合には一般的な温度である）に耐える必要があるＳｉＯ２−ＳｉＯ２接合界面を有するゲルマニウム表面層からなる場合、剥離可能となる基板のｒｍｓ粗さは好都合には０．４ｎｍとなる必要がある。
別の使用例は、第１に回路のサイズの増大のため、第２に変形に対する抵抗性がより高いカードが必要とされる傾向にあるために支持体の可撓性が重要となるスマートカードの回路の製造に関する。厚さが約５０μｍを超える単結晶シリコン支持体は、スマートカードに通常発生しうる曲げの力が加わる場合に厚すぎるため、この場合には脆弱性が高すぎる。
ダイの製造の場合、図１３の構造から開始して製造することが可能であり（図１６参照）、引き抜き工具ＳＡをそれぞれ取り出すことが可能でフラグメントを分離するノッチを形成することができる（図１７）。
図１８は、図１と同様の出発アセンブリを示しており、出発基板１１’は酸化ケイ素の層１２’で覆われ、層１２’は酸化ケイ素の第２の層１３’と分子接着接合し、層１３’はシリコン層１４’で覆われている。回路はシリコン層１４’内部に形成される。続いて、第２の支持体１６’と組み合わせるため、接着剤は、非常に薄い層１５を形成するように選択され、さらにこの接合工程後に形成される活性層の構成要素を損傷する危険性がなくなるように例えば＜４００℃の低温で機械的強度が最高となりうるように選択されることが好ましい。これらは、熱またはＵＶ線への曝露（この後者の場合ではＵＶに対して透明である最終基板１６’が選択されると十分である）によって硬化する接着剤であれば好都合となりうる（図１９）。
剥離可能な基板をリフトオフする場合（この場合は接合界面１２’／１３’において）、ＵＶに対して透明である接着剤および基板（実際では石英製やガラス製）は化合物（フッ化水素酸、溶媒など）に対して全体的に不活性ではないため、純粋に化学的なリフトオフを実施するのは困難となる可能性がある。一方、剥離界面における接合エネルギが接着剤と集積回路を構成する種々の層との強度よりも低くなるのであれば界面１２’／１３’における構造は純粋な機械的作用によって十分にリフトオフ可能である（これは比較的容易に実施可能である）。この後、基板１１’は数回使用することができる。剥離を促進するためには、基板の外輪を除去すると好都合となる場合がある。基板の外輪の制限された化学エッチングに加えて、接着接合後に構造を環状に切断することによってさらに外輪を除去することも可能である。この切断は、レーザーによって実施すると好都合となりうる（図２２および図２３参照）。
一般に、第１の基板の残分が得られ、基板の支持体はこれ以降「剥離可能」と呼ばれ（図２０）、層１２’は好ましくは研磨した後で再利用可能であり、活性層１４’は図２１のように別の支持体１６’上に転写されるか、あるいは層１４’の厚さが適切であれば分離したままで自立層となる。
上記の例とは異なり、第２の基板１６’は、はるかに長い工程における単なる中間基板であってもよい。図２１に示される構造は、それ自体が剥離可能な構造となりうる。その後、製造が続けられ、中間基板１６’は単純に除去されるか、あるいは基板１６’の除去を多くの場合には伴ってさらに別の支持体上への別の層の転写作業が行われる。前述の方法を使用して得られる剥離可能な基板は、「処理された」後で中間基板に接着接合される。中間基板は剛性でも可撓性でもよい（上記例を参照）。基板が剛性である場合、その基板はシリコンウエハであってもよい。
当業者に公知の接着フィルムを使用することで接着接合、特に、シリコンウエハの切削、および集積回路の封止、あるいは実装またはバックエンドの作業を想定することができる（「ブル・タック」（Ｂｌｕ Ｔａｋ）、テフロン（Ｔｅｆｌｏｎ）（登録商標）接着フィルムなど）。接着フィルムが両面接着である場合、フィルムの裏面に中間基板を付着させて、切削時にアセンブリを強化するための基板または支持体として機能させることもできる。
想定されうるリフトオフ法としては、牽引力および／または剪断力および／または屈曲力を加えることが挙げられる。界面の化学エッチング、または超音波などの他の手段により付与される力を併用することもできる。リフトオフされる界面が酸化物型である場合、低エネルギ界面のエッチングは接合界面で促進され、これによって処理された層の中間基板への転写が促進される。これらの条件下では、処理され層が保護されると好都合である（例えばフッ化水素酸エッチングの場合に窒化物をさらに付着させるなどによって）。
応力を付与する手段は、機械的なもの（特に、接合界面へのブレードの挿入による）、および／またはリフトオフ工具の使用（ＷＯ００／２６０００号参照）、および／またはジェット、あるいは仏国特許第２７９６４９１号に記載されるような気流、および／または液体（欧州特許第０９２５８８８号、欧州特許第０９８９５９３号参照）の挿入であってよい。気流（または液体流、例えば、界面が酸化物である場合フッ化水素酸の流れなど）の場合、接合界面に局所的に流体を供給する前に剥離可能な基板の処理（例えば化学エッチングによって）を行うと好都合となることがある。これによって、多層構造接合界面において優先的にリフトオフが促進され、この場合、構成要素を有する構造の種々の層を保護することによってリフトオフ行う必要がある。したがって、内部構成要素層の間の接着性が弱い場合でも接合界面のリフトオフが可能である。
「取扱」層とも呼ばれる中間基板は、全体的または部分的（ノッチを形成したり、切削前駆体を形成するため）に切削して電子構成要素に対応する素子を形成することができ、これらを異なる支持体に転写することができる。転写は集合的に行うことができ、支持体によってのみ互いに連結している場合でさえも、すべての構成要素の場合に、同一の技術的作業で同時に転写されるか、あるいは構成要素ごと（またはダイごと）に順番に転写される。支持体はスマートカードの場合のようにプラスチック材料であってよく、この場合には接着剤は転写のために好都合に使用される。これらの素子は、他の電子素子または光電子素子を含むウエハ状に転写することも可能であり、この場合も転写は分子接着技術を使用することができる（図１から図５参照、層（１４）に形成された構成要素がさらに存在する状態を想像されたい）。これらの素子はピックアンドプレース手段などの従来手段で転写することもできる。これらの素子は、熱的性質などを向上させるために別の支持体に転写することもできる。
続いて、応力または局所的な熱（例えばレーザーを使用）を加えることによって、先に最終支持体に接合させた薄層を、機械力の手段によって取扱層から分離（素子ごと、または全体的に）することができる。
全体的、すなわち基板全体の規模で基板からの層の剥離を促進する傾向にある本発明による方法の実施形態とは対照的に、他の方法は、活性層から形成されるべきダイまたは構成要素と明確に関連する形状であるフラグメントの範囲を画定する傾向にある。興味深い変法の１つは、トレンチ、少なくとも部分的にダイの周囲、フラグメントを切断または範囲を画定するために従来の構成要素切断技術（のこ引き、レーザー切断など）を使用する。別の好都合な変法は、フォトリソグラフィー作業と関連する化学エッチングの使用に基づいて、同一のトレンチの形成および／またはダイ輪郭における連結領域の除去が行われる。たとえば、広い面積で分子接着接合を形成した後、示される輪郭で層３および４のみが切断され（図１６）、その後、各フラグメントの基板からのリフトオフが考慮される量で、各フラグメントが基板からリフトオフされる（別の方法では、すべての層またはすべてのフラグメントを一度にすべて切断することができる）。
当然ながら、上記の実施形態は、単結晶シリコンの場合のみに限定されることはなく、他の半導体材料（Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ、およびその他の同等の窒化物、ＡｓＧａ、ＩｎＰなど）、強誘電材料および圧電材料（ＬｉＮｂＯ３、ＬｉＴａＯ３）、および磁性材料などの多くの材料に拡張することが可能であり、構成要素は剥離前または剥離後に形成される。
前述したように、剥離可能な基板が、エピタキシャル成長温度５５０℃（宇宙空間で使用する太陽電池を構成するためのＧａＩｎＡｓの成長の場合には一般的な温度である）に耐える必要があるＳｉＯ２−ＳｉＯ２接合界面を有するゲルマニウム表面層からなる場合、剥離可能となる基板のｒｍｓ粗さは好都合には０．４ｎｍとなる。
別の例（図２４から図２９）は、剥離可能な基板（図２４）上でのエピタキシャルスタックのエピタキシャル成長である。この方法は、青色および白色ＬＥＤならびに薄層レーザーダイオード（たとえば、銅またはダイヤモンドなどの熱伝導性の優れた基板に転写することによって、発光の抽出の向上、または熱の排出の向上をはかる）の製造に特に利用される。この場合、関与するエピタキシャルスタック（図２５）は、ＧａＮから誘導される複合半導体（ＡＩＮ、ＧａＡＩＮ、ＧａＡＩＩｎＮなど）を主成分とする。ある方法は、図１（また前出の同様の図）と同等の剥離可能な構造を形成するための方法の１つを使用することからなり、層（１４）がＳｉＣ６Ｈであり（転写されたＳｉ面は図の上部にある）、層（１２）および（１３）は図１の例のように酸化ケイ素であり、基板（１１）は多結晶ＳｉＣ（またはサファイア）である。窒化物を主成分とするスタックは、この構造上でエピタキシャル成長する。使用されるエピタキシャル技術は当業者に公知の技術であってよく、たとえば、ある分類の分子線エピタキシー（ＭＢＥ）、および別の分類の有機金属化学気相成長（ＭＯＣＶＤ）などであってよい。前者の場合、エピタキシャル成長温度が６００℃を超えることはまれであるが、第２の分類における一般的な温度は１１００℃もの高温になりうる。上記２つの技術のそれぞれについて、接合する界面の機械的強度と関連するパラメータ（粗面化、熱処理による強化、親水性など）の選択を最適化する必要がある。第２の場合では、たとえば、フッ化水素酸エッチングによる２つの酸化物層１２および１３の粗面化に基づく前述の方法の１つが選択される。引き続く、１１００℃におけるこの構造のＭＯＣＶＤエピタキシャル成長によって、厚さが１μｍ程度であるスタックが形成される。場合によってはこの構造は、外輪の機械的強度を強くするためにエピタキシャル成長段階の前に通常９００℃から１２００℃の温度範囲でアニーリングが行われる。成長段階の後、アセンブリについて、酸化物の付着、ＣＭＰによる平坦化、利用可能な場合には基板１６の分子接着接合（例えばシリコン基板上）、およびこの後者の接合を強化するための１１００℃におけるアニーリングが行われ、最後に剥離可能な基板接合界面で分離される（図２７）。好都合には、５０％フッ化水素酸浴に数時間浸漬することからなる予備工程を行うと、基板の端部から数ｍｍの深さで側方に酸化物層をエッチングするためには十分である。この後、ブレードの挿入、加圧水ジェットの使用、または圧縮空気ジェットなどの使用による機械力により、たとえば図２８の構造を得るために前述した方法を使用して剥離が行われる。最後の脱酸素工程によって酸化物層（１３）残留物が除去される。エピタキシャルスタックの核生成層として機能するＳｉｃ層１４は少なくとも、場合によってはエッチングによって除去することができる（図２９）。ダイオードは、最終の転写の前または後に製造することができる。
本発明によると、粗面化または親水性の調整のための別の方法では、表面を粗面化する必要がない場合の接合における１１００℃から１２００℃の従来温度の代わりに、接合界面のアニーリングに低温を使用することができる。アニール温度は、構成要素にとって十分ではあるが、必要な時点で剥離が起こる程度に十分低い接合エネルギを付与するように最適化させると好都合である。
最初の形態である本発明の一態様によると、界面が形成され、任意の技術的な製造工程（均一または不均一構造の製造、構成要素の完全なまたは部分的な製造、エピタキシャル成長など）が実施された後の、化学エッチングおよび／または空気やその他の流体によるジェットなどの機械力の使用によるリフトオフは、剥離可能な基板の接合界面に局在化される。
以上のように本発明者らは、表面の粗面化または親水性を調整することによって、最高１１００℃の高温でアニーリングを行った後でさえも剥離可能な接合界面を形成可能であることを示した。接合前の粗面化処理と好適な熱アニーリング処理を慎重に組み合わせることによって、剥離可能なＳＯＩ基板が、アセンブリ界面における早期の剥離が起こらずに、ＣＭＯＳトランジスタ製造工程のほとんどの工程（高温、通常は１１００℃における特定の熱処理、ならびに窒化物などの強制的な層の付着工程を含む）に耐えることができ、制御された機械的応力を意図的に加えることによって、接合界面で後に分離可能であることが分かった。このことは、基板の分離の前のエピタキシャル付着工程の実施などと関連する他の用途でも示された。

Claims (25)

  1. 第１のウエハの１つの面の第２のウエハの１つの面への分子接着接合による剥離可能な構造の形成方法であって、その粗さを増大させて２つのウエハの間の界面の制御されたレベルの機械的強度をもたらすために接合前に前記面の少なくとも１つを処理する工程、界面の接合後前記２つのウエハの少なくとも１つ上に構成要素の一部または全体を形成する工程、及び前記接合界面で前記構造を引き続き剥離する工程を含み、前記制御されたレベルの機械的強度は前記形成及び引き続く剥離という引き続く工程に適合する方法。
  2. １つの面の前記粗さを増大させる工程が、前記面の局所的な化学エッチングを含むことを特徴とする、請求項１に記載の方法。
  3. 前記化学エッチングが酸エッチングであることを特徴とする、請求項２に記載の方法。
  4. 前記酸エッチングがフッ化水素酸を使用して実施されることを特徴とする、請求項３に記載の方法。
  5. 前記２つのウエハの少なくとも１つに薄層が形成されることを特徴とする、請求項１から４のいずれか１項に記載の方法。
  6. ウエハの化学的および／または機械的シニングによって前記薄層が得られることを特徴とする、請求項５に記載の方法。
  7. １つのウエハの埋め込み脆弱領域が破壊されることによって前記薄層が得られることを特徴とする、請求項５に記載の方法。
  8. ガス状物質が打ち込まれることによって前記埋め込み脆弱領域が得られることを特徴とする、請求項７に記載の方法。
  9. 前記剥離工程が、化学エッチングおよび／または熱応力の使用および／または機械力の使用によって実施されることを特徴とする、請求項１から８のいずれか１項に記載の方法。
  10. リフトオフの前に前記ウエハの少なくとも１つが少なくとも１つの素子に切断されることを特徴とする、請求項１から９のいずれか１項に記載の方法。
  11. 前記剥離が素子ごとに実施されることを特徴とする、請求項１０に記載の方法。
  12. 前記構造を形成する工程と前記剥離工程との間に、前記構造がその薄層の高さで基板（１６、１６’）に接合される第２の接合工程が実施されることを特徴とする、請求項１から１１のいずれか１項に記載の方法。
  13. 前記接合工程が分子接着接合を含むことを特徴とする、請求項１２に記載の方法。
  14. 前記接合工程が接着接合を含むことを特徴とする、請求項１２に記載の方法。
  15. ＵＶ線によって硬化する接着剤を使用して前記接着接合が実施されることを特徴とする、請求項１４に記載の方法。
  16. 前記基板をリフトオフする工程が、化学エッチングおよび／または機械的応力および／または熱応力および／または光応力の使用によって実施されることを特徴とする、請求項１２から１５のいずれか１項に記載の方法。
  17. 前記構造を形成する工程と前記剥離工程との間に、マイクロエレクトロニクス構成要素、オプトエレクトロニクス構成要素、機械的構成要素、圧電性構成要素、超伝導構成要素、または磁性構成要素の全体または一部を製造する工程が実施されることを特徴とする、請求項１から１６のいずれか１項に記載の方法。
  18. 前記構造を分離した後で、前記ウエハの少なくとも１つが再び使用されることを特徴とする、請求項１から１７のいずれか１項に記載の方法。
  19. 前記薄層が半導体材料の層であることを特徴とする、請求項５から１８のいずれか１項に記載の方法。
  20. 第１のウエハの１つの面の第２のウエハの１つの面への分子接着接合による剥離可能な構造の形成方法であって、２つのウエハの間の界面の制御されたレベルの機械的強度をもたらすために接合前に前記面の少なくとも１つを処理する工程、界面の接合後前記２つのウエハの少なくとも１つ上に構成要素の一部または全体を形成する工程、前記構造を基板に接合する第２の接合工程及び前記接合界面で前記構造を引き続き剥離する工程を含み、前記制御されたレベルの機械的強度は前記形成及び引き続く剥離という引き続く工程に適合する方法。
  21. 第１のウエハの１つの面の第２のウエハの１つの面への分子接着接合による剥離可能な構造の形成方法であって、その粗さを増大させて２つのウエハの間の界面の制御されたレベルの機械的強度をもたらすために接合前に前記面の少なくとも１つを処理する工程、界面の接合後前記２つのウエハの少なくとも１つ上に構成要素の一部または全体を形成する工程、及び前記接合界面で前記構造を引き続き剥離する工程を含み、前記制御されたレベルの機械的強度は前記形成及び引き続く剥離という引き続く工程に適合し、前記剥離工程は少なくとも化学エッチングにより行われる方法。
  22. 第１のウエハの１つの面の第２のウエハの１つの面への分子接着接合による剥離可能な構造の形成方法であって、２つのウエハの間の界面の制御されたレベルの機械的強度をもたらすために接合前に前記面の少なくとも１つを処理する工程、界面の接合後前記２つのウエハの少なくとも１つ上に構成要素の一部または全体を形成する工程、及び前記接合界面で前記構造を引き続き剥離する工程を含み、前記引き続く剥離工程は前記ウエハの一つを少なくとも１つの素子に切断する工程と前記界面を素子ごとに剥離する工程を含み、前記制御されたレベルの機械的強度は前記形成及び引き続く剥離という引き続く工程に適合する方法。
  23. 前記処理工程が前記面の少なくとも１つの粗さを増大させる工程であることを特徴とする、請求項２０から２２のいずれか１項に記載の方法。
  24. 前記処理工程が前記面の少なくとも１つの親水性を調整する工程を含むことを特徴とする、請求項２０から２２のいずれか１項に記載の方法。
  25. 前記製造工程がマイクロエレクトロニクス構成要素、オプトエレクトロニクス構成要素、機械的構成要素、圧電性構成要素、超伝導構成要素、または磁性構成要素の全体または一部を製造することを含む、請求項２０から２２のいずれか１項に記載の方法。
JP2009141813A 2001-04-13 2009-06-15 制御された機械的保持力を有する剥離可能な基板、およびその製造方法 Pending JP2009267427A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0105130A FR2823599B1 (fr) 2001-04-13 2001-04-13 Substrat demomtable a tenue mecanique controlee et procede de realisation

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002581572A Division JP2004533717A (ja) 2001-04-13 2002-04-11 制御された機械的保持力を有する剥離可能な基板、およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009267427A true JP2009267427A (ja) 2009-11-12

Family

ID=8862352

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002581572A Withdrawn JP2004533717A (ja) 2001-04-13 2002-04-11 制御された機械的保持力を有する剥離可能な基板、およびその製造方法
JP2009141813A Pending JP2009267427A (ja) 2001-04-13 2009-06-15 制御された機械的保持力を有する剥離可能な基板、およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002581572A Withdrawn JP2004533717A (ja) 2001-04-13 2002-04-11 制御された機械的保持力を有する剥離可能な基板、およびその製造方法

Country Status (9)

Country Link
US (1) US7902038B2 (ja)
EP (1) EP1378004B1 (ja)
JP (2) JP2004533717A (ja)
KR (2) KR101056356B1 (ja)
CN (1) CN100435278C (ja)
FR (1) FR2823599B1 (ja)
MY (1) MY139201A (ja)
TW (1) TW563248B (ja)
WO (1) WO2002084722A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128140A (ja) * 2013-12-30 2015-07-09 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置製造方法
JP2018100401A (ja) * 2016-12-20 2018-06-28 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 接着剤組成物及びエレクトロニクスにおけるその使用

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2846788B1 (fr) 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) * 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2858461B1 (fr) * 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2859312B1 (fr) 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2865574B1 (fr) * 2004-01-26 2006-04-07 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
KR100938866B1 (ko) * 2004-02-25 2010-01-27 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 광검출장치
EP2249389B1 (en) 2004-02-25 2019-02-20 Sony Semiconductor Solutions Corporation Method of manufacturing a photodetecting device
FR2866982B1 (fr) * 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
EP1571705A3 (fr) 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
FR2866983B1 (fr) 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
EP1605503A3 (en) * 2004-06-04 2008-02-27 Interuniversitair Microelektronica Centrum ( Imec) Transfer method for the manufacturing of electronic devices
EP1605502A1 (en) * 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
JP4624812B2 (ja) * 2005-01-20 2011-02-02 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP4834309B2 (ja) * 2005-01-25 2011-12-14 株式会社豊田中央研究所 半導体装置の製造方法
JP4594121B2 (ja) * 2005-02-03 2010-12-08 信越化学工業株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2893750B1 (fr) * 2005-11-22 2008-03-14 Commissariat Energie Atomique Procede de fabrication d'un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces.
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2894067B1 (fr) * 2005-11-28 2008-02-15 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
JP4451488B2 (ja) * 2006-03-28 2010-04-14 シャープ株式会社 半導体素子の転写方法及び半導体装置の製造方法
KR100803773B1 (ko) * 2006-10-26 2008-02-15 엘지전자 주식회사 조리기기
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
FR2913968B1 (fr) * 2007-03-23 2009-06-12 Soitec Silicon On Insulator Procede de realisation de membranes autoportees.
FR2914493B1 (fr) 2007-03-28 2009-08-07 Soitec Silicon On Insulator Substrat demontable.
KR100889625B1 (ko) 2007-07-19 2009-03-20 삼성모바일디스플레이주식회사 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2926672B1 (fr) 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5748088B2 (ja) * 2010-03-25 2015-07-15 日本電気硝子株式会社 ガラス基板の製造方法
US9275888B2 (en) 2010-07-15 2016-03-01 Soitec Temporary substrate, transfer method and production method
FR2962848B1 (fr) 2010-07-15 2014-04-25 Soitec Silicon On Insulator Substrat temporaire, procede de transfert et procede de fabrication
FR2965396B1 (fr) 2010-09-29 2013-02-22 S O I Tec Silicon On Insulator Tech Substrat démontable, procédés de fabrication et de démontage d'un tel substrat
US8970045B2 (en) 2011-03-31 2015-03-03 Soitec Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
WO2015157202A1 (en) 2014-04-09 2015-10-15 Corning Incorporated Device modified substrate article and methods for making
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
KR20150023312A (ko) * 2012-05-29 2015-03-05 아사히 가라스 가부시키가이샤 유리 적층체 및 전자 디바이스의 제조 방법
WO2013190793A1 (ja) * 2012-06-18 2013-12-27 パナソニック株式会社 赤外線検出装置
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
FR2998089A1 (fr) * 2012-11-09 2014-05-16 Soitec Silicon On Insulator Procede de transfert de couche
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10014177B2 (en) * 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9154138B2 (en) 2013-10-11 2015-10-06 Palo Alto Research Center Incorporated Stressed substrates for transient electronic systems
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
KR102353030B1 (ko) 2014-01-27 2022-01-19 코닝 인코포레이티드 얇은 시트와 캐리어의 제어된 결합을 위한 물품 및 방법
CN105448643B (zh) * 2014-06-26 2018-09-07 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法
DE102015113041A1 (de) * 2014-12-01 2016-06-02 Schott Ag Verfahren und Vorrichtung zur Verarbeitung von dünnen Gläsern
JP6822146B2 (ja) * 2015-01-16 2021-01-27 住友電気工業株式会社 半導体基板の製造方法及び複合半導体基板の製造方法
US9780044B2 (en) 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
CN107635769B (zh) 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
DE102015210384A1 (de) 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
EP3313799B1 (en) 2015-06-26 2022-09-07 Corning Incorporated Methods and articles including a sheet and a carrier
US9577047B2 (en) * 2015-07-10 2017-02-21 Palo Alto Research Center Incorporated Integration of semiconductor epilayers on non-native substrates
US10012250B2 (en) 2016-04-06 2018-07-03 Palo Alto Research Center Incorporated Stress-engineered frangible structures
FR3053046B1 (fr) 2016-06-24 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage reversible entre deux elements
US10224297B2 (en) 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
US10026579B2 (en) 2016-07-26 2018-07-17 Palo Alto Research Center Incorporated Self-limiting electrical triggering for initiating fracture of frangible glass
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
US10903173B2 (en) 2016-10-20 2021-01-26 Palo Alto Research Center Incorporated Pre-conditioned substrate
US10026651B1 (en) 2017-06-21 2018-07-17 Palo Alto Research Center Incorporated Singulation of ion-exchanged substrates
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
FR3074960B1 (fr) 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
US10626048B2 (en) 2017-12-18 2020-04-21 Palo Alto Research Center Incorporated Dissolvable sealant for masking glass in high temperature ion exchange baths
US10717669B2 (en) 2018-05-16 2020-07-21 Palo Alto Research Center Incorporated Apparatus and method for creating crack initiation sites in a self-fracturing frangible member
FR3082998B1 (fr) * 2018-06-25 2021-01-08 Commissariat Energie Atomique Dispositif et procedes pour le report de puces d'un substrat source vers un substrat destination
US11107645B2 (en) 2018-11-29 2021-08-31 Palo Alto Research Center Incorporated Functionality change based on stress-engineered components
US10947150B2 (en) 2018-12-03 2021-03-16 Palo Alto Research Center Incorporated Decoy security based on stress-engineered substrates
US10969205B2 (en) 2019-05-03 2021-04-06 Palo Alto Research Center Incorporated Electrically-activated pressure vessels for fracturing frangible structures
FR3108439B1 (fr) 2020-03-23 2022-02-11 Soitec Silicon On Insulator Procede de fabrication d’une structure empilee
FR3109016B1 (fr) 2020-04-01 2023-12-01 Soitec Silicon On Insulator Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable
US11904986B2 (en) 2020-12-21 2024-02-20 Xerox Corporation Mechanical triggers and triggering methods for self-destructing frangible structures and sealed vessels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JP2000030993A (ja) * 1998-07-15 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2000049063A (ja) * 1998-07-29 2000-02-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2001007340A (ja) * 1999-06-25 2001-01-12 Toshiba Corp アクティブマトリクス基板及びその製造方法、素子形成基板、中間転写基板
WO2001004933A1 (fr) * 1999-07-12 2001-01-18 Commissariat A L'energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (ja) 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
JPH04199504A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置の製造方法
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
GB2251546B (en) 1991-01-11 1994-05-11 Philips Electronic Associated An electrical kettle
DE4106288C2 (de) 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
EP0942161B1 (en) 1993-12-28 2003-03-19 Honda Giken Kogyo Kabushiki Kaisha Gas fuel supply mechanism and amount of gas fuel determining and indicating means for gas combustion engine
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JPH0817777A (ja) * 1994-07-01 1996-01-19 Mitsubishi Materials Shilicon Corp シリコンウェーハの洗浄方法
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
JP3743519B2 (ja) 1994-10-18 2006-02-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコン−酸化物薄層の製造方法
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE19648501A1 (de) * 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) * 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
SG67458A1 (en) 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6010590A (en) * 1997-06-27 2000-01-04 Cherkas; Ronald Surface coating on a substrate for printing a high quality image thereon and method of providing same
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
EP0996967B1 (de) * 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) * 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US5981400A (en) * 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) * 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) * 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) * 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
JP2003506883A (ja) 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
US6586841B1 (en) * 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
JP2002270553A (ja) * 2001-03-13 2002-09-20 Mitsubishi Gas Chem Co Inc 電子部品の製造法
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US6645831B1 (en) * 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
JP4199504B2 (ja) 2002-09-24 2008-12-17 イーグル工業株式会社 摺動部品及びその製造方法
US7071077B2 (en) * 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JP2000030993A (ja) * 1998-07-15 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2000049063A (ja) * 1998-07-29 2000-02-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2001007340A (ja) * 1999-06-25 2001-01-12 Toshiba Corp アクティブマトリクス基板及びその製造方法、素子形成基板、中間転写基板
WO2001004933A1 (fr) * 1999-07-12 2001-01-18 Commissariat A L'energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128140A (ja) * 2013-12-30 2015-07-09 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置製造方法
JP2018100401A (ja) * 2016-12-20 2018-06-28 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 接着剤組成物及びエレクトロニクスにおけるその使用
JP7050479B2 (ja) 2016-12-20 2022-04-08 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 接着剤組成物及びエレクトロニクスにおけるその使用

Also Published As

Publication number Publication date
CN100435278C (zh) 2008-11-19
KR100991395B1 (ko) 2010-11-02
WO2002084722A3 (fr) 2003-11-06
EP1378004A2 (fr) 2004-01-07
KR101056356B1 (ko) 2011-08-12
JP2004533717A (ja) 2004-11-04
US20040222500A1 (en) 2004-11-11
KR20090099019A (ko) 2009-09-18
MY139201A (en) 2009-08-28
US7902038B2 (en) 2011-03-08
FR2823599A1 (fr) 2002-10-18
EP1378004B1 (fr) 2019-01-16
TW563248B (en) 2003-11-21
FR2823599B1 (fr) 2004-12-17
KR20030094338A (ko) 2003-12-11
WO2002084722A2 (fr) 2002-10-24
CN1541406A (zh) 2004-10-27

Similar Documents

Publication Publication Date Title
JP2009267427A (ja) 制御された機械的保持力を有する剥離可能な基板、およびその製造方法
JP4540933B2 (ja) 薄層形成方法
US7045878B2 (en) Selectively bonded thin film layer and substrate layer for processing of useful devices
US7615468B2 (en) Methods for making substrates and substrates formed therefrom
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
US6294478B1 (en) Fabrication process for a semiconductor substrate
KR100420311B1 (ko) 복합부재와 그 분리방법, 접합적층기판과 그 분리방법,이설층의 이설방법 및 ｓｏｉ기판의 제조 방법
US8420506B2 (en) Process for cleaving a substrate
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
JP2006528592A (ja) エピタキシャル成長層の形成方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
CN111183513A (zh) 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆
JP2001257139A (ja) 半導体基板とその作製方法
KR100751619B1 (ko) 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법
JP2007036279A (ja) 半導体基板の作製方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
US20060216907A1 (en) Method of fabricating a semiconductor hetero-structure
US20230120346A1 (en) Method for producing a stacked structure
JP2007019112A (ja) 半導体チップの製造方法、分離装置及び分離方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130307