JP2008067064A - 固体撮像装置および撮像システム - Google Patents

Abstract

【課題】 全差動型の増幅器を有する固体撮像装置において、読み出し速度の低下を抑制することを目的とする。
【解決手段】 本発明の固体撮像装置は、複数の画素が配された画素領域と、前記画素領域からの信号を増幅する増幅器と、前記画素領域から前記増幅器へ信号を伝達する複数の信号経路と、を有し、前記増幅器は、前記複数の信号経路から信号が供給される第１入力端子、第２入力端子を含む複数の入力端子と、第１出力端子、第２出力端子を含む複数の出力端子と、を有する全差動型増幅器であり、前記入力端子と前記出力端子の間に帰還経路が構成されていないことを特徴とする。
【選択図】 図１

Description

本発明は特にビデオカメラ、デジタルスチルカメラ、イメージスキャナ用のイメージ入力装置に広範に用いられる固体撮像装置に関するものである。特に、その出力回路に関する。

従来の固体撮像装置において、外部から飛来する電磁場ノイズは、配線にノイズ電圧を発生させ、ノイズ出力となってＳ／Ｎを劣化させる。特許文献１には、水平共通出力線に設けられた差動増幅器を設ける構成が開示されている。差動増幅器において、信号レベル（Ｓ）とリセットレベル（Ｎ）との差動出力を出力している。図１１に特許文献１に示されている固体撮像装置を示す。水平共通出力線を２本（２０ａ、２０ｂ）配置し、容量帰還型の全差動型増幅器、つまり差動入力−差動出力増幅器２３を配置している。

差動増幅器２３の帰還ループである出力端と水平共通出力線間には容量２４ａ、２４ｂが配されている。これは、一定の開ループゲインを得るためであり、差動増幅器２３の開ループゲインは、精度とスピードを決定する。
特開２００４−１８６７９０号公報

近年、デジタル一眼レフカメラ等に用いられる固体撮像装置は大判化が進み、画素数が増える傾向にある。このような状況において、特許文献１の構成においては、水平共通出力線に接続される画素の列が増え、水平共通出力線に接続されるスイッチの数も増えるため、水平共通出力線の寄生容量が上昇する。図１１に示した差動増幅器の構成では、水平共通出力線の寄生容量の上昇により、読み出し速度の低下、読み出しゲインのばらつきが大きくなる。以下、これらを詳細に説明する。

図１１において、ＣａｐＮ及びＣａｐＳから、水平共通出力線を介して差動増幅器に入力される信号経路の時定数τを考える。水平共通出力線の寄生容量は、フィードバック経路である２４ａ、２４ｂを介して、出力端子の負荷となり速度に影響を与える。具体的には、ＣａｐＳ，ＣａｐＮの容量値をＣＴ、２４ａ，２４ｂの容量値をＣＦ、水平共通出力線の寄生容量をＣＨ、差動増幅器の出力端子に接続される外部容量値をＣＬ、差動増幅器の等価電圧−電流変換係数をＧｍとすると以下の式で表すことができる。
τ＝ｆ（ＣＴ，ＣＦ，ＣＨ，ＣＬ）
＝ＣＬ（ＣＴ＋ＣＨ）＋ＣＬ・ＣＦ＋（ＣＴ＋ＣＨ）・ＣＦ／Ｇｍ・Ｃ２ （１）
例えば、ＣＬ＝１０ｐＦ、ＣＴ＝２．５ｐＦ、ＣＦ＝１．２５ｐＦ、ＣＨ＝１０ｐＦ、Ｇｍ＝１／１００（Ω^−１）とすると、時定数τ＝１２．２５ｎＳとなる。波形応答の安定までに５τ、波形安定期間が５ｎＳ必要とすると、７．５ＭＨｚ程度の動作しか得ることができない。このスピードの低下が高速読出しに大きな影響を与える。

また、ゲインＡの概略値はＣＴ／ＣＦで計算することができる。しかし、厳密には水平共通出力線の容量、差動増幅器の開ループゲインの影響も受ける。式で表すと、以下のようになる。
Ａ＝（ＣＴ／ＣＦ）×｛１−（ＣＦ＋ＣＴ＋ＣＨ）／（ＣＦ・Ａｏｐ）｝ （２）
ここで、Ａｏｐは、差動増幅器の開ループゲインである。つまり、概略ゲインである（ＣＴ／ＣＦ）に対して、水平共通出力線の寄生容量ＣＨが大きい場合、概略値からはずれゲインが低下する。例として、各容量値を前述の値とし、Ａｏｐを４０ｄＢとすると誤差は１１％となる。また、Ａｏｐを６０ｄＢとすると誤差は、１．１％となる。このように差動増幅器のゲインの誤差は、水平共通出力線の寄生容量および差動増幅器の開ループゲインに依存する。

また、帰還経路を用いた差動増幅器では、高利得の増幅器が用いられる。その理由は、式２から差動増幅器の開ループゲインＡｏｐが高いほど、ゲイン誤差が減るためである。しかし、６０ｄＢ（１０００倍）といった高ゲインの増幅器を用いる場合、無信号入力時において、微小な入力回路オフセットに対しても高ゲインが掛かって、大きな出力オフセットを生じる場合がある。差動出力端子の２端子に同じレベルで発生する出力オフセットは、同相モード電圧と称され、後段の信号処理部での差分演算により、抑制することができる。しかし、信号処理部の入力範囲レンジを越えるような電圧レベルになることを避けるために、同相レベルの調整を行う必要がある。この調整を行うための回路がコモンモードフィードバック（ＣＭＦＢ）回路であり、この回路において差動出力の２端子をモニタし、両者の平均レベルを求め、その平均が基準電圧Ｖｒｅｆと同じレベルになるように差動増幅器に帰還をかける。

しかしながら、ＣＭＦＢを用いた帰還回路を形成する場合、差動増幅器の出力を取り出すためのモニタ回路が出力端子に接続されるため、出力端子に寄生負荷が生じ、動作速度を低下させてしまう。また、帰還経路に、発振を起こさないための位相補償容量が必要になり、この容量負荷も動作速度を低下させる要因となる。

したがって本発明は、全差動型の増幅器を有する構成において、読み出し速度の低下を抑制することを目的とする。

本発明は上記課題に鑑み、複数の画素が配された画素領域と、前記画素領域からの信号を増幅する増幅器と、前記画素領域から前記増幅器へ信号を伝達する複数の信号経路と、を有し、前記増幅器は、前記複数の信号経路から信号が供給される第１入力端子、第２入力端子を含む複数の入力端子と、第１出力端子、第２出力端子を含む複数の出力端子と、を有する全差動型増幅器であり、前記入力端子と前記出力端子の間に帰還経路が構成されていないことを特徴とする。

本発明によれば全差動型の増幅器を有する固体撮像装置において、読み出し速度の低下を抑制することが可能となる。

図１に、本発明に適用可能な固体撮像装置の一例を示す。図１においては、画素領域からの信号を増幅する増幅器を有する構成となっている。そして、その増幅器が、第１入力端子、第２入力端子を含む複数の入力端子と、第１出力端子、第２出力端子を含む複数の出力端子と、を有する全差動型増幅器であり、入力端子と出力端子の間に帰還経路が配されない構成となっている。

このような構成によれば、全差動型増幅器からの信号読み出し速度に対する、増幅器の入力端子へ信号を伝達する信号経路の寄生容量の影響を低減することが可能となる。

次に、図１の固体撮像装置の構成を説明する。１０１は画素である。画素１０１が複数配された領域が画素領域である。ここでは１画素のみ図示しているが、例えば、画素領域には行列状に複数の画素を配することができる。

１は光電変換素子として機能するフォトダイオード、３はフォトダイオードの電荷に基づく信号を増幅する増幅ＭＯＳトランジスタである。増幅ＭＯＳトランジスタのゲートはフローティングディフュージョン（ＦＤ）に接続されている。更に、２はフォトダイオードの電荷をＦＤに転送する転送スイッチ、４はＦＤにあらかじめ決められた電圧を供給するリセットスイッチ、５は画素を選択するための選択スイッチである。画素はこれらの素子により構成されている。しかしこれに限るものではなく、たとえば選択スイッチの代わりに、リセットスイッチによってＦＤに供給する電圧を制御することにより画素の選択を行なう構成であっても良い。また複数の光電変換素子で増幅ＭＯＳトランジスタなどの特定の素子を共有することも可能である。

６はリセット用電源である。７，８，９は各スイッチを制御する制御線である。これらの制御線は、各行の順次選択を行う垂直走査回路３７に接続されている。

１００は画素からの信号列ごとに読み出すための垂直信号線である。１１は画素電流源、１０は電源線であり、１２は、画素からの信号を保持するクランプ容量である。垂直信号線１００に、画素電流源と並列にクランプ容量１２の第１端子が接続されている。クランプ容量１２の第２端子は、列ごとのゲイン回路（列増幅器）１０２に接続されている。１０３はオフセットキャンセル回路である。光電変換により生じた電荷に基づく信号（光信号）にオフセット（ノイズ）信号が重畳した信号と、ノイズ信号とを後述のホールド容量により保持する。

オフセットキャンセル回路１０３の出力は、後述する増幅器の入力端子へ信号を供給する信号経路として機能する水平共通出力線１０４，１０５に転送される。水平共通出力線１０４，１０５は、増幅器４１に接続され、増幅器４１の出力が出力端子ＯＵＴから出力される。増幅器４１は第１入力端子、第２入力端子と、第１出力端子、第２出力端子を含む複数の出力端子と、を有する全差動型増幅器である。そして、入力端子と前記出力端子の間に帰還経路が構成されることなく差動入力信号を増幅する。

次に列増幅器１０２の構成に関して説明する。１３がオペアンプであり、クランプ容量１２の第２端子がオペアンプ１３の反転入力端子に接続されている。非反転入力端子には、基準電圧端子１７から基準電圧が供給されている。オペアンプ１３の出力端子には、帰還容量１５の第１端子が接続され、帰還容量１５の第２端子は、オペアンプ１３の反転入力端子に接続される。オペアンプ１３の反転入力端子と、出力端子の間には、スイッチ１６が配されている。このスイッチにより、帰還容量の両端をショートし、かつ、オペアンプ１３をユニティゲインバッファにすることによって、その出力をクランプ容量１２のクランプ電圧としている。クランプスイッチ１６の制御端子には、クランプ制御線１９を介して制御パルスが供給されている。

オフセット除去回路１０３には、オペアンプ１３の出力端子に対して、オフセット（ノイズ）信号を読み込むためのホールド容量２８の第１端子がスイッチ２５を介して接続されている。また、光信号にノイズ信号が重畳された信号を読み込むための容量２９の第一の端子がスイッチ２６を介して接続されている。読み出しスイッチ２５、２６は、制御端子２３，２４に供給されるパルスによって制御される。容量２８，２９の第２端子には、グランドなどのあらかじめ決められた電源電圧が供給されている。さらに、容量２８、２９の第１端子は、水平選択スイッチ３０、３１にそれぞれ接続されている。そしてスイッチ３０，３１により水平共通出力線１０４，１０５への信号の伝達を制御されている。水平選択スイッチ３０、３１は、水平走査回路３８からの信号φＨｎにより共通に駆動される。水平共通出力線１０４と１０５の信号は、出力回路部１０６に供給される。

図１においては列増幅器を有する構成について説明したが、これに限られるものではなく、画素領域からの信号が全差動型増幅器において信号増幅される構成であれば良い。列増幅器の代わりに光信号とノイズ信号の差分処理を行なうためのＣＤＳ回路のみを設けても良い。

図１の増幅器は、全差動型の増幅器であり、通常であれば入力端子と出力端子の間に配される帰還経路を配することなく、信号の増幅を行なっている。このような構成によれば、全差動型の増幅器へ信号を伝達する信号経路の寄生容量が増加しても、これによるゲインばらつきを抑制することが可能となる。また開ループゲインを高くする必要がなく、ＣＭＦＢ回路を設ける必要がなく、全差動型増幅器を高速で動作させることが可能となる。これは、固体撮像装置において多画素化した場合には特に有効となる。

以下、実施例を挙げて詳細に説明する。しかし本発明は、これら実施例に限定されるものではなく、発明の主旨の範囲で適宜変更、組み合わせできるものである。

（実施例１）
実施例１の固体撮像装置を図２に示す。図１と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。本実施例においては、出力回路部に含まれる構成として全差動型の増幅器を用いており、入力端子と出力端子の間に帰還経路が配されていない構成となっている。そして増幅器の全体としてみた場合には、第１入力端子、第２入力端子を含む複数の入力端子と、第１出力端子、第２出力端子を含む複数の出力端子とを有している。

更に詳細には、出力回路部１０６は、電圧−電流変換回路６１と、電圧電流変換回路からの出力が伝達される電流−電圧変換回路６２を有している。電圧−電流変換回路は、上述した第１入力端子と第２入力端子とから入力された信号を電流信号に変換した後、第３出力端子、第４出力端子に出力する。その後、出力された信号は電流−電圧変換回路の入力端子である第３入力端子、第４入力端子に伝達され、再度電圧に変換された後、上述の第１出力端子、第２出力端子へ信号を出力する構成となっている。

電圧−電流変換回路６１および電流−電圧変換回路６２は全差動型増幅器の構成を有している。

本実施例の出力回路部１０６は、信号伝達が、入力から出力まで一方向へ伝達される。つまり、入力端子と出力端子の間に帰還経路を構成しないフィードフォワード型の全差動増幅器で構成されている。

水平共通出力線からの信号が全差動型の電圧−電流変換回路に転送され、その差動出力が、全差動型の電流−電圧回路に転送されている。電流−電圧回路６２の差動出力は、出力端子３３ａ、３３ｂから出力される。ここで全差動型増幅器とは、非反転入力端子と反転入力端子に対して非反転出力端子と反転出力端子とを有するということもできる。

本実施例による出力回路部１０６の具体的な実施回路を図３に示す。図１、図２と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。

Ｖｉｎ１は反転入力端子（第１入力端子）、Ｖｉｎ２は非反転入力端子（第２入力端子）である。この入力端子から入力された信号は抵抗値Ｒ１を有する抵抗６４ａ、６４ｂにより電流に変換された後、出力端子（第３出力端子）６７ａ、出力端子（第４出力端子）６７ｂから出力される。また６７ａ、６７ｂは電流−電圧変換回路６２の入力端子でもある。そして、抵抗値Ｒ２の抵抗６５ａ、６５ｂにより電圧に変換された後、第１出力端子Ｖｏｕｔ１、第２出力端子Ｖｏｕｔ２より出力される。抵抗Ｒ２は出力端子６７ａ、６７ｂと電源ＶＤＤとの間に直列に接続されている。６８は差動増幅器に流れる電流を決めるテール電流源である。

はじめに、Ｖｉｎ１とＶｉｎ２に異なる電圧入力、つまり差動信号が入力された場合を説明する。Ｖｉｎ１、Ｖｉｎ２の電圧変化△Ｖｉｎ１、△Ｖｉｎ２は、オペアンプ６３ａ、６３ｂが構成するボルテージフォロワにより、ノード６６ａ、６６ｂの電圧変化も△Ｖｉｎ１，△Ｖｉｎ２となる。したがって、電圧―電流変換回路６１の出力端子である６７ａ、６７ｂに現れる電流変化は、抵抗６４ａ、６４ｂの抵抗値をＲ１とし、流れる電流の変化量を△Ｉａ、△Ｉｂとすると、
△Ｉａ＝｛（△Ｖｉｎ１−△Ｖｉｎ２）／２｝×Ｒ１ （３）
△Ｉｂ＝−｛（△Ｖｉｎ１−△Ｖｉｎ２）／２｝×Ｒ１ （４）
となる。ここで、マイナス符号は、電流変化量が逆であることを示す。

次に、電流−電圧変換回路６２の抵抗６５ａ、６５ｂに、電圧−電流変換回路６１の出力となる△Ｉａ，△Ｉｂの電流変化が起きると、抵抗６５ａ，６５ｂの抵抗値をＲ２として、
△Ｖｏｕｔ１＝△Ｉａ×Ｒ２
＝｛（Ｖｉｎ１−Ｖｉｎ２）×Ｒ２／２｝×Ｒ１ （５）
△Ｖｏｕｔ２＝△Ｉｂ×Ｒ２
＝―｛（Ｖｉｎ１−Ｖｉｎ２）×Ｒ２／２｝×Ｒ１ （６）
となって出力端子３３ａ，３３ｂの電圧変化△Ｖｏｕｔ１，△Ｖｏｕｔ２として現れる。

したがって、この全差動型増幅器の出力を受け差分処理を行なう信号処理部で得られる差分信号は、
Ｖｏｕｔ１−Ｖｏｕｔ２＝（△Ｖｉｎ１−△Ｖｉｎ２）×Ｒ２／Ｒ１ （７）
となり、入力差信号に対する増幅率は、抵抗Ｒ２とＲ１の比となる。つまり電圧−電流変換回路に含まれる第１抵抗と、電流電圧変換回路に含まれる第２抵抗との抵抗により読み出しゲインが決定される。

このことから、本実施例の回路によれば、製造ばらつきにより、抵抗６５ａ、６５ｂ、６４ａ、６４ｂが変化しても、増幅率は影響を受けない利点があることもわかる。

次に同相信号入力時について説明する。Ｖｏｕｔ１、Ｖｏｕｔ２の電圧は、電源電圧ＶＤＤから、抵抗６５ａ、６５ｂに流れる電流による電圧降下により決定される。テール電流源６８の電流をＩとし、Ｖｉｎ１，Ｖｉｎ２が等しいとすると、
Ｖｏｕｔ１＝Ｖｏｕｔ２＝ＶＤＤ−（Ｉ／２）×Ｒ２ （８）
ここで、例として、Ｖｉｎ１とＶｉｎ２の両方が、ノイズの混入により、同じ電圧だけ上昇した際の出力電圧の変化を説明する。Ｖｉｎ１，Ｖｉｎ２の変化は、オペアンプ６３ａ、６３ｂの構成するボルテージフォロワ回路により、ノード６６ａ、ノード６６ｂにも、ほぼ同量現れる。しかし、ノード６６ａと６６ｂの電位差は変化しないため、６７ａ、６７ｂ端子には、変化電流が流れない。したがって、抵抗６５ａ、６５ｂに流れる電流値は変化せず、Ｖｏｕｔ１、Ｖｏｕｔ２の電圧、つまり同相電圧レベルは変化しない。
△Ｖｏｕｔ１＝△Ｉａ×Ｒ２＝０×Ｒ２ （△Ｉａ＝０） （９）
△Ｖｏｕｔ２＝△Ｉｂ×Ｒ２＝０×Ｒ２ （△Ｉｂ＝０） （１０）
以上から、本実施例の回路構成は、差動信号処理によるノイズ信号キャンセルに加え、同相信号を出力に伝達しにくい特性をもつため、同相ノイズを高精度に除去することができる。

また、図示はしていないが、出力端子Ｖｏｕｔ１、Ｖｏｕｔ２に、ソースフォロワや、オペアンプによる出力バッファを接続すると、出力端子に接続する回路のインピーダンスからの特性変動を受けにくくなり更に好適である。

以上のように、本実施例による全差動増幅器を用いれば、同相電圧の変動を調整する必要がない。また、全差動型の増幅器を用いながらも、従来必要であったＣＭＦＢを形成する必要がなく、ノイズ低減と出力速度向上を両立する固体撮像装置を実現することができる。

（第２実施例）
第２の実施例の固体撮像装置を図４に示す。図１から３と同様の機能を有するものには、同様の符号を付し詳細な説明は省略する。実施例１との差異は、出力回路部１０６の回路形式である。実施例１に示した固体撮像装置では、製造ばらつきによる構成素子の特性ばらつきにより、回路自体がもともと有する、同相レベルのばらつきを有する場合がある。つまり、光信号がなく、水平共通出力線１０４と１０５の電圧に差がない時の３３ａ、３３ｂの出力電圧に、固体撮像装置ごとのバラツキをもつ場合がある。たとえば、図３の抵抗６５ａ、６５ｂの抵抗値Ｒ２がΔＲだけ大きくなった場合、Ｖｉｎ１，Ｖｉｎ２に電圧差がないときの同相電圧は、電流源６８で流れる電流値をＩとすると、以下のようになる。
Ｖｏｕｔ１＝Ｖｏｕｔ２＝ＶＤＤ−１／２Ｉ×（Ｒ＋ΔＲ） （１１）
したがって、Ｖｏｕｔ１，２の電圧は下がることになる。この電圧の低下によって、出力信号を受けて信号処理をする回路の入力ダイナミックレンジを圧迫する場合がある。

また、繰返しになるが、Ｖｉｎ１，Ｖｉｎ２の同相電圧入力がノイズ混入等に変化した際は、その変動の影響を受けないことは、実施例１の説明に述べたとおりである。

本実施例による出力回路部１０６の構成は、全差動型増幅器４１に加え、全差動型の増幅器を構成する抵抗やＭＯＳトランジスタの閾値の変動をモニタするモニタ回路５１を有している。更に、モニタ回路の出力と基準電圧５２とを比較する比較器５３と、比較器５３の出力を受け、全差動増幅器４１の同相電圧を変化させる基準電圧供給回路５４とで構成される。これらの構成により、抵抗やＭＯＳの製造ばらつきによる全差動増幅器４１の同相電圧の変動を低減する。

具体的な回路例を図５に示す。図４と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。モニタ回路５１は、全差動増幅器４１の抵抗である６５ａ、６５ｂと同じ抵抗値Ｒ２をもつ抵抗５６に、全差動増幅器のテール電流源６８に流れる電流Ｉの１／２の電流を電流源５７で流している。また、抵抗５６の一端５８には、比較器５３の反転入力端子が接続されており、抵抗５６と電流源５７による電流とで発生する電圧が比較器５３に入力される。比較器５３の非反転入力端子は、基準電圧５２Ｖｒｅｆに接続されており、比較器５３の出力は、基準電圧供給回路のＭＯＳ５４のゲートに接続されている。

上述したように抵抗がΔＲ増加した場合について説明する。抵抗５６において、抵抗６５ａ、６５ｂで発生する電圧変動と等しいΔＲ×１／２Ｉ分だけ、端子５８の電圧は低下する。この変化は、比較器５３により反転され、電圧上昇の信号として、ＭＯＳ５４のゲート電圧を上昇させる。これにより、６７ａ、６７ｂの電圧が上昇し、同相出力電圧も上昇する。

また、同様に全差動型の増幅器を構成するＮＭＯＳトランジスタの閾値の変化による同相レベル変動もキャンセルすることができる。例として、ＮＭＯＳトランジスタの閾値が△Ｖｔｈ高くなった場合、テール電流６８（Ｉ）を流すためにＮＭＯＳトランジスタ５４で必要となる電圧が△Ｖｔｈ増加する。このため、基準電圧供給回路５４のドレイン側の電圧は△Ｖｔｈ下がり、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２も、△Ｖｔｈ分下がることになる。一方、定電圧設定用ＭＯＳトランジスタ５５のドレイン電圧も同様の理由により、△Ｖｔｈ下がるため、比較器５３により、電圧上昇の信号として、ＭＯＳ５４のゲート電圧を上昇させる。これにより、６７ａ、６７ｂの電圧が上昇し、同相出力電圧も上昇し、良好な差分処理を行なうことが可能となる。

ここで、製造ばらつきとは、半導体プロセスにおける、ウエハごとあるいは、チップごとに起こる抵抗値、閾値のばらつきを意味する。例えば、拡散抵抗を用いる場合は、不純物の打ち込みや拡散濃度のバラツキにより、ウエハごとあるいは、チップごとに、単位面積あたりの抵抗値がばらつく現象である。また、ＭＯＳトランジスタの閾値ならば、ゲート酸化膜下のチャネルドープやウェルの不純物濃度のばらつきなどである。これらは、一定のバラツキを有する。固体撮像装置内での素子ごとのばらつきは、レイアウト上近接することにより大幅に軽減することができる。例えば、本実施例における抵抗６５ａ、６５ｂ、５６等は近接して配置することによりばらつきを低減することができる。

本実施例によれば、製造ばらつきによる同相電圧変動を軽減し、ノイズ低減と出力速度向上を両立する固体撮像装置を実現することができる。

（実施例３）
実施例３の固体撮像装置を図６に示す。上述の実施例において説明した図の構成と同様の機能を有するものには同様の符号を付し、詳細な説明は省略する。本実施例においては、画素領域から出力された信号をいったんホールド容量に保持した後、増幅器へ信号を伝達する信号経路に信号を転送する前に、複数のホールド容量ごとにブロック化することを特徴としている。いいかえると、ホールド容量から水平共通出力線へ信号を転送するスイッチの出力間を接続するブロック化領域を有しているともいえる。スイッチ３０、３１の出力は、ブロック水平共通線６０６、６０７に接続される。ブロック水平共通線６０６、６０７は、水平ブロック選択スイッチ３２を介して、水平共通出力線１０４、１０５に接続されている。このような回路構成とすることにより、水平共通出力線に接続されるスイッチの総数を削減し、水平共通出力線の寄生容量を低減することができる。このような構成の際によれば、実施例１，２と比べて更に高速で信号を読み出すことが可能となる。

（実施例４）
実施例４の固体撮像装置を図７に示す。上述の実施例と説明した図の構成と同様の機能を有するものには同様の符号を付し、詳細な説明は省略する。本実施例において、実施例１で説明した全差動型電圧−電流変換回路を複数有する。その具体的な回路は、図３と同様であるが、抵抗値６４ａ、６４ｂが、各全差動型電圧−電流変換回路で異なる抵抗値となっている。増幅率選択制御回路により、複数の全差動型電圧−電流変換回路の接続を切り替えることが可能であり、これにより出力回路部１０６の増幅率を切り替えることができる。また実施例２で説明したように増幅器を構成する素子のばらつきによる同相電圧変動を軽減するような構成を付加しても良い。また実施例３で説明したように、ブロック化して読み出しても良い。
本実施例によれば、上述の実施例に加えて更に、増幅率を可変にすることが可能となる。

（実施例５）
実施例５の固体撮像装置を図８に示す。本実施例においては、画素領域からの出力を複数対の水平共通出力線１０４、１０５へ出力しており、複数の全差動増幅器４１ａ、４１ｂを用いて読み出す構成としている。そして複数の全差動増幅器の差動出力をスイッチ８１、８２によって時系列的に切り替えて、出力端子３３ａ、３３ｂから複数の増幅器からの信号を時系列に並べ替えて出力する。

タイミングチャートを図９に示す。水平共通出力線１０４ａ、１０５ａ、１０４ｂ、１０５ｂは、水平走査回路３８ａ、３８ｂの出力である、φＨｎａ、φＨｎｂにしたがって、互いに逆相のタイミングで信号を出力する。逆相タイミングで出力される全差増増幅器４１ａ、４１ｂの出力信号をφＭＵＸがｈｉｇｈのときにスイッチ８１ａ、８２ａが導通し、全差動型増幅器４１ａの信号を出力する。そして、φＭＵＸｌｏｗのときに、スイッチ８１ｂ、８２ｂが導通し全差動型増幅器４１ｂの信号を出力する。このような動作により、時系列的に、複数の全差動型増幅器の出力を一対の差動出力端子から出力することができる。

複数の全差動型の増幅器の出力を、１対の差動出力端子で出力させることが可能になり、差動出力形式による出力パッド数を低減させることができる。

上述の本実施例によれば、上述の実施例に加えて、出力パッド数の増加を抑えてチップ面積を削減することが可能となる。

（撮像システムへの応用）
図１０は、実施例１〜５において説明した固体撮像装置を用いた固体撮像システムの構成図である。図１０において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を固体撮像装置４に結像させるレンズ、３はレンズを通った光量を可変するための絞りである。４はレンズ２で結像された被写体を画像信号として取り込むための固体撮像装置、５は固体撮像装置４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路である。６は固体撮像装置４より出力される画像信号のアナログ／デジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８は固体撮像装置４，撮像信号処理回路５，Ａ／Ｄ変換器６，信号処理部７に各種タイミング信号を出力するタイミング発生部である。９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１０は画像データを一時的に記憶するためのメモリ部、１１は記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部である。１２は画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１３は外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部である。

つぎに、図１０の動作について説明する。バリア１がオープンされるとメイン電源がオンされ、つぎにコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部９は絞り３を開放にし、固体撮像装置４から出力された信号は、撮像信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力される。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信号処理部７に出力する。信号処理部７は、そのデータを基に露出の演算を全体制御・演算部９で行う。

この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。つぎに、固体撮像装置４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置４から出力された画像信号は、撮像信号処理回路５において補正等がされ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算９によりメモリ部１０に蓄積される。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

本発明の固体撮像装置の一例を説明するための図である。 実施例１の固体撮像装置を説明するための図である。 実施例１の固体撮像装置の全差動増幅器の等価回路図である。 実施例２の固体撮像装置を説明するための図である。 実施例２の固体撮像装置の出力回路部の等価回路図である。 実施例３の固体撮像装置を説明するための図である。 実施例４の固体撮像装置を説明するための図である。 実施例５の固体撮像装置を説明するための図である。 実施例５の固体撮像装置のタイミングチャート図である。 撮像システムを説明するためのブロック図である。 従来の固体撮像装置の回路図である。

符号の説明

１０１ 画素
１０４，１０５ 信号経路
１０６ 出力回路部
１０７ 基準電圧調整回路
４１，４１ａ，４１ｂ 全差動型増幅器
５１ モニタ回路
５６ 抵抗
６１，７１，７２ 全差動型電圧−電流変換回路
６２ 全差動型電流−電圧変換回路
６３ａ、６３ｂ オペアンプ
６４ａ，６４ｂ，６５ａ，６５ｂ 抵抗
７３ 増幅率選択制御回路

Claims (10)

1. 複数の画素が配された画素領域と、
   前記画素領域からの信号を増幅する増幅器と、
   前記画素領域から前記増幅器へ信号を伝達する複数の信号経路と、を有し、
   前記増幅器は、前記複数の信号経路から信号が供給される第１入力端子、第２入力端子を含む複数の入力端子と、第１出力端子、第２出力端子を含む複数の出力端子と、を有する全差動型増幅器であり、前記入力端子と前記出力端子の間に帰還経路が構成されていないことを特徴とする固体撮像装置。
2. 前記全差動型増幅器は、
   前記第１入力端子と前記第２入力端子に供給された信号の差動信号を出力する第３出力端子、第４出力端子を有する電圧−電流変換回路と、
   該電圧−電流変換回路から出力される前記差動信号が入力される第３入力端子、第４入力端子を有し、前記第１出力端子、第２出力端子を出力端子とする電流−電圧変換回路と、
   を有することを特徴とする請求項１に記載の固体撮像装置。
3. 前記電圧−電流変換回路は、入力電圧を第１の抵抗を用いて電流変換する全差動型構成であり、
   前記電流−電圧変換回路は、前記電流変換された信号を、前記第３出力端子および第４出力端子と直列に接続された第２の抵抗と第３の抵抗とを用いて電圧変換する全差動型構成であることを特徴とする請求項２に記載の固体撮像装置。
4. 前記全差動増幅器は抵抗及びＭＯＳトランジスタを含んで構成されており、
   前記抵抗及び前記ＭＯＳトランジスタの特性ばらつきをモニタするモニタ回路と、
   前記モニタ回路の出力と基準電圧とを比較した結果により、前記全差動増幅器のバイアス電圧を設定するための基準電圧供給回路とを有することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 前記第１の抵抗を切替ることにより前記全差動増幅器の増幅率を切り替えることを特徴とする請求項３に記載の固体撮像装置。
6. 前記複数の画素からの信号をそれぞれ保持する複数のホールド容量と、
   前記複数のホールド容量の信号をそれぞれ転送する複数の第１スイッチと、
   あらかじめ決められた数を単位として前記複数の第１スイッチの出力間を接続する複数のブロック化領域と、を有し、
   前記複数のブロック化領域の信号を前記複数の信号経路に転送する複数の第２スイッチと、
   を備えることを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
7. 前記増幅器を複数有し、該複数の増幅器の少なくとも一部の増幅器からの出力を、時分割的に切り替えて１つの読み出し経路より出力することを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
8. 前記画素は光電変換素子を有しており、前記第１入力端子に供給される信号は、前記光電変換素子の光電変換により生成した電荷に基づく信号にノイズ信号が重畳された信号であり、
   前記第２入力端子に供給される信号は、前記ノイズ信号であることを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
9. 複数の画素が配された画素領域と、
   前記画素領域からの信号を増幅する増幅器と、
   前記画素領域から前記増幅器へ信号を伝達する複数の信号経路と、を有し、
   前記増幅器は、前記複数の信号経路から信号が供給される第１入力端子、第２入力端子を含む複数の入力端子と、第１出力端子、第２出力端子を含む複数の出力端子と、を有する全差動型増幅器であり、前記全差動型増幅器は内部の抵抗によりゲインが決定されることを特徴とする固体撮像装置。
10. 請求項１〜９のいずれかの請求項に記載の光電変換装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。

Images