JPH05292244A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH05292244A JPH05292244A JP4118056A JP11805692A JPH05292244A JP H05292244 A JPH05292244 A JP H05292244A JP 4118056 A JP4118056 A JP 4118056A JP 11805692 A JP11805692 A JP 11805692A JP H05292244 A JPH05292244 A JP H05292244A
- Authority
- JP
- Japan
- Prior art keywords
- output
- charge
- lines
- transfer
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】 複数ラインの各画像信号を垂直方向に読み出
し、かつ同時刻の画像サンプリングを行うことを可能と
した固体撮像装置を提供する。 【構成】 ３ライン分のセンサ列１1 〜１3 からなるセ
ンサ構造を有し、各センサ列１1 〜１3 の出力信号を１
箇所から導出するように構成した固体撮像装置におい
て、３ライン分の電荷／電圧変換部４1 〜４3 の各出力
電圧を順次切り替えて１系統の出力信号Ｖout として導
出する切り替え回路６を設け、この切り替え回路６をＨ
ＣＣＤ２1 〜２3 の水平転送クロックφＨ１，φＨ２の
周期の３分の１以下のパルス幅を持つクロックφSW１〜
φSW３で切り替え駆動する。
し、かつ同時刻の画像サンプリングを行うことを可能と
した固体撮像装置を提供する。 【構成】 ３ライン分のセンサ列１1 〜１3 からなるセ
ンサ構造を有し、各センサ列１1 〜１3 の出力信号を１
箇所から導出するように構成した固体撮像装置におい
て、３ライン分の電荷／電圧変換部４1 〜４3 の各出力
電圧を順次切り替えて１系統の出力信号Ｖout として導
出する切り替え回路６を設け、この切り替え回路６をＨ
ＣＣＤ２1 〜２3 の水平転送クロックφＨ１，φＨ２の
周期の３分の１以下のパルス幅を持つクロックφSW１〜
φSW３で切り替え駆動する。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置に関し、
特にリニアセンサや２次元イメージセンサとして用いて
好適な固体撮像装置に関する。
特にリニアセンサや２次元イメージセンサとして用いて
好適な固体撮像装置に関する。
【０００２】
【従来の技術】リニアセンサとしては、カラーイメージ
スキャナやデジタルカラー複写機等の画像情報入力部で
用いられている複数ライン、例えば３ラインをオンチッ
プしたリニアセンサが周知である。この３ラインのリニ
アセンサでは、各ラインの出力信号を１箇所から導出し
た方が、パッケージのピン数を削減し、周辺回路を簡略
化する上で、図６に示す如く各ライン毎に出力信号Ｖ
out １〜Ｖout ３を導出するよりも有利である。図７
に、３ラインの出力信号を個別に導出する場合における
２相の水平転送クロックφ１，φ２、各シフトゲート３
1 〜３3 に共通の読出しパルスφＲＯＧ及び各出力信号
Ｖout １〜Ｖout ３の各タイミング関係を示す。なお、
期間ｔintは、各ライン毎の信号電荷の蓄積時間であ
る。
スキャナやデジタルカラー複写機等の画像情報入力部で
用いられている複数ライン、例えば３ラインをオンチッ
プしたリニアセンサが周知である。この３ラインのリニ
アセンサでは、各ラインの出力信号を１箇所から導出し
た方が、パッケージのピン数を削減し、周辺回路を簡略
化する上で、図６に示す如く各ライン毎に出力信号Ｖ
out １〜Ｖout ３を導出するよりも有利である。図７
に、３ラインの出力信号を個別に導出する場合における
２相の水平転送クロックφ１，φ２、各シフトゲート３
1 〜３3 に共通の読出しパルスφＲＯＧ及び各出力信号
Ｖout １〜Ｖout ３の各タイミング関係を示す。なお、
期間ｔintは、各ライン毎の信号電荷の蓄積時間であ
る。
【０００３】図８に、３ラインの各出力信号を１箇所か
ら導出するようにしたリニアセンサの従来例を示す。同
図において、３本のアナログシフトレジスタ２1 〜２3
の出力側には、各ライン毎に切替えスイッチＳＷ１〜Ｓ
Ｗ３が配置されており、これら切替えスイッチＳＷ１〜
ＳＷ３が順番に切替え制御されることにより、各ライン
の信号が順次導出されるようになっている。図９に、３
ラインの各出力信号を１系統の出力信号として導出する
場合における２相の水平転送クロックφ１，φ２、各シ
フトゲート３1 〜３3 の読出しパルスφrog １〜φrog
３及び出力信号Ｖout の各タイミング関係を示す。な
お、期間ｔint は、各ライン毎の信号電荷の蓄積時間で
ある。
ら導出するようにしたリニアセンサの従来例を示す。同
図において、３本のアナログシフトレジスタ２1 〜２3
の出力側には、各ライン毎に切替えスイッチＳＷ１〜Ｓ
Ｗ３が配置されており、これら切替えスイッチＳＷ１〜
ＳＷ３が順番に切替え制御されることにより、各ライン
の信号が順次導出されるようになっている。図９に、３
ラインの各出力信号を１系統の出力信号として導出する
場合における２相の水平転送クロックφ１，φ２、各シ
フトゲート３1 〜３3 の読出しパルスφrog １〜φrog
３及び出力信号Ｖout の各タイミング関係を示す。な
お、期間ｔint は、各ライン毎の信号電荷の蓄積時間で
ある。
【０００４】
【発明が解決しようとする課題】上述したように、各ラ
インの出力信号を１箇所から導出するようにした従来の
３ラインリニアセンサでは、３本のアナログシフトレジ
スタ２1 〜２3 の出力側での切替えスイッチＳＷ１〜Ｓ
Ｗ３による各ラインの出力信号の切替え制御が必要な構
成となっているので、出力信号を連続的に読み出そうと
すると、各ラインの光信号のサンプリング時間をずらす
必要があり、３ライン分の画像情報を同時刻でサンプリ
ングすることができないという欠点があった。
インの出力信号を１箇所から導出するようにした従来の
３ラインリニアセンサでは、３本のアナログシフトレジ
スタ２1 〜２3 の出力側での切替えスイッチＳＷ１〜Ｓ
Ｗ３による各ラインの出力信号の切替え制御が必要な構
成となっているので、出力信号を連続的に読み出そうと
すると、各ラインの光信号のサンプリング時間をずらす
必要があり、３ライン分の画像情報を同時刻でサンプリ
ングすることができないという欠点があった。
【０００５】本発明は、上述した点に鑑みてなされたも
のであり、複数ラインの各画像信号を垂直方向に読み出
し、かつ同時刻の画像サンプリングを行うことを可能と
した固体撮像装置を提供することを目的とする。
のであり、複数ラインの各画像信号を垂直方向に読み出
し、かつ同時刻の画像サンプリングを行うことを可能と
した固体撮像装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による固体撮像装
置は、水平方向に１次元に配列された所定数の画素から
なり、垂直方向にｎライン分並べられた複数のセンサ列
と、これらセンサ列に対応して設けられて信号電荷を水
平方向に転送する複数の水平転送レジスタと、複数のセ
ンサ列の各画素に蓄積された信号電荷を前記複数の水平
転送レジスタに各々転送する複数のシフトゲートと、複
数の水平転送レジスタの各々の出力側に設けられた複数
の電荷／電圧変換部と、これら電荷／電圧変換部の各出
力電圧を順次切り替えて１系統の出力として導出する切
り替え回路と、水平転送レジスタの転送クロック周期の
ｎ分の１以下のパルス幅を持つクロックで前記切り替え
回路を切り替え駆動する駆動回路とを具備した構成とな
っている。本発明による固体撮像装置はさらに、電荷／
電圧変換部としてフローティング・ディフュージョン・
アンプ構成のものを用い、水平転送レジスタにおける出
力ゲート段の前段の最終転送ゲート段の転送クロック及
びフローティング・ディフュージョン・アンプのリセッ
トパルスの位相を各ライン間で変える構成を採ってい
る。
置は、水平方向に１次元に配列された所定数の画素から
なり、垂直方向にｎライン分並べられた複数のセンサ列
と、これらセンサ列に対応して設けられて信号電荷を水
平方向に転送する複数の水平転送レジスタと、複数のセ
ンサ列の各画素に蓄積された信号電荷を前記複数の水平
転送レジスタに各々転送する複数のシフトゲートと、複
数の水平転送レジスタの各々の出力側に設けられた複数
の電荷／電圧変換部と、これら電荷／電圧変換部の各出
力電圧を順次切り替えて１系統の出力として導出する切
り替え回路と、水平転送レジスタの転送クロック周期の
ｎ分の１以下のパルス幅を持つクロックで前記切り替え
回路を切り替え駆動する駆動回路とを具備した構成とな
っている。本発明による固体撮像装置はさらに、電荷／
電圧変換部としてフローティング・ディフュージョン・
アンプ構成のものを用い、水平転送レジスタにおける出
力ゲート段の前段の最終転送ゲート段の転送クロック及
びフローティング・ディフュージョン・アンプのリセッ
トパルスの位相を各ライン間で変える構成を採ってい
る。
【０００７】
【作用】複数のセンサ列からなるセンサ構造を有し、各
センサ列の出力信号を１箇所から導出するようにした固
体撮像装置において、ｎライン分の電荷／電圧変換部の
各出力電圧を順次切り替える切り替え回路を、水平転送
レジスタの転送クロック周期のｎ分の１以下のパルス幅
を持つクロックで切り替え駆動することにより、各ライ
ンの画像信号を垂直方向に読み出すことができるととも
に、同時刻で画像サンプリングを行うことが可能とな
る。また、水平転送レジスタにおける出力ゲート段の前
段の最終転送ゲート段の転送クロック及びフローティン
グ・ディフュージョン・アンプのリセットパルスの位相
を各ライン間で変えることにより、各画素単位で信号レ
ベルとともにリセットレベルをも導出できる。
センサ列の出力信号を１箇所から導出するようにした固
体撮像装置において、ｎライン分の電荷／電圧変換部の
各出力電圧を順次切り替える切り替え回路を、水平転送
レジスタの転送クロック周期のｎ分の１以下のパルス幅
を持つクロックで切り替え駆動することにより、各ライ
ンの画像信号を垂直方向に読み出すことができるととも
に、同時刻で画像サンプリングを行うことが可能とな
る。また、水平転送レジスタにおける出力ゲート段の前
段の最終転送ゲート段の転送クロック及びフローティン
グ・ディフュージョン・アンプのリセットパルスの位相
を各ライン間で変えることにより、各画素単位で信号レ
ベルとともにリセットレベルをも導出できる。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示す構成図で
あり、ある基本となる大きさの正方形領域で見るとき、
水平方向画素数が垂直方向画素数よりも、例えば２倍以
上になるように画素単位で２次元配列されたセンサ構造
を有する固体撮像装置、例えば３ラインのリニアセンサ
に適用した場合を示す。
に説明する。図１は、本発明の一実施例を示す構成図で
あり、ある基本となる大きさの正方形領域で見るとき、
水平方向画素数が垂直方向画素数よりも、例えば２倍以
上になるように画素単位で２次元配列されたセンサ構造
を有する固体撮像装置、例えば３ラインのリニアセンサ
に適用した場合を示す。
【０００９】図１において、水平方向（Ｈ方向）に１次
元に配列された所定数の画素からなり、垂直方向（Ｖ方
向）に３ライン分だけ並べられたセンサ列１1 〜１
3 と、信号電荷をＨ方向に転送するＣＣＤ(Charge Coup
led Device) からなるアナログシフトレジスタ（以下、
ＨＣＣＤと称する）２1 〜２3 と、センサ列１1 〜１3
に画素単位で蓄積された信号電荷をＨＣＣＤ２1 〜２3
に各々転送するシフトゲート３1 〜３3 と、ＨＣＣＤ２
1 〜２3 の各出力側に設けられた電荷／電圧変換部４1
〜４3 とにより、３ラインのリニアセンサの基本構造が
構成されている。
元に配列された所定数の画素からなり、垂直方向（Ｖ方
向）に３ライン分だけ並べられたセンサ列１1 〜１
3 と、信号電荷をＨ方向に転送するＣＣＤ(Charge Coup
led Device) からなるアナログシフトレジスタ（以下、
ＨＣＣＤと称する）２1 〜２3 と、センサ列１1 〜１3
に画素単位で蓄積された信号電荷をＨＣＣＤ２1 〜２3
に各々転送するシフトゲート３1 〜３3 と、ＨＣＣＤ２
1 〜２3 の各出力側に設けられた電荷／電圧変換部４1
〜４3 とにより、３ラインのリニアセンサの基本構造が
構成されている。
【００１０】この３ラインのリニアセンサにおいて、３
ライン分の電荷／電圧変換部４1 〜４3 で検出された各
信号電圧は、切り替え回路６で順次切り替えられ、バッ
ファ５を介して１系統の出力信号Ｖout として導出され
る。この切り替え回路６を切り替え駆動するとともに、
ＨＣＣＤ２1 〜２3 、シフトゲート３1 〜３3 及びＶＣ
ＣＤ４を駆動するために、タイミングジェネレータ（図
示せず）を含む駆動回路７が設けられている。
ライン分の電荷／電圧変換部４1 〜４3 で検出された各
信号電圧は、切り替え回路６で順次切り替えられ、バッ
ファ５を介して１系統の出力信号Ｖout として導出され
る。この切り替え回路６を切り替え駆動するとともに、
ＨＣＣＤ２1 〜２3 、シフトゲート３1 〜３3 及びＶＣ
ＣＤ４を駆動するために、タイミングジェネレータ（図
示せず）を含む駆動回路７が設けられている。
【００１１】駆動回路７は、３列のＨＣＣＤ２1 〜２3
に対して全列とも共通に複数相（本例では、２相）の水
平転送クロックφＨ１，φＨ２を、３列のシフトゲート
３1〜３3 に対して共通の読出しゲートパルスφＲＯＧ
を、切り替え回路６に対して３ライン分の切り替えクロ
ックφSW１〜φSW３をそれぞれ供給する。ここで、切り
替えクロックφSW１〜φSW３は、繰返し周波数が水平転
送クロックφＨ１，φＨ２と同じでかつパルス幅が水平
転送クロックφＨ１，φＨ２の周期のライン数ｎ（本例
では、３ライン）分の１以下でお互いにオーバーラップ
しないように設定される。
に対して全列とも共通に複数相（本例では、２相）の水
平転送クロックφＨ１，φＨ２を、３列のシフトゲート
３1〜３3 に対して共通の読出しゲートパルスφＲＯＧ
を、切り替え回路６に対して３ライン分の切り替えクロ
ックφSW１〜φSW３をそれぞれ供給する。ここで、切り
替えクロックφSW１〜φSW３は、繰返し周波数が水平転
送クロックφＨ１，φＨ２と同じでかつパルス幅が水平
転送クロックφＨ１，φＨ２の周期のライン数ｎ（本例
では、３ライン）分の１以下でお互いにオーバーラップ
しないように設定される。
【００１２】図２に、電荷／電圧変換部４1 〜４3 及び
切り替え回路６を含む出力部の具体的な構成を示す。同
図において、電荷／電圧変換部４1 〜４3 としては、例
えばフローティングディフュージョン・アンプ構成のも
のが用いられている。この電荷／電圧変換部４1 〜４3
は、ＨＣＣＤ２1 〜２3 によって転送されてきた信号電
荷を検出して電圧に変換（あるいは、リセット）する。
電荷／電圧変換部４1 〜４3 で検出された各信号電圧Ｖ
ＦＤ１〜ＶＦＤ３は、バッファ８1 〜８3 を介して切り
替え回路６に供給される。切り替え回路６は、例えばＭ
ＯＳトランジスタ等の３個のスイッチ素子ＳＷ１〜ＳＷ
３によって構成されており、各スイッチ素子ＳＷ１〜Ｓ
Ｗ３が切り替えクロックφSW１〜φSW３に応答して順に
スイッチング動作をすることにより、信号電圧ＶＦＤ１
〜ＶＦＤ３を順次出力する。
切り替え回路６を含む出力部の具体的な構成を示す。同
図において、電荷／電圧変換部４1 〜４3 としては、例
えばフローティングディフュージョン・アンプ構成のも
のが用いられている。この電荷／電圧変換部４1 〜４3
は、ＨＣＣＤ２1 〜２3 によって転送されてきた信号電
荷を検出して電圧に変換（あるいは、リセット）する。
電荷／電圧変換部４1 〜４3 で検出された各信号電圧Ｖ
ＦＤ１〜ＶＦＤ３は、バッファ８1 〜８3 を介して切り
替え回路６に供給される。切り替え回路６は、例えばＭ
ＯＳトランジスタ等の３個のスイッチ素子ＳＷ１〜ＳＷ
３によって構成されており、各スイッチ素子ＳＷ１〜Ｓ
Ｗ３が切り替えクロックφSW１〜φSW３に応答して順に
スイッチング動作をすることにより、信号電圧ＶＦＤ１
〜ＶＦＤ３を順次出力する。
【００１３】次に、上記構成の３ラインのリニアセンサ
の動作につき、図３のタイミングチャートを参照しつつ
説明する。先ず、３列のセンサ列１1 〜１3 の各画素に
蓄積された信号電荷は、読出しパルスφＲＯＧの発生に
より、その立下がりタイミングでシフトゲート３1 〜３
3によってＨＣＣＤ２1 〜２3 に一斉に転送される。Ｈ
ＣＣＤ２1 〜２3 への信号電荷の一斉転送が終了する
と、その信号電荷は２相の水平転送クロックφＨ１，φ
Ｈ２によるＨＣＣＤ２1 〜２3 の転送駆動によって水平
転送されて電荷／電圧変換部４1 〜４3 へ順に供給され
る。
の動作につき、図３のタイミングチャートを参照しつつ
説明する。先ず、３列のセンサ列１1 〜１3 の各画素に
蓄積された信号電荷は、読出しパルスφＲＯＧの発生に
より、その立下がりタイミングでシフトゲート３1 〜３
3によってＨＣＣＤ２1 〜２3 に一斉に転送される。Ｈ
ＣＣＤ２1 〜２3 への信号電荷の一斉転送が終了する
と、その信号電荷は２相の水平転送クロックφＨ１，φ
Ｈ２によるＨＣＣＤ２1 〜２3 の転送駆動によって水平
転送されて電荷／電圧変換部４1 〜４3 へ順に供給され
る。
【００１４】図３のタイミングチャートにおいて、時刻
ｔ1 には、各ラインの例えば左端の画素の信号が、各電
荷／電圧変換部４1 〜４3 に保持されている。その期間
にスイッチ素子ＳＷ１〜ＳＷ３を切り替えクロックφSW
１〜φSW３によって順に切り替える。これにより、各信
号電圧ＶＦＤ１〜ＶＦＤ３を１系統の出力信号Ｖoutと
して導出できる。この出力信号Ｖout は、図３の波形か
ら明かなように、サンプル／ホールドされたかたちの信
号波形となる。
ｔ1 には、各ラインの例えば左端の画素の信号が、各電
荷／電圧変換部４1 〜４3 に保持されている。その期間
にスイッチ素子ＳＷ１〜ＳＷ３を切り替えクロックφSW
１〜φSW３によって順に切り替える。これにより、各信
号電圧ＶＦＤ１〜ＶＦＤ３を１系統の出力信号Ｖoutと
して導出できる。この出力信号Ｖout は、図３の波形か
ら明かなように、サンプル／ホールドされたかたちの信
号波形となる。
【００１５】上述した構成及び駆動方法によれば、読出
しパルスφＲＯＧの立下がりで全画素の情報をＨＣＣＤ
２1 〜２3 へ一斉に転送することになるため、同時刻の
画像サンプリングができる。また、図３の出力信号Ｖ
out のタイミング波形からも明らかなように、信号は垂
直方向に読み出される。すなわち、先ず１ライン目のセ
ンサ列１1 の左端の画素（Ｄ1-1)の信号が、次に２ライ
ン目のセンサ列１2 の左端の画素（Ｄ2-1)の信号が、次
に３ライン目のセンサ列１3 の左端の画素（Ｄ3-1)の信
号がそれぞれ出力され、また１ライン目のセンサ列１1
に戻り、左から２番目の画素（Ｄ1-2)，……の順に各画
素の信号が出力され、以下、同様にして、各ラインの垂
直方向に並ぶ画素の信号が順に繰り返して出力されるこ
とになる。
しパルスφＲＯＧの立下がりで全画素の情報をＨＣＣＤ
２1 〜２3 へ一斉に転送することになるため、同時刻の
画像サンプリングができる。また、図３の出力信号Ｖ
out のタイミング波形からも明らかなように、信号は垂
直方向に読み出される。すなわち、先ず１ライン目のセ
ンサ列１1 の左端の画素（Ｄ1-1)の信号が、次に２ライ
ン目のセンサ列１2 の左端の画素（Ｄ2-1)の信号が、次
に３ライン目のセンサ列１3 の左端の画素（Ｄ3-1)の信
号がそれぞれ出力され、また１ライン目のセンサ列１1
に戻り、左から２番目の画素（Ｄ1-2)，……の順に各画
素の信号が出力され、以下、同様にして、各ラインの垂
直方向に並ぶ画素の信号が順に繰り返して出力されるこ
とになる。
【００１６】図４は、本発明の変形例を示す出力部の構
成図である。本変形例では、ＨＣＣＤ２1 〜２3 におけ
る出力ゲート９1 〜９3 の前段の最終転送ゲート１０1
〜１０3 の各々に個別に転送クロックφLH１〜φLH３を
印加するとともに、フローティング・ディフュージョン
・アンプ構成の電荷／電圧変換部４1 〜４3 の各々に個
別にリセットパルスφrs１〜φrs３を印加するように
し、これら転送クロックφLH１〜φLH３及びリセットパ
ルスφrs１〜φrs３の位相を各ライン間で変えた構成を
採っている。
成図である。本変形例では、ＨＣＣＤ２1 〜２3 におけ
る出力ゲート９1 〜９3 の前段の最終転送ゲート１０1
〜１０3 の各々に個別に転送クロックφLH１〜φLH３を
印加するとともに、フローティング・ディフュージョン
・アンプ構成の電荷／電圧変換部４1 〜４3 の各々に個
別にリセットパルスφrs１〜φrs３を印加するように
し、これら転送クロックφLH１〜φLH３及びリセットパ
ルスφrs１〜φrs３の位相を各ライン間で変えた構成を
採っている。
【００１７】例えば、１ライン目の最終転送ゲート１０
1 の転送クロックφLH１を水平転送クロックφＨ１（図
３参照）と同相とした場合、転送クロックφLH１に対し
て２ライン目，３ライン目の転送クロックφLH２，φLH
３は３分の１の周期ずつ位相がずれ、これに対応してリ
セットパルスφrs１〜φrs３の位相も各ライン間におい
てずれている。図５に、本変形例の場合のタイミングチ
ャートを示す。
1 の転送クロックφLH１を水平転送クロックφＨ１（図
３参照）と同相とした場合、転送クロックφLH１に対し
て２ライン目，３ライン目の転送クロックφLH２，φLH
３は３分の１の周期ずつ位相がずれ、これに対応してリ
セットパルスφrs１〜φrs３の位相も各ライン間におい
てずれている。図５に、本変形例の場合のタイミングチ
ャートを示す。
【００１８】この変形例の構成によれば、図５の出力信
号Ｖout のタイミング波形から明らかなように、各画素
単位で信号レベルとともにリセットレベルをも導出でき
ることになる。このように、各画素毎にリセット相をも
有する出力信号Ｖout を導出できることにより、後段の
信号処理系においてＣＤＳ（相関二重サンプリング）処
理等を行う場合に特に有用となる。
号Ｖout のタイミング波形から明らかなように、各画素
単位で信号レベルとともにリセットレベルをも導出でき
ることになる。このように、各画素毎にリセット相をも
有する出力信号Ｖout を導出できることにより、後段の
信号処理系においてＣＤＳ（相関二重サンプリング）処
理等を行う場合に特に有用となる。
【００１９】なお、上記実施例では、３ラインのリニア
センサに適用した場合について説明したが、これに限定
されるものではなく、カラーイメージスキャナやデジタ
ルカラー複写機の画像情報入力部など、水平方向画素数
が垂直方向画素数よりも多くなるように画素単位で２次
元配列されたセンサ構造を有する固体撮像装置全般に適
用し得るものである。
センサに適用した場合について説明したが、これに限定
されるものではなく、カラーイメージスキャナやデジタ
ルカラー複写機の画像情報入力部など、水平方向画素数
が垂直方向画素数よりも多くなるように画素単位で２次
元配列されたセンサ構造を有する固体撮像装置全般に適
用し得るものである。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
複数ライン分のセンサ列からなるセンサ構造を有し、各
センサ列の出力信号を１箇所から導出するようにした構
成の固体撮像装置において、ｎライン分の電荷／電圧変
換部の各出力電圧を順次切り替えて１系統の出力信号と
して導出する切り替え回路を設け、この切り替え回路を
水平転送レジスタの転送クロック周期のｎ分の１以下の
パルス幅を持つクロックで切り替え駆動するように構成
したので、各ラインの画像信号を垂直方向に読み出すこ
とができるとともに、同時刻での画像サンプリングを行
うことが可能となる効果がある。
複数ライン分のセンサ列からなるセンサ構造を有し、各
センサ列の出力信号を１箇所から導出するようにした構
成の固体撮像装置において、ｎライン分の電荷／電圧変
換部の各出力電圧を順次切り替えて１系統の出力信号と
して導出する切り替え回路を設け、この切り替え回路を
水平転送レジスタの転送クロック周期のｎ分の１以下の
パルス幅を持つクロックで切り替え駆動するように構成
したので、各ラインの画像信号を垂直方向に読み出すこ
とができるとともに、同時刻での画像サンプリングを行
うことが可能となる効果がある。
【００２１】また、水平転送レジスタにおける出力ゲー
ト段の前段の最終転送ゲート段の転送クロック及びフロ
ーティング・ディフュージョン・アンプのリセットパル
スの位相を各ライン間で変えるようにしたことにより、
各画素単位で信号レベルとともにリセットレベルをも導
出できるので、後段の信号処理系においてＣＤＳ処理等
を行う場合に特に有用となる効果もある。
ト段の前段の最終転送ゲート段の転送クロック及びフロ
ーティング・ディフュージョン・アンプのリセットパル
スの位相を各ライン間で変えるようにしたことにより、
各画素単位で信号レベルとともにリセットレベルをも導
出できるので、後段の信号処理系においてＣＤＳ処理等
を行う場合に特に有用となる効果もある。
【図１】本発明の一実施例を示す構成図であり、例えば
３ラインのリニアセンサに適用した場合を示す。
３ラインのリニアセンサに適用した場合を示す。
【図２】本発明の一実施例における出力部の構成図であ
る。
る。
【図３】本発明の一実施例の動作説明のためのタイミン
グチャートである。
グチャートである。
【図４】本発明の変形例を示す出力部の構成図である。
【図５】本発明の変形例の動作説明のためのタイミング
チャートである。
チャートである。
【図６】３系統出力の従来例を示す構成図である。
【図７】３系統出力の従来例の動作説明のためのタイミ
ングチャートである。
ングチャートである。
【図８】１系統出力の従来例を示す構成図である。
【図９】１系統出力の従来例の動作説明のためのタイミ
ングチャートである。
ングチャートである。
１1 〜１3 センサ列 ２1 〜２3 ＣＣＤアナログシフトレジスタ ３1 〜３3 シフトゲート ４1 〜４3 電荷／電圧変換部 ６ 切り替え回路 ７ 駆動回路 ９1 〜９3 出力ゲート １０1 〜１０3 最終転送ゲート
Claims (2)
- 【請求項１】 水平方向に１次元に配列された所定数の
画素からなり、垂直方向にｎライン分並べられた複数の
センサ列と、 前記複数のセンサ列に対応して設けられて信号電荷を水
平方向に転送する複数の水平転送レジスタと、 前記複数のセンサ列の各画素に蓄積された信号電荷を前
記複数の水平転送レジスタに各々転送する複数のシフト
ゲートと、 前記複数の水平転送レジスタの各々の出力側に設けられ
た複数の電荷／電圧変換部と、 前記複数の電荷／電圧変換部の各出力電圧を順次切り替
えて１系統の出力として導出する切り替え回路と、 前記水平転送レジスタの転送クロック周期のｎ分の１以
下のパルス幅を持つクロックで前記切り替え回路を切り
替え駆動する駆動回路とを具備したことを特徴とする固
体撮像装置。 - 【請求項２】 前記電荷／電圧変換部はフローティング
・ディフュージョン・アンプ構成のものであり、 前記水平転送レジスタにおける出力ゲート段の前段の最
終転送ゲート段の転送クロック及び前記フローティング
・ディフュージョン・アンプのリセットパルスの位相を
各ライン間で変えたことを特徴とする請求項１記載の固
体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118056A JP3057898B2 (ja) | 1992-04-10 | 1992-04-10 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118056A JP3057898B2 (ja) | 1992-04-10 | 1992-04-10 | 固体撮像装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05292244A true JPH05292244A (ja) | 1993-11-05 |
| JP3057898B2 JP3057898B2 (ja) | 2000-07-04 |
Family
ID=14726928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4118056A Expired - Fee Related JP3057898B2 (ja) | 1992-04-10 | 1992-04-10 | 固体撮像装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057898B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008067064A (ja) * | 2006-09-07 | 2008-03-21 | Canon Inc | 固体撮像装置および撮像システム |
-
1992
- 1992-04-10 JP JP4118056A patent/JP3057898B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008067064A (ja) * | 2006-09-07 | 2008-03-21 | Canon Inc | 固体撮像装置および撮像システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3057898B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539536A (en) | Linear imaging sensor having improved charged transfer circuitry | |
| JP2001045378A (ja) | 固体撮像装置 | |
| JPH0522668A (ja) | 固体撮像装置 | |
| JP3392897B2 (ja) | 固体撮像装置 | |
| JP4665276B2 (ja) | 固体撮像装置及びその駆動方法 | |
| EP0848546B1 (en) | Solid-state imaging device and method for driving the same | |
| JP3057898B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP3581554B2 (ja) | イメージセンサ及び画像読取装置 | |
| JP3057534B2 (ja) | リニアセンサ及びその駆動方法 | |
| JP2850902B2 (ja) | 画像入力装置 | |
| JPH05137071A (ja) | 固体撮像装置 | |
| JPH05308575A (ja) | 固体撮像素子 | |
| JPH05268524A (ja) | 固体撮像装置 | |
| JPH09233394A (ja) | 撮像装置 | |
| JP3049917B2 (ja) | リニアセンサ駆動回路 | |
| JPS6397078A (ja) | 固体撮像素子の読出し方法 | |
| JP3172359B2 (ja) | 撮像装置 | |
| JP3432002B2 (ja) | 撮像装置 | |
| JP3000958B2 (ja) | 固体撮像装置の駆動方法 | |
| JP4499387B2 (ja) | 固体撮像装置 | |
| JP3396041B2 (ja) | 固体撮像素子 | |
| JPH01114286A (ja) | 映像信号のディジタル記憶装置 | |
| JP2001094740A (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| JPH0715673A (ja) | 固体撮像装置 | |
| JP3377558B2 (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |