JP2006131925A - Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ - Google Patents

Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ Download PDF

Info

Publication number
JP2006131925A
JP2006131925A JP2004319644A JP2004319644A JP2006131925A JP 2006131925 A JP2006131925 A JP 2006131925A JP 2004319644 A JP2004319644 A JP 2004319644A JP 2004319644 A JP2004319644 A JP 2004319644A JP 2006131925 A JP2006131925 A JP 2006131925A
Authority
JP
Japan
Prior art keywords
thin film
alloy thin
content
alloy
electrical resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004319644A
Other languages
English (en)
Other versions
JP4330517B2 (ja
Inventor
Toshihiro Kugimiya
敏洋 釘宮
Katsufumi Fuku
勝文 富久
Katsuhisa Takagi
勝寿 高木
Junichi Nakai
淳一 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2004319644A priority Critical patent/JP4330517B2/ja
Priority to TW94132886A priority patent/TWI297042B/zh
Priority to US11/235,196 priority patent/US20060091792A1/en
Priority to CNB2005101187317A priority patent/CN100392505C/zh
Priority to KR1020050103848A priority patent/KR100716322B1/ko
Publication of JP2006131925A publication Critical patent/JP2006131925A/ja
Priority to US12/355,274 priority patent/US20090133784A1/en
Application granted granted Critical
Publication of JP4330517B2 publication Critical patent/JP4330517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/225—Material of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 熱処理が施された場合でも、従来技術では発生しやすかったボイドが抑制され、低電気抵抗率が維持されるＣｕ合金薄膜を提供する。
【解決手段】 ＦｅおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜であって、該ＦｅとＰの含有量が下記式（１）〜（３）を全て満たすことを特徴とするＣｕ合金薄膜であり、２００〜５００℃で１〜１２０分間の熱処理が施された場合に、Ｆｅ2ＰがＣｕの結晶粒界に析出するＣｕ合金薄膜。 1.4 ＮFe＋ 8 ＮP ＜ 1.3 …（１） ＮFe＋ 48 ＮP ＞ 1.0 …（２） 12 ＮFe＋ ＮP ＞ 0.5 …（３）［式中、ＮFeはＦｅの含有量（at％）、ＮPはＰの含有量（at％）である］
【選択図】 図８

Description

本発明は、Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイに関するものであり、特に、熱処理が施された後でも、低い電気抵抗率を維持しつつボイドの抑制されたＣｕ合金薄膜と、該Ｃｕ合金薄膜の形成に用いるスパッタリングターゲット、および該Ｃｕ合金薄膜を配線膜または電極膜に用いたフラットパネルディスプレイに関するものである。
液晶ディスプレイ、プラズマディスプレイパネル、フィールドエミッションディスプレイ、エレクトロルミネッセンスディスプレイをはじめとするフラットパネルディスプレイの製造では、画面の大型化に伴う信号線の信号遅延を解消すべく、配線に電気抵抗のより小さな材料を用いることが求められている。特に液晶ディスプレイでは、画素を駆動するための薄膜トランジスタ(ＴＦＴ)のゲート線および信号線（ソース・ドレイン線）といった配線の更なる低電気抵抗化が要求されており、現在では、該配線の材料として、Ａｌ−Ｎｄなどの耐熱性を有するＡｌ合金が用いられている。
しかし液晶ディスプレイ、特に液晶ＴＶのディスプレイは４０型を越える大型化が進んでおり、これに伴う上記信号遅延の問題を解決すべく、純Ａｌ（抵抗率＜３．３μΩ・ｃｍ：薄膜実験値）よりも更に低い電気抵抗率を示すＡｇやＣｕが素材として注目されている。ところがＡｇには、液晶ディスプレイに適用するにあたり、ガラス基板やＳｉＮ絶縁膜との密着性に劣るといった問題や、ウェットエッチによる配線の加工性が十分とはいえないといった問題がある。また、Ａｇ元素の凝集性により絶縁不良が生じるといった問題もある。従って実用化の観点からは、ＬＳＩで既に使用されているＣｕの方がＡｇよりも液晶ディスプレイに適用しやすく、Ｃｕを配線材料としたディスプレイパネルや液晶表示素子が、既に提案されている（例えば特許文献１、特許文献２等）。
特開２００２−２０２５１９号公報 特開平１０−２５３９７６号公報
しかしながら、Ｃｕを配線材料に適用する場合にも解決すべき改善点がいくつかある。一つはボイドと呼ばれる粒界割れ目を抑制することである。液晶ディスプレイにおけるＴＦＴ（以下「液晶ＴＦＴ」ということがある）の配線形成工程には、スパッタリングにより薄膜形成後に、ゲート酸化膜形成や層間絶縁膜形成などの工程で約３００℃程度まで加熱する熱処理工程が含まれるが、この熱処理工程における降温時に、ガラス基板と金属配線（Ｃｕ配線）との熱膨張率の差に起因して金属配線が引張応力を受ける。そしてこの引張応力により、金属配線の粒界間にボイドと呼ばれる微細な割れ目が発生し、これが配線信頼性（ストレスマイグレーションによる断線に対する耐性［ＳＭ耐性］やエレクトロマイグレーションによる断線に対する耐性［ＥＭ耐性］等）の低下を引き起こす。
またＣｕは、Ａｌと異なり、ヤング率や剛性率が結晶方位によって大きく相違するため、多結晶配線の場合には、熱処理後の降温時に、異なる結晶方位間にある粒界に非常に大きな歪みが負荷され、粒界はがれ（ボイドまたはクラック）が生じやすくなる。
Ｃｕを配線材料に適用するにあたり解決すべき別の改善点として、Ｃｕが酸化され易いことによる粒界酸化と、それにともなう粒界はがれ（ボイドあるいはクラック）を抑制することが挙げられる。粒界にはベーカンシーと呼ばれる原子空孔の結晶欠陥が多く存在し、これが酸化を促進させる原因となる。粒界が酸化されてＣｕＯXが形成されると、製造時の洗浄工程で該ＣｕＯXが腐食され、結晶粒界にそってボイドまたはクラックが生じ、Ｃｕ配線の電気抵抗が増加する。またこうした問題は、電気抵抗を高めるだけでなく、配線が断線するなど信頼性にも大きな悪影響を及ぼす。
本発明はこの様な事情に鑑みてなされたものであって、その目的は、例えばフラットパネルディスプレイの製造工程において高温に曝された場合であっても、純Ａｌよりも低い電気抵抗率を維持すると共に、ボイド発生を抑制することのできるＣｕ合金薄膜と、該Ｃｕ合金薄膜を成膜するためのスパッタリングターゲット、更には該Ｃｕ合金薄膜を配線膜または電極膜に用いたフラットパネルディスプレイを提供することにある。
本発明に係るＣｕ合金薄膜とは、
（ａ）ＦｅおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜であって、該ＦｅとＰの含有量が下記式（１）〜（３）を全て満たすところに特徴を有するもの、
1.4 ＮFe＋ 8 ＮP ＜ 1.3 …（１）
ＮFe＋ 48 ＮP ＞ 1.0 …（２）
12 ＮFe＋ ＮP ＞ 0.5 …（３）
［式中、ＮFeはＦｅの含有量（at％）、ＮPはＰの含有量（at％）である］
（ｂ）ＣｏおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜であって、
該ＣｏとＰの含有量が下記式（４）〜（６）を全て満たすところに特徴を有するもの、
1.3 ＮCo ＋ 8 ＮP ＜ 1.3 …（４）
ＮCo ＋ 73 ＮP ＞ 1.5 …（５）
12 ＮCo ＋ ＮP ＞ 0.5 …（６）
［式中、ＮCoはＣｏの含有量（at％）、ＮPはＰの含有量（at％）である］
または
（ｃ）ＭｇおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜であって、
該ＭｇとＰの含有量が下記式（７）〜（９）を全て満たすところに特徴を有するものである。
0.67 ＮMg ＋ 8 ＮP ＜ 1.3 …（７）
2 ＮMg+ 197 ＮP ＞ 4 …（８）
16 ＮMg ＋ ＮP ＞ 0.5 …（９）
［式中、ＮMgはＭｇの含有量（at％）、ＮPはＰの含有量（at％）である］
上記Ｃｕ合金薄膜は、フラットパネルディスプレイの配線膜または電極膜として最適であり、２００〜５００℃で１〜１２０分間の熱処理を施した場合であっても、上記（ａ）のＣｕ合金薄膜の場合にはＦｅ2Ｐ、上記（ｂ）のＣｕ合金薄膜の場合にはＣｏ2Ｐ、また上記（ｃ）のＣｕ合金薄膜の場合にはＭｇ3Ｐ2が粒界に析出して、低電気抵抗率を維持すると共にボイドの発生が抑制される。
本発明はこの様なＣｕ合金薄膜の形成に用いるスパッタリングターゲットも含むものであって、前記（ａ）のＣｕ合金薄膜の形成には、ＦｅおよびＰを含み残部が実質的にＣｕであり、該ＦｅとＰの含有量が下記式（１０）〜（１２）を全て満たすスパッタリングターゲットを用いる。
1.4 ＮFe＋ 1.6 ＮP´＜ 1.3 …（１０）
ＮFe＋ 9.6 ＮP´＞ 1.0 …（１１）
12 ＮFe＋ 0.2 ＮP´＞ 0.5 …（１２）
［式中、ＮFeはＦｅの含有量（at％）、ＮP´はＰの含有量（at％）である］
前記（ｂ）のＣｕ合金薄膜の形成には、ＣｏおよびＰを含み残部が実質的にＣｕであり、該ＣｏとＰの含有量が下記式（１３）〜（１５）を全て満たすスパッタリングターゲットを用いる。
1.3 ＮCo ＋ 1.6 ＮP´ ＜ 1.3 …（１３）
ＮCo ＋ 14.6 ＮP´ ＞ 1.5 …（１４）
12 ＮCo ＋ 0.2 ＮP´ ＞ 0.5 …（１５）
［式中、ＮCoはＣｏの含有量（at％）、ＮP´はＰの含有量（at％）である］
また前記（ｃ）のＣｕ合金薄膜の形成には、ＭｇおよびＰを含み残部が実質的にＣｕであり、該ＭｇとＰの含有量が下記式（１６）〜（１８）を全て満たすスパッタリングターゲットを用いるのがよい。
0.67 ＮMg ＋ 1.6 ＮP´ ＜ 1.3 …（１６）
2 ＮMg+ 39.4 ＮP´ ＞ 4 …（１７）
16 ＮMg ＋ 0.2 ＮP´ ＞ 0.5 …（１８）
［式中、ＮMgはＭｇの含有量（at％）、ＮP´はＰの含有量（at％）である］
また本発明は、フラットパネルディスプレイの配線膜または電極膜が、上記Ｃｕ合金薄膜であるところに特徴を有するフラットパネルディスプレイも含むものである。
本発明によれば、大型のフラットパネルディスプレイ（液晶ディスプレイ、プラズマディスプレイパネル、フィールドエミッションディスプレイ、エレクトロルミネッセンスディスプレイ等）の配線膜または電極膜を形成すべく、本発明のＣｕ合金薄膜を形成した後に２００℃以上の熱処理を施した場合であっても、純Ａｌ薄膜より低い電気抵抗率を維持したまま、多数のボイドを生じさせることなく信頼性に優れたＣｕ合金配線膜を形成することができる。
本発明者らは、液晶ＴＦＴの製造工程の様に、薄膜が２００℃以上の高温に曝される場合であっても、純Ａｌ薄膜より低い電気抵抗率を維持すると共に、純Ｃｕ薄膜で配線膜を形成する場合に生じていた「ボイド」を著しく抑制することのできるＣｕ合金薄膜と、該Ｃｕ合金薄膜の形成に用いるスパッタリングターゲットの成分組成について鋭意研究を行った。
その結果、Ｃｕをベースに、Ｐと、Ｆｅ、ＣｏまたはＭｇとを同時に含有させれば、低電気抵抗率を維持しつつ、純Ｃｕ薄膜の場合よりもボイドを著しく抑制できることを見出し、更に検討を進めたところ、この様な作用効果を確実に発現させるには、Ｃｕ合金中のＰと、Ｆｅ、ＣｏまたはＭｇとの比率を所定の範囲内に制御するのがよいことを見出し、本発明を完成するに至った。以下、本発明を完成するに至った経緯について詳述する。
まず本発明者らは、Ｃｕをベースに、Ｃｕ薄膜中の不純物酸素を捕えて粒界酸化を抑制するのに有用であると思われるＰを含んだＣｕ−Ｐ合金薄膜を形成し、熱処理後のボイド発生量に及ぼすＰ量の影響について調べた。
詳細には、スパッタリング装置を用いて、０〜０．５ａｔ％のＰを含有する膜厚３００ｎｍのＣｕ−Ｐ合金薄膜または純Ｃｕ薄膜を、それぞれガラス基板（コーニング社製♯１７３７ガラス）上に成膜した後、フォトリソグラフィと混酸（硫酸、硝酸、酢酸の混酸）系エッチングにより線幅１０μｍの配線パターンを形成し、その後に３００℃で３０分間の真空熱処理を行った。そして配線パターン表面に観察されるボイドをカウントしてボイド密度を求めた。尚、上記熱処理は、液晶ＴＦＴの製造における熱処理温度履歴が、通常、ゲート配線膜の形成工程で最高３５０℃であり、ソース・ドレイン配線膜の形成工程で最高３００℃であることを想定して行なったものである。
この実験結果を、Ｃｕ−Ｐ合金薄膜における熱処理後のボイド密度とＰ添加量との関係として図１に示す。図１から、Ｐを多く添加すればボイド密度が減少し、実用的に許容されるボイド密度：１．０×１０10ｍ-2以下にするには、Ｐを０．２ａｔ％以上添加すればよいことがわかる。
参考までに、図２にＣｕ−０．１ａｔ％Ｐ合金薄膜を３００℃で真空熱処理した後のＳＥＭ像を示す。該写真は、合金薄膜を成膜後にフォトリソグラフィと混酸系エッチングにより線幅１０μｍの配線パターンを形成した後、３００℃で３０分間の真空熱処理を行ったものである。図２の写真は、熱処理後の結晶粒界を識別し易いように配線パターン表面を混酸系エッチャントでエッチング処理を行ったものであり、図２中に矢印で示してある黒い部分がボイドである。
一方、Ｃｕ−Ｐ合金薄膜におけるＰ添加量が電気抵抗率に及ぼす影響についても調べた。詳細には、スパッタリング装置を用いて、Ｐ含有量が０．０３ａｔ％または０．０９ａｔ％である膜厚３００ｎｍのＣｕ−Ｐ合金薄膜を、それぞれガラス基板（コーニング社製♯１７３７ガラス）上に成膜した後、３００℃で３０分間保持する真空熱処理を施し、該熱処理後のＣｕ−Ｐ合金薄膜の電気抵抗率を測定した。尚、この熱処理も、液晶ＴＦＴの製造における熱処理温度履歴を想定したものである。また、Ｐを全く添加しない純Ｃｕ薄膜も成膜し、熱処理を施した後に電気抵抗率を測定した。
これらの実験結果を、Ｃｕ−Ｐ合金薄膜における電気抵抗率とＰ添加量との関係として図３に示す。この図３から明らかなように、Ｐを０．１ａｔ％添加した場合には、電気抵抗率が純Ｃｕ薄膜の場合と比べて０．８μΩ・ｃｍ高まることがわかる。
ところで、純Ａｌ薄膜について同様の実験を行ったところ、熱処理後の純Ａｌ薄膜の電気抵抗率は３．３μΩ・ｃｍであることから、純Ａｌ薄膜よりも電気抵抗率の低いＣｕ−Ｐ合金薄膜を得るには、上記図３の結果から、Ｐの添加量を０．１６ａｔ％以下（０ａｔ％含む）にする必要があることがわかる。
以上のＣｕ−Ｐ合金薄膜に関する実験結果より、熱処理により発生するボイドを抑制するには、Ｐを０．２ａｔ％以上添加する必要があるのに対し、純Ａｌ薄膜より低い電気抵抗率を達成するにはＰ添加量を０．１６ａｔ％以下（０ａｔ％含む）にする必要があることから、Ｃｕ−Ｐ合金薄膜のＰ添加量を制御したとしても、低電気抵抗率とボイドの抑制を同時に達成することができないことがわかる。
次に本発明者らは、Ｃｕをベースに、金属間化合物の粒界析出による粒界強化に有用であると思われるＦｅを添加したＣｕ−Ｆｅ合金薄膜を形成し、ボイド発生量に及ぼすＦｅ量の影響について調べた。
詳細には、スパッタリング装置を用いて、０〜１．０ａｔ％のＦｅを含有する膜厚３００ｎｍのＣｕ−Ｐ合金薄膜または純Ｃｕ薄膜を、それぞれガラス基板（コーニング社製♯１７３７ガラス）上に成膜した後、フォトリソグラフィと混酸系エッチングにより線幅１０μｍの配線パターンを形成し、その後に３００℃で３０分間の真空熱処理を行った。そして配線パターン表面に観察されるボイドをカウントしてボイド密度を求めた。尚、上記熱処理は、液晶ＴＦＴの製造における熱処理温度履歴が、通常、ゲート配線膜の形成工程で最高３５０℃、ソース・ドレイン配線膜の形成工程で最高３００℃であることを想定して行なったものである。
この実験結果を、Ｃｕ−Ｆｅ合金薄膜における熱処理後のボイド密度とＦｅ添加量との関係として図４に示す。図４から、Ｆｅを多く添加すればボイド密度が減少し、実用的に許容されるボイド密度：１．０×１０10ｍ-2以下とするには、Ｆｅを１．０ａｔ％以上添加すればよいことがわかる。
参考までに、図５にＣｕ−０．２８ａｔ％Ｆｅ合金薄膜を３００℃で真空熱処理した後のＳＥＭ像を示す。該写真は、前記図２と同様に、上記合金薄膜を成膜後にフォトリソグラフィと混酸系エッチングにより線幅１０μｍの配線パターンを形成し、その後３００℃で３０分間の真空熱処理を行ったものであり、前記図２と同様に、熱処理後の結晶粒界を識別し易いように配線パターン表面を混酸系エッチャントでエッチング処理を行っており、図５中に矢印で示してある黒い部分がボイドである。この図５から、Ｆｅが０．２８ａｔ％と少ない場合には、ボイドが多量に発生していることがわかる。
一方、Ｃｕ−Ｆｅ合金薄膜におけるＦｅ添加量が電気抵抗率に及ぼす影響についても調べた。詳細には、上記Ｃｕ−Ｐ合金薄膜の場合と同様に、スパッタリング装置を用いて、Ｆｅ量が０．３ａｔ％または０．９ａｔ％の膜厚３００ｎｍのＣｕ−Ｆｅ合金薄膜を、それぞれガラス基板（コーニング社製♯１７３７ガラス）上に成膜した後、３００℃で３０分間保持する真空熱処理を施し、該熱処理後のＣｕ−Ｆｅ合金薄膜の電気抵抗率を測定した。尚、この熱処理も、液晶ＴＦＴの製造における熱処理温度履歴を想定したものである。また、Ｆｅを全く添加しない純Ｃｕ薄膜も成膜し、熱処理を施した後に電気抵抗率を測定した。
これらの実験結果を、Ｃｕ−Ｆｅ合金薄膜における電気抵抗率とＦｅ添加量との関係として図６に示す。この図６から明らかなように、Ｆｅを０．１ａｔ％添加した場合には、電気抵抗率が純Ｃｕ薄膜の場合と比べて０．１４μΩ・ｃｍ高まることがわかる。そしてこの図６の結果から、純Ａｌ薄膜よりも電気抵抗率の低いＣｕ−Ｆｅ合金薄膜を得るには、Ｆｅ添加量を０．９３ａｔ％以下（０ａｔ％含む）に抑える必要があることがわかる。
以上のＣｕ−Ｆｅ合金薄膜に関する実験結果より、熱処理により発生するボイドを抑制するには、Ｆｅを１．０ａｔ％以上添加する必要があるのに対し、純Ａｌ薄膜より低い電気抵抗率を達成するにはＦｅ添加量を０．９３ａｔ％以下（０ａｔ％含む）にする必要があることから、Ｃｕ−Ｆｅ合金薄膜の場合も、Ｆｅ添加量を制御したとしても、低電気抵抗率とボイドの抑制を同時に達成することができないことがわかる。
次に本発明者らは、ＦｅとＰを純Ｃｕ薄膜へ同時に添加した場合の効果について調べた。まず本発明者らは、一定量のＰを添加し、更にＦｅ添加量を変化させて添加したＣｕ−Ｐ−Ｆｅ合金薄膜に、様々な温度で真空熱処理を施し、熱処理温度とＦｅ添加量が熱処理後のＣｕ−Ｐ−Ｆｅ合金薄膜の電気抵抗率に及ぼす影響について調べた。
実験は、スパッタリング装置を用いて、Ｐ添加量を０．１ａｔ％で固定し、Ｆｅ添加量を０〜０．５ａｔ％の間で変化させた膜厚３００ｎｍのＣｕ−Ｆｅ−Ｐ合金薄膜を、それぞれガラス基板（コーニング社製♯１７３７ガラス）上に成膜した後、熱処理温度：２００〜５００℃でそれぞれ３０分間保持する真空熱処理を施した。そして該熱処理後のＣｕ−Ｆｅ−Ｐ合金薄膜の電気抵抗率を測定した。
その結果を、熱処理温度とＦｅ添加量が電気抵抗率に及ぼす影響として整理したものを図７に示す。この図７から、Ｆｅ添加量に依存することなく、２００℃以上の熱処理を施すことによって、ほぼ一定の低電気抵抗率が得られる。
ところで、純Ａｌ薄膜と純Ｃｕ薄膜の電気抵抗率の差は１．３μΩ・ｃｍであることから、純Ｃｕ薄膜にＦｅとＰを添加した場合であっても、電気抵抗率の上昇は１．３μΩ・ｃｍ未満に抑える必要がある。そこでＣｕ合金薄膜中のＦｅ添加量（at%）をＮFe、Ｐ添加量（at%）をＮPとし、Ｐ，Ｆｅ添加による電気抵抗率の増加比率を図３、図６それぞれの結果から係数として求めると、下記式（１）が得られる。この下記式（１）を満たすようにＣｕ合金薄膜中のＦｅおよびＰの添加量を制御すれば、純Ａｌ薄膜より低い電気抵抗率を達成できる。
1.4 ＮFe＋ 8 ＮP ＜ 1.3 …（１）
次に、上記Ｃｕ−Ｆｅ−Ｐ合金薄膜の熱処理後に発生するボイドの密度に及ぼすＦｅ添加量およびＰ添加量の影響について調べた。実験では、上記Ｃｕ−Ｆｅ−Ｐ合金薄膜を成膜後、フォトリソグラフィと混酸系エッチングにより線幅１０μｍの配線パターンを形成し、それから３００℃で３０分間の真空熱処理を行った。そして１０μｍ幅の配線パターンに発生したボイドをカウントしてボイド密度を求めた。実用的に許容されるボイド密度：１．０×１０10ｍ-2以下の場合は○（合格）と判断し、超える場合は×（不合格）と判断した。
その結果を、Ｃｕ−Ｆｅ−Ｐ合金薄膜におけるＦｅ・Ｐ添加量と熱処理後のボイド密度との関係として図８に示す。この図８から、Ｃｕ−Ｆｅ−Ｐ合金薄膜におけるＦｅ添加量とＰ添加量が、下記式（２）および（３）を満たすようにすればボイド発生を抑制できることを確認した。
ＮFe＋ 48 ＮP ＞ 1.0 …（２）
12 ＮFe＋ ＮP ＞ 0.5 …（３）
更に図８に図示する通り、低電気抵抗率の確保に必要な前記式（１）を組み合わせ、Ｃｕ−Ｆｅ−Ｐ合金薄膜におけるＦｅ添加量とＰ添加量が、下記式（１）〜（３）を全て満たすようにすれば、低電気抵抗率とボイドの抑制を併せて実現できることがわかった。
1.4 ＮFe＋ 8 ＮP ＜ 1.3 …（１）
ＮFe＋ 48 ＮP ＞ 1.0 …（２）
12 ＮFe＋ ＮP ＞ 0.5 …（３）
この様に、適正量のＦｅとＰをＣｕへ同時に添加することで、ＦｅやＰを単独で添加する場合には実現し得なかった「純Ａｌ薄膜より低い電気抵抗率」と「ボイドの抑制」を同時に成し得ることのできた理由は十分明らかではないが、Ｃｕ−Ｆｅ−Ｐ合金薄膜を２００℃以上で熱処理したときに、Ｃｕの結晶粒界に微小なＦｅ2Ｐが析出し、Ｃｕ結晶粒界に金属間化合物が析出することによる粒界強化によって、熱ストレス（引っ張り応力）によるボイド発生が抑制されたためと考えられる。また、Ｃｕ粒内でなくＣｕ粒界に析出することで低電気抵抗が維持されていると考えられる。
更に本発明者らは、Ｐ化合物を形成する上記Ｆｅ以外の元素についても検討を行った結果、ＣｏとＭｇに同様の効果があること、更にＦｅ、ＣｏおよびＭｇよりなる群から選択される２種以上を同時に添加した場合にも同様の効果があることを見出した。以下、Ｃｏ、ＭｇをそれぞれＰと共にＣｕに添加した場合について詳述する。
まず、Ｃｏ添加量とＰ添加量を変化させたＣｕ−Ｃｏ−Ｐ合金薄膜を成膜し、この薄膜の電気抵抗率を測定して、前記図８の場合と同様に、Ｃｏ添加量およびＰ添加量とＣｕ−Ｃｏ−Ｐ合金薄膜の電気抵抗率の関係を求めた。その結果、Ｃｕ−Ｃｏ−Ｐ合金薄膜の場合には、下記式（４）を満たせば純Ａｌ薄膜より低い電気抵抗率を確保できることがわかった。
1.3 ＮCo ＋ 8 ＮP ＜ 1.3 …（４）
またＣｏ添加量およびＰ添加量が熱処理後のボイド密度に及ぼす影響について調べた。実験では、Ｃｕ−Ｃｏ−Ｐ合金薄膜を成膜後にフォトリソグラフィと混酸系エッチングにより線幅１０μｍの配線パターンを形成し、それから３００℃で３０分間の真空熱処理を行った。そして、１０μｍ幅の配線パターンに発生したボイドをカウントしてボイド密度を求めた。実用的に許容されるボイド密度：１．０×１０10ｍ-2以下を満たす場合は○（合格）、超える場合は×（不合格）と判断した。
その結果を、Ｃｕ−Ｃｏ−Ｐ合金薄膜におけるＣｏ・Ｐ添加量と熱処理後のボイド密度との関係として図９に示す。この図９から、Ｃｕ−Ｃｏ−Ｐ合金薄膜におけるＣｏ添加量とＰ添加量が、下記式（５）および（６）を満たすようにすればボイド発生を抑制できることを確認した。
ＮCo ＋ 73 ＮP ＞ 1.5 …（５）
12 ＮCo ＋ ＮP ＞ 0.5 …（６）
更に図９に図示する通り、低い電気抵抗率の確保に必要な前記式（４）を組み合わせ、Ｃｕ−Ｃｏ−Ｐ合金薄膜におけるＣｏ添加量とＰ添加量が、下記式（４）〜（６）の全てを満たすようにすれば、低電気抵抗率とボイドの抑制を併せて実現できる。この場合も、熱処理でＣｏ2Ｐが結晶粒界に析出することによって、低電気抵抗率とボイドの抑制を同時に達成できたものと考えられる。
1.3 ＮCo ＋ 8 ＮP ＜ 1.3 …（４）
ＮCo ＋ 73 ＮP ＞ 1.5 …（５）
12 ＮCo ＋ ＮP ＞ 0.5 …（６）
次に本発明者らは、上記ＦｅやＣｏの代わりにＭｇを添加したＣｕ−Ｍｇ−Ｐ合金薄膜について検討を行った。まず、Ｍｇ添加量とＰ添加量を変化させたＣｕ−Ｍｇ−Ｐ合金薄膜を成膜し、この薄膜の電気抵抗率を測定して、前記図８，９の場合と同様に、Ｍｇ添加量およびＰ添加量とＣｕ−Ｍｇ−Ｐ合金薄膜の電気抵抗率の関係を求めた。その結果、Ｃｕ−Ｍｇ−Ｐ合金薄膜の場合には、下記式（７）を満たせば純Ａｌ薄膜より低い電気抵抗率を確保できることがわかった。
0.67 ＮMg ＋ 8 ＮP ＜ 1.3 …（７）
またＭｇ添加量およびＰ添加量が熱処理後のボイド密度に及ぼす影響について調べた。実験では、Ｃｕ−Ｍｇ−Ｐ合金薄膜を成膜後にフォトリソグラフィと混酸系エッチングにより線幅１０μｍの配線パターンを形成し、それから３００℃で３０分間の真空熱処理を行った。そして、１０μｍ幅の配線パターンに発生したボイドをカウントしてボイド密度を求めた。実用的に許容されるボイド密度：１．０×１０10ｍ-2以下を満たす場合は○（合格）、超える場合は×（不合格）と判断した。
その結果を、Ｃｕ−Ｍｇ−Ｐ合金薄膜におけるＭｇ・Ｐ添加量と熱処理後のボイド密度との関係として図１０に示す。この図１０から、Ｃｕ−Ｍｇ−Ｐ合金薄膜におけるＭｇ添加量とＰ添加量が、下記式（８）および（９）を満たすようにすればボイド発生を抑制できることを確認した。
2 ＮMg+ 197 ＮP ＞ 4 …（８）
16 ＮMg ＋ ＮP ＞ 0.5 …（９）
更に図１０に図示する通り、低電気抵抗率の確保に必要な前記式（７）を組み合わせ、Ｃｕ−Ｍｇ−Ｐ合金薄膜におけるＭｇ添加量とＰ添加量が、下記式（７）〜（９）の全てを満たすようにすれば、低電気抵抗率とボイドの抑制を併せて実現できる。この場合も、熱処理でＭｇ3Ｐ2が結晶粒界に析出することによって、低電気抵抗率とボイドの抑制を同時に達成できたものと考えられる。
0.67 ＮMg ＋ 8 ＮP ＜ 1.3 …（７）
2 ＮMg+ 197 ＮP ＞ 4 …（８）
16 ＮMg ＋ ＮP ＞ 0.5 …（９）
尚、本発明のＣｕ合金薄膜の膜厚は特に限定されないが、例えば後述するフラットパネルディスプレイの配線膜に適用する場合には、約１００〜４００ｎｍのものが形成される。
本発明のＣｕ合金薄膜は、その用途まで限定するものではなく、フラットパネルディスプレイの配線膜や電極膜に適用できるが、特に液晶ディスプレイにおける薄膜トランジスタのゲート配線膜およびソース・ドレイン配線膜に適用した場合に、その効果を存分に発揮するものである。
尚、上記「実質的にＣｕ」とは、上記Ｐ、Ｆｅ、Ｃｏ、Ｍｇを除く残部がＣｕおよび不可避不純物であることを意味し、不可避不純物としてＳｉ、Ａｌ、Ｃ、Ｏ、Ｎをそれぞれ１００ｐｐｍ以下含みうる。
本発明はこの様なＣｕ合金薄膜の形成に用いるスパッタリングターゲットも含むものである。ところで、Ｐを含むＣｕ合金薄膜を形成する場合、得られたＣｕ合金薄膜中のＰ含有量は、用いるスパッタリングターゲットのＰ含有量の約２０％となる。従って本発明では、所望するＣｕ合金薄膜のＰ含有量の約５倍のＰを含むスパッタリングターゲットを使用する必要があることに鑑みて、下記の通りその成分組成を規定した。
即ち、前記ＦｅおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜を形成するには、ＦｅおよびＰを含み残部が実質的にＣｕであって、該ＦｅとＰの含有量が下記式（１０）〜（１２）を全て満たし、形成しようとするＣｕ合金薄膜のＰ含有量の約５倍のＰを含むＣｕ合金スパッタリングターゲットを用いる。
1.4 ＮFe＋ 1.6 ＮP´＜ 1.3 …（１０）
ＮFe＋ 9.6 ＮP´＞ 1.0 …（１１）
12 ＮFe＋ 0.2 ＮP´＞ 0.5 …（１２）
［式中、ＮFeはＦｅの含有量（at％）、ＮP´はＰの含有量（at％）である］
また、前記ＣｏおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜を形成するには、ＣｏおよびＰを含み残部が実質的にＣｕであって、該ＣｏとＰの含有量が下記式（１３）〜（１５）を全て満たし、形成しようとするＣｕ合金薄膜のＰ含有量の約５倍のＰを含むＣｕ合金スパッタリングターゲットを用いる。
1.3 ＮCo ＋ 1.6 ＮP´ ＜ 1.3 …（１３）
ＮCo ＋ 14.6 ＮP´ ＞ 1.5 …（１４）
12 ＮCo ＋ 0.2 ＮP´ ＞ 0.5 …（１５）
［式中、ＮCoはＣｏの含有量（at％）、ＮP´はＰの含有量（at％）である］
更に、前記ＭｇおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜を形成するには、ＭｇおよびＰを含み残部が実質的にＣｕであって、該ＭｇとＰの含有量が下記式（１６）〜（１８）を全て満たし、形成しようとするＣｕ合金薄膜のＰ含有量の約５倍のＰを含むＣｕ合金スパッタリングターゲットを用いる。
0.67 ＮMg ＋ 1.6 ＮP´ ＜ 1.3 …（１６）
2 ＮMg+ 39.4 ＮP´ ＞ 4 …（１７）
16 ＮMg ＋ 0.2 ＮP´ ＞ 0.5 …（１８）
［式中、ＮMgはＭｇの含有量（at％）、ＮP´はＰの含有量（at％）である］
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
真空溶解法によりＦｅ：０．２８ａｔ％、Ｐ：０．２５ａｔ％を含有し、残部Ｃｕおよび不可避不純物であるＣｕ合金からなるスパッタリングターゲットを製造し、このスパッタリングターゲットを用いてＤＣマグネトロンスパッタリング法で、厚さ３００ｎｍのＣｕ−Ｆｅ−Ｐ合金薄膜を、直径５０．８ｍｍ、厚さ０．７ｍｍのガラス（コーニング社製♯１７３７ガラス）基板上に成膜した。このＣｕ−Ｆｅ−Ｐ合金薄膜の組成分析をＩＣＰ発光分析法で分析したところ、Ｆｅ含有量が０．２８ａｔ％で、Ｐ含有量が０．０５ａｔ％であることを確認した。尚、Ｐは蒸気圧が高いため、成膜の際に８０％程度のロスが発生したものと考えられる。
次に、このＣｕ−０．２８ａｔ％Ｆｅ−０．０５ａｔ％Ｐ合金薄膜上に、ポジ型フォトレジスト（厚さ１μｍ）をパターニングし、混酸系エッチャントでＣｕ−Ｆｅ−Ｐ合金薄膜のエッチングを行なった後、フォトレジストリムーバーでフォトレジストを剥離した。最小線幅が１０μｍである配線パターンを観察して、粒界はがれやヒロック（異常突起物）の有無を確認したが、粒界はがれやヒロックは全く見られなかった。また電気抵抗率は、配線パターンの電流−電圧特性から計算して求めた。
そして次に、上記サンプルを真空熱処理炉において、３００℃で３０分間加熱した後、電気抵抗率を測定したところ２．７３μΩ・ｃｍであった。更にＳＥＭで表面を詳細に観察した結果を図１１に示すが、上記熱処理後であっても、粒界はがれやヒロックはまったく観察されず、ボイド密度は４．５×１０9ｍ-2と１．０×１０10ｍ-2以下であった。
真空溶解法によりＣｏ：０．３５ａｔ％、Ｐ：０．２５ａｔ％を含有し、残部Ｃｕおよび不可避不純物であるＣｕ合金からなるスパッタリングターゲットを製造し、このスパッタリングターゲットを用いてＤＣマグネトロンスパッタリング法で、厚さ３００ｎｍのＣｕ−Ｃｏ−Ｐ合金薄膜を、直径５０．８ｍｍ、厚さ０．７ｍｍのガラス（コーニング社製♯１７３７ガラス）基板上に成膜した。このＣｕ−Ｃｏ−Ｐ合金薄膜の成分組成をＩＣＰ発光分析法で分析したところ、Ｃｏ含有量が０．３５ａｔ％で、Ｐ含有量が０．０５ａｔ％であることを確認した。尚、前記実施例１と同様に、Ｐは蒸気圧が高いため、成膜の際に８０％程度のロスが発生したものと考えられる。
次にこのＣｕ−０．３５ａｔ％Ｃｏ−０．０５ａｔ％Ｐ合金薄膜上にポジ型フォトレジスト（厚さ1μｍ）をパターニングし、混酸系エッチャントでＣｕ−Ｃｏ−Ｐ合金薄膜のエッチングを行った後、フォトレジストリムーバーでフォトレジストを剥離した。最小線幅が１０μｍである配線パターンを観察して、粒界はがれやヒロック（異常突起物）の有無を評価した。また電気抵抗率は、配線パターンの電流−電圧特性から計算して求めた。
次に上記サンプルを真空熱処理炉において、３００℃で３０分間加熱した後、電気抵抗率を測定したところ２．５７μΩ・ｃｍであった。更にＳＥＭで表面を詳細に観察した結果、粒界はがれやヒロックはまったく観察されず、ボイド密度は５．５×１０9ｍ-2と１．０×１０10ｍ-2以下であった。
真空溶解法によりＭｇ：０．５ａｔ％、Ｐ：０．２５ａｔ％を含有し、残部Ｃｕおよび不可避不純物であるＣｕ合金からなるスパッタリングターゲットを製造し、このスパッタリングターゲットを用いてＤＣマグネトロンスパッタリング法で、厚さ３００ｎｍのＣｕ−Ｍｇ−Ｐ合金薄膜を、直径５０．８ｍｍ、厚さ０．７ｍｍのガラス（コーニング社製♯１７３７ガラス）基板上に成膜した。このＣｕ−Ｍｇ−Ｐ合金薄膜の成分組成をＩＣＰ発光分析法で分析したところ、Ｍｇ含有量が０．５ａｔ％で、Ｐ含有量が０．０５ａｔ％であることを確認した。尚、前記実施例１，２と同様に、Ｐは蒸気圧が高いため、成膜の際に８０％程度のロスが発生したものと考えられる。
次に、このＣｕ−０．５ａｔ％Ｍｇ−０．０５ａｔ％Ｐ合金薄膜上にポジ型フォトレジスト（厚さ1μｍ）をパターニングし、混酸系エッチャントでＣｕ−Ｍｇ−Ｐ合金薄膜をエッチングした後、フォトレジストリムーバーでフォトレジストを剥離した。最小線幅が１０μｍである配線パターンを観察して、粒界はがれやヒロック（異常突起物）の有無を確認した。また電気抵抗率は配線パターンの電流−電圧特性から計算した。
それから真空熱処理炉において、上記サンプルを３００℃で３０分間加熱した後、電気抵抗率を測定したところ２．７７μΩ・ｃｍであった。更にＳＥＭで表面を詳細に観察した結果、粒界はがれやヒロックはまったく観察されず、ボイド密度は５．０×１０9ｍ-2と１．０×１０10ｍ-2以下であった。
Ｃｕ−Ｐ合金薄膜における熱処理後のボイド密度とＰ添加量との関係を示すグラフである。 ３００℃真空熱処理後のＣｕ−０．１ａｔ％Ｐ合金薄膜のＳＥＭ像である。 Ｃｕ−Ｐ合金薄膜における電気抵抗率とＰ添加量との関係を示すグラフである。 Ｃｕ−Ｆｅ合金薄膜における熱処理後のボイド密度とＦｅ添加量との関係を示すグラフである。 ３００℃真空熱処理後のＣｕ−０．２８ａｔ％Ｆｅ合金薄膜のＳＥＭ像である。 Ｃｕ−Ｆｅ合金薄膜における電気抵抗率とＦｅ添加量との関係を示すグラフである。 Ｃｕ−Ｐ合金薄膜、Ｃｕ−Ｆｅ−Ｐ合金薄膜における電気抵抗率と熱処理温度との関係を示すグラフである。 Ｃｕ−Ｆｅ−Ｐ合金薄膜におけるＦｅ・Ｐ添加量と熱処理後のボイド密度との関係を示すグラフである。 Ｃｕ−Ｃｏ−Ｐ合金薄膜におけるＣｏ・Ｐ添加量と熱処理後のボイド密度との関係を示すグラフである。 Ｃｕ−Ｍｇ−Ｐ合金薄膜におけるＭｇ・Ｐ添加量と熱処理後のボイド密度との関係を示すグラフである。 ３００℃真空熱処理後のＣｕ−０．２８ａｔ％Ｆｅ−０．０５ａｔ％Ｐ合金薄膜のＳＥＭ像である。

Claims (10)

  1. ＦｅおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜であって、
    該ＦｅとＰの含有量が下記式（１）〜（３）を全て満たすことを特徴とするＣｕ合金薄膜。
    1.4 ＮFe＋ 8 ＮP ＜ 1.3 …（１）
    ＮFe＋ 48 ＮP ＞ 1.0 …（２）
    12 ＮFe＋ ＮP ＞ 0.5 …（３）
    ［式中、ＮFeはＦｅの含有量（at％）、ＮPはＰの含有量（at％）である］
  2. ＣｏおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜であって、
    該ＣｏとＰの含有量が下記式（４）〜（６）を全て満たすことを特徴とするＣｕ合金薄膜。
    1.3 ＮCo ＋ 8 ＮP ＜ 1.3 …（４）
    ＮCo ＋ 73 ＮP ＞ 1.5 …（５）
    12 ＮCo ＋ ＮP ＞ 0.5 …（６）
    ［式中、ＮCoはＣｏの含有量（at％）、ＮPはＰの含有量（at％）である］
  3. ＭｇおよびＰを含み残部が実質的にＣｕであるＣｕ合金薄膜であって、
    該ＭｇとＰの含有量が下記式（７）〜（９）を全て満たすことを特徴とするＣｕ合金薄膜。
    0.67 ＮMg ＋ 8 ＮP ＜ 1.3 …（７）
    2 ＮMg+ 197 ＮP ＞ 4 …（８）
    16 ＮMg ＋ ＮP ＞ 0.5 …（９）
    ［式中、ＮMgはＭｇの含有量（at％）、ＮPはＰの含有量（at％）である］
  4. フラットパネルディスプレイの配線膜または電極膜に用いられる請求項１〜３のいずれかに記載のＣｕ合金薄膜。
  5. ２００〜５００℃で１〜１２０分間保持する熱処理の施されたものである請求項１〜４のいずれかに記載の低電気抵抗率かつボイド耐性に優れたＣｕ合金薄膜。
  6. Ｆｅ2Ｐ、Ｃｏ2ＰまたはＭｇ3Ｐ2がＣｕの結晶粒界に析出している請求項１〜４のいずれかに記載の低電気抵抗率かつボイド耐性に優れたＣｕ合金薄膜。
  7. Ｃｕ合金薄膜を形成するために用いるスパッタリングターゲットであって、
    ＦｅおよびＰを含み残部が実質的にＣｕであり、該ＦｅとＰの含有量が下記式（１０）〜（１２）を全て満たすことを特徴とするＣｕ合金スパッタリングターゲット。
    1.4 ＮFe＋ 1.6 ＮP´＜ 1.3 …（１０）
    ＮFe＋ 9.6 ＮP´＞ 1.0 …（１１）
    12 ＮFe＋ 0.2 ＮP´＞ 0.5 …（１２）
    ［式中、ＮFeはＦｅの含有量（at％）、ＮP´はＰの含有量（at％）である］
  8. Ｃｕ合金薄膜を形成するために用いるスパッタリングターゲットであって、
    ＣｏおよびＰを含み残部が実質的にＣｕであり、該ＣｏとＰの含有量が下記式（１３）〜（１５）を全て満たすことを特徴とするＣｕ合金スパッタリングターゲット。
    1.3 ＮCo ＋ 1.6 ＮP´ ＜ 1.3 …（１３）
    ＮCo ＋ 14.6 ＮP´ ＞ 1.5 …（１４）
    12 ＮCo ＋ 0.2 ＮP´ ＞ 0.5 …（１５）
    ［式中、ＮCoはＣｏの含有量（at％）、ＮP´はＰの含有量（at％）である］
  9. Ｃｕ合金薄膜を形成するために用いるスパッタリングターゲットであって、
    ＭｇおよびＰを含み残部が実質的にＣｕであり、該ＭｇとＰの含有量が下記式（１６）〜（１８）を全て満たすことを特徴とするＣｕ合金スパッタリングターゲット。
    0.67 ＮMg ＋ 1.6 ＮP´ ＜ 1.3 …（１６）
    2 ＮMg+ 39.4 ＮP´ ＞ 4 …（１７）
    16 ＮMg ＋ 0.2 ＮP´ ＞ 0.5 …（１８）
    ［式中、ＮMgはＭｇの含有量（at％）、ＮP´はＰの含有量（at％）である］
  10. フラットパネルディスプレイの配線膜または電極膜が、前記請求項１〜６のいずれかに記載のＣｕ合金薄膜であることを特徴とするフラットパネルディスプレイ。

JP2004319644A 2004-11-02 2004-11-02 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ Expired - Fee Related JP4330517B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004319644A JP4330517B2 (ja) 2004-11-02 2004-11-02 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
TW94132886A TWI297042B (en) 2004-11-02 2005-09-22 Copper alloy thin films, copper alloy sputtering targets and flat panel displays
US11/235,196 US20060091792A1 (en) 2004-11-02 2005-09-27 Copper alloy thin films, copper alloy sputtering targets and flat panel displays
CNB2005101187317A CN100392505C (zh) 2004-11-02 2005-10-27 铜合金薄膜、铜合金溅射靶和平板显示器
KR1020050103848A KR100716322B1 (ko) 2004-11-02 2005-11-01 Ｃｕ 합금 박막, Ｃｕ 합금 스퍼터링 타겟 및 플랫 패널디스플레이
US12/355,274 US20090133784A1 (en) 2004-11-02 2009-01-16 Copper alloy thin films, copper alloy sputtering targets and flat panel displays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004319644A JP4330517B2 (ja) 2004-11-02 2004-11-02 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ

Publications (2)

Publication Number Publication Date
JP2006131925A true JP2006131925A (ja) 2006-05-25
JP4330517B2 JP4330517B2 (ja) 2009-09-16

Family

ID=36261023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004319644A Expired - Fee Related JP4330517B2 (ja) 2004-11-02 2004-11-02 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ

Country Status (5)

Country Link
US (2) US20060091792A1 (ja)
JP (1) JP4330517B2 (ja)
KR (1) KR100716322B1 (ja)
CN (1) CN100392505C (ja)
TW (1) TWI297042B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008057031A (ja) * 2006-07-31 2008-03-13 Mitsubishi Materials Corp 熱欠陥発生のない液晶表示装置用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP2013153093A (ja) * 2012-01-26 2013-08-08 Hitachi Cable Ltd 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
WO2014132857A1 (ja) * 2013-03-01 2014-09-04 Jx日鉱日石金属株式会社 高純度銅コバルト合金スパッタリングターゲット

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
WO2009104769A1 (ja) * 2008-02-22 2009-08-27 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) * 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR20110028313A (ko) * 2008-07-03 2011-03-17 가부시키가이샤 고베 세이코쇼 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법 및 표시 장치
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
DE102009002894A1 (de) * 2009-05-07 2010-11-18 Federal-Mogul Wiesbaden Gmbh Gleitlagermaterial
KR101320229B1 (ko) 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN102409147B (zh) * 2011-11-14 2013-12-11 余姚康富特电子材料有限公司 靶材热处理方法
DE102013208497A1 (de) 2013-05-08 2014-11-13 Federal-Mogul Wiesbaden Gmbh Kupferlegierung, Verwendung einer Kupferlegierung, Lager mit einer Kupferlegierung und Verfahren zur Herstellung eines Lagers aus einer Kupferlegierung
CN104118852B (zh) * 2014-08-06 2016-02-03 济南大学 一种过渡金属磷化物Co2P的制备方法
CN112289532B (zh) * 2020-09-23 2023-09-01 贵州凯里经济开发区中昊电子有限公司 以铜合金为材料制备纳米晶薄膜电极的方法及应用

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140339A (ja) * 1983-01-29 1984-08-11 Furukawa Electric Co Ltd:The リ−ドフレ−ム用銅合金
JPH0635633B2 (ja) * 1986-10-29 1994-05-11 株式会社神戸製鋼所 電気および電子部品用銅合金及びその製造方法
JPS63203737A (ja) * 1987-02-17 1988-08-23 Kobe Steel Ltd 耐摩耗性に優れた鋼連続鋳造用管型モ−ルド材料
US4908275A (en) * 1987-03-04 1990-03-13 Nippon Mining Co., Ltd. Film carrier and method of manufacturing same
JPH0673474A (ja) * 1992-08-27 1994-03-15 Kobe Steel Ltd 強度、導電率及び耐マイグレーション性が優れた銅合金
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
KR100232506B1 (ko) * 1995-06-27 1999-12-01 포만 제프리 엘. 전기적 접속을 제공하는 배선 구조 및 도체와 그 도체형성방법
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP3886303B2 (ja) * 1999-08-25 2007-02-28 株式会社神戸製鋼所 電気・電子部品用銅合金
US20040072009A1 (en) * 1999-12-16 2004-04-15 Segal Vladimir M. Copper sputtering targets and methods of forming copper sputtering targets
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
JP4159757B2 (ja) * 2001-03-27 2008-10-01 株式会社神戸製鋼所 強度安定性および耐熱性に優れた銅合金
JP2003064432A (ja) * 2001-08-27 2003-03-05 Kobe Steel Ltd 接続部品の接点構造
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003105463A (ja) * 2001-10-02 2003-04-09 Kobe Steel Ltd 電気接続部品
JP2003221632A (ja) * 2002-01-28 2003-08-08 Kobe Steel Ltd 耐アーク性に優れた電気接続部品用銅合金板・条及びその製造方法
US7514037B2 (en) * 2002-08-08 2009-04-07 Kobe Steel, Ltd. AG base alloy thin film and sputtering target for forming AG base alloy thin film
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100700885B1 (ko) * 2003-03-17 2007-03-29 닛코킨조쿠 가부시키가이샤 동합금 스퍼터링 타겟트 및 그 제조방법 과 반도체 소자배선
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008057031A (ja) * 2006-07-31 2008-03-13 Mitsubishi Materials Corp 熱欠陥発生のない液晶表示装置用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP2013153093A (ja) * 2012-01-26 2013-08-08 Hitachi Cable Ltd 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
WO2014132857A1 (ja) * 2013-03-01 2014-09-04 Jx日鉱日石金属株式会社 高純度銅コバルト合金スパッタリングターゲット
JP5837202B2 (ja) * 2013-03-01 2015-12-24 Jx日鉱日石金属株式会社 高純度銅コバルト合金スパッタリングターゲット

Also Published As

Publication number Publication date
TW200619401A (en) 2006-06-16
CN1769985A (zh) 2006-05-10
KR100716322B1 (ko) 2007-05-11
CN100392505C (zh) 2008-06-04
US20060091792A1 (en) 2006-05-04
TWI297042B (en) 2008-05-21
KR20060052390A (ko) 2006-05-19
US20090133784A1 (en) 2009-05-28
JP4330517B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
JP4330517B2 (ja) Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4567091B1 (ja) 表示装置用Ｃｕ合金膜および表示装置
JP4730662B2 (ja) 薄膜配線層
US20040022664A1 (en) Aluminum alloy thin film and wiring circuit having the thin film and target material for forming the tin film
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2006117954A1 (ja) Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
JP3979605B2 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TW200523374A (en) Ag-base interconnecting film for flat panel display, ag-base sputtering target and flat panel display
KR20120112796A (ko) 표시 장치용 ａｌ 합금막
JP4022891B2 (ja) 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP4729661B2 (ja) ヒロックが無いアルミニウム層及びその形成方法
CN112262222B (zh) 铝合金膜、其制造方法以及薄膜晶体管
JP3438945B2 (ja) Ａｌ合金薄膜
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
JP3619192B2 (ja) アルミニウム合金薄膜及びターゲット材並びにそれを用いた薄膜形成方法
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2000235961A (ja) 導電性薄膜材料及びこれを用いた薄膜トランジスタ用配線
JP6735930B2 (ja) アルミニウム合金ターゲット及びその製造方法
JP4264397B2 (ja) フラットパネルディスプレイ用Ａｇ基合金配線電極膜およびＡｇ基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
JP7133727B2 (ja) 金属配線構造体及び金属配線構造体の製造方法
JP3778443B2 (ja) Ａｇ合金膜、平面表示装置およびＡｇ合金膜形成用スパッタリングターゲット材
JP5464667B2 (ja) 配線用Ｃｕ合金を用いた接続構造及び配線用Ｃｕ合金からなるスパッタリングターゲット
JPH10183337A (ja) Ａｌ合金薄膜およびＡｌ合金スパッタリングターゲット
JP2007186779A (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees