JP2005049832A5 - - Google Patents

Claims (22)

1. 画素部と、前記画素部の動作を制御するための駆動回路とを有し、
   前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴが設けられており、
   前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、チャネル形成領域にセミアモルファス半導体が用いられていることを特徴とする液晶表示装置。
2. 画素部と、前記画素部の動作を制御するための駆動回路とを有し、
   前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴが設けられており、
   前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１の半導体膜と、前記第１の半導体膜上に形成された一対の第２の半導体膜とを有し、
   前記一対の第２の半導体膜には一導電型を付与する不純物が添加されており、
   前記第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
3. 画素部と、前記画素部の動作を制御するための駆動回路とを有し、
   前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴが設けられており、
   前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１の半導体膜と、前記第１の半導体膜上に形成された一対の第２の半導体膜と、前記第１の半導体膜と前記一対の第２の半導体膜の間に、前記一対の第２の半導体膜と重なるように設けられた一対の第３の半導体膜とを有し、
   前記一対の第２の半導体膜には一導電型を付与する不純物が添加されており、
   前記第１の半導体膜には、前記一導電型を付与する不純物とは逆の導電型を付与する不純物が添加されており、
   前記第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
4. 画素部と、前記画素部の動作を制御するための駆動回路とを有し、
   前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴが設けられており、
   前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１の半導体膜と、前記第１の半導体膜上に形成されたチャネル保護膜と、前記第１の半導体膜上に形成された一対の第２の半導体膜とを有し、
   前記一対の第２の半導体膜には一導電型を付与する不純物が添加されており、
   前記第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
5. 画素部と、前記画素部の動作を制御するための駆動回路とを有し、
   前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴが設けられており、
   前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１の半導体膜と、前記第１の半導体膜上に形成されたチャネル保護膜と、前記第１の半導体膜上に形成された一対の第２の半導体膜と、前記第１の半導体膜と前記一対の第２の半導体膜の間に、前記一対の第２の半導体膜と重なるように設けられた一対の第３の半導体膜とを有し、
   前記一対の第２の半導体膜には一導電型を付与する不純物が添加されており、
   前記第１の半導体膜には、前記一導電型を付与する不純物とは逆の導電型を付与する不純物が添加されており、
   前記第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
6. 請求項３又は請求項５において、前記一対の第３の半導体膜は、セミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
7. 請求項２乃至請求項６のいずれか１項において、前記一対の第２の半導体膜は、セミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
8. 請求項２乃至請求項７のいずれか１項において、前記一導電型はｎ型であることを特徴とする液晶表示装置。
9. 請求項１乃至請求項８のいずれか１項において、前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、窒化珪素膜、酸化珪素膜又は窒化酸化珪素膜で覆われていることを特徴とする液晶表示装置。
10. 請求項１乃至請求項９のいずれか１項において、前記駆動回路が有するＴＦＴのソース又はドレインと、前記液晶素子に印加される電圧を制御するＴＦＴのソース又はドレインに、それぞれ電気的に接続された配線は、アルミニウム、チタン、タンタル若しくはモリブデン、又はこれらの元素の窒化物を含むことを特徴とする液晶表示装置。
11. 請求項１０において、前記アルミニウムには、チタン、シリコン、スカンジウム、ネオジウム又は銅が、０．５〜５原子％の濃度で添加されていることを特徴とする液晶表示装置。
12. 画素部と、前記画素部の動作を制御するための走査線駆動回路及び信号線駆動回路とを有し、
    前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴが設けられており、
    前記走査線駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、チャネル形成領域にセミアモルファス半導体が用いられており、
    前記信号線駆動回路が有するトランジスタは、単結晶又は多結晶の半導体を用いていることを特徴とする液晶表示装置。
13. 画素部と、前記画素部の動作を制御するための走査線駆動回路及び信号線駆動回路とを有し、
    前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴが設けられており、
    前記走査線駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、チャネル形成領域にセミアモルファス半導体が用いられており、
    前記信号線駆動回路が有するトランジスタは、ＳＯＩを用いていることを特徴とする液晶表示装置。
14. 請求項１乃至請求項１３のいずれか１項において、前記液晶素子に印加される電圧を制御するＴＦＴはマルチゲート構造を有することを特徴とする液晶表示装置。
15. 請求項１乃至請求項１４のいずれか１項において、前記駆動回路はアナログスイッチを含むことを特徴とする液晶表示装置。
16. 請求項１乃至請求項１５のいずれか１項において、前記セミアモルファス半導体は、０．５〜２０ｎｍの結晶粒を含むことを特徴とする液晶表示装置。
17. 請求項１乃至請求項１６のいずれか１項において、前記セミアモルファス半導体は、水素又はハロゲンを１原子％以上含むことを特徴とする液晶表示装置。
18. 請求項１乃至請求項１７のいずれか１項において、前記セミアモルファス半導体は、珪化物気体をグロー放電分解することにより形成されたものであることを特徴とする液晶表示装置。
19. 請求項１乃至請求項１８のいずれか１項において、前記セミアモルファス半導体は、水素、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種又は複数のガスで希釈した珪化物気体を用いて形成されたものであることを特徴とする液晶表示装置。
20. 請求項１乃至請求項１９のいずれか１項において、前記セミアモルファス半導体は、炭化物気体又はゲルマニウム化気体を混入させた珪化物気体を用いて形成されたものであることを特徴とする液晶表示装置。
21. 請求項１乃至請求項２０のいずれか１項に記載の液晶表示装置を用いた電子機器。
22. 請求項２１において、前記電子機器は、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、パーソナルコンピュータ、ゲーム機器、携帯情報端末又は画像再生装置であることを特徴とする電子機器。