JP2004523912A - 混合アナログおよびデジタル集積回路 - Google Patents
混合アナログおよびデジタル集積回路 Download PDFInfo
- Publication number
- JP2004523912A JP2004523912A JP2002570303A JP2002570303A JP2004523912A JP 2004523912 A JP2004523912 A JP 2004523912A JP 2002570303 A JP2002570303 A JP 2002570303A JP 2002570303 A JP2002570303 A JP 2002570303A JP 2004523912 A JP2004523912 A JP 2004523912A
- Authority
- JP
- Japan
- Prior art keywords
- die
- integrated circuit
- analog
- bonding pads
- dies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0616—Random array, i.e. array with no symmetry
- H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0616—Random array, i.e. array with no symmetry
- H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
- H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/145—Read-only memory [ROM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【選択図】図1
Description
【0001】
[1001]この発明は一般に回路に関し、特にアナログ回路とデジタル回路を別個のダイ上に組み立て、そのダイを積み重ねて単一のパッケージに集積する技術に関する。
【背景技術】
【0002】
[1002]多くのアプリケーションはアナログ信号処理およびデジタル信号処理の両方を必要とする。そのようなアプリケーションの1つは無線通信の領域内にあり、混合されたアナログおよびデジタル信号処理は送信側および受信側の両方に必要である。受信側において、変調されたアナログ信号(典型的には無線周波数)が受信され、調整(例えば増幅され、濾波され)され、ダウンコンバートされ、直交復調され、そしてデジタル化され、サンプルを供給する。次に、送信されたデータを再生するために、サンプルにデジタル信号処理が実行される。そして、送信側において、データは処理され(例えば、符号化され、インターリーブされ、および拡散され)、次に1つ以上のアナログ信号に変換される。アナログ信号は次に調整され、変調されおよびアップコンバートされ、無線リンクを介して送信に適した変調信号を供給する。混合信号回路はまた他の観点の無線通信に使用してもよく、音声/オーディオコーダー/デコーダー、バッテリ電圧および温度のような種々の信号をデジタル化するためのアナログ/デジタルコンバーター(ADCs)、および他の回路を含む。混合信号処理は、またネットワーキング、コンピュータ、およびその他のような多くの他のアプリケーションにとって必要である。
【0003】
[1003]伝統的に、アナログおよびデジタル信号処理は、ADCsおよびデジタルーアナログコンバーター(DACs)を介して得られる2つのICの間にインターフェースを有する別個のアナログおよびデジタル集積回路(ICs)を介して得られる。デジタル回路は大量のスイッチングノイズを発生する傾向がある。対照的に、アナログ回路は典型的に静かな環境で動作することを好むあるいは動作する必要がある種々の敏感な回路(例えば発振器、増幅器等)を含む。アナログ回路およびデジタル回路を異なるIC上に実装することは、これらの回路が絶縁され、好ましい環境で動作することを可能にする。さらに、アナログ回路およびデジタル回路のための最適処理技術は典型的に異なる。デジタル回路が標準CMOSプロセスを用いてしばしば実装されるのに対しアナログ回路は、標準CMOSプロセスに追加される余分な処理ステップを必要とする線形キャパシタおよび抵抗を利用してもよい。
【0004】
[1004]製品のコストと複雑さを低減するために、アナログ回路およびデジタル回路は共に混合信号IC内の共通基板上に組み立てることができる。混合信号ICは、コストが低減され、部品総数が少なく、必要とするボード面積がより小さく、テストが簡単で、および恐らく他の利点のような多数の利点を供給する。
【0005】
[1005]しかしながら、アナログ回路とデジタル回路を共通基板上に組み立てることは、いくつかの不都合を有する。第1に、デジタル回路により発生される雑音は基板を経由して結合を通してアナログ回路の性能を低下させる。第2にアナログ回路は、線形キャパシタおよび抵抗を必要とするかもしれず、その結果アナログCMOSのような特定のICプロセスの必要性を指示するかもしれない。従って、アナログ回路は、ダイのほんの一部しか占有しないかもしれないけれども、デジタル回路のコストは、アナログ回路のために選択されたICプロセスの結果として、増大する。第3にデジタル回路は典型的にテクノロジースケーリング(technology scaling)(例えば、トランジスタサイズの縮小、より低い動作電圧)から恩恵を受けるのに対して、アナログ回路は電圧スケーリングの影響を受けるかもしれない。そして、第4にアナログ回路の設計サイクルはデジタル回路の設計サイクルよりも典型的にはるかに長いので、混合信号ICの設計サイクルは引き伸ばされるかもしれない。
【0006】
[1006]以上のように、共通基板上に組み立てられた従来の混合信号ICの不都合を最小にしながら混合信号ICの利益が得られるようにアナログ回路とデジタル回路を組み立て集積する技術に対する技術的必要性がある。
【発明の開示】
【課題を解決するための手段】
【0007】
[1007]この発明の観点は、アナログ回路とデジタル回路を異なるダイ上に組み立て、そのダイを単一のパッケージ内に積み重ねて集積し、多くの上述した利益を提供する混合信号ICを形成するための技術を提供する。一形態において、アナログ回路とデジタル回路は、異なるタイプの回路に適した恐らく異なるICプロセスを用いて2つの別個のダイ上に実装される。アナログダイとデジタルダイはその後単一パッケージ内に集積され(積み重ねられ)、カプセル化される。ボンディングパッドが、2つのダイを相互接続し、ダイを外部ピンに接続するために設けられる。ボンディングパッドは、パッドを実装するために必要なダイ領域の量を最小にしながら、必要な接続性を供給するように設置され配置されることができる。他の形態において、ダイ同士の接続性はシリアルバスインターフェースと共にテストすることができる。さらに他の形態において、アナログダイ内のいくつかまたはすべてに供給される電源(そして恐らくデジタルダイ内のいくつかのまたはすべてのブロックに供給される電源)は、動作を伸ばすためのスタンバイモードの期間、崩壊されるかもしれない(例えばゼロボルトに崩壊するかもしれない)。
【0008】
[1008]この発明はさらに、以下にさらに詳細に記載するように、この発明の種々の観点、実施の形態、および特徴を実施する集積回路、方法およびエレメントを提供する。
【発明を実施するための最良の形態】
【0009】
[1009]この発明の特徴、性質および利点は、同一部に同符号を付した図面とともに以下に述べる詳細な説明からより明白になるであろう。
【0010】
[1014]この発明の観点は、アナログ回路とデジタル回路を異なるダイ上に組み立て、ダイを単一パッケージ内に適合させるための技術を提供する。この発明の混合信号ICは共通基板上に組み立てられた従来の混合信号ICの不利益を最小にしながら多くの混合信号ICの利益を提供する。一形態において、アナログ回路およびデジタル回路はこれらの回路に適したICプロセスを用いて2つの別個のダイ上に実装される。例えば、デジタル回路は、コスト、電力消費、およびシリコン領域を節約するために進歩した低電圧デジタルCMOSテクノロジーを用いて実装することができる。要求される性能に応じて、アナログ回路は電力消費を節約するために低コストの成長したアナログCMOSテクノロジーを用いて設計し、実装することができ、あるいは高性能テクノロジーを用いて設計することができる。以下に詳細に記載するように、アナログダイとデジタルダイはその後、集積され(積み重ねられ)単一パッケージ内にカプセル化される。
【0011】
[1015]図1はこの発明の一実施の形態に従って、混合信号IC100の平面図を示す図である。混合信号IC100はデジタルダイ120の上部に積み重ねられたアナログダイ130から構成され、デジタルダイ120はさらにパッケージ基板110の上部に積み重ねられる。多くのアプリケーションの場合、アナログダイはデジタルダイのサイズの一部分(例えば典型的には1/8乃至1/4)に過ぎない。例えば、アナログダイは1.5mm×2mmの寸法を有することができ、デジタルダイ120は6mm×6mmの寸法を有することができる。従って、より小さなアナログダイはデジタルダイの上部に積み重ねることができ、スペースを節約し、より小さなパッケージの使用を可能にすることができる。
【0012】
[1016]アナログダイおよびデジタルダイはいかなる形状および寸法をも有することができる。いくつかの回路およびICプロセスの場合、ダイのためのあるアスペクト比が好ましい場合がある。例えば、方形のダイは製造が容易およびその他の利点のために望ましいかもしれない。
【0013】
[1017]図1に示すように、多数のボンディングパッド112がパッケージ基板の4辺に設けられる。これらのボンディングパッド112はアナログダイとデジタルダイのための入出力(I/O)を供給するために使用することができる。デジタルダイ120はまたパッケージ基板110上の対応するボンディングパッドに結合線123を介して相互接続可能な多数のボンディングパッド122を含む。同様に、アナログダイ130はパッケージ基板110上の対応するボンディングパッド112に結合線を介して相互接続可能な多数のボンディングパッド132を含む。アナログダイ130は、デジタルダイ120上の対応するボンディングパッド124に結合線を介して相互接続可能な多数のボンディングパッド134をさらに含む。
【0014】
[1018]アナログダイ130を載置するデジタルダイ120の特定領域を選択する際に、種々の要因を考察することができる。アナログダイ130がデジタルダイ120のより静かな領域上に載置されるなら、改良された性能を達成することができる。アナログダイ130はまたデバッグを必要としそうにないデジタルダイ120のセクション上に載置されることが望ましいかもしれない。例えば、デジタルダイ120はメモリ回路(例えばRAMおよび/またはROM)のセクションを含むことができる。このメモリ回路のためのセクションは、より回路欠陥の傾向があり、回路をデバッグするためにアクセスする必要の可能性が高い。その場合、アナログダイ130はアクセスを必要としそうにもないデジタルダイ120の他の領域上に載置することができる。アナログダイ130はまたデジタルダイ120のエッジ付近または隅部に載置してもよい。これは、アナログダイ130上のボンディングパッド132と、パッケージ基板110上の対応するボンディングパッド112の間の相互接続(結合線)を短くすることができる。アナログダイ130はアナログダイの外にあるピンおよびパッケージ全体に基づいて載置してもよい。種々の他の要因も考察可能であり、この発明の範囲内である。
【0015】
[1019]図2は特定のICパッケージ内にカプセル化された混合信号IC100の側面図を示す図である。図2に示すように、ダイアタッチペースト(die-attach paste)140はパッケージ基板110の上部に覆われており、そして、デジタルダイ120がダイアタッチペースト層の上部に載置される。ダイアッタチペースト140の第2の層がデジタルダイ120の上部に覆われ、そしてアナログダイ130は第2のダイアタッチペースト層の上部に載置される。ダイアタッチペースト層はダイとパッケージ基板を一緒にくっ付ける(すなわち接着剤でつける)ために使用される。モールドコンパウンド150はアナログダイとデジタルダイにより離された空間を充填するために使用可能である。
【0016】
[1020]混合信号IC100は種々のタイプのパッケージを用いて包装することができる。特定のパッケージは、必要なピン数、好適ピンレイアウト、製造可能性等のような種々の要因に基づいて選択することができる。図2に示す例において、混合信号IC100は、技術的に知られたサイズと寸法を有した市販の標準のファインボールグリッドアレイ(fine ball grid array)(F−BGA)パッケージに包装される。
【0017】
[1021]一実施の形態において、定義された高さ寸法を有する標準パッケージ内に混合信号IC100をカプセル化するために、アナログダイ130および/またはデジタルダイ120の厚みは特定の制限内にあるように制御することができる。アナログダイとデジタルダイの厚みはダイを加工するために使用されるウエハを「バックグラインド(back grinding)」することにより低減される。一実施の形態において、ウエハは200μmにバックグラインドされる。しかしながら、その他の厚み値も使用することができる。アナログダイとデジタルダイの厚みを低減することにより、積み重ねられたダイは、(1)そのパッケージに典型的にカプセル化されたモノリシックダイのプロファイルに類似したプロファイルまたは(2)そのパッケージのための仕様に準拠するプロファイルを持つように作ることができる。
【0018】
[1022]図3A乃至3Cは混合信号IC100の種々の層間の相互接続の側面図を示す図である。図3Aはデジタルダイ120とパッケージ基板110との間の相互接続を示す。この相互接続は、それぞれパッケージ基板およびデジタルダイ上に配置されたボンディングパッド112、122、および結合線123を介して達成される。この相互接続はそのパッケージに対して通常使用される方法で達成することができる。
【0019】
[1023]図3Bはアナログダイ130とパッケージ基板110との間の相互接続を示す。この相互接続はそれぞれパッケージ基板とアナログダイ上に配置されるボンディングパッド112および132、および結合線133を介して達成される。この相互接続はまた、通常の方法で達成することもできる。
【0020】
[1024]図3Cはアナログダイ130とデジタルダイ120との間の相互接続を示す。この相互接続は、それぞれアナログダイとデジタルダイ上に配置されるボンディングパッド134および124、および結合線135を介して達成される。この相互接続もまた通常の方法で達成することができる。
【0021】
[1025]図4Aおよび4Bはアナログダイとデジタルダイとの間の相互接続の平面図を示す図である。図4Aにおいて、第1のセットのボンディングパッド132が、パッケージ基板110との相互接続のためにアナログダイ130上に設けられ、そして第2のセットのボンディングパッド134がデジタルダイ120との相互接続のために設けられる。同様に、第1のセットのボンディングパッド122がパッケージ基板110との相互接続のためにデジタルダイ120上に設けられ、第2のセットのボンディングパッド124がアナログダイ130との相互接続のために設けられる。
【0022】
[1026]一実施の形態において、可能な限り、ボンディングパッド122および124がデジタル上で(ラインに沿って)交互に配置されるようにボンディングパッド122および124がデジタルダイ120上で「相互デジタル化」される。相互デジタル化ボンディングパッド配列を用いた場合、アナログダイ130と相互接続するためにデジタルダイ120上にさらなるボンディングパッド124を実装するために最小のさらなるダイ領域(もしあれば)が必要である。このように、デジタルダイ120の上部にアナログダイ130を積み重ねることにより不利益を被ることはない。あるいは、デジタルダイ120上のダイとダイへのボンディングパッドのグループは、デジタルダイ上で、外部ピンのグループ間に配置することができる。この構成の場合も不利益は被らない。
【0023】
[1027]一実施の形態において、アナログダイ130のためのボンディングパッド132および134は、アナログダイのエッジ付近に配置され、そしてデジタルダイ120のエッジに近く、そして、ボンディングパッドが最終的に接続されるパッケージ基板110に近い。このボンディングパッド配置は、(例えば、相互デジタル化接続を実装するために)アナログダイ130とデジタルダイ120とパッケージ基板110との間の相互接続を容易にする。これはまた、アナログダイ130からの結合線を短くする結果となり、性能を改良することができる。一実施の形態において、デジタルダイ120のためのボンディングパッド122および124もまたデジタルダイのエッジ付近に配置される。デジタルダイ120のためのボンディングパッド配置はデジタル回路領域への侵入を回避する。デジタルダイの中央領域内のボンディングパッドの配置は信号ラインのためのルーティングチャネル(routing channel)とインターフェースする(すなわち阻止する)ことができる。
【0024】
[1028]図4Bは、デジタルダイ120のエッジから離れて配置されたボンディングパッド126を用いたアナログダイとデジタルダイとの間の相互接続を示す。いくつかの特定の設計の場合、デジタルダイのエッジから離れて配置されたデジタル回路を相互接続することは都合がよいかもしれない。これは、例えばアナログ回路とデジタル回路との間の相互接続を短くしたり、あるいはアナログダイ上により多くのI/Oパッドを供給するために必要かもしれない。この場合、ボンディングパッド126は、アナログダイ130上の対応するボンディングパッド136と相互接続するためにデジタルダイ120上に供給することができる。
【0025】
[1029]ここに記載された積み重ねられたアナログダイとデジタルダイは多くの利点を提供する。第1にアナログ回路とデジタル回路を2つのダイに分離することにより、各タイプの回路に対してより多くの最適なプロセステクノロジーを選択することができる。アナログ回路とデジタル回路に対して異なるテクノロジーを選択することができる。第2に、共通のシリコン基板を介して連結する雑音が消去される。第3にアナログ回路とデジタル回路は異なるスケジュールで進化することができるので、一方の回路タイプ(例えばアナログ)が他方の回路タイプの設計を妨げない。さらに、各回路タイプは、他の回路タイプの設計に影響を与えることなく設計し変更することができる。他の利点も、ここに記載した、積み重ねられたアナログダイとデジタルダイ設計を用いて実現することができる。
【0026】
[1030]この発明の他の観点は、積み重ねられたアナログダイとデジタルダイをテストするための技術を提供する。ダイ上に組み立てられた回路の正しい機能性を保証するために(例えばウエハレベルで)ダイの各々を個別にテストすることができる。アナログダイとデジタルダイが積み重ねられ、相互接続され、パッケージ内にカプセル化された後、結合線を介した相互接続が機能的であることを保証するために(すなわち接続性を保証するために)さらなるテストを実行することができる。しかしながら、ダイからダイへの相互接続は外部ピンを介して直接アクセスできないので、これらの相互接続をテストするための技術がここに提供される。
【0027】
[1031]一実施の形態において、ダイからダイへの相互接続テストは、技術的に知られた方法で動作する標準シリアルバスインターフェース(SBI)とともに達成される。このインターフェースを実施するために、デジタルダイはテスト機能(例えばパワーダウン、モード選択等)を制御する「マスタ」ドライバとして設計し動作することができ、そして、アナログダイはデジタルダイにより供給される制御を実施する「スレーブ」ドライバとして動作することができる。制御値の系列からなるテストベクトルをデジタルダイからアナログダイに送信してダイからダイへのテストを実行することができる。
【0028】
[1032]テストされる各ダイからダイへの相互接続に対してアナログダイ上にマルチプレクサが設けられる。マルチプレクサは、通常動作のための第1入力、テストのための第2入力、ダイからダイへのパッドを動作可能に連結する出力、および制御入力を有する。アナログダイからの値の読み出しをテストするために、第2入力と制御入力は、それぞれテスト値とアナログダイ上のスレーブドライバからの制御信号を受信する。スレーブドライバはマルチプレクサに対して、特定のテスト値をマルチプレクサを介してダイからダイへのパッドに供給するように指示することができる。デジタルダイ上で、アナログダイからのテスト値は受信され(例えば他のマルチプレクサを介して)外部出力パッドに送ることができる。次にテスト値が検出され、シリアルバスインターフェースを介してスレーブドライバに供給される値に対して比較される。
【0029】
[1033]アナログダイへの値の書き込みをテストするために、テスト値は、外部出力パッドから(例えばマルチプレクサを介して)デジタルダイ上のダイからダイへのパッドに送ることができる。次に、テスト値は、アナログダイ上の他のマルチプレクサにより受信される。アナログダイ上のマルチプレクサはスレーブドライバにより制御され、受信したテスト値をスレーブドライバに送ることができる。次に、スレーブドライバはその値をシリアルバスインターフェースに供給する。デジタルダイを介して供給されたテスト値とシリアルバスインターフェースからの検出値は正しい接続性を保証するために比較することができる。
【0030】
[1034]従って、シリアルバスインターフェースはアナログダイからの読み出しとアナログダイへの書き込みの両方をテストするために使用することができる。シリアルバスインターフェースは、ダイからダイへの相互接続をテストするためにアナログダイ上のマルチプレクサを制御するために使用される。シリアルバスインターフェースはまた、デジタルダイを介してテスト値を(書き込みのために)アナログダイに供給するために使用され、そして(読み出しのために)ダイからダイへの相互接続を介してアナログダイにより受信されたテスト値を検索するために使用される。
【0031】
[1035]この発明の他の観点は、アナログダイそして恐らくはデジタルダイ上の回路および/または電源を制御し、スタンバイモード期間中の電力を逆にする。無線通信システム内の遠隔端末は、ある時間間隔においてアクティブとなり完全な動作状態となることができ、他の時間間隔においてはオフとなるかスタンバイモードとなり、電力を節約し、バッテリ再チャージ間の寿命を伸ばす。スタンバイモードでは、消費電力を低減するためにできるだけ多くの回路がパワーダウンすることが望ましい。しかしながら、回路をパワーダウンしても依然として漏れ電流を生じ、これは遠隔端末の寿命を縮める。この漏れ電流は、これらの回路に供給される電源を「崩壊」(例えばゼロボルトにダウンさせる)することにより消去することができる。
【0032】
[1036]上述した方法で実施される混合信号ICの場合、スタンバイモードの間、アナログダイにおいて出来るだけ多くの回路に対して電源をパワーダウンおよび/または崩壊することが望ましい。アナログダイ上のアナログ回路は、所望の性能を供給するためにアクティブになるとき(相対的に)大量の電流を消費するかもしれない。アナログ回路は、またデジタル回路のために使用される電圧と異なる電圧で動作してもよい。例えば、アナログ回路3.3ボルト電源から動作してもよく、一方デジタル回路は1.8ボルト電源から動作してもよい。アナログダイのための電源は、外部ピンを介して外部ソース(例えば電力管理装置)から供給することができる。
【0033】
[1037]一実施の形態において、シリアルバスインターフェースは、いくつかのまたはすべてのアナログ回路の動作を制御するために、そして、スタンバイモードの期間に電源を崩壊するために使用される。アナログダイ上のスレーブドライバはデジタル電源に基づいて動作するように設計することができ、スタンバイ期間の間中いつでも動かせるように維持される。スレーブドライバからのデジタル制御信号を、アナログダイ上の種々のタイプのアナログ回路(例えば、発振器、位相ロックループ回路、フロントエンド受信器回路等)を制御するために必要とされる要求された信号レベルに変換するために、アナログダイ上にレベルシフト回路が設けられる。スレーブドライバは、アナログダイ上の回路の動作を制御するためにシリアルバスインターフェースを介してデジタルダイからのコマンドを受信する。これに応答して、スレーブドライバはアナログダイ上のアナログ回路が所定の方法で動作するように命令する制御信号を発生する。スレーブドライバは、スタンバイモードにおいても電力が供給されるので、その回路のための設定を維持することができる。
【0034】
[1038]スタンバイモードにおいて、シリアルバスインターフェースは、電力管理装置に、アナログダイ内の選択された回路(すべてのまたはサブセットの回路)の電圧を崩壊するように指示するために使用される。これは漏れ電流を消去し、寿命を伸ばす。スタンバイモードにないとき、シリアルバスインターフェースは、電力管理装置にアナログダイのための電圧を上げるように指示するために使用される。
【0035】
[1039]アナログダイ内のいくつかのまたはすべての回路のための電圧がスタンバイモードで(例えばゼロボルトに)崩壊する、ここに記載された電圧「テレスコープ(telescoping)」技術は、アナログダイとデジタルダイが積み重ねられず、さらに別個のパッケージに包装される他の混合信号設計にも適用可能である。電圧テレスコープ技術はデジタルダイ内の種々の(選択的な)ブロックにも適用可能である。
【0036】
[1040]開示された実施の形態の上述の記載は、当業者がこの発明を製作または使用可能にするために提供される。これらの実施の形態に対する種々の変形例は当業者にとって容易に明白であろう。そして、ここに定義される包括的原理は、この発明の精神または範囲から逸脱することなく他の実施の形態に適用可能である。従って、この発明は、ここに示した実施の形態に限定されることを意図したものではなく、ここに開示した原理および新規な特徴に一致する最も広い範囲が許容されるべきである。
【図面の簡単な説明】
【0037】
【図1】[1010]図1はこの発明の実施の形態に従う混合信号ICの平面図を示す図である。
【図2】[1011]図2は特定のICパッケージ内にカプセル化される混合信号ICの側面図を示す図である。
【図3A】[1012]図3Aは混合信号ICの種々の層間の相互接続の側面図を示す図である。
【図3B】[1012]図3Bは混合信号ICの種々の層間の相互接続の側面図を示す図である。
【図3C】[1012]図3Cは混合信号ICの種々の層間の相互接続の側面図を示す図である。
【図4A】[1013]図4Aはアナログダイとデジタルダイとの間の相互接続の平面図を示す図である。
【図4B】[1013]図4Bはアナログダイとデジタルダイとの間の相互接続の平面図を示す図である。
Claims (19)
- 下記を具備する混合信号集積回路:
複数のボンディングパッドを有するパッケージ基板;
複数のボンディングパッドを有し、前記パッケージ基板の上面に載置された第1のダイ、大部分のデジタル回路は、前記第1のダイ上に組み立てられる;および
複数のボンディングパッドを有し、前記第1のダイの上面に載置される第2のダイ、大部分のアナログ回路は前記第2のダイ上に組み立てられる。 - 前記第1および第2のダイの各々のための前記複数のボンディングパッドは前記ダイのエッジ付近に位置する、請求項1の集積回路。
- 前記第1のダイは、
前記第2のダイ上の関連するボンディングパッドと相互接続するための第1のセットのボンディングパッド;および
前記パッケージ基板上の関連するボンディングパッドと相互接続するための第2のセットのボンディングパッド;
を具備する、請求項1の集積回路。 - 前記第1のセットおよび第2のセット内のボンディングパッドは相互デジタル化されている、請求項3の集積回路。
- 前記第1のセットおよび第2のセット内のボンディングパッドはラインに沿って交互に配置されている、請求項3の集積回路。
- 前記第1のダイは前記第1のダイから離れた場所に位置するボンディングパッドのセットを含む、請求項1の集積回路。
- 前記パッケージ基板および第1および第2のダイは単一パッケージ内にカプセル化されている、請求項1の集積回路。
- 前記パッケージ基板および第1および第2のダイは標準パッケージの仕様に準拠するプロファイルを有する寸法を有する、請求項1の集積回路。
- 前記標準パッケージはボールグリッドアレイである、請求項8の集積回路。
- 前記第1のダイおよび第2のダイは、特定の厚みを達成するように処理されたウエハから派生される、請求項1の集積回路。
- 前記特定の厚みは前記ウエハをバックグラインドすることにより得られる、請求項10の集積回路。
- 前記第1のダイおよび第2のダイは2つの異なる集積回路プロセステクノロジーを用いて組み立てられる、請求項1の集積回路。
- 前記第1のダイはCMOSプロセステクノロジーを用いて組み立てられる、請求項1の集積回路。
- 下記を具備する、混合信号集積回路:
複数のボンディングパッドを有するパッケージ基板;
複数のボンディングパッドを有し、前記パッケージ基板の上面に載置された第1のダイ、大部分のデジタル回路は前記第1のダイ上に組み立てられる;
複数のボンディングパッドを有し、前記第1のダイの一部の上端に載置された第2のダイ、大部分のアナログ回路は前記第2のダイ上に組み立てられる;および
前記パッケージ基板および前記第1および第2のダイをカプセル化するパッケージ;および
前記第1のダイと第2のダイは2つの異なる集積回路(IC)プロセステクノロジーを用いて組み立てられる。 - 下記を具備する混合信号集積回路:
大部分のデジタル回路が組み立てられた第1のダイ;および
大部分のアナログ回路が組み立てられた第2のダイ、前記第2のダイはさらに、インターフェースに接続された制御装置と、前記アナログ回路のための1つ以上の供給信号を受信するための1つ以上のパッドを含み、前記制御装置は、前記第2のダイ上の前記アナログ回路のうちの選択されたアナログ回路の動作モードを制御するように構成され、および前記供給信号のうちの選択された供給信号の電圧はスタンバイ動作モードの期間低減される。 - 前記供給信号のうちの選択された供給信号のための電圧は、前記スタンバイ動作モード期間ゼロに崩壊される、請求項15の集積回路。
- 前記制御装置は、スタンバイ動作モードの期間パワーオンの状態が維持される、請求項15の集積回路。
- 下記を具備する、単一パッケージ内にカプセル化された第1のダイと第2のダイとの間のインターフェースをテストするための方法:
第1の制御値をシリアルバスインターフェースに供給する、前記第1の制御値は第1のダイから第2のダイへ送信されるべき第1のテスト値を指示する;
前記第1の制御値に応答して相互接続線を介して前記第1のダイから前記第2のダイに前記第1のテスト値を送信する;
前記第2のダイ上の前記第1のテスト値を受信する;および
前記第1の制御値を前記受信した第1のテスト値と比較し、前記相互接続線の接続性を検証する。 - 下記をさらに具備する、請求項18の方法:
前記第2のダイから前記相互接続線を介して第2のテスト値を前記第1のダイに送信する;
前記第1のダイ上の前記第2のテスト値を検出する;
前記検出された第2のテスト値を第2の制御値としてシリアルバスインターフェース上に供給する;および
前記第2の制御値を前記第2のテスト値と比較し、相互接続線の接続性を検証する。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/798,198 US6472747B2 (en) | 2001-03-02 | 2001-03-02 | Mixed analog and digital integrated circuits |
PCT/US2002/005405 WO2002071486A2 (en) | 2001-03-02 | 2002-02-22 | Mixed analog and digital integrated circuits |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000324A Division JP2009152616A (ja) | 2001-03-02 | 2009-01-05 | 混合アナログおよびデジタル集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004523912A true JP2004523912A (ja) | 2004-08-05 |
JP2004523912A5 JP2004523912A5 (ja) | 2005-12-22 |
Family
ID=25172776
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002570303A Withdrawn JP2004523912A (ja) | 2001-03-02 | 2002-02-22 | 混合アナログおよびデジタル集積回路 |
JP2009000324A Pending JP2009152616A (ja) | 2001-03-02 | 2009-01-05 | 混合アナログおよびデジタル集積回路 |
JP2013169931A Expired - Lifetime JP5931814B2 (ja) | 2001-03-02 | 2013-08-19 | 混合アナログおよびデジタル集積回路 |
JP2014148230A Expired - Lifetime JP6537789B2 (ja) | 2001-03-02 | 2014-07-18 | 混合アナログおよびデジタル集積回路 |
JP2017176737A Ceased JP2018022903A (ja) | 2001-03-02 | 2017-09-14 | 混合アナログおよびデジタル集積回路 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000324A Pending JP2009152616A (ja) | 2001-03-02 | 2009-01-05 | 混合アナログおよびデジタル集積回路 |
JP2013169931A Expired - Lifetime JP5931814B2 (ja) | 2001-03-02 | 2013-08-19 | 混合アナログおよびデジタル集積回路 |
JP2014148230A Expired - Lifetime JP6537789B2 (ja) | 2001-03-02 | 2014-07-18 | 混合アナログおよびデジタル集積回路 |
JP2017176737A Ceased JP2018022903A (ja) | 2001-03-02 | 2017-09-14 | 混合アナログおよびデジタル集積回路 |
Country Status (11)
Country | Link |
---|---|
US (1) | US6472747B2 (ja) |
EP (1) | EP1407491A2 (ja) |
JP (5) | JP2004523912A (ja) |
KR (4) | KR20080050637A (ja) |
CN (1) | CN100355071C (ja) |
AU (1) | AU2002238123A1 (ja) |
BR (1) | BR0207798A (ja) |
HK (1) | HK1062958A1 (ja) |
MY (1) | MY122792A (ja) |
TW (1) | TWI246737B (ja) |
WO (1) | WO2002071486A2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036054A (ja) * | 2005-07-28 | 2007-02-08 | Seiko Epson Corp | 半導体装置及び電子機器 |
JP2007306545A (ja) * | 2007-03-23 | 2007-11-22 | Seiko Epson Corp | 半導体装置及び電子機器 |
JP2008078367A (ja) * | 2006-09-21 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
WO2008084841A1 (ja) * | 2007-01-11 | 2008-07-17 | Nec Corporation | 半導体装置 |
US7462929B2 (en) | 2005-03-31 | 2008-12-09 | Renesas Technology Corp. | Semiconductor device and an image sensing device |
JP2009103530A (ja) * | 2007-10-22 | 2009-05-14 | Denso Corp | センサ装置 |
JP2016536584A (ja) * | 2013-11-07 | 2016-11-24 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 集積回路をテストするための方法 |
WO2017038403A1 (ja) * | 2015-09-01 | 2017-03-09 | ソニー株式会社 | 積層体 |
Families Citing this family (101)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6995808B2 (en) * | 2002-01-24 | 2006-02-07 | Sige Semiconductor Inc. | Television tuner |
US6577018B1 (en) * | 2000-08-25 | 2003-06-10 | Micron Technology, Inc. | Integrated circuit device having reduced bow and method for making same |
US7240254B2 (en) * | 2000-09-21 | 2007-07-03 | Inapac Technology, Inc | Multiple power levels for a chip within a multi-chip semiconductor package |
US6812726B1 (en) * | 2002-11-27 | 2004-11-02 | Inapac Technology, Inc. | Entering test mode and accessing of a packaged semiconductor device |
US7444575B2 (en) * | 2000-09-21 | 2008-10-28 | Inapac Technology, Inc. | Architecture and method for testing of an integrated circuit device |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US6892310B1 (en) * | 2000-10-26 | 2005-05-10 | Cypress Semiconductor Corporation | Method for efficient supply of power to a microcontroller |
US6981090B1 (en) * | 2000-10-26 | 2005-12-27 | Cypress Semiconductor Corporation | Multiple use of microcontroller pad |
JP3839267B2 (ja) | 2001-03-08 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置及びそれを用いた通信端末装置 |
US6680219B2 (en) * | 2001-08-17 | 2004-01-20 | Qualcomm Incorporated | Method and apparatus for die stacking |
SG102637A1 (en) * | 2001-09-10 | 2004-03-26 | Micron Technology Inc | Bow control in an electronic package |
US20030060185A1 (en) * | 2001-09-14 | 2003-03-27 | Fisher Richard J. | Wireless control and/or data acquisition system in an integrated circuit package |
US8001439B2 (en) | 2001-09-28 | 2011-08-16 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US8166361B2 (en) | 2001-09-28 | 2012-04-24 | Rambus Inc. | Integrated circuit testing module configured for set-up and hold time testing |
US8286046B2 (en) | 2001-09-28 | 2012-10-09 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
JP2004111656A (ja) * | 2002-09-18 | 2004-04-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US8063650B2 (en) | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
CN100550365C (zh) * | 2003-10-10 | 2009-10-14 | Nxp股份有限公司 | 电子器件及其承载衬底 |
CN100340970C (zh) * | 2004-02-11 | 2007-10-03 | 复旦大学 | 可编程数模混合器 |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US7342310B2 (en) * | 2004-05-07 | 2008-03-11 | Avago Technologies General Ip Pte Ltd | Multi-chip package with high-speed serial communications between semiconductor die |
US7077218B2 (en) * | 2004-05-20 | 2006-07-18 | Black & Decker Inc. | Motor housing and assembly process for power tool |
US7680966B1 (en) | 2004-06-29 | 2010-03-16 | National Semiconductor Corporation | Memory interface including generation of timing signals for memory operation |
US8069436B2 (en) * | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8082531B2 (en) | 2004-08-13 | 2011-12-20 | Cypress Semiconductor Corporation | Method and an apparatus to design a processing system using a graphical user interface |
DE102004049744B4 (de) * | 2004-10-13 | 2009-07-30 | Infineon Technologies Ag | Schaltungsanordnung |
GB2422484B (en) * | 2005-01-21 | 2006-12-06 | Artimi Ltd | Integrated circuit die connection methods and apparatus |
DE602005027804D1 (de) * | 2005-02-03 | 2011-06-16 | Texas Instruments Inc | Chipverbindungsschnittstelle und Protokoll für gestapelten Halbleiterchip |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US8749011B2 (en) * | 2005-02-28 | 2014-06-10 | Broadcom Corporation | System and method for reducing voltage drops in integrated circuits |
KR101136159B1 (ko) * | 2005-04-28 | 2012-04-17 | 엘지디스플레이 주식회사 | 집적회로 및 그를 구비하는 액정표시장치 |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
JP2007036649A (ja) * | 2005-07-27 | 2007-02-08 | Orion Denki Kk | テレビ放送受信装置 |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8710675B2 (en) * | 2006-02-21 | 2014-04-29 | Stats Chippac Ltd. | Integrated circuit package system with bonding lands |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US8537121B2 (en) | 2006-05-26 | 2013-09-17 | Cypress Semiconductor Corporation | Multi-function slider in touchpad |
US8089472B2 (en) * | 2006-05-26 | 2012-01-03 | Cypress Semiconductor Corporation | Bidirectional slider with delete function |
TW200818451A (en) * | 2006-06-02 | 2008-04-16 | Renesas Tech Corp | Semiconductor device |
EP1901085B1 (en) * | 2006-09-12 | 2014-05-28 | u-blox AG | GNSS Receiver IC package |
DE102006044016A1 (de) * | 2006-09-15 | 2008-04-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Stapelbare Funktionsschicht für ein modulares mikroelektronisches System |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US9564902B2 (en) * | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
JP4940064B2 (ja) * | 2007-08-28 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US8102062B1 (en) * | 2007-12-28 | 2012-01-24 | Sandisk Technologies Inc. | Optionally bonding either two sides or more sides of integrated circuits |
CN101593747B (zh) * | 2008-05-30 | 2011-05-18 | 联发科技股份有限公司 | 半导体装置组合及在半导体装置组合中建立电连接的方法 |
US8049321B2 (en) | 2008-05-30 | 2011-11-01 | Mediatek Inc. | Semiconductor device assembly and method thereof |
US8471582B2 (en) * | 2009-01-27 | 2013-06-25 | Qualcomm Incorporated | Circuit for detecting tier-to-tier couplings in stacked integrated circuit devices |
JP2010192680A (ja) * | 2009-02-18 | 2010-09-02 | Elpida Memory Inc | 半導体装置 |
US7821281B2 (en) * | 2009-02-23 | 2010-10-26 | Faraday Technology Corp. | Method and apparatus of testing die to die interconnection for system in package |
US9448964B2 (en) * | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
CN102208382B (zh) * | 2010-03-29 | 2013-05-22 | 广达电脑股份有限公司 | 具有侧边接脚的集成电路封装元件 |
JP2011243790A (ja) * | 2010-05-19 | 2011-12-01 | Panasonic Electric Works Co Ltd | 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板 |
KR20120035297A (ko) * | 2010-10-05 | 2012-04-16 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
US8742597B2 (en) | 2012-06-29 | 2014-06-03 | Intel Corporation | Package substrates with multiple dice |
JP5959097B2 (ja) | 2012-07-03 | 2016-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10461799B2 (en) * | 2012-11-08 | 2019-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated transmitter and receiver front end module, transceiver, and related method |
WO2014132835A1 (ja) * | 2013-02-26 | 2014-09-04 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
KR102064870B1 (ko) | 2013-08-16 | 2020-02-11 | 삼성전자주식회사 | 반도체 패키지 |
US9343418B2 (en) * | 2013-11-05 | 2016-05-17 | Xilinx, Inc. | Solder bump arrangements for large area analog circuitry |
IN2013CH05121A (ja) | 2013-11-12 | 2015-05-29 | Sandisk Technologies Inc | |
US10056352B2 (en) | 2014-07-11 | 2018-08-21 | Intel IP Corporation | High density chip-to-chip connection |
US9929123B2 (en) | 2015-06-08 | 2018-03-27 | Analog Devices, Inc. | Resonant circuit including bump pads |
US9438241B1 (en) | 2015-08-31 | 2016-09-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Multipurpose pads used as digital serial and analog interface |
US9520356B1 (en) | 2015-09-09 | 2016-12-13 | Analog Devices, Inc. | Circuit with reduced noise and controlled frequency |
JP2018092690A (ja) * | 2016-11-30 | 2018-06-14 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体集積システム |
US10497669B2 (en) * | 2016-12-21 | 2019-12-03 | Intel Corporation | Hybrid die stacking |
TWI607223B (zh) * | 2017-03-24 | 2017-12-01 | Press-measuring mechanism for stacked package electronic components and test classification equipment for application thereof | |
US10163763B1 (en) * | 2017-06-23 | 2018-12-25 | Infineon Technologies Ag | Integrated circuit package with multi-die communication |
US20190371681A1 (en) * | 2018-06-01 | 2019-12-05 | Synaptics Incorporated | Stacked wafer integrated circuit |
TWI686924B (zh) * | 2018-10-18 | 2020-03-01 | 普誠科技股份有限公司 | 積體電路及其測試方法 |
CN111294036A (zh) * | 2019-07-17 | 2020-06-16 | 锐迪科创微电子(北京)有限公司 | 焊盘复用装置及电子设备 |
US11211378B2 (en) | 2019-07-18 | 2021-12-28 | International Business Machines Corporation | Heterogeneous integration structure for artificial intelligence computing |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59143354A (ja) * | 1983-02-04 | 1984-08-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPS61287133A (ja) * | 1985-06-13 | 1986-12-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US4922492A (en) * | 1988-05-13 | 1990-05-01 | National Semiconductor Corp. | Architecture and device for testable mixed analog and digital VLSI circuits |
JPH0360062A (ja) * | 1989-07-27 | 1991-03-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2822624B2 (ja) * | 1990-07-03 | 1998-11-11 | 三菱電機株式会社 | 非接触icカード |
JPH0582717A (ja) * | 1991-09-24 | 1993-04-02 | Toshiba Corp | 半導体集積回路装置 |
JPH05145021A (ja) * | 1991-11-20 | 1993-06-11 | Yamaha Corp | 集積回路装置 |
US5237698A (en) * | 1991-12-03 | 1993-08-17 | Rohm Co., Ltd. | Microcomputer |
JP3180421B2 (ja) | 1992-03-30 | 2001-06-25 | 日本電気株式会社 | テスト回路を内蔵したアナログ・ディジタル混在マスタ |
JPH05284024A (ja) * | 1992-04-06 | 1993-10-29 | Oki Electric Ind Co Ltd | 半導体集積回路 |
US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
JPH05343609A (ja) * | 1992-06-04 | 1993-12-24 | Nec Corp | 半導体集積回路装置 |
US5581176A (en) * | 1993-05-24 | 1996-12-03 | North American Philips Corporation | Analog autonomous test bus framework for testing integrated circuits on a printed circuit board |
GB2278689B (en) * | 1993-06-02 | 1997-03-19 | Ford Motor Co | Method and apparatus for testing integrated circuits |
JPH07135468A (ja) * | 1993-11-10 | 1995-05-23 | Nec Corp | D/aコンバータ装置 |
JPH08167703A (ja) * | 1994-10-11 | 1996-06-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ |
TW280897B (ja) * | 1994-10-27 | 1996-07-11 | Ibm | |
US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
JP3578366B2 (ja) * | 1995-10-17 | 2004-10-20 | 株式会社ルネサステクノロジ | 混成集積回路装置 |
US6014586A (en) * | 1995-11-20 | 2000-01-11 | Pacesetter, Inc. | Vertically integrated semiconductor package for an implantable medical device |
JP3492057B2 (ja) * | 1995-12-14 | 2004-02-03 | 株式会社日立製作所 | マルチチップicカード及びそれを用いたicカードシステム |
US5723906A (en) * | 1996-06-07 | 1998-03-03 | Hewlett-Packard Company | High-density wirebond chip interconnect for multi-chip modules |
US6057598A (en) * | 1997-01-31 | 2000-05-02 | Vlsi Technology, Inc. | Face on face flip chip integration |
JPH10256473A (ja) * | 1997-03-10 | 1998-09-25 | Sanyo Electric Co Ltd | 半導体装置 |
JP3203200B2 (ja) * | 1997-03-10 | 2001-08-27 | 三洋電機株式会社 | 半導体装置 |
JPH10294423A (ja) * | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
JP3111312B2 (ja) * | 1997-10-29 | 2000-11-20 | ローム株式会社 | 半導体装置 |
US5969562A (en) | 1997-10-30 | 1999-10-19 | Alesis Studio Electronics, Inc. | Low noise method for interconnecting analog and digital integrated circuits |
JPH11168185A (ja) * | 1997-12-03 | 1999-06-22 | Rohm Co Ltd | 積層基板体および半導体装置 |
KR100253397B1 (ko) * | 1997-12-30 | 2000-04-15 | 김영환 | 칩단위 패키지 및 그의 제조방법 |
JP3481444B2 (ja) * | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
JPH11220091A (ja) * | 1998-02-02 | 1999-08-10 | Toshiba Microelectronics Corp | 半導体装置 |
CN1145892C (zh) * | 1998-03-12 | 2004-04-14 | 松下电器产业株式会社 | 总线选择装置以及具有该装置的半导体集成电路系统 |
JPH11355387A (ja) * | 1998-06-09 | 1999-12-24 | Hitachi Ltd | 半導体集積回路 |
JP3179420B2 (ja) * | 1998-11-10 | 2001-06-25 | 日本電気株式会社 | 半導体装置 |
US6229227B1 (en) * | 1998-12-28 | 2001-05-08 | Kawasaki Steel Corporation | Programmable-value on-chip passive components for integrated circuit (IC) chips, and systems utilizing same |
JP2000206208A (ja) * | 1999-01-20 | 2000-07-28 | Mitsubishi Electric Corp | 半導体集積回路装置およびそのテスト方法 |
JP3876088B2 (ja) * | 1999-01-29 | 2007-01-31 | ローム株式会社 | 半導体チップおよびマルチチップ型半導体装置 |
US6078539A (en) * | 1999-02-04 | 2000-06-20 | Saifun Semiconductors Ltd. | Method and device for initiating a memory array during power up |
JP3876095B2 (ja) * | 1999-05-19 | 2007-01-31 | ローム株式会社 | マルチチップ型半導体装置 |
US6198166B1 (en) * | 1999-07-01 | 2001-03-06 | Intersil Corporation | Power semiconductor mounting package containing ball grid array |
JP2001035146A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | 半導体記憶装置 |
JP2001185676A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 半導体装置 |
US6369448B1 (en) * | 2000-01-21 | 2002-04-09 | Lsi Logic Corporation | Vertically integrated flip chip semiconductor package |
JP3737333B2 (ja) * | 2000-03-17 | 2006-01-18 | 沖電気工業株式会社 | 半導体装置 |
JP2002057270A (ja) * | 2000-08-08 | 2002-02-22 | Sharp Corp | チップ積層型半導体装置 |
US7061154B2 (en) * | 2004-03-24 | 2006-06-13 | Honeywell International, Inc. | Lightweight wedge design for high speed generators |
-
2001
- 2001-03-02 US US09/798,198 patent/US6472747B2/en not_active Expired - Lifetime
-
2002
- 2002-02-22 KR KR1020087012539A patent/KR20080050637A/ko not_active Application Discontinuation
- 2002-02-22 KR KR1020037011385A patent/KR100862405B1/ko active IP Right Grant
- 2002-02-22 JP JP2002570303A patent/JP2004523912A/ja not_active Withdrawn
- 2002-02-22 BR BR0207798-1A patent/BR0207798A/pt not_active Application Discontinuation
- 2002-02-22 AU AU2002238123A patent/AU2002238123A1/en not_active Abandoned
- 2002-02-22 CN CNB028058496A patent/CN100355071C/zh not_active Expired - Lifetime
- 2002-02-22 KR KR1020097013686A patent/KR100940404B1/ko active IP Right Grant
- 2002-02-22 KR KR1020087012540A patent/KR20080050638A/ko not_active Application Discontinuation
- 2002-02-22 WO PCT/US2002/005405 patent/WO2002071486A2/en active Application Filing
- 2002-02-22 EP EP02704441A patent/EP1407491A2/en not_active Withdrawn
- 2002-02-25 TW TW091103280A patent/TWI246737B/zh not_active IP Right Cessation
- 2002-02-27 MY MYPI20020686A patent/MY122792A/en unknown
-
2004
- 2004-08-05 HK HK04105812A patent/HK1062958A1/xx not_active IP Right Cessation
-
2009
- 2009-01-05 JP JP2009000324A patent/JP2009152616A/ja active Pending
-
2013
- 2013-08-19 JP JP2013169931A patent/JP5931814B2/ja not_active Expired - Lifetime
-
2014
- 2014-07-18 JP JP2014148230A patent/JP6537789B2/ja not_active Expired - Lifetime
-
2017
- 2017-09-14 JP JP2017176737A patent/JP2018022903A/ja not_active Ceased
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7462929B2 (en) | 2005-03-31 | 2008-12-09 | Renesas Technology Corp. | Semiconductor device and an image sensing device |
US7745921B2 (en) | 2005-03-31 | 2010-06-29 | Renesas Electronics Corp. | Multi-chip semiconductor device |
JP4586664B2 (ja) * | 2005-07-28 | 2010-11-24 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
JP2007036054A (ja) * | 2005-07-28 | 2007-02-08 | Seiko Epson Corp | 半導体装置及び電子機器 |
US8001301B2 (en) | 2005-07-28 | 2011-08-16 | Seiko Epson Corporation | Semiconductor device and electronic instrument |
JP2008078367A (ja) * | 2006-09-21 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
US8518744B2 (en) | 2006-09-21 | 2013-08-27 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
JPWO2008084841A1 (ja) * | 2007-01-11 | 2010-05-06 | 日本電気株式会社 | 半導体装置 |
WO2008084841A1 (ja) * | 2007-01-11 | 2008-07-17 | Nec Corporation | 半導体装置 |
US8148816B2 (en) | 2007-01-11 | 2012-04-03 | Nec Corporation | Semiconductor device |
JP2007306545A (ja) * | 2007-03-23 | 2007-11-22 | Seiko Epson Corp | 半導体装置及び電子機器 |
JP4692503B2 (ja) * | 2007-03-23 | 2011-06-01 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
JP2009103530A (ja) * | 2007-10-22 | 2009-05-14 | Denso Corp | センサ装置 |
JP2016536584A (ja) * | 2013-11-07 | 2016-11-24 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 集積回路をテストするための方法 |
WO2017038403A1 (ja) * | 2015-09-01 | 2017-03-09 | ソニー株式会社 | 積層体 |
JPWO2017038403A1 (ja) * | 2015-09-01 | 2018-08-16 | ソニー株式会社 | 積層体 |
Also Published As
Publication number | Publication date |
---|---|
US6472747B2 (en) | 2002-10-29 |
AU2002238123A1 (en) | 2002-09-19 |
JP2014013918A (ja) | 2014-01-23 |
TWI246737B (en) | 2006-01-01 |
JP2014241422A (ja) | 2014-12-25 |
JP2018022903A (ja) | 2018-02-08 |
WO2002071486A3 (en) | 2003-12-24 |
CN100355071C (zh) | 2007-12-12 |
MY122792A (en) | 2006-05-31 |
HK1062958A1 (en) | 2004-12-03 |
KR20090077026A (ko) | 2009-07-13 |
WO2002071486A2 (en) | 2002-09-12 |
KR20040030519A (ko) | 2004-04-09 |
KR100940404B1 (ko) | 2010-02-02 |
CN1498423A (zh) | 2004-05-19 |
JP6537789B2 (ja) | 2019-07-03 |
KR20080050637A (ko) | 2008-06-09 |
EP1407491A2 (en) | 2004-04-14 |
JP2009152616A (ja) | 2009-07-09 |
US20020121679A1 (en) | 2002-09-05 |
BR0207798A (pt) | 2004-07-06 |
KR100862405B1 (ko) | 2008-10-08 |
JP5931814B2 (ja) | 2016-06-08 |
KR20080050638A (ko) | 2008-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5931814B2 (ja) | 混合アナログおよびデジタル集積回路 | |
US10809295B2 (en) | Die testing using top surface test pads | |
US7936074B2 (en) | Programmable system in package | |
US20080079148A1 (en) | Package for mixed signal mcu with minimal pin count | |
JP2001523400A (ja) | チップ間ボンディングを有する集積回路パッケージおよびその方法 | |
US6407450B1 (en) | Semiconductor package with universal substrate for electrically interfacing with different sized chips that have different logic functions | |
EP1391927A3 (en) | Concentric bonding pad arrangement on an integrated circuit | |
US20010035568A1 (en) | Lead frame for a semiconductor chip package, semiconductor chip package incorporating multiple integrated circuit chips, and method of fabricating a semiconductor chip package with multiple integrated circuit chips | |
US7530044B2 (en) | Method for manufacturing a programmable system in package | |
US7138814B2 (en) | Integrated circuit with controllable test access to internal analog signal pads of an area array | |
JP2003197851A (ja) | 半導体装置および混成半導体装置 | |
JP2002353325A (ja) | 半導体装置 | |
US20080003714A1 (en) | Chip-packaging with bonding options connected to a package substrate | |
JPH04163939A (ja) | 半導体装置 | |
JPH02306651A (ja) | 半導体装置 | |
JPH08204114A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090216 |