JP2016536584A - 集積回路をテストするための方法 - Google Patents

Abstract

集積回路が開示される。集積回路は、入力パッドおよび出力パッドと、第１の回路を有する第１の集積回路部と、第１の回路とは異なる第２の回路を有する第２の集積回路部とを含む。第１の集積回路部は、入力パッドからの入力テスト信号を、第２の集積回路部に提供し、第２の集積回路部からの出力テスト信号を、出力パッドに提供するように構成され、出力テスト信号は、入力テスト信号に応答して、第２の集積回路部によって生成される。

Description

関連出願に対する相互参照
[0001]本願は、その全体において本明細書において参照によって明確に組み込まれている、集積回路をテストするための方法と題された、２０１３年１１月７日出願の米国特許出願第１４／０７４，６７２号の利益を主張する。

[0002]本開示は、一般に、集積回路に関し、さらに詳しくは、集積回路をテストするための方法に関する。

[0003]集積回路は、プラスチックまたはセラミクスのパッケージ内にカプセルされた１つまたは複数のダイを含む。ダイは、半導体材料上に形成された電子回路である。典型的に、ダイは、当該技術分野で周知のプロセスによって、シリコンまたは他の半導体材料の、単一のウエハ上の大きなバッチで製造される。そして、ウエハがカットされ、または、個々のダイへ分離され得る。ダイは、その後、物理的および環境的なダメージを防ぐために、保護ケース内にパッケージされる。ケースは、一般に「パッケージ」と称され、離れたデバイスを集積回路へ接続する電気的なパッドをサポートする。

[0004]ダイは、デジタルまたはアナログのいずれかであり得る。モバイル電話、携帯情報端末（ＰＤＡ）、デスクトップ・コンピュータ、ラップトップ・コンピュータ、パーム・サイズ・コンピュータ、タブレット・コンピュータ、ワーク・ステーション、ゲーム・コンソール、メディア・プレーヤ等のような多くの遠隔通信デバイスでは、デジタル・ダイおよびアナログ・ダイが、個別の集積回路内にパッケージされる。これらの集積回路は、各パッケージが１つのダイしか含んでいないという点でモノリシックである。例によって、典型的な遠隔通信デバイスは、１つの集積回路によるベースバンド・プロセッサと、別の集積回路によって提供されるワイヤレス・モデムとを有し得る。

[0005]より小型かつ低価格なデバイスに対する増加する要求を満たすために、半導体産業は、より多くの機能を単一のパッケージに組み合わせる技術に向かって進んでいる。この技術はしばしば、複数のダイが単一のパッケージに組み合わされることを意味するハイブリッドである集積回路を用いて実施される。これは、遠隔通信アプリケーションのために、デジタル・ダイおよびアナログ・ダイを、単一のパッケージに組み合わせることを試みる場合、いくつかの技術的な挑戦を提示する。これらのアナログ・ダイは、デジタル・ダイと通信するための少数のデジタル・パッドを有し、これらのパッドは、テスト要員にアクセス可能ではないダイ・ツー・ダイ・パッドである。

[0006]したがって、当該技術分野では、デジタル・ダイとアナログ・ダイとの両方を有するハイブリッド集積回路をテストするためのニーズがある。

[0007]集積回路の態様が開示される。集積回路は、入力パッドおよび出力パッドと、第１の回路を有する第１の集積回路部と、第１の回路とは異なる第２の回路を有する第２の集積回路部とを含む。第１の集積回路部は、入力パッドからの入力テスト信号を、第２の集積回路部へ提供し、第２の集積回路部からの出力テスト信号を、出力パッドへ提供するように構成され、出力テスト信号は、入力テスト信号に応答して、第２の集積回路部によって生成される。

[0008]集積回路をテストする方法の態様が開示される。集積回路は、入力パッドおよび出力パッドと、第１の回路を有する第１の集積回路部と、第１の回路とは異なる第２の回路を有する第２の集積回路部とを含む。この方法は、入力パッドからの入力テスト信号を、第１の集積回路部を介して、第２の集積回路部へ提供することと、第２の集積回路部において、入力テスト信号に応答して、出力テスト信号を生成することと、第２の集積回路部からの出力テスト信号を、第１の集積回路部を介して出力パッドへ提供することと、を含む。

[0009]集積回路のさらなる態様が開示される。集積回路は、入力パッドおよび出力パッドと、第１の回路を有する第１の集積回路部と、第１の回路とは異なる第２の回路を有する第２の集積回路部とを含む。第１の集積回路部は、入力パッドからの入力テスト信号を、第２の集積回路部へ提供するための手段と、第２の集積回路部からの出力テスト信号を、出力パッドへ提供するための手段とを含む。出力テスト信号は、入力テスト信号に応答して、第２の集積回路部によって生成される。

[0010]装置および方法の他の態様は、以下の詳細な説明から、当業者に容易に明らかになるであろうことが理解され、ここにおいて、装置、方法、および物品の様々な態様が例示によって図示および記述されている。実現されるように、これらの態様は、他の形式および異なる形式で実施され、そのいくつかの詳細は、他の様々な観点における修正が可能である。したがって、図面および詳細な説明は、本質的に例示的であり、限定的ではない、と見なされるべきである。

[0011]装置および方法の様々な態様が、以下の添付図面を参照して、例として、限定ではなく、詳細な説明において示されるであろう。

[0012]図１は、集積回路の例を例示するブロック図である。 [0013]図２は、集積回路の第１および第２の集積回路部の例を例示するブロック図である。 [0014]図３は、スキャンテスト能力を有する第１の集積回路部の例を例示するブロック図である。 [0015]図４は、第１の集積回路部のためのスキャンテストパッド接続の例を例示する概略図である。 [0016]図５は、機能テスト能力を有する集積回路の例を例示するブロック図である。 [0017]図６は、集積回路をテストするための方法の例を例示するフロー図である。

[0018]一般的慣習に従って、図面のうちのいくつかは、明瞭さのために単純化され得る。したがって、周知の構成および構成要素は、本開示を通じて提示される様々な概念を不明瞭にすることを回避するために、ブロック図形式で図示され得るか、または、完全に省略され得る。

[0019]装置および方法の様々な態様が、添付図面を参照して以下により完全に記載されるであろう。しかしながら、これら装置および方法は、当業者によって多くの異なる形式で具体化され、本明細書に提示されたいかなる具体的な装置または方法にも限定されるとして解釈されるべきではない。むしろ、これらの態様は、この開示が十分かつ完全であり、本発明の範囲を当業者に十分に伝達できるように提供されている。本明細書における教示に基づいて、当業者は、本発明の範囲は、この開示において提示される他の任意の態様と独立して実施されようと、または組み合わされて実施されようと、この開示において提示されるいかなる態様をもカバーすることが意図されていることを認識するべきである。たとえば、本明細書に記載された任意の数の態様を使用して、装置が実施され得るか、または方法が実現され得る。さらに、装置または方法は、この開示において提示された他の態様に加えて、または、代わりに、他の構成および／または機能を使用して実施され得る。したがって、請求項は、この開示を通じて提示された装置および方法の様々な態様に限定されるべきではなく、請求項の文言と整合した全範囲が与えられるべきである。

[0020]「装置」という用語は、集積回路または集積回路の任意の一部（たとえば、ブロック、モジュール、構成要素、回路、要素等）、または、集積回路が他の集積回路または構成要素（たとえば、ビデオ・カード、マザーボード等）と組み合わされた任意の中間製品または任意の最終製品（たとえば、モバイル電話、携帯情報端末（ＰＤＡ）、デスクトップ・コンピュータ、ラップトップ・コンピュータ、パーム・サイズ・コンピュータ、タブレット・コンピュータ、ワーク・ステーション、ゲーム・コンソール、メディア・プレーヤ等）を意味するように、広く解釈されるものとする。「方法」という用語は同様に、集積回路、またはその任意の一部、または任意の中間製品または最終製品の動作、あるいは、集積回路（またはその一部）、中間製品、または最終製品によって実行される任意のステップ、処理、アルゴリズム等、またはそれらの任意の組合せ、を意味するように広く解釈されるものとする。

[0021]「典型的な」という用語は、本明細書では、「例、事例、あるいは例示として役立つ」ことを意味するために使用される。本明細書で「例示的な」と記載されたあらゆる実施形態は、他の実施形態よりも好適であるとか有利であるとか解釈される必要は必ずしもない。同様に、装置または方法の「実施形態」という用語は、本発明のすべての実施形態が、記述された構成要素、構成、特徴、機能、処理、利点、利益、または、動作のモードを含むことを要求しない。

[0022]「接続された」、「結合された」、またはその任意の派生語である用語は、２つまたはそれ以上の要素間の、ダイレクトまたは非ダイレクトいずれかによる任意の接続また結合を意味し、ともに「接続された」または「結合された」２つの要素間の１つまたは複数の中間要素の存在を包含し得る。要素間の結合または接続は、物理的、論理的、またはその組合せであり得る。本明細書で使用されるように、２つの要素は、いくつかの非限定的かつ非網羅的な例として、１つまたは複数のワイヤ、ケーブルおよび／またはプリント電気接続を使用することによってのみならず、無線周波数領域、マイクロ波領域、および光（可視および非可視の両方）領域における波長を有する電磁気エネルギのような電磁気エネルギを使用することによって、ともに「接続」または「結合」されていると考慮され得る。

[0023]「信号」という用語は、データ信号、オーディオ信号、ビデオ信号、マルチメディア信号のような任意の信号を含み得る。情報および信号は、様々な異なる技術および技法のいずれかを使用して表現され得る。例によって、この説明を通じて参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁気粒子、光場または光粒子、またはこれらの任意の組合せによって表現され得る。

[0024]「第１の」、「第２の」等のような指定を使用する本明細書における要素に対するいずれの参照も、一般に、これら要素の量または順序を制限しない。むしろ、これら指定は、本明細書において、２つまたはそれ以上の要素または要素の事例を区別する便利な方法として使用される。したがって、第１の要素および第２の要素への参照は、２つのみの要素が適用され得ることも、または、第１の要素が第２の要素に先行しなければならないことも、意味していない。また、そうではないと述べられていないのであれば、これら要素のセットは、１つまたは複数の要素を備え得る。さらに、説明または請求項において使用されている「Ａ、Ｂ、またはＣのうちの少なくとも１つ」という形式の用法は、「ＡまたはＢまたはＣまたはこれら要素の任意の組合せ」を意味する。

[0025]本明細書で使用されるように、「ａ」、「ａｎ」、および「ｔｈｅ」という単数形は、文脈が、そうではないと明確に示していないのであれば、複数形を含むことが意図される。「備える」、「備えている」、「含む」、および／または「含んでいる」という用語は、本明細書で使用されている場合、述べられた特徴、完全体、ステップ、動作、要素、および／または、構成要素の存在を明示するか、または、１つまたは複数の他の特徴、完全体、ステップ、動作、要素、構成要素、および／または、これらのグループの存在または追加を排除しないことがさらに理解されるであろう。

[0026]集積回路のスキャンおよび機能テストに関連する様々な態様が、提示されるであろう。しかしながら、当業者であれば容易に認識するであろうが、そのような態様は、集積回路および他の装置のための他のテスト手順に拡張され得る。具体的なテスト手順への任意の参照を与えることは、集積回路または装置をテストするための例示的な態様が広範なアプリケーションを有しているという理解の下、そのような態様を例示することのみ意図されている。

[0027]「通過」または「通過回路」という用語、または、回路、ブロック、モジュール、要素、集積回路部等を通過する信号を記述するために使用される任意の用語またはフレーズは、ダイレクトな接続に限定されるとは解釈されないものとする。そのような用語またはフレーズはまた、１つまたは複数の中間要素との非ダイレクトな接続を含むものとする。例によれば、通過回路は、任意の数のバッファ、インバータ、遅延、増幅器、減衰器等を信号経路に含み得る。通過回路は、別の信号との多重化または切換の可能性無しで信号を通過させるすべての回路を包含するものとする。

[0028]図１は、集積回路の例を例示するブロック図である。集積回路１００は、任意の適切な装置の一部として動作するように構成され得る。１つの実施形態では、集積回路１００は、モバイル電話、携帯情報端末（ＰＤＡ）、デスクトップ・コンピュータ、ラップトップ・コンピュータ、パーム・サイズ・コンピュータ、タブレット・コンピュータ、セット・トップ・ボックス、ナビゲーション・デバイス、ワーク・ステーション、ゲーム・コンソール、メディア・プレーヤ、または他の任意の適切なデバイスのような遠隔通信デバイスの一部として動作するように構成され得る。集積回路１００は、ワイヤード・チャネルまたはワイヤレス・チャネルによる通信をサポートするように構成され得る。ワイヤレス・チャネルのケースでは、集積回路１００は、例によって、符号分割多元接続（ＣＤＭＡ）システム、マルチ・キャリアＣＤＭＡ（ＭＣＣＤＭＡ）システム、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ（登録商標））システム、高速パケット接続（ＨＳＰＡ、ＨＳＰＡ＋）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、シングル・キャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、または、他の多元接続技術を含む、任意の適切な多元接続技術をサポートするように構成され得る。集積回路１００はさらに、例によって、ロング・ターム・エボリューション（ＬＴＥ（登録商標））、エボリューション・データ・オプティマイズド（ＥＶ−ＤＯ）、ウルトラ・モバイル・ブロードバンド（ＵＭＢ）、ユニバーサル地上無線接続（ＵＴＲＡ）、グローバル移動体通信システム（ＧＳＭ（登録商標））、エボルブドＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ８０２．１１（Ｗｉ−Ｆｉ）、ＩＥＥＥ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ８０２．２０、フラッシュ−ＯＦＤＭ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、または他の任意の適切なエア・インターフェース規格を含む任意の適切なエア・インターフェース規格をサポートするように構成され得る。集積回路１００によってサポートされている実際のエア・インターフェース規格および多元接続技術は、具体的なアプリケーション、および、システムに課せられている全体的な設計制約に依存するであろう。

[0029]集積回路１００は、第１の集積回路部１０２および第２の集積回路部１０４とともに図示されているが、追加の集積回路部を有し得る。典型的な実施形態では、第１の集積回路部１０２は、ベースバンド・プロセッサであり得る。そして、第２の集積回路部１０４は、ワイヤレス・モデムであり得る。ワイヤレス・モデムは、ワイヤレス・チャネルを介した送信のために、ベースバンド・プロセッサによって生成されたデータを用いて１つまたは複数のキャリア信号を変調し、ベースバンド・プロセッサによるさらなる処理のためのデータを復元するために、遠隔装置からワイヤレス・チャネルを介して受信された１つまたは複数のキャリア信号を復調するためのトランシーバ機能を提供し得る。

[0030]図２は、集積回路の第１および第２の集積回路部の例を例示するブロック図である。第１の集積回路部１０２は、バス・アーキテクチャで実施されるベースバンド・プロセッサである。バス・アーキテクチャは、具体的なアプリケーションおよび全体的な設計制約に依存して、任意の数の相互接続バスおよびブリッジをサポートし得る。バス２０２は、プロセッサ２０４、メモリ・コントローラ２０６、メモリ２０８、および、図示されていないタイミング・ソース、電圧調節器、電力管理回路等のような他の様々な回路を含む、コア・プロセッサ２０３内の様々な回路を、ともにリンクするために使用される。バス２０２はまた、コア・プロセッサ２０３を、一般にＩ／Ｏインターフェース２１０、テストモジュール２１２、および他の図示されていないサポート回路によって代表される様々なＩ／Ｏインターフェースへリンクする。

[0031]プロセッサ２０４は、バスの管理、および、メモリ２０８に記憶された、または、Ｉ／Ｏインターフェース２１０を介してオフ・チップ・メモリから取得された、ソフトウェアの実行を含む一般的な処理を担当する。プロセッサ２０４は、１つまたは複数の汎用プロセッサおよび／または特別目的プロセッサを用いて実施され得る。例は、ソフトウェア・プログラムを実行し得るマイクロプロセッサ、マイクロコントローラ、ＤＳＰプロセッサ、および他の回路を含む。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはその他で称されているかに関わらず、任意の命令を意味すると広く解釈されるものとする。メモリ２０８は、例によって、ＲＡＭ（ランダム・アクセス・メモリ）、ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）、ＳＤＲＡＭ（シンクロナス・ダイナミック・ランダム・アクセス・メモリ）、フラッシュ・メモリ、または他の任意の適切な記憶媒体、またはこれらの任意の組合せ、を含み得る。ソフトウェアは、プロセッサ２０４によって実行された場合、ベースバンド・プロセッサに対して様々な機能を実行させるための命令を含む。ソフトウェアは、トリガ・イベントが生じた場合、ハード・ドライブまたは他の不揮発性ストレージから、メモリ２０８へロードされ得る。ソフトウェア・モジュールの実行中、プロセッサ２０４は、アクセス速度を増加させるために、命令のうちのいくつかをキャッシュにロードし得る。その後、プロセッサ２０４による実行のために、１つまたは複数のキャッシュ・ラインが、汎用レジスタ・ファイルへロードされ得る。あるいは、または、それに加えて、プロセッサ２０４は、例によって、１つまたは複数のＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）、ＰＬＤ（プログラマブル・ロジック・デバイス）、コントローラ、ステート・マシン、ゲート・ロジック、ディスクリート・ハードウェア構成要素、または他の任意の適切な回路、またはこれらの任意の組合せのような専用ハードウェアを用いて実施され得る。

[0032]Ｉ／Ｏインターフェース２１０は、ベースバンド・プロセッサをデータ・ソース／シンク２３２へインターフェースするために使用され得る。データ・ソース／シンク２３２は、装置内または装置外のいずれかにある、ホスト・コンピュータまたは他のシステムであり得る。Ｉ／Ｏインターフェース２１０は、データ・ソース／シンク２３２への、２つのワイヤ接続、イーサネット（登録商標）接続、他のいくつかの適切な接続をサポートするように構成され得る。いくつかの典型的な実施形態では、データ・ソース／シンク２３２３は、キーパッド、マウス、ジョイスティック、ディスプレイ等のようなユーザ・インターフェースを含み得る。

[0033]Ｉ／Ｏインターフェース２１０はまた、ベースバンド・プロセッサを、第２の集積部１０４へインターフェースするために使用され得る。この例において、第２の集積部１０４は、送信チャネルおよび受信チャネルをベースバンド・プロセッサへ接続するために、自身のＩ／Ｏインターフェース２５２を有するワイヤレス・モデムである。送信チャネルは、デジタル・アナログ（Ｄ／Ａ）変換器２５６によってアナログ信号へ変換される前に、デジタル・ベースバンド信号のための様々な処理を提供するデジタル送信回路２５４を含む。Ｄ／Ａ変換器２５６からのアナログ信号は、ワイヤレス・チャネルを介した送信のために、アナログ信号を、１つまたは複数の高周波数キャリアへ変調するためのミキシング（すなわち、アップ・コンバージョン）、フィルタリング、および増幅からなる様々なステージを提供するワイヤレス送信機２５８へ提供される。

[0034]受信チャネルは、ワイヤレス・チャネルを介して遠隔装置から、１つまたは複数の変調された高周波数キャリアを受信するように構成されたワイヤレス受信機２６０を含む。ワイヤレス受信機２６０は同様に、キャリアを復調し、遠隔装置から送信されたアナログ信号を復元するためのミキシング（すなわち、ダウン・コンバージョン）、フィルタリング、および増幅からなる様々なステージを提供する。ワイヤレス受信機２６０によって復元されたアナログ信号は、ベースバンド・プロセッサへ提供される前に、アナログ・デジタル（Ａ／Ｄ）変換器２６２によってデジタル信号に変換され、デジタル受信回路２６４によって処理される。

[0035]様々なテスト機能が、集積回路１００に組み込まれ得る。後により詳しく記述されるように、第１の集積回路部１０２におけるテストモジュール２１２は、集積回路１００のスキャンおよび機能テストの両方を可能にするために使用され得る。これらのテストは、集積回路１００が装置に搭載される前および／または後に実行され得る。この開示の目的のために、「スキャンテスト」は、テストパターンが、第１の集積回路部１０２へ提供された場合、集積回路１００の製造処理中にもたらされた欠陥を外部テスト機器２３４が検出することを可能にする自動テストパターン生成（ＡＴＰＧ）処理を参照する。「機能テスト」は、テストパターンが、第１の集積回路部１０２へ提供された場合、外部テスト機器２３４が集積回路上のハード・マクロ（ＨＭ）が適切に機能しているか否かを決定することを可能にする処理を参照する。ＨＭは、機能ユニット（たとえば、プロセッサ、グラフィックス等）、メモリ等である。

[0036]スキャンテストは、ジョイントテストアクション・グループ（ＪＴＡＧ）、または他のいくつかの適切な専門用語として知られているテストプロトコルおよびテストメカニズムを使用して実行され得る。ＪＴＡＧは、ＩＥＥＥ規格１１４９．１の下で標準化されている。スキャンテスト中、テストモジュール２１２は、第１の集積回路部１０２内のＩ／Ｏインターフェースのみならず、第２の集積回路部１０４に存在する同様のテストモジュール２６６に信号を送り得る。これに応答して、第１の集積回路部１０２内のＩ／Ｏインターフェース２１０は、データ・ソース／シンク２３２からコア・プロセッサ２０３を切断し、外部テスト機器２３４からコア・プロセッサ２０３へ入力テスト信号を提供し、コア・プロセッサ２０３から戻された出力テスト信号を読み取り得る。第２の集積回路部１０４におけるテストモジュール２６６は、Ｉ／Ｏインターフェース２５２に、コア・プロセッサ２０３からデジタル送信回路２５４およびデジタル受信回路２６０を切断させ、第１の集積回路部１０２におけるＩ／Ｏインターフェース２１０を介して外部テスト機器２３４から受信された入力テスト信号を受信させ、これら入力テスト信号をデジタル送信回路２５４およびデジタル受信回路２６０へ提供させ、デジタル送信回路２５４およびデジタル受信回路２６０から戻された出力テスト信号を読み取らせ、出力テスト信号をＩ／Ｏインターフェース２１０へ転送させ得る。コア・プロセッサ２０３からの出力テスト信号と、デジタル送信回路２５４およびデジタル受信回路２６０からの出力テスト信号とが、Ｉ／Ｏインターフェース２１０によって外部テスト機器２３４へ提供され得る。出力テスト信号が、入力テスト信号に対して期待される出力と一致する場合、外部テスト機器２３４は、集積回路１００に製造欠陥がないという表示を提供し得る。一方、出力テスト信号が、入力テスト信号に対して期待されているものとは異なるのであれば、外部テスト機器２３４は、集積回路１００に欠陥があるという表示を提供し得る。好適には、外部テスト機器は、高い確実性で欠陥を検出するように、入力テスト信号の適切な範囲をカバーするために、広範囲のテストパターンを提供するように構成される。

[0037]図３は、スキャンテスト能力を備えた第１の集積回路部の例を例示するブロック図である。この例において、集積回路１００は、スキャンテスト入力パッド３０２およびスキャンテスト出力パッド３０４を備える、第２の集積回路部１０２のための１対のアクセス可能なスキャンテストパッドを含む。スキャンテストパッド３０２およびスキャンテストパッド３０４は、汎用Ｉ／Ｏパッドまたは他の適切なテストパッドであり得る。スキャンテストパッド３０２およびスキャンテストパッド３０４は、第１の集積回路部１０２をテストするためのスキャンテストパッド（図示せず）と分離され得るか、または、他の実施形態では、切換、時間共有、または他のメカニズムを利用する第１の集積回路部１０２と第２の集積回路部１０４との間で共有され得る。スキャンテストパッド３０２およびスキャンテストパッド３０４は、外部テスト機器が第１の集積回路部１０２に接続されることを可能にする。

[0038]第１の集積回路部１０２はまた、ダイ・ツー・ダイ（Ｄ２Ｄ）スキャンテスト出力３０６およびＤ２Ｄスキャンテスト入力３０８を備える１対のＤ２Ｄスキャンテストパッドを含む。これらＤ２Ｄスキャンテストパッドは、集積回路１００へのアクセス可能な外部ではない。むしろ、これらは、第２の集積回路部１０４のための対応するＤ２Ｄスキャンテストパッドとの内部接続を提供する。第２の集積回路部１０４のためのＤ２Ｄスキャンテストパッドは、Ｄ２Ｄスキャンテスト入力パッド３１０およびＤ２Ｄスキャンテスト出力パッド３１２を含む。

[0039]スキャンテストモードの間、外部テスト機器２３４は、集積回路１００上のテストパッドをスキャンするために接続され得る。外部テスト機器２３４は、スキャンテスト入力パッド３０２へ、入力テスト信号とともにモード制御信号を提供し得る。モード制御信号は、集積回路１００がテスト中であることを示すインジケーションをテストモジュール２１２へ提供する。モード制御信号に応答して、テストモジュール２１２は、第１の集積回路部１０２におけるＩ／Ｏインターフェース２１０と、第２の集積回路部１０４におけるテストモジュール２６６との両方にシグナルし得る。Ｉ／Ｏインターフェース２１２は、スキャンテスト入力パッド３０２からの入力テスト信号を、第１の集積回路部１０２を通過させてＤ２Ｄスキャンテスト出力パッド３０６へ提供するための手段として働く通過回路を含む。入力テスト信号はその後、第１の集積回路部１０２におけるＤ２Ｄスキャンテスト出力パッド３０６と、第２の集積回路部１０４におけるＤ２Ｄスキャンテスト入力パッド３１０との間の接続によって、第２の集積回路部１０４へ送信され得る。

[0040]デジタル送信回路２５４およびデジタル受信回路２６０（図２参照）によって生成された出力テスト信号は、第２の集積回路部１０４におけるＤ２Ｄスキャンテスト出力パッド３１２と、第１の集積回路部１０２におけるＤ２Ｄスキャンテスト入力パッド３０８との間の接続によって、第１の集積回路部１０２へ提供され得る。入力テスト信号と同様な方式で、Ｉ／Ｏインターフェース２１０は、Ｄ２Ｄスキャンテスト入力パッド３０８からの出力テスト信号を、第１の集積回路部１０２を通過させてスキャンテスト出力パッド３０４へ提供するための手段として働く通過回路を含む。その後、出力テスト信号は、スキャンテスト出力パッド３０４による処理のために、外部テスト機器２３４へ送信され得る。

[0041]図４は、第１の集積回路部のためのスキャンテストパッド接続の例を例示する概略図である。以前に議論されたように、第１の集積回路部１０２は、第２の集積回路部１０４（図３参照）のためのスキャンテストをサポートするために、４つのスキャンテストパッド３０２、３０４、３０６、および３０８を使用する。各スキャンテストパッドは、４つの接続、入力、出力、および出力イネーブル、および信号制御モードをサポートする。図３に関連して以前に議論されたスキャンテストモードの実施をサポートするために、スキャンテストパッドは、以下のように接続され得る。

[0042]スキャンテスト入力パッド３０２のための入力接続は、Ｉ／Ｏインターフェース２１０を介してＤ２Ｄスキャンテスト出力パッド３０６の出力接続へ結合されている。以前に記述されたように、外部テスト機器からのテスト信号入力は、第１の集積回路部を通過して、この経路に沿って第２の集積回路部へ伝送される。スキャンテスト入力パッド３０２はまた、テストモジュール２１２の入力に結合されたその信号制御モード接続をも有しており、これによって、外部ソースは、集積回路１００に対して、スキャンテストモードを強制することが可能となる。テストモジュール２１２からの出力は、第２の集積回路部１０４（図３参照）をスキャンテストモードに強制するために、Ｄ２Ｄスキャンテスト出力パッド３０６の信号制御モード接続に結合される。スキャンテスト入力パッド３０２は、テスト信号のための入力として働くので、出力および出力イネーブル接続が接地され得る。Ｄ２Ｄスキャンテスト出力パッド３０６は、テスト信号のための出力として働くので、出力および出力イネーブル接続が、フローティング、すなわち、高状態に引き上げられ得る。すべての接続についての出力および出力イネーブル接続の極性は、他の実施形態では、反転され得る。

[0043]Ｄ２Ｄスキャンテスト入力パッド３０８のための入力接続は、Ｉ／Ｏインターフェース２１０を介して、スキャンテスト出力モード３０４の出力接続へ結合される。以前に記述されたように、デジタル送信回路２５４およびデジタル受信回路２６０（図２参照）からのテスト信号出力は、第１の集積回路部を通過して、この経路に沿って外部テスト機器へ伝送される。スキャンテスト入力パッド３０８とスキャンテスト出力パッド３０４との両方に関する信号制御モード接続が使用されていないので、そのため、フローティングのままにされ、あるいは高状態に引き上げられ得る。Ｄ２Ｄスキャンテスト入力パッド３０８は、出力テスト信号のための入力として働くので、出力および出力イネーブル接続が接地され得る。スキャンテスト出力パッド３０４は、テスト信号のための出力として働くので、出力および出力イネーブル接続が、フローティングあるいは、高状態に引き上げられ得る。信号制御モード、出力および出力イネーブル接続の極性は、他の実施形態では反転され得る。

[0044]機能テストは、任意の適切なテストプロトコルおよびテストメカニズムを使用して実行され得る。図２に戻って示すように、１つの典型的な実施形態では、外部テスト機器２３４が、集積回路１０２のデータ・パッドへ接続され、そうではない場合には、通常動作中、同じデータ・パッドが、データ・ソース／シンク２３２へ接続されるであろう。この構成によって、入力テスト信号は、外部テスト機器２３２によって第１の集積回路部１０２へ提供され、出力テスト信号を生成するためにプロセッサ・コア２０３によって処理され得る。出力テスト信号は、その後、集積回路１００上のデータ・パッドを介してＩ／Ｏインターフェース２１０によって外部テスト機器２３４へ返信され得る。

[0045]第２の集積回路部１０４のための機能テストをサポートするために、集積回路１００上の個別の機能テストパッドが提供され得る。図５は、機能テスト能力を備えた集積回路の例を例示するブロック図である。この例において、集積回路１００は、機能テスト入力パッド５０２および機能テスト出力パッド５０４を備える１対のアクセス可能な機能テストパッドを含む。機能テストパッド５０２および機能テストパッド５０４は、汎用Ｉ／Ｏパッドまたは他の適切なテストパッドであり得る。機能テストパッド５０２および機能テストパッド５０４は、外部テスト機器が、第１の集積回路部１０２に接続されることを可能にする。

[0046]第１の集積回路部１０２はまた、Ｄ２Ｄデータ出力５０６およびＤ２Ｄデータ入力を備える１対のＤ２Ｄデータ・パッドを含む。これらのＤ２Ｄデータ・パッドは、集積回路１００へのアクセス可能な外部ではない。むしろ、これらは、第２の集積回路部１０４のための対応するＤ２Ｄデータ・パッドとの内部接続を提供する。第２の集積回路部１０４のためのＤ２Ｄデータ・パッドは、Ｄ２Ｄデータ入力パッド５１０およびＤ２Ｄデータ出力パッド５１２を含む。以下により詳細に記述される方式で、Ｉ／Ｏインターフェース２１０は、切換機能を提供し得る。切換機能は、通常動作中、プロセシング・コア２０３と第２の集積回路部１０４との間のデータ交換を提供し、また、機能テストモード中、外部テスト機器２３４と第２の集積回路部１０４との間のテスト信号の交換を提供する。

[0047]機能テストモード中、外部テスト機器２３４は、集積回路１００上の機能テストパッドに接続され得る。外部テスト機器２３４は、モード制御信号および入力テスト信号を、機能テスト入力パッド５０２へ提供し得る。入力テスト信号とともにモード制御信号は、Ｉ／Ｏインターフェース２１０内のマルチプレクサ５１４へ提供され得る。マルチプレクサ５１４は、機能テスト入力パッドから第２の集積回路部１０４へ入力テスト信号を提供するための手段として働く。さらに具体的には、マルチプレクサ５１４は、第２の集積回路部１０４への出力を、コア・プロセッサ２０３からのデータと、外部テスト機器２３４からの入力テスト信号との間で切り換える。モード制御信号は、選択入力をマルチプレクサ５１４に送るために使用され得る。典型的な実施形態では、モード制御信号が通常動作を示す場合、プロセッサ・コア２０３によって生成されたデータが、第２の集積回路部１０４へ提供され、モード制御信号がテストを示す場合、外部テスト機器２３４によって生成された入力テスト信号が、第２の集積回路部１０４へ提供され得る。

[0048]Ｉ／Ｏインターフェース２１０はまた、デマルチプレクサ５１６を含み得る。デマルチプレクサ５１６は、第２の集積回路部１０４から機能テスト出力パッドへテスト信号出力を提供するための手段として働く。さらに具体的には、デマルチプレクサ５１６は、第２の集積回路部１０４からの入力を、コア・プロセッサ２０３と外部テスト機器２３４との間で切り換える。モード制御信号は、選択入力をデマルチプレクサ５１６に送るために使用され得る。典型的な実施形態では、第２の集積回路部１０４からの入力は、モード制御信号が通常動作を示す場合、プロセッサ・コア２０３へ提供され、モード制御信号がテストを示す場合、外部テスト機器２３４へ提供され得る。

[0049]図６は、集積回路をテストするための方法の例を例示するフロー図である。この開示において以前に詳細に記述されたように、集積回路は、外部テスト機器に接続され得る入力パッドおよび出力パッドを含み得る。テストパッドは、ＧＰＩＯパッドまたは他の適切なテストパッドであり得る。集積回路はまた、第１の回路を有する第１の集積回路部と、第１の回路とは異なる第２の回路を有する第２の集積回路部とを含み得る。第１の集積回路部および第２の集積回路部は、異なるウエハ上で製造され、単一のパッケージへカプセルされ得る。

[0050]図６に移って示すように、第１の集積回路部および第２の集積回路部は、ブロック６０２においてテストモードに入る。第１の集積回路部は、入力パッドにおいて受信された１つまたは複数の制御信号に応答して、１つまたは複数の制御信号を、第２の集積回路部へ提供することによって、第２の集積回路部を、テストモードに入らせる。テストモードは、スキャンテストモード、機能テストモード、または他のいくつかの適切なテストモードであり得る。

[0051]ブロック６０４では、第１の集積回路部は、入力パッドにおいて受信された入力テスト信号を、第２の集積回路部へ提供する。以前に議論されたように、入力テスト信号は、第１の集積回路部における通過回路、マルチプレクサ、または他の適切な手段によって、第２の集積回路部へ提供され得る。

[0052]ブロック６０６では、第２の集積回路部は、入力テスト信号に応答して、出力テスト信号を生成する。

[0053]ブロック６０８では、第１の集積回路部は、第２の集積回路部からの出力テスト信号を、出力パッドへ提供する。以前に議論されたように、出力テスト信号は、第１の集積回路部における通過回路、デマルチプレクサ、または他の適切な手段によって、出力パッドへ提供され得る。

[0054]集積回路のテストのコンテキストで記述されたブロックのいなかる具体的な順序または階層も、集積回路をテストするための方法の例を提供するために提示されていることが理解される。設計優先度に基づいて、ブロックの具体的な順序または階層は、本発明の範囲内にありながら、再構築され得ることが理解される。

[0055]集積回路をテストすることの様々な態様が、スキャンテストまたは機能テストのいずれかを実行することに関連して上述された。スキャンテストのいくつかの態様が、テストパッドと第２の集積回路部との間にテスト信号を提供するために、通過回路を有する第１の集積回路部を有する集積回路を用いて記述された。また、機能テストのいくつかの態様が、テストパッドと第２の集積回路部との間にテスト信号を提供するために、マルチプレクサ回路およびデマルチプレクサ回路を有する第１の集積回路部を有する集積回路と関連して記述された。しかしながら、当業者は容易に理解するであろうが、第１の集積回路部を介してテスト信号を伝送するために記述された様々な方法は、必ずしも、記述された典型的な実施形態に限定される必要はない。例によって、スキャンテストのために本明細書に記述された第１の集積回路部における通過回路は、集積回路の他の実施形態では、機能テストまたは他のテストのために使用され得る。同様に、機能テストのために本明細書に記述された第１の集積回路部におけるマルチプレクス回路およびデマルチプレクス回路は、集積回路の他の実施形態では、スキャンテストまたは他のテストのために使用され得る。

[0056]以前の説明は、当業者が、本開示の全範囲を十分に理解できるようにするために提供されている。本明細書に開示された様々な典型的な実施形態に対する修正が、当業者に容易に明らかになるであろう。したがって、請求項は、本明細書に記述された開示の様々な態様に限定されるべきではなく、請求項の文言と整合した全範囲が与えられるべきである。当業者に周知であるか、または、後に周知になるべき本開示を通じて記載された様々な態様の要素に対するすべての構造的および機能的な等価物が、参照によって本明細書に明確に組み込まれており、請求項に含められていると意図される。さらに、本明細書で開示されたいずれも、このような開示が請求項において明示的に述べられているかに関わらず、公衆に対して放棄されたものとは意図されていない。請求項のどの要素も、「〜ための手段」というフレーズを用いて、または、方法請求項の場合、「〜ためのステップ」というフレーズを用いて明確に記載されていないのであれば、米国特許法第１１２条（ｆ）の規定の下で解釈されるべきではない。

Claims (30)

1. 集積回路であって、
   入力パッドおよび出力パッドと、
   第１の回路を有する第１の集積回路部と、
   前記第１の回路とは異なる第２の回路を有する第２の集積回路部と、
   を備え、ここにおいて、前記第１の集積回路部は、
   前記入力パッドからの入力テスト信号を、前記第２の集積回路部へ提供し、
   前記第２の集積回路部からの出力テスト信号を、前記出力パッドへ提供し、前記出力テスト信号は、前記入力テスト信号に応答して、第２の集積回路部によって生成される、
   ように構成される、集積回路。
2. 前記第１の集積回路部および前記第２の集積回路部は、異なるウエハ上で製造される、請求項１に記載の集積回路。
3. 前記第１の集積回路部および前記第２の集積回路部の各々は、１つまたは複数のダイ・ツー・ダイ・パッドを備え、前記第１の集積回路部および前記第２の集積回路部は、それぞれの１つまたは複数のダイ・パッドを介してともに電気的に接続される、請求項１に記載の集積回路。
4. 前記第１の集積回路部は、ベースバンド・プロセッサを備え、前記第２の集積回路部は、前記ベースバンド・プロセッサによって生成されたデータを使用してキャリア信号を変調し、遠隔装置から送信されたデータを復元するために、キャリア信号を復調するように構成された、請求項１に記載の集積回路。
5. 前記入力パッドおよび前記出力パッドを備える１つまたは複数の汎用入力／出力（ＧＰＩＯ）パッド、をさらに備える請求項１に記載の集積回路。
6. 前記第１の集積回路部および前記第２の集積回路部は、テストモードに入るように構成され、前記テストモードに入ることに応答して、前記第１の集積回路部が、前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供し、前記テストモードに入ることに応答して、前記第１の集積回路部が、前記第２の集積回路部からの前記出力テスト信号を、前記出力パッドへ提供する、請求項１に記載の集積回路。
7. 前記テストモードは、スキャンテストモードを備える、請求項６に記載の集積回路。
8. 前記テストモードは、機能テストモードを備える、請求項６に記載の集積回路。
9. 前記第１の集積回路部はさらに、前記入力パッドからの１つまたは複数の制御信号に応答して、前記第２の集積回路部を、前記テストモードへ入れさせるように構成された、請求項６に記載の集積回路。
10. 前記第１の集積回路部はさらに、前記第２の集積回路部へ１つまたは複数の制御信号を提供することによって、前記第２の集積回路部を、前記テストモードへ入れさせるように構成された、請求項６に記載の集積回路。
11. 前記第１の集積回路部は、前記入力テスト信号のための、前記入力パッドから前記第２の集積回路部への入力の通過と、前記出力テスト信号のための、前記第２の集積回路部から前記出力パッドへの出力の通過回路とを備える、請求項１に記載の集積回路。
12. 前記第１の集積回路部は、前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供するように構成されたマルチプレクサと、前記出力テスト信号を前記出力パッドへ提供するように構成されたデマルチプレクサとを備える、請求項６に記載の集積回路。
13. 入力パッドおよび出力パッドと、第１の回路を有する第１の集積回路部と、前記第１の回路とは異なる第２の回路を有する第２の集積回路部とを有する集積回路をテストする方法であって、
    前記入力パッドからの入力テスト信号を、前記第１の集積回路部を介して前記第２の集積回路部へ提供することと、
    前記入力テスト信号に応答して、前記第２の集積回路部において、出力テスト信号を生成することと、
    前記第２の集積回路部からの前記出力テスト信号を、前記第１の集積回路部を介して前記出力パッドへ提供することと、
    を備える方法。
14. 前記第１の集積回路部および前記第２の集積回路部は、異なるウエハ上で製造される、請求項１３に記載の方法。
15. 前記第１の集積回路部および前記第２の集積回路部の各々は、１つまたは複数のダイ・ツー・ダイ・パッドを備え、前記１つまたは複数のダイ・ツー・ダイ・パッドを介して、前記入力テスト信号が、前記第１の集積回路部から前記第２の集積回路部へ提供され、前記出力テスト信号が、前記第２の集積回路部から前記第１の集積回路部へ提供される、請求項１３に記載の方法。
16. 前記第１の集積回路部は、ベースバンド・プロセッサを備え、前記第２の集積回路部は、前記ベースバンド・プロセッサによって生成されたデータを使用してキャリア信号を変調し、遠隔装置から送信されたデータを復元するために、キャリア信号を復調するように構成されたモデムを備える、請求項１３に記載の方法。
17. 前記集積回路はさらに、前記入力パッドおよび前記出力パッドを備える１つまたは複数の汎用入力／出力（ＧＰＩＯ）パッドを備える、請求項１３に記載の方法。
18. 前記第１の集積回路部および前記第２の集積回路部を、テストモードに入らせることをさらに備え、ここにおいて、前記テストモードに入ることに応答して、前記第１の集積回路部によって、前記入力パッドから前記第２の集積回路部へと、前記入力テスト信号が提供され、前記テストモードに入ることに応答して、前記第１の集積回路部によって、前記第２の集積回路部から前記出力パッドへと、前記出力テスト信号が提供される、請求項１３に記載の方法。
19. 前記テストモードに入ることは、スキャンテストを実行することを備える、請求項１８に記載の方法。
20. 前記テストモードに入ることは、機能テストを実行することを備える、請求項１８に記載の方法。
21. 前記入力パッドからの１つまたは複数の制御信号に応答して、前記第１の集積回路部が、前記第２の集積回路部を、前記テストモードへ入らせる、請求項１８に記載の方法。
22. 前記第１の集積回路部は、前記第２の集積回路部へ１つまたは複数の制御信号を提供することによって、前記第２の集積回路部を、前記テストモードへ入らせる、請求項１８に記載の方法。
23. 前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供することは、前記入力テスト信号を、前記第１の集積回路部を通過させることを備え、前記第２の集積回路部からの前記出力テスト信号を、前記出力パッドへ提供することは、前記出力テスト信号を、前記第１の集積回路部を通過させることを備える、請求項１３に記載の方法。
24. 前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供することは、前記第２の集積回路部への前記入力テスト信号を多重化することを備え、前記第２の集積回路部からの前記出力テスト信号を、前記出力パッドへ提供することは、前記出力パッドへの前記出力テスト信号を逆多重化することを備える、請求項１３に記載の方法。
25. 集積回路であって、
    入力パッドおよび出力パッドと、
    第１の回路を有する第１の集積回路部と、
    前記第１の回路とは異なる第２の回路を有する第２の集積回路部と、
    を備える集積回路、ここにおいて、前記第１の集積回路部は、
    前記入力パッドからの入力テスト信号を、前記第２の集積回路部へ提供するための手段と、
    前記第２の集積回路部からの出力テスト信号を、前記出力パッドへ提供するための手段、ここで、前記出力テスト信号は、前記入力テスト信号に応答して、前記第２の集積回路部によって生成される、と、
    を備える。
26. 前記第１の集積回路部および前記第２の集積回路部は、異なるウエハ上で製造される、請求項２５に記載の集積回路。
27. 前記第１の集積回路部および前記第２の集積回路部の各々は、１つまたは複数のダイ・ツー・ダイ・パッドを備え、前記第１の集積回路部および前記第２の集積回路部は、それぞれの１つまたは複数のダイ・パッドを介してともに電気的に接続される、請求項２５に記載の集積回路。
28. 前記第１の集積回路部は、ベースバンド・プロセッサを備え、前記第２の集積回路部は、前記ベースバンド・プロセッサによって生成されたデータを使用してキャリア信号を変調し、遠隔装置から送信されたデータを復元するために、キャリア信号を復調するように構成された、請求項２５に記載の集積回路。
29. 前記入力パッドおよび前記出力パッドを備える１つまたは複数の汎用入力／出力（ＧＰＩＯ）パッド、をさらに備える請求項２５に記載の集積回路。
30. 前記第１の集積回路部および前記第２の集積回路部は、テストモードに入るように構成され、前記テストモードに入ることに応答して、前記提供するための手段は、前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供するように構成され、前記テストモードに入ることに応答して、前記出力テスト信号を提供するための手段は、前記第２の集積回路部から前記出力パッドへと、前記出力テスト信号を提供するように構成された、請求項２５に記載の集積回路。

Images