JPH02306651A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02306651A JPH02306651A JP12812789A JP12812789A JPH02306651A JP H02306651 A JPH02306651 A JP H02306651A JP 12812789 A JP12812789 A JP 12812789A JP 12812789 A JP12812789 A JP 12812789A JP H02306651 A JPH02306651 A JP H02306651A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- pads
- interface
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000006978 adaptation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、半導体装置に係わり、特に入出力セルなどを
あらかじめマスターとして持つマスタースライス方式半
導体装置に関する。
あらかじめマスターとして持つマスタースライス方式半
導体装置に関する。
〔従来の技術）
従来の入出力インターフェースセルをマスターとしても
つ半導体装置は、ｌパッドにつき１入力セル、ｌ出力セ
ルを併せて持っており、ＣＡＤ設計段階で、入力セルに
するか、出力セルにするかまたは入出力セルにするかを
配線により使い分ける構成であった。
つ半導体装置は、ｌパッドにつき１入力セル、ｌ出力セ
ルを併せて持っており、ＣＡＤ設計段階で、入力セルに
するか、出力セルにするかまたは入出力セルにするかを
配線により使い分ける構成であった。
〔発明が解決しようとする課題］
しかし、ＣＡＤ設計段階で、入力、出力、入出力の定義
を行った後は、入出力端子設定時を除き、入力端子設定
時は出力回路部が、出力端子設定時は入力回路部がそれ
ぞれ未使用の状態で配置され、設計されていた。つまり
、１チツプで、入力端子と出力端子の設定時において、
チップ内インターフェースセル面積の半分近くは未使用
領域として、パターン上に残ってしまう、またインター
フェースセル単体の面積が大きくなりｌチップ内に確保
できるパッド数の制限が厳しくなり多ピン小ゲートＩＣ
などの対応への妨げとなっていた。
を行った後は、入出力端子設定時を除き、入力端子設定
時は出力回路部が、出力端子設定時は入力回路部がそれ
ぞれ未使用の状態で配置され、設計されていた。つまり
、１チツプで、入力端子と出力端子の設定時において、
チップ内インターフェースセル面積の半分近くは未使用
領域として、パターン上に残ってしまう、またインター
フェースセル単体の面積が大きくなりｌチップ内に確保
できるパッド数の制限が厳しくなり多ピン小ゲートＩＣ
などの対応への妨げとなっていた。
そこで１本発明は、従来同様にＣＡＤ設計で配線を付加
するだけで入力インターフェース、出力インターフェー
ス、入出力インターフェースの切り換えができ、多ピン
小ゲートＩＣなどの設計に適するものである。
するだけで入力インターフェース、出力インターフェー
ス、入出力インターフェースの切り換えができ、多ピン
小ゲートＩＣなどの設計に適するものである。
〔課題を解決するための手段］
本発明の半導体装置は、
外部とのインターフェース入出力回路をあらかじめマス
ターとしてもつ半導体装置に於て隣接する２個のパッド
とそれに準する２個の出力インターフェース回路と、２
個のパッドのどちらからでも接続可能な１個の入力イン
ターフェース回路よりなる事を特徴とする。
ターとしてもつ半導体装置に於て隣接する２個のパッド
とそれに準する２個の出力インターフェース回路と、２
個のパッドのどちらからでも接続可能な１個の入力イン
ターフェース回路よりなる事を特徴とする。
〔実 施 例１
以下に本発明の実施例を図面に基いて説明する。
第１図は、本発明の半導体装置のレイアウト構成を示し
たものである０図中ｌはチップの入力、出力、入出力を
ＩＣパッケージのリードフレームなどとポンディングワ
イヤーにより接続を行うパッド部である１図中２はｌに
隣接するパッド部である０図中３はＩＣ内部の出力信号
をＩＣ外部とインターフェースを行いドライブ能力を調
整しＩＣ外部へ出力する回路である６図中４はパッド２
を出力として使用する場合のＩＣ内部の出力信号をＩＣ
外部とインターフェースを行いドライブ能力を調整しＩ
Ｃ外部へ出力する回路である。図中５は３の出力インタ
ーフェース回路がトライステート出力などの設定時のコ
ントロール信号導入部である６図中６は５と同様に４の
出力インターフェース回路がトライステート出力などの
設定時のコントロール信号導入部である０図中７はＩＣ
外部からの信号を８でインターフェースを行い、ＩＣ内
部に接続する配線端子である０図中８はパッドｌ、２の
どちらかが入力端子の設定時にＩＣ外部の信号をＩＣ内
部とのインターフェースを行う入力インターフェース回
路部である０図中９はＩＣ内部からの出力信号を３によ
りインターフェース及びドライブ能力を調整して、ｌの
パッドと接続する端子である１図中ｌＯは、９同様にＩ
Ｃ内部からの出力信号を４によりインターフェース及び
ドライブ能力を調整して、パッド２を出力として使用す
る場合にのみパッド２と４との接続を行う端子である０
図中１１はパッド１を出力として使用する場合、ＩＣの
内部からの信号が３を通りＩＣ内部へ入力される。この
場合ＣＡＤで。
たものである０図中ｌはチップの入力、出力、入出力を
ＩＣパッケージのリードフレームなどとポンディングワ
イヤーにより接続を行うパッド部である１図中２はｌに
隣接するパッド部である０図中３はＩＣ内部の出力信号
をＩＣ外部とインターフェースを行いドライブ能力を調
整しＩＣ外部へ出力する回路である６図中４はパッド２
を出力として使用する場合のＩＣ内部の出力信号をＩＣ
外部とインターフェースを行いドライブ能力を調整しＩ
Ｃ外部へ出力する回路である。図中５は３の出力インタ
ーフェース回路がトライステート出力などの設定時のコ
ントロール信号導入部である６図中６は５と同様に４の
出力インターフェース回路がトライステート出力などの
設定時のコントロール信号導入部である０図中７はＩＣ
外部からの信号を８でインターフェースを行い、ＩＣ内
部に接続する配線端子である０図中８はパッドｌ、２の
どちらかが入力端子の設定時にＩＣ外部の信号をＩＣ内
部とのインターフェースを行う入力インターフェース回
路部である０図中９はＩＣ内部からの出力信号を３によ
りインターフェース及びドライブ能力を調整して、ｌの
パッドと接続する端子である１図中ｌＯは、９同様にＩ
Ｃ内部からの出力信号を４によりインターフェース及び
ドライブ能力を調整して、パッド２を出力として使用す
る場合にのみパッド２と４との接続を行う端子である０
図中１１はパッド１を出力として使用する場合、ＩＣの
内部からの信号が３を通りＩＣ内部へ入力される。この
場合ＣＡＤで。
１１とＩＣ内部回路を接続する１２も、１１同様にＩＣ
内部との接続時に用いる１図中１３は。
内部との接続時に用いる１図中１３は。
ｌ、２のどちらかを入力として使用する場合の８への導
入ラインである。
入ラインである。
【発明の効果１一
本発明は以上述べたように、２個のパッドで２個の出力
インターフェースセル、１個の入力インターフェースセ
ルの構成にしたので、ＩＣのインターフェースセル部で
入力インターフェース回路部、出力インターフェース回
路部の面積をほとんど変更することなく、従来のパッド
数を簡単に増やす事が可能になる。これにより多ピン小
ゲートのＩＣやチップ面積の縮小などが可能となる。
インターフェースセル、１個の入力インターフェースセ
ルの構成にしたので、ＩＣのインターフェースセル部で
入力インターフェース回路部、出力インターフェース回
路部の面積をほとんど変更することなく、従来のパッド
数を簡単に増やす事が可能になる。これにより多ピン小
ゲートのＩＣやチップ面積の縮小などが可能となる。
第１図は本発明の半導体装置であるパッド部を含む入出
力インターフェースセルをＩＣチップ内の配置時の図で
ある。 ｌ・ ・ ・パッド部 ２・ ・・パッド部 ３・・・出力回路部 ４・・・出力回路部 ５・・・出力コントロール信号導入部 ６・・・出力コントロール信号人力部 ７・・・内部回路と入力回路部との導入配線８・・・入
力回路部 ９・・・出力回路部、パッド部接続端子ｌＯ・′・・出
力回路部、パッド部接続端子１１・・・内部回路と出力
回路部との導入配線１２・・・内部回路と出力回路部と
の導入配線１３・・・パッド、入力回路部接続部 以上
力インターフェースセルをＩＣチップ内の配置時の図で
ある。 ｌ・ ・ ・パッド部 ２・ ・・パッド部 ３・・・出力回路部 ４・・・出力回路部 ５・・・出力コントロール信号導入部 ６・・・出力コントロール信号人力部 ７・・・内部回路と入力回路部との導入配線８・・・入
力回路部 ９・・・出力回路部、パッド部接続端子ｌＯ・′・・出
力回路部、パッド部接続端子１１・・・内部回路と出力
回路部との導入配線１２・・・内部回路と出力回路部と
の導入配線１３・・・パッド、入力回路部接続部 以上
Claims (1)
- 半導体装置で、外部とのインターフェースを行うための
入出力インターフェースセルをあらかじめマスターとし
てもつ半導体装置で、入出力インターフェースセルを２
個のパッドと２個の出力セルと１個の入力セルにより構
成する事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12812789A JPH02306651A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12812789A JPH02306651A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306651A true JPH02306651A (ja) | 1990-12-20 |
Family
ID=14977063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12812789A Pending JPH02306651A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02306651A (ja) |
-
1989
- 1989-05-22 JP JP12812789A patent/JPH02306651A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020140111A1 (en) | Method and apparatus for implementing selected functionality on an integrated circuit device | |
| KR960006977B1 (ko) | 마스터-슬라이스형 반도체집적회로 | |
| JPH02306650A (ja) | 半導体装置 | |
| JP2594541B2 (ja) | 半導体集積回路 | |
| US5206529A (en) | Semiconductor integrated circuit device | |
| JPH02306651A (ja) | 半導体装置 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPS5764941A (en) | Semiconductor integrated circuit device | |
| JPH058576B2 (ja) | ||
| JPS6095935A (ja) | ゲ−トアレイ集積回路装置 | |
| JP2829994B2 (ja) | 半導体集積回路 | |
| JPH03219659A (ja) | 半導体装置 | |
| JPS60251643A (ja) | 半導体ゲ−トアレイ装置 | |
| JPH0567650A (ja) | 半導体装置 | |
| JPS6089955A (ja) | 半導体装置 | |
| JPH0630379B2 (ja) | マスタスライス式半導体装置 | |
| JPH0586067B2 (ja) | ||
| JPH03265311A (ja) | ３状態ｉ／ｏバッファ制御回路 | |
| JPH04171844A (ja) | 半導体集積回路 | |
| JPH042150A (ja) | 半導体集積回路 | |
| JPS6364054B2 (ja) | ||
| JPH04163938A (ja) | 半導体装置 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPS62217630A (ja) | 半導体集積回路 | |
| JPH08264673A (ja) | 集積回路装置 |