DE3886722T2 - Elektrisch löschbarer und programmierbarer Festwertspeicher mit Und-Nicht-Zellenstruktur. - Google Patents

Elektrisch löschbarer und programmierbarer Festwertspeicher mit Und-Nicht-Zellenstruktur.

Info

Publication number
DE3886722T2
DE3886722T2 DE88121805T DE3886722T DE3886722T2 DE 3886722 T2 DE3886722 T2 DE 3886722T2 DE 88121805 T DE88121805 T DE 88121805T DE 3886722 T DE3886722 T DE 3886722T DE 3886722 T2 DE3886722 T2 DE 3886722T2
Authority
DE
Germany
Prior art keywords
memory cell
memory
cell
substrate
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE88121805T
Other languages
English (en)
Other versions
DE3886722D1 (de
Inventor
Yasuo C O Patent Division Itoh
Ryouhei C O Patent Di Kirisawa
Fujio C O Patent Divis Masuoka
Masaki C O Patent Div Momodomi
Kazunori C O Patent Div Ohuchi
Riichiro C O Patent Di Shirota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3886722D1 publication Critical patent/DE3886722D1/de
Publication of DE3886722T2 publication Critical patent/DE3886722T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die Erfindung betrifft nichtflüchtige Halbleiterspeicher, und genauer elektrisch löschbare, programmierbare Nur-Lese- Speicher mit großer Speicherkapazität.
  • Mit dem zunehmenden Bedarf an Hochleistung und Zuverlässigkeit von digitalen Computersystemen ist die Entwicklung eines Halbleiterspeichers stark gefordert worden, der genügend Speicherkapazität hat, um eine vorhandene nichtflüchtige Datenspeichervorrichtung, wie z.B. eine magnetische Floppy- bzw. Disketteneinheit für Computer, zu ersetzen. Im Vergleich zu magnetischen Plattenspeichervorrichtungen, wie z.B. einer Disketteneinheit und einer Festplatteneinheit, ist ein gegenwärtig erhältlicher elektrisch löschbarer, programmierbarer Halbleiter-Nur-Lese-Speicher zuverlässig und schnell in der Datenschreib-/-Lesegeschwindigkeit. Der elektrisch löschbare programmierbare Halbleiter-Nur-Lese-Speicher ist jedoch nicht groß genug in der Datenspeicherkapazität, um die obigen Magnetdaten- Speichergeräte zu ersetzen.
  • Bei einem herkömmlichen elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (nachfolgend zu "EEPROM" abgekürzt) ist jede Speicherzelle typischerweise aus zwei Transistoren zusammengesetzt, und Daten sind zufällig bitweise geschrieben oder gelöscht. Daher ist eine solche Hochdichte- Integration des EEPROM, die eine große Speicherkapazität bereitstellt, die ausreicht, um die peripheren Datenspeichervorrichtungen zu ersetzen, schwer zu erwarten.
  • Seit kurzem ist als ein nichtflüchtiger Halbleiterspeicher, der bei hoher Dichte integriert ist und daher eine große Speicherkapazität hat, ein löschbarer programmierbarer Nur- Lese-Speicher entwickelt worden, der eine "NAND-Typ-Zellen"- Struktur hat. Dieser Typ von Speichervorrichtungen ist typischerweise so gebaut, daß: (1) jede Speicherzelle einen Transistor benutzt, der ein schwebendes Gate bzw. Gatter und ein Steuergate hat; und (2) ein einziger Kontakt vorgesehen ist zwischen einer Anordnung von Speicherzellen, die auf einem Substrat angeordnet sind, um eine "NAND-Zellen- Struktur" zu bilden, und einer entsprechenden Bitleitung. Daher kann im Vergleich zu dem herkömmlichen EEPROM die von den Speicherzellen besetzte Fläche beträchtlich verringert sein, und daher kann die Integrationsdichte verbessert sein.
  • Der herkömmliche NAND-Zellentyp-EEPROM leidet jedoch unter den Problemen des großen Stromverbrauchs und des Oberflächen-Durchbruchs, der in den Speicherzellen der NAND- Zellenblöcke zur Zeit des Datenschreibens auftritt. Gemäß den herkömmlichen Vorrichtungen des Typs, bei denen heiße bzw. energiereiche Elektronen injiziert werden, ist das Datenschreiben in eine gewählte Speicherzelle durch Injizieren von Elektronen aus einem Bausteinsubstrat in das schwebende Gate der Speicherzelle durch Injektion energiereicher Elektronen erreicht. Die Injektion von Elektronen durch Injektion energiereicher Elektronen erhöht unerwünschterweise den Stromverbrauch im EEPROM. Halbleiter- Diffusionsschichten, die als Drains und Sources von in Reihe angeordneten Zellentransistoren eines gewählten NAND- Zellenblocks dienen, sind direkt in einem Oberflächenteilbereich eines Bausteinsubstrats eines entgegengesetzten Leitfähigkeitstyps gebildet. Im Falle des Tunnel-Elektronenemissionstyps, wenn ein erhöhtes Potential an Sources und Drains der verbleibenden, nicht gewählten Zellentransistoren angelegt ist, um Daten in einen gewählten Speicherzellentransistor des NAND-Zellenblocks zu schreiben, findet der Oberflächen-Durchbruch in der Diffusionsschicht des gewählten Zellentransistors statt. Der Oberflächen- Durchbruch in den Diffusionsschichten verhindert nicht nur wirkungsvolles Datenschreiben in die gewählte Zelle, sondern verursacht auch eine Änderung der Schwellen der Zellen. Dies führt zur Verschlechterung der betrieblichen Zuverlässigkeit des EEPROM. Der Oberflächen-Durchbruch erhöht unerwünschterweise den Stromverbrauch in dem EEPROM.
  • Eine Aufgabe der vorliegenden Erfindung ist demgemäß die Bereitstellung eines neuartigen und verbesserten nichtflüchtigen Halbleiterspeichers.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines neuartigen und verbesserten elektrisch löschbaren, programmierbaren Nur-Lese-Speichers, der hochdichteintegriert ist, um eine große Speicherkapazität zu haben, und der eine hohe betriebliche Zuverlässigkeit aufweist.
  • Gemäß den obigen Aufgaben ist die vorliegende Erfindung in Anspruch 1 angegeben. Sie bezieht sich auf eine spezifische nichtflüchtige Halbleiterspeichervorrichtung mit: einem halbleitenden Substrat; parallelen Bitleitungen, die über dem Substrat gebildet sind; und programmierbaren Speicherzellen, die mit den Bitleitungen verbunden sind. Die Speicherzellen umfassen NAND-Zellenblöcke, von denen jeder eine Reihenanordnung von Speicherzellentransistoren hat. Jeder der Transistoren hat eine Ladungsansammlungsschicht, wie z.B. ein schwebendes Gate, ein Steuergate und halbleitende Schichten, die als seine Source und sein Drain dienen. Diese halbleitenden Schichten sind in einem halbleitenden Muldenbereich gebildet. Der Muldenbereich ist auf der Oberfläche des Substrats gebildet, getrennt von einem Muldenbereich, in dem Transistoren, die eine Peripherieschaltung der Speichervorrichtung bilden, gebildet sind. Parallele Wortleitungen sind über dem Substrat gebildet, um die Bitleitungen zu schneiden, und mit den Gates der Transistoren verbunden. Die Peripherieschaltung beinhaltet eine Treiberschaltung, die so angeordnet ist, daß sie während eines Datenlöschmodus bzw. -betriebs der Vorrichtung Daten, die in allen Speicherzellen gespeichert sind, gleichzeitig löscht, und Daten nacheinander in Speicherzellen eines gewählten NAND-Zellenblocks während eines Datenschreibmodus nach dem Datenlöschmodus schreibt. Wenn eine bestimmte Speicherzelle des gewählten NAND- Zellenblocks dem Schreiben ausgesetzt ist, ist ihr Steuergate mit einer Spannung versorgt, die ein so starkes elektrisches Feld bildet, daß die Übertragung von Ladungen zwischen der Ladungsansammlungsschicht der bestimmten Speicherzelle und dem Muldenbereich erlaubt ist. Dies erlaubt das Datenschreiben nur in der gewählten Zelle.
  • Die vorliegende Erfindung und ihre Aufgaben und Vorteile werden anhand der nachfolgenden ausführlichen Beschreibung der bevorzugten Ausführungsbeispiele offensichtlicher.
  • In der unten aufgeführten ausführlichen Beschreibung von bevorzugten Ausführungsbeispielen der Erfindung wird auf die beiliegenden Zeichnungen Bezug genommen; es zeigen:
  • Fig. 1 systematisch die gesamte Schaltungsanordnung eines elektrisch löschbaren, programmierbaren Nur-Lese-Speichers gemäß einem bevorzugten Ausführungsbeispiel dieser Erfindung;
  • Fig. 2 eine interne Anordnung eines Speicherabschnitts in dem EEPROM von Fig. 1, in dem Speicherzellen in NAND-Zellenblöcke aufgeteilt sind, von denen jeder Speicherzellentransistoren beinhaltet, die mit ersten und zweiten Wähltransistoren in Reihe verbunden sind, um eine NAND-Zellenstruktur zu bilden;
  • Fig. 3 eine Planansicht eines bestimmten NAND-Zellenblocks;
  • Fig. 4 eine Schnittansicht des NAND-Zellenblocks von Fig. 3, dargestellt entlang der Linie 4-4 von Fig. 3;
  • Fig. 5 eine Schnittansicht des NAND-Zellenblocks von Fig. 3, dargestellt entlang der Linie 5-5 von Fig. 3;
  • Fig. 6 und 7 eine Verdeutlichung von Wellenformen von elektrischen Hauptsignalen, die an Hauptteilbereichen des EEPROM von Fig. 1 während seiner verschiedenen Betriebsmodi auftreten;
  • Fig. 8 eine Modifikation des NAND-Zellenblocks von Fig. 5;
  • Fig. 9 eine Verdeutlichung von Wellenformen von elektrischen Hauptsignalen, die in Hauptteilbereichen des EEPROM, der die Schnittstruktur von Fig. 8 hat, während seiner verschiedenen Betriebsmodi auftreten;
  • Fig. 10 eine andere Modifikation der Schnittstruktur des NAND-Zellenblocks von Fig. 5;
  • Fig. 11 eine Planansicht eines bestimmten NAND-Zellenblocks eines elektrisch löschbaren, programmierbaren Nur-Lese-Speichers gemäß eines anderen Ausführungsbeispiels der Erfindung;
  • Fig. 12 eine Schnittansicht des NAND-Zellenblocks von Fig. 11, dargestellt entlang der Linie 12-12 von Fig. 11;
  • Fig. 13 einen äquivalenten Schaltplan des NAND-Zellenblocks von Fig. 11; und
  • Fig. 14 eine Verdeutlichung von Wellenformen von elektrischen Hauptsignalen, die in Hauptteilbereichen des EEPROM, der den NAND-Zellenblock von Fig. 11 hat, während verschiedener Betriebsarten des EEPROM auftreten.
  • Nunmehr auf Fig. 1 Bezug nehmend, hat ein elektrisch löschbarer programmierbarer Nur-Lese-Speicher gemäß einem bevorzugten Ausführungsbeispiel der Erfindung einen Speicherzellenabschnitt 10. Der Speicherzellenabschnitt 10 ist mit einem Zeilendecodierer 12, einem Leseverstärkerabschnitt 14 und einem Spaltendecodierer 16 verknüpft bzw. verbunden. Der Speicherabschnitt 10 ist, wie in Fig. 2 gezeigt, mit Speicherzellen M an Schnittpunkten einer gewählten Anzahl von parallelen Bitleitungen BL1, BL2, ..., BLn und parallelen Wortleitungen WL1, WL2 versehen. Ein Bezugssymbol BLi ist nachfolgend zur Angabe einer willkürlichen Bitleitung der Bitleitungen benutzt. Der Leseverstärker 14 ist mit Bitleitungen BL verbunden, um darauf Ausgangsspannungen zu lesen.
  • Eine Verriegelungs- bzw. Zwischenspeicherschaltung 18 ist mit dem Spaltendecodierer 16 verbunden und speichert vorübergehend Eingangsdaten in den oder Ausgangsdaten aus dem Zellenabschnitt 10. Die Verriegelungsschaltung 18 hat eine Verriegelungskapazität, die der Anzahl der Bitleitungen BL des Zellenabschnitts 10 entspricht. Eine Zeilenadreßpuffereinheit 20 ist mit dem Zeilendecodierer 12 verbunden und hat Adreßeingangsanschlüsse 21, an die Adreßsignale extern angelegt sind. Eine Spaltenadreßpuffereinheit 22 ist mit dem Spaltendecodierer 16 verbunden und hat Adreßeingangsanschlüsse 23, an die Adreßsignale extern angelegt sind. Eingangsdaten sind von einem E/A-Leitungsanschluß an die Verriegelung 18 über die Dateneingangspuffereinheit 24 angelegt. Ausgangsdaten sind von der Verriegelung 18 über den E/A-Leseverstärker 26 und die Datenausgangspuffereinheit 28 an den E/A-Leitungsanschluß angelegt. Wo der EEPROM einen Datenzugriff im Seitenmodus durchführt, sind Ein-Seiten- Daten (Daten von Bits, die in der Anzahl den Bitleitungen BL des Zellenabschnitts 10 gleich sind) vorübergehend in der Verriegelung 18 gespeichert und dann an Bitleitungen BL übertragen, so daß die Daten in gewählte Speicherzellen geschrieben sind, die mit Bitleitungen BL verbunden sind.
  • Ein statischer Direktzugriffsspeicher (nachfolgend als "SRAM" bezeichnet) 30 ist zusätzlich zwischen einem Dateneingangspuffer 24 und der Verriegelung 18 bereitgestellt. Der SRAM 30 hat eine größere Speicherkapazität als die Verriegelung 18. In diesem Ausführungsbeispiel hat der SRAM 30 eine Speicherkapazität von 256 x 4 Bits (das Produkt der Anzahl von Bitleitungen BL und der Anzahl von Speicherzellen M1 bis M4 in jedem Zellenblock Bi), nämlich 1 kBits. Anders gesagt, der SRAM 30 hat eine statische Speicherzellenmatrix, die Reihenanordnungen von statischen Speicherzellen hat, die in der Anzahl Stufen in einem NAND-Block (vier in diesem Ausführungsbeispiel) entsprechen, wobei jede Anordnung eine Seitenlänge hat, die der Anzahl von Bitleitungen BL entspricht. Schreibdaten, die in den Zellenabschnitt 10 einzugeben sind, sind zuerst im SRAM 30 gespeichert, und dann sind gespeicherte Daten, die mehreren Seiten entsprechen, nacheinander Seite für Seite auf die Verriegelung 18 angewandt. Die Installation des SRAM 30 trägt zur Verringerung der Zeit, die zum Datenschreiben erforderlich ist, und so zur Verbesserung der Seitenmodus- Zugriffsgeschwindigkeit bei.
  • Wie in Fig. 2 gezeigt ist, sind die Speicherzellen, die mit Bitleitungen BL des Speicherabschnitts 10 verbunden sind, in Unteranordnungen (nachfolgend als "NAND-Zellenblöcke" oder einfach als "Zellenblöcke" bezeichnet) B1, B2, ... eingeteilt, von denen jeder erste und zweite Wähltransistoren Qs1 und Qs2 und eine gewählte Anzahl von Speicherzellen M hat. Der Wähltransistor Qs ist aus einem Ein-Gate-MOSFET gebildet. Jeder der Wähltransistoren Qs1 und Qs2 ist aus einem Ein-Gate MOSFET GEBILDET. Jede der Speicherzellen M ist im wesentlichen aus einem Doppel-Gate-MOSFET gebildet, der ein schwebendes Gate und ein Steuergate hat. In der Schaltungsanordnung von Fig. 2 sind nur NAND-Zellenblöcke B1, B2, ..., Bn, die mit Bitleitungen BL1, BL2, ... bzw. BLn verbunden sind, nur zum Zwecke der Vereinfachung der Verdeutlichung ausführlich abgebildet.
  • Die Transistorreihenkombination jedes NAND-Zellenblocks Bi hat ein Ende (d.h. den Drain des Speicherzellentransistors M1i) mit der entsprechenden Bitleitung BLi über den ersten Wähltransistor Qs1 verbunden und das andere Ende (d.h. die Source des Speicherzellentransistors M4i) mit einem gemeinsamen Source- bzw. Quellenpotential Vs durch den zweiten Wähltransistor Qs2 verbunden. In diesem Ausführungsbeispiel bestehen Speicherzellen H jedes Zellenblocks Bi aus Speicherzellentransistoren M1, M2, ..., Mn, die in Reihe verbunden sind, um die sogenannte "NAND-Zellen"-Struktur zu bilden. In der folgenden Beschreibung ist die Anzahl der Speicherzellentransistoren in jedem Zellenblock nur zum Zwecke der Vereinfachung der Verdeutlichung nur auf vier festgesetzt. In praktischen Anwendungen beträgt die Anzahl von Speicherzellentransistoren jedoch acht oder sechzehn.
  • Die Wähltransistoren Qs und Speicherzellentransistoren H sind an Schnittpunkten von Bitleitungen BL und Wortleitungen WL plaziert, wie gezeigt ist, wodurch sie eine Zellmatrix bilden Die Leitungen SG1 und SG2, die mit den Wähltransistoren Qs1, Qs2 jedes Zellenblocks B1 verbunden sind, können in dieser Beschreibung jedoch als Gate-Steuerleitung bezeichnet werden.
  • Wie in Fig. 3 gezeigt ist, hat ein NAND-Zellenblock (z.B. B1) eine Reihenanordnung von FETs, die in einer Wannen- bzw. Muldendiffusionsschicht 40 gebildet sind, die in dem Oberflächenteilbereich eines N-Typ-Siliziumbausteinsubstrats 42 gebildet ist (siehe Fig. 4). Der NAND-Zellenblock B1 hat ein Kontaktloch 44 auf der P-Typ-Muldenschicht 40. Genauer ist eine Verbindungsleitung (Aluminiumverdrahtung) 46 gebildet, um isolierend über die Reihenverbindung von FETs Qs und M zu verlaufen. Die Verdrahtung liegt über den Gates der FETs Qs und M, die im Zellenblock B1 beinhaltet sind. Gate-Steuerleitungen SG1 und SG2 und Wortleitungen WL11, WL12, WL13, WL14 sind über der P-Typ-Huldenschicht 40 rechtwinklig zu der Richtung gebildet, in der die Verdrahtung 46 verläuft, wodurch sie die Wähltransistoren Qs1 und Qs2 und die Speicherzellen M1 bis M4 (in Fig. 3 sind die Speicherzellentransistoren dieses Zellenblocks einfach als "M1", "M2", "M3", "M4" angegeben) des NAND-Zellenblocks B1 definieren.
  • Auf die Figuren 4 und 5 verweisend, ist die Transistoranordnung des NAND-Zellenblocks B1 in einem Substratoberflächenbereich gebildet, der von einer Isolierschicht 48 zur Geräteisolation umgeben ist, die im Oberflächenteilbereich der P-Muldenschicht 40 gebildet ist. Die P-Muldenschicht 40 ist auf der Oberfläche des Substrats 42 breit genug gebildet, so daß der Speicherabschnitt 10 darin gebildet sein kann. Die P-Muldenschicht 40 ist von einer anderen P- Muldenschicht (nicht gezeigt getrennt, in der eine Peripherieschaltung, die den Zeilendecodierer 12, den Leseverstärkerabschnitt 14, den Spaltendecodierer 16 usw. enthält, gebildet ist. Wie am deutlichsten in Fig. 4 gezeigt ist, hat der MOSFET M1, der eine Speicherzelle bildet, eine erste Polysiliziumschicht 50, die über dem Substrat 10 bereitgestellt ist, wobei sich eine thermische Oxidschicht 52 dazwischen befindet und sich eine zweite Polysiliziumschicht 54 über der Schicht 50 befindet, wobei sich eine thermische Oxidschicht 56 dazwischen befindet. Die erste Polysiliziumschicht 50 dient als das schwebende Gate des MOSFET M1, während die zweite Polysiliziumschicht 54 als das Steuergate des MOSFET M1 dient. Die anderen Speicherzellen haben die gleiche Struktur wie oben beschrieben ist.
  • Die Steuergate-Schicht 54 ist mit einer entsprechenden Wortleitung (Wortleitung WL1 im Falle von Speicherzelle M1) verbunden. Wie in Fig. 4 gezeigt ist, ist das schwebende Gate 50 so gebildet, daß es die Vorrichtungs-Isolationsregion überlappt, wodurch in jeder Zelle Mi die Kopplungskapazität Cfs zwischen dem schwebenden Gate 50 und der P- Muldenschicht 40, die in dem Substrat 42 gebildet ist, kleiner gemacht ist als die Kopplungskapazität Cfc zwischen dem schwebenden Gate 50 und dem Steuergate 54. Dies ermöglicht auf diese Weise das Datenschreiben/-löschen nur durch die Übertragung von Elektronen zwischen dem schwebenden Gate 50 und der P-Muldenschicht 40 aufgrund des Tunneleffekts. Der Wähltransistor Qs1 hat eine Polysiliziumschicht 58, die sich isolierend über der P-Muldenschicht 40 des Substrats 42 befindet. Eine weitere Polysiliziumschicht 60 ist über der Schicht 58 abgelagert, und diese Schichten 60 und 58 sind durch leitende Durchgangslöcher (nicht gezeigt) elektrisch miteinander verbunden, um als Steuergate des ersten Wähltransistors Qs1 zu funktionieren. Das Steuergate des zweiten Wähltransistors Qs2 ist ebenfalls aus einer Mehrschichtstruktur gebildet, die aus den Polysiliziumschichten 62 und 64 besteht. Eine solche Mehrschichtstruktur ergibt einen niedrigen Widerstand der Gates der Wähltransistoren Qs1 und Qs2.
  • Wie in Fig. 5 gezeigt ist, sind N-Typ-Diffusionsschichten 66, 68, 70, 72, 76, 78 im Oberflächenteilbereich der P- Muldenschicht 40 des Substrats 42 so gebildet, daß sie die Gates der Transistoren Qs und M etwas überlappen. Die N- Diffusionsschichten dienen als die Sources und Drains entsprechender Transistoren. Die N-Diffusionsschichten 66 und 68 dienen z.B. als Drain bzw. Source des Wähltransistors Qs1. Ähnlich dienen die N-Diffusionsschichten 68 und 70 als Drain bzw. Source des Zellentransistors M1.
  • Die obige Schichtstruktur ist vollständig mit einer CVD- Isolationsschicht 82 bedeckt. Ein Durchgangsloch 44 ist in der CVD-Isolationsschicht 82 gebildet, wie gezeigt ist. Eine Aluminiumverdrahtungsschicht 46 ist auf der CVD-Isolationsschicht 82 abgelagert. Die Verdrahtungsschicht 46 erstreckt sich entlang der Reihenverbindung der Transistoren Qs und M und liegt über den Gates der Transistoren Qs und M im Zellenblock B1. Das Kontaktloch 44 ist auf der Drain- Diffusionsschicht 66 des Wähltransistors Qs1 positioniert. Die Aluminium-Verdrahtungsschicht 46 verläuft auf der CVD- Isolationsschicht 82 und berührt die Drain-Diffusionsschicht 66 des Wähltransistors Qs1 durch das Kontaktloch 44. In einem Teilbereich der N-Diffusionsschicht 66, der mit dem Kontaktloch 44 in Kontakt bzw. Berührung ist, ist eine stark dotierte N-Typ- (N+ Typ-) Diffusionsschicht 80 gebildet, wodurch der ohmsche Kontaktwiderstand zwischen der Verdrahtungsschicht 46 und dem Drain des Wähltransistors Qs1 verringert ist. Die Verdrahtungsschicht 46 ist selektiv mit einer Dateneingangsleitung oder einer Datenausgangsleitung verbunden.
  • Gemäß diesem Ausführungsbeispiel haben sowohl das Steuergate als auch das schwebende Gate jedes Speicherzellentransistors eine Breite von 1 um, und die Kanalbreite jedes Speicherzellentransistors ist ebenfalls auf 1 um festgesetzt. Das schwebende Gate ist von beiden Enden der 1 um breiten Verdrahtungsschicht 46 um 1 um hervorstehend. Die erste Gate-Isolationsschicht 52 ist eine thermische Oxidschicht von 20 nm dicke, während die zweite Gate-Isolationsschicht 56 eine thermische Oxidschicht von 35 nm Dicke ist. Bei der Annahme, daß die Dielektrizitätskonstante dieser thermischen Oxidschichten ε ist, sind die oben beschriebenen Kopplungskapazitäten Cfs und Cfc angegeben durch
  • Cfs = ε/0,02
  • Cfc = 3ε/0,035
  • So wird verstanden werden, daß die NAND-Zellenstruktur dieses Ausführungsbeispiels die obige Bedingung erfüllt.
  • Der Betrieb des wie oben aufgebauten EEPROM wird unter Bezugnahme auf das Signalwellenformdiagramm von Fig. 6 beschrieben. Der EEPROM ist angeordnet, um vor dem selektiven Schreiben von Daten eine gleichzeitige Löschoperation durchzuführen, wobei Daten, die in allen Speicherzellen M des Zellenabschnitts 10 gespeichert sind, gleichzeitig gelöscht sind. Der NAND-Zellenblock B1 in der Speicherzellenmatrix in Fig. 2 wird bei der Beschreibung des gleichzeitigen Löschbetriebs als Beispiel benutzt. Zur Zeit t1 ist ein "L"- bzw. Niedrig-Pegel-Potential (z.B. 0 Volt) an die Steuergateleitungen SG1 und SG2 geliefert, wie in Fig. 6 gezeigt ist, so daß die Wähltransistoren Qs1 und Qs2 nichtleitend gemacht sind und daher der Zellenblock Bl von der entsprechenden Leitung BL1 elektrisch getrennt ist. Ein "L"-Pegel-Potential ist an die Wortleitungen WL1 bis WL4 angelegt, so daß das Substratpotential Vsub und das Muldenpotential Vwell auf ein "H"- bzw. Hoch-Pegel-Potential (z.B. 18 Volt) gesetzt sind. Das Potential Vbit der Bitleitungen, einschließlich der Bitleitungen BL1 und BL2, ist auf ein "H"-Pegel-Potential (18 Volt) gesetzt. Auf diese Weise ist zwischen dem Steuergate 54 (siehe Fig. 5) aller Speicherzellen M, einschließlich der Speicherzellen M1 bis M4 (wenn ein bestimmter NAND-Zellenblock festgelegt ist, sind seine Speicherzellen nachfolgend einfach als "M1", ..., "M4" angegeben), und der P-Muldenschicht 40 ein elektrisches Feld erzeugt, mit dem Ergebnis, daß Elektronen aufgrund von Tunneln aus dem schwebenden Gate 50 zur P-Muldenschicht 40 entladen sind. Folglich verschiebt sich die Schwelle jeder Speicherzelle M in der negativen Richtung, um einen gespeicherten logischen "0"-Zustand zu liefern.
  • Nachher ist der EEPROM zur Zeit t2 auf einen Datenschreibmodus eingestellt. Wenn der NAND-Zellenblock B1 gewählt ist, schreibt der EEPROM nacheinander Daten in Speicherzellen M1 bis M4 in dem gewählten NAND-Zellenblock B1. In diesem Fall ist die Speicherzelle M4, die am weitesten entfernt ist von dem Verbindungspunkt (der als Drain des ersten Wähltransistors Qs1 betrachtet werden kann) zwischen dem NAND- Zellenblock B1 und der damit verbundenen, entsprechenden Bitleitung BL, zuerst dem Datenschreiben ausgesetzt, und die Speicherzelle M1, die am nächsten bei dem Verbindungspunkt ist, ist als letztes dem Datenschreiben ausgesetzt. Das aufeinanderfolgende Datenschreiben ist nämlich in der Reihenfolge M4, M3, M2, M1 ausgeführt.
  • In einem in Fig. 6 gezeigten Datenschreibmodus ist eine Einschaltspannung, die eine Zwischenspannung ist, die die Hälfte einer erhöhten Spannung Vpp ist, in diesem Beispiel 10 Volt, an die Steuergateleitung SG1 angelegt, um den ersten Wähltransistor Qs1 leitend zu machen, so daß der Zellenblock B1 elektrisch mit der entsprechenden Bitleitung BL1 verbunden sein kann. Die Steuergateleitung SG2 ist auf einem "L"-Pegel-Potential (z.B. 0 Volt) gehalten, mit dem Ergebnis, daß der zweite Wähltransistor Qs2 nichtleitend gemacht ist und daher der Zellenblock B1 an der Source des Speicherzellentransistors M4 von dem Source-Potential Vs elektrisch getrennt ist. Gleichzeitig sind das Source- Potential Vs und das Muldenpotential Vwell auf ein "L" - Pegel-Potential (0 Volt) gesetzt.
  • Um Daten zuerst in die Speicherzelle M4 zu schreiben, ist ein "H"-Pegel-Potential, das im Bereich von 12 bis 20 Volt liegen kann, z.B. 20 Volt, an die Wortleitung WL4 angelegt, die mit dem Steuergate der gewählten Speicherzelle M4 zur Zeit t2 verbunden ist, wogegen ein Zwischenpotential (10 Volt) an die nicht gewählten Wortleitungen WL1 bis WL3 angelegt ist. Das Potential Vbit1 der gewählten Bitleitung BL1 ist auf ein "L"-Pegel-Potential (18 Volt) gesetzt, wogegen das Potential Vbit2 der nichtgewählten Bitleitung BL2 auf das Zwischenpotential (10 Volt) gesetzt ist. Die Spannung Vcg4 des Steuergate der gewählten Zelle M4 ist auf ein "H"-Pegel-Potential gesetzt, während die Spannungen Vcg1, Vcg2, Vcg3 der Steuergates der übrigen Zellen M1 bis M3 auf das Zwischenpotential gesetzt sind, wie in Fig. 6 gezeigt ist. Als Ergebnis ist ein hohes elektrisches Feld zwischen dem Steuergate 54 und den N-Schichten 74, 76 und zwischen dem Steuergate 54 und der P-Muldenschicht 40 der gewählten Speicherzelle M4 erzeugt, so daß Elektronen von den Schichten 74, 76 und der Muldenschicht 40 in das schwebende Gate 50 der gewählten Speicherzelle M4 getunnelt sind. Die Schwelle der gewählten Speicherzelle M4 wird daher positiver, so daß logische "1' "-Daten in Zelle M4 gespeichert sind. Zu dieser Zeit weisen die Schwellen von nichtgewählten Zellen M1 bis M3 keine wesentlichen Abweichungen auf und bewahren daher den gespeicherten logischen Zustand "0". Da die Steuergatespannungen der Zellen M1 bis M3 auf das Zwischenpotential gesetzt sind, wie oben beschrieben ist, ist das in jeder Zelle erzeugte elektrische Feld nicht so stark, um Elektronen zu dem schwebenden Gate hin zu zwingen. Die Schwellen der Speicherzellen M des nichtgewählten Zellenblocks B2 neben dem gewählten NAND-Zellenblock B1 weisen keine wesentliche Abweichung auf und bewahren daher den gespeicherten logischen Zustand "0". Der Grund hierfür ist, daß das Bitleitungspotential Vbit2 des nichtgewählten NAND- Zellenblocks B2 auf das Zwischenpotential gesetzt ist und daher kein so starkes elektrisches Feld in diesen Speicherzellen erzeugt ist, daß das Tunneln von Elektronen zu ihren schwebenden Gates verursacht ist.
  • Wenn in dem gewählten NAND-Zellenblock B1 die Speicherzelle M3 nach der Speicherzelle M4 gewählt ist, ist ein "H"-Pegel- Potential (20 Volt) an die Wortleitung WL3 zur Zeit t3 angelegt, mit dem Ergebnis, daß die Steuergatespannung Vcg3 der Speicherzelle M3 auf ein "H"-Pegel-Potential geht. Die Steuerspannungen Vcg1, Vcg2, Vcg4 der übrigen Zellen M1, M2 und M4 gehen auf das Zwischenpotential, wie in Fig. 6 gezeigt ist. Folglich ist ein hohes elektrisches Feld in der gewählten Speicherzelle M3 in Übereinstimmung mit derselben Weise erzeugt, wie oben beschrieben ist, so daß Elektronen in das schwebende Gate 50 tunnel-injiziert sind. Die Schwelle der gewählten Speicherzelle M3 wird daher positiver, so daß logische "1"-Daten in M3 gespeichert sind. Anschließend ist gemäß dem oben beschriebenen Schreibverfahren nacheinander in die übrigen Zellen M2 und M1 geschrieben.
  • Wenn der EEPROM zur Zeit t6 auf einen Datenlesemodus eingestellt ist, ist eine Einschaltspannung (z.B. 5 Volt) an die Steuergateleitungen SG1 und SG2 angelegt, wie in Fig. 6 gezeigt ist, wodurch die Wähltransistoren Qs1 und Qs2 leitend gemacht sind, um den Zellenblock B1 elektrisch mit der entsprechenden Bitleitung BL1 und dem Source-Potential Vs zu verbinden, das dasselbe ist wie das Muldenpotential Vwell. Zu dieser Zeit sind das Substratpotential Vsub und das Muldenpotential Vwell auf ein "L"-Pegel-Potential (0 Volt) gesetzt.
  • Um beispielsweise die gespeicherten Daten aus der Speicherzelle M4 und dem NAND-Zellenblock B1 zu lesen ist ein Lese- "H"-Pegel-Potential (z.B. 5 Volt) an die Bitleitung BL1 angelegt, während ein "L"-Pegel-Potential (0 Volt) an die Bitleitung BL2 angelegt ist. Durch Anlegen eines "L"-Pegel- Potentials (0 Volt) an die Wortleitung WL4, die mit Zelle H4 verbunden ist, ist ihr Steuergatepotential Vcg4 auf ein "L" - Pegel-Potential (0 Volt) gesetzt. Zu dieser Zeit sind die übrigen Zellen M1 bis M3 auf dem "H"-Pegel-Potential (5 Volt) gehalten. Als Folge sind der erste Wähltransistor Qs1 und die Zellen M1 bis M3 leitend gemacht, und die gewählte Zelle M4 ist elektrisch mit der entsprechenden Bitleitung BL1 verbunden. Durch Erkennen, ob ein Strom durch die Bitleitung BL1 oder nicht durch den Leseverstärker 14 fließt, kann bestimmt werden, ob die in Zelle M4 gespeicherten Daten entweder eine logische "1" oder eine logische "0" sind.
  • Das gleichzeitige Löschen des EEPROM und das Spannungsanlegungsschema für selektives Datenschreiben können geändert werden, wie in Fig. 7 gezeigt ist. Gemäß der hier beschriebenen Spannungsanlegungstechnik ist das Substratpotential Vsub durch den gleichzeitigen Löschmodus und den Schreibmodus ständig auf einem "L"-Pegel-Potential (das von 0 bis 5 Volt beträgt z.B. 0 Volt) gehalten. In dem gleichzeitigen Löschmodus, der während eines Intervalls zwischen t1 und t2 durchgeführt ist, ist ein "L"-Pegel-Potential (0 Volt) an die Steuergateleitungen SG1 und SG2 angelegt, wie in Fig. 7 gezeigt ist, so daß die Wähltransistoren Qs1 und Qs2 nichtleitend gemacht sind, wodurch sie jeden Zellenblock Bi elektrisch von der entsprechenden Bitleitung BLi trennen. Ein negatives erhöhtes Potential (z.B. -18 Volt) ist an Wortleitungen WL1 bis WL4 angelegt. In diesem Fall sind das Muldenpotential Vwell und das Potential Vbit aller Bitleitungen, einschließlich der Bitleitungen BL1 bis BL2, auf Erdpotential (0 Volt) gesetzt. Durch eine solche Spannungsanlegung, in allen Speicherzellen M einschließlich der Speicherzellen M1 bis M4, sind Elektronen von ihren schwebenden Gates 50 zur P-Muldenschicht 40 aufgrund von Tunneln auf dieselbe Weise wie beim obigen Löschmechanismus entladen. Folglich sind alle Speicherzellen M gleichzeitig gelöscht.
  • In dem Datenschreibmodus ist eine Spannung, die von 0 Volt bis -6 Volt, z.B. 0 Volt, betragen kann, an die Steuergateleitung SG1 angelegt, so daß der erste Wähltransistor Qs1 leitend gemacht ist, um den Zellenblock B1 elektrisch mit der Bitleitung BL1 zu verbinden. Eine negative erhohte Spannung (z.B. -20 Volt) ist an die Steuergateleitung SG2 angelegt, so daß der zweite Wähltransistor Qs2 nichtleitend gemacht ist und so den Zellenblock B1 an der Sourcees Speicherzellentransistors M4 elektrisch von dem Source- Potential Vs trennt. Zu dieser Zeit ist das Muldenpotential Vwell auch auf die negative erhöhte Spannung (-20 Volt) gesetzt.
  • Wie in dem vorherigen Fall ist die Zelle M4 zuerst dem Datenschreiben ausgesetzt. Zu dieser Zeit ist Erdpotential (0 Volt) nur an Wortleitung WL4 angelegt, wogegen eine negative Zwischenspannung (-10 Volt) an die übrigen Wortleitungen WL1 bis WL3 angelegt ist. Das Potential Vbit1 der gewählten Bitleitung BL1 ist auf eine negative erhöhte Spannung (-20 Volt) gesetzt, und das Potential Vbit2 der nichtgewählten Bitleitung BL2 ist auf eine negative Zwischenspannung (-10 V) gesetzt. Folglich ist in der gewählten Zelle M4 auf dieselbe Weise wie oben ein starkes elektrisches Feld erzeugt, so daß Tunneln von Elektronen in das schwebende Gate stattfindet und verursacht, daß logische "1"-Daten in M4 hineingeschrieben sind.
  • Gemäß dem Ausführungsbeispiel besteht ein Strom, der in einer gewählten Zelle während des gleichzeitigen Löschmodus oder des Datenschreibmodus fließt, im wesentlichen aus einem Tunnelstrom, der zwischen der P-Muldenschicht 40, die in dem Substrat 42 gebildet ist, und dem schwebenden Gate der gewählten Zelle fließt, und einem Leckstrom, der zwischen jeder der N-Diffusionsschichten, die als die Source und der Drain der gewählten Zelle und P-Muldenschicht 40 dienen, fließt (oder einem Leckstrom, der durch den Übergang zwischen dem Substrat 42 und der P-Muldenschicht 40 fließt). Der Strom ist daher extrem klein, nicht mehr als 10 uA. Diese Tatsache trägt stark zur Unterdrückung des Stromverbrauchs in dem EEPROM bei.
  • Ferner sind gemäß dem Ausführungsbeispiel die Halbleiter- Diffusionsschichten 66, 68, 70, 72, 74, 76, 78, die als die Sources und Drains der Speicherzelle M in jedem NAND-Zellenblock dienen, mit der Huldenschicht 40 umgeben, die einen Leitfähigkeitstyp hat, der dem des Substrats 42 entgegengesetzt ist. Da die Muldenschicht 40 die Erzeugung des Oberflächen-Durchbruchs in diesem Diffusionsschichten wirkungsvoll verhindern kann, kann die unerwünschte Abweichung der Schwellen von Zellen beim Schreiben von Daten in eine gewählte Zelle vermieden sein. Deshalb kann der EEPROM in seiner betrieblichen Leistungsfähigkeit und Zuverlässigkeit verbessert sein.
  • Ferner sind während des Datenschreibmodus alle NAND- Zellenblöcke B, einschließlich des gewählten NAND- Zellenblocks (B1), von dem Quellenpotential Vs elektrisch isoliert, indem die Wähltransistoren Qs2 dafür nichtleitend gemacht sind. Dementsprechend kann ein Stromflußweg zwischen Bitleitungen BL und dem Quellenpotential Vs vollständig unterbrochen sein, so daß ein interner Leckstrom beseitigt ist, der dazu neigt, durch den Weg zu fließen. Dies führt zur Verringerung des Stromverbrauchs des EEPROM.
  • Der EEPROM kann so geändert sein, daß jeder NAND-Zellenblock Bi auf dem P-Typ-Bausteinsubstrat 100 geformt ist, wie in Fig. 8 gezeigt ist. In diesem Fall sind die ersten und zweiten Wähltransistoren Qs1 und Qs2 und die Speicherzellen M1 bis M4 des NAND-Zellenblocks B1 jeweils auf einem P- Kanal-MOSFET gebildet, der in der N-Muldenschicht 102 gebildet ist. Die N-Muldenschicht 102 ist in einem Oberflächenteilbereich des P-Muldensubstrats 100 gebildet, wie in Fig. 8 gezeigt ist. Die P-Typ-Halbleiter-Diffusionsschichten 104, 106, 108, 110, 112, 114, 116, die als die Sources und Drains der Transistoren Qs1, Qs2 und M1 bis M4 dienen, sind in einer Anordnung in der N-Muldenschicht 102 gebildet. P-Typ-Diffusionsschichten 104 haben jeweils eine stark dotierte P-Typ-Diffusionsschicht 118 an dem Kontaktteilbereich mit dem Kontaktloch 44. Da die anderen Teilbereiche des NAND-Zellenblocks B1 von Fig. 8 dieselben sind wie diejenigen des vorherigen Ausführungsbeispiels, sind dieselben Symbole wie diejenigen, die in Fig. 5 verwendet sind, wiederverwendet, und ihre ausführliche Beschreibung ist weggelassen.
  • Mit dem EEPROM, der eine solche Struktur hat, ist das Substratpotential Vsub durch die gleichzeitigen Lösch-, Schreib- und Lesemodi ständig auf Erdpotential (0 Volt) gehalten. In dem gleichzeitigen Löschmodus, der zwischen dem Intervall zwischen t1 und t2 ausgeführt ist, ist ein Potential von 5 Volt an die Steuergate-Leitungen SG1 und SG2 angelegt, wie in Fig. 9 gezeigt ist, so daß die Wähltransistoren Qs1 und Qs2 nichtleitend gemacht sind und daher jeden Zellenblock Bi elektrisch von der entsprechenden Bitleitung BLi trennen. Ein positives erhöhtes Potential (z.B. 18 Volt) ist an die Wortleitungen WL1 bis WL4 angelegt. In diesem Fall sind das Muldenpotential Vwell und das Potential Vbit aller Bitleitungen einschließlich der Bitleitungen BL1 und BL2 auf Erdpotential (0 Volt) gesetzt. Durch ein solches Spannungsanlegungsschema sind in allen Speicherzellen M, einschließlich der Speicherzellen M1 bis M4, Elektronen auf dieselbe Weise wie bei dem obigen Löschmechanismus zu ihren schwebenden Gates 50 und zur P-Muldenschicht 40 getunnelt. Folglich sind alle Speicherzellen M gleichzeitig gelöscht.
  • In dem Datenschreibmodus ist eine Spannung von 5 Volt an die Steuergate-Leitung SG1 angelegt, so daß der erste Wähltransistor Qs1 leitend gemacht ist, wodurch er den Zellenblock B1 elektrisch mit der Bitleitung BL1 verbindet. Eine positive erhöhte Spannung (z.B. 20 Volt) ist an die Steuergate-Leitung SG2 angelegt, so daß der zweite Wähltransistor Qs2 nichtleitend gemacht ist, wobei auf diese Weise der Zellenblock B1 an der Source des Speicherzellentransistors M4 elektrisch von dem Source-Potential Vs getrennt ist. Zu dieser Zeit ist auch das Muldenpotential Vwell auf die positive erhöhte Spannung (20 Volt) gesetzt.
  • Wie in dem vorherigen Fall ist die Zelle M4 zuerst dem Datenschreiben ausgesetzt. Zu dieser Zeit ist Erdpotential (0 Volt) nur an die Wortleitung WL4 angelegt, wogegen eine positive Zwischenspannung (10 Volt) an die übrigen Wortleitungen WL1 bis WL3 angelegt ist. Das Potential Vbit1 der gewählten Bitleitung BL1 ist auf eine positive erhöhte Spannung (20 Volt) gesetzt, und das Potential Vbit2 der nichtgewählten Bitleitung BL2 ist auf eine positive Zwischenspannung (10 Volt) gesetzt. Folglich ist in der gewählten Zelle M4 ein starkes elektrisches Feld auf dieselbe Weise erzeugt, wie oben beschrieben ist, so daß Elektronen von dem schwebenden Gate zur N-Muldenschicht 102 zurückgetunnelt sind, und daher verschiebt sich die Schwelle von Zelle M4 in der negativen Richtung, wodurch sie das Schreiben von logische "1"-Daten in M4 verursacht. Ähnlich wird das selektive Datenschreiben bei Zellen M in der Reihenfolge M3, M2, M1 ausgeführt.
  • In dem Datenlesemodus, z.B. wenn Zelle M4 gewählt ist, sind die Gatespannungen Vsg1 und Vsg2 der ersten und zweiten Wähltransistoren Qs1 und Qs2, die Steuergatespannungen Vcg1 bis Vcg3 der nichtgewählten Zellen M1 bis M3 und die Spannung Vbit1 der gewählten Bitleitung BL1 auf Erdpotential (0 Volt) gesetzt. Zu dieser Zeit sind die gewählte Bitleitung BL2 und das Muldenpotential Vwell auf 5 Volt gesetzt. Das Steuergate Vcg4 der gewählten Zelle M4 ist auf 5 Volt gesetzt, indem an die Wortleitung WL4 5 Volt angelegt sind. Folglich ist die Auslesespannung, die den gespeicherten Daten in der gewählten Zelle M4 entspricht, durch die nichtgewählten Zellentransistoren M1 bis M3, die leitend gemacht sind, an die Bitleitung BL1 übertragen und dann der Logikpegelunterscheidung in derselben Weise ausgesetzt, wie oben beschrieben ist.
  • Der EEPROM kann so geändert sein, daß die NAND-Zellenstruktur mit Speicherzellen M, die aus N-Kanal-MOSFETs bestehen, wie in Fig. 5 gezeigt ist, in dem P-Typ-Bausteinsubstrat 150 gebildet ist, wie in Fig. 10 gezeigt ist. In diesem Fall ist eine N-Muldenschicht 152 zusätzlich in dem P-Substrat 150 geformt, um die P-Muldenschicht 40 zu umgeben, in der die ersten und zweiten Wähltransistoren Qs1 und Qs2 und N-Typ- Diffusionsschichten 66, 68, 70, 72, 76, 78, die als die Sources und Drains der Speicherzellen M1 bis M4 des NAND- Zellenblocks B1 dienen, gebildet sind. Die P-Muldenschicht 40 und die N-Muldenschicht 152 sind an einen Anschluß 154 zusammenverbunden, so daß sie auf demselben Potential sind. Die gleichzeitigen Lösch-, Schreib- und Leseoperationen dieser Modifikationen sind durch die Benutzung desselben Spannungsanlegungsschemas wie das in der vorherigen Modifikation von Fig. 8 ausgeführt.
  • Die Plankonfiguration des NAND-Zellenblocks B1 des EEPROM gemäß noch einer weiteren Modifikation hat eine "Drei-Gate- Struktur", wie in Fig. 11 gezeigt ist. Genauer ist eine Löschgateschicht 200 zwischen den schwebenden Gates 50 und den Steuergates 54 der in Reihe angeordneten Speicherzellentransistoren M1 bis M4 des NAND-Zellenblocks B1 isolierend bereitgestellt, um senkrecht zu diesen Gates zu verlaufen. Die schwebenden Gates 50 überlappen das Löschgate 200, wie gezeigt ist. Die Löschgateschicht 200 ist aus einer Polysiliziumschicht gebildet, die parallel zu der Aluminiumverdrahtungsschicht 46 verläuft. Die Polysiliziumschicht liegt im Dickebereich von 100 bis 400 nm. Die Zellenschnittstruktur entlang der Aluminiumverdrahtungsschicht 46 ist genau dieselbe wie die in dem Ausführungsbeispiel von Fig. 5.
  • Die Schnittstruktur entlang der Löschgateschicht 200 ist in Fig. 12 gezeigt, in der gleiche Bezugssymbole verwendet sind, um gleiche Teilbereiche in Fig. 5 zu bezeichnen. Wie in Fig. 12 gezeigt ist, liegt die Löschgateschicht 200 auch isolierend zwischen doppelschichtigen Gates 58 und 60 (62 und 64) von jedem der ersten und zweiten Wähltransistoren Qs1 und Qs2, die an den gegenüberliegenden Enden der Reihenanordnung der Zellentransistoren M1 bis M4 bereitgestellt sind. In jedem Speicherzellentransistor sind das schwebende Gate 50 und das Steuergate 52 durch das Löschgate 200 kapazitiv aneinandergekoppelt. Eine äquivalente bzw. entsprechende Schaltung des NAND- Zellenblocks B1 mit der "Drei-Gate"-Struktur ist in Fig. 13 gezeigt, in der das Löschgate 200 des NAND-Zellenblocks B1 und das Löschgate eines weiteren NAND-Zellenblocks B2 neben B1 an die Gatesteuerspannung Veg zusammenverbunden sind.
  • In dem gleichzeitigen Löschmodus ist die Spannung Veg an dem Löschgate 200 auf ein erhöhtes Potential (20 Volt) gesetzt, wie in Fig. 14 gezeigt ist. Das Muldenpotential Vwell und das Substratpotential Vsub sind während aller Betriebsmodi, einschließlich des gleichzeitigen Löschmodus, ständig bei Erdpotential (0 Volt) gehalten. Die Gatespannungen Vsg1 und Vsg2 der ersten und zweiten Wähltransistoren Qs1 und Qs2 sind auf eine Spannung gesetzt, die im Bereich von 0 bis 5 Volt (z.B. 0 Volt) liegen kann. Die Spannung Vbit auf allen Bitleitungen BL und die Spannungen Vcg1 bis Vcg4 auf den Wortleitungen WL1 bis WL4 sind auf Erdpotential (0 Volt) gesetzt. Folglich sind in dem NAND-Zellenblock B1 Elektronen, die bei schwebenden Gates der Speicherzellen M1 bis M4 angesammelt sind, gleichzeitig entladen, um das Gate 200 aufgrund des Tunneleffekts zu löschen, so daß alle Speicherzellen M gleichzeitig gelöscht sind. Das selektive Schreiben und Lesen ist auf dieselbe Weise ausgeführt wie in dem Ausführungsbeispiel, das die P-Muldenschicht 40 hat.
  • Mit einer solchen Anordnung ist zum Löschen von Daten keine hohe Gatespannung erforderlich, weil das schwebende Gate 50 und das Steuergate 54 jeder der Speicherzellen M teilweise kapazitiv aneinandergekoppelt sind. Daher ermöglicht dies die Verringerung des Leistungs- bzw. Stromverbrauchs in dem EEPROM und die Vereinfachung der peripheren Schaltungsanordnung. Da in jeder Zelle eine Region, durch die Tunnelstrom fließt, um Daten zu löschen, relativ schmal ist, kann ferner kann die Verschlechterung der Qualität der polykristallinen Silizium-Gate-Isolierschicht 52 (siehe Fig. 4) des NAND-Zellenblocks B1 auf ein Mindestmaß zurückgeführt werden, wenn der EEPROM wiederholt dem gleichzeitigen Löschen ausgesetzt ist. Auf diese Weise kann die Betriebszuverlässigkeit des EEPROM verbessert sein. Dieser Typ von NAND-Zellenstrukturen kann auf Wunsch ohne Benutzung der P- Muldenschicht 40 direkt auf einem Bausteinsubstrat gebildet sein.

Claims (9)

1. Nichtflüchtige Halbleiterspeichervorrichtung mit
einem halbleitendem Substrat (42, 100, 150), das eine Oberfläche hat,
parallelen Bitleitungen (BL), die über dem Substrat bereitgestellt sind,
programmierbaren Speicherzellen (M), die mit den Bitleitungen verbunden und in eine Vielzahl von Zellenmatrizen (B1, B2) unterteilt sind, die jeweils eine Serienmatrix von Speicherzellentransistoren (M11, M21, M31, M41) haben, wobei jeder Speicherzellentransistor eine isolierte Ladungsansammlungsschicht (50), ein Steuergatter bzw. -gate (54), das über der Ladungsansammlungsschicht (50) liegt, und beabstandete fremdstoffdotierte halbleitende Schichten (68, 70, 72, 74, 76, 78; 106, 108, 110, 112, 114, 116) als Sources und Drains der Speicherzellentransistoren hat,
einer Steuereinrichtung (12, 14) zum Löschen der Speicherzellen während einer ersten Periode und zum Schreiben von Daten in die Speicherzellen (M1 bis M4) einer gewählten Zellenmatrix (B1) während einer zweiten Periode,
einem Halbleitermuldenbereich (40, 102), der in der Oberfläche des Substrats gebildet ist, wobei die Vielzahl von Zellenmatrizen (B1, B2) in dem Muldenbereich (40, 102) angeordnet sind,
wobei die Steuereinrichtung (12, 14) die in allen Speicherzellen gespeicherten Daten veranlaßt, im wesentlichen gleichzeitig gelöscht zu sein, und
wobei die Steuereinrichtung (12, 14) veranlaßt, daß Daten nacheinander in die Speicherzellen (M1 bis M4) einer gewählten Zellenmatrix (BI) geschrieben werden, dadurch gekennzeichnet,
daß die Steuereinrichtung (12, 14) das Schreiben auf eine solche Weise verursacht, daß, wenn eine bestimmte Speicherzelle der gewählten Zellenmatrix (B1) dem Schreiben ausgesetzt ist, die Steuereinrichtung (12, 14) das Steuergate der bestimmten Speicherzelle mit einer Spannung anwendet, die groß genug ist, um das Bewegen oder Übertragen von elektrischen Ladungen zwischen der Ladungsansammlungsschicht (50) der bestimmten Speicherzelle und dem Muldenbereich (40, 102) zu erlauben.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung (12, 14) die Speicherzellentransistoren der gewählten Zellenmatrix (B1) nacheinander programmiert in einer umgekehrten Reihenfolge, in der sie mit einer entsprechenden Bitleitung verbunden sind, die dort zugeordnet ist.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (42, 100) und der Muldenbereich (40, 102) im Leitfähigkeitstyp voneinander verschieden sind.
4. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vorrichtung ferner einen zusätzlichen Halbleitermuldenbereich (152 in Fig. 10) aufweist, der den Muldenbereich (40) in dem Substrat (150) umgibt, und daß das Substrat (150) und der Muldenbereich (40) im Leitfähigkeitstyp einander gleich sind und im Leitfähigkeitstyp von dem zusätzlichen Muldenbereich (152) verschieden sind.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Muldenbereich (40) und der zusätzliche Muldenbereich (152) an ein gemeinsames Potential (Vwell) gekoppelt sind.
6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede der Vielzahl von Zellenmatrizen eine Lösch- Gate-Schicht (200) aufweist, die isoliert über dem Substrat (42) bereitgestellt ist, um sich im wesentlichen parallel zu der Serienmatrix von Speicherzellentransistoren zu erstrecken und isoliert zwischen der Ladungsansammlungsschicht (50) und dem Steuergate (54) jedes Speicherzellentransistors zu liegen.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Lösch-Gate-Schicht (200) die Ladungsansammlungsschicht (50) überlappt, wobei das Steuergate (54) kapazitiv mit der Lösch-Gate-Schicht (200) gekoppelt ist.
8. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder der Speicherzellentransistoren (M) eine erste Kopplungskapazität (Cfs), die zwischen der Ladungsansammlungsschicht (50) und dem Substrat (42) definiert ist, und eine zweite Kopplungskapazität (Cfc), die zwischen der Ladungsansammlungsschicht (50) und dem Steuergate (54) definiert ist, hat, wobei die erste und zweite Kopplungskapazität voneinander verschieden sind.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die erste Kopplungskapazität (Cfs) weniger ist als die zweite Kopplungskapazität (Cfc).
DE88121805T 1987-12-28 1988-12-28 Elektrisch löschbarer und programmierbarer Festwertspeicher mit Und-Nicht-Zellenstruktur. Expired - Lifetime DE3886722T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32978187A JP2685770B2 (ja) 1987-12-28 1987-12-28 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
DE3886722D1 DE3886722D1 (de) 1994-02-10
DE3886722T2 true DE3886722T2 (de) 1994-04-28

Family

ID=18225194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88121805T Expired - Lifetime DE3886722T2 (de) 1987-12-28 1988-12-28 Elektrisch löschbarer und programmierbarer Festwertspeicher mit Und-Nicht-Zellenstruktur.

Country Status (5)

Country Link
US (1) US4959812A (de)
EP (1) EP0322900B1 (de)
JP (1) JP2685770B2 (de)
KR (1) KR920001917B1 (de)
DE (1) DE3886722T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10342997A1 (de) * 2003-09-17 2005-04-28 Infineon Technologies Ag Elektronischer Schaltkreis, Schaltkreis-Testanordnung und Verfahren zum Ermitteln der Funktionsfähigkeit eines elektronischen Schaltkreises

Families Citing this family (265)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295096A (en) * 1988-07-11 1994-03-15 Mitsubishi Denki Kabushiki Kaisha NAND type EEPROM and operating method therefor
JP2718716B2 (ja) * 1988-09-30 1998-02-25 株式会社東芝 不揮発性半導体メモリ装置およびそのデータ書替え方法
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
JP2772020B2 (ja) * 1989-02-22 1998-07-02 株式会社東芝 Ｍｏｓ型半導体装置
US4996669A (en) * 1989-03-08 1991-02-26 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
DE69033262T2 (de) 1989-04-13 2000-02-24 Sandisk Corp., Santa Clara EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5075890A (en) * 1989-05-02 1991-12-24 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with nand cell
US5247480A (en) * 1989-05-02 1993-09-21 Kabushiki Kaisha Toshiba Electrically erasable progammable read-only memory with nand cell blocks
JP2624864B2 (ja) * 1990-02-28 1997-06-25 株式会社東芝 不揮発性半導体メモリ
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
JP3448051B2 (ja) * 1990-03-31 2003-09-16 株式会社東芝 不揮発性半導体記憶装置
JP3099887B2 (ja) * 1990-04-12 2000-10-16 株式会社東芝 不揮発性半導体記憶装置
US5122985A (en) * 1990-04-16 1992-06-16 Giovani Santin Circuit and method for erasing eeprom memory arrays to prevent over-erased cells
JP2586187B2 (ja) * 1990-07-16 1997-02-26 日本電気株式会社 半導体記憶装置
JP3204666B2 (ja) * 1990-11-21 2001-09-04 株式会社東芝 不揮発性半導体記憶装置
US5222040A (en) * 1990-12-11 1993-06-22 Nexcom Technology, Inc. Single transistor eeprom memory cell
US5197027A (en) * 1991-01-24 1993-03-23 Nexcom Technology, Inc. Single transistor eeprom architecture
US5345418A (en) * 1991-01-24 1994-09-06 Nexcom Technology, Inc. Single transistor EEPROM architecture
DE4205061C2 (de) * 1991-02-19 2000-04-06 Toshiba Kawasaki Kk Nichtflüchtige Halbleiter-Speicheranordnung
JP3114229B2 (ja) * 1991-04-05 2000-12-04 ソニー株式会社 不揮発性記憶装置
DE69232807T2 (de) * 1991-12-09 2003-02-20 Fujitsu Ltd., Kawasaki Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung
US5544103A (en) * 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
DE4311358C2 (de) * 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
DE4345276C2 (de) * 1992-04-07 2000-11-16 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren dafür
JP3152762B2 (ja) * 1992-10-06 2001-04-03 富士通株式会社 不揮発性半導体記憶装置
US5341342A (en) * 1992-12-18 1994-08-23 National Semiconductor Corporation Flash memory cell structure
KR960006748B1 (ko) * 1993-03-31 1996-05-23 삼성전자주식회사 고속동작 및 저전원공급전압에 적합한 쎌구조를 가지는 불휘발성 반도체 집적회로
JPH06291332A (ja) * 1993-04-06 1994-10-18 Nippon Steel Corp 半導体記憶装置及びその使用方法
US5471423A (en) * 1993-05-17 1995-11-28 Nippon Steel Corporation Non-volatile semiconductor memory device
JP3224907B2 (ja) * 1993-06-08 2001-11-05 株式会社東芝 不揮発性半導体記憶装置
KR0167874B1 (ko) * 1993-06-29 1999-01-15 사토 후미오 반도체 기억장치
JP3162564B2 (ja) * 1993-08-17 2001-05-08 株式会社東芝 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置
US6091639A (en) * 1993-08-27 2000-07-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and data programming method
JP3462894B2 (ja) 1993-08-27 2003-11-05 株式会社東芝 不揮発性半導体メモリ及びそのデータプログラム方法
JP3512833B2 (ja) * 1993-09-17 2004-03-31 株式会社東芝 不揮発性半導体記憶装置
JP3265076B2 (ja) * 1993-09-20 2002-03-11 株式会社東芝 半導体記憶装置
JP3683915B2 (ja) * 1993-09-24 2005-08-17 株式会社東芝 半導体記憶装置
JP3450467B2 (ja) * 1993-12-27 2003-09-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP3999822B2 (ja) * 1993-12-28 2007-10-31 株式会社東芝 記憶システム
JP3192861B2 (ja) * 1994-03-14 2001-07-30 株式会社東芝 不揮発性半導体記憶装置
JPH07254651A (ja) * 1994-03-16 1995-10-03 Toshiba Corp 半導体集積回路装置
US5457652A (en) * 1994-04-01 1995-10-10 National Semiconductor Corporation Low voltage EEPROM
US5429967A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Process for producing a very high density mask ROM
KR100210985B1 (ko) * 1994-06-29 1999-07-15 니시무로 타이죠 불휘발성 반도체 기억장치
JP3469362B2 (ja) * 1994-08-31 2003-11-25 株式会社東芝 半導体記憶装置
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5691939A (en) * 1995-12-07 1997-11-25 Programmable Microelectronics Corporation Triple poly PMOS flash memory cell
US5726934A (en) * 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
KR19980070266A (ko) * 1997-01-07 1998-10-26 모리시다요이치 반도체 장치 및 그 제조방법
US6005804A (en) * 1997-12-18 1999-12-21 Advanced Micro Devices, Inc. Split voltage for NAND flash
US6327182B1 (en) * 1998-06-22 2001-12-04 Motorola Inc. Semiconductor device and a method of operation the same
KR100316706B1 (ko) * 1999-02-01 2001-12-12 윤종용 벌크 바이어스를 사용하는 낸드형 플래쉬 메모리소자의 프로그램 방법
JP2001085660A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 固体撮像装置及びその制御方法
US6512694B2 (en) 2001-03-16 2003-01-28 Simtek Corporation NAND stack EEPROM with random programming capability
US6414873B1 (en) 2001-03-16 2002-07-02 Simtek Corporation nvSRAM with multiple non-volatile memory cells for each SRAM memory cell
US6612695B2 (en) * 2001-11-07 2003-09-02 Michael Waters Lighted reading glasses
EP1349214A1 (de) * 2002-03-26 2003-10-01 eMemory Technology Inc. Halbleiterfestwertspeicher
JP2003297957A (ja) * 2002-04-05 2003-10-17 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6885586B2 (en) * 2002-09-19 2005-04-26 Actrans System Inc. Self-aligned split-gate NAND flash memory and fabrication process
US6828386B2 (en) * 2002-09-20 2004-12-07 Ballard Power Systems Inc. Process for preparing graft copolymers and membranes formed therefrom
US20050145923A1 (en) * 2004-01-06 2005-07-07 Chiou-Feng Chen NAND flash memory with enhanced program and erase performance, and fabrication process
US7151692B2 (en) * 2004-01-27 2006-12-19 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7209389B2 (en) * 2004-02-03 2007-04-24 Macronix International Co., Ltd. Trap read only non-volatile memory (TROM)
US7276759B1 (en) 2004-03-11 2007-10-02 Nanostar Corporation Non-volatile electrically alterable semiconductor memory with control and floating gates and side-wall coupling
US20060113585A1 (en) * 2004-03-16 2006-06-01 Andy Yu Non-volatile electrically alterable memory cells for storing multiple data
US6992929B2 (en) * 2004-03-17 2006-01-31 Actrans System Incorporation, Usa Self-aligned split-gate NAND flash memory and fabrication process
US7158411B2 (en) * 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7164603B2 (en) * 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7187590B2 (en) * 2004-04-26 2007-03-06 Macronix International Co., Ltd. Method and system for self-convergent erase in charge trapping memory cells
US7075828B2 (en) * 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7646641B2 (en) * 2004-06-15 2010-01-12 Silicon Storage Technology, Inc. NAND flash memory with nitride charge storage gates and fabrication process
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7209386B2 (en) * 2004-07-06 2007-04-24 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for gate-by-gate erase for same
US7387932B2 (en) * 2004-07-06 2008-06-17 Macronix International Co., Ltd. Method for manufacturing a multiple-gate charge trapping non-volatile memory
US20060007732A1 (en) * 2004-07-06 2006-01-12 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for operating same
US7120059B2 (en) * 2004-07-06 2006-10-10 Macronix International Co., Ltd. Memory array including multiple-gate charge trapping non-volatile cells
US7106625B2 (en) * 2004-07-06 2006-09-12 Macronix International Co, Td Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
US20060017085A1 (en) * 2004-07-26 2006-01-26 Prateep Tuntasood NAND flash memory with densely packed memory gates and fabrication process
US7449744B1 (en) 2004-08-03 2008-11-11 Nanostar Corporation Non-volatile electrically alterable memory cell and use thereof in multi-function memory array
US7133317B2 (en) * 2004-11-19 2006-11-07 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
US20060108667A1 (en) 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US7315474B2 (en) * 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7473589B2 (en) 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US20060157773A1 (en) * 2005-01-14 2006-07-20 Yu Andy T Non-volatile electrically alterable memory cell for storing multiple data and manufacturing thereof
US7158420B2 (en) * 2005-04-29 2007-01-02 Macronix International Co., Ltd. Inversion bit line, charge trapping non-volatile memory and method of operating same
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7388252B2 (en) * 2005-09-23 2008-06-17 Macronix International Co., Ltd. Two-bits per cell not-and-gate (NAND) nitride trap memory
US7881123B2 (en) * 2005-09-23 2011-02-01 Macronix International Co., Ltd. Multi-operation mode nonvolatile memory
US7286396B2 (en) * 2005-10-12 2007-10-23 Macronix International Co., Ltd. Bit line selection transistor layout structure
US7239550B2 (en) * 2005-10-20 2007-07-03 Silicon Storage Technology, Inc. Method of programming a non-volatile memory cell
US7450411B2 (en) * 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7786460B2 (en) * 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7507986B2 (en) * 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7816661B2 (en) 2005-11-21 2010-10-19 Macronix International Co., Ltd. Air cell thermal isolation for a memory array formed of a programmable resistive material
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) * 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) * 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7554144B2 (en) * 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
US7928421B2 (en) * 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US7547941B2 (en) * 2006-05-04 2009-06-16 Elite Semiconductor Memory Technology, Inc. NAND non-volatile two-bit memory and fabrication method
US7907450B2 (en) 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US7423300B2 (en) * 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) * 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US8772858B2 (en) 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US7811890B2 (en) * 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US7510929B2 (en) 2006-10-18 2009-03-31 Macronix International Co., Ltd. Method for making memory cell device
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8514622B2 (en) 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US7760548B2 (en) * 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8194451B2 (en) * 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7682868B2 (en) * 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US8344347B2 (en) 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US20080151654A1 (en) 2006-12-22 2008-06-26 Allan James D Method and apparatus to implement a reset function in a non-volatile static random access memory
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7440315B2 (en) * 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7433226B2 (en) * 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US20080169516A1 (en) * 2007-01-17 2008-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices for alleviating well proximity effects
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US8223540B2 (en) 2007-02-02 2012-07-17 Macronix International Co., Ltd. Method and apparatus for double-sided biasing of nonvolatile memory
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7701759B2 (en) * 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7483292B2 (en) 2007-02-07 2009-01-27 Macronix International Co., Ltd. Memory cell with separate read and program paths
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7884343B2 (en) 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) * 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US8610098B2 (en) 2007-04-06 2013-12-17 Macronix International Co., Ltd. Phase change memory bridge cell with diode isolation device
US7569844B2 (en) 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7483316B2 (en) 2007-04-24 2009-01-27 Macronix International Co., Ltd. Method and apparatus for refreshing programmable resistive memory
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
US20090013148A1 (en) 2007-07-03 2009-01-08 Micron Technology, Inc. Block addressing for parallel memory arrays
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US7884342B2 (en) 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
US7729161B2 (en) * 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US20090039414A1 (en) * 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7551473B2 (en) 2007-10-12 2009-06-23 Macronix International Co., Ltd. Programmable resistive memory with diode structure
US7919766B2 (en) * 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
US8130548B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US7646631B2 (en) 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US7639527B2 (en) 2008-01-07 2009-12-29 Macronix International Co., Ltd. Phase change memory dynamic resistance test and manufacturing methods
US7879643B2 (en) 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
JP2010118580A (ja) 2008-11-14 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) * 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) * 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) * 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) * 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) * 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) * 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) * 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US20110049456A1 (en) * 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8064248B2 (en) * 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) * 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US9153309B2 (en) 2010-02-07 2015-10-06 Zeno Semiconductor Inc. Semiconductor memory device having electrically floating body transistor, semiconductor memory device having both volatile and non-volatile functionality and method or operating
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
JP5197730B2 (ja) * 2010-12-24 2013-05-15 株式会社東芝 半導体記憶装置
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
SG11201404871TA (en) 2012-02-16 2014-09-26 Zeno Semiconductor Inc Memory cell comprising first and second transistors and methods of operating
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9711190B2 (en) * 2014-04-10 2017-07-18 Taiwan Semiconductor Manufacturing Co. Limited Stabilizing circuit
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9159412B1 (en) 2014-07-15 2015-10-13 Macronix International Co., Ltd. Staggered write and verify for phase change memory
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
KR102529073B1 (ko) 2015-04-29 2023-05-08 제노 세미컨덕터, 인크. 백바이어스를 이용한 드레인 전류가 향상된 트랜지스터 및 메모리 셀
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
KR102513483B1 (ko) 2017-11-30 2023-03-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US11404419B2 (en) 2018-04-18 2022-08-02 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor
JP2020052217A (ja) 2018-09-26 2020-04-02 株式会社ジャパンディスプレイ 表示装置及び電子看板
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor
KR20210156985A (ko) 2020-06-19 2021-12-28 삼성전자주식회사 일 함수 층들을 갖는 반도체 소자들
KR20210158615A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 게이트 라인을 포함하는 집적회로 소자
KR20210158607A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 캡핑층을 포함하는 반도체 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375087C1 (en) * 1980-04-09 2002-01-01 Hughes Aircraft Co Electrically erasable programmable read-only memory
DE3279855D1 (en) * 1981-12-29 1989-09-07 Fujitsu Ltd Nonvolatile semiconductor memory circuit
US4602354A (en) * 1983-01-10 1986-07-22 Ncr Corporation X-and-OR memory array
JPS608559A (ja) * 1983-06-29 1985-01-17 Hitachi Ltd 摩擦変速機
JPS60182162A (ja) * 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
US4783766A (en) * 1986-05-30 1988-11-08 Seeq Technology, Inc. Block electrically erasable EEPROM

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10342997A1 (de) * 2003-09-17 2005-04-28 Infineon Technologies Ag Elektronischer Schaltkreis, Schaltkreis-Testanordnung und Verfahren zum Ermitteln der Funktionsfähigkeit eines elektronischen Schaltkreises
US7403026B2 (en) 2003-09-17 2008-07-22 Infineon Technologies Ag Electronic switching circuit, switching circuit test arrangement and method for determining the operativeness of an electronic switching circuit

Also Published As

Publication number Publication date
KR890011094A (ko) 1989-08-12
KR920001917B1 (ko) 1992-03-06
US4959812A (en) 1990-09-25
EP0322900B1 (de) 1993-12-29
JP2685770B2 (ja) 1997-12-03
DE3886722D1 (de) 1994-02-10
EP0322900A2 (de) 1989-07-05
JPH01173654A (ja) 1989-07-10
EP0322900A3 (en) 1990-07-25

Similar Documents

Publication Publication Date Title
DE3886722T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Und-Nicht-Zellenstruktur.
DE4112070C2 (de) Elektrisch löschbare, nichtflüchtige Halbleiter-Speicheranordnung und selektives Datenlöschverfahren
DE3839114C2 (de) Nichtflüchtige programmierbare Halbleiterspeicheranordnung
DE3844115C2 (de) Nichtflüchtige programmierbare Halbleiter-Speicheranordnung und Verfahren zum Löschen einer solchen Speicheranordnung
DE69222589T2 (de) Nichtlöschbarer Halbleiterspeicher mit Reihendecoder
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE69130993T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE69029132T2 (de) Novramzell unter verwendung von zwei differentialen entkopplungsbaren nichtflüchtigen speicherelementen
DE69227011T2 (de) Löschbare Halbleiterspeicheranordnung mit verbesserter Zuverlässigkeit
DE4014117C2 (de)
DE4028575C2 (de) Speicheranordnung mit einer Vielzahl elektrisch programmier- und löschbarer Speicherzellen
DE3851479T2 (de) Speicherzelle einer nichtflüchtigen Halbleiter-Speicheranordnung.
DE3842511C2 (de)
DE3831538C2 (de) Elektrisch löschbare und programmierbare Halbleiter-Speichervorrichtung
DE4007356C2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE3740361C2 (de)
DE69618302T2 (de) Halbleiterspeicheranordnung und Verfahren zur Steuerung
DE3850482T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen.
DE69613186T2 (de) Programmierungsverfahren für einen amg eprom speicher oder einen flash speicher wenn jede speicherzelle dazu geschaffen ist mehrere datenbits zu speichern
DE3929816A1 (de) Elektrisch loeschbare und programmierbare halbleiterspeichereinrichtung und verfahren zum loeschen und programmieren dieser halbleiterspeichereinrichtung
DE69631938T2 (de) Halbleiter-Speicherbauteil und Verfahren zu seiner Herstellung
DE19820491A1 (de) Nichtflüchtige Halbleiterspeichereinrichtung und Speicherzelle in einer solchen
DE69305986T2 (de) Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren
DE4132826A1 (de) Elektrisch loeschbarer programmierbarer festwertspeicher mit blockloeschfunktion
DE69513207T2 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)