-
IN BEZIEHUNG
STEHENDE ANMELDUNG
-
Diese Anmeldung steht in Beziehung
zu und beansprucht die Priorität
aus der koreanischen Patentanmeldung 2002-68933, eingereicht am
7. November 2002, deren Offenbarungsgehalt hier durch Bezugnahme
in ihrer Gesamtheit mit einbezogen wird.
-
GEBIET DER
ERFINDUNG
-
Die vorliegende Erfindung betrifft
integrierte Schaltungsvorrichtungen und Verfahren zur Herstellung
derselben und spezieller Sicherungsstrukturen von integrierten Schaltungsvorrichtungen,
die Pufferschichten aufweisen, und Verfahren zur Herstellung derselben.
-
HINTERGRUND
DER ERFINDUNG
-
Herkömmliche Verfahren zur Herstellung
von integrierten Schaltungsvorrichtungen umfassen einen Herstellungsprozeß (FAB),
d.h. die Ausbildung von Zellen auf einem Substrat, welches die integrierte
Schaltungsvorrichtung ausmacht, und einen Zusammenbauprozeß, d.h.
einen Packungsvorgang der Zellen auf dem Substrat in Chips. Ferner
kann ein elektrischer Druckplatten-Sortierprozeß (EDS (die sorting process))
zwischen dem Herstellungsprozeß und
dem Zusammenbau- oder Anordnungsprozeß durchgeführt werden, um die elektrischen
Eigenschaften der Zellen zu testen, die auf dem Substrat gebildet
sind.
-
Speziell kann der EDS Prozeß durchgeführt werden,
um zu bestimmen, ob die Zellen, die auf dem Substrat gebildet wurden,
defekt sind. Nachdem der EDS Prozeß vervollständigt worden ist, können die defekten
Zellen entfernt werden, bevor dann der Zusammenbau- oder Anordnungsprozeß begonnen wird.
Somit kann das Implementieren des EDS Prozesses die Zeit und den
Aufwand reduzieren, die bzw. der bei der Ausführung des Zusammenbau- oder
Anordnungsprozesses auftreten. Zusätzlich können die defekten Zellen im
voraus lokalisiert und können
repariert und/oder regeneriert werden.
-
Ein herkömmlicher EDS Prozeß kann einen Vor-Lasertest
und einen Nach-Lasertest
umfassen. Der Vor-Lasertest kann dazu verwendet werden, um die defekten
Zellen zu identifizieren. Der Nach-Lasertest kann dazu verwendet
werden, um identifizierte defekte Zellen zu reparieren und um reparierte
Zellen erneut zu testen, um zu ermitteln, ob der Reparaturprozeß erfolgreich
war. Der Prozeß der
Reparatur der Zellen kann das Schneiden eines Drahtes umfassen, der
an eine defekte Zelle angeschlossen ist, indem ein Laserstrahl auf
die Verdrahtung aufgestrahlt wird und indem die defekte Zelle mit
einer redundanten Zelle ersetzt wird, die in dem Chip ausgebildet
ist. Die Verdrahtung, die durch das Aussetzen derselben einem Laserstrahl
zu unterbrechen ist, wird in typischer Weise als Sicherungsmuster
bezeichnet. Auf dem Sicherungsmuster ist in typischer Weise eine
Isolationsschicht, d.h. eine Fensterschicht vorgesehen, um das Sicherungsmuster
zu schützen
und um einen Sicherungsabschnitt festzulegen.
-
Beispiele von herkömmlichen
Sicherungsmustern sind in dem US Patent 6,100,117 von Hao et al.
und in dem US Patent 6,180,503 von Tzeng et al. offenbart. Wie in
diesen Patenten erläutert
ist, kann ein Abschnitt einer Bitleitung einer integrierten Schaltungsvorrichtung
wie beispielsweise eines integrierten Schaltungsspeichers als ein
Sicherungsmuster verwendet werden. Mit anderen Worten kann die Bitleitung
in einen Sicherungsabschnitt der Vorrichtung hinein erweitert werden
und dieser Abschnitt der Bitleitung kann dann als Sicherungsmuster
verwendet werden.
-
Wenn ein Abschnitt der Bitleitung
als Sicherungsmuster verwendet wird, kann es jedoch schwierig werden,
eine Öffnung
auszubilden, die das Sicherungsmuster in der Sicherungszone freilegt,
da die Bitleitung in typischer Weise durch vielfache Isolierschichten,
Metallverdrahtungen und ähnlichem
bedeckt ist.
-
Demzufolge kann die Öffnung,
welche das Sicherungsmuster freilegt, tief sein und kann eine zusätzliche
Verarbeitungszeit aufgrund der extra Tiefe erfordern. Somit wird
die Gesamtproduktivität
des Prozesses vermindert. Ferner kann es schwierig werden, eine
Dicke der Fensterschicht zu steuern, wenn die Fensterschicht in
einer tiefen Öffnung
gelegen ist.
-
Alternativ können obere Elektroden von Kondensatoren
oder eine Metallverdrahtung als Sicherungsmuster anstelle der Bitleitung
verwendet werden. Ein Beispiel der Verwendung der oberen Elektrode
eines Kondensators als Sicherungsmuster ist in der offengelegten
koreanischen Patentveröffentlichung
Nr. 2002-61081 erläutert
und ein Beispiel gemäß der Verwendung
einer Metallverdrahtung als Sicherungsmuster ist in der offengelegten
japanischen Patentveröffentlichung
Nr. Hei 11-87646 erläutert,
die dem US Patent 6,040,614 von Kitaguchi et al. entspricht.
-
Wenn die obere Elektrode des Kondensators oder
der Metallverdrahtung als Sicherungsmuster verwendet wird, kann
eine darunterliegende Struktur des Sicherungsmusters durch einen
Laserstrahl beschädigt
werden, der zum Durchtrennen des Sicherungsmusters verwendet wird.
Wenn demzufolge die Metallverdrahtung als Sicherungsmuster verwendet wird,
wird in typischer Weise eine Pufferschicht unter dem Sicherungsmuster
ausgebildet, um eine mögliche
Beschädigung
zu reduzieren, die durch den Laserstrahl verursacht werden kann.
-
Ein Beispiel gemäß der Verwendung einer Metallverdrahtung
als Sicherungsmuster kombiniert mit einer Pufferschicht unter dem
Sicherungsmuster ist in der offengelegten koreanischen Patentveröffentlichung
Nr. 2001-3779 offenbart. Wie dort erläutert ist, besteht die Pufferschicht
aus einer Pufferschicht vom Pfropfentyp. Die Pfropfen- Pufferschicht kann
dadurch ausgebildet werden, in dem eine Nut auf einem dünnen Film
ausgebildet wird und in dem Pufferschichtmaterial in die Nut eingebracht
wird. Spezieller gesagt kann eine Isolierschicht auf einer darunterliegenden
Struktur ausgebildet werden, wie beispielsweise einer Bitleitung,
es kann ein Abschnitt der Isolierschicht geätzt werden, um eine Nut auszubilden,
und es kann ein Material zum Ausbilden der Pufferschicht in die
Nut eingebracht werden. Es kann dann ein Planierungsprozeß beispielsweise
ein chemisch-mechanischer Polierprozeß (CMP) oder ein Rückätzprozeß durchgeführt werden,
um einen Abschnitt des Puffermaterials zu entfernen, wodurch das
Puffermaterial die Möglichkeit
erhält
im wesentlichen innerhalb der Nut zurückzubleiben, um den Pufferschicht-Pfropfen
zu bilden. Das Sicherungsmuster kann auf der Isolierschicht ausgebildet
werden, in welcher der Pufferschichtpfropfen vorgesehen ist.
-
Es kann somit gemäß diesen Lehren dieser Druckschriften
eine Beschädigung
an dem Substrat, verursacht durch den Laserstrahl, der zum Durchtrennen
des Sicherungsmusters verwendet wird, durch das Vorhandensein der
Pufferschicht reduziert werden. Jedoch kann die Herstellung des
Pufferschichtpfropfens kompliziert sein und auch zeitaufwendig sein.
Es sind demzufolge verbesserte Sicherungsstrukturen und Verfahren
zur Herstellung der Sicherungsstrukturen wünschenswert.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Ausführungsformen der vorliegenden
Erfindung betreffen integrierte Schaltungsvorrichtungen, die ein
integriertes Schaltungssubstrat mit einer Sicherungszone enthalten.
Es ist eine Fensterschicht auf dem integrierten Schaltungssubstrat
vorgesehen, welches die Sicherungszone festlegt. Die Fensterschicht
wird an einem oberen Abschnitt der integrierten Substratvorrichtung
positioniert und wird unter einer Oberfläche des integrierten Schaltungssubstrats zurückgesetzt
vorgesehen. Ein Puffer-Muster ist zwischen dem integrierten Schaltungssubstrat
und der Fensterschicht vorgesehen, und ein Sicherungsmuster ist
zwischen dem Puffermuster und der Fensterschicht angeordnet.
-
Bei einer gewissen Ausführungsform
der vorliegenden Erfindung kann die integrierte Schaltungsvorrichtung
ferner ein Metall enthalten, und die Metallverdrahtung kann weiter
von der integrierten Schaltungsvorrichtung als die Fensterschicht
entfernt liegen. Bei bestimmten Ausführungsformen der vorliegenden
Erfindung kann das Puffermuster ein erstes Puffermuster enthalten.
Die Vorrichtung kann ferner eine erste Isolationsschicht zwischen
dem ersten Puffermuster und dem Sicherungsmuster enthalten, und
auch ein zweites Puffermuster zwischen dem ersten Puffermuster und
dem integrierten Schaltungssubstrat enthalten. Eine zweite Isolierschicht kann
zwischen dem ersten und dem zweiten Puffermuster vorgesehen sein.
-
Bei weiteren Ausführungsformen der vorliegenden
Erfindung kann das Sicherungsmuster ein erstes leitendes Material
enthalten, die erste Pufferschicht kann ein zweites leitendes Material
enthalten, und das zweite Puffermuster kann ein drittes leitendes
Material enthalten. Das zweite und das dritte leitende Material
können
von dem ersten leitenden Material verschieden sein und das erste
und das zweite Puffermuster können
planar ausgebildet sein. Bei bestimmten Ausführungsformen der vorliegenden
Erfindung kann das erste leitende Material Aluminium, Wolfram und/oder
Kupfer enthalten, das zweite leitende Material kann Polysilizium,
Ruthenium, Platin, Iridium, Titannitrid, Tantalnitrid und/oder Wolframnitrid
enthalten, und das dritte leitende Material kann Polysilizium, Ruthenium,
Platin, Iridium, Titannitrid, Tantalnitrid und/oder Wolframnitrid
enthalten.
-
Bei noch weiteren Ausführungsformen
der vorliegenden Erfindung kann die Vorrichtung ferner ein Leitungsmuster
zwischen dem integrierten Schaltungssubstrat und der zweiten Isolierschicht
enthalten und zwar benachbart dem zweiten Puffermuster. Es kann
in der ersten und in der zweiten Isolierschicht ein Kontaktloch
vorgesehen sein und es kann ein Kontaktpfropfen in dem Kontaktloch
positioniert sein. Der Kontaktpfropfen kann elektrisch das Sicherungsmuster
mit dem Leitungsmuster koppeln.
-
Bei einigen Ausführungsformen der vorliegenden
Erfindung kann ein leitendes Schichtmuster auf der zweiten Isolierschicht
zwischen der zweiten Isolierschicht und der ersten Isolierschicht
benachbart dem ersten Puffermuster vorgesehen sein. Eine dritte
Isolierschicht kann auf der ersten Isolierschicht und dem Sicherungsmuster
vorgesehen sein. Eine Metallverdrahtung kann ferner auf der dritten
Isolierschicht über
dem leitenden Schichtmuster vorgesehen sein. Auch kann ein Durchgangsloch
in der ersten und der dritten Isolierschicht vorgesehen sein und es
kann ein leitender Pfropfen in dem Durchgangsloch positioniert sein.
Der leitende Pfropfen kann das leitende Schichtmuster mit der Metallverdrahtung elektrisch
koppeln.
-
Bei weiteren Ausführungsformen der vorliegenden
Erfindung kann die integrierte Schaltungsvorrichtung eine integrierte
Schaltungsspeichervorrichtung sein. Obwohl die vorliegende Erfindung oben
hauptsächlich
unter Hinweis auf integrierte Schaltungsvorrichtungen beschrieben
ist, sind auch Verfahren zur Herstellung von integrierten Schaltungsvorrichtungen
ebenfalls realisiert.
-
1A bis 1G sind Querschnittsansichten, welche
die Verarbeitungsschritte bei der Herstellung der integrierten Schaltungsvorrichtungen
gemäß einigen
Ausführungsformen
der vorliegenden Erfindung veranschaulichen;
-
2 ist
eine Draufsicht auf Sicherungsstrukturen gemäß Ausführungsformen der vorliegenden
Erfindung, die in 1G veranschaulicht
sind; und
-
3A bis 3J sind Querschnittsansichten, welche
die Verarbeitungsschritte bei der Herstellung von dynamischen Speichervorrichtungen
mit wahlfreiem Zugriff (DRAM) gemäß einigen Ausführungsformen
der vorliegenden Erfindung veranschaulichen.
-
DETAILLIERTE
BESCHREIBUNG DER ERFINDUNG
-
Es wird nun die vorliegende Erfindung
im folgenden vollständiger
unter Hinweis auf die beigefügten
Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen
der Erfindung dargestellt sind. Die Erfindung kann jedoch auf vielfältige unterschiedliche
Arten realisiert werden und ist nicht so auszulegen, daß sie auf
die hier dargestellten Ausführungsformen
beschränkt
ist; vielmehr dienen diese Ausführungsformen
dazu, eine sorgfältige
und vollständige Offenbarung
der Erfindung zu vermitteln und um den Rahmen der Erfindung den
Fachleuten voll verständlich
zu machen. In den Zeichnungen sind die Dicke und die Schichten und
auch die Zonen der Übersichtlichkeit
halber übertrieben
dargestellt.
-
Es sei darauf hingewiesen, daß dann,
wenn ein Element beispielsweise eine Schicht, eine Zone oder ein
Substrat als „auf" einem anderen Substrat bezeichnet
wird, dieses direkt auf dem anderen Element oder unter Zwischenfügung von
Elementen vorgesehen sein kann. Es sei darauf hingewiesen, daß dann,
wenn ein Element wie beispielsweise eine Schicht, eine Zone oder
ein Substrat als „unterhalb" oder „darunter" einem anderen Element
bezeichnet wird, dieses direkt unterhalb des anderen Elements angeordnet
sein kann oder unter Zwischenfügung von
Elementen ebenso vorhanden sein kann.
-
Auch sei erwähnt, daß dann, wenn ein Teil eines
Elements als „äußeres" bezeichnet wird,
dieses dichter an der Außenseite
der integrierten Schaltung gelegen ist als andere Teile des Elements.
Gleiche Bezugszeichen bezeichnen außerdem gleiche Elemente. Ferner
können
relative Ausdrücke
wie unterhalb hier verwendet werden, um die Beziehung eines Elements
zu einem anderen zu beschreiben, wie in den Figuren veranschaulicht
ist. Auch sei darauf hingewiesen, daß diese Ausdrücke nicht
unterschiedliche Orientierungen der Elemente zusätzlich zu der in den Figuren
gezeigten Orientierung einschließen. Wenn beispielsweise eine
Figur invertiert ist, so sind die Elemente, die als „unterhalb" von anderen Elementen
bezeichnet werden, dann natürlich „oberhalb" dieser anderen Elemente
orientiert. Die relativen Ausdrücke
sollen daher alle möglichen Anordnungen
der Elemente umfassen und nicht nur die einen, die in den Fig. dargestellt
sind.
-
Darauf hingewiesen, daß, obwohl
die Ausdrücke
erster und zweiter hier verwendet werden, um verschiedene Zonen,
Schichten und/oder Abschnitte zu beschreiben, diese Zonen, Schichten
und/oder Abschnitte nicht durch diese Ausdrücke eingeschränkt werden.
Diese Ausdrücke
dienen lediglich dazu, eine Zone, Schicht oder Abschnitt von einer
anderen Zone, Schicht oder Abschnitt zu unterscheiden. Somit kann
eine erste Zone, Schicht oder Abschnitt, die weiter unten erläutert werden,
auch als zweite Zone, Schicht oder Abschnitt bezeichnet werden und
in ähnlicher
Weise kann eine zweite Zone, Schicht oder Abschnitt auch als eine
erste Zone, Schicht oder Abschnitt bezeichnet werden, ohne dadurch
die Lehre der vorliegenden Erfindung zu verlassen.
-
Es werden nun Ausführungsformen
der vorliegenden Erfindung unter Hinweis auf die 1 bis 3J beschrieben.
Die Ausführungsformen
der vorliegenden Erfindung sehen ein Puffermuster auf einem integrierten
Schaltungssubstrat in der Sicherungszone vor, ferner ein Sicherungsmuster
auf einem Puffermuster, und eine Fensterschicht auf dem Sicherungsmuster,
welches die Sicherungszone festlegt. Die Fensterschicht ist an einem
oberen Abschnitt der integrieren Schaltungsvorrichtung positioniert
und ist unter einer Oberfläche
der integrierten Schaltungsvorrichtung zurückgesetzt angeordnet. Das Positionieren
des Sicherungsmusters an dem oberen Abschnitt der Vorrichtung kann
den Ätzprozeß vereinfachen,
da der Ätzvorgang
in typischer Weise nicht sehr tief ausgeführt werden muß, um die
Sicherungszone zu öffnen.
Ferner kann das Vorsehen von wenigstens einem Puffermuster unter
dem Sicherungsmuster irgendein Auftreffen oder Aufschlagen reduzieren,
die ein Lasertest auf das integrierte Schaltungssubstrat ausüben kann.
Somit liefern integrierte Schaltungsvorrichtungen und die damit
in Beziehung stehenden Verfahren gemäß den Ausführungsformen der vorliegenden
Erfindung verbesserte Sicherungsstrukturen und Verfahren zur Herstellung
der Sicherungsstrukturen, wie dies weiter unten erläutert wird.
-
Um nun auf die 1A bis 1G einzugehen, so
veranschaulichen die Querschnittsdarstellungen die Herstellungsschritte
bei der Herstellung der integrierten Schaltungsvorrichtungen gemäß einigen Ausführungsformen
der vorliegenden Erfindung, die erläutert werden. Wie in 1A dargestellt ist, wird ein
Substrat 100 mit einer Sicherungszone ausgebildet. Das
Substrat kann eine untere Teilstruktur haben, die einen Transistor
und eine Bitleitung enthält. Bei
den Ausführungsformen
der vorliegenden Erfindung, die in 1A veranschaulicht
sind, erstreckt sich die Bitleitung in die Sicherungszone hinein
und ist als Muster ausgebildet. Wie weiter dargestellt ist, enthält die Bitleitung
ein Puffermuster 12a und ein Leitungsmuster 12b.
Das Puffermuster 12a und das Leitungsmuster 12b können beispielsweise
Polysilizium, Ruthenium (Ru), Platin (Pt), Iridium (Ir), Titannitrid
(TiN), Tantannitrid (TaN), Wolframnitrid (Wn) und ähnliches
enthalten. Eine Isolierschicht 14 kann auf dem Puffermuster 12a,
dem Leitungsmuster 12b und dem Substrat 100 ausgebildet
oder niedergeschlagen werden. Die Isolationsschicht 14 kann
beispielsweise aus einer Zwischenlagen-Dielektrikumsschicht wie
beispielsweise einer Oxidschicht bestehen.
-
Gemäß 1B wird eine leitende Schicht 16 auf
der Isolierschicht 14 ausgebildet. Wie in 1B veranschaulicht ist, kann die leitende
Schicht 16 dadurch ausgebildet werden, in dem beispielsweise eine
obere Elektrodenschicht auf dem integrierten Schaltungssubstrat
niedergeschlagen wird, die sich von der Zellenzone zu der Sicherungszone
hin erstreckt. Es sei darauf hingewiesen, daß bei einigen Ausführungsformen
der vorliegenden Erfindung die obere Elektrodenschicht sich nicht
in die Sicherungszone hinein erstreckt.
-
Um nun auf 1C einzugehen, so wird die leitende Schicht 16 in
ein Muster gebracht und zwar unter Anwendung von beispielsweise
einem photolithographischen Prozeß, um eine obere Elektrode 16b eines
Kondensators und ein Puffermuster 16a auszubilden. Nach
der Mustergestaltung verbleibt die leitende Schicht 16 (die
obere Elektrode 16b und das Puffermuster 16a) über dem
Puffermuster 12a und dem Leitungsmuster 12b. Somit
kann das Puffermuster 16a als ein erstes oder oberes Puffermuster 16a bezeichnet
werden und das Puffermuster 12a kann als ein zweites oder unteres
Puffermuster 12a bezeichnet werden. Ähnlich dem unteren Puffermuster 12a,
kann das obere Puffermuster 16a Polysilizium, Ru, Pt, Ir,
TiN, TaN, Wn und ähnliches
enthalten. Die obere Elektrode (leitende Schicht 16b),
die über
der unteren Puffermusterschicht 12a verbleibt, kann dazu
verwendet werden, um einen nachfolgend ausgebildeten Schutzring
bzw. Schutzringmuster mit einer Metallverdrahtung elektrisch zu
koppeln, wie dies weiter unten noch beschrieben wird.
-
Gemäß 1D wird eine Isolierschicht 18 auf
der Isolierschicht 14 ausgebildet (niedergeschlagen), ebenso
auf der oberen Pufferschicht 16a und der oberen Elektrode 16b.
Die Isolierschicht 18 kann als erste Isolierschicht 18 entsprechend
dem ersten oder oberen Puffermuster 16a bezeichnet werden, und
die Isolierschicht 14, die zwischen dem ersten Puffermuster 16a und
dem zweiten Puffermuster 12a ausgebildet ist, kann als
zweite Isolierschicht 14 bezeichnet werden. Die erste Isolierschicht 18 kann
beispielsweise aus einer Oxidschicht bestehen. Wie in 1D veranschaulicht ist,
werden die erste und die zweite Isolierschicht 18 und 14 nachfolgend
geätzt und
zwar unter Anwendung von beispielsweise einem photolithographischen
Prozeß,
um ein Kontaktloch 19 auszubilden. Das Kontaktloch 19 kann
benachbart dem ersten Puffermuster 16a ausgebildet werden
und kann einen Abschnitt einer Oberfläche des Leitungsmusters 12b freilegen.
-
Es wird ein leitendes Material auf
der ersten Isolierschicht 18 niedergeschlagen, die das
Kontaktloch enthält.
Das niedergeschlagene leitende Material bzw. die entsprechende Schicht
wird unter Verwendung von beispielsweise einen Planierungsverfahren wie
einem chemisch/mechanischen Polierverfahren oder einem Rückätzprozeß entfernt,
um einen Abschnitt der ersten Isolierschicht 18 freizulegen.
Es kann in dem Kontaktloch 19 ein leitendes Material vorgesehen
werden, wie dies in 1D veranschaulicht
ist. Das leitende Material in dem Kontaktloch 19 bildet
einen Kontaktpfropfen 20, der dazu verwendet werden kann,
um das Leitungsmuster 12b mit einem nachfolgend ausgebildeten
Sicherungsmuster elektrisch zu koppeln, was noch weiter unten erläutert wird.
Der Kontaktpfropfen kann beispielsweise Aluminium, Wolfram, Kupfer,
Polysilizium und ähnliches enthalten.
-
Um nun auf 1E einzugehen, so wird eine leitende
Schicht auf der ersten Isolierschicht 18 mit dem Kontaktloch 20 ausgebildet.
Die leitende Schicht wird in ein Muster gebracht, um ein Sicherungsmuster 22 zu
bilden. Das Sicherungsmuster 22 kann gleichzeitig mit einer
Metallverdrahtung (nicht gezeigt) ausgebildet werden, die die untere
Teilstruktur mit einem Transistor und der Bitleitung elektrisch
ankoppelt. Mit anderen Worten kann eine Metallschicht so ausgebildet
werden, daß sie
sich in die Sicherungszone erstreckt. Die Metallschicht kann in
ein Muster gebracht werden, um eine Metallverdrahtung (nicht gezeigt)
und ein Sicherungsmuster (22) zu bilden. Wie in 1E veranschaulicht ist,
ist das Sicherungsmuster 22 über dem zweiten Puffermuster 12a und
dem ersten Puffermuster 16a positioniert und ist elektrisch
mit dem Bitleitungsmuster 12b über dem Kontaktpfropfen 20 gekoppelt.
Das Sicherungsmuster 22 und die Metallverdrahtung können Aluminium, Wolfram,
ein Kupfermuster und ähnliches
enthalten.
-
Gemäß 1F wird eine dritte Isolierschicht 24 auf
der ersten Isolierschicht 18 und dem Sicherungsmuster 22 ausgebildet
(niedergeschlagen). Ein Durchgangsloch, welches einen Abschnitt
der Oberfläche
der Metallverdrahtung freilegt, die an dem äußeren Abschnitt des Sicherungsmusters 22 ausgebildet
ist, wird unter Anwendung eines photolithographischen Prozesses
hergestellt. Es wird ein leitendes Material in dem Durchgangsloch
angeordnet, um dadurch einen leitenden Pfropfen 26 vorzusehen.
Eine Metallverdrahtung 28 kann auf der dritten Isolierschicht 24 und
dem leitenden Pfropfen 26 ausgebildet werden. Die Metallverdrahtung 28 kann
elektrisch mit der oberen Elektrode 16b über den
leitenden Pfropfen 26 gekoppelt werden. Bei einigen Ausführungsformen
der vorliegenden Erfindung kann die integrierte Schaltungsvorrichtung
aus einer dynamischen Speichervorrichtung mit wahlfreiem Zugriff (DRAM)
bestehen. Das Sicherungsmuster 22 gemäß den Ausführungsformen der vorliegenden
Erfindung kann die DRAM Vorrichtung enthalten. Bei diesen Ausführungsformen
kann die Metallverdrahtung erste und zweite Metallschichten enthalten.
Das Durchgangsloch, welches an der Sicherungszone ausgebildet wird
und welches den Kontaktpfropfen 26 enthält, funktioniert als ein Schutzring
zum Reduzieren der Absorption von Feuchtigkeit in dem Sicherungsmuster
und ermöglicht
auch eine elektrische Verbindung.
-
Um nun auf 1G einzugehen, so wird eine Passivierungsschicht 32 auf
der dritten Isolierschicht 24 ausgebildet, welche die Metallverdrahtung 28 enthält. Die
Passivierungsschicht 32 und die dritte Isolierschicht 24 in
der Sicherungszone werden geätzt
und zwar beispielsweise unter Anwendung eines photolithographischen
Prozesses in solcher Weise, daß ein
Abschnitt der dritten Isolierschicht 24 über dem
Sicherungsmuster 22 zurückbleibt.
Demzufolge kann eine Fensterschicht 30 auf dem Sicherungsmuster 22 vorgesehen
werden, welches von der Oberfläche
der integrierten Schaltungsvorrichtung zurückgesetzt ist und in dem oberen
Abschnitt der integrierten Schaltungsvorrichtung positioniert ist.
Mit anderen Worten ist, wie in 1G dargestellt
ist, die Fensterschicht 30 unterhalb der Metallverdrahtung 28 und
der Passivierungsschicht 32 auf der Metallverdrahtung 28 zurückversetzt.
-
Gemäß 2 wird nun eine Draufsicht der Sicherungsstruktur,
die in 1G veranschaulicht ist,
erläutert. 1G veranschaulicht eine
Querschnittsansicht, gemäß einem
Schritt entlang der Linie A-A' in 2. Um nun auf die 1G und 2 einzugehen, so enthält die Sicherungsstruktur die
Fensterschicht 30, das Sicherungsmuster 22, das
erste Puffermuster 16a und das zweite Puffermuster 12a. Zusätzlich können die
erste Isolierschicht 18 und die zweite Isolierschicht 14 ebenfalls
eine Pufferfunktion erfüllen.
Demzufolge kann während
eines Reparaturprozesses ein Aufschlag, der auf das Substrat durch einen
Laserstrahl verursacht wird, abgeschwächt werden (reduziert oder
absorbiert werden) und zwar durch das erste Puffermuster 16a,
das zweite Muster 12a, die erste Isolierschicht 18 und/oder
die zweite Isolierschicht 14. Da das Sicherungsmuster 22 an dem
oberen Abschnitt der integrierten Schaltungsvorrichtung vorgesehen
ist, kann die Fensterschicht 30 geätzt werden, um die Sicherungszone
effizienter zu öffnen.
Da ferner die Passivierungsschicht 32 und die darunterliegende
dritte Isolierschicht 24 in der Sicherungszone geätzt werden,
kann die Dicke der resultierenden Fensterschicht 30 in
einfacherer Weise gesteuert werden und die Zeit. die zum Ätzen der Fensterschicht 30 erforderlich
ist, kann reduziert werden.
-
Um nun auf die 3A bis 3J einzugehen, so
werden Querschnittsansichten, welche die Verarbeitungsschritte bei
der Herstellung von DRAM Vorrichtungen veranschaulichen und zwar
gemäß einigen
Ausführungsformen
der vorliegenden Erfindung erläutert.
Wie in 3A veranschaulicht
ist, wird ein Substrat 100 hergestellt. Das Substrat 100 kann
beispielsweise aus einem p-leitenden Substrat bestehen, welches
aus einem integrierten Schaltungsmaterial wie beispielsweise Silizium
hergestellt ist. Ein Graben 112 mit einer Tiefe von etwa
4000 Å bis
etwa 5000 Å und
einer Weite oder Breite von ca. 1000 Å bis ca. 1500 Å wird auf
einem oberen Abschnitt des Substrats 100 beispielsweise
durch Ätzen
einer Isolierzone ausgebildet. Ein dünner Oxidfilm wird auf dem
Substrat 100 mit dem Graben 112 ausgebildet oder
niedergeschlagen. Der dünne
Oxidfilm kann beispielsweise durch Ausbilden einer Aufschleuderschicht
auf einer Glasschicht (SOG) (nicht gezeigt) ausgebildet werden.
Speziell kann eine SOG Lösung auf
das Substrat 100 in einer Dicke von etwa 6000 Å bis etwa
7000 Å aufgeschichtet
werden und es kann die SOG Schicht ausgehärtet werden, um dadurch eine
Siliziumoxidschicht zu erhalten. Es sei darauf hingewiesen, daß die Ausbildung
des Oxidfilms nicht auf dieses Beispiel beschränkt ist. Beispielsweise kann
ein dünner
Oxidfilm auch durch Anwenden eines chemischen Dampfniederschlagsverfahrens
hergestellt werden. Die Siliziumoxidschicht kann mit Hilfe eines
chemisch/mechanischen Polierverfahrens poliert werden, bis die obere
Oberfläche
des Substrats 100 freigelegt ist, um eine Isolierzone zu
erhalten. Der Graben 112 mit dem Siliziumoxid 114 ist
darin positioniert.
-
Es wird dann eine Quellenzone (well
region) beispielsweise durch Implantieren von n-leitenden oder p-leitenden
Fremdstoffen wie beispielsweise Phosphor (P) oder Bor (B) in das
integrierte Schaltungssubstrat 100 einer Zellenzone ausgebildet,
die eine Speicherzelle und eine periphere Schaltungszone bildet.
Der Oberflächenabschnitt
des freigelegten Substrats 100 wird unter Verwendung von
beispielsweise einer Fluor-basierten Reinigungslösung entfernt und es wird eine
Gate-Oxidschicht 116 an dem Oberflächenabschnitt des Substrats 100 ausgebildet beispielsweise
durch Feuchtoxidation des Substrats 100. Die Gate-Oxidschicht 116 erreicht
eine Dicke von etwa 40 Å bis
etwa 200 Å.
-
Auf der Oberfläche des Substrats 100,
auf welcher das Siliziumoxid 114 und die Gate-Oxidschicht 116 ausgebildet
sind, wird eine erste Polysiliziumschicht mit einer Dicke von etwa
500 Å bis
etwa 4000 Å ausgebildet,
beispielsweise durch Niederschlagen von n-leitenden Fremdstoffen,
die ein mit Phosphor (P) dotiertes Polysilizium enthalten, in dem beispielsweise
ein chemisches Niederdruckdampfniederschlagsverfahren (LPCVD) angewendet
wird. Auf der ersten Polysiliziumschicht wird eine Wolframsilizidschicht
mit einer Dicke von etwa 1000 Å bis etwa
2000 Å niedergeschlagen
und zwar beispielsweise mit Hilfe eines chemischen Dampfniederschlagsverfahrens
oder eines Kathodenzerstäubungsverfahrens
(sputtering method). Auf der Wolframsilizidschicht wird eine Siliziumnitridschicht
niedergeschlagen. Die Siliziumnitridschicht wird in einer Dicke
von etwa 500 Å bis
etwa 2000 Å hergestellt, beispielsweise
mit Hilfe eines chemischen Niederdruckdampfniederschlagsverfahrens
(LPCVD) oder mit Hilfe eines Plasma-unterstützten chemischen Dampfniederschlagsverfahrens
(PECVD).
-
Es wird ein Photoresistfilm auf der
Siliziumnitridschicht ausgebildet und wird selektiv mit Licht unter
Verwendung einer Mustermaske belichtet, wie beispielsweise einer
Strichplatte, d.h. einer Quarzplatte mit einem Muster, welches in
einer dünnen Chromschicht
auf einer Seite ausgerichtet ist, die wie eine Maske wirkt. Der
Photoresistfilm wird entwickelt, um ein Photoresistmuster (nicht
gezeigt) zur Bildung einer Gateelektrode auszubilden. Die Siliziumnitridschicht,
die Wolframsilizidschicht und die erste Polysiliziumschicht werden
nachfolgend geätzt
und zwar unter Verwendung des Photoresistmusters als Maske, um Gateelektroden 124Ga, 124Gb und 124Gc auszubilden,
inklusive einem ersten Polysiliziummuster 124a, einem Wolframsilizidmuster 124 und
einem Siliziumnitridmuster 124c. Wie in 3A veranschaulicht ist, werden eine Gateelektrode 124Ga und eine
Wortleitung (nicht gezeigt) in der Zellenzone ausgebildet, und es
werden Gateleektroden 124Gb und 124Gc an der peripheren
Schaltungszone ausgebildet. Es werden dann p-leitende oder n-leitende Fremdstoffe
wie beispielsweise Bor oder Phosphor in die Quellenzone des Substrats 100 implantiert,
um eine mit Fremdstoffen dotierte Zone 125 als eine Sourcezone
und als eine Drainzone innerhalb der Quellen (wells) auf beiden
Seiten der Gateelektroden 124Ga, 124Gb und 124Gc auszubilden.
-
Es wird dann eine Siliziumnitridschicht
mit einer Dicke von etwa 200 Å bis
etwa 600 Å beispielsweise
durch Niederschlagen von Siliziumnitrid unter Verwendung eines chemischen
Dampfniederschlagsverfahrens auf dem Substrat 100 ausgebildet.
Die Siliziumnitridschicht wird anisotrop geätzt, um Abstandshalter 132 an
den Seitenwandabschnitten der Gateelektroden 124Ga, 124Gb und 124Gc auszubilden.
Eine dünne
Oxidschickt oder eine Siliziumnitridschicht (nicht gezeigt) mit
einer Dicke von etwa 100 Å bis
etwa 200 Å wird
mit Hilfe eines chemischen Dampfniederschlagsverfahrens auf der Oberfläche der
Struktur ausgebildet. Es wird dann eine Oxidschicht mit einer guten
Stufenabdeckungseigenschaft wie beispielsweise eine Borphosphorsilicatglasschicht
(BPSG) in einer Dicke von etwa 4000 Å bis etwa 6000 Å ausgebildet
und wird einem Rückflußprozeß unterworfen.
Die BPSG Schicht wird planiert beispielsweise mit Hilfe eines chemisch/mechanischen
Polierverfahrens, um eine ebene Isolierschicht 126 zu bilden.
-
Es wird ein Photoresistmuster (nicht
gezeigt) auf der planierten Isolierschicht 126 ausgebildet,
um ein Kontaktloch einer Bitleitung an der Zellenzone herzustellen.
Ein Kontaktloch, welches wenigstens einen Abschnitt einer fremdstoffdotierten
Zone 125 in der Zellenzone freilegt, wird auf der planierten
Isolierschicht 126 unter Verwendung des Photoresistmusters
als eine Ätzmaske
ausgebildet. Es werden dann ein Selbstausricht-Nit-Leitungs-Kontaktloch
(an einer Drainzone gebildet) und ein Selbstausricht-Speicherelektroden-Kontaktloch
(an der Sourcezone gebildet) zwischen den Gateelektroden in der
Zellenzone hergestellt.
-
Es sei darauf hingewiesen, daß die Verfahren
zur Ausbildung der Struktur, die in den 3A veranschaulicht sind, lediglich als
Beispiel gewählt sind
und daß die
Strukturen, die in den 3A veranschaulicht
sind, unter Anwendung von anderen Ver fahren und anderen Prozessen
ebenfalls ausgebildet werden können,
ohne dabei die Lehre der vorliegenden Erfindung zu verlassen.
-
Um nun auf 3B einzugehen, so wird eine zweite Polysiliziumschicht
auf der Oberfläche
der erhaltenen Struktur durch Niederschlagen von fremdstoffdotierten
Polysilizium ausgebildet beispielsweise unter Anwendung eines chemischen
Dampfniederschlagsverfahrens. Die zweite Polysiliziumschicht wird
mit Hilfe eines chemisch-mechanischen Polierverfahrens oder mit
Hilfe eines Rückätzverfahrens entfernt,
bis die planierte Isolierschicht freigelegt ist, um einen unteren
Teilpfropfen des Bitleitungskontaktes 130b in dem Bitleitungskontaktloch
an der Drainzone auszubilden, und um einen unteren Teilpfropfen des
Speicherelektrodenkontaktes 130b in dem Speicherelektrodenkontaktloch
auszubilden. Eine Isolierschicht, beispielsweise eine Oxidschicht,
mit einer Dicke von etwa 2000 Å wird
dann auf der Oberfläche der
Vorrichtung ausgebildet, um eine erste Zwischenlagen-Dielektrikumsschicht 140 zu
erhalten.
-
Es wird ein Photoresistmuster auf
der ersten Zwischenlagen-Dielektrikumsschicht ausgebildet, um den
Bitleitung-Kontaktpfropfen 130a, eine Drainzone an der
peripheren Zone und die Gatelektrode freizulegen. Die erste Zwischenlagen-Dielektrikumsschicht 140 wird
anisotrop geätzt
unter Verwendung des Photoresistmusters als eine Ätzmaske,
um ein Kontaktloch auszubilden, welches wenigstens einen Abschnitt
des unteren Teilpfropfens des Bitleitungskontaktes 130a freilegt.
Die planierte Isolierschicht, die unter der ersten Zwischenlagen-Dielektrikumsschicht 140 zurückbleibt,
wird ebenfalls geätzt
und zwar nach der ersten Zwischenlagen-Dielektrikumsschicht 140,
um Kontaktlöcher
zu erzeugen, welche die Drainzone 125a und die Gateelektrode 124Gb an der
peripheren Zone freilegen.
-
Es wird dann eine Metallschicht beispielsweise
aus Wolfram in den Kontaktlöchern
unter Verwendung eines Kathodenzerstäubungsverfahrens ausgebildet.
Die Metallschicht wird mit Hilfe eines Rückätzverfahrens oder eines chemisch-mechanischen
Polierverfahrens planiert, wobei die erste Zwischenlagen-Dielektrikumsschicht 140 freigelegt
wird. Ein Oberteil-Pfropfen des Bitleitungskontaktes 142a wird
in dem Kon taktloch in der Zellenzone ausgebildet, und es wird ein
Drainkontaktpfropfen 142b und ein Gatelektroden-Kontaktpfropfen 142c in
den Kontaktlöchern
in der peripheren Schaltungszone ausgebildet. Es wird dann ein leitendes
Material auf der ersten Zwischenlagen-Dielektrikumsschicht 140 zur Herstellung
einer leitenden Schicht ausgebildet. Das leitende Material kann
beispielsweise ein mit Fremdstoff dotiertes Polysilizium, ein Metall
wie beispielsweise Wolfram, Aluminium und/oder Titan und/oder eine
Metallzusammensetzung sein, wie beispielsweise Titannitrid oder
Wolframsilizid. Gemäß einigen Ausführungsformen
der vorliegenden Erfindung kann die leitende Schicht so ausgebildet
werden, daß sie eine
Polyzid-Struktur besitzt, indem ein mit Fremdstoff dotiertes Polysilizium
und ein Metallsilizid wie beispielsweise Wolframsilizid niedergeschlagen
werden.
-
Die leitende Schicht wird unter Verwendung eines
photolithographischen Prozesses in ein Muster gebracht, um eine
Bitleitung 147a zu bilden, die mit dem Oberteilpfropfen
des Bitleitungskontaktes 142a verbunden ist und ein erstes
Polysiliziummuster 144a und ein erstes Silizidmuster 146a an
der Zellenzone enthält.
An der peripheren Schaltungszone wird eine Verdrahtung 147b gebildet,
die an den Drain-Kontaktpfropfen 142b und
den Gateelektroden-Kontaktpfropfen 142c gekoppelt ist und
ein zweites Polysiliziummuster 144b und ein zweites Metallsilizidmuster 146b enthält. Ein
Puffer-Muster 147c, welches sich von der Bitleitung 147a aus
erstreckt und ein drittes Polysiliziummuster 144c enthält, und
ein drittes Metallsilizidmuster 146c werden an der Sicherungszone der
peripheren Schaltungszone ausgebildet. Dieses Puffermuster 147c wird
so ausgebildet, daß es
unter einem nachfolgend gebildeten Sicherungsmuster zu liegen kommt,
um einen Aufschlag eines Laserstrahls auf das Substrat 100 zu
reduzieren. Das Puffermuster 147c an der Sicherungszone
wird gleichzeitig mit der Bitleitung an der Zellenzone hergestellt. Auch
wird ein Leitungsmuster um das Puffermuster 147c herum gleichzeitig
mit der Bitleitung ausgebildet, jedoch ist das Leitungsmuster in
dieser Querschnittsansicht von 3B nicht
veranschaulicht.
-
Gemäß 3C wird eine Isolierschicht beispielsweise
BPSG in einer Dicke von etwa 3000 Å bis etwa 5000 Å auf der
ersten Zwischenlagen-Dielektrikumsschicht 140, der Bitleitung 147a,
der Verdrahtung 147b und dem Puffermuster 147c niedergeschlagen.
Das BPSG wird einem Rückfluß unterworfen
beispielsweise durch Wärmebehandlung,
und es wird eine planare zweite Zwischenlagen-Dielektrikumsschicht 150 unter
Anwendung beispielsweise eines chemisch-mechanischen Polierverfahrens
ausgebildet.
-
Auf der zweiten Zwischenlagen-Dielektrikumsschicht 150 an
der Zellenzone wird ein Kondensator einer integrierten Schaltungsspeichervorrichtung
ausgebildet. Spezieller gesagt wird eine Ätzstoppschicht 151,
die beispielsweise eine Nitridzusammensetzung enthält, auf
der planaren zweiten Zwischenlagen-Dielektrikumsschicht 150 ausgebildet,
um die Wahrscheinlichkeit zu reduzieren, daß die zweite Zwischenlagen-Dielektrikumsschicht 150 während des Ätzvorganges
der Opferschicht geätzt wird.
Die zweite Zwischenlagen-Dielektrikumsschicht 150 wird
geätzt
und zwar unter Verwendung von beispielsweise eines photolithographischen
Prozesses, um ein Kontaktloch herzustellen, welches wenigstens einen
Abschnitt eines Unterteilpfropfens eines Speicherelektrodenkontaktes 130b freilegt.
Es wird eine erste leitende Schicht (nicht gezeigt) auf der zweiten
Zwischenlagen-Dielektrikumsschicht 150 und in dem Kontaktloch
vorgesehen. Die erste leitende Schicht wird dadurch hergestellt,
indem ein mit Fremdstoff dotiertes Polysililzium niedergeschlagen wird
beispielsweise durch Anwenden eines chemischen Niederdruck-Dampfniederschlagsverfahrens. Die
erste leitende Schicht wird geätzt
beispielsweise mit Hilfe eines chemisch-mechanischen Polierverfahrens
oder mit Hilfe eines Rückätzprozesses,
um einen Oberteil-Pfropfen eines Speicherelektrodenkontaktes 152 auszubilden,
der mit dem Unterteilpfropfen des Speicherelektrodenkontaktes 130b in
dem Kontaktloch verbunden ist.
-
Es wird eine Opferschicht (nicht
gezeigt) beispielsweise aus einer Oxidzusammensetzung auf dem Oberteilpfropfen
des Speicherelektrodenkontaktes 152 und der zweiten Zwischenlagen-Dielektrikumsschicht 150 ausgebildet.
Die Oxidzusammensetzung oder Oxidverbindung kann beispielsweise BPSG.
PSG undotiertes Siliziumglas (USG) und ähnliches enthalten. Die Opferschicht
kann beispielsweise durch Niederschlagen von BPSG in einer Dicke von
etwa 10.000 Å bis
etwa 13.000 Åauf
dem Sub strat 100 ausgebildet werden, auf dem der Transistor ausgebildet
ist und zwar unter Verwendung eines Reaktionsgases aus Tetraethylorthosilicat
(TEOS). Es wird ein Photoresistfilm auf der Opferschicht hergestellt
und es wird ein Photoresistmuster für eine Speicherelektrode unter
Verwendung eines Photoprozesses ausgebildet. Die Opferschicht und
die Ätzstoppschicht 151 werden
teilweise geätzt
und zwar unter Verwendung des Photoresistmusters als Ätzmaske, um
eine Öffnung
auszubilden, die wenigstens einen Teil des Oberteilpfropfens des
Speicherelektrodenkontaktes 152 freilegt. Bei einigen Ausführungsfomen
der vorliegenden Erfindung werden der Oberteilpfropfen des Speicherelektrodenkontaktes 152 und ein
Abschnitt der zweiten Zwischenlagen-Dielektrikumsschicht 150 um
den Oberteilpfropfen 152 herum durch die Öffnung freigelegt.
Es wird dann das Photoresistmuster entfernt und es wird eine zweite
leitende Schicht auf dem Oberteilpfropfen des Speicherelektrodenkontaktes 152 an
dem Seitenwandabschnitt der freigelegten Opferschicht durch die Öffnung ausgebildet
und auch auf der Oberfläche
der Opferschicht. Die zweite leitende Schicht wird durch Niederschlagen
von Polysilizium mit einer Dicke von etwa 500 Å ausgebildet und zwar unter
Anwendung von beispielsweise einem chemischen Niederdruck-Dampfniederschlagsverfahrens.
Die Polysiliziumschicht mit einer Quelle (well) (oder einer Nut)
für jede
Zelle wird zu dem Zweck ausgebildet, um ein zweite leitende Schicht
zu erhalten, die einen konkaven Abschnitt enthält.
-
Um einen Oberflächenbereich zu vergrößern, kann eine kugelförmige Keimschicht (HSG) oder
Kornschicht auf der zweiten leitenden Schicht ausgebildet werden.
Bei diesen Ausführungsformen der
vorliegenden Erfindung wird die HSG Schicht innerhalb einer druckreduzierten
chemischen Dampfniederschlagskammer ausgebildet, in welchem ein Vakuum
oder ein Druck von etwa 10–7 Torr oder weniger
vorhanden ist und wobei eine Temperatur von etwa 400 bis etwa 600 °C aufrechterhalten
wird. Die HSG Schicht kann bis zu einer Dicke von etwa 300 Å bis etwa
500 Å an
der inneren Seitenwandfläche
und der unteren Oberfläche
der zweiten leitenden Schicht ausgebildet werden. Es wird dann undotiertes
Silicatglas als eine Passivierungsschicht auf der zweiten leitenden
Schicht mit Hilfe eines chemischen Niedrigdruck-Dampfniederschlagsverfahrens
niedergeschlagen. Die Passivierungsschicht dient als Schutz für die HSG
Schicht, die auf der zweiten leitenden Schicht ausgebildet wurde
und/oder der zweiten leitenden Schicht während eines Ätzprozesses
zur Ausbildung einer Speicherelektrode. Die Passivierungsschicht
wird in der Quelle (well) (oder Nut) der zweiten leitenden Schicht
vorgesehen und besitzt eine relativ plane Oberfläche.
-
Die Passivierungsschicht, die leitende Schicht
und die HSG Schicht werden gleichzeitig rückgeätzt. Der Rückätzprozeß kann unter Verwendung von
beispielsweise einem Transformator-gekuppelten Plasmapolysilizium-Ätzinstrument
(TCP) implementiert werden. Es kann ein Mischgas aus Kohlenstoff-Tetrafluorid
und Stickstoff als Ätzgas
verwendet werden. Ein Rest oder Rückstand der Passivierungsschicht
kann in der Quelle (well) zurückbleiben.
Die zweite leitende Schicht, die auf der Opferschicht ausgebildet
ist, wird geätzt,
um eine Speicherelektrode 160 zu bilden, die ein zweites
leitendes Schichtmuster einer zylinderförmigen Gestalt für jede Zelle
aufweist. Ein Feuchtätzprozeß unter
Verwendung einer Ätzlösung wie
beispielsweise einem gepufferten Oxidätzmittel (BOE) zum Entfernen
des Siliziumoxids kann ausgeführt
werden, um den Rest der Passivierungsschicht zu beseitigen, der
innerhalb der Quelle der Speicherelektrode 160 und der Opferschicht
zurückgeblieben
ist. Eine dielektrische Schicht 170 wird dann auf der Speicherelektrode
gebildet.
-
Es wird eine dritte leitende Schicht
mit einer Dicke von etwa 2000 Å dadurch
ausgebildet, indem ein mit Fremdstoff dotiertes Polysilizium auf
der dielektrischen Schicht 170 niedergeschlagen wird und beispielsweise
durch Anwenden des gleichen Verfahrens, wie dieses bei der Ausbildung
der zweiten leitenden Schicht verwendet wurde. Die dritte leitende
Schicht wird mit Hilfe eines photolithographischen Prozesses in
ein Muster gebracht, um die dritte leitende Schicht zu beseitigen,
die an der peripheren Schaltungszone ausgebildet wurde, und um eine Plattenelektrode 180 an
der Zellenzone zu bilden. Ein Abschnitt der dritten leitenden Schicht
verbleibt an der Sicherungszone, um ein Puffermuster 180a auszubilden.
Das Puffermuster 180a wird beispielsweise dadurch erhalten,
in dem eine Isolierschicht 190a an der Sicherungszone ausgebildet
wird und in dem die dritte leitende Schicht in ein Muster gebracht
wird, um es der dritten leitenden Schicht zu ermöglichen auf der Isolierschicht 190a zu
verbleiben, wenn die Plattenelektrode 180 ausgebildet wird.
Bei bestimmten Ausführungsformen
der vorliegenden Erfindung kann das Puffermuster 180a an
der Sicherungszone und die Plattenelektrode 180 an der
Zellenzone gleichzeitig ausgebildet werden. Bei einigen Ausführungsformen
der vorliegenden Erfindung wird die Isolierschicht 190a zur
Ausbildung des Puffermusters 180a an der Sicherungszone
weggelassen und es wird das Puffermuster 180a auf der zweiten
Zwischenlagen-Dielektrikumsschicht 150 an der Sicherungszone
ausgebildet. Bei diesen Ausführungsformen
der vorliegenden Erfindung wird dennoch das Puffermuster 180a unter
einem Abschnitt ausgebildet, wo ein Sicherungsmuster sequentiell
ausgebildet wird, um dadurch einen durch einen Laserstrahl verursachten Aufschlag
oder Stoß möglicherweise
abzufangen oder zu mindern.
-
Es wird eine Isolierschicht beispielsweise aus
BPSG auf der zweiten Zwischenlagen-Dielektrikumsschicht 150 in
einer Dicke von etwa 17.000 Å bis
etwa 29.000 Å niedergeschlagen
und wird einem Rückflußprozeß unterworfen.
Die BPSG Schicht wird beispielsweise mit Hilfe eines chemisch-mechanischen
Polierverfahrens oder mit Hilfe eines Rückätzverfahrens planiert, um eine
dritte Zwischenlagen-Dielektrikumsschicht 190 zu bilden.
-
Um nun auf 3D einzugehen, so wird ein Photoresist-Muster
für Kontaktlöcher in
der dritten Zwischenlagen-Dielektrikumsschicht 190 ausgebildet.
Die dritte Zwischenlagen-Dielektrikumsschicht 190, die
zweite Zwischenlagen-Dielektrikumsschicht 150 und die erste
Zwischenlagen-Dielektrikumsschicht 140 werden teilweise
und anisotrop geätzt und
zwar unter Verwendung des Photoresistmusters als eine Ätzmaske,
um die Kontaktlöcher
herzustellen. Es wird ein Platten-Kontaktloch 192a, welches eine
Verdrahtung mit der Plattenelektrode 190 koppelt, und periphere
Kontaktlöcher 192b, 192c und 192d,
welche eine Verdrahtung mit den peripheren Schaltungsvorrichtungen
koppelt, werden ausgebildet.
-
Gemäß 3E wird eine Sperrschicht (nicht gezeigt),
die in Refraktionsmetall oder eine Refraktionsmetallzusammensetzung
wie Titan, Tantal, Titannitrid, Tantalnitrid und ähnliches
oder eine zusammengesetzte Schicht aus einem Refraktionsmetall und
der Refraktionsmetallzusammensetzung auf der Oberfläche der
Vorrichtung niedergeschlagen. Zum Beispiel wird Wolfram in dem Plattenkontaktloch 192a und
in den Peripherschaltung-Kontaktlöchern 192b, 192c und 192d eingebracht,
in dem beispielsweise ein Kathodenzerstäubungsverfahren angewendet
wird, um eine erste Wolframschicht (nicht gezeigt) zu bilden. Die
erste Wolframschicht wird solange rückgeätzt, bis die dritte Zwischenlagen-Dielektrikumsschicht 190 wenigstens
teilweise freigelegt ist. Es wird ein Plattenkontaktpfropfen 196a in
dem Plattenkontaktloch 192a ausgebildet, und die peripheren Kontaktpfropfen 196b, 196c und 196d werden
in den Peripherschaltung-Kontaktlöchern 192b, 192c und 192d ausgebildet,
wie in 3E veranschaulicht
ist. An der Sicherungszone wird ein Kontaktloch, welches wenigstens
einen Abschnitt des Leitungsmusters (nicht gezeigt) freiliegt, ausgebildet,
und ein Pfropfen wird in dem Kontaktloch hergestellt. Das Kontaktloch
und der Pfropfen werden gleichzeitig mit dem Plattenkontaktpfropfen 196a und
den Peripherschaltung-Kontaktpfropfen 196b, 196c und 196d gebildet.
-
Um nun auf 3F einzugehen, so wird eine erste Metallschicht,
die Kontakt mit dem Plattenkontaktpfropfen 196a und mit
den Peripherschaltung-Kontaktpfropfen 196b, 196c und 196d hat,
auf der Oberfläche
der dritten Zwischenlagen-Dielektrikumsschicht 190 ausgebildet
beispielsweise durch Niederschlagen eines Metalls, welches Aluminium, Wolfram,
Titan und ähnliches
enthält,
in bevorzugter Weise Aluminium bis zu einer Dicke von 4.000 Å mit Hilfe
eines Kathodenzerstäubungsverfahrens.
Es wird dann Titannitrid, um ein Beispiel zu nennen, auf der ersten
Metallschicht bis zu einer Dicke von etwa 1.000 Å niedergeschlagen, um einen
ersten Metall-Zusammensetzungsfilm zu bilden.
-
Es wird ein Photoresistmuster zur
Ausbildung einer ersten Metallverdrahtung einer integrierten Schaltungsvorrichtung
(entsprechend dem Metall-1 für
eine DRAM Vorrichtung) auf dem ersten Metall-Zusammensetzungsfilm
ausgebildet. Der Musterformungsprozeß wird beispielsweise unter
Anwendung des Photoresistmusters als Ätzmaske durchgeführt, um
eine erste Metallverdrahtung 204 herzustellen, die ein
erstes Metallmuster 200 und ein erstes Metallverbindung-Muster 202 enthält. Die
erste Me tallverdrahtung 204 ist elektrisch mit dem darunterliegenden
Plattenkontaktpfropfen 196a und mit den Peripherschaltung-Kontaktpfropfen 196b, 196c und 196 gekoppelt.
Ein Sicherungsmuster 204a mit einem ersten Metallmuster 200a und
einem ersten Metallverbindung-Muster 202a wird gleichzeitig
an der Sicherungszone ausgebildet.
-
Gemäß 3G wird ein Oxid unter Verwendung von
beispielsweise TEOS, SOG oder eines fließfähigen Oxids (FOX) in einer
Dicke von etwa 7.000 Å auf
der dritten Zwischenlagen-Dielektrikumsschicht 190 niedergeschlagen,
um eine vierte Zwischenlagen-Dielektrikumsschicht 210 zu
bilden.
-
Um nun auf 3H einzugehen, so wird ein Photoresistmaterial
auf der vierten Zwischenlagen-Dielektrikumsschicht 210 aufgeschichtet,
um einen Photoresistfilm zu bilden. Der Photoresistfilm wird belichtet
und entwickelt, um ein Photoresistmuster 220 zur Ausbildung
eines Durchgangsloches herzustellen. Die vierte Zwischenlagen-Dielektrikumsschicht 210 wird
anisotrop geätzt
und zwar unter Verwendung des Photoresistmusters 220 als
ein Ätzmaske,
um ein Durchgangsloch 212 auszubilden, welches wenigstens
einen Abschnitt der zweiten Metallverdrahtung (entsprechend dem
Metall-2 für
eine DRAM Vorrichtung) freizulegen. An der Sicherungszone der peripheren
Schaltungszone wird ein Kontaktloch (nicht gezeigt) zur Ausbildung
eines Schutzringmusters ausgebildet. Das Kontaktloch wird solange
geätzt,
bis wenigstens ein Abschnitt der ersten Metallverdrahtung 204 freigelegt
ist, wobei jedoch ein Überätzen bis
zu einem bestimmten Grad für
eine korrekte Ätzsteuerung
zugelassen werden kann. Bei einigen Ausführungsformen der vorliegenden
Erfindung kann auch ein Abschnitt der dritten Zwischenlagen-Dielektrikumsschicht 190 unter
der vierten Zwischenlagen-Dielektrikumsschicht 210 geätzt werden, um
eine Ausnehmung zu bilden.
-
Gemäß 3I wird das Photoresistmuster 220,
welches auf der vierten Zwischenlagen-Dielektrikumsschicht 210 verblieben
ist, entfernt und zwar beispielsweise unter Verwendung eines Abstreifprozesses.
Eine zweite Wolframschicht kann dann ausgebildet werden, in dem
beispielsweise Wolfram unter Anwendung eines Kathodenzer stäubungsverfahrens
in dem Durchgangsloch 212 und dem Kontaktloch für die Ausbildung
des Schutzringmusters niedergeschlagen wird. Die in Verbindung mit
dem Plattenkontaktpfropfen 196a, den peripheren Kontaktpfropfen 196b, 196c und 196d und
dem ersten Sicherungskontaktpfropfen 198 erläuterten
Verfahren, können
hierbei angewendet werden. Die zweite Wolframschicht wird solange
rückgeätzt, bis
die vierte Zwischenlagen-Dielektrikumsschicht 210 wenigstens teilweise
freigelegt ist. Es wird ein Durchführungskontaktpfropfen 222 in
dem Durchführungsloch 212 ausgebildet,
wie dies in 3I veranschaulicht
ist, und es wird auch ein Pfropfen in dem Kontaktloch ausgebildet,
um das Schutzringmuster zu bilden.
-
Eine zweite Metallschicht (nicht
gezeigt), die Kontakt mit dem Durchführungskontaktpfropfen 222 hat,
wird auf der vierten Zwischenlagen-Dielektrikumsschicht 210 bis
zu einer Dicke von etwa 6.000 Å ausgebildet
und zwar unter Anwendung eines Kathodenzerstäubungsverfahrens oder eines
chemischen Dampfniederschlagsverfahrens unter Verwendung eines Metalls,
welches beispielsweise Aluminium, Wolfram und Titan enthält. Es kann
dann Titannitrid auf der zweiten Metallschicht ausgebildet werden und
zwar bis zu einer Dicke von etwa 300 Å, um einen zweiten Metallverbindung-Film (nicht gezeigt) herzustellen.
-
Es wird dann ein Photoresistmuster
zur Ausbildung einer zweiten Verdrahtung (metal-2) einer integrierten
Schaltungsvorrichtung auf dem zweiten Metallverbindung-Film ausgebildet,
und es wird ein Mustergestaltungsprozeß unter Verwendung des Photoresistmusters
als Ätzmaske
durchgeführt,
um eine zweite Metallverdrahtung 234 herzustellen, die ein
zweites Metallschichtmuster 230 und ein erstes Metallverbindung-Muster 232 enthält. Die
zweite Metallverdrahtung 234 kann dazu verwendet werden, um
ein elektrisches Signal von der ersten Metallverdrahtung 204 zu übertragen.
-
Um nun auf 31 einzugehen,
so wird eine Passivierungsschicht 240 auf der Oberfläche der Vorrichtung
ausgebildet, welche die zweite Metallverdrahtung 234 enthält. Die
Passivierungsschicht 240 und ein Abschnitt der vierten
Zwischenlagen-Dielektrikumsschicht 210.
der über
dem Sicherungsmuster 204a ausgebildet ist. werden geätzt und
zwar unter Verwendung eines photolithographischen Prozesses, um
ein Beispiel zu nennen, um eine Sicherungszone festzulegen und um
eine Fensterschicht 250 zu bilden, welche die Sicherungszone
freilegt. Die Fensterschicht 250 ist rückspringend unterhalb der Oberfläche der
integrierten Schaltungsvorrichtung ausgebildet und definiert die
Sicherungszone an einem oberen Abschnitt der Vorrichtung.
-
Gemäß einiger Ausführungsformen
der vorliegenden Erfindung kann eine Sicherungsstruktur mit Vielfach-Puffermustern
beispielsweise den Puffermustern 147c und 180a,
die an dem unteren Abschnitt der integrierten Schaltungsvorrichtung
ausgebildet sind, und mit einem Sicherungsmuster wie beispielsweise
dem Sicherungsmuster 204a, welches an dem oberen Abschnitt
der integrierten Schaltungsvorrichtung ausgebildet ist, erhalten
werden. Spezieller gesagt kann die Sicherungsstruktur ausgebildet
werden, ohne daß getrennte
Verarbeitungsprozesse durchgeführt
werden. Mit anderen Worten können,
wie oben erläutert
ist, die Puffermuster 147c und 180a an der Sicherungszone
gleichzeitig mit der Bitleitung und dem Prozeß der Ausbildung der oberen
Elektrode des Kondensators jeweils ausgebildet werden. Ferner kann
das Sicherungsmuster 204a gleichzeitig mit der ersten Metallverdrahtung 204 ausgebildet
werden.
-
Demzufolge kann die Sicherungsstruktur
gemäß den Ausführungsformen
der vorliegenden Erfindung ohne irgendwelche zusätzlichen Verarbeitungsschritte
hergestellt werden.
-
Wie hauptsächlich in Bezug auf die 1A bis 3J beschrieben wurde, können ein
oder mehrere Puffermuster ausgebildet werden, ohne daß dabei
irgendwelche zusätzlichen
Verarbeitungsschritte implementiert werden müssen. Da ferner das Sicherungsmuster
an einem oberen Abschnitt der integrierten Schaltungsvorrichtung
ausgebildet wird, kann der Ätzvorgang,
der zum Öffnen
der Sicherungszone verwendet wird, effizienter durchgeführt werden,
da die Tiefe und die Dicke der Fensterschicht, die an der Sicherungszone
ausgebildet ist, gesteuert werden können. Die Ausbildung des Sicherungsmusters
an dem oberen Abschnitt der Vorrichtung kann auch die Atzzeitdauer
der Fensterschicht reduzieren. Somit können die Sicherungsstrukturen und
die Verfah ren zur Ausbildung der Sicherungsstrukturen gemäß den Ausführungsformen
der vorliegenden Erfindung einen erhöhten Wirkungsgrad bei dem Herstellungsprozeß schaffen,
als auch eine zuverlässigere
Vorrichtung erreichen.
-
In den Zeichnungen und der Beschreibung sind
typische bevorzugte Ausführungsformen
der Erfindung dargestellt und offenbart und, obwohl spezifische
Ausdrücke
verwendet sind, sind diese lediglich in einem gattungsmäßigen und
beschreibenden Sinn verwendet und sollen keine Einschränkung bedeuten,
zumal sich der Rahmen der Erfindung aus den folgenden Ansprüchen ergibt.