DE10334576A1 - Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse und Trägerplatte zur Durchführung des Verfahrens - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse und Trägerplatte zur Durchführung des Verfahrens Download PDF

Info

Publication number
DE10334576A1
DE10334576A1 DE10334576A DE10334576A DE10334576A1 DE 10334576 A1 DE10334576 A1 DE 10334576A1 DE 10334576 A DE10334576 A DE 10334576A DE 10334576 A DE10334576 A DE 10334576A DE 10334576 A1 DE10334576 A1 DE 10334576A1
Authority
DE
Germany
Prior art keywords
carrier plate
adhesive
support plate
semiconductor chips
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10334576A
Other languages
English (en)
Other versions
DE10334576B4 (de
Inventor
Holger Wörner
Edward FÜRGUT
Thomas Kalin
Carsten Von Koblinski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10334576A priority Critical patent/DE10334576B4/de
Priority to PCT/DE2004/001667 priority patent/WO2005013352A2/de
Publication of DE10334576A1 publication Critical patent/DE10334576A1/de
Priority to US11/341,895 priority patent/US7202107B2/en
Priority to US11/685,005 priority patent/US7622733B2/en
Application granted granted Critical
Publication of DE10334576B4 publication Critical patent/DE10334576B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse, in dem zumindest ein Halbleiterchip angeordnet ist, vorgestellt, das die folgenden Schritte aufweist: DOLLAR A Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchips, die aktive Oberseiten und Rückseiten aufweisen, wobei die aktiven Oberseiten mit Kontaktflächen versehen sind; Trennen des Halbleiterwafers in einzelne Halbleiterchips; Bereitstellen einer Trägerplatte, die auf ihrer Oberseite mit einem thermosensitiven Klebstoff versehen ist; Bestücken dieser Trägerplatte mit den einzelnen Halbleiterchips, wobei die einzelnen Halbleiterchips mit ihren aktiven Oberseiten auf die Oberseite der Trägerplatte gebracht werden; Herstellen eines gemeinsamen Trägers aus Kunststoffgehäusemasse auf der Trägerplatte, wobei die Halbleiterchips in die Kunststoffgehäusemasse eingebettet werden; Entfernen der Trägerplatte durch Erwärmen des thermosensitiven Klebstoffs auf eine vorbestimmte definierte Temperatur, bei der der thermosensitive Klebstoff seine klebende Wirkung verliert.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse. Des Weiteren betrifft die Erfindung eine Trägerplatte.
  • Die Erfindung bezieht sich insbesondere auf Verfahren zum Herstellen von Halbleiterbauelementen mit Kunststoffgehäusen, die folgende Schritte aufweisen:
    • – Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchips, die aktive Oberseiten und Rückseiten aufweisen, wobei die aktiven Oberseiten mit Kontaktflächen versehen sind;
    • – Trennen des Halbleiterwafers in einzelne Halbleiterchips;
    • – Bestücken einer Formplatte mit den Halbleiterchips;
    • – Herstellen eines gemeinsamen Trägers aus Kunststoffgehäusemasse auf der Formplatte für die Halbleiterchips;
    • – Herstellen von Umverdrahtungsleitungen, Außenkontaktflächen sowie Trennen des gemeinsamen Trägers in einzelne Halbleiterbauelemente.
  • Ein solches Verfahren ist beispielsweise aus der DE 101 37 184 A1 bekannt.
  • Bei dem dort beschriebenen Verfahren werden die vereinzelten Halbleiterbauelemente mit ihrer aktiven Seite auf eine Klebefolie bestückt, die wiederum über einen Trägerrahmen gespannt ist. Diese Anordnung wird anschließend mit einem Kunstharz um hüllt, was beispielsweise im so genannten Wafermoldverfahren im Printverfahren oder in ähnlichen bekannten Verfahren vonstatten gehen kann. Die Kunststoffmasse wird anschließend ausgehärtet.
  • Danach wird die Folie wieder abgezogen und die Matrix aus Halbleiterchips, die mittlerweile in den gemeinsamen Kunststoffträger eingebettet sind, wird vom Trägerrahmen entfernt.
  • Der so erzeugte "rekonstituierte" Halbleiterwafer dient dann als Ausgangsmaterial für die so genannten Umverdrahtungsprozesse.
  • Das oben genannte Verfahren hat die prinzipiellen Vorteile, dass sehr kostengünstige Materialien und sehr effiziente Prozessschritte verwendet werden. Die direkte Einbettung bzw. die direkte Umhüllung der Halbleiterchips mit einem Kunststoff macht diese aus dem Stand der Technik bekannte Technologie sehr vielseitig. Das heißt, es können mit dieser Technologie verschiedenste Halbleiterchipgrößen verarbeitet und Gehäusegrößen hergestellt werden. Es können große waferförmige Paneele erzeugt werden, die eine Weiterverarbeitung mit den herkömmlichen Ausrüstungen ermöglichen.
  • Ein großer Nachteil dieses bekannten Verfahrens ist jedoch, dass durch das Folienmaterial die Positionsgenauigkeit der Halbleiterchips auf dem umhüllten Wafer eingeschränkt wird. Diese Positionsgenauigkeit der eingebetteten Halbleiterchips wird durch verschiedene Effekte negativ beeinflusst.
  • Zum einen ist die Trägerfolie nur sehr eingeschränkt formstabil. Durch Lagerung, durch Handhabung bzw. durch Prozessierung der Trägerfolie kommt es bei dieser zu Verformungen. Solche Verformungen sind beispielsweise Faltenbildungen bzw. Relaxationen. Durch diese Faltenbildungen und Relaxationen kommt es wiederum zu Verschiebungen der einzelnen Halbleiterchips auf der Folie.
  • Da der Umhüllprozess, in der Regel Wafermolden, unter hohen Temperaturen durchgeführt wird, d. h. unter Temperaturen bis zu 180°C, treten auch dort Verformungen auf. Die dort auftretenden Verformungen sind in der Regel sogar stärker als die durch die Lagerung, die Handhabung und die Prozessierung der Trägerfolie entstehenden Verformungen der Trägerfolie. Die Kunststofffolie wird in den Temperaturbereichen oberhalb 100°C bis 180°C in der Regel weich. Durch dieses Erweichen wird ihre Stabilität weiter reduziert.
  • Ein gleichmäßiges Laminieren der Folie auf den Trägerrahmen ist nur schwer möglich. Eine inhomogene Spannung in der Folie führt zu unkontrollierbaren Verschiebungen der Halbleiterchips.
  • Bislang gibt es für die Folien keinen geeigneten Ersatz, da wiederum die folientypischen Eigenschaften der Folien beim Trennen des Chipträgers vom Basisträger benötigt werden. Eigenschaften die hier eine besondere Rolle spielen und nahezu unersetzlich sind, sind die einer Folie inhärente Delaminierfähigkeit. Eine Folie lässt sich im Gegensatz zu Festträgermaterialien abziehen bzw. abschälen.
  • Würde man einen festen, stabileren Träger als Folienersatz verwenden, so wäre das vollflächige Trennen der beiden Träger nach dem Umhüllprozess aufgrund der zu hohen Haftkraft und der großen Flächen nur sehr schwer möglich.
    •
  • Es besteht demnach ein Bedürfnis, ein neues Herstellverfahren bereitzustellen und ein neues Trägermittel, das die Nachteile der eingesetzten Folien vermeidet.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse, in dem zumindest ein Halbleiterchip angeordnet ist mit folgenden Schritten gelöst:
    • – Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchips, die Rückseiten und aktive Oberseiten aufweisen, wobei die aktiven Oberseiten mit Kontaktflächen versehen sind;
    • – Trennen des Halbleiterwafers in einzelne Halbleiterchips;
    • – Bereitstellen einer Trägerplatte, die auf ihrer Oberseite mit einem thermosensitiven Klebstoff versehen ist;
    • – Bestücken dieser Trägerplatte mit den einzelnen Halbleiterchips, wobei die einzelnen Halbleiterchips mit ihren aktiven Seiten auf die Oberseite der Trägerplatte gebracht werden;
    • – Herstellen eines gemeinsamen Trägers aus Kunststoffgehäusemasse auf der Trägerplatte, wobei die Halbleiterchips in die Kunststoffgehäusemasse eingebettet werden;
    • – Entfernen der Trägerplatte durch Erwärmen des thermosensitiven Klebstoffs auf eine vorbestimmte definierte Temperatur, bei der das thermosensitive Klebstoff seine haftende Wirkung verliert.
  • Durch die Verwendung einer Trägerplatte, die aus einem im Temperaturbereich von 20°C bis 200°C formstabilen Material mit einem niedrigen thermischen Ausdehnungsquotienten besteht, welche auf ihrer Oberseite mit einem thermosensitiven Klebstoff versehen ist, lassen sich die eingangs erwähnten großen Probleme aus dem Stand der Technik, die mit der Verwendung von nichtformstabilen Folien einhergehen, vollständig vermeiden.
  • Unter thermosensitiven Klebstoffen wird hier und im folgenden ein Klebstoff verstanden, der in einem definierten Temperaturbereich eine stark haftende, d.h. "klebende", Wirkung aufweist – beispielsweise eine klebende Wirkung im Temperaturbereich zwischen 20°C und 90°C aufweist. Oberhalb 90°C verliert ein solcher Klebstoff seine haftende Wirkung. Der Klebstoff kann demnach beispielsweise bei Raumtemperatur auf einen Gegenstand aufgebracht werden. Der mit dem Klebstoff versehene Gegenstand wird dann prozessiert. Nach Fertigstellung der Prozessierung wird der Klebstoff abgelöst, in dem er auf eine Temperatur oberhalb 90°C für mehrere Minuten erhitzt wird, so dass er seine klebende Wirkung verliert und problemlos von dem prozessierten Gegenstand abgelöst werden kann.
  • In einer typischen Ausgestaltung der vorliegenden Erfindung besteht die Trägerplatte aus einem formstabilen Material, dass einen thermischen Ausdehnungskoeffizienten α < 10·10–6/K bei Raumtemperatur aufweist, so daß ein thermischer Mismatch mit den aufliegenden Halbleiterchips vermieden wird.
  • Bevorzugt sind Materialien, die zusätzlich eine Wärmeleitfähigkeit σ > 100 W/mK bei Raumtemperatur aufweisen, da die Trägerplatte innerhalb eines Verfahrens eingesetzt wird, bei dem hohe Temperaturen und hohe Wärmemengen auftreten. Denkbar sind beispielsweise Metalle und deren Legierungen, insbesondere KO-VAR-Legierungen. Es können jedoch auch Kupfer, Kupferberyllium bzw. andere aus der Leadframe-Technologie bekannte Werkstoffe genommen werden.
  • Eine andere Gruppe von geeigneten Materialien stellen die Spezialkeramiken aus der Halbleitertechnologie dar, insbesondere Aluminiumnitrid-Keramiken bzw. Aluminiumoxid-Keramiken (Korund-Keramiken). Als besonders geeignet haben sich in ersten Versuchen Glas und Silizium als Material für die Trägerplatte erwiesen. Beide Materialien weisen einen nahezu identischen thermischen Ausdehnungskoeffizienten der umhüllenden Halbleiterchips auf, so dass es bei der Verwendung dieser Materialien am wenigsten zu thermomechanischen Mismatches und den damit einhergehenden "Warpages" kommen kann.
  • In einer typischen Ausführungsform der vorliegenden Erfindung weist die Trägerplatte auf ihrer Oberseite eine auflaminierte Klebefolie auf, die auf ihrer der Trägerplatte abgewandten Seite mit einem thermosensitiven Klebstoff versehen ist und auf ihrer der Trägerplatte zugewandten Seite mit einem dauerhaftenden Klebstoff versehen ist.
  • In einer anderen Ausführungsform der vorliegenden Erfindung weist die Trägerplatte auf ihrer Oberseite ebenfalls eine auflaminierte Klebefolie auf. In dieser Ausführungsform sind jedoch die oben genannten Seiten vertauscht, d. h. die thermosensitive Seite der Klebefolie befindet sich auf der Trägerplatte und auf der Seite, die der Trägerplatte abgewandt ist, befindet sich der dauerhaftende Klebstoff. Dies kann unter Umständen den Vorteil bringen, dass beim Erwärmen des thermosensitiven Klebstoffes die Folie am rekonstituierten Wafer haften bleibt. Dort kann sie später separat abgeschält bzw. abgezogen werden. Sofern Rückstände des thermosensitiven Klebers auf dem rekonstituierten Wafer nicht anfallen dürfen oder sollen, ist dies vorteilhaft.
  • Klebefolien bzw. Klebebänder, die auf einer Seite einen thermosensitiven Klebstoff aufweisen und auf der anderen Seite einen dauerhaftenden Klebstoff aufweisen, sind beispielsweise unter der Marke Revalpha von der Firma Nitto erhältlich. Die dort erhältlichen Klebefolien bzw. Klebebänder sind bis zu Temperaturen von 180°C einsetzbar.
  • In einer typischen Ausführungsform des erfindungsgemäßen Verfahrens, werden die Halbleiterchips derart in die Kunststoffgehäusemasse eingebettet, dass die Rückseiten der einzelnen Halbleiterchips vollständig mit Kunststoffgehäusemasse bedeckt sind.
  • Es ist jedoch auch denkbar, das Verfahren so auszugestalten, dass die Rückseiten der einzelnen Halbleiterchips nicht mit Kunststoffgehäusemasse bedeckt sind. Dies birgt den Vorteil, die Halbleiterchips nach dem ersten Umhüllungsschritt mit Kühlkörpern auf den Rückseiten zu versehen und danach das Umhüllen zu vollenden.
  • Typischerweise werden nach dem Ablösen der Trägerplatte durch Erwärmen des thermosensitiven Klebstoffs weitere Verfahrensschritte durchgeführt. Es werden zum einen Umverdrahtungsleitungen auf der Oberseite des gemeinsamen Trägers erzeugt. Des Weiteren werden Außenkontaktflächen ausgebildet. Danach werden Lotbälle oder Lothöcker auf die Außenkontaktflächen aufgebracht. Schließlich wird der gemeinsame Kunststoffträger in einzelne Halbleiterbauelemente getrennt.
    •
  • Die Erfindung wird nun anhand von einem Ausführungsbeispiel mit Bezug auf die beiliegenden Zeichnungen näher erläutert. Die 1a bis 1f zeigen seitliche Querschnittansichten von einem Verfahrensablauf zur Ausbildung eines Halbleiterbauelements 1 mit einem Kunststoffgehäuse 2 nach der vorliegenden Erfindung.
  • Wie der 1a zu entnehmen ist, wird zunächst eine Trägerplatte 8 bereitgestellt, die aus einem formstabilen Material mit einem niedrigen thermischen Ausdehnungskoeffizienten besteht. Die gezeigte Trägerplatte 8 besteht aus Silizium. Es handelt sich dabei um einen relativ dicken Siliziumwafer.
  • Die gezeigte Trägerplatte 8 wird dann mit einer Klebefolie versehen. Die Trägerplatte 8 wird dabei auf ihrer Oberseite 9 mit einer doppelseitigen Klebefolie 12 laminiert. Die Klebefolie 12 weist auf ihrer der Trägerplatte 8 abgewandten Seite einen thermosensitiven Klebstoff 10 auf. Auf der Seite der Klebefolie, die der Trägerplatte 8 zugewandt ist, weist sie einen dauerhaftenden Klebstoff auf. Die mit der Klebefolie 12 laminierte Trägerplatte 8 ist der 1b zu entnehmen.
  • Aus der 1c ist zu entnehmen, dass anschließend die laminierte Trägerplatte 8 mit Halbleiterchips 3 bestückt wird. Dem geht voraus, dass ein fertig prozessierter Halbleiterwafer 4 bereitgestellt wird, der in Zeilen und Spalten angeordnete Halbleiterchips 3 aufweist. Die Halbleiterchips 3 weisen aktive Oberseiten 5 und Rückseiten 6 auf. Wobei die aktiven Oberseiten 5 mit Kontaktflächen 7 versehen sind.
  • Der Halbleiterwafer 4 wird anschließend in einzelne Halbleiterchips 3 getrennt, beispielsweise durch Sägen.
  • Die vereinzelten Halbleiterchips 3 werden dann, wie in der 1c zu sehen ist, mit ihren aktiven Oberseiten 5 auf die thermosensitive Seite der auflaminierten Klebefolie 12 gebracht, so dass sie dort haften.
  • Danach werden die Halbleiterchips 3 mit einer Kunststoffgehäusemasse umhüllt, so dass ein gemeinsamer Träger 11 aus Kunststoffgehäusemasse auf der Trägerplatte 8 ausgebildet wird, in den die Halbleiterchips 3 eingebettet sind. Dies ist der 1d zu entnehmen. Das Umhüllen der einzelnen Halbleiterchips 3 kann dabei im Wafermolding, im Schablonendruckverfahren, in herkömmlichen Vergussverfahren, in In-On-Verfahren sowie in Coating-Verfahren erfolgen.
  • Als weiterer Schritt findet dann, was der 1e zu entnehmen ist, das Abtrennen der Trägerplatte 8 von dem gemeinsamen Träger 11 aus Kunststoffgehäusemasse statt. Dabei wird nun die Trägerplatte 8 auf eine fest definierte Temperatur erwärmt, so dass die Seite mit dem thermosensitiven Klebstoff 10 der auflaminierten Klebefolie 12 ihre haftende Wirkung verliert und der gemeinsame Träger 11 aus Kunststoffgehäusemasse sich problemlos ohne größeren Kraftaufwand von der Trägerplatte 8 lösen lässt.
  • Als weitere Schritte schließen sich dann, was der Figur 1f zu entnehmen ist, die Ausbildung von Umverdrahtungsmetallisierungen 13, von Außenkontaktflächen (nicht gezeigt) sowie das Aufbringen von Lotbällen oder Lothöckern (nicht gezeigt)statt. Letztendlich werden die einzelnen Halbleiterbauelemente 1 aus dem gemeinsamen Träger 11 getrennt.
    • 1
    Halbleiterbauelement
    2
    Kunststoffgehäuse
    3
    Halbleiterchip
    4
    Halbleiterwafer
    5
    aktive Oberseite des Halbleiterchips
    6
    Rückseite des Halbleiterchips
    7
    Kontaktflächen
    8
    Trägerplatte
    9
    Oberseite der Trägerplatte
    10
    thermosensitiver Klebstoff
    11
    gemeinsamer Träger aus Kunststoffgehäusemasse
    12
    Klebefolie
    13
    Umverdrahtungsmetallisierung

Claims (18)

  1. Verfahren zum Herstellen eines Halbleiterbauelements (1) mit einem Kunststoffgehäuse (2), in dem zumindest ein Halbleiterchip (3) angeordnet ist mit folgenden Schritten: – Bereitstellen eines Halbleiterwafers (4) mit in Zeilen und Spalten angeordneten Halbleiterchips (3), die aktive Oberseiten (5) und Rückseiten (6) aufweisen, wobei die aktiven Oberseiten (5) mit Kontaktflächen (7) versehen sind; – Trennen des Halbleiterwafers (4) in einzelne Halbleiterchips (3); – Bereitstellen einer Trägerplatte (8), die auf ihrer Oberseite (9) mit einem thermosensitiven Klebstoff (10) versehen ist; – Bestücken dieser Trägerplatte (8) mit den einzelnen Halbleiterchips (3), wobei die einzelnen Halbleiterchips (3) mit ihren aktiven Seiten (5) auf die Oberseite der Trägerplatte gebracht werden; – Herstellen eines gemeinsamen Trägers (11) aus Kunststoffgehäusemasse auf der Trägerplatte (8), wobei die Halbleiterchips (3) in die Kunststoffgehäusemasse eingebettet werden; – Entfernen der Trägerplatte (8) durch Erwärmen des thermosensitiven Klebstoffs (10) auf eine vorbestimmte definierte Temperatur, bei der das thermosensitive Klebstoff (10) seine klebende Wirkung verliert.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterchips (3) derart in die Kunststoffgehäusemasse eingebaut werden, dass die Rückseiten (6) der ein zelnen Halbleiterchips (3) vollständig mit Kunststoffgehäusemasse bedeckt sind.
  3. Verfahren nach Anspruch 1 oder 2 mit folgenden weiteren Schritten: – Erzeugen von Umverdrahtungsleitungen auf der Oberseite des gemeinsamen Trägers; – Ausbilden von Außenkontaktflächen; – Aufbringen von Lotbällen oder Lothöckern auf die Außenkontaktflächen; – Trennen des gemeinsamen Trägers in einzelne Halbleiterbauelemente.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Trägerplatte (8) auf ihrer Oberseite (9) mit einer Klebefolie (12) laminiert ist, die auf ihrer der Trägerplatte abgewandten Seite mit einem thermosensitiven Klebstoff (10) versehen ist und auf ihrer der Trägerplatte zugewandten Seite mit einem dauerhaftenden Klebstoff versehen ist.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Trägerplatte auf ihrer Oberseite mit einer Klebefolie laminiert ist, wie auf ihrer der Trägerplatte abgewandten Seite mit einem dauerhaftenden Klebstoff versehen ist und auf ihrer der Trägerplatte zugewandten Seite mit einem thermosensitiven Klebstoff versehen ist.
  6. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Trägerplatte (8) auf ihrer Oberseite (9) direkt mit einem thermosensitiven Klebstoff (10) versehen ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine metallische Trägerplatte bereitgestellt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine keramische Trägerplatte bereitgestellt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine Trägerplatte aus Glas oder Silizium bereitgestellt wird.
  10. Trägerplatte zur Durchführung eines Verfahren nach einem der Ansprüche 1 bis 3 bestehend aus einem im Temperaturbereich von 20°C bis 200°C formstabilem Material mit einem niedrigen thermischen Ausdehnungskoeffizienten, welche auf ihrer Oberseite mit einem thermosensitiven Klebstoff versehen ist.
  11. Trägerplatte nach Anspruch 10, dadurch gekennzeichnet, dass das formstabile Material einen thermischen Ausdehnungskoeffizienten α < 10·10–6/K bei Raumtemperatur aufweist.
  12. Trägerplatte nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass das formstabile Material eine Wärmeleitfähigkeit σ > 100 W/mK bei Raumtemperatur aufweist.
  13. Trägerplatte nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Trägerplatte (8) auf ihrer Oberseite (9) mit einer Klebefolie (12) laminiert ist, die auf ihrer der Trägerplatte (8) abgewandten Seite mit einem thermosensitiven Klebstoff versehen ist und auf ihrer der Trägerplatte zugewandten Seite mit einem dauerhaftenden Klebstoff versehen ist.
  14. Trägerplatte nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Trägerplatte auf ihrer Oberseite mit einer Klebefolie laminiert ist, die auf ihrer der Trägerplatte abgewandten Seite mit einem dauerhaftenden Klebstoff versehen ist und auf ihrer der Trägerplatte zugewandten Seite mit einem thermosensitiven Klebstoff versehen ist.
  15. Trägerplatte nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Trägerplatte auf ihrer Oberseite direkt mit einem thermosensitiven Klebstoff versehen ist.
  16. Trägerplatte nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass als formstabiles Material eine Keramik vorgesehen ist.
  17. Trägerplatte nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass als formstabiles Material ein Metall oder eine Legierung vorgesehen ist.
  18. Trägerplatte nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass als formstabiles Material Glas oder Silizium vorgesehen ist.
DE10334576A 2003-07-28 2003-07-28 Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse Expired - Fee Related DE10334576B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10334576A DE10334576B4 (de) 2003-07-28 2003-07-28 Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
PCT/DE2004/001667 WO2005013352A2 (de) 2003-07-28 2004-07-27 Verfahren zum herstellen eines halbleiterbauelements mit einem kunststoffgehäuse und trägerplatte zur durchführung des verfahrens
US11/341,895 US7202107B2 (en) 2003-07-28 2006-01-30 Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method
US11/685,005 US7622733B2 (en) 2003-07-28 2007-03-12 Semiconductor structure with a plastic housing and separable carrier plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10334576A DE10334576B4 (de) 2003-07-28 2003-07-28 Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse

Publications (2)

Publication Number Publication Date
DE10334576A1 true DE10334576A1 (de) 2005-03-03
DE10334576B4 DE10334576B4 (de) 2007-04-05

Family

ID=34111724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10334576A Expired - Fee Related DE10334576B4 (de) 2003-07-28 2003-07-28 Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse

Country Status (3)

Country Link
US (2) US7202107B2 (de)
DE (1) DE10334576B4 (de)
WO (1) WO2005013352A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006027283A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8815651B2 (en) 2011-12-30 2014-08-26 Infineon Technologies Ag Method for manufacturing an electronic device by reducing thickness of electronic members attached to a carrier

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
DE102005024431B4 (de) 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8268449B2 (en) 2006-02-06 2012-09-18 Brewer Science Inc. Thermal- and chemical-resistant acid protection coating material and spin-on thermoplastic adhesive
US8561371B2 (en) 2006-03-14 2013-10-22 Mute Wall Systems, Inc. Barrier wall and method of forming wall panels between vertical wall stiffeners with support members extending partially through the wall panels
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
DE102006030581B3 (de) * 2006-07-03 2008-02-21 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements
US7713835B2 (en) * 2006-10-06 2010-05-11 Brewer Science Inc. Thermally decomposable spin-on bonding compositions for temporary wafer bonding
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
FR2917234B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
JP5788173B2 (ja) * 2007-06-25 2015-09-30 ブルーワー サイエンス アイ エヌシー． 高温スピンオン仮接合用組成物
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US8102045B2 (en) * 2007-08-08 2012-01-24 Infineon Technologies Ag Integrated circuit with galvanically bonded heat sink
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
EP2238618B1 (de) * 2008-01-24 2015-07-29 Brewer Science, Inc. Verfahren zur umgekehrten montage eines systemwafers an einem trägersubstrat
US8030770B1 (en) 2008-09-09 2011-10-04 Triquint Semiconductor, Inc. Substrateless package
US8487435B2 (en) 2008-09-09 2013-07-16 Triquint Semiconductor, Inc. Sheet-molded chip-scale package
US8092628B2 (en) 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
KR101015651B1 (ko) * 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
US8771927B2 (en) * 2009-04-15 2014-07-08 Brewer Science Inc. Acid-etch resistant, protective coatings
US7776649B1 (en) * 2009-05-01 2010-08-17 Powertech Technology Inc. Method for fabricating wafer level chip scale packages
TWI456715B (zh) 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
FR2947948B1 (fr) * 2009-07-09 2012-03-09 Commissariat Energie Atomique Plaquette poignee presentant des fenetres de visualisation
TWI466259B (zh) 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
JP5296636B2 (ja) * 2009-08-21 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
EP2502268B1 (de) 2009-11-17 2018-10-24 Evatec AG Vorrichtung und verfahren zur substratverarbeitung
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US8409926B2 (en) * 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8680683B1 (en) 2010-11-30 2014-03-25 Triquint Semiconductor, Inc. Wafer level package with embedded passive components and method of manufacturing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US10204879B2 (en) 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
JP2013074184A (ja) 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US8980696B2 (en) 2011-11-09 2015-03-17 Freescale Semiconductor, Inc. Method of packaging semiconductor die
JP5729290B2 (ja) 2011-12-16 2015-06-03 富士通株式会社 半導体装置の製造方法、電子装置の製造方法及び基板
TWI446501B (zh) 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
JP5903920B2 (ja) * 2012-02-16 2016-04-13 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810957B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
TWI476841B (zh) 2012-03-03 2015-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI517274B (zh) 2012-03-21 2016-01-11 矽品精密工業股份有限公司 晶圓級半導體封裝件之製法及其晶圓級封裝基板之製法
CN102664170B (zh) * 2012-04-19 2015-06-17 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
KR101429344B1 (ko) 2012-08-08 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP5521130B1 (ja) 2012-08-30 2014-06-11 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN104335343A (zh) 2012-09-05 2015-02-04 松下知识产权经营株式会社 半导体装置及其制造方法
KR20140038116A (ko) 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Ｌｅ ｄ 램프
JP2014099526A (ja) * 2012-11-15 2014-05-29 Fujitsu Ltd 半導体装置、半導体装置の製造方法、電子装置及び電子装置の製造方法
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP5624697B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624699B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
JP5624700B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8828807B1 (en) 2013-07-17 2014-09-09 Infineon Technologies Ag Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
JP2015032646A (ja) * 2013-08-01 2015-02-16 パナソニックＩｐマネジメント株式会社 成形体の製造方法
TWI512853B (zh) * 2013-09-04 2015-12-11 矽品精密工業股份有限公司 半導體封裝件之製法
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9380697B2 (en) 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same
CN107078087A (zh) * 2014-04-22 2017-08-18 美国思睿逻辑有限公司 用于承载单个设备封装的系统和方法
US9373762B2 (en) 2014-06-17 2016-06-21 Panasonic Intellectual Property Management Co., Ltd. Electronic part package
US20160118353A1 (en) 2014-10-22 2016-04-28 Infineon Techologies Ag Systems and Methods Using an RF Circuit on Isolating Material
US20160131702A1 (en) * 2014-11-10 2016-05-12 Teradyne, Inc. Assembling devices for probe card testing
US9324697B1 (en) 2015-03-16 2016-04-26 Toshiba Corporation Chip-on-heatsink light emitting diode package and fabrication method
JP6620989B2 (ja) 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
US10504850B2 (en) 2015-08-14 2019-12-10 Pep Innovation Pte Ltd Semiconductor processing method
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6610498B2 (ja) * 2016-10-21 2019-11-27 株式会社村田製作所 複合型電子部品の製造方法
WO2018221379A1 (ja) 2017-05-30 2018-12-06 京セラ株式会社 支持基板
JP6780675B2 (ja) 2017-07-24 2020-11-04 株式会社デンソー 半導体装置及び半導体装置の製造方法
US10400402B1 (en) 2018-03-13 2019-09-03 Mute Wall Systems, Inc. Wall panels, barrier wall constructed from same, and methods of making both
US10221529B1 (en) 2018-03-13 2019-03-05 Mute Wall Systems, Inc. Wall panels, barrier wall constructed from same, and methods of making both
CN112435965A (zh) * 2020-11-18 2021-03-02 深圳宏芯宇电子股份有限公司 存储卡及其封装方法
DE102021103369A1 (de) 2021-02-12 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleitervorrichtung und verfahren zu dessen herstellung
KR102406694B1 (ko) 2021-07-15 2022-06-10 (주)인랩 온도 감응형 열발포 박리 테이프 및 이를 이용한 전자부품의 분리방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19932269A1 (de) * 1998-07-06 2000-01-20 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur Herstellung eines Verbundes zwischen einem Trägerkörper und mindestens einer darin enthaltenen Komponente
DE19845847A1 (de) * 1998-10-05 2000-04-13 Konrad Kristen Etikett mit einem Informationsträger
DE10117880A1 (de) * 2001-04-10 2002-10-24 Muehlbauer Ag Verfahren zum Vereinzeln von elektronischen Bauteilen aus einem Verbund

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395451A (en) * 1980-07-14 1983-07-26 Althouse Victor E Semiconductor wafer and die handling method and means
EP1213754A3 (de) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Halbleitergehäuseherstellung und Halbleitergehäuse
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JP4540150B2 (ja) * 1998-09-30 2010-09-08 日東電工株式会社 熱剥離型粘着シート
US6627997B1 (en) * 1999-03-26 2003-09-30 Hitachi, Ltd. Semiconductor module and method of mounting
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
DE60042787D1 (de) * 1999-07-16 2009-10-01 Panasonic Corp Verfahren zur Herstellung einer verpackten Halbleiteranordnung
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001267342A (ja) * 2000-03-22 2001-09-28 Seiko Instruments Inc 半導体装置の製造方法
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
DE10040450B4 (de) * 2000-08-18 2008-07-10 Osram Opto Semiconductors Gmbh Halbleiterlaserbauelement mit einem Kühlelement
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
DE10051938A1 (de) * 2000-10-19 2002-02-28 Infineon Technologies Ag Anordnung mit einem Substrat und einem Träger
DE10065686C2 (de) 2000-12-29 2002-11-14 Infineon Technologies Ag Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats
US6534338B1 (en) * 2001-06-29 2003-03-18 Amkor Technology, Inc. Method for molding semiconductor package having a ceramic substrate
DE10137184B4 (de) 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10156386B4 (de) * 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
US7153725B2 (en) * 2004-01-27 2006-12-26 St Assembly Test Services Ltd. Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19932269A1 (de) * 1998-07-06 2000-01-20 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur Herstellung eines Verbundes zwischen einem Trägerkörper und mindestens einer darin enthaltenen Komponente
DE19845847A1 (de) * 1998-10-05 2000-04-13 Konrad Kristen Etikett mit einem Informationsträger
DE10117880A1 (de) * 2001-04-10 2002-10-24 Muehlbauer Ag Verfahren zum Vereinzeln von elektronischen Bauteilen aus einem Verbund

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006027283A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils
US8815651B2 (en) 2011-12-30 2014-08-26 Infineon Technologies Ag Method for manufacturing an electronic device by reducing thickness of electronic members attached to a carrier
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
DE102013104952B4 (de) * 2012-05-14 2020-09-03 Infineon Technologies Ag Halbleiterpackages und Verfahren zu deren Ausbildung

Also Published As

Publication number Publication date
US20070145555A1 (en) 2007-06-28
WO2005013352A2 (de) 2005-02-10
US20060183269A1 (en) 2006-08-17
US7202107B2 (en) 2007-04-10
DE10334576B4 (de) 2007-04-05
US7622733B2 (en) 2009-11-24
WO2005013352A3 (de) 2005-07-07

Similar Documents

Publication Publication Date Title
DE10334576B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
DE102014114982B4 (de) Verfahren zum Bilden einer Chip-Baugruppe
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
EP1772900B1 (de) Herstellungsverfahren einer Anordnung mit Leistungshalbleiterbauelementen, welches einen Schritt Drucksintern beinhaltet
EP1796137B1 (de) Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
DE4019091A1 (de) Waermeableitungseinrichtung fuer halbleiterbauelemente und verfahren zu deren herstellung
EP0318641B1 (de) Verfahren und Vorrichtung zur Übertragung thermischer Energie auf bzw. von einem plattenförmigen Substrat
DE102008033651B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
WO2001065603A1 (de) Wärmeleitende klebstoffverbindung und verfahren zum herstellen einer wärmeleitenden klebstoffverbindung
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102009039227A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1292260B (de) Silicium-Halbleiteranordnung mit Legierungselektroden und Verfahren zu ihrer Herstellung
EP1993133A2 (de) Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020102876A1 (de) Ein sinterverfahren mit einer opferschicht auf der rückseitenmetallisierung eines halbleiterdies
DE102011053518B4 (de) Verfahren zur Herstellung eines Halbleiterchip-Paneels
DE102005039479B3 (de) Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
DE19649458A1 (de) Lotmaterial zur Anbringung von großen Halbleiterchips
EP3555913B1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
DE2136201C3 (de) Verfahren zum Anbringen metallischer Zuleitungen an einem elektrischen Festkörper-Bauelement
DE102017113153B4 (de) Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial
DE112014006349T5 (de) Bond-Material, Bond-Verfahren und Halbleitervorrichtung für elektrische Energie
DE102005049977B3 (de) Temperverfahren für einen Nutzen und Vorrichtung zur Durchführung des Temperverfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee