DE102010061616A1 - Halbleiterspeicherbauelement und Halbleitergehäuse - Google Patents

Halbleiterspeicherbauelement und Halbleitergehäuse Download PDF

Info

Publication number
DE102010061616A1
DE102010061616A1 DE102010061616A DE102010061616A DE102010061616A1 DE 102010061616 A1 DE102010061616 A1 DE 102010061616A1 DE 102010061616 A DE102010061616 A DE 102010061616A DE 102010061616 A DE102010061616 A DE 102010061616A DE 102010061616 A1 DE102010061616 A1 DE 102010061616A1
Authority
DE
Germany
Prior art keywords
memory device
semiconductor
pad
hill
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010061616A
Other languages
English (en)
Inventor
Ho-Cheol Kyonggi Lee
Chi-Sung Kyonggi Oh
Jin-Kuk Kyonggi Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100018362A external-priority patent/KR20110099384A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102010061616A1 publication Critical patent/DE102010061616A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/09179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterspeicherbauelement (1000) weist ein Halbleiterplättchen (90) und einen Eingangs-Ausgangs-Hügelkontaktstellenteil auf. Das Halbleiterplättchen (90) weist eine Mehrzahl von Speicherzellenarrays (10a–10d) auf. Der Eingangs-Ausgangs-Hügelkontaktstellenteil ist in einer zentralen Region des Halbleiterplättchens (90) gebildet. Der Eingangs-Ausgangs-Hügelkontaktstellenteil liefert eine Mehrzahl von Kanälen zum Verbinden jedes der Speicherzellenarrays (10a–10d) unabhängig mit einer externen Vorrichtung. Das Halbleiterspeicherbauelement kann eine Mehrkanalschnittstelle enthalten.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese nicht-vorläufige US-Anmeldung beansprucht das Vorrecht einer Priorität nach 35 USC § 119 der vorläufigen US-Anmeldung Nr. 61/302,773 , eingereicht am 9. Februar 2010 beim USPTO und der koreanischen Patentanmeldung Nr. 10-2010-0018362 , eingereicht am 2. März 2010 beim koreanischen Amt für geistiges Eigentum (KIPO), deren Inhalt hierin durch Bezugnahme in seiner Gesamtheit für alle Zwecke aufgenommen ist, als ob er hierin vollständig offenbart wäre.
  • HINTERGRUND
  • 1. Technisches Gebiet
  • Exemplarische Ausführungsbeispiele beziehen sich auf Halbleiterbauelemente und insbesondere auf Halbleiterspeicherbauelemente und Halbleitergehäuse, die eine Mehrkanalschnittstelle haben.
  • 2. Beschreibung der verwandten Technik
  • Verschiedene Schnittstellen wurden entwickelt, um ein Halbleiterspeicherbauelement zu schaffen, das eine hohe Leistungsfähigkeit mit einem relativ niedrigen Leistungsverbrauch hat. In jüngster Zeit wurde der Niederleistungs-Doppeldatenraten-2-(LPDDR2-; LPDDR2 = low power double data rate 2) Standard eingeführt, um tragbare Vorrichtungen, wie zum Beispiel ein Mobiltelefon, ein intelligentes Telefon (englisch: smart phone), einen persönlichen digitalen Assistenten (PDA; PDA = personal digital assistant), einen tragbaren Mehrmedienspieler (PMP; PMP = portable multimedia player), eine digitale Mehrmedienübertragungs-(DMB; DMB = digital multimedia broadcast)Vorrichtung, eine Vorrichtung des globalen Positionsbestimmungssystems (GPS; GPS = global positioning system), eine Handspielkonsole (englisch: handheld gaming console) etc., zu unterstützen. Der LPDDR2-Standard soll eine erhöhte Speicherkapazität, eine verbesserte Leistungsfähigkeit, eine kleinere Größe und eine Gesamtreduzierung des Leistungsverbrauchs der Speicherbauelemente liefern.
  • Es gibt jedoch einen wachsenden Bedarf an mobilen Vorrichtungen, die fähig sind, immer prozessorintensivere Anwendungen, wie zum Beispiel ein 3-D-Spielen, eine strömende Kommunikation (englisch: streaming communication) mit einem reichen Inhalt, ein Hochauflösungsfernsehen (HDTV; HDTV = high definition television) und sogar Video über HDTV-Auflösungen hinaus, zu unterstützen. Solche Anwendungen veranlassen erhöhte Leistungsfähigkeitserfordernisse der Speicherbauelemente, die in mobilen Vorrichtungen genutzt sind. Es besteht zusätzlich, aufgrund einer begrenzten Batteriekapazität in tragbaren Vorrichtungen, ein Bedürfnis nach einer Reduzierung des Leistungsverbrauchs dieser Speicherbauelemente.
  • ZUSAMMENFASSUNG
  • Das erfinderische Konzept ist dementsprechend vorgesehen, um eines oder mehrere Probleme aufgrund der Begrenzungen und Nachteile der verwandten Technik im Wesentlichen zu beseitigen.
  • Einige exemplarische Ausführungsbeispiele schaffen ein Halbleiterspeicherbauelement mit einem breiten Eingang/Ausgang, das eine Mehrkanalschnittstelle und eine hohe Leistungsfähigkeit mit einem relativ niedrigen Leistungsverbrauch hat.
  • Einige exemplarische Ausführungsbeispiele schaffen ein Halbleitergehäuse, das das Halbleiterspeicherbauelement aufweist.
  • Bei einigen exemplarischen Ausführungsbeispielen des erfinderischen Konzepts weist ein Halbleiterspeicherbauelement ein Halbleiterplättchen, das einen Eingangs-Ausgangs-Hügelkontaktstellenteil hat, auf. Das Halbleiterplättchen weist eine Mehrzahl von Speicherzellenarrays auf. Der Eingangs-Ausgangs-Hügelkontaktstellenteil ist in einer zentralen Region des Halbleiterplättchens gebildet. Der Eingangs-Ausgangs-Hügelkontaktstellenteil liefert eine Mehrzahl von Kanälen zum Verbinden jedes der Speicherzellenarrays unabhängig mit einer oder mehreren externen Vorrichtungen.
  • Der Eingangs-Ausgangs-Hügelkontaktstellenteil kann eine Mehrzahl von Kanalhügelkontaktstellenteilen, die jeweils jedem der Speicherzellenarrays entsprechen, aufweisen. Jeder der Kanalhügelkontaktstellenteile kann eine Mehrzahl von Hügelkontaktstellen, die in einer Matrix von Reihen und Spalten angeordnet sind, aufweisen.
  • Jeder der Kanalhügelkontaktstellenteile kann einen Adressbefehlskontaktstellenblock von Adressbefehlshügelkontaktstellen und eine Mehrzahl von Datenkontaktstellenblöcken von Datenhügelkontaktstellen aufweisen.
  • Der Adressbefehlskontaktstellenblock kann zwischen den Datenkontaktstellenblöcken oder auf einer Seite der Mehrzahl der Datenkontaktstellenblöcke gemäß einigen exemplarischen Ausführungsbeispielen angeordnet sein.
  • Jeder der Datenkontaktstellenblöcke kann mindestens eine Reihe von Leistungshügelkontaktstellen, die Leistungsversorgungsspannungen empfangen, aufweisen. Jeder der Datenkontaktstellenblöcke kann mindestens eine Spalte von Leistungshügelkontaktstellen, die Leistungsversorgungsspannungen empfangen, aufweisen.
  • Bei einigen Ausführungsbeispielen kann jeder der Datenkontaktstellenblöcke Leistungshügelkontaktstellen, die Leistungsversorgungsspannungen empfangen, aufweisen, wobei die Leistungshügelkontaktstellen in einer zentralen Region jedes Datenkontaktstellenblocks angeordnet sind, und die Datenhügelkontaktstellen angeordnet sind, um die Leistungshügelkontaktstellen zu umgeben.
  • Das Halbleiterplättchen kann eine Mehrzahl von Eingangs-Ausgangs-Steuerschaltungen aufweisen, wobei jede der Eingans-Ausgangs-Steuerschaltungen zwischen einem entsprechenden Speicherzellenarray und einem entsprechenden Kanalhügelkontaktstellenteil angeordnet ist. Eine Reihenrichtungslänge jeder Eingangs-Ausgangs-Steuerschaltung kann identisch oder kleiner als eine Reihenrichtungslänge jedes Kanalhügelkontaktstellenteils sein.
  • Jeder der Datenkontaktstellenblöcke kann eine Zahl von N Datenhügelkontaktstellen aufweisen, wobei N eine positive ganze Zahl ist. Eine Zahl N von Ausgangstreibern und eine Zahl N von Eingangspuffern können in der entsprechenden Eingangs-Ausgangs-Steuerschaltung und in dem Halbleiterplättchen unter dem entsprechenden Kanalhügelkontaktstellenteil angeordnet sein.
  • Jeder der Kanalhügelkontaktstellenteile kann eine Mehrzahl von Datenhügelkontaktstellen aufweisen. Ein Ausgangstreiber und ein Entkopplungskondensator können in dem Halbleiterplättchen unter einigen oder allen der Datenhügelkontaktstellen gebildet sein.
  • Jeder Eingangspuffer kann ferner in dem Halbleiterplättchen unter einigen oder allen der Datenhügelkontaktstellen gemäß einigen exemplarischen Ausführungsbeispielen gebildet sein.
  • Jeder der Kanalhügelkontaktstellenteile kann eine Mehrzahl von Adressbefehlshügelkontaktstellen und eine Mehrzahl von Leistungshügelkontaktstellen aufweisen. Ein Entkopplungskondensator kann in dem Halbleiterplättchen unter einigen oder allen der Adressbefehlshügel und unter einigen oder allen der Leistungshügelkontaktstellen gebildet sein.
  • Eine Klemmdiode und/oder eine Schutzschaltung für eine elektrostatische Entladung können ferner in dem Halbleiterplättchen unter einigen oder allen der Adressbefehlshügelkontaktstellen gemäß einigen exemplarischen Ausführungsbeispielen gebildet sein.
  • Eine Schutzschaltung für eine elektrostatische Entladung kann ferner in dem Halbleiterplättchen unter einigen oder allen der Leistungshügelkontaktstellen gemäß einigen exemplarischen Ausführungsbeispielen gebildet sein.
  • Jeder der Kanalhügelkontaktstellenteile kann eine oder mehrere Scheinkontaktstellen (englisch: dummy pads) aufweisen, die von dem Halbleiterplättchen elektrisch getrennt sind. Ein Entkopplungskondensator kann in dem Halbleiterplättchen unter einigen oder allen der Scheinkontaktstellen gebildet sein.
  • Eine Schutzschaltung für eine elektrostatische Entladung kann ferner in dem Halbleiterplättchen unter einigen oder allen der Scheinkontaktstellen gemäß einigen exemplarischen Ausführungsbeispielen gebildet sein.
  • Das Halbleiterplättchen kann ferner erste Schaltungen und zweite Schaltungen aufweisen. Die ersten Schaltungen können unabhängig pro Kanal die Speicherzellenarrays steuern. Die zweiten Schaltungen können gemeinsam die Speicherzellenarrays steuern.
  • Jede der ersten Schaltungen kann zwischen einem entsprechenden Speicherzellenarray und einem entsprechenden Kanalhügelkontaktstellenteil angeordnet sein. Die zweiten Schaltungen können auf beiden Seiten des Eingangs-Ausgangs-Hügelkontaktstellenteils angeordnet sein oder in einer Spaltenrichtung entlang einer vertikalen Mittellinie des Halbleiterplättchens angeordnet sein.
  • Jede der ersten Schaltungen kann zwischen dem entsprechenden Speicherzellenarray und dem entsprechenden Kanalhügelkontaktstellenteil angeordnet sein. Die zweiten Schaltungen können benachbart zu Seiten des Halbleiterplättchens angeordnet sein.
  • Bei einigen Ausführungsbeispielen kann das Halbleiterspeicherbauelement ferner einen Testkontaktstellenteil zum Testen von Operationen des Halbleiterspeicherbauelements aufweisen.
  • Der Testkontaktstellenteil kann in einer Spaltenrichtung entlang einer vertikalen Mittellinie des Halbleiterplättchens angeordnet sein oder in der Spaltenrichtung benachbart zu linken und rechten Seiten des Halbleiterplättchens angeordnet sein.
  • Der Testkontaktstellenteil kann in einer Reihenrichtung entlang einer horizontalen Mittellinie des Halbleiterplättchens angeordnet sein oder in der Reihenrichtung benachbart zu oberen und unteren Seiten des Halbleiterplättchens angeordnet sein.
  • Bei einigen Ausführungsbeispielen kann das Halbleiterspeicherbauelement ferner einen Trägerhügelkontaktstellenteil aufweisen. Der Trägerhügelkontaktstellenteil kann benachbart zu vier Ecken des Halbleiterplättchens angeordnet sein oder benachbart zu zwei oder mehr Seiten des Halbleiterplättchens angeordnet sein. Der Trägerhügelkontaktstellenteil kann Leistungshügelkontaktstellen, die Leistungsversorgungsspannungen empfangen, aufweisen.
  • Bei einigen exemplarischen Ausführungsbeispielen des erfinderischen Konzepts weist ein Halbleiterspeicherbauelement eine Mehrzahl von Halbleiterplättchen, die gestapelt sind, und eine Mehrzahl von Eingangs-Ausgangs-Hügelkontaktstellenteilen auf. Jedes Halbleiterplättchen weist eine Mehrzahl von Speicherzellenarrays auf. Eine Mehrzahl von Eingangs-Ausgangs-Hügelkontaktstellenteilen ist jeweils in einer zentralen Region jedes Halbleiterplättchens gebildet. Die Eingangs-Ausgangs-Hügelkontaktstellenteile liefern eine Mehrzahl von Kanälen zum Verbinden von jedem der Speicherzellenarrays unabhängig mit einer oder mehreren externen Vorrichtungen.
  • Das Halbleiterspeicherbauelement kann ferner eine Mehrzahl von Trägerhügelkontaktstellenteilen aufweisen. Jeder Trägerhügelkontaktstellenteil kann benachbart zu vier Ecken jedes Halbleiterplättchens angeordnet sein oder benachbart zu zwei oder mehr Seiten jedes Halbleiterplättchens angeordnet sein.
  • Jedes Halbleiterplättchen kann ferner Silizium-Durchgangslöcher zum elektrischen Verbinden der Eingangs-Ausgangs-Hügelkontaktstellenteile aufweisen.
  • Bei einigen exemplarischen Ausführungsbeispielen des erfinderischen Konzepts weist ein Halbleitergehäuse ein Basissubstrat, einen Steuerungschip und mindestens ein Halbleiterspeicherbauelement auf. Der Steuerungschip ist auf dem Basissubstrat angeordnet. Das mindestens eine Halbleiterspeicherbauelement ist auf dem Steuerungschip angeordnet. Das Halbleiterspeicherbauelement weist ein Halbleiterplättchen, das einen Eingangs-Ausgangs-Hügelkontaktstellenteil hat, auf. Das Halbleiterplättchen weist eine Mehrzahl von Speicherzellenarrays auf. Der Eingangs-Ausgangs-Hügelkontaktstellenteil ist in einer zentralen Region des Halbleiterplättchens gebildet. Der Eingangs-Ausgangs-Hügelkontaktstellenteil liefert eine Mehrzahl von Kanälen zum Verbinden von jedem der Speicherzellenarrays unabhängig mit dem Steuerungschip.
  • Das Halbleiterspeicherbauelement gemäß exemplarischen Ausführungsbeispielen kann eine Mehrkanal- und breite Eingangs-Ausgangs-Schnittstelle haben, und somit kann das Halbleiterspeicherbauelement gemäß exemplarischen Ausführungsbeispielen einen Leistungsverbrauch mit einer Erhöhung der Betriebsfrequenz reduzieren und gleichzeitig einen Prozessor mit einer hohen Leistungsfähigkeit unterstützen.
  • Das Halbleiterbauelement gemäß exemplarischen Ausführungsbeispielen kann den Eingangs-Ausgangs-Hügelkontaktstellenteil, der in der zentralen Region des Halbleiterplättchens gebildet ist, haben, und somit kann das Halbleiterspeicherbauelement gemäß exemplarischen Ausführungsbeispielen herkömmlicherweise mit anderen Bauelementen bzw. Vorrichtungen oder Chips verschiedener Strukturen gekoppelt sein, oder der Aufbau kann ohne Weiteres abhängig von Änderungen des Herstellungsverfahrens modifiziert sein.
  • Das Halbleiterspeicherbauelement gemäß exemplarischen Ausführungsbeispielen kann den Trägerhügelkontaktstellenteil, der sich in Rand- oder Kantenregionen des Halbleiterplättchens befindet, aufweisen, wodurch die Zuverlässigkeit einer Chip-auf-Chip-Häusungsanordnung gesteigert ist.
  • Bei dem Halbleiterspeicherbauelement gemäß exemplarischen Ausführungsbeispielen kann die Mehrzahl von Speicherzellenarrays, die Mehrzahl von Kanalhügelkontaktstellen und/oder einigen der Peripherieschaltungen unter Verwendung von Spiegelbildern oder verschobenen Bildern entworfen sein, wodurch das Halbleiterspeicherbauelement effektiv entworfen wird und eine Verfahrensvariation minimiert wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Darstellende nicht begrenzende exemplarische Ausführungsbeispiele sind aus der folgenden detaillierten Beschreibung, die in Verbindung mit den beigefügten Zeichnungen vorgenommen ist, besser verständlich.
  • 1 ist ein Diagramm, das einen Aufbau eines Halbleiterspeicherbauelements gemäß exemplarischen Ausführungsbeispielen darstellt.
  • 2A ist ein Diagramm zum Beschreiben einer Mehrkanalschnittstelle, die in dem Halbleiterspeicherbauelement von 1 eingeführt ist.
  • 2B stellt eine Mehranschlussschnittstelle verglichen mit der Mehrkanalschnittstelle von 2A dar.
  • 3A, 3B, 4A, 4B, 5A, 5B, 6A und 6B stellen exemplarische Ausführungsbeispiele eines Eingangs-Ausgangs-Hügelkontaktstellenteils in dem Halbleiterspeicherbauelement von 1 dar.
  • 7A, 7B, 7C und 7D stellen exemplarische Ausführungsbeispiele hinsichtlich von Anordnungen eines Testkontaktstellenteils in einem Halbleiterspeicherbauelement dar.
  • 8A, 8B, 8C und 8D stellen exemplarische Ausführungsbeispiele hinsichtlich Anordnungen von zweiten Schaltungen in einem Halbleiterspeicherbauelement dar.
  • 9A und 9B sind Diagramme zum Beschreiben einer Beziehung zwischen einer Eingangs-Ausgangs-Steuerschaltung und einem Kanalhügelkontaktstellenteil.
  • 10 ist eine Querschnittsansicht eines Einheitskontaktstellenbereichs.
  • 11A, 11B, 12, 13A, 13B und 14 sind Schaltungsdiagramme, die exemplarische Ausführungsbeispiele eines Einheitskontaktstellenbereichs darstellen.
  • 15 ist ein Diagramm, das einen Aufbau eines Halbleiterspeicherbauelements gemäß exemplarischen Ausführungsbeispielen darstellt.
  • 16A und 16B stellen exemplarische Ausführungsbeispiele des Trägerhügelkontaktstellenteils in dem Halbleiterspeicherbauelement von 15 dar.
  • 17 stellt ein gestapeltes Halbleiterspeicherbauelement gemäß exemplarischen Ausführungsbeispielen dar.
  • 18 und 19 stellen Halbleitergehäuse gemäß exemplarischen Ausführungsbeispielen dar.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Verschiedene exemplarische Ausführungsbeispiele sind vollständiger im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen einige exemplarische Ausführungsbeispiele gezeigt sind. Das vorliegende erfinderische Konzept kann jedoch in vielen unterschiedlichen Formen ausgeführt sein und sollte nicht als auf die exemplarischen Ausführungsbeispiele, die hierin dargelegt sind, begrenzt aufgefasst werden. Diese exemplarischen Ausführungsbeispiele sind vielmehr vorgesehen, sodass diese Offenbarung gründlich und vollständig ist, und diese werden den Schutzbereich des vorliegenden erfinderischen Konzepts Fachleuten vollständig vermitteln. In den Zeichnungen können die Größen und relativen Größen von Schichten und Regionen für eine Verdeutlichung übertrieben dargestellt sein. Gleiche Ziffern beziehen sich durchgehend auf gleiche Elemente.
  • Es versteht sich von selbst, dass, obwohl die Ausdrücke erste(r, s), zweite(r, s), dritte(r, s) etc. hierin verwendet sein können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Ausdrücke begrenzt sein sollten. Diese Ausdrücke werden verwendet, um ein Element von einem anderen zu unterscheiden. Ein erstes Element, das im Folgenden erörtert ist, könnte somit als ein zweites Element bezeichnet sein, ohne von den Lehren des vorliegenden erfinderischen Konzepts abzuweichen. Wie hierin verwendet, umfasst der Ausdruck „und/oder” eine und alle Kombinationen von einem oder mehreren der zugeordneten aufgelisteten Objekte.
  • Es versteht sich von selbst, dass, wenn auf ein Element als „verbunden” oder „gekoppelt” mit einem anderen Element Bezug genommen ist, dasselbe mit dem anderen Element direkt verbunden oder gekoppelt sein kann, oder dazwischen liegende Elemente anwesend sein können. Wenn im Gegensatz dazu auf ein Element als „direkt verbunden” oder „direkt gekoppelt” mit einem anderen Element Bezug genommen ist, sind keine dazwischen liegenden Elemente anwesend. Andere Worte, die verwendet werden, um die Beziehung zwischen Elementen zu beschreiben, sollten auf eine gleiche Weise interpretiert werden (zum Beispiel „zwischen” gegenüber „direkt zwischen”, „benachbart” gegenüber „direkt benachbart” etc.).
  • Die hierin verwendete Terminologie dient lediglich dem Zweck eines Beschreibens von besonderen exemplarischen Ausführungsbeispielen und soll nicht das vorliegende erfinderische Konzept begrenzen. Wie hierin verwendet, sollen die Singularformen „eine(r, s)” und „der, die, das” ebenso alle Pluralformen umfassen, es sei denn, dass es der Zusammenhang deutlich anders angibt. Es versteht sich ferner von selbst, dass die Ausdrücke „weist auf” und/oder „aufweisend”, wenn dieselben in dieser Beschreibung verwendet sind, die Anwesenheit von erwähnten Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, jedoch nicht die Anwesenheit oder Hinzufügung von einem oder mehreren anderen Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen derselben ausschließen.
  • Es sei denn, dass es anders definiert ist, haben alle Ausdrücke (einschließlich technischer und wissenschaftlicher Ausdrücke), die hierin verwendet sind, die gleiche Bedeutung, wie sie durch Fachleute allgemein entnommen wird, die dieses erfinderische Konzept betrifft. Es versteht sich ferner von selbst, dass Ausdrücke, wie zum Beispiel dieselben, die in allgemein verwendeten Wörterbüchern definiert sind, als eine Bedeutung besitzend interpretiert werden sollten, die mit ihrer Bedeutung in dem Zusammenhang der relevanten Technik konsistent ist, und nicht in einem idealisierten oder einem übermäßig formalen Sinn interpretiert werden, es sei denn, dass es ausdrücklich hierin so definiert ist.
  • 1 ist ein Diagramm, das einen Aufbau eines Halbleiterspeicherbauelements 1000 gemäß exemplarischen Ausführungsbeispielen darstellt.
  • Bezug nehmend auf 1 weist das Halbleiterspeicherbauelement 1000 ein Halbleiterplättchen (englisch: semiconductor die) 90, das einen Eingangs-Ausgangs-Hügelkontaktstellenteil (englisch: input-output bump pad part), der in einer zentralen Region des Halbleiterplättchens 90 gebildet ist, hat. Das Halbleiterplättchen 90 weist eine Mehrzahl von (zum Beispiel vier) Speicherzellenarrays 10a, 10b, 10c und 10d, die jeweiligen unabhängigen Kanälen zugeordnet sind, auf. Der Eingangs-Ausgangs-Hügelkontaktstellenteil liefert eine Mehrzahl von Kanälen zum Verbinden jedes der Speicherzellenarrays 10a, 10b, 10c und 10d unabhängig mit einer externen Vorrichtung, wie zum Beispiel einer Speichersteuerung.
  • Wie in 1 dargestellt ist, weist der Eingangs-Ausgangs-Hügelkontaktstellenteil eine Mehrzahl von Kanalhügelkontaktstellenteilen (englisch: channel bump pad part) 100a, 100b, 100c und 100d für unabhängige Kanäle, die jeweils jedem der Speicherzellenarrays 10a, 10b, 10c und 10d entsprechen, auf. Ein erster Kanalhügelkontaktstellenteil 100a liefert mit anderen Worten einen Kanal, der einem ersten Speicherzellenarray 10a gewidmet ist, ein zweiter Kanalhügelkontaktstellenteil 100b liefert einen Kanal, der einem zweiten Speicherzellenarray 10b gewidmet ist, ein dritter Kanalhügelkontaktstellenteil 100c liefert einen Kanal, der einem dritten Speicherzellenarray 10c gewidmet ist, und ein vierter Kanalhügelkontaktstellenteil 100d liefert einen Kanal, der einem vierten Speicherzellenarray 10d gewidmet ist. Wie unter Bezugnahme auf 3A, 3B, 4A, 4B, 5A, 5B, 6A und 6B beschrieben ist, weist jeder der Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d eine Mehrzahl von Hügelkontaktstellen, die in einer Matrix von Reihen und Spalten angeordnet sind, auf.
  • Jedes der Speicherzellenarrays 10a, 10b, 10c und 10d weist Speicherzellen auf, die mit Wort-Leitungen und Bit-Leitungen gekoppelt sind, und die Speicherzellen können in Speicherbänke und/oder Speicherblöcke in jedem Speicherzellenarray gruppiert sein. Reihen-Decodierer, Spalten-Decodierer, Leseverstärker für Eingangs-Ausgangs-Operationen können in den Speicherzellenarrays angeordnet sein. Die Leseverstärker können sich insbesondere in Randregionen der Speicherzellenarrays 10a, 10b, 10c und 10d nahe den Kanalhügelkontaktstellenteilen 100a, 100b, 100c und 100d befinden. Sowie sich der Abstand zwischen den Leseverstärkern und den Kanalhügelkontaktstellenteilen 100a, 100b, 100c und 100d erhöht, kann sich der parasitäre Widerstand zwischen den Leseverstärkern und den Kanalhügelkontaktstellenteilen 100a, 100b, 100c und 100d erhöhen. Die Leseverstärker, die einen relativ großen Leistungsverbrauch erfordern, können sich somit in Randregionen der Speicherzellenarrays 10a, 10b, 10c und 10d nahe den Kanalhügelkontaktstellenteilen 100a, 100b, 100c und 100d befinden.
  • Das Halbleiterplättchen 90 kann erste Schaltungen STEUERUNG 30a–30d und GEMEINSAME STEUERUNG 40a–40d, die unabhängig pro Kanal die Speicherzellenarrays 10a–10d steuern, und zweite Schaltungen GEMEINSAME STEUERUNG 51 und 52, die gemeinsam die Speicherzellenarrays 10a–10d steuern, aufweisen. Für einen effektiven Entwurf des Halbleiterspeicherbauelements 1000 kann jede der ersten Schaltungen 30a–30d und 40a–40d zwischen einem entsprechenden Speicherzellenarray und einem entsprechenden Kanalhügelkontaktstellenteil angeordnet sein, und zweite Schaltungen 51 und 52 können auf beiden Seiten des Eingangs-Ausgangs-Hügelkontaktstellenteils angeordnet sein. Erste Schaltungen 30a und 40a, die dem ersten Speicherzellenarray 10a gewidmet sind, können mit anderen Worten zwischen dem ersten Speicherzellenarray 10a und dem ersten Kanalhügelkontaktstellenteil 100a angeordnet sein, erste Schaltungen 30b und 40b, die dem zweiten Speicherzellenarray 10b gewidmet sind, können zwischen dem zweiten Speicherzellenarray 10b und dem zweiten Kanalhügelkontaktstellenteil 100b angeordnet sein, erste Schaltungen 30c und 40c, die dem dritten Speicherzellenarray 10c gewidmet sind, können zwischen dem dritten Speicherzellenarray 10c und dem dritten Kanalhügelkontaktstellenteil 100c angeordnet sein, und erste Schaltungen 30d und 40d, die dem vierten Speicherzellenarray 10d gewidmet sind, können zwischen dem vierten Speicherzellenarray 10d und einem vierten Kanalhügelkontaktstellenteil 100d angeordnet sein.
  • Wie es weiter unter Bezugnahme auf 8A, 8B, 8C und 8D beschrieben ist, können zweite Schaltungen 51 und 52 zum gemeinsamen Steuern von Speicherzellenarrays 10a, 10b, 10c und 10d in anderen Abschnitten des Halbleiterplättchens 90 abhängig von einem Entwurfsspielraum des Halbleiterspeicherbauelements 1000 angeordnet sein.
  • Erste Schaltungen 30a–30d und 40a–40d zum unabhängigen Steuern pro Kanalspeicherzellenarrays 10a, 10b, 10c und 10d können Eingangs-Ausgangs-Steuerschaltungen E-/A-STEUERUNG 40a–40d und zusätzliche Steuerschaltungen STEUERUNG 30a–30d aufweisen. Eingangs-Ausgangs-Steuerschaltungen 40a–40d können Vortreiber, Eingangspuffer (das heißt Empfänger), eine Joint-Test-Action-Group-(JCAG)Grenzabtastzellen-(BSC-; BSC = boundary scan cell)Schaltungsanordnung etc. aufweisen. Zusätzliche Steuerschaltungen 30a–30d können eine Reihenzugriffshinweissignal-(RAS-; RAS = row access strobe)Steuerlogik, eine Spaltenzugriffshinweissignal-(CAS-; CAS = column access strobe)Steuerlogik etc. aufweisen. Zweite Steuerschaltungen GEMEINSAME STEUERUNG 51 und 52 zum gemeinsamen Steuern der Speicherzellenarrays 10a, 10b, 10c und 10d können eine Gleichstrom-(DC-; DC = direct current)Steuerlogik zum Liefern von Bezugsspannungen oder Bezugssignalen, eine temperaturkompensierte Selbst-Auffrisch-(TCSR-; TCSR = temperature-compensated self-refresh)Steuerlogik etc. aufweisen.
  • Jede der Eingangs-Ausgangs-Steuerschaltungen 40a, 40b, 40c und 40d kann zwischen einem entsprechenden Speicherzellenarray 10a, 10b, 10c und 10d und einem entsprechenden Kanalhügelkontaktstellenteil 100a, 100b, 100c, 100d angeordnet sein. Für eine effiziente Signalführung kann eine Reihenrichtungslänge Lr von jeder Eingangs-Ausgangs-Steuerschaltung identisch zu oder kleiner als eine Reihenrichtungslänge eines entsprechenden Kanalhügelkontaktstellenteils sein. Jede der Eingans-Ausgangs-Steuerschaltungen 40a, 40b, 40c und 40d weist Vortreiber einer gleichen Zahl wie die Datenhügelkontaktstellen in jedem der Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d auf. Wenn jede Eingangs-Ausgangs-Steuerschaltung nicht innerhalb der Reihenrichtungslänge des entsprechenden Kanalhügelkontaktstellenteils entworfen ist, wird eine Verdrahtung für eine Signalführung kompliziert, und somit wird ein Gesamtentwurf eines Halbleiterspeicherbauelements 1000 schwierig. Weitere Beschreibungen der räumlichen Beziehung zwischen Eingangs-Ausgangs-Steuerschaltungen 40a, 40b, 40c und 40d und Kanalhügelkontaktstellenteilen 100a, 100b, 100c und 100d sind unter Bezugnahme auf 9A und 9B angegeben.
  • Bei einigen exemplarischen Ausführungsbeispielen kann das Halbleiterspeicherbauelement 1000 ferner einen Testkontaktstellenteil 310/320 zum Testen von Operationen des Halbleiterspeicherbauelements 1000 aufweisen. Ein Wafer-Test etc. kann beispielsweise unter Verwendung des Testkontaktstellenteils 310/320, wie in 1 dargestellt ist, statt eines Verwendens des Eingangs-Ausgangs-Hügelkontaktstellenteils durchgeführt werden. Ein vorgeschaltetes bzw. Front-End-Verfahren wird allgemein derart durchgeführt, dass eine Mehrzahl von Speicherbauelementen, die die gleiche Struktur haben, in einem Wafer integriert ist, und dann wird ein nachgeschaltetes bzw. Back-End-Verfahren derart durchgeführt, dass die integrierten Speicherbauelemente in einzelne Halbleiterplättchen geschnitten werden, und jedes Halbleiterplättchen wird gehäust. Der Testkontaktstellenteil 310/320 kann für den Wafertest verwendet werden, nachdem das Front-End-Verfahren abgeschlossen ist, und bevor das Halbleiterplättchen 90 von dem Wafer weggeschnitten wird.
  • Wie in 1 dargestellt ist, kann der Eingangs-Ausgangs-Hügelkontaktstellenteil, der Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d aufweist, in der zentralen Region des Halbleiterplättchens 90 in einer Reihenrichtung entlang einer horizontalen Mittellinie HL des Halbleiterplättchens 90 angeordnet sein, und der Testkontaktstellenteil 310/320 kann in einer Spaltenrichtung entlang einer vertikalen Mittellinie VL des Halbleiterplättchens 90 angeordnet sein.
  • Wie es weiter unter Bezugnahme auf 7A, 7B, 7C und 7D beschrieben ist, kann der Testkontaktstellenteil 310/320 in anderen Abschnitten des Halbleiterplättchens 90 abhängig von einem Entwurfsspielraum des Halbleiterspeicherbauelements 1000 angeordnet sein.
  • Speicherzellenarrays 10a, 10b, 10c und 10d, Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d und/oder einige Peripherieschaltungen können unter Verwendung von Spiegelbildern entworfen sein. Sobald beispielsweise ein besonderer Aufbau für das erste Speicherzellenarray 10a, den ersten Kanalhügelkontaktstellenteil 100a und erste Schaltungen 30a und 40a ausgewählt ist, kann der Aufbau des zweiten Speicherzellenarrays 10b, des zweiten Kanalhügelkontaktstellenteils 100b und von ersten Schaltungen 30b und 40b durch Spiegeln des Aufbaus des ersten Speicherzellenarrays 10a etc. erhalten werden, derart, dass zwei Entwürfe hinsichtlich der vertikalen Mittellinie VL symmetrisch sein können. Auf die gleiche Weise können die Entwürfe des dritten Speicherzellenarrays 10c, des dritten Kanalhügelkontaktstellenteils 100c, des vierten Speicherzellenarrays 10d und des vierten Kanalhügelkontaktstellenteils 100d etc. als hinsichtlich der horizontalen Mittellinie HL symmetrisch bestimmt werden. Die Entwürfe für die anderen Kanäle können alternativ durch Verschieben eines entworfenen Kanals erhalten werden. In diesem Fall können die Hügelkontaktstellen in jedem der Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d identisch zu den Hügelkontaktstellen in den anderen Hügelkontaktstellenteilen angeordnet sein.
  • Als solches kann, sobald ein Aufbau für einen Kanal entworfen ist, der ganze Aufbau der Mehrzahl von Kanälen durch Spiegeln und/oder Verschieben des entworfenen Aufbaus für den einen Kanal erhalten werden. Bei dem Halbleiterspeicherbauelement 1000 ist zusätzlich der Eingangs-Ausgangs-Hügelkontaktstellenteil in der zentralen Region des Halbleiterplättchens 90 gebildet, und somit kann das Halbleiterspeicherbauelement 1000 mit anderen Vorrichtungen oder Bauelementen oder Chips verschiedener Strukturen herkömmlich gekoppelt sein, oder der Aufbau kann ohne Weiteres abhängig von Änderungen des Herstellungsverfahrens modifiziert sein.
  • 2A ist ein Diagramm zum Beschreiben einer Mehrkanalschnittstelle, die in dem Halbleiterspeicherbauelement 1000 von 1 übernommen bzw. eingeführt ist, und 2B stellt verglichen mit der Mehrkanalschnittstelle von 2A eine Mehranschlussschnittstelle dar.
  • Bezug nehmend auf 1 und 2A kann jedes der Speicherzellenarrays 10a, 10b, 10c und 10d jeweils zwei Speicherbänke aufweisen. Das erste Speicherzellenarray 10a weist beispielsweise eine erste Speicherbank Bk0 und eine zweite Speicherbank Bk1 auf. Gemäß der in 2A dargestellten Mehrkanalschnittstelle liefern die vier Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d des Eingangs-Ausgangs-Hügelkontaktstellenteils, die jeweils in den vier Anschlüssen P0, P1, P2 und P3 umfasst sind, die Mehrzahl von Kanälen (4X) zum Verbinden von jedem der Speicherzellenarrays 10a, 10b, 10c, 10d unabhängig mit einer oder mehreren externen Vorrichtungen, wie zum Beispiel einer Speichersteuerung. Ein erster Anschluss P0 ist mit anderen Worten dem ersten Speicherzellenarray 10a, das eine erste Speicherbank Bk0 und eine zweite Speicherbank Bk1 aufweist, gewidmet, ein zweiter Anschluss P1 ist einem zweiten Speicherzellenarray 10b, das eine dritte Speicherbank Bk2 und eine vierte Speicherbank Bk3 aufweist, gewidmet, ein dritter Anschluss P2 ist einem dritten Speicherzellenarray 10c, das eine fünfte Speicherbank Bk4 und eine sechste Speicherbank Bk5 aufweist, gewidmet, und ein vierter Anschluss P3 ist einem vierten Speicherzellenarray 10d, das eine siebte Speicherbank Bk6 und eine achte Speicherbank Bk7 aufweist, gewidmet.
  • Verglichen mit der Mehrkanalschnittstelle von 2A werden bei der Mehranschlussschnittstelle (englisch: multi-port interface) von 2B alle Speicherbänke Bk0 bis Bk7 hinsichtlich der Mehrzahl der Anschlüsse P0, P1, P2 und P3 gemeinsam verwendet.
  • Sowie die Zahl von Speichermastern bzw. Speicherhauptelementen, wie zum Beispiel Mehrkernprozessoren, Hardewarebeschleunigern etc., bei einem System auf einem Chip (SoC; SoC = system-on-chip) erhöht wird, wird eine Wahrscheinlichkeit eines Konflikts zwischen den gemeinsam verwendeten Anschlüssen von 2B erhöht, und somit ist eine zusätzliche Einrichtung erforderlich, um einen solchen Konflikt zu verhindern. Das Halbleiterspeicherbauelement 1000 von 1 gemäß exemplarischen Ausführungsbeispielen führt im Gegensatz dazu die Mehrkanalschnittstelle, wie in 2A dargestellt ist, ein, wodurch eine kleinere Chipgröße und ein niedrigerer Leistungsverbrauch als bei der Mehranschlussschnittstelle von 2B und reduzierte Komplexitäten eines Aufbaus und eines Tests realisiert werden. Verglichen mit einem LPDDR2-DRAM, der 32 Datenstifte hat, der mit einer Datenrate von 800 Mbps pro Stift und einer Bandbreite von 3,2 GB/s in Betrieb ist, kann das breite Eingangs-Ausgangs-Halbleiterspeicherbauelement 1000 von 1 512 Datenstifte aufweisen, um etwa 12,8 GB/s mit einer relativ kleineren Datenrate von etwa 200 Mbps pro Stift zu realisieren. Das Halbleiterspeicherbauelement 1000 gemäß den exemplarischen Ausführungsbeispielen kann als solches einen Leistungsverbrauch gemäß einer Erhöhung einer Betriebsfrequenz reduzieren und gleichzeitig einen Prozessor einer hohen Leistungsfähigkeit unterstützen.
  • Das Halbleiterspeicherbauelement 1000 kann unter Verwendung der Kanäle, die jeweils jedem der Speicherzellenarrays 10a, 10b, 10c und 10d gewidmet sind, unterschiedliche Operationen gleichzeitig durchführen. Eine Schreiboperation kann beispielsweise hinsichtlich eines ersten Speicherzellenarrays 10a durchgeführt werden, während eine Leseoperation hinsichtlich des zweiten Speicherzellenarrays 10b durchgeführt wird. Ein Halbleiterspeicherbauelement 1000 kann zusätzlich unterschiedliche Werte hinsichtlich der jeweiligen Kanäle einstellen. Die Einstellwerte, die pro Kanal unabhängig sind, können beispielsweise Modusregistereinstell-(MRS-; MRS = mode register set)Werte zum Bestimmen einer Column-access-strobe-(CAS-)Latenz, eine Hinweissignal-(englisch: burst)Länge, einen Burst-Typ etc. und erweiterte Modusregistereinstell-(EMRS-; ERMS = extended mode register set)Werte zum Bestimmen von Bedingungen für eine Treiberstärke (DS; DS = driver strength), ein Teilarrayselbstauffrischen (PASR; PASR = partial array self refresh) etc. aufweisen. Das Halbleiterspeicherbauelement 1000 kann ferner eine Funktion einer tiefen Stromabschaltung (DPD; DPD = deep power down) einführen, die unabhängig pro Kanal aktiviert wird, und kann jeweils eine Mehrzahl von Schnittstellen, wie zum Beispiel eine Einfachdatenrate (SDR; SDR = single data rate), eine Doppeldatenrate (DDR; DDR = double data rate), DDR2, LPDDR2, hinsichtlich der Kanäle einführen.
  • 3A, 3B, 4A, 4B, 5A, 5B, 6A und 6B stellen exemplarische Ausführungsbeispiele eines Eingangs-Ausgangs-Hügelkontaktstellenteils in einem Halbleiterspeicherbauelement 1000 von 1 dar.
  • In 3A, 3B, 4A, 4B, 5A, 5B, 6A und 6B gibt jedes kleine Rechteck einen Einheitskontaktstellenbereich (UPA; UPA = unit pad area) an, wobei jede Hügelkontaktstelle und jeder Hügel auf der Hügelkontaktstelle innerhalb des Einheitskontakstellenbereichs gebildet sein können. Die Rechtecke, die durch D dargestellt sind, geben Datenhügelkontaktstellen zum Übermitteln von Eingangs- und Ausgangsdaten an, die Rechtecke, die durch V dargestellt sind, geben Leistungshügelkontaktstellen zum Liefern von Spannungen, wie zum Beispiel Leistungsversorgungsspannungen, an, und die Rechtecke, die durch A dargestellt sind, geben Adressbefehlshügelkontaktstellen zum Empfangen von Adresssignalen und/oder Befehlssignalen an. Bei einigen exemplarischen Ausführungsbeispielen kann jeder der Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d von 1 eine oder mehrere Scheinkontaktstellen, die durch N in 3A, 3B, 4A, 4B, 5A, 5B, 6A und 6B dargestellt sind, aufweisen. Die Scheinkontaktstellen können derart implementiert sein, dass die Kontaktstellen von dem Halbleiterplättchen 90 elektrisch getrennt sind (keine Verbindung) und/oder Hügel an der Kontaktstellen weggelassen sind (kein Hügel).
  • Die Leistungshügelkontaktstellen V können eine oder mehrere Hügelkontaktstellen, die eine Massespannung empfangen, und eine oder mehrere Hügelkontaktstellen, die mindestens eine Leistungsversorgungsspannung empfangen, aufweisen. Die Leistungshügelkontaktstellen V können beispielsweise in Hügelkontaktstellen, die Spannungen VDD und VSS, die in den Speicherzellenarrays verwendet sind, empfangen, und Hügelkontaktstellen, die Spannungen VDDQ und VSSQ, die in den Peripherieschaltungen, wie zum Beispiel ersten Schaltungen 30a–30d und 40a–40d und zweiten Schaltungen 51 und 52, verwendet sind, empfangen, klassifiziert sein. Die gleiche Leistungsversorgungsspannung (zum Beispiel 1,8 V) kann hinsichtlich aller Kanäle angelegt sein, oder unterschiedliche Leistungsversorgungsspannungen (zum Beispiel 1,2 V und 1,8 V) können an die jeweiligen Kanäle angelegt sein. Einige der Leistungshügelkontaktstellen V können für andere Funktionen verwendet sein. Einige der Leistungshügelkontaktstellen V können beispielsweise Datenmaskenhügelkontaktstellen DQM sein.
  • Die Reihenrichtungseinheitslänge UL1 und die Spaltenrichtungseinheitslänge UL2 des Einheitskontaktstellenbereichs können abhängig von einem Entwurfsspielraum des Halbleiterspeicherbauelements 1000 einander identisch sein oder sich voneinander unterscheiden.
  • Für eine Bequemlichkeit der Darstellung sind lediglich die Beispiele des ersten Kanalhügelkontaktstellenteils 100a von 1, der sich auf der rechten Seite der vertikalen Mittellinie VL des Halbleiterplättchens 90 und auf einer oberen Seite der horizontalen Mittellinie HL des Halbleiterplättchens 90 befindet, in 3A, 3B, 4A, 4B, 5A, 5B, 6A und 6B dargestellt. Wie im Vorhergehenden erwähnt ist, kann der Aufbau des zweiten Kanalhügelkontaktstellenteils 100b, des dritten Kanalhügelkontaktstellenteils 100c und des vierten Kanalhügelkontaktstellenteils 100d durch Spiegeln oder Verschieben des Aufbaus des ersten Kanalhügelkontaktstellenteils 100a bestimmt werden. Die im Vorhergehenden beschriebenen zweiten Schaltungen GEMEINSAME STEUERUNG 51, die konfiguriert sind, um das erste und das vierte Speicherzellenarray 10a und 10d gemeinsam zu steuern, können auf der rechten Seite des ersten Kanalhügelkontaktstellenteils 100a1, wie in 3A dargestellt ist, angeordnet sein.
  • Bezug nehmend auf 3A weist jeder Kanalhügelkontaktstellenteil 100a1 eine Mehrzahl von Hügelkontaktstellen, die in einer X·Y-Matrix von X Reihen und Y Spalten angeordnet sind, auf. Als ein Beispiel stellt 3A den Kanalhügelkontaktstellenteil 100a1 in einer 6·36-Matrix, die 6 Reihen und 36 Spalten hat, dar.
  • Bei einigen exemplarischen Ausführungsbeispielen kann der Kanalhügelkontaktstellenteil 100a1 einen Adressbefehlskontaktstellenblock 115 von Adressbefehlshügelkontaktstellen A und eine Mehrzahl von Datenkontaktstellenblöcken 111, 112, 113 und 114 von Datenhügelkontaktstellen D, die entlang einer Reihenrichtung angeordnet sind, aufweisen. Zwei benachbarte Kontaktstellenblöcke können voneinander durch ein Intervall d separiert sein. Der Adressbefehlskontaktstellenblock 115 kann zwischen den Datenkontaktstellenblöcken 111, 112, 113 und 114 angeordnet sein. Der Adressbefehlskontaktstellenblock 115 kann beispielsweise zwischen dem zweiten Datenkontaktstellenblock 112 und dem dritten Datenkontaktstellenblock 113, wie in 3A dargestellt ist, angeordnet sein.
  • Bei anderen exemplarischen Ausführungsbeispielen, wie es in 4A dargestellt ist, kann der Adressbefehlskontaktstellenblock 135, den der Kanalhügelkontaktstellenteil 100a3 in sich aufweist, auf der linken Seite der Mehrzahl der Datenkontaktstellenblöcke 131, 132, 133 und 134 angeordnet sein, oder, wie in 4B dargestellt ist, kann der Adressbefehlskontaktstellenblock 145, den der Kanalhügelkontaktstellenteil 100a4 in sich aufweist, auf der rechten Seite der Mehrzahl der Datenkontaktstellenblöcke 141, 142, 143 und 144 angeordnet sein.
  • Zurück Bezug nehmend auf 3A können die Datenkontaktstellenblöcke 111, 112, 113 und 114 und/oder der Adressbefehlskontaktstellenblock 115 Leistungshügelkontaktstellen V und Scheinkontaktstellen N aufweisen. Jeder der Datenkontaktstellenblöcke 111, 112, 113 und 114 kann mindesten eine Reihe von Leistungshügelkontaktstellen V, die Leistungsversorgungsspannungen empfangen, aufweisen. Die mindestens eine Reihe der Leistungshügelkontaktstellen V kann zentralen Reihen oder Rand(Kanten-)Reihen in einer Matrixanordnung entsprechen. Die Leistungshügelkontaktstellen V können beispielsweise in der dritten und vierten Reihe, die den zentralen Reihen, wie in 3A dargestellt ist, entsprechen, angeordnet sein, oder die Leistungshügelkontaktstellen V können in der ersten und der zweiten Reihe, die den Randreihen, wie in 3B dargestellt ist, entsprechen, angeordnet sein. Wie in 6B dargestellt ist, können alternativ die Leistungshügelkontaktstellen V in einer zentralen Region von jedem der Datenkontaktstellenblöcke 181, 182, 183 und 184 angeordnet sein, und die Datenhügelkontaktstellen D können angeordnet sein, um die Leistungshügelkontaktstellen V zu umgeben.
  • Bezug nehmend auf 5A kann jeder der Datenkontaktstellenblöcke 151, 152, 153 und 154 mindestens eine Leistungsspalte PC von Leistungshügelkontaktstellen V, die eine oder mehrere Leistungsversorgungsspannungen empfangen, aufweisen. Jede Leistungsspalte PC kann eine vorbestimmte Zahl von Scheinkontaktstellen N in sich aufweisen. 5A stellt ein exemplarisches Ausführungsbeispiel des Kanalhügelkontaktstellenteils 100a5 dar, bei dem der Adressbefehlskontaktstellenblock 155 auf der linken Seite der Mehrzahl von Datenkontaktstellenblöcken 151, 152, 153 und 154 angeordnet ist, und die Leistungshügelkontaktstellen V sind in der dritten und vierten Reihe, die den zentralen Reihen entsprechen, angeordnet, während 5B ein exemplarisches Ausführungsbeispiel des Kanalhügelkontaktstellenteils 100a6 darstellt, in dem der Adressbefehlskontaktstellenblock 165 auf der rechten Seite der Mehrzahl von Datenkontaktstellenblöcken 161, 162, 163 und 164 angeordnet ist, und die Leistungshügelkontaktstellen V in der ersten und zweiten Reihe, die den Rand-(Kanten-)Reihen entsprechen, angeordnet sind. Die Kanalhügelkontaktstellenteile 100a5 und 100a6 weisen ferner eine Zahl von Leistungsspalten PC auf.
  • Bezug nehmend auf 6A und 6B kann die Zahl von Reihen und die Zahl von Spalten in der Matrixanordnung jedes Kanalhügelkontaktstellenteils abhängig von dem Entwurfsspielraum des Halbleiterspeicherbauelements geeignet bestimmt werden. Sowohl der Kanalhügelkontaktstellenteil 100a7 von 6A als auch der Kanalhügelkontaktstellenteil 100a8 von 6B weisen 128 Datenhügelkontaktstellen D, die 128 DQ-Stiften DQ0 bis DQ127 entsprechen, auf, während die Zahl der Leistungshügelkontaktstellen V und die Zahl der Scheinkontaktstellen N geändert sein können. 6A stellt ein exemplarisches Ausführungsbeispiel des Kanalhügelkontaktstellenteils 100a7 in der Form einer 12·22-Matrix dar, und 6B stellt ein exemplarisches Ausführungsbeispiel des Kanalhügelkontaktstellenteils 100a8 in der Form einer 8·32-Matrix dar. Wenn ein Reihenrichtungsspielraum für den ganzen Aufbau des Halbleiterspeicherbauelements unzureichend ist, kann der Aufbau von 6B statt des Aufbaus von 6A ausgewählt sein.
  • Exemplarische Ausführungsbeispiele, die dem Testkontaktstellenteil zugeordnet sind, und die zweiten Schaltungen sind unter Bezugnahme auf 7A, 7B, 7C, 7D, 8A, 8B, 8C und 8D beschrieben, wobei die auf 1 bezogenen wiederholten Beschreibungen weggelassen sind.
  • 7A, 7B, 7C und 7D stellen exemplarische Ausführungsbeispiele hinsichtlich der Anordnungen eines Testkontaktstellenteils in einem Halbleiterspeicherbauelement dar.
  • Wie unter Bezugnahme auf 1 beschrieben ist, kann die Mehrzahl von Kanalhügelkontaktstellenteilen 100a, 100b, 100c und 100d in einer zentralen Region eines Halbleiterplättchens 90 in der Reihenrichtung entlang der horizontalen Mittellinie HL angeordnet sein, während ein Testkontaktstellenteil 310/320 in der Spaltenrichtung entlang der vertikalen Mittellinie VL des Halbleiterplättchens 90 angeordnet sein kann.
  • Abhängig von dem ganzen Aufbauspielraum des Halbleiterspeicherbauelements kann der Testkontaktstellenteil 310/320 in anderen Abschnitten des Halbleiterplättchens 90 angeordnet sein. Der Testkontaktstellenteil kann beispielsweise in der Reihenrichtung entlang der horizontalen Mittellinie HL des Halbleiterplättchens 90 angeordnet sein.
  • 7A stellt ein exemplarisches Ausführungsbeispiel eines Halbleiterspeicherbauelements 1010 dar, bei dem der Testkontaktstellenteil 330 in der Reihenrichtung zwischen oberen Kanalhügelkontaktstellenteilen 100a und 100b und unteren Kanalhügelkontaktstellenteilen 100c und 100d angeordnet ist. 7B stellt ein exemplarisches Ausführungsbeispiel des Halbleiterspeicherbauelements 1020 dar, bei dem ein Testkontaktstellenteil 311/321 in der Reihenrichtung zwischen dem Kanalhügelkontaktstellenteilen 100a, 100b, 100c und 100d und Eingangs-Ausgangs-Steuerschaltungen 40a, 40b, 40c und 40d angeordnet ist.
  • Bei einigen exemplarischen Ausführungsbeispielen kann der Testkontaktstellenteil benachbart zu den Seiten eines Halbleiterplättchens 90 angeordnet sein. 7C stellt ein exemplarisches Ausführungsbeispiel eines Halbleiterspeicherbauelements 1030 dar, bei dem ein Testkontaktstellenteil 312, 322 in der Reihenrichtung benachbart zu oberen und unteren Seiten des Halbleiterplättchens 90 angeordnet ist, und 7D stellt ein exemplarisches Ausführungsbeispiel eines Halbleiterspeicherbauelements 1040, bei dem der Testkontaktstellenteil 313/323 in der Spaltenrichtung benachbart zu linken und rechten Seiten des Halbleiterplättchens 90 angeordnet ist, dar.
  • 8A, 8B, 8C und 8D stellen exemplarische Ausführungsbeispiele hinsichtlich von Anordnungen von zweiten Schaltungen in einem Halbleiterspeicherbauelement dar.
  • Wie unter Bezugnahme auf 1 beschrieben ist, können zweite Schaltungen 51 und 52 zum gemeinsamen Steuern von Speicherzellenarrays 10a, 10b, 10c und 10d auf beiden Seiten des Eingangs-Ausgangs-Hügelkontaktstellenteils (das heißt des Kanalhügelkontaktstellenteils 100a, 100b, 100c und 100d) angeordnet sein.
  • Abhängig von dem ganzen Aufbauspielraum des Halbleiterspeicherbauelements können die zweiten Schaltungen in anderen Abschnitten des Halbleiterplättchens 90 angeordnet sein. Die zweiten Schaltungen können beispielsweise entlang der vertikalen Mittellinie VL des Halbleiterplättchens 90 angeordnet sein. 8A stellt ein exemplarisches Ausführungsbeispiel eines Halbleiterspeicherbauelements 1050 dar, bei dem zweite Schaltungen 53 entlang der vertikalen Mittellinie VL des Halbleiterplättchens 90 zwischen linken Kanalhügelkontaktstellenteilen 100b und 100c und rechten Kanalhügelkontaktstellenteilen 100a und 100d angeordnet sind. 8B stellt ein exemplarisches Ausführungsbeispiel eines Halbleiterspeicherbauelements 1060, bei dem zweite Schaltungen 54 und 55 entlang der vertikalen Mittellinie VL des Halbleiterplättchens 90 zwischen linken Speicherzellenarrays 10b und 10c und rechten Speicherzellenarrays 10a und 10d angeordnet sind, dar.
  • Bei einigen exemplarischen Ausführungsbeispielen können die zweiten Schaltungen benachbart zu den Seiten eines Halbleiterplättchens 90 angeordnet sein. 8C stellt ein exemplarisches Ausführungsbeispiel eines Halbleiterspeicherbauelements 1070, in dem zweite Schaltungen 56a, 56b, 56c und 56d benachbart zu den linken und rechten Seiten des Halbleiterplättchens 90 angeordnet sind, dar. 8D stellt ein exemplarisches Ausführungsbeispiel eines Halbleiterspeicherbauelements 1080, bei dem zweite Schaltungen 57a, 57b, 57c und 57d benachbart zu den oberen und unteren Seiten des Halbleiterplättchens 90 angeordnet sind, dar.
  • 9A und 9B sind Diagramme zum Beschreiben einer Beziehung zwischen einer Eingangs-Ausgangs-Steuerschaltung und einem Kanalhügelkontaktstellenteil.
  • Für eine effiziente Signalführung, wie es unter Bezugnahme auf 1 beschrieben ist, kann eine Reihenrichtungslänge Lr jeder Eingangs-Ausgangs-Steuerschaltung identisch oder kleiner als eine Reihenrichtungslänge jedes Kanalhügelkontaktstellenteils sein. Jede der Eingangs-Ausgangs-Steuerschaltungen 40a, 40b, 40c und 40d weist Vortreiber einer gleichen Zahl wie die Datenhügelkontaktstellen in jedem der Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d auf. Wenn jede Eingangs-Ausgangs-Steuerschaltung nicht innerhalb der Reihenrichtungslänge des entsprechenden Kanalhügelkontaktstellenteils entworfen ist, wird eine Verdrahtung für eine Signalführung kompliziert, und somit wird ein Gesamtentwurf des Halbleiterspeicherbauelements schwierig.
  • Bezug nehmend auf 9A weist ein Kanalhügelkontaktstellenteil 100c sechzehn Datenhügelkontaktstellen DQ in einer 8·3-Matrix auf, und somit weist eine entsprechende Eingangs-Ausgangs-Steuerschaltung 40e sechzehn Vortreiber etc. innerhalb der Reihenrichtungslänge Lr1 (das heißt 3·UL1) des Kanalhügelkontaktstellenteils 100e auf. Bezug nehmend auf 9B weist ein Kanalhügelkontaktstellenteil 100f sechzehn Datenhügelkontaktstellen DQ in einer 6·4-Matrix auf, und somit weist eine entsprechende Eingangs-Ausgangs-Steuerschaltung 40f sechzehn Vortreiber etc. innerhalb der Reihenrichtungslänge Lr2 (das heißt 4·UL1) des Kanalhügelkontaktstellenteils 100f auf. Wenn angenommen ist, dass die Größe des Einheitskontaktstellenbereichs in einem Kanalhügelkontaktstellenteil 100e in 9A identisch zu der Größe des Einheitskontaktstellenbereichs in dem Kanalhügelkontaktstellenteil 100f in 9B ist, kann eine Eingangs-Ausgangs-Steuerschaltung 40f in 9B entworfen sein, um eine größere Reihenrichtungslänge Lr2 als die Reihenrichtungslänge Lr1 der Eingangs-Ausgangs-Steuerschaltung 40e in 9A zu haben, und/oder eine Eingangs-Ausgangs-Steuerschaltung 40f in 9B kann entworfen sein, um eine kleinere Spaltenrichtungslänge Lc2 als die Spaltenrichtungslänge Lc1 der Eingangs-Ausgangs-Steuerschaltung 40e in 9A zu haben.
  • Ein Ausgangstreiber und ein Eingangspuffer sind jeder Datenhügelkontaktstelle DQ zugeordnet. Die Eingangs-Ausgangs-Steuerschaltung 40e oder der Kanalhügelkontaktstellenteil 100e können den Ausgangstreiber und/oder den Eingangspuffer in sich aufweisen. Die Größe UL1 und UL2 des Einheitskontaktstellenbereichs, die Zahl von Reihen und Spalten in jedem Kanalhügelkontaktstellenteil und die Größe Lr und Lc der Eingangs-Ausgangs-Steuerschaltung können in Anbetracht des ganzen Aufbauspielraums des Halbleiterspeicherbauelements 1000 von 1 als solche bestimmt werden, derart, dass die Ausgangstreiber und die Eingangspuffer, die der Zahl von Datenhügelkontaktstellen entsprechen, in der Eingangs-Ausgangs-Steuerschaltung und dem Kanalhügelkontaktstellenteil verteilt sein können.
  • Obwohl es vorteilhafter ist, wenn die Zahl von Leistungskontaktstellenpaaren VDDQ und VSSQ erhöht ist, kann die Zahl von Leistungskontaktstellenpaaren VDDQ und VSSQ gemäß dem Aufbauspielraum begrenzt sein. 9A und 9B stellen exemplarische Ausführungsbeispiele dar, bei denen ein Paar der Leistungsversorgungsspannungskontaktstelle VDDQ und der Massenspannungskontaktstelle VSSQ umfasst ist. In 9A und 9B stellt DM Datenmaskenkontaktstellen dar, N stellt Scheinkontaktstellen dar, und DQS stellt Daten-Strobe-Kontaktstellen dar.
  • 10 ist eine Querschnittsansicht eines Einheitskontaktstellenbereichs. 10 stellt schematisch die vertikale Struktur einer Substratregion 81, einer oberen Region 82, einer Hügelkontaktstelle 87 und eines leitfähigen Hügels 88 hinsichtlich einer Einheitslänge UL eines Einheitskontaktstellenbereichs dar. Die Strukturelemente, die in 10 gezeigt sind, können unter Verwendung von Halbleiterverfahren, wie zum Beispiel einem Abscheiden, Ätzen, Dotieren, Muster, Sputtern bzw. Zerstäuben etc. gebildet werden.
  • Aktive Regionen 83 für eine Source und eine Drain eines Transistors können in dem oberen Abschnitt der Substratregion durch ein Ionenimplantierungsverfahren gebildet werden, und ein Gate 84 des Transistors kann in der oberen Region 82 gebildet werden. Passive Elemente, wie zum Beispiel ein MOS-Kondensator, sowie aktive Elemente, wie zum Beispiel der Transistor 83/84, können in der Substratregion 81 und der oberen Region 82 gebildet sein. Die obere Region 82 kann Metallschichten 86 aufweisen, in denen Metallleitungen für eine Signalführung und eine Leistungsversorgung gebildet sind. Die Elektroden des Transistors 83/84, die Metallleitungen in den Metallschichten 86 und die Hügelkontaktstelle 87 können durch Zwischenschichtverbindungen 85, wie zum Beispiel Durchgangslöcher, elektrisch gekoppelt sein. Der leitfähige Hügel 88 kann unter Verwendung eines Kugelablegeverfahrens (englisch: ball-drop Prozess), eines Tiefdruckverfahrens etc. an einer Hügelkontaktstelle 87 gebildet sein. Der elektrische Kontakt zwischen dem leitfähigen Hügel 88 und der Hügelkontaktstelle 87 kann durch Aufschmelzen des leitfähigen Hügels 88 über einen Schmelzpunkt gesteigert werden.
  • 11A, 11B, 12, 13A, 13B und 14 sind Schaltungsdiagramme, die exemplarische Ausführungsbeispiele eines Einheitskontaktstellenbereichs darstellen. Einheitskontaktstellenbereiche UPA1 und UPA2 in 11A und 11B stellen Beispiele eines Kontaktstellenbereichs dar, ein Einheitskontaktstellenbereich UPA3 in 12 stellt ein Beispiel eines Adressbefehlskontaktstellenbereichs dar, Einheitskontaktstellenbereiche UPA4 und UPA5 in 13A und 13B stellen Beispiele eines Leistungskontaktstellenbereichs dar, und ein Einheitskontaktstellenbereich UPA6 in 14 stellt ein Beispiel eines Scheinkontaktstellenbereichs dar. Die Reihenrichtungseinheitslänge UL1 und die Spaltenrichtungseinheitslänge UL2 des Einheitskontaktstellenbereichs UPA können zueinander identisch sein oder sich voneinander unterscheiden.
  • Bezug nehmend auf 11A können einige oder alle der Ausgangstreiber PM1/NM1 und Entkopplungskondensatoren CAP in dem Halbleiterplättchen 90 unter jeder Datenhügelkontaktstelle gebildet sein. Der PMOS-Transistor PM1 und der NMOS-Transistor NM1, die den Ausgangstreiber bilden, können zwischen eine erste Spannung V1 und eine zweite Spannung V2 gekoppelt sein, und der Entkopplungskondensator CAP kann ebenfalls zwischen die erste Spannung V1 und die zweite Spannung V2 gekoppelt sein. Die erste Spannung V1 kann beispielsweise eine Leistungsversorgungsspannung sein, und die zweite Spannung V2 kann eine Massespannung sein. Der Ausgangstreiber PM1/NM1 übermittelt zu einer externen Vorrichtung durch die Datenhügelkontaktstelle DQ während eines Leseoperationsmodus ansprechend auf Signale DOK und DOKB, die von einem Vortreiber in der Eingangs-Ausgangs-Steuerschaltung geliefert werden, ein Lesedatensignal. Ein Schreibdatensignal DIN wird durch eine Datenhügelkontaktstelle DQ von einer externen Vorrichtung während eines Schreiboperationsmodus empfangen, und das empfangene Schreibdatensignal DIN wird zu dem Eingangspuffer in der Eingangs-Ausgangs-Steuerschaltung geliefert. Das Beispiel von 11A stellt mit anderen Worten einen Fall dar, bei dem der Ausgangstreiber in dem Halbleiterplättchen 90 unter der Datenhügelkontaktstelle DQ gebildet ist, und der Vortreiber und der Eingangspuffer sind in der Eingangs-Ausgangs-Steuerschaltung gebildet.
  • Bezug nehmend auf 11B können einige oder alle der Ausgangstreiber PM1/NM1, der Eingangspuffer RCV und der Entkopplungskondensatoren CAP in dem Halbleiterplättchen unter jeder Datenhügelkontaktstelle gebildet sein. Der Eingangspuffer RCV puffert das Schreibsignal DIN und liefert ein internes Eingangssignal DI zu der Eingangs-Ausgangs-Steuerschaltung. Der Eingangspuffer RCV kann als solches ferner in dem Halbleiterplättchen 90 unter jeder Datenhügelkontaktstelle, wie in 11B dargestellt ist, gebildet sein, während der Eingangspuffer RCV bei dem Beispiel von 11A in der Eingangs-Ausgangs-Steuerschaltung gebildet ist.
  • Wie unter Bezugnahme auf 10 beschrieben ist, können die Transistoren PM1 und NM1 in der Substratregion 81 und der oberen Region 82 des Halbleiterplättchens 90 gebildet sein, und die Metallleitungen zum Führen der Signale DOK, DOKB, DIN und DI und Liefern der Spannungen V1 und V2 können in den Metallschichten 86 gebildet sein. Bei einigen Ausführungsbeispielen kann, wie in 13A dargestellt ist, ferner eine Schutzschaltung für eine elektrostatische Entladung in dem Datenkontaktstellenbereich von 11A und 11B gebildet sein.
  • Bezug nehmend auf 12 können gategekoppelte Transistoren PM2 und NM2 und ein Entkopplungskondensator CAP in dem Halbleiterplättchen 90 unter einer oder mehreren der Adressbefehlshügelkontaktstellen gebildet sein. Der Einheitskontaktstellenbereich UPA3, der der Adressbefehlshügelkontaktstelle ADD/CMD entspricht, erfordert keine Funktion zum Ausgeben von Signalen zu einer externen Vorrichtung, und somit können die Transistoren PM2 und NM2, die dem Ausgangstreiber PM1 und NM1 von 11A entsprechen, durch ein Gate-Koppeln als Klemmdioden verwendet sein. Ein Adressbefehlssignal AIN wird durch die Adressbefehlshügelkontaktstelle ADD/CMD von einer externen Vorrichtung empfangen, und das empfangene Adressbefehlssignal ADD/CMD wird zu einem Adressbefehlspuffer etc. geliefert.
  • 13A stellt ein Beispiel des Einheitskontaktstellenbereichs UPA4, der der Leistungshügelkontaktstelle VDDQ zum Empfangen einer Leistungsversorgungsspannung entspricht, dar, und 13B stellt ein Beispiel des Einheitskontaktstellenbereichs UPA5, der der Leistungshügelkontaktstelle VDDS zum Empfangen einer Massespannung entspricht, dar. Bezug nehmend auf 13A und 13B kann ein Entkopplungskondensator CAP in dem Halbleiterchip unter einer oder mehreren der Leistungshügelkontaktstellen gebildet sein. Eine Schutzschaltung ESD für eine elektrostatische Entladung kann ferner in dem Halbleiterplättchen 90 entsprechend dem Leistungskontaktstellenbereich UPA4 und UPA5 gebildet sein.
  • 14 stellt einen Scheinkontaktstellenbereich UPA6, der einer Scheinkontaktstelle, die von einer externen Vorrichtung getrennt ist, entspricht, dar. Bezug nehmend auf 14 kann ein Entkopplungskondensator CAP in dem Halbleiterplättchen 90 unter jeder Scheinkontaktstelle gebildet sein. Die Schutzschaltung ESD für eine elektrostatische Entladung kann ferner in dem Halbleiterplättchen 90 entsprechend dem Scheinkontaktstellenbereich UPA6 gebildet sein.
  • Obwohl es nicht in 11A und 11B und 12 dargestellt ist, kann die Schutzschaltung ESD für eine elektrostatische Entladung, wie in 13A dargestellt ist, ferner in dem Halbleiterplättchen 90 unter der Datenhügelkontaktstelle und der Adressbefehlshügelkontaktstelle gebildet sein. In diesem Fall kann die Schutzschaltung ESD für eine elektrostatische Entladung zwischen die Hügelkontaktstelle und entweder die Leistungsversorgungsspannung oder die Massespannung Stift-zu-Leistung gekoppelt sein, oder zwischen die Leistungsversorgungsspannung und die Massespannung Leistung-zu-Leistung gekoppelt sein.
  • 15 ist ein Diagramm, das einen Aufbau eines Halbleiterspeicherbauelements 2000 gemäß exemplarischen Ausführungsbeispielen darstellt.
  • Bezug nehmend auf 15 weist ein Halbleiterbauelement 2000 ein Halbleiterplättchen 90, das einen Eingangs-Ausgangs-Hügelkontaktstellenteil, der in einer zentralen Region des Halbleiterplättchens 90 gebildet ist, hat. Verglichen mit dem Halbleiterspeicherbauelement 1000 von 1 weist das Halbleiterspeicherbauelement 2000 von. 15 ferner einen Trägerhügelkontaktstellenteil 710/720, der benachbart zu zwei oder mehr Seiten des Halbleiterplättchens 90 angeordnet ist, und/oder einen Trägerhügelkontaktstellenteil 500a/500b/500c/500d, der benachbart zu vier Ecken des Halbleiterplättchens 90 angeordnet ist, auf.
  • Wenn eine Mehrzahl von Speicherchips gestapelt ist, oder ein Speicherchip und ein Steuerungschip gestapelt sind, kann der Trägerhügelkontaktstellenteil 710/720, 500a/500b/500c/500d verhindern, dass eine Zuverlässigkeit einer Chip-auf-Chip-Anordnung aufgrund eines Zwischenraums zwischen den gestapelten Chips verschlechtert wird. Der Trägerhügelkontaktstellenteil kann hinsichtlich der vertikalen Mittellinie VL und/oder der horizontalen Mittellinie HL symmetrisch angeordnet sein. Der Trägerhügelkontaktstellenteil kann beispielsweise benachbart zu vier Ecken, zwei Seiten, vier Seiten oder Kombinationen derselben angeordnet sein.
  • Wie es im Vorhergehenden unter Bezugnahme auf 1 beschrieben ist, weist ein Halbleiterplättchen 90 des Halbleiterspeicherbauelements 2000 eine Mehrzahl (zum Beispiel vier) von Speicherzellenarrays 10a, 10b, 10c und 10d, die jeweiligen unabhängigen Kanälen zugeordnet sind, auf. Der Eingangs-Ausgangs-Hügelkontaktstellenteil liefert eine Mehrzahl von Kanälen zum Verbinden jedes der Speicherzellenarrays 10a, 10b, 10c und 10d unabhängig mit einer oder mehreren externen Vorrichtungen, wie zum Beispiel einer Speichersteuerung. Der Eingangs-Ausgangs-Hügelkontaktstellenteil kann eine Mehrzahl von Kanalhügelkontaktstellenteilen 100a, 100b, 100c und 100d für unabhängige Kanäle, die jeweils Speicherzellenarrays 10a, 10b, 10c und 10d entsprechen, aufweisen. Jeder der Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d weist eine Mehrzahl von Hügelkontaktstellen, die in einer Matrix von Reihen und Spalten angeordnet sind, auf.
  • Das Halbleiterplättchen 90 kann erste Schaltungen STEUERUNG 30a, 30b, 30c und 30d und E-/A-STEUERUNG 40a, 40b, 40c und 40d, die unabhängig pro Kanal Speicherzellenarrays 10a, 10b, 10c und 10d steuern, und zweite Schaltungen GEMEINSAME STEUERUNG 51 und 52 aufweisen, die gemeinsam Speicherzellenarrays 10a, 10b, 10c und 10d steuern. Für einen effektiven Entwurf des Halbleiterspeicherbauelements 2000 kann jede der ersten Schaltungen 30a–30d und 40a–40d zwischen dem entsprechenden Speicherzellenarray und dem entsprechenden Kanalhügelkontaktstellenteil angeordnet sein, und zweite Schaltungen 51 und 52 können auf beiden Seiten des Eingangs-Ausgangs-Hügelkontaktstellenteils angeordnet sein.
  • Erste Schaltungen 30 und 40 zum unabhängigen Steuern von Speicherzellenarrays 10, 10b, 10c und 10d pro Kanal können Eingangs-Ausgangs-Steuerschaltungen E-/A-STEUERUNG 40a–40d und zusätzliche Steuerschaltungen STEUERUNG 30a–30d aufweisen. Jede der Eingangs-Ausgangs-Steuerschaltungen 40a, 40b, 40c und 40d kann zwischen dem entsprechenden Speicherzellenarray 10a, 10b, 10c und 10d und dem entsprechenden Kanalhügelkontaktstellenteil 100a, 100b, 100c und 100d angeordnet sein. Für eine effiziente Signalführung kann eine Reihenrichtungslänge jeder Eingangs-Ausgangs-Steuerschaltung identisch zu oder kleiner als eine Reihenrichtungslänge eines entsprechenden Kanalhügelkontaktstellenteils sein.
  • Bei einigen exemplarischen Ausführungsbeispielen kann das Halbleiterspeicherbauelement 2000 ferner einen Testkontaktstellenteil 310/320 zum Testen von Operationen des Halbleiterspeicherbauelements 2000 aufweisen. Ein Wafertest etc. kann unter Verwendung des Testkontaktstellenteils 310/320, wie in 15 dargestellt ist, statt eines Verwendens des Eingangs-Ausgangs-Hügelkontaktstellenteils durchgeführt werden.
  • Wie im Vorhergehenden erwähnt ist, können die Speicherzellenarrays 10, 10b, 10c und 10d, die Kanalhügelkontaktstellenteile 100a, 100b, 100c und 100d und/oder einige der Peripherieschaltungen unter Verwendung von Spiegelbildern oder verschobenen Bildern entworfen sein.
  • Als solches kann, sobald ein Aufbau für einen Kanal entworfen ist, der ganze Aufbau für die Mehrzahl der Kanäle durch Spiegeln und/oder Verschieben des entworfenen Aufbaus für den einen Kanal erhalten werden. Das Halbleiterspeicherbauelement 2000 hat zusätzlich den Eingangs-Ausgangs-Hügelkontaktstellenteil, der in der zentralen Region des Halbleiterplättchens 90 gebildet ist, und somit kann das Halbleiterspeicherbauelement 2000 bequem mit anderen Vorrichtungen bzw. Bauelementen oder Chips verschiedener Strukturen gekoppelt sein, oder der Aufbau kann ohne Weiteres abhängig von Änderungen des Herstellungsverfahrens modifiziert sein.
  • 16A und 16B stellen exemplarische Ausführungsbeispiele des Trägerhügelkontaktstellenteils in dem Halbleiterspeicherbauelement 2000 von 15 dar.
  • 16A stellt einen Trägerhügelkontaktstellenteil 500b, der benachbart zu der Ecke des Halbleiterplättchens 90 angeordnet ist, dar, und 16B stellt einen Trägerhügelkontaktstellenteil 710, der benachbart zu der Seite des Halbleiterplättchens 90 angeordnet ist, dar. Eine Ausrichtungsmarkierung 50b kann nahe der Ecke des Halbleiterplättchens 90 gebildet sein. Bezug nehmend auf 16A und 16B können Trägerhügelkontaktstellenteile 500b und 710 eine Mehrzahl von Scheinkontaktstellen N 502 bzw. 702 aufweisen, die einen physischen Träger liefern, wenn eine Mehrzahl von Chips gestapelt ist. Bei einigen Ausführungsbeispielen kann der Trägerhügelkontaktstellenteil 500b und 500c ferner eine oder mehrere Leistungshügelkontaktstellen V 501 bzw. 701 aufweisen, die Leistungsversorgungsspannungen empfangen. Wenn lediglich der Eingangs-Ausgangs-Hügelkontaktstellenteil, der in der zentralen Region des Halbleiterplättchens 90 gebildet ist, die Leistungshügelkontaktstellen in sich aufweist, können Spannungscharakteristiken nahe der Ecke und/oder der Seite des Halbleiterplättchens 90 aufgrund von Spannungsabfällen gemäß dem erhöhten Spannungsversorgungsweg verschlechtert sein. Um eine solche Verschlechterung der Spannungscharakteristiken zu kompensieren, können einige Scheinkontaktstellen in den Trägerhügelkontaktstellenteilen 500b und 710 durch Leistungshügelkontaktstellen 501 und 701 ersetzt sein.
  • 17 stellt ein gestapeltes Halbleiterspeicherbauelement 3000 gemäß exemplarischen Ausführungsbeispielen dar.
  • Bezug nehmend auf 17 weist ein Halbleiterspeicherbauelement 3000 eine Mehrzahl von Speicherchips 2000a, 2000b, 2000c und 2000d, die gestapelt sind, auf. Jeder der Speicherchips 2000a, 2000b, 2000c und 2000d weist ein Halbleiterplättchen, das eine Substratregion 81 und eine obere Region 82 hat, und einen Eingangs-Ausgangs-Hügelkontaktstellenteil, der in einer zentralen Region des entsprechenden Halbleiterplättchens, wie im Vorhergehenden beschrieben ist, gebildet ist, auf. Jedes Halbleiterplättchen weist eine Mehrzahl von Speicherzellenarrays auf, und die Mehrzahl von Eingans-Ausgangs-Hügelkontaktstellenteilen, die jeweils in der zentralen Region jedes Halbleiterplättchens gebildet sind, liefern eine Mehrzahl von Kanälen zum Verbinden jedes der Speicherzellenarrays unabhängig mit einer oder mehreren externen Vorrichtungen.
  • Jeder der Speicherchips 2000a, 2000b, 2000c und 2000d kann ferner einen Trägerhügelkontaktstellenteil, der benachbart zu vier Ecken jedes Halbleiterplättchens oder benachbart zu zwei oder mehr Seiten jedes Halbleiterplättchens angeordnet ist, aufweisen. In 17 stellen die Hügel in den zentralen Regionen der Halbleiterplättchen Eingangs-Ausgangs-Hügel 88a, 88b, 88c und 88d dar, und die Hügel in den Rand- oder Kantenregionen der Halbleiterplättchen stellen Trägerhügel 503a, 503b, 503c und 503d dar.
  • Bei einigen Ausführungsbeispielen können die Halbleiterplättchen Silizium-Durchgangslöcher TSVa, TSVb, TSVc und TSVd zum elektrischen Verbinden der Eingangs-Ausgangs-Hügelkontaktstellenteile, die in der zentralen Region der Halbleiterplättchen gebildet sind, aufweisen. Die Silizium-Durchgangslöcher TSVa des ersten Speicherchips 2000a können beispielsweise einen Eingangs-Ausgangs-Hügel 88a des ersten Speicherchips 2000a und einen Eingangs-Ausgangs-Hügel 88b des zweiten Speicherchips 2000b elektrisch verbinden. Als solches können die Eingangs-Ausgangs-Hügel 88a, 88b, 88c und 88d unter Verwendung der Silizium-Durchgangslöcher TSVa, TSVb, TSVc und TSVd elektrisch gekoppelt sein.
  • 18 und 19 stellen Halbleitergehäuse gemäß exemplarischen Ausführungsbeispielen dar.
  • Bezug nehmend auf 18 weist ein Halbleitergehäuse 4000 ein Basissubstrat BASIS 810, einen Steuerungschip STEUERUNG 820, der auf dem Basissubstrat 810 angeordnet ist, und mindestens einen Halbleiterspeicherchip SPEICHER 1000a, der auf dem Steuerungschip 820 angeordnet ist, auf. Das Basissubstrat 810 kann eine gedruckte Schaltungsplatte sein, und der Steuerungschip 820 kann eine Mikroprozessoreinheit (MPU; MPU = microprocessor unit) aufweisen. Nachdem das Substrat 810 und die Chips 820 und 1000a gestapelt wurden, kann der obere Abschnitt des Halbleitergehäuses 4000 mit Harz 870 bedeckt werden. Der Halbleiterspeicherchip 1000a kann eines der Halbleiterspeicherbauelemente 1000, 2000 und 3000, die unter Bezugnahme auf 1 bis 17 beschrieben sind, sein. Wie im Vorhergehenden beschrieben ist, weist der Halbleiterspeicherchip 1000a ein Halbleiterplättchen und einen Eingangs-Ausgangs-Hügelkontaktstellenteil, der in einer zentralen Region des Halbleiterplättchens gebildet ist, auf. Das Halbleiterplättchen weist eine Mehrzahl von Speicherzellenarrays auf, und der Eingangs-Ausgangs-Hügelkontaktstellenteil liefert eine Mehrzahl von Kanälen zum Verbinden jedes der Speicherzellenarrays unabhängig mit dem Steuerungschip 820.
  • Bei dem Ausführungsbeispiel von 18 können der Halbleiterspeicherchip 1000a und der Steuerungschip 820 miteinander durch Eingangs-Ausgangs-Hügel 88e, die an dem Halbleiterspeicherchip 1000a gebildet sind, elektrisch verbunden sein, und der Steuerungschip 820 und das Basissubstrat 810 können unter Verwendung von Drähten 860 miteinander elektrisch verbunden sein. Hügel 811 für eine elektrische Verbindung mit einer externen Vorrichtung können unter der unteren Oberfläche des Basissubstrats 810 gebildet sein.
  • Bezug nehmend auf 19 weist ein Halbleitergehäuse 5000 ein Basissubstrat BASIS 910, einen Steuerungschip STEUERUNG 920, der auf dem Basissubstrat 910 angeordnet ist, und mindestens einen Halbleiterspeicherchip SPEICHER 1000b, der auf dem Steuerungschip 920 angeordnet ist, auf. Das Basissubstrat 910 kann eine gedruckte Schaltungsplatte sein, und der Steuerungschip 920 kann eine Mikroprozessoreinheit (MPU) aufweisen. Nachdem das Substrat 910 und die Chips 920 und 1000b gestapelt wurden, kann der obere Abschnitt des Halbleitergehäuses 5000 mit Harz 970 bedeckt werden. Der Halbleiterspeicherchip 1000b kann eines der Halbleiterspeicherbauelemente 1000, 2000 und 3000, die unter Bezugnahme auf 1 bis 17 beschrieben sind, sein. Wie im Vorhergehenden beschrieben ist, weist der Halbleiterspeicherchip 1000b ein Halbleiterplättchen und einen Eingangs-Ausgangs-Hügelkontaktstellenteil, der in einer zentralen Region des Halbleiterplättchens gebildet ist, auf. Das Halbleiterplättchen weist eine Mehrzahl von Speicherzellenarrays auf, und der Eingangs-Ausgangs-Hügelkontaktstellenteil liefert eine Mehrzahl von Kanälen zum Verbinden jedes der Speicherzellenarrays unabhängig mit dem Steuerungschip 920.
  • Bei dem Ausführungsbeispiel von 19 können der Halbleiterspeicherchip 1000b und der Steuerungschip 920 miteinander durch die Eingangs-Ausgangs-Hügel 88f, die an dem Halbleiterspeicherchip 1000b gebildet sind, elektrisch verbunden sein, und der Steuerungschip 920 und das Basissubstrat 810 können miteinander unter Verwendung von Hügeln 921, die unter der unteren Oberfläche des Steuerungschips 920 gebildet sind, elektrisch verbunden sein. Der Steuerungschip 920 kann Silizium-Durchgangslöcher 922 aufweisen, um einen Schnittstellenwiderstand zwischen dem Basissubstrat 910 und dem Steuerungschip 920 verglichen mit dem Drahtbonden von 18 zu reduzieren. Hügel 911 für eine elektrische Verbindung mit einer externen Vorrichtung können unter der unteren Oberfläche des Basissubstrats 910 gebildet sein.
  • Wie in 18 und 19 dargestellt ist, werden Halbleiterbauelemente 1000a und 1000b, die die breite Eingangs-Ausgangs-Schnittstelle liefern, effektiv bei einem Überkopf-Häusen (englisch: flip-chip packaging) eingeführt, wobei der Halbleiterspeicherchip an dem Steuerungschip derart angebracht oder auf demselben gestapelt ist, dass die obere Region des Halbleiterplättchens in dem Halbleiterspeicher zu dem Steuerungschip gewandt ist. Das Flip-Chip-Häusen kann durch Bilden des Eingangs-Ausgangs-Hügelkotaktstellenteils in der zentralen Region des Halbleiterplättchens in dem Halbleiterspeicherbauelement und durch Bilden von Kontaktstellen des Steuerungschips bei den entsprechenden Positionen effektiv durchgeführt werden. Der im Vorhergehenden erwähnte Trägerhügelkontaktstellenteil kann ferner einen physischen Träger zwischen den gestapelten Chips liefern, wodurch eine Zuverlässigkeit eines Chip-auf-Chip-Häusens gesteigert wird.
  • Das Halbleiterspeicherbauelement gemäß den beschriebenen Ausführungsbeispielen kann in Vorrichtungen und Systemen verwendet sein, die durch eine Mehrkanal- und breite Eingangs-Ausgangs-Schnittstelle, insbesondere in mobilen Vorrichtungen und Systemen, die einen niedrigen Leistungsverbrauch erfordern, eine hohe Leistungsfähigkeit erfordern.
  • Das Vorhergehende stellt exemplarische Ausführungsbeispiele dar und sollte nicht als dieselben begrenzend aufgefasst werden. Obwohl ein paar exemplarische Ausführungsbeispiele beschrieben sind, ist es für Fachleute ohne Weiteres erkennbar, dass viele Modifikationen an den exemplarischen Ausführungsbeispielen möglich sind, ohne materiell von den neuen Lehren und Vorteilen des vorliegenden erfinderischen Konzepts abzuweichen. Alle solche Modifikationen sollen dementsprechend innerhalb des Schutzbereichs des vorliegenden erfinderischen Konzepts, wie er in den Ansprüchen definiert ist, umfasst sein. Es versteht sich daher von selbst, dass das Vorhergehende verschiedene exemplarische Ausführungsbeispiele darstellt und nicht als auf die offenbarten spezifischen exemplarischen Ausführungsbeispiele begrenzt aufzufassen ist, und dass Modifikationen an den offenbarten exemplarischen Ausführungsbeispielen sowie an anderen exemplarischen Ausführungsbeispielen durch den Schutzbereich der beigefügten Ansprüche umfasst sein sollen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 61/302773 [0001]
    • KR 10-2010-0018362 [0001]

Claims (29)

  1. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) mit: einem Halbleiterplättchen (90) mit einer Mehrzahl von Speicherzellenarrays (10a–10d); und einem Eingangs-Ausgangs-Hügelkontaktstellenteil, der in einer zentralen Region des Halbleiterplättchens (90) gebildet ist, wobei der Eingangs-Ausgangs-Hügelkontaktstellenteil eine Mehrzahl von Kanälen (4X) zum Verbinden jedes der Speicherzellenarrays (10a–10d) unabhängig mit einer oder mehreren externen Vorrichtungen liefert.
  2. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 1, bei dem der Eingangs-Ausgangs-Hügelkontaktstellenteil eine Mehrzahl von Kanalhügelkontaktstellenteilen (100a–100d) aufweist, die jeweils jedem der Speicherzellenarrays (10a–10d ) entsprechen, wobei jeder der Kanalhügelkontaktstellenteile (100a–100d) eine Mehrzahl von Hügelkontaktstellen (87), die in einer Matrix von Reihen und Spalten angeordnet sind, aufweist.
  3. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 2, bei dem jeder der Kanalhügelkontaktstellenteile (100a–100d) einen Adressbefehlskontaktstellenblock (115; 125; 135; 145; 155; 165; 175; 185) von Adressbefehlshügelkontaktstellen (A) und eine Mehrzahl von Datenkontaktstellenblöcken (111–114; 121–124; 131–134; 141–144; 151–154;; 161–164; 171–174; 181-184) von Datenhügelkontaktstellen (D) aufweist.
  4. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 3, bei dem der Adressbefehlskontaktstellenblock (115; 125; 135; 145; 155; 165; 175; 185) zwischen den Datenkontaktstellenblöcken (111–114; 121–124; 131–134; 141–144; 151–154; 161–164; 171–174; 181–184) oder an einer Seite der Mehrzahl der Datenkontaktstellenblöcken (111–114; 121–124; 131–134; 141–144; 151–154; 161–164; 171–174; 181–184) angeordnet ist.
  5. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 3, bei dem jeder der Datenkontaktstellenblöcke (111–114; 121–124; 131–134; 141–144; 151–154; 161–164; 171–174; 181–184) mindestens eine Reihe von Leistungshügelkontaktstellen (V), die Leistungsversorgungsspannungen empfangen (VDD, VSS, VDDQ, VSSQ), aufweist.
  6. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 3, bei dem jeder der Datenkontaktstellenblöcke (151–154; 161–164) mindestens eine Spalte von Leistungshügelkontaktstellen (V), die Leistungsversorgungsspannungen empfangen (VDD, VSS, VDDQ, VSSQ), aufweist.
  7. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 3, bei dem jeder der Datenkontaktstellenblöcke (111–114; 131–134; 151–154; 171–174; 181–184) Leistungshügelkontaktstellen (V), die Leistungsversorgungsspannungen (VDD, VSS, VDDQ, VSSQ) empfangen, aufweist, wobei die Leistungshügelkontaktstellen (V) in einer zentralen Region jedes Datenkontaktstellenblocks (111–114; 131–134; 151–154; 171–174; 181–184) angeordnet sind, und die Datenhügelkontaktstellen (D) angeordnet sind, um die Leistungshügelkontaktstellen (V) zu umgeben.
  8. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 2, bei dem das Halbleiterplättchen (90) eine Mehrzahl von Eingangs-Ausgangs-Steuerschaltungen (40a–40d) aufweist, wobei jede der Eingangs-Ausgangs-Steuerschaltungen (40a–40d) zwischen einem entsprechenden der Speicherzellenarrays (10a–10d) und einem entsprechenden der Kanalhügelkontaktstellenteile (100a–100d) angeordnet ist.
  9. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 8, bei dem eine Reihenrichtungslänge (Lr) jeder Eingangs-Ausgangs-Steuerschaltung (40a–40d) identisch oder kleiner als eine Reihenrichtungslänge jedes Kanalhügelkontaktstellenteils (100a–100d) ist.
  10. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 8, bei dem jeder der Datenkontaktstellenblöcke (111–114; 121–124; 131–134; 141–144; 151–154; 161–164; 171–174; 181–184) N Datenhügelkontaktstellen (D) aufweist, wobei N eine positive ganze Zahl ist, und bei dem N Ausgangstreiber und N Eingangspuffer in der entsprechenden Eingangs-Ausgangs-Steuerschaltung (40a–40d) und in dem Halbleiterplättchen (90) unter dem entsprechenden Kanalhügelkontaktstellenteil (100a–100d) angeordnet sind.
  11. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 2, bei dem jeder der Kanalhügelkontaktstellenteile (100a–100d) eine Mehrzahl von Datenhügelkontaktstellen (D) aufweist, und bei dem ein Ausgangstreiber (PM1, NM1) und ein Entkopplungskondensator (CAP) in dem Halbleiterplättchen (90) unter jeder Datenhügelkontaktstelle (D) gebildet sind.
  12. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 11, bei dem ferner ein Eingangspuffer (RCV) in dem Halbleiterplättchen (90) unter jeder Datenhügelkontaktstelle (D) gebildet ist.
  13. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 2, bei dem jeder der Kanalhügelkontaktstellenteile (100a–100d) eine Mehrzahl von Adressbefehlshügelkontaktstellen (A) und eine Mehrzahl von Leistungshügelkontaktstellen (V) aufweist, und bei dem ein Entkopplungskondensator (CAP) in dem Halbleiterplättchen (90) unter jedem Adressbefehlshügel und unter jeder Leistungshügelkontaktstelle (V) gebildet ist.
  14. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 13, bei dem ferner mindestens eine Klemmdiode und eine Schutzschaltung (ESD) für eine elektrostatische Entladung in dem Halbleiterplättchen (90) unter jeder Adressbefehlshügelkontaktstelle (A) gebildet sind.
  15. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 13, bei dem ferner eine Schutzschaltung (ESD) für eine elektrostatische Entladung in dem Halbleiterplättchen (90) unter jeder Leistungshügelkontaktstelle (V) gebildet ist.
  16. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 2, bei dem jeder der Kanalhügelkontaktstellenteile (100a–100d) eine oder mehrere Scheinkontaktstellen (N) aufweist, die von dem Halbleiterplättchen (90) elektrisch getrennt sind, und bei dem ein Entkopplungskondensator (CAP) in dem Halbleiterplättchen (90) unter jeder Scheinkontaktstelle (N) gebildet ist.
  17. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 1050; 1060; 1070; 1080; 2000) nach Anspruch 16, bei dem ferner eine Schutzschaltung (ESD) für eine elektrostatische Entladung in dem Halbleiterplättchen (90) unter jeder Scheinkontaktstelle (N) gebildet ist.
  18. Halbleiterspeicherbauelement (1000; 2000) nach Anspruch 2, bei dem das Halbleiterplättchen (90) ferner folgende Merkmale aufweist: erste Schaltungen (30a–30d), die konfiguriert sind, um unabhängig pro Kanal die Speicherzellenarrays (10a–10d ) zu steuern; und zweite Schaltungen (51, 52), die konfiguriert sind, um die Speicherzellenarrays (10a–10d) gemeinsam zu steuern.
  19. Halbleiterspeicherbauelement (1000; 2000) nach Anspruch 18, bei dem jede der ersten Schaltungen (30a–30d) zwischen einem entsprechenden der Speicherzellenarrays (10a–10d) und einem entsprechenden der Kanalhügelkontaktstellenteile (100a–100d) angeordnet ist, und bei dem die zweiten Schaltungen (51, 52) auf beiden Seiten des Eingans-Ausgangs-Hügelkontaktstellenteils angeordnet sind oder in einer Spaltenrichtung entlang einer vertikalen Mittellinie (VL) des Halbleiterplättchens (90) angeordnet sind.
  20. Halbleiterspeicherbauelement (1000; 2000) nach Anspruch 18, bei dem jede der ersten Schaltungen (30a–30d) zwischen einem entsprechenden der Speicherzellenarrays (10a–10d) und einem entsprechenden der Kanalhügelkontaktstellenteile (100a–100d) angeordnet ist, und bei dem die zweiten Schaltungen (51, 52) benachbart zu Seiten des Halbleiterplättchens (90) angeordnet sind.
  21. Halbleiterspeicherbauelement (1000; 1010; 1020; 1030; 1040; 2000) nach Anspruch 1, mit ferner einem Testkontaktstellenteil (310, 320; 330; 311, 321; 312, 322; 313, 323) zum Testen von Operationen des Halbleiterspeicherbauelements.
  22. Halbleiterspeicherbauelement (1000; 1020; 1040; 2000) nach Anspruch 21, bei dem der Testkontaktstellenteil (310, 320; 330; 311, 321; 312, 322; 313, 323) in einer Spaltenrichtung entlang einer vertikalen Mittellinie (VL) des Halbleiterplättchens (90) angeordnet ist, oder in der Spaltenrichtung benachbart zu linken und rechten Seiten des Halbleiterplättchens (90) angeordnet ist.
  23. Halbleiterspeicherbauelement (1010; 1030) nach Anspruch 21, bei dem der Testkontaktstellenteil (330; 312, 322) in einer Reihenrichtung entlang einer horizontalen Mittellinie (HL) des Halbleiterplättchens (90) angeordnet ist, oder in der Reihenrichtung benachbart zu oberen und unteren Seiten des Halbleiterplättchens (90) angeordnet ist.
  24. Halbleiterspeicherbauelement (2000) nach Anspruch 1, mit ferner einem Trägerhügelkontaktstellenteil (500a–500d, 710, 720), der benachbart zu vier Ecken des Halbleiterplättchens (90) angeordnet ist, oder benachbart zu zwei oder mehr Seiten des Halbleiterplättchens (90) angeordnet ist.
  25. Halbleiterspeicherbauelement (2000) nach Anspruch 24, bei dem der Trägerhügelkontaktstellenteil (500a–500d, 710, 720) Leistungshügelkontaktstellen (V), die Leistungsversorgungsspannungen empfangen, aufweist.
  26. Halbleiterspeicherbauelement (3000) mit: einer Mehrzahl von Halbleiterplättchen, die gestapelt sind, wobei jedes Halbleiterplättchen eine Mehrzahl von Speicherzellenarrays ( 10a–10d) aufweist; und einer Mehrzahl von Eingangs-Ausgangs-Hügelkontaktstellenteilen, die jeweils in einer zentralen Region jedes Halbleiterplättchens gebildet sind, wobei die Eingans-Ausgangs-Hügelkontaktstellenteile eine Mehrzahl von Kanälen zum Verbinden jedes der Speicherzellenarrays (10a–10d ) unabhängig mit einer oder mehreren externen Vorrichtungen liefern.
  27. Halbleiterspeicherbauelement (3000) nach Anspruch 26, mit ferner einer Mehrzahl von Trägerhügelkontaktstellenteilen (503a–503d), wobei jeder Trägerhügelkontaktstellenteil (503a–503d) benachbart zu vier Ecken jedes Halbleiterplättchens angeordnet ist, oder benachbart zu zwei oder mehr Seiten jedes Halbleiterplättchens angeordnet ist.
  28. Halbleiterspeicherbauelement (3000) nach Anspruch 26, bei dem jedes Halbleiterplättchen ferner Silizium-Durchgangslöcher (TSVa–TSVd) zum elektrischen Verbinden der Eingangs-Ausgangs-Hügelkontaktstellenteile aufweist.
  29. Halbleitergehäuse (4000; 5000) mit: einem Basissubstrat (810; 910); einem Steuerungschip (820; 920), der auf dem Basissubstrat (810; 910) angeordnet ist; und mindestens einem Halbleiterspeicherbauelement (1000a; 1000b), das auf dem Steuerungschip (820; 920) angeordnet ist, wobei das Halbleiterspeicherbauelement (1000a; 1000b) folgende Merkmale aufweist: ein Halbleiterplättchen (90) mit einer Mehrzahl von Speicherzellenarrays ( 10a–10d); und einem Eingangs-Ausgangs-Hügelkontaktstellenteil, der in einer zentralen Region des Halbleiterplättchens (90) gebildet ist, wobei der Eingangs-Ausgangs-Hügelkontaktstellenteil eine Mehrzahl von Kanälen (4X) zum Verbinden jedes der Speicherzellenarrays (10a–10d ) unabhängig mit dem Steuerungschip (820; 920) liefert.
DE102010061616A 2010-02-09 2010-12-29 Halbleiterspeicherbauelement und Halbleitergehäuse Withdrawn DE102010061616A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US30277310P 2010-02-09 2010-02-09
US61/302,773 2010-02-09
KR10-2010-0018362 2010-03-02
KR1020100018362A KR20110099384A (ko) 2010-03-02 2010-03-02 와이드 입출력 반도체 메모리 장치 및 이를 포함하는 반도체 패키지
US12/891,141 US8796863B2 (en) 2010-02-09 2010-09-27 Semiconductor memory devices and semiconductor packages
US12/891,141 2010-09-27

Publications (1)

Publication Number Publication Date
DE102010061616A1 true DE102010061616A1 (de) 2011-08-11

Family

ID=44316781

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010061616A Withdrawn DE102010061616A1 (de) 2010-02-09 2010-12-29 Halbleiterspeicherbauelement und Halbleitergehäuse

Country Status (4)

Country Link
US (2) US8796863B2 (de)
JP (1) JP2011166147A (de)
DE (1) DE102010061616A1 (de)
TW (1) TW201130103A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084150A1 (en) * 2012-11-29 2014-06-05 Canon Kabushiki Kaisha Information processing apparatus, control method thereof, and program
US20220130800A1 (en) * 2020-10-27 2022-04-28 Mediatek Singapore Pte. Ltd. Semiconductor structure

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5627197B2 (ja) * 2009-05-26 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びこれを備える情報処理システム並びにコントローラ
JP2011112411A (ja) 2009-11-25 2011-06-09 Elpida Memory Inc 半導体装置
KR20120056018A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 범프들과 테스트 패드들이 십자 모양으로 배열되는 반도체 장치
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
JP5864957B2 (ja) * 2011-08-31 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
CN104115227B (zh) 2011-12-23 2017-02-15 英特尔公司 使用系统热传感器数据的存储器操作
KR101896665B1 (ko) * 2012-01-11 2018-09-07 삼성전자주식회사 반도체 패키지
US9117496B2 (en) * 2012-01-30 2015-08-25 Rambus Inc. Memory device comprising programmable command-and-address and/or data interfaces
JP2013196740A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 半導体記憶装置およびその駆動方法
JP2013211292A (ja) * 2012-03-30 2013-10-10 Elpida Memory Inc 半導体装置
US8987787B2 (en) * 2012-04-10 2015-03-24 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
JP5968736B2 (ja) * 2012-09-14 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP6058336B2 (ja) * 2012-09-28 2017-01-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5439567B1 (ja) * 2012-10-11 2014-03-12 株式会社東芝 半導体装置
KR102048255B1 (ko) * 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
KR102029682B1 (ko) 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102008153B1 (ko) * 2013-05-03 2019-10-21 삼성전자 주식회사 반도체 소자 제조 방법
KR20150027894A (ko) * 2013-08-30 2015-03-13 에스케이하이닉스 주식회사 반도체 장치
US9391032B2 (en) 2013-11-27 2016-07-12 Samsung Electronics Co., Ltd. Integrated circuits with internal pads
US9196549B2 (en) * 2013-12-04 2015-11-24 United Microelectronics Corp. Method for generating die identification by measuring whether circuit is established in a package structure
TW201530726A (zh) * 2014-01-29 2015-08-01 Eorex Corp 記憶體與記憶體儲存裝置
KR20150136874A (ko) * 2014-05-28 2015-12-08 에스케이하이닉스 주식회사 셀 레저버 캐패시터를 갖는 반도체 장치
US20150364454A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Reconfigured wide i/o memory modules and package architectures using same
KR102229942B1 (ko) 2014-07-09 2021-03-22 삼성전자주식회사 멀티 다이들을 갖는 멀티 채널 반도체 장치의 동작 방법 및 그에 따른 반도체 장치
KR102179297B1 (ko) * 2014-07-09 2020-11-18 삼성전자주식회사 모노 패키지 내에서 인터커넥션을 가지는 반도체 장치 및 그에 따른 제조 방법
KR102274742B1 (ko) * 2014-10-06 2021-07-07 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
KR20160074210A (ko) 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 멀티 채널 셀프 리프레쉬 장치
KR20170034178A (ko) 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 패키지 장치
KR20180006229A (ko) 2016-07-08 2018-01-17 삼성전자주식회사 스택 구조의 반도체 메모리 패키지, 메모리 장치 및 반도체 메모리 시스템
CN109690771A (zh) * 2016-09-23 2019-04-26 东芝存储器株式会社 存储装置
US11527510B2 (en) * 2017-06-16 2022-12-13 Micron Technology, Inc. Finer grain dynamic random access memory
KR102438390B1 (ko) * 2017-06-12 2022-08-31 마이크론 테크놀로지, 인크 미세 입도의 동적 랜덤 액세스 메모리
KR102435517B1 (ko) * 2018-04-12 2022-08-22 에스케이하이닉스 주식회사 칩 스택 패키지
CN108846204B (zh) * 2018-06-13 2024-05-14 北京比特大陆科技有限公司 专用集成电路芯片的布局结构及方法
KR102605145B1 (ko) * 2018-07-13 2023-11-24 에스케이하이닉스 주식회사 복수의 채널로 동작하는 복수의 다이를 포함하는 반도체 장치
US11657858B2 (en) 2018-11-28 2023-05-23 Samsung Electronics Co., Ltd. Nonvolatile memory devices including memory planes and memory systems including the same
US11037626B2 (en) * 2018-11-28 2021-06-15 Samsung Electronics Co., Ltd. Nonvolatile memory devices including memory planes and memory systems including the same
JP7226055B2 (ja) 2019-04-17 2023-02-21 富士通株式会社 半導体装置およびシステム
US11335383B2 (en) * 2019-05-31 2022-05-17 Micron Technology, Inc. Memory component for a system-on-chip device
JP2021044509A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置、及び、半導体記憶装置
CN113051199A (zh) 2019-12-26 2021-06-29 阿里巴巴集团控股有限公司 数据传输方法及装置
CN111176001B (zh) * 2020-01-14 2021-02-23 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其测试方法
US11456224B2 (en) * 2020-08-11 2022-09-27 Nanya Technology Corporation Semiconductor structure with test structure
JP2022037612A (ja) 2020-08-25 2022-03-09 キオクシア株式会社 半導体記憶装置
JP2022147368A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 メモリデバイス
US20230280906A1 (en) * 2022-03-02 2023-09-07 Ati Technologies Ulc Memory organization for multi-mode support

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100018362A (ko) 2008-08-06 2010-02-17 함영우 오뚝이 젓가락

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155859A (ja) * 1990-10-18 1992-05-28 Hitachi Ltd 半導体集積回路装置
KR930008857A (ko) * 1991-10-25 1993-05-22 김광호 데이타 전송 회로
JPH07135301A (ja) 1993-09-16 1995-05-23 Mitsubishi Electric Corp 半導体記憶装置
JP3789955B2 (ja) * 1994-05-20 2006-06-28 株式会社ルネサステクノロジ 半導体記憶装置
US5604710A (en) 1994-05-20 1997-02-18 Mitsubishi Denki Kabushiki Kaisha Arrangement of power supply and data input/output pads in semiconductor memory device
US6388314B1 (en) * 1995-08-17 2002-05-14 Micron Technology, Inc. Single deposition layer metal dynamic random access memory
JP2004103860A (ja) * 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
JP4441328B2 (ja) 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR100843214B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
JP4465343B2 (ja) 2006-12-05 2010-05-19 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置
JP2008251666A (ja) 2007-03-29 2008-10-16 Tohoku Univ 三次元構造半導体装置
JP5024530B2 (ja) 2007-05-08 2012-09-12 大学共同利用機関法人情報・システム研究機構 三次元集積電気回路の配線構造及びそのレイアウト方法
JP2008300469A (ja) * 2007-05-30 2008-12-11 Sharp Corp 不揮発性半導体記憶装置
JP2009200101A (ja) * 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置
JP2010021306A (ja) * 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100018362A (ko) 2008-08-06 2010-02-17 함영우 오뚝이 젓가락

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084150A1 (en) * 2012-11-29 2014-06-05 Canon Kabushiki Kaisha Information processing apparatus, control method thereof, and program
US20220130800A1 (en) * 2020-10-27 2022-04-28 Mediatek Singapore Pte. Ltd. Semiconductor structure
US11538793B2 (en) * 2020-10-27 2022-12-27 Mediatek Singapore Pte. Ltd. Semiconductor structure
US11996391B2 (en) 2020-10-27 2024-05-28 Mediatek Singapore Pte. Ltd. Semiconductor structure

Also Published As

Publication number Publication date
US8796863B2 (en) 2014-08-05
US20110193086A1 (en) 2011-08-11
TW201130103A (en) 2011-09-01
US9070569B2 (en) 2015-06-30
JP2011166147A (ja) 2011-08-25
US20140346516A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
DE102010061616A1 (de) Halbleiterspeicherbauelement und Halbleitergehäuse
US10651114B2 (en) Apparatus and method of three dimensional conductive lines
DE69534709T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE102008030205B4 (de) Speichermatrix auf mehr als einem Die
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
US10134745B2 (en) Conductive layers with different thicknesses
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE112011105905B4 (de) Speichergerät mit gestapeltem Speicher, der Veränderlichkeit bei Zusammenschaltungen von Geräten erlaubt
DE10228544A1 (de) Halbleiterspeichervorrichtung
DE202017106568U1 (de) Integriertes DRAM mit niedrigem I/O-Spannungshub
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE102013202355B4 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips, bauelement und verfahren zur herstellung eines bauelements
DE19837016A1 (de) Integrierte Halbleiterschaltungsvorrichtung
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
DE102004062194A1 (de) Integrierte Halbleiterschaltungs-Vorrichtung
US9613678B2 (en) Semiconductor apparatus including multichip package
DE102019124486A1 (de) Peripherierandbegrenzungserweiterung für intergrierte schaltungen
US10460792B2 (en) Synchronous dynamic random access memory (SDRAM) and memory controller device mounted in single system in package (SIP)
DE102016212796A1 (de) Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst
DE112021001663T5 (de) Separate inter-die-konnektoren für daten- und fehlerkorrekturinformationen sowie zugehörige systeme, verfahren und geräte
DE102021101251A1 (de) Schutz vor antenneneffekten und schutz vor elektrostatischen entladungen für dreidimensionale integrierte schaltkreise
DE102004060345A1 (de) Halbleitervorrichtung mit geschichteten Chips
DE102022102731A1 (de) Dram-berechnungsschaltung und verfahren
US9640462B2 (en) Semiconductor device having wiring pad and wiring formed on the same wiring layer
DE102020133728A1 (de) Emib-architektur mit dedizierten metallschichten zur verbesserung der leistungslieferung

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination