CN109690771A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN109690771A
CN109690771A CN201680089186.XA CN201680089186A CN109690771A CN 109690771 A CN109690771 A CN 109690771A CN 201680089186 A CN201680089186 A CN 201680089186A CN 109690771 A CN109690771 A CN 109690771A
Authority
CN
China
Prior art keywords
circuit
signal
storage
level
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201680089186.XA
Other languages
English (en)
Inventor
伊东干彦
小柳胜
中谷真史
吉原正浩
奥野晋也
长坂繁辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN109690771A publication Critical patent/CN109690771A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实施方式的存储装置包含：第1存储芯片，包含第1电路、第1及第2端子；第2存储芯片，包含第2电路及第3端子；及接口芯片，包含第1及第2电压产生电路。所述第2存储芯片设置在所述第1存储芯片上方，所述接口芯片设置在所述第1存储芯片下方。所述第1端子的第1端部连接于所述第1电路，所述第1端子的第2端部连接于所述第1电压产生电路。所述第2端子的第3端部连接于所述第3端子，所述第2端子的第4端部连接于所述第2电压产生电路。所述第3端子的第5端部连接于所述第2电路，所述第3端子的第6端部经由所述第2端子连接于所述第2电压产生电路。在相对所述第1存储芯片的表面垂直的方向上，所述第3端部不与所述第4端部重叠，所述第3端部与所述第6端部重叠。

Description

存储装置
技术领域
本发明的实施方式涉及一种存储装置。
背景技术
闪存被用于各种电子装置。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2009-3991号公报
[专利文献2]日本专利第4791924号说明书
发明内容
[发明所要解决的问题]
降低存储装置的制造成本。
[解决问题的技术手段]
实施方式的存储装置包含：第1存储芯片，包含第1电路、第1端子及第2端子；第2存储芯片，包含第2电路、及第3端子；及接口芯片，包含第1电压产生电路、及第2电压产生电路。所述第2存储芯片设置在所述第1存储芯片的上方，所述接口芯片设置在所述第1存储芯片的下方。所述第1端子的第1端部电性连接于所述第1电路，所述第1端子的第2端部电性连接于所述第1电压产生电路。所述第2端子的第3端部电性连接于所述第3端子，所述第2端子的第4端部电性连接于所述第2电压产生电路。所述第3端子的第5端部电性连接于所述第2电路，所述第3端子的第6端部经由所述第2端子电性连接于所述第2电压产生电路。在相对于所述第1存储芯片的表面垂直的方向上，所述第3端部不与所述第4端部重叠，且所述第3端部与所述第6端部重叠。
附图说明
图1是包含存储装置的存储系统的示意图。
图2是表示存储装置的内部构成的框图。
图3是表示存储装置的结构例的剖视图。
图4是表示第1实施方式的存储装置的结构例的剖视图。
图5是表示第1实施方式的存储装置的结构例的示意图。
图6是表示第1实施方式的存储装置的结构例的俯视图。
图7是表示第2实施方式的存储装置的结构例的示意图。
图8是表示第2实施方式的存储装置的结构例的俯视图。
图9是用于说明第3实施方式的存储装置的示意图。
图10是表示第3实施方式的存储装置的操作例的时序图。
图11是用于说明第3实施方式的存储装置的示意图。
图12是用于说明第4实施方式的存储装置的示意图。
图13是表示第4实施方式的存储装置的构成例的等效电路图。
图14是表示第4实施方式的存储装置的操作例的时序图。
图15是用于说明第4实施方式的存储装置的操作例的示意图。
图16是用于说明第4实施方式的存储装置的操作例的示意图。
图17是用于说明第4实施方式的存储装置的操作例的示意图。
图18是用于说明第4实施方式的存储装置的操作例的示意图。
图19是用于说明第4实施方式的存储装置的操作例的示意图。
图20是表示第5实施方式的存储装置的构成例的等效电路图。
图21是表示第5实施方式的存储装置的构成例的等效电路图。
具体实施方式
以下，一边参照图1到图21，一边对本实施方式详细地说明。在以下的说明中，对具有相同功能及构成的要素标注相同的符号，并且视需要进行重复说明。
[实施方式]
(1)第1实施方式
参照图1到图6，对第1实施方式的存储装置进行说明。
(a)构成例
(a-1)存储系统的整体构成
使用图1，对包含实施方式的存储装置的存储系统的大致整体构成进行说明。
图1是表示包含本实施方式的存储装置的存储系统的图。
如图1所示，包含本实施方式的存储装置的存储系统9包含储存装置500、及主机装置600。
主机装置600通过例如连接器、电缆、无线通信、主机总线、或因特网等而与储存装置500耦合。主机装置600向储存装置500请求数据写入、数据读出、及数据擦除。
储存装置500包含存储控制器5与存储装置(半导体存储器)1。
存储控制器5使存储装置1执行与主机装置600的请求相应的操作。存储控制器5包含例如处理器(CPU)、内置存储器(例如DRAM)、缓冲存储器(例如SRAM)及ECC电路等。存储控制器5保存用于控制存储装置1的程序(软件/固件)，及储存装置/存储装置的管理信息(管理表)。
存储装置1基于来自存储控制器5的命令(主机装置600的请求)，执行数据写入、数据读出及数据抹除。
存储装置1包含1个以上NAND型闪存1。
包含闪存1的储存装置500(或者存储系统9)是例如存储卡(例如SDTM卡、eMMCTM)、USB存储器、或Solid State Drive(SSD，固态硬盘)等。例如，主机装置300是数字相机、个人电脑、功能电话、或者智能手机等。例如，主机总线为基于SDTM接口的总线。
NAND型闪存1经由总线(以下称为NAND总线)连接于存储控制器5。
在NAND型闪存1与存储控制器5之间，经由NAND总线收发各种信号。例如，使用芯片使能信号CEn、指令锁存使能信号CLE、地址锁存使能信号ALE、写入使能信号WEn、读取使能信号REn及写入保护信号WPn等作为基于闪存1与存储控制器5之间的NAND接口规格的控制信号。
信号CEn是用于启用闪存1的信号。信号CLE及信号ALE各为通知I/O线IO(IO1～IO8)上的信号为指令及地址信号的信号。
信号WEn及信号REn各为例如指示经由8条I/O线IO的信号输入及输出的信号。信号WPn是用于在例如电源接通及断开时，将闪存1设定为保护状态的信号。
例如，在闪存1以DDR方式执行数据传送的情况下，数据选通信号(未图示)及数据选通信号的互补信号是从发送侧与信号(数据)IO一起输出。数据接收侧收到所发送的数据选通信号及其互补信号，调整导入数据的时间。
就绪/忙碌信号RBn基于闪存1的操作状态而产生，且被发送到存储控制器5。信号RBn是向存储控制器5通知闪存1为就绪状态(受理来自存储控制器5的命令的状态)、还是忙碌状态(不受理来自存储控制器5的命令的状态)的信号。例如，信号RBn在闪存1处在数据读出等操作时，被设为“L”电平(忙碌状态)，当这些操作完成时，被设为“H”电平(就绪状态)。
另外，包含实施方式的存储装置的存储系统可为以DDR方式执行数据传送的存储系统，还可为执行其他方式的数据传送的存储系统。
图2是用于说明本实施方式的NAND型闪存的电路构成的框图。
如图2所示，NAND型闪存1包含多个存储磁芯电路10-1～10-N、及接口(I/F)电路40。
在实施方式中，在不区分存储磁芯电路10-1～10-N的情况下，省略连字符后面的符号而记作“存储磁芯电路10”。其他的构成要素也一样。
I/F电路40设置在多个存储磁芯电路10与NAND总线之间。I/F电路40连接于NAND总线。存储磁芯电路10经由I/F电路40连接于NAND总线。由此，存储磁芯电路10经由I/F电路40被存储控制器5存取、控制。
存储磁芯电路10至少包含存储单元阵列110、行解码器120、驱动电路130、感测放大器140、地址寄存器150、指令寄存器160、及定序器170。
存储单元阵列110存储来自存储控制器5的数据。存储单元阵列110包含多个(例如4个)块BLK(BLK0～BLK3)。
各块BLK包含多个NAND字符串111。NAND字符串111包含串联连接的多个存储单元MC、及至少2个选择晶体管ST1、ST2。
存储单元MC包含电荷储存层与控制栅极电极。电荷储存层包含浮栅电极、及具有陷阱能级的膜(例如氮化硅膜)中的至少一者。
块BLK内的多条字线WL中的一条连接于串联连接的多个存储单元MC中对应的存储单元MC的栅极。
块BLK内的多条位线BL中的1条连接于多个NAND字符串111中对应的至少1个NAND字符串111。在NAND字符串111中，1条位线BL经由选择晶体管ST1连接于串联连接的多个存储单元MC的一端。
源极线SL共通地连接于多条NAND字符串111。在NAND字符串中，源极线SL经由选择晶体管ST2连接于串联连接的多个存储单元MC的另一端。
选择栅极线SGD连接于选择晶体管ST1的栅极。选择栅极线SGS连接于选择晶体管ST2的栅极。
通过控制字线WL、位线BL及选择栅极线SGD、SGS的电位，对存储单元MC执行基于指令的操作。
行解码器120基于来自存储控制器5的地址ADD，选择块BLK0～BLK3中的任一块，并选择已选择的块BLK中的行(字线WL及选择栅极线SGD、SGS)。
驱动电路130经由行解码器120对已选择的块BLK供给电压。
感测放大器140为了在读出数据时判定从存储单元阵列110读出的数据，而感测位线BL的电位或电流，并进行使用感测结果的运算。感测放大器140将基于感测结果及运算结果的数据DAT输出到存储控制器5。感测放大器140在写入数据时，将从存储控制器5接收到的写入数据DAT传送到存储单元阵列110。感测放大器140可控制位线BL的电位。
地址寄存器150保存从存储控制器5接收的地址ADD。指令寄存器160保存从存储控制器5接收的指令CMD。
定序器170基于保存在指令寄存器160的指令CMD，控制存储磁芯电路10的整体操作。
另外，存储单元阵列110的内部构成可为将存储单元MC二维地排列在半导体衬底上方的构成。存储单元阵列110的内部构成还可为将存储单元MC方三维地堆叠在半导体衬底的上方的构成。关于存储单元阵列的构成，记载于例如2009年3月19日申请的题为“三维堆叠非易失性半导体存储器”的美国专利申请案第12/407,403号。另外，记载于2009年3月18日申请的题为“三维堆叠非易失性半导体存储器”的美国专利申请案第12/406,524号、2010年3月25日申请的题为“非易失性半导体存储装置及其制造方法”的美国专利申请案第12/679,991号、2009年3月23日申请的题为“半导体存储器及其制造方法”的美国专利申请案第12/532,030号。这些专利申请案通过参照将其全文引用到本说明书中。
在本实施方式的NAND型闪存1中，对于多个存储磁芯电路10设置1个I/F电路40。
I/F电路40包含输入输出电路400、控制电路410、内部电压产生电路420、及升压电路490等。
输入输出电路400进行从存储控制器5向闪存1输入信号IO等、及从闪存1向存储控制器5输出信号IO等。
输入输出电路(I/O电路)400包含缓冲电路、驱动电路、及接收电路等。
控制电路410控制I/F芯片800内的各电路400、420、490的操作。
内部电压产生电路420使用从外部供给的电压VCC1、VSS1，产生用于I/F芯片800内的各电路400、410的操作的电压。
升压电路490使用电压VCC2、VSS2，产生用于闪存1的各种操作的电压。升压电路490将产生的电压供给到存储磁芯电路10。
升压电路490包含1个以上的电荷泵电路491。电荷泵电路491可将电压VCC2升压。例如，对于1个存储磁芯电路10设置1个电荷泵电路491。但还可对于多个存储磁芯电路10共通地设置1个电荷泵电路491。又可在存储磁芯电路10内设置电荷泵电路491的构成要素的一部分。
升压电路490的操作可由定序器170控制，还可由控制电路410控制。
在本实施方式中，用于产生闪存中的如编程电压的高电压的升压电路490被设置在存储磁芯电路10外部的I/F电路40内。
另外，NAND型闪存1还可具有多个通道。在NAND型闪存1具有2个通道Ch0、Ch1的情况下，对通道Ch0，分配某个数的存储磁芯电路，对通道Ch1，分配其余个数的存储磁芯电路。在所述情况下，I/F电路40包含2个输入输出电路400。一输入输出电路与通道Ch0对应，另一输入输出电路与通道Ch1对应。还可以与多个通道对应的方式设置多个I/F电路。
(2)结构例
参照图3，对本实施方式的闪存的结构例进行说明。
图3是用于说明实施方式的闪存的安装状态的结构例的剖视图。另外，图3中，为了图示明确化，撷取主要的构成要素而图示。本实施方式的闪存包含图3中未图示的各种连接端子(例如凸块及焊垫)及各种布线(例如内部布线及重新布线)。
例如，本实施方式的闪存1具有称为Ball Grid Array(BGA，球栅阵列)的封装结构。
如图3所示，本实施方式的闪存1在封装体内包含多个芯片700、800。在包含多个芯片700、800的闪存1中，I/F电路40设置在与包含存储磁芯电路10的芯片700不同的芯片800内。以下，将存储磁芯电路10的芯片700称为存储核芯片(或核芯片)700，将I/F电路40的芯片800称为接口芯片(I/F芯片)800。
多个存储核芯片700及I/F芯片800堆叠在衬底900上。
I/F芯片800装载在衬底900上。
在衬底900的上表面设置着多个巨凸块LBP(LBP-1、LBP-2)。
在I/F芯片800的上表面上，设置着多个微凸块MBP(MBP1、MBP-2、MBP3)。
为了堆叠多个存储核芯片700，而以微凸块MBP距离衬底900上表面的高度与巨凸块LBP距离衬底900上表面的高度相同的方式，顾及I/F芯片800的厚度，形成巨凸块LBP及微凸块MBP。
在衬底900的底面(下表面)上，设置着多个凸块BP。凸块BP与巨凸块LBP经由设置在衬底900内的布线(未图示)电性连接。另外，衬底900的底面为衬底900中设置着I/F芯片800的面相反侧的面。
凸块BP用于衬底900上的芯片700、800内的电路与其他装置的信号的输入输出、或对闪存1供给电源电压。
在巨凸块LBP上及微凸块MBP上堆叠多个存储核芯片700。多个存储核芯片700配置在I/F芯片800的上方。I/F芯片800设置在衬底900与最下层的存储核芯片700之间。
各存储核芯片700包含多个电极TSV及多个焊垫(未图示)等。
电极TSV是Through Silicon Via(硅穿孔电极)。电极TSV贯通存储核芯片700内。电极TSV的上部从存储核芯片700的上表面露出，电极TSV的下部从存储核芯片700的下表面露出。在各存储核芯片700中，电极TSV将某个存储核芯片700电性连接于上层及/或下层的其他存储核芯片700。
凸块BP-A设置在存储核芯片700间。凸块BP-A电性连接于电极TSV(或焊垫)。
存储核芯片700以经由电极TSV及凸块BP-A将芯片间电性连接的方式堆叠。
图3中，仅示出凸块BP、BP-A、巨凸块LBP及微凸块MBP。但是，在衬底900中，设置着用于其他输入输出信号等的未图示的凸块、巨凸块及微凸块。
在多个存储核芯片700中例如最下层存储核芯片700的下表面(衬底900侧的面)，设置着重新布线层RDL(RDL-1、RDL-2、RDL-3)。重新布线层RDL-1经由焊垫(未图示)将衬底900上的巨凸块LBP-1电性连接于电极TSV。由此，将存储核芯片700经由重新布线层RDL-1及巨凸块LBP-1电性连接于衬底900。
重新布线层RDL-2将衬底900上的巨凸块LBP-2电性连接于微凸块MBP。由此，I/F芯片800将重新布线层RDL-2及巨凸块LBP-2电性连接于衬底900。重新布线层RDL-3将微凸块MBP电性连接于电极TSV。I/F芯片800经由微凸块MBP、重新布线层RDL、电极TSV电性连接于各存储核芯片700。
例如，在本实施方式的闪存中，在各存储核芯片700内，包含设置着多个电极的区域75。区域75内的电极为用于对存储核芯片700内的存储磁芯电路10供给电压(驱动电压)的端子。以下，将区域75内的电极(电压端子)称为电压电极。
＜存储核芯片的电极的构成例＞
参照图4及图5，对本实施方式的闪存中的芯片的电压电极的构成例进行说明。
图4是用于对存储核芯片中的电压电极的构成例进行说明的示意性剖视图。图4中，为了明确化而撷取存储核芯片内的电压电极进行图示，并省略其他端子的图示。
如图4所示，在I/F芯片800的上方堆叠着8个存储核芯片700(700-1～700-8)。
存储核芯片700具有与电压电极751、755实质相同的构成。
在存储核芯片700的区域75内，设置着多个电压电极751(751-1～751-8)及755。在存储核芯片700内，包含电压电极751、755的区域75配置在设置着存储磁芯电路10的区域的一端侧。
堆叠而成的各个存储核芯片700经由1个以上的电压电极751、755电性连接于I/F芯片800内的电荷泵电路491(491-1～491-8)。由此，在各存储核芯片700中，由电荷泵电路491产生的电压被供给到存储核芯片700的存储磁芯电路(内部电路)10。
存储核芯片700内的多个电压电极751、755中的电压电极751在相对芯片700的上表面(或下表面)平行的方向上，与存储磁芯电路10相邻。在存储核芯片700内，电压电极751电性连接于存储磁芯电路10。
电压电极751的一端连接于存储磁芯电路10的电压供给端子(被供给电荷泵电路的输出的端子)。电压电极751的另一端在存储核芯片700的下表面侧露出。
多个电极751、755中的多个电压电极755配置在电压电极751与存储核芯片700的端部(侧面)之间的区域内。在1个存储核芯片700内，在电压电极755与存储磁芯电路10之间，设置着电压电极751。因此，在相对芯片700的上表面平行的方向上，电压电极755不与存储磁芯电路10相邻。在1个存储核芯片700中，电压电极755未连接于与电压电极755相同的芯片内的存储磁芯电路10。在1个芯片700内部，电压电极755与电压电极751电性分离。
电压电极755是用于将某个存储核芯片700的上层芯片内的存储磁芯电路10连接于I/F芯片800的电荷泵电路491的电极。
电压电极755具有上部端子X1、下部端子X2、及内部连接部X3。
上部端子X1设置在存储核芯片700的上表面侧。在存储核芯片700的上表面侧，在上部端子X1上设置着凸块。上部端子X1将某个存储核芯片700电性连接于比所述芯片更上层的其他芯片700。上部端子X1还可包含Through Silicon Via的一部分及焊垫的至少一个。
下部端子X2设置在芯片700的下表面侧。在存储核芯片700的下表面侧，在下部端子X2上设置着凸块BP。下部端子X2将某个存储核芯片700电性连接于比所述芯片更下层的其他芯片700。下部端子X2还可包含Through Silicon Via的一部分及焊垫的至少一个。
内部连接部X3设置在存储核芯片700内。内部连接部X3在存储核芯片700内，将上部端子X1与下部端子X2连接。内部连接部X3包含芯片内部的接触插塞、通孔及布线等。
对于1个电压电极755而言，在相对存储核芯片700的表面垂直的方向(芯片的堆叠方向)上，上部端子X1的位置不与下部端子X2的位置重叠。由内部连接部X3连接的2个端子X1、X2排列于相对芯片表面的垂直方向倾斜的方向。内部连接部X3从上部端子X1朝向下部端子X2，对于与芯片表面垂直的方向倾斜地拉出。另外，内部连接部X3还可包含沿相对芯片的表面垂直的方向延伸的1个以上的部分(例如通孔插塞及接触插塞中的至少一个)及沿相对芯片表面平行的方向延伸的1个以上的部分(例如金属膜)。还可在层间绝缘膜内设置内部连接部X3内所包含的部分。
例如，对于相邻的2个电压电极755而言，在相对存储核芯片700表面垂直的方向上，一电压电极755的上部端子X1的位置与另一电压电极755的下部端子X2的位置重叠。
电压电极751下表面侧的端部连接于电荷泵电路491、或电压电极775的上部端子X1。电压电极751的芯片下表面侧的端部与对应的电压电极775的上部端子X1重叠。
最下层的存储核芯片700-1通过电压电极751-1、凸块BP-B、MBP、及中间布线ML连接于I/F电路40内对应的电荷泵电路491-1。
在相比最下层存储核芯片700-1为上层的存储核芯片700-2～700-8中，存储磁芯电路10(10-2～10-8)除了经由连接于电路10的电压电极751以外，还经由下层的1个以上的芯片700内的电压电极755及凸块BP-B连接于对应的电荷泵电路491(491-2～491-8)。
存储磁芯电路10与电荷泵电路491的连接路径相对芯片表面中的垂直方向在倾斜方向上延伸。
例如，在区域75内，设置着接地电极(接地端子)759。在各芯片中，接地电极759接地。由此，接地电极759中被施加接地电压VSS。接地电极759具有例如与电压电极755类似的结构。
另外，设置在1个芯片内的电压电极755的个数相应于被堆叠的芯片数而改变。图4中表示在存储磁芯电路10的一端侧设置区域75的例子。其中，包含电压电极751、755、759的区域75可设置在存储磁芯电路10的两端，还可以包围存储磁芯电路10的四边(或三边)的方式设置。
图5是示意性表示本实施方式的闪存中的存储磁芯电路与电荷泵电路的连接路径(电压路径)的图。
图5中表示与图4表示的例子同样地堆叠着8个存储核芯片的例子。
在最下层的存储核芯片700-1中，存储磁芯电路10-1不经由电压电极755，而通过电压电极755-1(及凸块等)连接于电荷泵电路491-1。
例如，在从I/F芯片800侧数起第5个存储核芯片700-5中，存储磁芯电路10-5连接于芯片700-5内的电压电极751-5。电压电极751-5经由第1到第4个存储核芯片700-1～700-4内的电压电极755，连接于与存储磁芯电路10-1对应的电荷泵电路491-5。
如此，在存储核芯片700-5中，在存储磁芯电路10-5与电荷泵电路491-5之间的连接路径(图5中的虚线)上，设置着5个电压电极751-5及755等。
从I/F芯片800侧数起第8个存储核芯片(最上层的存储核芯片)10-8中，存储磁芯电路10-8经由芯片700-8内的电压电极751-8、及第1到第7个存储核芯片700-1～700-7内的电压电极755，连接于与存储磁芯电路10-8对应的电荷泵电路491-8。
如此，在存储核芯片700-8中，在存储磁芯电路10-8与电荷泵电路491-8之间的连接路径(图5的虚线)上，设置着8个电压电极751及755等。
对于最下层芯片700-1以外的存储核芯片700-2～700-8而言，仅存储磁芯电路10与电荷泵电路491间的连接路径上存在的电极的个数彼此不同，实质上以相同的布局连接相互对应的存储磁芯电路10与电荷泵电路491。
另外，各芯片700的电压电极755中未连接于电荷泵电路491的电压电极755经由下层芯片700的接地电极759接地。
通过在存储核芯片设置具有如上所述结构的电压电极751、755，本实施方式的闪存可无需使存储核芯片内的电压供给用的电极(端子)及布线的布局在芯片堆叠体内所含的每个存储核芯片中不同。
因此，本实施方式的闪存可将多个存储核芯片的电压供给用的电极(端子)及布线的布局在闪存内的所有存储核芯片中设为相同。
其结果，本实施方式的闪存1可降低闪存(存储核芯片)的制造成本。
＜接口芯片的布局＞
参照图6，对本实施方式的闪存的I/F芯片内的各电路布局进行说明。
如上所述，用于将存储磁芯电路10与电荷泵电路491连接的连接路径相对芯片的堆叠方向以倾斜方向延伸。随之，在I/F芯片800内，升压电路490设置在存在于从存储磁芯电路10朝电荷泵电路491延伸的路径延长线上的区域内。
图6是表示本实施方式的闪存中的I/F芯片内的电路布局的一例的俯视图。
如图6所示，在I/F芯片800内设置着设有输入输出电路等的区域R1(以下称为接口区域)，及设置着升压电路490的区域R2(以下称为升压区域)。
在I/F区域R1内，设置着输入输出电路400-1、400-2、控制电路410、及内部电压产生电路420。
在I/F区域R1内的接触区域(凸块区域及焊垫区域)80A、80B、89A、89B，设置着凸块、焊垫及电极等连接端子。
输入输出电路400-1、400-2分割地设置在2个区域内。在2个输入输出电路400-1、400-2间设置着区域80A。在区域80A内，设置着输入输出电路400-1、400-2用的凸块及焊垫。另外，在闪存具有2个通道的情况下，还可以输入输出电路400-1与一通道Ch0对应，输入输出电路400-2与另一通道Ch1对应的方式配置。
在控制电路410与内部电压产生电路420之间，设置着区域80B。在区域80B内设置着控制电路410用及内部电压产生电路420用的凸块及焊垫。
区域80A、80B内的凸块及焊垫经由芯片内的布线电性连接于输入输出电路400、控制电路410、及内部电压产生电路420。
在配置着电路的区域与芯片800端部之间，设置着区域89A、89B。在区域89A、89B内，设置着电源端子(例如焊垫或凸块)891A、891B、892A、892B。焊垫891A、891B连接于被供给电源电压VCC1的布线(驱动电压侧电源线)901及端子991。焊垫892A、892B连接于被供给接地电压VSS1的布线(接地侧电源线)902及端子992。
在升压区域R2内，设置着多个电荷泵电路491。在I/F芯片800内的升压区域R2内，集中地设置着8个电荷泵电路491-1～491-8。
电荷泵电路491以与存储核芯片的堆叠顺序对应的方式，布局在升压区域R2内的某个位置。
在升压区域R2中，设置着配置有凸块及焊垫等接触区域81。在所述区域81内，设置着用于升压电路490及电荷泵电路491的凸块及焊垫。凸块及焊垫经由芯片内的布线电性连接于升压电路490及电荷泵电路491。
在区域R2内设置着例如用于对升压电路供给各种电压的焊垫895A、895B、896A、896B。焊垫895A、895B连接于被供给电源电压VCC2的布线(驱动电压侧电源线)905及端子991。
焊垫896A、896B连接于被供给接地电压VSS2的布线(接地侧电源线)906及端子996。
对于I/F区域R1的电源电压用布线(驱动电压用或接地用电源系统)901、902及端子991、992，与对于升压区域R2的电源电压用的布线905、906及端子995、996不同。对于I/F区域R1内的电路400、410、420的电源与升压区域R2的电路490、491的电源电性分离。由此，可抑制将升压电路490及电荷泵电路491的操作引起的噪声施加到I/F区域R1内的电路400、410、420。
分离区域R3设置在升压区域R1与I/F区域R2之间。例如，在分离区域R3内设置着绝缘膜。I/F区域R1通过分离区域R3而与升压区域R2电性分离。由此，可抑制因升压区域R2引起的噪声传输到I/F区域R1。
其结果，本实施方式的闪存可在噪声对输入输出电路的影响较低的操作环境下，实现高速的数据传送。
为了连接升压电路490与存储磁芯电路10，而以在相对芯片表面垂直的方向上与升压区域R2重叠的方式，在I/F芯片800的上表面(重新布线层)内设置焊垫PD。
焊垫PD在升压区域R2中，配置在与上层侧的存储核芯片(例如第5到第8个存储核芯片)对应的电荷泵电路491的上方(或下方)区域。焊垫PD的配置区域与对应于下层侧的存储核芯片的电荷泵电路491具有某种距离。
在此种焊垫PD与电荷泵电路的位置关系中，对应于上层侧存储核芯片的电荷泵电路491与焊垫之间的距离短于与下层侧存储核芯片对应的电荷泵电路491与焊垫之间的距离。在所述情况下，可将用于连接与上层侧存储核芯片对应的电荷泵电路491与焊垫的布线(内部布线及重新布线层中的至少1个)长度设为短于用于连接与下层侧存储核芯片对应的电荷泵电路491与焊垫的布线的长度。
如此，在本实施方式的闪存1中，对于由连接存储磁芯电路10与电荷泵电路491的电压电极(电压端子)755的个数引起的布线电阻而言，即使由上层侧的存储核芯片700-5～700-8的多个电压电极引起的布线电阻大于由下层侧的存储核芯片700-1～700-4的多个电压电极引起的布线电阻，也可通过调整I/F芯片800内的电荷泵电路491与焊垫PD的布线长度，而缩小上层侧存储核芯片700-5～700-8与电荷泵电路491、及下层侧存储核芯片700-1～700-4与电荷泵电路491之间的布线电阻的差异。
由此，本实施方式的闪存可在多个存储核芯片中，将存储磁芯电路10与电荷泵电路491之间的布线电阻平均化。
其结果，本实施方式的闪存可抑制从电荷泵电路供给到存储核芯片的电压的输出电阻在每个芯片中产生偏差。
为了简化芯片上的重新布线及I/F芯片内的布线引绕(布局)，优选焊垫PD的排列具有对应于存储核芯片的堆叠顺序(芯片编号)的连续的顺序。
另外，还可将I/F区域R1与升压区域R2设置在互不相同的半导体芯片(半导体衬底)上。在所述情况下，将包含I/F区域R1内的电路的半导体芯片与包含升压区域R2内的电路的半导体芯片安装在1个衬底上，以包含2个芯片的1个封装体提供I/F芯片。
(c)总结
本实施方式的闪存包含堆叠而成的多个存储核芯片、及包含升压电路的接口芯片。多个存储核芯片经由存储核芯片内的电压端子(电压电极)连接于升压电路内对应的电荷泵电路。
在本实施方式的闪存中，存储核芯片700包含连接于芯片内的内部电路(存储磁芯电路)10的电压端子751、与未连接于内部电路10的电压端子755。
电压端子755将上层侧存储核芯片的电压端子751、755连接于下层侧存储核芯片的电压端子755。
在相对芯片堆叠方向倾斜的方向上，电压端子755的上部端子X1与电压端子755的下部端子X2并排。
由此，本实施方式的闪存1可无需根据芯片的堆叠顺序，使存储核芯片700内的电压端子751、755及连接于电压端子751、755的布线结构不同。
本实施方式的闪存1可将堆叠而成的多个存储核芯片设为相同的结构。
因此，本实施方式的闪存1可降低存储核芯片的芯片成本。
在本实施方式中，在接口芯片800内，设置着升压电路490的区域(升压区域)R2与设置着接口芯片800的输入输出电路400的区域(接口区域)R1电性分离。在所述区域R2内，设置着所有与各存储核芯片700对应的多个电荷泵电路491。
在本实施方式中，对于输入输出电路400的电源系统901、902、991、992与对于升压电路490的电源系统905、906、995、996电性分离。
由此，本实施方式的闪存1可防止将因升压电路490引起的噪声施加到输入输出电路400。
其结果，本实施方式的闪存可实现高速的数据传送。
如以上般，本实施方式的存储装置可降低制造成本。
而且，本实施方式的存储装置可提高操作特性。
(2)第2实施方式
参照图7及图8，对第2实施方式的存储装置进行说明。
图7是示意性表示本实施方式的闪存中的存储磁芯电路与电荷泵电路的连接路径(电压路径)的图。
NAND型闪存中所含的存储核芯片的个数并未限定。
如图7所示，本实施方式的NAND型闪存1包含例如16个存储核芯片700-1～700-16。16个存储核芯片700堆叠在I/F芯片800上方。
在本实施方式的闪存中，存储核芯片700的内部结构与图2到图4所示的结构实质上相同。
在各存储磁性芯片700中，与第1实施方式同样地，区域75内的多个电压端子751、755中与存储磁芯电路10(10-1～10-16)相邻的电压电极751连接于存储磁芯电路10。电压电极755用于连接上层芯片700与下层芯片700。如本实施方式般，伴随堆叠的存储核芯片的数量增加，电压电极755的个数相应于堆叠的存储核芯片的个数而增加。
相对于16个存储核芯片700，1个I/F芯片800设置在NAND型闪存1内。I/F芯片800以与堆叠而成的存储核芯片的个数对应的方式，包含16个电荷泵电路491-1～491-16。
例如，在第16个存储核芯片中，存储磁芯电路10-16使用16个电压电极751-16、755连接于电荷泵电路491-16。存储磁芯电路10-16与电荷泵电路491-16的连接路径(图7中的粗线)具有以相对芯片的堆叠方向倾斜的方向延伸的倾向。
如此，本实施方式的闪存即使在堆叠的存储核芯片数量增加的情况下，也无需大幅变更芯片700内部的布线及端子的布局，仍可连接存储磁芯电路10与电荷泵电路491。
图8是表示本实施方式的闪存的I/F芯片内多个电路的布局的一个例子的俯视图。
如图8所示，在I/F芯片800内的升压区域R2内，集中地设置着16个电荷泵电路491-1～491-16。
堆叠的多个存储核芯片中的上层侧(I/F芯片侧的相反侧)的存储核芯片700-9～700-16设置在升压区域R2的中央侧。堆叠的多个存储核芯片中的下层侧(I/F芯片侧)的存储核芯片700-1～700-8分开设置在2个区域R1、R2的排列方向上的升压区域R2的一端侧及另一端侧。
电压电极755及凸块BP-B配置在与上层侧的存储核芯片(例如第12个到第16个存储核芯片)对应的电荷泵电路491的上方(或下方)区域。焊垫PD(凸块BP-B)的配置区域和与下层侧的存储核芯片700-1～700-8对应的电荷泵电路491具有某种距离。
与上层侧的存储核芯片700-9～700-16对应的电荷泵电路491-9～491-16和焊垫PD之间的距离，短于与下层侧的存储核芯片700-1～700-8对应的电荷泵电路491-1～491-8与凸块BP-B之间的距离。其结果，本实施方式的闪存可将用于连接各存储磁芯电路10与电荷泵电路491的布线长度(电压路径的长度)平均化。
由此，在本实施方式的闪存内的多个存储核芯片700中，可将存储磁芯电路10与电荷泵电路491的布线电阻设为大致相同。
因此，本实施方式的闪存可抑制从电荷泵电路供给到存储核芯片的电压的输出电阻在每个芯片中产生偏差。
伴随存储核芯片堆叠数增加，上层侧的存储核芯片内的电路与电荷泵电路之间的布线电阻、及下层侧的存储核芯片内的电路与电荷泵电路之间的布线电阻的差异有变大的倾向。
通过如本实施方式这样的对于接口芯片800内的存储核芯片的电压供给用的端子755、PD、BP-B及电荷泵电路491的布局设计，布线电阻的平均化效果变得更显著。
与第1实施方式同样地，升压区域R2利用分离区域R3而与I/F区域R1电性分离。而且，对于电荷泵电路491的电源系统(布线及焊垫)与对于I/F区域R1内的各电路400、410、420的电源系统电性分离。由此，可降低电荷泵电路491对输入输出电路400的操作时的噪声。
如以上般，即使堆叠的存储核芯片的数量增加，第2实施方式的存储装置及存储系统仍可获得与第1实施方式同样的效果。
(3)第3实施方式
参照图9到图11，对第3实施方式的存储装置进行说明。
(a)构成例
图9是示意性表示本实施方式的闪存的构成例的图。
如所述的实施方式般，NAND型的闪存1包含多个存储核芯片700-1、700-2、……、700-N。
用于各存储磁芯电路10操作的电压V1、V2、……、VN经由电极TSV(755)从I/F芯片800内的升压电路(电荷泵电路)490供给到各存储核芯片700。
在本实施方式的闪存1中，各存储磁芯电路(存储核芯片)10-1、10-2、……、10-N在供给电压V1、V2、……、VN时，将表示为电压供给状态的信号SLD发送到接口电路40。通过信号SLD，可将存储磁芯电路10内产生负载(或从电荷泵电路491向存储磁芯电路10施加负载)等效地通知接口电路40。
例如，存储磁芯电路10具有用于产生及发送信号SLD的电路190。以下，也将信号SLD称为负载产生信号SLD。而且，以下，也将电路190称为负载产生检测电路190。
接口电路40基于信号SLD计数产生负载的状态(被供给电压V1、V2、VN的状态)即存储磁芯电路10的数量。接口电路40基于计数结果，控制应供给来自电荷泵电路491的电压的存储磁芯电路10的数量。
例如，在接口电路40中，控制电路410具有计数器450。计数器450检测来自各存储磁芯电路10的电路190的信号SLD的信号电平，并计数正被供给电压的存储磁芯电路10的数量。计数器450输出计数信号SCT。计数器450基于计数结果改变信号SCT的信号电平。
另外，被供给电压的存储磁芯电路(存储核芯片)10的数量、操作中的电荷泵电路的数量还可基于从存储控制器5供给的指令的数量、电压供给用的电极TSV的电位监控、存储磁芯电路10的字线WL的电压监控、源极线SL的电流监控、指令寄存器的状态、及就绪/忙碌信号RBn的信号电平的状态等中的1个以上进行检测。
本实施方式的闪存根据多个存储核芯片700的操作状况，控制应被供给电压的存储核芯片的个数。
例如，在本实施方式中，在被供给电压V1、V2、VN的存储磁芯电路10的数量达到基于闪存1的负载允许值设定的值的情况下，控制电路410以使对于随后应被供给电压的另一个存储磁芯电路10的电压供给延迟的方式控制电荷泵电路491的操作，直到被供给电压V1、V2、VN的存储磁芯电路10的数量变成小于设定值为止。
由此，本实施方式的闪存可控制存储器内产生的负载的大小。
(b)操作例
使用图10，对本实施方式的闪存的操作更具体地进行说明。
图10是用于说明本实施方式的闪存的操作例的时序图。图10示出I/F电路(I/F芯片)及3个存储磁芯电路(存储核芯片)中的各种信号、及布线(例如字线)的电压/电流。
图10中，示出I/F电路I/F(40)的计数信号SCT。计数信号SCT表示被供给电压的存储磁芯电路的个数。
图10中示出在第1到第3存储磁芯电路CORE#1、CORE#2、CORE#3(10)各自之中，就绪/忙碌信号RBn、被选择的字线WLk(WLk#1、WLk#2、WLk#3)的电位、存储磁芯电路内的源极线SL(SL#1、SL#2、SL#3)中产生的电流(消耗电流)Icp(Icp#1、Icp#2、Icp#3)及负载产生信号SLD(SLD#1、SLD#2、SLD#3)对于时间的变化。
在本实施方式中，将允许同时产生负载的存储磁芯电路(芯片)的个数设定为“2”。因此，在将计数信号SCT的值设定为与“2”对应的值的情况下，停止从电荷泵电路向存储磁芯电路的电压供给。
如图10所示，在供给指令之前的时刻t0，通过I/F电路I/F的计数器450，将计数信号SCT设定为表示产生负载时的存储磁芯电路CORE#1～CORE#3的数为“0”的信号电平。
例如，对闪存1连续供给分别对于3个存储磁芯电路CORE#1～CORE#3的指令及地址(及数据)。
基于指令及地址选择存储磁芯电路CORE#1。
存储磁芯电路CORE#1经由I/F电路I/F接收指令、地址及数据。存储磁芯电路CORE#1在时刻t1，将就绪/忙碌信号RBn#1设定为“H”电平。存储磁芯电路CORE#1为执行指令所示的操作而开始控制各电路。例如，在接口电路I/F中，与存储磁芯电路CORE#1对应的电荷泵电路491产生基于指令(例如写入指令)的操作所需的电压。
通过指令及地址选择第2存储磁芯电路CORE#2。在时刻t2，存储磁芯电路CORE#2将就绪/忙碌信号RBn的信号电平设定为“H”电平。
与第1存储磁芯电路CORE#1的操作并行地，第2存储磁芯电路CORE#2基于从I/F电路I/F供给的指令开始控制各电路。
在时刻t3，与第1及第2存储磁芯电路CORE#1、CORE#2同样地，被供给指令的存储磁芯电路CORE#3将就绪/忙碌信号RBn的信号电平设定为“H”电平。存储磁芯电路CORE#3开始控制各电路。
在时刻t4，存储磁芯电路CORE#1将来自电荷泵电路491的电压(此处为编程电压)VPGM#1施加到与操作对象的地址对应的字线WLk#1。通过施加编程电压VPGM#1，执行对于存储单元的程序操作。由此，根据施加的编程电压VPGM#1的大小，连接于字线WLk#1的存储单元MC的阈值电压向对应于应写入的数据的值偏移。
伴随对字线WL#1施加电压，在存储磁芯电路CORE#1的源极线SL#1内产生消耗电流I1，电流Icp#1的电流值上升。
在存储磁芯电路CORE#1中，电路190检测电压的施加(负载的产生)，将信号SLD#1的信号电平从“L(Low)”电平变为“H(high)”电平。在本实施方式中，芯片内产生负载的检测与对字线WL施加电压、产生某电流值以上的消耗电流、及从电荷泵电路491供给电压中的至少1个建立关联。
“H”电平的信号SLD#1经由电极TSV被供给到I/F电路I/F。在I/F电路I/F中，计数器450通过供给“H”电平的信号SLD#1，将计数信号SCT从与“0”对应的信号电平变为与“1”对应的信号电平。另外，在时刻t4，第2及第3存储磁芯电路CORE#2、CORE#3的信号SLD#2、SLD#3被设定为“L”电平的信号电平。
与第2存储磁芯电路CORE#2对应的电荷泵电路491产生用于存储磁芯电路CORE#2操作的电压(例如编程电压)。
在时刻t5，将产生的电压VPGM#2施加到存储磁芯电路CORE#2内的选择字线WLk#2。相应于对选择字线WLk#2施加电压，在存储磁芯电路CORE#2内的源极线SL#2产生电流I2，电流Icp#2的电流值上升。
伴随施加编程电压VPGM#2，存储磁芯电路CORE#2将负载产生信号SLD设定为“H”电平。由此，存储磁芯电路CORE#2向I/F电路I/F通知存储磁芯电路CORE#2内产生负载。
在时刻t5，I/F电路I/F检测存储磁芯电路CORE#2的“H”电平的信号SLD#2。计数器450通过2个“H”电平的信号SLD#1、SLD#2，将计数信号SCT的信号电平设定为表示负载产生中的存储磁芯电路的个数为“2”的电平。
在第1及第2存储磁芯电路CORE#1、CORE#2中的负载的产生中，第3存储磁芯电路CORE#3成为可施加编程电压的状态。
在计数信号SCT表示“2”的情况下，接口电路40判定闪存1内产生的负载的量达到允许范围(可同时操作的电荷泵电路491的个数)。
在本实施方式的闪存中，I/F电路I/F基于计数信号SCT的状态，以暂时停止与第3存储磁芯电路CORE#3对应的电荷泵电路491中对存储磁芯电路CORE#3供给电压的方式，控制升压电路490及电荷泵电路491的操作。
例如，升压电路49基于来自控制电路410的控制信号S1，控制电荷泵电路491与存储磁芯电路CORE#3之间的开关(例如场效晶体管)的接通或断开，将存储磁芯电路CORE#3与电荷泵电路491电性分离。
在时刻t6，存储磁芯电路CORE#1内的负载(例如消耗电流)下降。电路190检测负载的下降。由此，存储磁芯电路CORE#1将负载产生信号SLD#1的信号电平从“H”电平降低到“L”电平。例如，在通过电荷泵电路完成升压的情况下，或在存储核芯片内设置着电荷泵电路的构成要素的一部分地情况下，信号SLD#1的信号电平有可能在施加编程电压VPGM#1过程中从“H”电平变为“L”电平。
在I/F电路I/F中，计数器450检测信号SLD#1的信号电平已跃迁为“L”电平，将计数信号SCT的信号电平从表示“2”的电平变为表示“1”的电平。
在计数信号SCT的信号电平变为表示“1”的电平后，控制信号S1的信号电平。通过信号S1，将存储磁芯电路CORE#3电性连接于电荷泵电路491。与存储磁芯电路CORE#3对应的电荷泵电路491将已产生的电压(例如编程电压)供给到存储磁芯电路CORE#3。
由此，将产生的编程电压VPGM#3在时刻t7施加到存储磁芯电路CORE#3的选择字线WLk#3。在存储磁芯电路CORE#3的源极线SL中产生电流I3。
在时刻t7，伴随编程电压VPGM#3的施加(或产生电流I3)，存储磁芯电路CORE#3将信号SLD#3的信号电平设定为“H”电平。由此，将计数信号SCT的信号电平设定为与“2”对应的值。
例如，如普通闪存那样，在存储磁芯电路CORE#3不停止负载的产生的情况下，在时刻tx产生电流Ix。
在本实施方式中，在判定闪存中的负载量达到允许范围的情况下，经过判定闪存的负载量小于允许范围之前的期间Tx后才开始对应随后被操作的存储磁芯电路CORE#3供给电压。
如此，在本实施方式的闪存中，延迟从电荷泵电路491向存储磁芯电路10的电压传送，分散闪存1的多个存储磁芯电路(存储核芯片)10中负载的产生时间。
另外，在本实施方式中，在信号SLD#2、SLD#3为“H”电平的期间，即使基于对其他存储磁芯电路的指令，可进行其他的存储磁芯电路的操作，仍利用与“H”电平的信号SLD#2、SLD#3对应的信号S1，停止从电荷泵电路491对其他存储磁芯电路10供给电压。
在时刻t8，在存储磁芯电路CORE#2中负载(电流I2)减少。由此，将信号SLD#2设定为“L”电平。
计数器450检测“L”电平的信号SLD#2。计数器450将信号SCT的信号电平从表示“2”的值变为表示“1”的值。
时刻t8之后，存储磁芯电路CORE#1在某个期间对字线WLk#1施加编程电压VPGM#1，之后，停止施加编程电压VPGM#1。由此，将字线WLk#1的电位设定为接地电压VSS。在将字线WLk#1的电位设定为接地电压VSS后，执行对程序操作的验证操作。通过验证操作，判定存储单元的阈值电压是否达到与应写入数据对应的电压值。在验证操作通过的情况下，存储磁芯电路CORE#1的写入操作完成。
例如，在时刻t9，存储磁芯电路CORE#1将就绪/忙碌信号RBn#1的信号电平设定为“L”电平。
存储磁芯电路CORE#2在某个期间施加编程电压后，将字线WLk#2的电位从编程电压VPGM#1变为接地电压VSS。此后，在对程序操作的验证操作通过的情况下，对存储磁芯电路CORE#2的写入操作完成。
例如，在时刻t10，存储磁芯电路CORE#2将就绪/忙碌信号RBn#2的信号电平设定为“L”电平。
在时刻t11，存储磁芯电路CORE#3中电流I3减少。电路190将信号SLD#3的信号电平从“H”电平变为“L”电平。
计数器450检测“L”电平的信号SLD#3。由此，信号SCT的信号电平从表示“1”的值变为表示“0”的值。
存储磁芯电路CORE#3在施加编程电压VPGM#3后，将字线WLk#2的电位设定为接地电压VSS。此后，在对程序操作的验证操作通过的情况下，对存储磁芯电路CORE#3的写入操作完成。
例如，在时刻t12，存储磁芯电路CORE#2将就绪/忙碌信号RBn#2的信号电平设定为“L”电平。
如以上这样，本实施方式的闪存操作完成。
另外，还可基于对闪存的实验及模拟来设定将信号SLD设定为“H”电平的期间。而且，还可通过控制存储磁芯电路10的操作的定序器170，基于感测出存储磁芯电路10内产生负载的时间，将信号SLD的信号电平设定为“H”电平。
在本操作例中，以闪存的写入操作为例，对本实施方式的闪存中负载的产生状态的通知、及从电荷泵电路对存储磁芯电路的电压供给的控制进行了说明。但是，所述本实施方式的闪存操作可应用于来自闪存的数据的读出操作、及闪存内数据的擦除操作。
在本实施方式的闪存中，示出了可同时操作的存储磁芯电路的个数限制为2个的例子。但是，在本实施方式中，还可将能同时操作的存储磁芯电路的个数设定为3个以上。例如，在包含8个存储磁芯电路的闪存中，将可同时操作的存储磁芯电路的个数设定为4个的情况下，还可基于来自操作中的4个存储磁芯电路的“H”电平的信号SLD，延迟对其余4个存储磁芯电路(随后应操作的存储磁芯电路)的电压供给。另外，可将8个存储磁芯电路中的6个存储磁芯电路设定为可并行操作，还可将3个存储磁芯电路设定为可并行操作。还可对包含16个或32个存储核芯片的闪存应用与所述情况实质上类似的控制。还可根据闪存(存储磁芯电路)应执行的操作，变更可同时操作的存储磁芯电路的个数及应延迟电压供给的存储磁芯电路的个数。
(c)总结
在将写入电压这样相对较高的电压供给到存储磁芯电路(存储核芯片)10的情况下，存储磁芯电路10内产生因较高电压引起的负载。
在多个存储磁芯电路10并行操作的情况下，将多个存储磁芯电路10内产生的负载重叠。在考虑存储磁芯电路中产生的负载总和的情况下，存在升压电路的电路规模变得过大，或闪存内产生的消耗电流不匹配闪存规格的可能性。
本实施方式的闪存为了抑制闪存内产生较大负载，而控制多个电荷泵电路中同时将电压传送到存储磁芯电路10的电荷泵电路的数量。
图11是用于说明本实施方式的闪存效果之一的图。
图11是示意性表示闪存操作时，闪存的电流Ipkg与时间的关系的图。在图11中，横轴与时间对应，纵轴与闪存整体的电流Ipkg大小对应。
闪存内的多个存储磁芯电路(存储核芯片)并行或连续地执行期望的操作。
如图11所示，在第1及第2存储磁芯电路并行操作的情况下，由于在各存储磁芯电路内大致同时(较短期间)产生负载(消耗电流)I1、I2，所以电流Ipkg具有包含来自2个存储磁芯电路的电流I1、I2的总和的电流(电流值)Ia。
在第3存储磁芯电路与2个存储磁芯电路并行操作的情况下，因第3存储磁芯电路引起的电流Ix不仅施加到第1及第2存储磁芯电路的负载外，还进一步施加到电流Ipkg。
在所述情况下，因3个存储磁芯电路的负载引起的电流Ib的峰值存在超过基于闪存规格的允许值的可能性。
本实施方式的闪存如所述般，可通过检测各存储磁芯电路产生负载，而将各存储磁芯电路的负载的产生时间时间性分散。
本实施方式的闪存1可通过感测存储磁芯电路的负载产生状态，而切断从电荷泵电路对第3存储磁芯电路的电压供给。本实施方式的闪存1使从电荷泵电路对第3存储磁芯电路的电压传送延迟期间Tx。
由此，如图11所示，第3存储磁芯电路的电流I3的峰值在从产生其他2个存储磁芯电路引起的电流Ia的峰值经过期间Tx后产生。
其结果，本实施方式的闪存可抑制电流峰值超过基于闪存的规格或设计的允许值。
因此，本实施方式的闪存可避免闪存的操作不良。
在闪存产生较大负载的情况下，升压电路设计成具有可与较大负载对应的较高电压产生能力。在所述情况下，存在为了确保较高的电压产生能力，升压电路的电路面积变大的倾向。
本实施方式的闪存可抑制闪存中产生的负载的大小，所以可防止升压电路(电荷泵电路)的面积增大。
本实施方式的闪存还可获得以下效果。
作为限制同时产生高电压的电荷泵电路的数量的结果，本实施方式的闪存可将电荷泵电路对于多个存储磁芯电路共通化。因此，本实施方式的闪存可削减设置在芯片内的电荷泵电路的数量。由此，本实施方式的闪存可削减I/F芯片内的升压电路的面积。
其结果，本实施方式的闪存可缩小I/F芯片的芯片尺寸，且可降低NAND型闪存的芯片成本。或者，在维持I/F芯片的芯片尺寸的情况下，本实施方式的闪存可扩大I/F区域与升压电路的间隔(分离区域的尺寸)，或者可改善I/F芯片内的布线布局的裕度。
如以上般，本实施方式的存储装置可降低制造成本。本实施方式的存储装置可改善存储器的操作特性。
(4)第4实施方式
参照图12到图19，对第4实施方式的存储装置进行说明。
(a)基本例
参照图12，对本实施方式的闪存的基本例进行说明。
图12是用于说明本实施方式的存储装置的基本例的示意图。
在闪存中，在多个存储磁芯电路(存储核芯片)与I/F电路(I/F芯片)之间传送信号(数据)。优选以存储磁芯电路及I/F电路可执行与指令相应的信号的收发的方式，保证存储磁芯电路及I/F电路各自中进行信号收发所需的操作状态的成立顺序。
本实施方式的闪存在存储磁芯电路与I/F电路之间通知彼此的操作状况。由此，本实施方式的闪存保证存储磁芯电路与I/F电路之间的操作时间。
如图12所示，在本实施方式的闪存中，存储磁芯电路10包含用于传送数据的电路(例如驱动电路)25及接收电路。
I/F电路40包含驱动电路(发送电路)35及接收电路(受信电路)36。
存储磁芯电路10使用信号ZBB-CORE，将电路25、26的操作状况通知I/F电路40。信号ZBB-CORE经由包含电极TSV的信号路径(总线)999A，从存储磁芯电路10供给到I/F电路40。I/F电路40使用信号ZBB-IF，将电路35、36的操作状况通知存储磁芯电路10。信号ZBB-IF经由包含电极TSV的信号路径(总线)999B，从I/F电路40供给到存储磁芯电路10。
在存储磁芯电路10内，电路20使用来自I/F电路40的信号ZBB-IF与信号CMD-DOUT，产生信号CORE-DRVen。
电路20通过信号CORE-DRVen，控制电路25的操作时间(启用)。存储磁芯电路10中，在某个电路(例如感测放大电路)与电路25之间传送数据。
另外，信号ZBB-CORE还可被多个存储磁芯电路10共通化。多个存储磁芯电路10各自还可将互不相同的信号ZBB-CORE输出到I/F电路40。
在I/F电路40中，电路30使用信号ZBB-CORE、信号CMD-DIN-IF及信号CMD-DOUT-IF，产生信号IF-DRVen及信号IF-RCVen。
电路30通过信号IF-DRVen，控制驱动电路35的操作时间，且通过信号IF-RCVen，控制接收电路36的操作时间。在驱动电路35与输入输出电路400之间、及接收电路36与输入输出电路400之间传送数据。
在存储磁芯电路10中，电路21使用信号CORE-DRVen，产生信号ZBB-CORE。在I/F电路40中，电路31使用信号IF-DRVen及信号IF-RCVen，产生信号ZBB-IF。
另外，信号CMD-DOUT、CMD-DOUT-IF、CMD-DIN-IF是基于来自存储控制器5的指令(写入指令或读出指令)CMD，由存储磁芯电路10及IF电路40的至少一个电路产生的信号。
以下，将电路20、21、30、31称为定时控制电路。而且，将存储磁芯电路10的驱动电路称为磁芯驱动电路，将存储磁芯电路10的接收电路称为磁芯接收电路。将I/F电路40的驱动电路称为I/F驱动电路，将I/F电路40的接收电路称为I/F接收电路。
例如，存储磁芯电路10的定时控制电路20、21设置在存储核芯片700的接触区域710A、710B内。与此同样地，定时控制电路30、31设置在接口芯片800的接触区域810A、810B内。例如，接触区域710A、710B、810A、810B是设置着TSV结构的电极的区域。
由此，本实施方式的闪存1可通过追加定时控制电路20、21、30、31，避免产生存储磁芯电路10及I/F电路40的设计及布局的变更、及芯片尺寸增加等。
例如，存储磁芯电路10接收表示I/F驱动电路或I/F接收电路为非启用状态的信号ZBB-IF，并启用磁芯驱动电路25。
例如，I/F电路40接收表示磁芯驱动电路25为非启用状态的信号ZBB-CORE，并启用I/F驱动电路35。另外，I/F电路40接收表示磁芯驱动电路25为启用状态的信号ZBB-CORE，并启用I/F接收电路36。
如此一来，本实施方式的闪存能够以基于规格的数据传送时的驱动电路及接收电路的启用顺序成立的方式，控制驱动电路及接收电路的启用/非启用的顺序。
因此，本实施方式的闪存可降低数据传送时的操作不良。
(b)具体例
参照图13到图19，对本实施方式的闪存更具体地进行说明。
＜电路构成＞
使用图13，对本实施方式的闪存的电路构成进行说明。
在图13中，撷取区域710A、710B、810A、810B内的电路20、21、30、31进行图示。图13中，为了图示明确化，而省略图示图2所示的存储磁芯电路10及I/F电路40内的电路。
如图13所示，存储磁芯电路10包含定时控制电路(信号产生电路)20、21。
定时控制电路20至少包含锁存器201。
对锁存器201的一输入端子供给信号CMD-DOUT，对锁存器201的另一输入端子(例如控制端子)供给来自I/F电路40的信号ZBB-IF。
锁存器201基于信号CMD-DOUT及信号ZBB-IF，输出某个信号电平的信号CORE-DRVen。根据信号CMD-DOUT的信号电平及信号ZBB-IF的信号电平，决定信号CORE-DRVen的信号电平。
将信号CORE-DRVen供给到磁芯驱动电路25。由此，在存储磁芯电路10内，根据信号CORE-DRVen的信号电平，控制磁芯驱动电路25的操作时间(启用/非启用、接通/断开)。例如，磁芯驱动电路25将从感测放大器140接收到的数据DOUT发送到I/F电路40。
定时控制电路21至少包含延迟电路211、AND栅极212、OR栅极213及缓冲器214。
延迟电路211的输入端子连接于锁存器201的输出端子。延迟电路211输出来自锁存器201的信号CORE-DRVen的延迟信号xCORE-DRVen。
AND栅极212具有2个输入端子、及1个输出端子。
AND栅极212的一输入端子连接于锁存器201的输出端子。AND栅极212的另一输入端子连接于延迟电路211的输出端子。AND栅极212的输出端子连接于缓冲器214的输入端子。
AND栅极212进行使用来自锁存器201的信号CORE-DRVen与来自延迟电路211的信号xCORE-DRVen的AND运算。AND栅极212将基于AND运算结果的信号BB-CORE输出到缓冲器214。信号BB-CORE的信号电平依据AND运算的结果。
OR栅极213具有2个输入端子、及1个输出端子。
OR栅极213的一输入端子连接于锁存器201的输出端子。OR栅极213的另一输入端子连接于延迟电路211的输出端子。OR栅极213的输出端子连接于缓冲器214的控制端子。
OR栅极213进行使用信号CORE-DRVen与信号xCORE-DRVen的OR运算。OR栅极213将基于OR运算结果的信号BB-CORE-DRV输出到缓冲器214的控制端子。信号BB-CORE-DRV的信号电平依据OR运算的结果。
缓冲器214为例如三态缓冲器。缓冲器214基于与信号BB-CORE-DRV的信号电平相应的控制，输出来自AND栅极212的信号BB-CORE作为信号ZBB-CORE。
经由信号线999A，将与存储磁芯电路10的操作状况相应的信号电平的信号ZBB-CORE供给到接口芯片800内的I/F电路40的定时控制电路30。
另外，在存储磁芯电路10中，磁芯接收电路始终设定为启用状态以便在闪存1的操作时，可进行从I/F电路40向存储磁芯电路10的高速数据传送。因此，不通过定时控制电路20、21产生用于控制磁芯接收电路的启用/非启用(接通/断开)的信号。
I/F电路40至少包含定时控制电路30、31。
定时控制电路30至少包含2个AND栅极301、302、反相器303及保存电路305。
各AND栅极301、302具有2个输入端子与1个输出端子。
对AND栅极301的一输入端子供给信号CMD-DOUT-IF。对AND栅极301的另一输入端子供给来自存储磁芯电路10的信号ZBB-CORE。
AND栅极301进行使用信号CMD-DOUT-IF与信号ZBB-CORE的AND运算。AND栅极301输出基于AND运算结果的信号IF-RCVen。信号IF-RCVen的信号电平依据AND栅极301的AND运算结果。
对AND栅极302的一输入端子供给信号CMD-DIN-IF。AND栅极302的另一输入端子连接于反相器303的输出端子。对反相器303的输入端子供给信号ZBB-CORE。反相器303将信号ZBB-CORE的反转信号bZBB-CORE供给到AND栅极302的另一输入端子。
AND栅极302进行使用信号CMD-DIN-IF与信号bZBB-CORE的AND运算。AND栅极302输出基于AND运算结果的信号IF-DRVen。信号IF-DRVen的信号电平依据AND栅极302的AND运算结果。
将信号IF-DRVen供给到I/F驱动电路35。由此，在I/F电路40内，根据信号IF-DRVen的信号电平控制I/F驱动电路35的操作时间。将信号IF-RCVen供给到I/F接收电路36。由此，在I/F电路40内，根据信号IF-RCVen的信号电平控制I/F接收电路36的操作时间。
保存电路305连接于AND栅极301的另一输入端子及反相器303的输入端子。保存电路305实现信号线999A、AND栅极301的输入端子及反相器303的输入端子的电位稳定化。
定时控制电路31至少包含OR栅极311、与缓冲器312。
OR栅极311包含2个输入端子与1个输出端子。OR栅极311的一输入端子连接于AND栅极301的输出端子。OR栅极311的另一输入端子是连接于AND栅极302的输出端子。OR栅极311的输出端子连接于缓冲器312的输入端子。OR栅极311进行使用信号IF-RCVen与信号IF-RCVen的OR运算。OR栅极311将基于OR运算结果的信号BB-IF输出到缓冲器312。信号BB-IF的信号电平依据OR栅极311的OR运算结果。
缓冲器312将来自OR栅极311的信号BB-IF作为信号ZBB-IF输出到多个存储磁芯电路10。
在存储磁芯电路10的定时控制电路20中，将与I/F电路40的操作状况相应的信号电平的信号ZBB-IF经由信号路径(总线)999B供给到锁存器201。
另外，如图12所示，考虑到附加至信号的延迟量(布线延迟)，而将存储磁芯电路10的定时控制电路20、21设置在各芯片700内的不同区域710A、710B、810A、810B。但是，在以将期望的延迟量附加到信号的方式设计电路20、21的情况下，在芯片700内，还可将2个电路20、21设置在相同区域内。与此同样地，还可考虑信号的延迟量而将I/F电路40的定时控制电路30、31设置在芯片800内的相同区域内。
另外，图13所示的存储磁芯电路10及I/F电路40的定时控制电路20、21、30、31的内部构成为一个例子，并非限定于图13所示的构成。
＜操作例＞
参照图14到图19，说明本实施方式的闪存的操作例。此处，为了说明本实施方式的闪存的操作，也适当使用图12及图13。
图14是用于说明本实施方式的闪存的操作例的时序图。图15到图17是示意性表示闪存操作中某个时刻的存储磁芯电路的驱动电路及接收电路的操作状态、及I/F电路的驱动电路及接收电路的操作状态的图。另外，在图15到图17中，以表示缓冲器的电路记号表示驱动电路及接收电路。
如图14所示，在时刻t50，将指令CMD供给到闪存1。
在接收地址过程中的时刻t51，指令CMD为读出指令的情况下，在存储磁芯电路10内，信号CMD-DOUT的信号电平从“L”电平变为“H”电平。在时刻t51，在I/F电路40内，信号CMD-DOUT-IF的信号电平从“L”电平变为“H”电平。信号CMD-DIN-IF的信号电平设定为“L”电平。
在时刻t51，信号ZBB-IF及信号ZBB-CORE的信号电平为“L”电平。
在存储磁芯电路10的定时控制电路20、21中，对锁存器201供给“H”电平的信号CMD-DOUT与“L”电平的信号ZBB-IF。与信号CMD-DOUT的信号电平变化同时地，锁存器201输出“H”电平的信号CORE-DRVen。
在时刻t51，信号ZBB-CORE的信号电平为“L”电平。
在I/F电路40的定时控制电路30、31中，对AND栅极301供给“H”电平的信号CMD-DOUT-IF与“L”电平的信号ZBB-CORE。AND栅极301输出“L”电平的信号IF-RCVen。
反相器303将“H”电平的信号bZZB-CORE输出到AND栅极302。
对AND栅极302供给“H”电平的信号bZZB-CORE与“L”电平的信号CMD-DIN-IF。AND栅极302输出“L”电平的信号IF-DRVen。
如此一来，如图15所示，在时刻t51，将信号CORE-DRVen设定为“H”电平的情况下，对存储磁芯电路10的磁芯驱动电路25的控制端子供给“H”电平的信号CORE-DRVen。
由此，将磁芯驱动电路25设定为启用状态(接通状态)，从而磁芯驱动电路25可进行数据发送。
另一方面，信号IF-DRVen及信号IF-RCVen两信号均为“L”电平。因此，在时刻t51，在I/F电路40中，I/F驱动电路35及I/F接收电路36为非启用状态(断开状态)。
在定时控制电路20、21中，将“H”电平的信号CORE-DRVen供给到AND栅极212及OR栅极213的一端子。
延迟电路211使被供给的信号CORE-DRVen延迟。将被延迟的信号xCORE-DRVen供给到AND栅极212及OR栅极213的另一端子。因此，AND栅极212及OR栅极213的另一端子的电位(信号电平)以比AND栅极212及OR栅极213的一端子的电位更迟的时间，从“L”电平变为“H”电平。
在时刻t51之后，将“H”电平的信号CORE-DRVen、xCORE-DRVen供给到AND栅极212、213各自之中。由此，各AND栅极212、213的输出信号从“L”电平变为“H”电平。
AND栅极212将“H”电平的信号BB-CORE供给到缓冲器214的输入端子，AND栅极213将“H”电平的信号BB-CORE-DRV供给到缓冲器214的控制端子。缓冲器214经由包含电极TSV等的信号线999A，将“H”电平的信号ZBB-CORE输出到I/F电路40。
如此一来，在时刻t51之后的时刻t52，信号ZBB-CORE的信号电平从“L”电平变为“H”电平。由此，从存储磁芯电路10向I/F电路40通知已将磁芯驱动电路25设定为启用状态(接通状态、使能状态)。
在将信号ZBB-CORE的信号电平设定为“H”电平的情况下，对AND栅极301的一端子供给“H”电平的信号CMD-DOUT-IF，对AND栅极301的另一端子供给“H”电平的信号ZBB-CORE。
在时刻t53，AND栅极301输出“H”电平的信号IF-RCVen。此时，因“L”电平的信号CMD-DIN-IF、bZBB-CORE被供给到AND栅极302，所以信号IF-DRVen的信号电平被设定为“L”电平。
对OR栅极311的一输入端子供给“H”电平的信号IF-RCVen，对OR栅极311的另一输入端子供给“L”电平的信号IF-DRVen。
由此，在时刻t53，OR栅极311将“H”电平的信号BB-IF输出到缓冲器312。缓冲器312经由包含电极TSV等的信号线999B，将“H”电平的信号ZBB-IF输出到存储磁芯电路10。
从I/F电路40向存储磁芯电路10通知已将I/F接收电路36的状态设定为启用状态(使能状态)。
其结果，如图16所示，在时刻53，在I/F电路40中，将“H”电平的信号IF-RCVen供给到I/F接收电路36的控制端子。由此，在时刻td，将I/F接收电路36设定为启用状态，从而I/F接收电路36可进行数据接收。
而且，将“H”电平的信号ZBB-IF从I/F电路40发送到存储磁芯电路10，由此，存储磁芯电路10可检测I/F电路40能够进行数据接收。
如此一来，在时刻t51启用存储磁芯电路10的驱动电路25后，在时刻t53启用I/F电路40的接收电路36。
因此，在本实施方式中，以保证稳定的操作的顺序，将磁芯驱动电路25及I/F接收电路36启用。因此，本实施方式的闪存可防止在驱动电路/接收电路的启用顺序不匹配的情况下，在I/F电路内产生贯通电流。
以特定的顺序将驱动电路25及I/F接收电路36启用后，在期间TA，将数据DOUT从存储磁芯电路10传送到I/F电路40。
在时刻t54，将写入指令作为指令CMD供给到闪存。信号CMD-DOUT、CMD-DOUT-IF从“H”电平变为“L”电平。
由于对AND栅极301供给“L”电平的信号CMD-DOUT-IF，所以信号IF-RCVen的信号电平从“H”电平变为“L”电平。由此，在I/F电路40内，将接收电路36设定为非启用(断开)状态。
信号CMD-DIN-IF的信号电平维持为“L”电平。因此，AND栅极302输出“L”电平的信号IF-DRVen。
OR栅极311通过2个“L”电平的信号IF-RCVen、IF-DRVen输出“L”电平的信号BB-IF。
在时刻t55，缓冲器312输出“L”电平的信号ZBB-IF。由此，I/F电路40可将I/F接收电路36已变为非启用状态通知存储磁芯电路10。
锁存器201经由信号线999B接收“L”电平的信号ZBB-IF。其后，在时刻t56，锁存器201通过“L”电平的信号CMD-DOUT与“L”电平的信号ZBB-IF，输出“L”电平的信号CORE-DRVen。
通过“L”电平的信号CORE-DRVen，将磁芯驱动电路25设为非启用，从而设定成断开状态。
如此一来，如图17所示，在时刻t54到时刻t56的期间中，将I/F电路40的接收电路36设为非启用后，将存储磁芯电路10的驱动电路25设为非启用。
其结果，在本实施方式的闪存中，可防止在I/F电路内产生贯通电流。
接着时刻t54的指令CMD之后，将地址ADD及数据DIN供给到闪存1。
在地址ADD的接收过程中的时刻t57，信号CMD-DIN-IF的信号电平从“L”电平变为“H”电平。此时，信号ZBB-CORE的信号电平为“H”电平，所以对AND栅极302供给“L”电平的信号bZBB-CORE。因此，AND栅极302的信号IF-DRVen的信号电平维持在“L”电平。另外，在时刻t57，信号IF-RCVen也被设定为“L”电平。
从信号CORE-DRVen的信号电平被设定为“L”电平起，经过因2个电路20、21间的布线长度引起的延迟时间后，在时刻t58，对AND栅极212的一输入端子及OR栅极213的一输入端子供给“L”电平的信号CORE-DRVen。
由此，在时刻t58，信号ZBB-CORE的信号电平从“H”电平变为“L”电平。
另外，即使将信号CORE-DRVen的信号电平设定为“L”电平，在与延迟电路211中设定的延迟量相应的某个期间，延迟电路211仍对AND栅极212的另一输入端子及OR栅极213的另一输入端子供给“H”电平的信号xCORE-DRVen。
经过与延迟电路211的延迟量相应的时间后，信号xCORE-DRVen的信号电平从“H”电平变为“L”电平。如果信号xCORE-DRVen从“H”电平变为“L”电平，那么AND栅极212通过“L”电平的信号CORE-DRVen及“L”电平的信号xCORE-DRVen的输入而输出“L”电平的信号BB-CORE。而且，OR栅极213通过“L”电平的信号CORE-DRVen及“L”电平的信号xCORE-DRVen的输入而输出“L”电平的信号BB-CORE-DRV。在所述情况下，缓冲器214通过“L”电平的信号BB-CORE-DRV设定为高阻抗状态。由此，AND栅极212与电路30电性分离。
另外，在时刻t56与时刻t57之间，信号ZBB-CORE的信号电平还可从“L”电平变为“H”电平。
在信号ZBB-CORE的信号电平从“H”电平变为“L”电平后，在时刻t59，将“H”电平的信号bZBB-CORE从反相器303供给到AND栅极302的另一输入端子。
其结果，AND栅极302输出“H”电平的信号IF-DRVen。
因此，如图18所示，在时刻t59，通过“H”电平的信号IF-DRVen，将I/F电路40的驱动电路35设定为启用状态，驱动电路35变为可发送数据DIN的状态。例如，将存储磁芯电路10的磁芯接收电路26始终设定为启用状态。
如此一来，在启用I/F驱动电路35后，将数据DIN从I/F电路40传送到存储磁芯电路10。由此，本实施方式的闪存可防止在总线内产生因违反驱动电路/接收电路的启用顺序所致的电流(冲击电流)。
对OR栅极311的输入端子供给“H”电平的信号IF-DRVen。由此，OR栅极311将“H”电平的信号BB-IF输出到缓冲器312。
其结果，在时刻t60，信号ZBB-IF的信号电平从“L”电平变为“H”电平。
通过“H”电平的信号ZBB-IF的供给，存储磁芯电路10检测到I/F电路40的驱动电路/接收电路为启用状态。
此处，在时刻t60，信号CMD-DOUT的信号电平为“L”电平。因此，即使将“H”电平的信号ZBB-IF供给到锁存器201，锁存器201仍输出“L”电平的信号CORE-DRVen。
在时刻t61，例如将读出指令CMD供给到闪存1。由此，信号CMD-DIN-IF的信号电平从“H”电平变为“L”电平。AND栅极302输出“L”电平的信号IF-DRVen。因此，将I/F驱动电路35设为非启用。
在地址ADD的接收过程中的时刻t62，将CMD-DOUT的信号电平设定为“H”电平。将信号CMD-DOUT-IF的信号电平设定为“H”电平。AND栅极301输出“H”电平的信号。
在时刻t63，信号ZBB-IF的信号电平从“H”电平变为“L”电平。
在时刻t64，锁存器201输出“H”电平的信号CORE-DRVen。将“H”电平的信号CORE-DRVen供给到磁芯驱动电路25。由此，启用磁芯驱动电路25。
因此，如图19所示，在时刻t61将I/F驱动电路35设为非启用之后，磁芯驱动电路25在时刻t64变为可进行数据发送的状态。由此，本实施方式的闪存可防止在总线内产生因驱动电路25、35的启用时间错误所致的冲击电流。
在将信号CORE-DRVen的信号电平设定为“H”电平之后，信号xCORE-DRVen的信号电平从“L”电平变为“H”电平。
在时刻t64之后，AND栅极212输出“H”电平的信号BB-CORE，OR栅极213输出“H”电平的信号BB-CORE-DRV。
其结果，在时刻t65，缓冲器214输出“H”电平的信号ZBB-CORE。
对AND栅极301供给“H”电平的信号CMD-DOUT-IF与“H”电平的信号ZBB-CORE。
因此，在时刻t66，AND栅极301输出“H”电平的信号IF-RCVen。由此，I/F接收电路36可接收来自存储磁芯电路10的数据。
如此一来，以与图15及图16所示的顺序相同的顺序，将磁芯驱动电路25及I/F接收电路36启用。
例如，在时刻t66，开始从磁芯驱动电路25对I/F接收电路36传送数据DOUT。
另外，对AND栅极302供给“L”电平的信号CMD-DOUT-IF与“L”电平的信号bZBB-CORE。因此，AND栅极302输出“L”电平的信号IF-DRVen。将I/F驱动电路35设为非启用。
基于来自AND栅极301、302的信号IF-DRVen、IF-RCVen，将OR栅极311的输出信号的信号电平设定为“H”电平。
由此，在时刻t67，从I/F电路40将“H”电平的信号ZBB-IF输出到存储磁芯电路10。将I/F电路40的操作状态通知存储磁芯电路10。
以如上方式，执行本实施方式的闪存中的存储磁芯电路与I/F电路之间的数据传送。
(c)总结
在本实施方式的闪存中，将表示存储磁芯电路的操作状态的信号从存储磁芯电路传送到I/F电路。与此同时地，将表示I/F电路的操作状态的信号从I/F电路传送到存储磁芯电路。
由此，本实施方式的闪存可防止因制程(芯片特性或元件特性)的偏差或电压偏差，导致违反驱动电路及接收电路的启用顺序。
因此，本实施方式的闪存可在存储磁芯电路与I/F电路之间传送数据时，保证驱动电路及接收电路的启用状态的成立顺序。
其结果，本实施方式的闪存可抑制数据传送时的操作不良。
通过所述构成，本实施方式的闪存可将从供给指令起的起动时间高速化。
本实施方式的闪存可应用用于操作时间的共通时钟、及抑制产生因操作顺序不成立引起的电流。其结果，本实施方式的闪存可降低消耗电流。
如上所述，本实施方式的存储装置可提高存储器的操作特性。
(5)第5实施方式
参照图20及图21，对第5实施方式的存储系统进行说明。
所述第4实施方式的闪存中的I/F电路(I/F芯片)40内的定时控制电路30、31也可设置在闪存1的外部。
图20是用于说明本实施方式的存储装置的示意图。
如图20所示，I/F电路40侧的定时控制电路31X也可设置在存储控制器5内。
在存储控制器5内，定时控制电路31X经由接口电路40，接收来自存储磁芯电路10的信号ZBB-CORE。
定时控制电路31X基于信号ZBB-CORE的信号电平，产生信号IF-RCVen及信号IF-DRVen。
定时控制电路31X将产生的信号IF-DRVen、IF-RCVen发送到I/F电路40。
I/F电路40接收信号IF-DRVen、IF-RCVen。将信号IF-DRVen、IF-RCVen供给到I/F电路40内的定时控制电路30。由此，定时控制电路30产生信号ZBB-IF，将产生的信号ZBB-IF发送到存储磁芯电路10。
而且，将信号IF-DRVen供给到I/F电路40内的驱动电路35，将信号IF-RCVen供给到I/F电路40内的接收电路36。由此，将I/F驱动电路35及I/F接收电路36通过来自存储控制器5的信号IF-DRVen、IF-RCVen设为启用及非启用。
图21是用于说明包含本实施方式的存储装置的存储系统的示意图。
如图21所示，定时控制电路30X、31X可不设置在I/F电路内，而设置在存储控制器5内。
在所述情况下，可在存储控制器5内的定时控制电路31X中产生信号IF-DRVen及信号IF-RCVen。存储控制器5可将信号IF-DRVen、IF-RCVen供给到I/F电路40内的电路35、36。由此，控制I/F驱动电路35及I/F接收电路36的启用及非启用。
而且，在存储控制器5内，定时控制电路31X基于信号IF-DRVen、IF-RCVen产生某个信号电平的信号ZBB-IF。存储控制器5经由I/F电路40，将信号ZBB-IF供给到存储磁芯电路10。
存储磁芯电路10根据来自存储控制器5的信号ZBB-IF的信号电平，产生某个信号电平的信号CORE-DRVen。在存储磁芯电路10中，根据信号CORE-DRVen的信号电平控制驱动电路25的操作。
本实施方式的存储装置的操作与使用图14到图19说明的操作实质上相同，所以省略此处的说明。
如以上那样，本实施方式的存储装置即使在存储控制器内设置控制存储磁芯电路与接口电路之间的数据收发时间的电路的情况下，仍可提高数据传送的可靠性。
[其他]
在第1实施方式的存储装置中，图4或图7所示的存储核芯片的结构还可应用于以往包含接口芯片的NAND型闪存。而且，图6或图8所示的接口芯片内的各电路布局还可应用于以往包含存储芯片的NAND型闪存。
另外，1个以上的第1到第5实施方式还可应用于NAND型闪存以外的存储装置、例如DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、ReRAM、MRAM。
而且，所述实施方式还可应用于存储装置以外的半导体装置、例如系统LSI、CPU、无线装置、或影像传感器等。
虽已说明了本发明的若干实施方式，但所述实施方式是作为例子而提示，并非意在限定发明的范围。该等新颖的实施方式可以其他各种形态实施，在不脱离发明主旨的范围内，可进行各种省略、置换、变更。所述实施方式或其变化皆包含在发明范围或主旨，并且包含在权利要求书中记载的发明及其均等范围内。
[符号的说明]
1 半导体存储器(闪存)
10 存储磁芯电路
40 接口电路
400 输入输出电路
490 升压电路
700 存储核芯片
800 接口芯片

Claims (15)

1.一种存储装置，具备：
第1存储芯片，包含第1电路、第1端子及第2端子；
第2存储芯片，包含第2电路及第3端子；及
接口芯片，包含第1电压产生电路及第2电压产生电路；
所述第2存储芯片设置在所述第1存储芯片的上方，
所述接口芯片设置在所述第1存储芯片的下方，
所述第1端子的第1端部电性连接于所述第1电路，所述第1端子的第2端部电性连接于所述第1电压产生电路，
所述第2端子的第3端部电性连接于所述第3端子，所述第2端子的第4端部电性连接于所述第2电压产生电路，
所述第3端子的第5端部电性连接于所述第2电路，所述第3端子的第6端部经由所述第2端子电性连接于所述第2电压产生电路，
在相对于所述第1存储芯片的表面垂直的方向上，所述第3端部不与所述第4端部重叠，且所述第3端部与所述第6端部重叠。
2.根据权利要求1所述的存储装置，其中
所述接口芯片更包含数据的输入输出电路，
所述输入输出电路设置在所述接口芯片的第1区域内，
所述第1及第2电压产生电路设置在所述接口芯片的第2区域内，
在所述第1区域与所述第2区域之间设置着第3区域，
所述第3区域将所述第1区域与所述第2区域电性分离。
3.根据权利要求2所述的存储装置，其中
所述输入输出电路经由第1布线电性连接于第1电源，
所述第1及第2电压产生电路经由第2布线电性连接于第2电源，
所述第1布线与所述第2布线电性分离。
4.根据权利要求1所述的存储装置，其中
所述第2存储芯片更包含第4端子，
所述第1端子与所述第1电路相邻，
所述第2端子与所述第1端子电性分离，
所述第3端子与所述第2电路相邻，
所述第4端子与所述第3端子电性分离，
所述第2存储芯片的结构与所述第1存储芯片的结构相同。
5.根据权利要求1所述的存储装置，其更具备：
设置在所述第2存储芯片上方的第3存储芯片，
所述第1存储芯片更包含与所述第1及第2端子电性分离的第5端子，
所述第2存储芯片更包含与所述第3端子电性分离的第6端子，
所述接口芯片更包含第3电压产生电路，
所述第3存储芯片包含第3电路、及电性连接于所述第3电路的第7端子，
所述第7端子经由所述第5及所述第6端子电性连接于所述第3电压产生电路。
6.一种存储装置，具备：
M个(M为2以上的自然数)存储磁芯电路；
1个以上电压产生电路，将电压供给到所述M个存储磁芯电路；及
控制电路，控制所述电压产生电路的运行；
所述M个存储磁芯电路各自可将与来自所述电压产生电路的电压供给对应的第1信号输出到所述控制电路，
在来自所述M个存储磁芯电路中的N个(N为小于M且为1以上的自然数)存储磁芯电路各自之中的所述第1信号被输出到所述控制电路的情况下，所述控制电路以使对所述M个存储磁芯电路中的其余存储磁芯电路的电压供给延迟的方式，控制所述电压产生电路的运行。
7.根据权利要求6所述的存储装置，其中
在停止所述M个存储磁芯电路中的第1存储磁芯电路输出所述第1信号的情况下，所述控制电路以开始对所述其余存储磁芯电路中的第2存储磁芯电路供给所述电压的方式，控制所述电压产生电路。
8.根据权利要求7所述的存储装置，其中
所述第2存储磁芯电路在被供给所述电压后，输出所述第1信号。
9.根据权利要求6所述的存储装置，其中
所述M个存储磁芯电路各自包含具有连接于字线的栅极、及连接于源极线的一端的存储单元，
所述第1信号是与对所述字线的所述电压施加、及所述源极线中的电流产生的至少一种情况对应地输出。
10.一种存储装置，具备：
存储磁芯电路，包含用于发送第1数据的第1驱动电路、及输出表示所述第1驱动电路的状态的第1信号的第1电路；及
接口电路，包含用于接收所述第1数据的第1接收电路；及输出表示所述第1接收电路的状态的第2信号的第2电路；
在将所述第1数据从所述存储磁芯电路发送到所述接口电路的情况下，
所述存储磁芯电路为了表示所述第1驱动电路为启用状态，而将所述第1信号的信号电平设定为第1电平，
所述接口电路基于所述第1电平的所述第1信号，将所述第1接收电路设定为启用状态。
11.根据权利要求10所述的存储装置，其中
为了表示所述第1接收电路为启用状态，将所述第2信号的信号电平设定为所述第1电平。
12.根据权利要求10所述的存储装置，其中
所述接口电路更包含用于将第2数据发送到所述存储磁芯电路的第2驱动电路，
所述第2驱动电路的状态由所述第2信号表示，
在将所述第1信号设定为所述第1电平之前，
为了表示所述第2驱动电路为非启用状态，所述接口电路将所述第2信号的信号电平设定为与所述第1电平不同的第2电平，
所述存储磁芯电路基于所述第2电平的所述第2信号，将所述第1驱动电路设定为启用状态。
13.根据权利要求12所述的存储装置，其中
在将所述第2数据从所述接口电路发送到所述存储磁芯电路的情况下，
所述接口电路基于设定为所述第2电平的所述第1信号，将所述第2驱动电路设定为启用状态，
所述接口电路为了表示所述第2驱动电路为启用状态而将所述第2信号的信号电平设定为所述第1电平。
14.根据权利要求13所述的存储装置，其中
所述存储磁芯电路在所述第1驱动电路设定为非启用状态后，将所述第1信号的信号电平设定为所述第2电平。
15.根据权利要求10所述的存储装置，其中
所述第1驱动电路基于来自所述第1电路的第1控制信号得到控制，
所述第1接收电路基于来自所述第2电路的第2控制信号得到控制，
所述第1电路基于与所述第1电平不同的第2电平的所述第2信号，将所述第1控制信号的信号电平设定为所述第1电平，
所述第1驱动电路基于所述第1电平的所述第1控制信号被设定为启用状态，
所述第2电路基于所述第1电平的所述第1信号，将所述第2控制信号的信号电平设定为所述第1电平，
所述第1接收电路基于所述第1电平的所述第2控制信号被设定为所述启用状态。
CN201680089186.XA 2016-09-23 2016-09-23 存储装置 Withdrawn CN109690771A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/078046 WO2018055734A1 (ja) 2016-09-23 2016-09-23 メモリデバイス

Publications (1)

Publication Number Publication Date
CN109690771A true CN109690771A (zh) 2019-04-26

Family

ID=61689450

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680089186.XA Withdrawn CN109690771A (zh) 2016-09-23 2016-09-23 存储装置
CN201780055728.6A Active CN110520988B (zh) 2016-09-23 2017-03-23 存储装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201780055728.6A Active CN110520988B (zh) 2016-09-23 2017-03-23 存储装置

Country Status (6)

Country Link
US (3) US10811393B2 (zh)
EP (2) EP3518285A4 (zh)
JP (2) JP6721696B2 (zh)
CN (2) CN109690771A (zh)
TW (2) TWI698976B (zh)
WO (2) WO2018055734A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018055734A1 (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 メモリデバイス
US10083734B1 (en) * 2017-11-06 2018-09-25 Micron Technology, Inc. Memory arrays
CN109768050B (zh) * 2018-12-18 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法
US11024385B2 (en) * 2019-05-17 2021-06-01 Sandisk Technologies Llc Parallel memory operations in multi-bonded memory device
CN113906505B (zh) * 2019-05-31 2023-04-18 美光科技公司 用于片上系统装置的存储器组件
KR20200145872A (ko) * 2019-06-11 2020-12-31 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자
JP2021044509A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置、及び、半導体記憶装置
KR20210063496A (ko) * 2019-11-22 2021-06-02 삼성전자주식회사 프로세싱 회로를 포함하는 메모리 장치, 그리고 시스템 온 칩과 메모리 장치를 포함하는 전자 장치
KR20210105718A (ko) * 2020-02-19 2021-08-27 에스케이하이닉스 주식회사 메모리 장치 및 이를 갖는 메모리 시스템
JP2021150511A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
KR102410781B1 (ko) * 2020-07-15 2022-06-20 한양대학교 산학협력단 Tsv 기반 고집적도를 갖는 3차원 플래시 메모리
JP2022051364A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
KR20220049653A (ko) * 2020-10-14 2022-04-22 삼성전자주식회사 비휘발성 메모리 장치
JP7104843B1 (ja) * 2021-08-31 2022-07-21 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814859B2 (ja) 1979-11-06 1983-03-22 川崎製鉄株式会社 高磁束密度一方向性珪素鋼板の絶縁被膜形成方法
JP2000148656A (ja) * 1998-11-09 2000-05-30 Mitsubishi Electric Corp メモリシステム
JP3490368B2 (ja) * 2000-02-07 2004-01-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法
US6546343B1 (en) * 2000-11-13 2003-04-08 Rambus, Inc. Bus line current calibration
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
JP4721578B2 (ja) * 2001-09-07 2011-07-13 ルネサスエレクトロニクス株式会社 ドライバ回路
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP3807407B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
JP2007250561A (ja) * 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
JP4502820B2 (ja) * 2005-01-05 2010-07-14 日本電気株式会社 半導体チップ及び半導体装置
JP2008004639A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 半導体装置
JP4791924B2 (ja) 2006-09-22 2011-10-12 株式会社東芝 半導体記憶装置
KR100800486B1 (ko) * 2006-11-24 2008-02-04 삼성전자주식회사 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
JP2008159736A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体装置及びその電源供給方法
JP2009003991A (ja) 2007-06-19 2009-01-08 Toshiba Corp 半導体装置及び半導体メモリテスト装置
WO2009014796A1 (en) * 2007-07-19 2009-01-29 Rambus Inc. Reference voltage and impedance calibration in a multi-mode interface
JP5570689B2 (ja) 2007-07-23 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 積層メモリ
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
JP5099780B2 (ja) 2008-01-18 2012-12-19 独立行政法人産業技術総合研究所 ３次元集積回路
KR101393311B1 (ko) * 2008-03-19 2014-05-12 삼성전자주식회사 프로세스 변화량을 보상하는 멀티 칩 패키지 메모리
JP2009238874A (ja) 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5283960B2 (ja) 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP5448697B2 (ja) 2009-10-09 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びデータ処理システム
US8796863B2 (en) * 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
JP2012058860A (ja) * 2010-09-06 2012-03-22 Toshiba Corp メモリシステム
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
JP2012099189A (ja) 2010-11-04 2012-05-24 Elpida Memory Inc 半導体装置
JP5654855B2 (ja) * 2010-11-30 2015-01-14 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US9070776B2 (en) * 2011-04-15 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8710654B2 (en) 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8426979B2 (en) 2011-07-18 2013-04-23 Headway Technologies, Inc. Composite layered chip package
WO2013021847A1 (ja) 2011-08-11 2013-02-14 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置及び配線形成用治具
JP2013114644A (ja) 2011-12-01 2013-06-10 Fujitsu Ltd メモリモジュールおよび半導体記憶装置
TWI534810B (zh) * 2011-12-09 2016-05-21 Toshiba Kk Nonvolatile semiconductor memory device
JP2014022652A (ja) * 2012-07-20 2014-02-03 Elpida Memory Inc 半導体装置及びそのテスト装置、並びに、半導体装置のテスト方法
JP2015005626A (ja) * 2013-06-21 2015-01-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR102259943B1 (ko) * 2014-12-08 2021-06-04 삼성전자주식회사 멀티 플래인을 포함하는 불 휘발성 메모리 장치
US9496042B1 (en) * 2015-05-21 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor device with control of maximum value of current capable of being supplied
TWI714358B (zh) 2015-05-28 2020-12-21 日商東芝記憶體股份有限公司 半導體裝置
JP2016225484A (ja) * 2015-06-01 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP6663104B2 (ja) 2015-09-10 2020-03-11 富士通株式会社 半導体装置および半導体装置の制御方法
WO2018055734A1 (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 メモリデバイス

Also Published As

Publication number Publication date
TWI641109B (zh) 2018-11-11
CN110520988A (zh) 2019-11-29
JPWO2018055814A1 (ja) 2019-04-25
EP3518286A1 (en) 2019-07-31
US11270981B2 (en) 2022-03-08
JP6721696B2 (ja) 2020-07-15
TWI698976B (zh) 2020-07-11
EP3518286A4 (en) 2020-08-19
US20190206495A1 (en) 2019-07-04
EP3518285A4 (en) 2020-07-29
TW201904021A (zh) 2019-01-16
JPWO2018055734A1 (ja) 2019-06-24
JP6672469B2 (ja) 2020-03-25
TW201822341A (zh) 2018-06-16
WO2018055734A1 (ja) 2018-03-29
US20210005580A1 (en) 2021-01-07
US10811393B2 (en) 2020-10-20
WO2018055814A1 (ja) 2018-03-29
CN110520988B (zh) 2023-05-12
US20190206845A1 (en) 2019-07-04
EP3518285A1 (en) 2019-07-31
US10790266B2 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
CN109690771A (zh) 存储装置
US10437766B2 (en) Data storage device including transmission line having open stub and method of operating the same
US8811055B2 (en) Semiconductor memory device
US8947931B1 (en) Memory module
CN112447698B (zh) 具有芯片到芯片接合结构的半导体存储器装置
US20190043578A1 (en) Impedance tuning between packaging and dies
CN113228185B (zh) 三维存储器件和用于增强的页寄存器复位的方法
KR20160068550A (ko) 멀티 칩 패키지를 구비하는 반도체 장치
US11417642B2 (en) Semiconductor storage device
US20200065270A1 (en) Inductive compensation in memory systems
US11475955B2 (en) Multi-chip package with reduced calibration time and ZQ calibration method thereof
JP5364638B2 (ja) メモリチップおよびマルチチップパッケージ
US11217283B2 (en) Multi-chip package with reduced calibration time and ZQ calibration method thereof
US9805768B2 (en) Three-dimensional (3D) non-volatile semiconductor memory device for loading improvement
US11990189B2 (en) Nonvolatile memory device and programming method of nonvolatile memory
US20220157845A1 (en) Nonvolatile memory chip and semiconductor package including the same
US9911502B2 (en) Data storage device with nonvolatile memory
US11908812B2 (en) Multi-die memory device with peak current reduction
US20220113895A1 (en) Memory system, electronic device including the same, and memory controller
US20230187396A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190426