JP2008251666A - 三次元構造半導体装置 - Google Patents

三次元構造半導体装置 Download PDF

Info

Publication number
JP2008251666A
JP2008251666A JP2007088444A JP2007088444A JP2008251666A JP 2008251666 A JP2008251666 A JP 2008251666A JP 2007088444 A JP2007088444 A JP 2007088444A JP 2007088444 A JP2007088444 A JP 2007088444A JP 2008251666 A JP2008251666 A JP 2008251666A
Authority
JP
Japan
Prior art keywords
wiring
layer
integrated circuit
semiconductor device
dimensional structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007088444A
Other languages
English (en)
Inventor
Tadahiro Omi
忠弘 大見
Masahiro Yoda
正宏 誉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Foundation for Advancement of International Science
Original Assignee
Tohoku University NUC
Foundation for Advancement of International Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Foundation for Advancement of International Science filed Critical Tohoku University NUC
Priority to JP2007088444A priority Critical patent/JP2008251666A/ja
Priority to US12/450,441 priority patent/US20100044846A1/en
Priority to PCT/JP2008/056018 priority patent/WO2008123399A1/ja
Publication of JP2008251666A publication Critical patent/JP2008251666A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】チップ面積の増大を防ぎ、チップの動作周波数を高くすることが可能な三次元構造の半導体装置を提供すること。
【解決手段】第１の半導体層に形成された複数の領域と該第１の半導体層の上に形成された第１の配線層とを含んで構成された第１の集積回路と、前記第１の配線層に積層された第１の絶縁層と、前記第１の絶縁層に積層された第２の半導体層に形成された複数の領域と該第２の半導体層の上に形成された第２の配線層とを含んで構成された第２の集積回路とを含む３次元構造半導体装置をなす。前記第１の集積回路及び前記第２の集積回路は積層方向に貫通した配線により電気的に接続され、前記第１の集積回路及び前記第２の集積回路間のデータ双方向通信、制御信号供給、およびクロック信号供給の少なくとも一つが前記貫通した配線を介して行われる。
【選択図】図１

Description

本発明は、ＩＣ，ＬＳＩなどに広く使われる半導体装置に関し、特に三次元構造半導体装置に関する。
現在、二次元構造の半導体装置は、コンピュータ・携帯電話・家電・自動車などあらゆる機器・装置にＬＳＩとして搭載されており、我々の生活にはなくてはならないものになっている。しかしながら、特に近年、集積回路規模が大きくなってきており、配線長の増大・負荷容量の増大により、集積回路の高速動作が困難になってきている。そこで、三次元構造の半導体装置の研究開発が盛んに行われている。三次元構造の半導体装置は、二次元集積回路を積層し、立体化することにより、（１）層数の増加による高集積化・高密度化、（２）配線長の減少・負荷容量の低減による高速動作化、（３）多数の微細スルーホールを介した層間の同期信号伝播（並列信号処理）、（４）異種デバイスの一体化（多機能化）、を目指して行われてきた。そして、この三次元構造半導体装置を実現する方法として、二次元集積回路を多層に積層する手法、複数のデバイスを張り合わせにより三次元化する手法などが挙げられる。ＣＰＵ・メモリ・専用ロジック・各種インターフェースを搭載したシステムＬＳＩでは、今後各ＩＰの規模が大きくなることが想定され、これら三次元構造の半導体装置の実現が期待されている。
システムＬＳＩでは、ＣＰＵ・メモリ・専用ロジック・各種インターフェース間のデータの送受信は、データバスを介して行うことが一般的である。通常の二次元構造集積回路でのデータバス長は、チップ角にほぼ相当する長さ分となり、高速化のためのバッファ回路が組み込まれているのが一般的である。三次元構造の半導体装置の研究開発は、先に述べたように、配線長の減少・負荷容量の低減による高速動作化を目指して行われている。しかしながら、現在の各ＩＰの配置アーキテクチャで製造した二次元集積回路を張り合わせ技術などで三次元化した場合、データバス長は（１層分のデータバス長）×（積層分）となるため、配線長は逆に増加してしまう場合があり、問題となる。配線長が増大すると、チップの動作周波数を高くするのが困難になり、この問題を解決するためにはリピータと呼ばれるトランジスタを大量に挿入する必要があり、結果的にチップ面積が増えてしまう問題がある。
従って、この発明の目的は、二次元的なチップ面積の増大防ぎ、チップの動作周波数を高くすることが可能な三次元構造の半導体装置を提供することにある。
本発明によれば、第１の半導体層に形成された複数の領域と該第１の半導体層の上に形成された第１の配線層とを含んで構成された第１の集積回路と、前記第１の配線層に積層された第１の絶縁層と、前記第１の絶縁層に積層された第２の半導体層に形成された複数の領域と該第２の半導体層の上に形成された第２の配線層とを含んで構成された第２の集積回路とを含む３次元構造半導体装置において、前記第１の集積回路及び前記第２の集積回路が積層方向に貫通した配線により電気的に接続された３次元構造半導体装置が得られる。
望ましくは、前記第１の集積回路及び前記第２の集積回路間のデータ双方向通信、制御信号供給およびクロック信号供給の少なくとも一つが前記貫通した配線を介して行われる。
本発明の３次元構造半導体装置は、前記第２の配線層上に、絶縁層と半導体層と配線層とがこの順序で積層された積層構造が１つまたはそれ以上形成され、前記積層構造の半導体層に形成された複数の領域と前記積層構造の配線層とを含む集積回路が構成され、前記貫通配線が前記積層構造の半導体層と配線層とを積層方向に貫通して前記各組の集積回路に電気的に接続され、前記第１の集積回路、前記第２の集積回路、及び前記積層構造の集積回路同士のデータ双方向通信、制御信号通信、およびクロック信号供給の少なくとも一つが前記貫通配線を介して行われる構成にしてもよい。
望ましくは、前記第１の配線層および前記第２の配線層が多層配線層となっている。
前記半導体層に形成された領域は、絶縁ゲートトランジスタのソース領域、ドレイン領域、およびチャンネル領域を含む。
データ双方向通信、制御信号通信、およびクロック信号供給のいずれもが前記貫通配線を介して行われるように構成してもよい。
前記貫通配線は、前記第１の半導体層の中央部上に配置されてもよいし、端部に配置されてもよい。
また、貫通配線の途中にバッファ回路を設けてもよい。
望ましい形態では、前記第１の集積回路及び前記第２の集積回路が、それぞれ１つまたはそれ以上の特定回路を含む。
前記貫通配線は、前記特定回路の各々にバスインターフェースを介して電気的に接続される。
前記特定回路は、ＣＰＵ、メモリ、専用ハードロジック、および外部インターフェースのいずれか一つから構成されている。
前記第１の集積回路及び前記第２の集積回路が、それぞれデジタル回路、アナログ回路、及びデジタルアナログ混載回路の少なくとも一つから構成されている。
前記貫通配線のほかに、前記第１の配線層及び前記第２の配線層が前記第１の集積回路及び前記第２の集積回路同士でローカルデータ双方向通信を行うためのローカルバス配線で接続される構成にしてもよい。
望ましい形態では、前記貫通配線は、金属材料及び炭素から構成される材料の少なくとも一つから形成されている。
また、望ましい形態では、前記第１の絶縁層は、誘電率が５未満の酸素化合物及び窒素化合物及び炭素化合物の少なくとも一つから形成されている。
また、前記第１の絶縁層は、誘電率が２．５以下のCFx(x<4)及びCHx及びポーラス材料の少なくとも一つから形成されていてもよい。
本発明によれば、また、第１の半導体層に形成された複数の領域と該第１の半導体層の上に形成された第１の配線層とを含んで構成された第１の集積回路を形成し、前記第１の配線層に積層された第１の絶縁層に積層された第２の半導体層に形成された複数の領域と該第２の半導体層の上に形成された第２の配線層とを含んで構成された第２の集積回路とを形成し、前記第１の半導体層および前記第２の半導体層の積層方向に貫通する貫通配線を形成し、前記第１の集積回路及び前記第２の集積回路を前記貫通配線により電気的に接続することを特徴とする３次元構造半導体装置の製造方法が得られる。
本発明によれば、上記の構成により、システムＬＳＩ等で用いられるデータバス長を二次元構造の場合に比べて短くすることができ、三次元構造にした場合にも最短のデータバス長となる。その結果、二次元構造ではリピータなどがなければ１ＧＨｚの信号の伝播が困難であったが、本発明による構成では例えば５０ＧＨｚでも動作可能な半導体装置を得られる効果がある。
以下、この発明の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施の形態の半導体装置を示す断面図であり、システムＬＳＩの構成要素であるデータバスが貫通配線として形成され、そのデータバス貫通配線がシステムＬＳＩのチップ中央に配置された三次元構造半導体装置の基本構造を示したものである。
図１に示すように、データバス貫通配線（１０１）は配線周囲を絶縁膜に覆われて、第１半導体層（１１０）、第２半導体層（１１１）及び第３半導体層（１１２）を貫通している。各半導体層に形成されるＩＰ（Intellectual Property）すなわち「特定回路」（１０２）は、各ＩＰのデータバスインターフェース（Ｉ／Ｆ，１０３）、及びデータバス接続用多層配線領域（１０４）を介して、所望のデータバス貫通配線（１０１）に接続される。各半導体層に配置されるＩＰは、ここではマイクロプロセッサ・メモリ・専用ロジック・各種外部インターフェース回路などを指すが、これ以外のＩＰを配置したとしても本発明の効果にはなんら影響を与えるものではない。
また、多層配線領域（１０５）は、各ＩＰ（１０２）を構成するための内部配線であると同時に、必要があれば直近のＩＰ（１０２）に接続するための配線を多層配線領域（１０５）に配置する。
なお、この実施形態では、半導体層（１１０，１１１又は１１２）と多層配線層（１０４，１０５を含む層）からなる多層構造が、絶縁層１０９を介して３段積層されており、貫通配線（１０１）は、これら多層構造及絶縁層を貫通している。
図２は本発明の第１の実施の形態において、貫通配線として形成されたデータバスが、各ＩＰ（１０２）と接続される構造を模式的に表した三次元構造半導体装置の積層上部からみた断面構造である。
図２に示すように、データバス貫通配線（２０１）はデータバス接続用多層配線領域（１０４）中の配線（２０２）、コンタクトホール（２０３）を介して、横方向データバス線（２０４）に接続される。さらに、横方向データバス線（２０４）からコンタクトホール（２０６）及び配線（２０５）を介して、各ＩＰ（１０２）のデータバスインターフェース（１０３）に接続される。なお、縦方向のデータバス貫通配線（２０１）を平面に展開するための配線（２０４，２０５）とコンタクト（２０３，２０６）はデータバス接続用多層配線領域（１０４）の中にあり、各ＩＰのデータバスインターフェース（１０３）に接続されている。ここでの配線の結線方法は１例であり、データバス貫通配線と各ＩＰのデータバスインターフェースとが接続できれば、他の結線手法でも本発明にはなんら影響を与えるものではない。
図３は本発明の第１の実施の形態において、貫通配線として形成されたデータバスが、各ＩＰのデータバスインターフェース（Ｉ／Ｆ）を介して、接続される構造を模式的に表した三次元構造半導体装置の積層上部からみた断面情報である。
図３に示すように、各半導体層に形成されるＩＰ（３０１，３０２，３０３，３０４）はデータバスインターフェース（３０５，３０６，３０７，３０８）を介して、データバス貫通配線（３０９）に接続される。ここでのデータバスインターフェース（３０５，３０６，３０７，３０８）を介しての接続方法は１例であり、データバス貫通配線（３０９）と各ＩＰ（３０１，３０２，３０３，３０４）が所望の機能を満たすためにデータバスインターフェースを介さなくても、本発明にはなんら影響を与えるものではない。
また、図３では、一つの半導体層に形成されるＩＰが４種類あり、各ＩＰがデータバス貫通配線にデータバスインターフェースを介して接続されているが、これは１例であり、一つの半導体層に形成されるＩＰは、１つまたは複数のＩＰが形成されていても、本発明にはなんら影響を与えるものではない。
また、データバス貫通配線（３０９）は１６本の配線としているが、これは第１の実施例の一例であり、配線の本数に制限はない。
図４は本発明の第１の実施の形態において、各半導体層に配置されるＩＰの種類・配置方法を模式的に表した三次元構造半導体装置の断面構造である。
図４に示すように、第１半導体層（４０１）、第２半導体層（４０２）、第３半導体層（４０３）に形成される各ＩＰを例１（４１０〜４１８）、例２（４２０〜４２６）として表し、２種類の例で説明を行う。
図４の例１に示すように、第１半導体層（４０１）にはＣＰＵ（４１０）及びＤＲＡＭ（４１１）がＩＰとして配置され、データバス貫通配線（４０４）に接続されている。次に、第２半導体層（４０２）には、専用Ｌｏｇｉｃ（４１２，４１３，４１４）がＩＰとして配置され、データバス貫通配線（４０４）に接続されている。ここでの専用Ｌｏｇｉｃは、画像処理プロセッサなど三次元半導体装置の所望の機能を満たすためのＩＰであり、所望の機能であれば本発明にはなんら影響を与えるものではない。次に、第３半導体層（４０３）には、他のＬＳＩなど外部とのインターフェースの役割を担う外部Ｉ／Ｆ（４１５，４１６，４１７，４１８）がＩＰとして配置され、データバス貫通配線（４０４）に接続されている。ここでの外部Ｉ／Ｆは、ＵＳＢインターフェース、ＩＥＥＥ１３９４インターフェースなど三次元半導体装置の所望の機能を満たすためのインターフェースであれば、本発明にはなんら影響を与えるものではない。
図４の例２に示すように、第１半導体層（４０１）にはＣＰＵ（４２０）及び専用Ｌｏｇｉｃ（４２１）がＩＰとして配置され、データバス貫通配線（４０５）に接続されている。次に、第２半導体層（４０２）には、メモリ（４２２）がＩＰとして配置され、データバス貫通配線（４０５）に接続されている。ここでのメモリは、SRAM，DRAM，FeRAMなどメモリ機能を有するものであればいずれをＩＰとして配置しても本発明にはなんら影響を与えるものではない。次に、第３半導体層（４０３）には、他のＬＳＩなど外部とのインターフェースの役割を担う外部Ｉ／Ｆ（４２５，４２６，４２７，４２８）がＩＰとして配置され、データバス貫通配線（４０５）に接続されている。また、専用Ｌｏｇｉｃ（４２３，４２４）がＩＰとして配置され、データバス貫通配線（４０５）に接続されている。ここでの外部Ｉ／Ｆは、ＵＳＢインターフェース、ＩＥＥＥ１３９４インターフェースなど三次元半導体装置の所望の機能を満たすためのインターフェースであれば、本発明にはなんら影響を与えるものではない。さらに、ここでの専用Ｌｏｇｉｃは、画像処理プロセッサなど三次元半導体装置の所望の機能を満たすためのＩＰであり、所望の機能であれば本発明にはなんら影響を与えるものではない。
また、図４では、第１半導体層（４０１）、第２半導体層（４０２）、第３半導体層（４０３）と三層の半導体層からなる三次元半導体装置を例としたが、積層する層数については機能を実現するために必要な層数であれば、本発明の効果にはなんら影響を与えるものではない。
さらに、１層あたりのデータバス貫通配線に接続されるＩＰの個数についても、ここでは１層あたり１，２，３，４，６個のＩＰを配置する構成を例としたが、機能を実現するために必要な個数を配置すれば、本発明の効果になんら影響を与えるものではない。
データバス貫通配線は、各半導体層に形成されたＩＰに接続されシステムＬＳＩ全体の共通データバスの役目をするが、このデータバス貫通配線のほかにローカル的にデータバス配線を配置しても良い。ローカルデータバス配線は、各半導体層に形成されている各ＩＰ用の配線層に接続される。そして各ＩＰ同士での双方向通信に供することができる。
次に、この発明の第２の実施形態について図面を参照しながら説明する。
図５は本発明の第２の実施形態の半導体装置を示す断面図であり、システムＬＳＩの構成要素であるデータバスが貫通配線として形成され、システムＬＳＩのチップ端に配置された三次元構造半導体装置の基本構造を示したものである。
図５に示すように、データバス貫通配線（５０１）は配線周囲を絶縁膜に覆われて、第１半導体層（５１０）、第２半導体層（５１１）及び第３半導体層（５１２）を貫通している。各半導体層に形成されるＩＰ（５０２）は、各ＩＰのデータバスインターフェース（Ｉ／Ｆ，５０３）、及びデータバス接続用多層配線領域（５０４）を介して、所望のデータバス貫通配線（５０１）に接続される。各半導体層に配置されるＩＰは、ここではマイクロプロセッサ（ＣＰＵ）・メモリ・専用ロジック・各種外部インターフェース回路などを指すが、これ以外のＩＰを配置したとしても本発明の効果にはなんら影響を与えるものではない。
また、多層配線領域（５０５）は、各ＩＰ（５０２）を構成するための内部配線であると同時に、必要があれば直近のＩＰ（５０２）に接続するための配線を多層配線領域（５０５）に配置する。
なお、この実施形態では、半導体層（５１０，５１１又は５１２）と多層配線層（５０４，５０５を含む層）からなる多層構造が、絶縁層（１０９）を介して３段積層されており、貫通配線（５０１）は、これら多層構造及絶縁層を貫通している。
さらに、データバス貫通配線（５０１）は、図５では三次元構造半導体装置の左端に形成されているが、これはあくまでも一例であり、機能を満たすのであればどこに配置されたとしても本発明の効果にはなんら影響を与えるものではない。
図６は第２の実施の形態において、各半導体層に配置されるＩＰの種類・配置方法を模式的に表した三次元構造半導体装置の断面構造である。
図６に示すように、第１半導体層（６０１）、第２半導体層（６０２）、第３半導体層（６０３）に形成される各ＩＰを６１０〜６１６として表し説明を行う。
図６に示すように、第１半導体層（６０１）には、ＣＰＵ（６１０）及びメモリ（６１１）がＩＰとして配置され、データバス貫通配線（６０４）に接続されている。次に、第２半導体層（６０２）には、専用Ｌｏｇｉｃ（６１２，６１３）がＩＰとして配置され、データバス貫通配線（６０４）に接続されている。次に、第３半導体層（６０３）には、他のＬＳＩなど外部とのインターフェースの役割を担う外部Ｉ／Ｆ（６１４，６１５，６１６）がＩＰとして配置され、データバス貫通配線（６０４）に接続されている。
ここでの専用Ｌｏｇｉｃ（６１２，６１３）は、画像処理プロセッサなど三次元半導体装置の所望の機能を満たすためのＩＰであり、所望の機能であれば本発明にはなんら影響を与えるものではない。
また、ここでの外部Ｉ／Ｆ（６１４，６１５，６１６）は、ＵＳＢインターフェース、ＩＥＥＥ１３９４インターフェースなど三次元半導体装置の所望の機能を満たすためのインターフェースであれば、本発明にはなんら影響を与えるものではない。
各半導体層に配置されるＩＰの個数については、ここでは２つまたは３つとしているが、三次元半導体装置の所望の機能を満たすためであれば個数に制限はないことは言うまでもない。
次に、本発明の第１の実施形態の三次元半導体装置の形成方法を図７、図８及び図９を参照して説明する。
図７に示すように、単結晶シリコン基板（７０５）にＬＳＩプロセスにより第１層目の二次元ＬＳＩ（７０３）を形成する。二次元ＬＳＩは、図示のようにソース領域、ドレイン領域およびチャンネル領域を含む絶縁ゲートトランジスタを含む。第１層目の二次元ＬＳＩを構成する各配線領域（７０７，７０８，７０９）について、多層配線領域（７０４）は導電性材料で構成され、多層配線領域の層間絶縁膜は、誘電率が５未満の酸化化合物、誘電率が５未満の窒化化合物、誘電率２．５以下のCFx(x<4)、誘電率２．５以下のCHx及び誘電率２．５以下のポーラス材料のうちの少なくとも１種類を含む。
なお、多層配線領域７０４は、図１における多層配線領域１０５に相当している。
データバス貫通配線（７０１）は、まず１層目の配線領域（７０７）が形成される際に、ＶＩＡコンタクトホールをエッチングプロセスにより形成し、その後配線を形成するのと同様に導電性材料を堆積する。このような導電材料として金属材料または炭素から構成される材料が使用される。同様に２層目の配線領域（７０８）、３層目の配線領域（７０９）を形成する際に、ＶＩＡコンタクトホールをエッチングプロセスにより形成し、その後配線を形成するのと同様に導電性材料を堆積する。これにより、データバス貫通配線（７０１）を形成することができる。ここでは、各配線領域（７０７，７０８，７０９）のそれぞれの形成過程でデータバス貫通配線を形成する手法を記しているが、各配線領域（７０７，７０８，７０９）を全て形成した後に、エッチングプロセスにより３層分のＶＩＡコンタクトホールを形成し、導電性材料を埋め込む手法でも問題ない。
なお、図７の７０２は図１のデータバス接続用多層配線領域１０４相当し、図７の７０６は、半導体層に形成された集積回路（７０３，７０４）から多層配線領域７０４に配線で接続するための領域である。
このようにして二次元ＬＳＩを形成した後に、上面に絶縁層（１０９）を形成し、次の工程に備える。
図８は、図７に示す第１層目の二次元ＬＳＩ上に第２層目の二次元ＬＳＩを形成した様子を示している。図８に示すように、先に形成した第１層目の二次元ＬＳＩ（８００）上に、単結晶または多結晶シリコン層（８０６）を積層し、そこに第２層目の二次元ＬＳＩ（８０４）を形成する。二次元ＬＳＩは、図示のようにソース領域、ドレイン領域およびチャンネル領域を含む絶縁ゲートトランジスタを含む。ここで、貫通配線領域（８０１）については、積層した単結晶または多結晶シリコン層をエッチングした後に絶縁膜を積層し、貫通配線を形成する領域にＶＩＡコンタクトホールをエッチングプロセスにより形成し、その後配線を形成するのと同様に導電性材料を積層する。第２層目の二次元ＬＳＩを構成する各配線領域（８０８，８０９，８１０）について、多層配線領域（８０５）は導電性材料で構成され、多層配線領域の層間絶縁膜は、誘電率が５未満の酸化化合物、誘電率が５未満の窒化化合物、誘電率２．５以下のCFx(x<4)、誘電率２．５以下のCHx及び誘電率２．５以下のポーラス材料のうちの少なくとも１種類を含む。
データバス貫通配線（８０２）は、まず１層目の配線領域（８０８）が形成される際に、ＶＩＡコンタクトホールをエッチングプロセスにより形成し、その後配線を形成するのと同様に導電性材料を堆積する。同様に２層目の配線領域（８０９）、３層目の配線領域（８１０）を形成する際に、ＶＩＡコンタクトホールをエッチングプロセスにより形成し、その後配線を形成するのと同様に導電性材料を堆積する。これにより、データバス貫通配線（８０２）を形成することができる。ここでは、各配線領域（８０８，８０９，８１０）のそれぞれの形成過程でデータバス貫通配線を形成する手法を記しているが、各配線領域（８０８，８０９，８１０）を全て形成した後に、エッチングプロセスにより３層分のＶＩＡコンタクトホールを形成し、導電性材料を埋め込む手法でも問題ない。なお、図８の８０３は図１のデータバス接続用多層配線領域に相当し、図８の８０７は、半導体層に形成された集積回路（８０４）から多層配線領域８０５に配線で接続するための領域である。
このように、第２層目の２次元ＬＳＩを形成した後、その上に絶縁層（１０９）を形成して次の工程に備える。
図９は、第１層目・第２層目の二次元ＬＳＩ上に第３層目の二次元ＬＳＩを形成した様子を示している。二次元ＬＳＩは、図示のようにソース領域、ドレイン領域およびチャンネル領域を含む絶縁ゲートトランジスタを含む。図９に示すように、先に形成した第１層目及び第２層目の二次元ＬＳＩ（９００）上に、単結晶または多結晶シリコン層（９０６）を積層し、そこに第３層目の二次元ＬＳＩ（９０４）を形成する。ここで、貫通配線領域（９０１）については、積層した単結晶または多結晶シリコン層をエッチングした後に絶縁膜を積層し、貫通配線を形成する領域にＶＩＡコンタクトホールをエッチングプロセスにより形成し、その後配線を形成するのと同様に導電性材料を積層する。第３層目の二次元ＬＳＩを構成する各配線領域（９０８，９０９，９１０）について、多層配線領域（９０５）は導電性材料で構成され、多層配線領域の層間絶縁膜は、誘電率が５未満の酸化化合物、誘電率が５未満の窒化化合物、誘電率２．５以下のCFx(x<4)、誘電率２．５以下のCHx及び誘電率２．５以下のポーラス材料のうちの少なくとも１種類を含む。
データバス貫通配線（９０２）は、まず１層目の配線領域（９０８）が形成される際に、ＶＩＡコンタクトホールをエッチングプロセスにより形成し、その後配線を形成すのと同様に導電性材料を堆積する。同様に２層目配線領域（９０９）、３層目配線領域（９１０）を形成する際に、ＶＩＡコンタクトホールをエッチングプロセスにより形成し、その後配線を形成するのと同様に導電性材料を堆積する。これにより、データバス貫通配線（９０２）を形成することができる。ここでは、各配線領域（９０８，９０９，９１０）のそれぞれの形成過程でデータバス貫通配線を形成する手法を記しているが、配線領域（９０８，９０９，９１０）を全て形成した後に、エッチングプロセスにより３層分のＶＩＡコンタクトホールを形成し、導電性材料を埋め込む手法でも問題ない。
ここでは、各半導体層の配線領域を３層の配線領域として実施の形態を説明しているが、配線領域の層数には制限はなく任意である。また、半導体層の層数を３層として実施の形態を説明しているが、半導体層の層数には制限はなく任意である。
従来の二次元ＬＳＩ構造で１０mm角のシステムLSIを形成した場合、データバス配線長は約１０mmとなる。そのデータバスにリピータを挿入せず、１GHzのクロックを通した場合、図１０に示すように立ち上がりクロックに比べて、１００psec後でも８０％の電圧にしかなっておらず、５mm以上の長さのデータバス配線ではリピータ無しでは１GHz以上のクロック信号を伝播させることは困難である。
図９で示しているような三次元構造の半導体装置では、積層方向にデータバス貫通配線が配置されるため、配線長は一つの半導体層あたり１０層の配線領域を形成したとしても２〜３ミクロン程度となる。従って、例えば３つの半導体層を形成した場合でも１０ミクロン程度と考えることができ、層間絶縁膜を誘電率の低いCFx(x<4)及びCHx及びポーラス材料の少なくとも１種類から構成した場合、図１１に示すように５０GHzのクロックでも問題なく伝播することが分かる。
このように、積層方向にデータバス貫通配線を配置することにより、高速動作が可能となる。
なお、積層数を増加させた三次元半導体装置の場合には、貫通配線の途中にバッファ回路を配置すれば、積層方向に貫通配線が長くなっても、高速化を実現できる。
上記図７乃至図９では、第１の実施形態の三次元構造半導体層地の形成方法について説明したが、第２の実施形態の半導体装置にと適用できることは容易に理解できるので、その説明は省略する。
システムＬＳＩの構成要素であるデータバスが貫通配線として形成され、システムＬＳＩのチップ中央に配置された本発明の第１の実施形態の三次元構造半導体装置の基本断面構造の図である。 本発明の第１の実施形態に関し、貫通配線として形成されたデータバスが、各ＩＰと接続される構造を模式的に表した三次元構造半導体装置の積層上部からみた断面構造を示す図である。 本発明の第１の実施形態に関し、貫通配線として形成されたデータバスが、各ＩＰのデータバスインターフェース（Ｉ／Ｆ）を介して、接続される構造を模式的に表した三次元構造半導体装置の積層上部からみた断面構造を示す図である。 本発明の第１の実施携帯に関し、各半導体層に配置されるＩＰの種類・配置方法を模式的に表した三次元構造半導装置の断面構造を示す図である。 本発明の第２の実施形態を示し、データバス貫通配線がシステムＬＳＩのチップ端に配置された三次元構造半導体装置の基本構造を示す図である。 本発明の第２の実施形態に関し、各半導体層に配置されるＩＰの種類・配置方法を模式的に表した三次元構造半導体装置の断面構造を示す図である。 本発明の第１の実施形態に関し、三次元構造半導体装置の第１層目の二次元ＬＳＩの形成過程を説明するための図である。 本発明の第１の実施形態に関し、三次元構造半導体装置の第２層目の二次元ＬＳＩの形成過程を説明するための図である。 本発明の第１の実施形態に関し、三次元構造半導体装置の第３層目の二次元ＬＳＩの形成過程を説明するための図である。 従来の二次元ＬＳＩのデータバス配線でのクロック信号の伝播シミュレーションを示すチャートである。 本発明の三次元構造半導体装置のデータバス配線でのクロック信号の伝播シミュレーションを示すシャーとである。
符号の説明
１０１，２０１，３０９，４０５，５０１，６０４，７０１，８０２ データバス貫通配線
１０２，３０１〜３０４，５０２ 特定回路
１０３，３０５〜３０９，５０３ データバスインターフェース
１０４ データバス接続用多層配線領域
１０５，５０６ 多層配線領域
１１０，４０１，５１０，６０１ 第１の半導体層
１１１，４０２，５１１，６０２ 第２の半導体層
１１２，４０３，５１２，６０３ 第３の半導体層

Claims (18)

  1. 第１の半導体層に形成された複数の領域と該第１の半導体層の上に形成された第１の配線層とを含んで構成された第１の集積回路と、前記第１の配線層に積層された第１の絶縁層と、前記第１の絶縁層に積層された第２の半導体層に形成された複数の領域と該第２の半導体層の上に形成された第２の配線層とを含んで構成された第２の集積回路とを含む３次元構造半導体装置において、前記第１の集積回路及び前記第２の集積回路が積層方向に貫通した配線により電気的に接続され、前記第１の集積回路及び前記第２の集積回路間のデータ双方向通信、制御信号供給およびクロック信号供給の少なくとも一つが前記貫通した配線を介して行われることを特徴とする３次元構造半導体装置。
  2. 前記第２の配線層上に、絶縁層と半導体層と配線層とがこの順序で積層された積層構造が１つまたはそれ以上形成され、前記積層構造の半導体層に形成された複数の領域と前記積層構造の配線層とを含む集積回路が構成され、前記貫通配線が前記積層構造の半導体層と配線層とを積層方向に貫通して前記各組の集積回路に電気的に接続され、前記第１の集積回路、前記第２の集積回路、及び前記積層構造の集積回路同士のデータ双方向通信、制御信号通信、およびクロック信号供給の少なくとも一つが前記貫通配線を介して行われることを特徴とする請求項１記載の３次元構造半導体装置。
  3. 前記第１の配線層および前記第２の配線層が多層配線層となっていることを特徴とする請求項１または２記載の３次元構造半導体装置。
  4. 前記半導体層に形成された領域が、絶縁ゲートトランジスタのソース領域、ドレイン領域、およびチャンネル領域を含むことを特徴とする請求項１乃至３のいずれか一つに記載の３次元構造半導体装置。
  5. データ双方向通信、制御信号通信、およびクロック信号供給のいずれもが前記貫通配線を介して行われるように構成されていることを特徴とする前記請求項第１項乃至第４項の一つに記載の３次元構造半導体装置。
  6. 前記貫通配線は、前記第１の半導体層の中央部上に配置されていることを特徴とする請求項１乃至５のいずれか一つに記載の３次元構造半導体装置。
  7. 前記貫通配線の途中にバッファ回路が挿入されていることを特徴とする請求項１乃至５のいずれか一つに記載の３次元構造半導体装置。
  8. 前記第１の集積回路及び前記第２の集積回路が、それぞれ１つまたはそれ以上の特定回路を含むことを特徴とする請求項１乃至７のいずれか一つに記載の３次元構造半導体装置。
  9. 前記第１の集積回路、前記第２の集積回路、及び前記積層構造の集積回路が、それぞれ複数の特定回路を含むことを特徴とする請求項２記載の３次元構造半導体装置。
  10. 前記貫通配線は、前記特定回路の各々にバスインターフェースを介して電気的に接続されていることを特徴とする請求項８又は９記載の３次元構造半導体装置。
  11. 前記特定回路は、ＣＰＵ、メモリ、専用ハードロジック、および外部インターフェースのいずれか一つから構成されていることを特徴とする請求項８乃至１０のいずれか一つに記載の３次元構造半導体装置。
  12. 前記第１の集積回路及び前記第２の集積回路が、それぞれデジタル回路、アナログ回路、及びデジタルアナログ混載回路の少なくとも一つから構成されていることを特徴とする請求項１乃至１１のいずれか一つに記載の３次元構造半導体装置。
  13. 前記貫通配線のほかに、前記第１の配線層及び前記第２の配線層が前記第１の集積回路及び前記第２の集積回路同士でのローカルデータ双方向通信を行うためのローカルバス配線で接続されていることを特徴とする請求項１乃至１２のいずれか一つに記載の３次元構造半導体装置。
  14. 前記貫通配線が、金属材料及び炭素から構成される材料の少なくとも一つから形成されていることを特徴とする請求項１乃至１３のいずれか一つに記載の３次元構造半導体装置。
  15. 前記第１の絶縁層が、誘電率が５未満の酸素化合物及び窒素化合物及び炭素化合物の少なくとも一つから形成されていることを特徴とする請求項１乃至１４のいずれか一つに記載の３次元構造半導体装置。
  16. 前記第１の絶縁層が、誘電率が２．５以下のCFx(x<4)及びCHx及びポーラス材料の少なくとも一つから形成されていることを特徴とする請求項１乃至１５のいずれか一つに記載の３次元構造半導体装置。
  17. 第１の半導体層に形成された複数の領域と該第１の半導体層の上に形成された第１の配線層とを含んで構成された第１の集積回路と、前記第１の配線層に積層された第１の絶縁層と、前記第１の絶縁層に積層された第２の半導体層に形成された複数の領域と該第２の半導体層の上に形成された第２の配線層とを含んで構成された第２の集積回路と、前記第１の半導体層および前記第２の半導体層の積層方向に貫通し前記第１の集積回路及び前記第２の集積回路を電気的に接続する貫通バス配線とを含むことを特徴とする３次元構造半導体装置。
  18. 第１の半導体層に形成された複数の領域と該第１の半導体層の上に形成された第１の配線層とを含んで構成された第１の集積回路を形成し、前記第１の配線層に積層された第１の絶縁層に積層された第２の半導体層に形成された複数の領域と該第２の半導体層の上に形成された第２の配線層とを含んで構成された第２の集積回路とを形成し、前記第１の半導体層および前記第２の半導体層の積層方向に貫通する貫通配線を形成し、前記第１の集積回路及び前記第２の集積回路を前記貫通配線により電気的に接続することを特徴とする３次元構造半導体装置の製造方法。
JP2007088444A 2007-03-29 2007-03-29 三次元構造半導体装置 Pending JP2008251666A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007088444A JP2008251666A (ja) 2007-03-29 2007-03-29 三次元構造半導体装置
US12/450,441 US20100044846A1 (en) 2007-03-29 2008-03-28 Three-dimensional structural semiconductor device
PCT/JP2008/056018 WO2008123399A1 (ja) 2007-03-29 2008-03-28 三次元構造半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007088444A JP2008251666A (ja) 2007-03-29 2007-03-29 三次元構造半導体装置

Publications (1)

Publication Number Publication Date
JP2008251666A true JP2008251666A (ja) 2008-10-16

Family

ID=39830884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007088444A Pending JP2008251666A (ja) 2007-03-29 2007-03-29 三次元構造半導体装置

Country Status (3)

Country Link
US (1) US20100044846A1 (ja)
JP (1) JP2008251666A (ja)
WO (1) WO2008123399A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295740A (ja) * 2008-06-04 2009-12-17 Elpida Memory Inc メモリチップ及び半導体装置
JP2010263203A (ja) * 2009-04-28 2010-11-18 Internatl Business Mach Corp <Ibm> 回路配列、回路配列を設計する方法、装置及びプログラム
JP2013528946A (ja) * 2010-05-20 2013-07-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 異種３ｄスタックにおける改良されたモジュラリティ
US9070569B2 (en) 2010-02-09 2015-06-30 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
JP2016029744A (ja) * 2010-06-29 2016-03-03 クアルコム，インコーポレイテッド 積層ｉｃ用の埋込み型受動デバイスを含む一体型電圧調整器
US10418315B2 (en) 2017-04-11 2019-09-17 Fujitsu Limited Semiconductor device and manufacturing method thereof
US10438933B2 (en) 2017-04-19 2019-10-08 Fujitsu Limited Semiconductor device and manufacturing method of semiconductor device
JP2019207707A (ja) * 2014-06-30 2019-12-05 インテル・コーポレーション 異種３次元回路スタック、システム、方法および装置
WO2021234500A1 (ja) * 2020-05-22 2021-11-25 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907896B1 (ko) * 2007-06-22 2009-07-14 주식회사 동부하이텍 시스템 인 패키지의 금속 전극 형성방법
TW201203496A (en) * 2010-07-01 2012-01-16 Nat Univ Tsing Hua 3D-IC device and decreasing type layer-ID detector for 3D-IC device
US8587357B2 (en) 2011-08-25 2013-11-19 International Business Machines Corporation AC supply noise reduction in a 3D stack with voltage sensing and clock shifting
US8476953B2 (en) 2011-08-25 2013-07-02 International Business Machines Corporation 3D integrated circuit stack-wide synchronization circuit
US8516426B2 (en) 2011-08-25 2013-08-20 International Business Machines Corporation Vertical power budgeting and shifting for three-dimensional integration
US8525569B2 (en) 2011-08-25 2013-09-03 International Business Machines Corporation Synchronizing global clocks in 3D stacks of integrated circuits by shorting the clock network
US8519735B2 (en) 2011-08-25 2013-08-27 International Business Machines Corporation Programming the behavior of individual chips or strata in a 3D stack of integrated circuits
US8381156B1 (en) 2011-08-25 2013-02-19 International Business Machines Corporation 3D inter-stratum connectivity robustness
US8576000B2 (en) 2011-08-25 2013-11-05 International Business Machines Corporation 3D chip stack skew reduction with resonant clock and inductive coupling
US8476771B2 (en) 2011-08-25 2013-07-02 International Business Machines Corporation Configuration of connections in a 3D stack of integrated circuits
KR102587973B1 (ko) * 2017-11-07 2023-10-12 삼성전자주식회사 3차원 반도체 메모리 장치
CN110537259A (zh) 2019-06-28 2019-12-03 长江存储科技有限责任公司 三维存储器件中的存储器内计算
WO2020258197A1 (en) 2019-06-28 2020-12-30 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139449A (ja) * 1982-02-15 1983-08-18 Fujitsu Ltd 垂直信号線を有する多層集積回路
JPH05198738A (ja) * 1991-09-13 1993-08-06 Internatl Business Mach Corp <Ibm> マルチチップ・パッケージおよびその製造方法
JPH0992781A (ja) * 1995-09-22 1997-04-04 Internatl Business Mach Corp <Ibm> 統合した回路を有するマルチチップ半導体構造およびその製造方法
JP2006012358A (ja) * 2004-06-29 2006-01-12 Nec Corp 積層型半導体メモリ装置
JP2006013337A (ja) * 2004-06-29 2006-01-12 Nec Corp ３次元半導体装置
JP2006019328A (ja) * 2004-06-30 2006-01-19 Nec Corp 積層型半導体装置
JP2006253699A (ja) * 1998-06-02 2006-09-21 Thin Film Electronics Asa データ記憶・演算装置、及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731945A (en) * 1995-02-22 1998-03-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US6831370B2 (en) * 2001-07-19 2004-12-14 Micron Technology, Inc. Method of using foamed insulators in three dimensional multichip structures
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP2006319058A (ja) * 2005-05-11 2006-11-24 Elpida Memory Inc 半導体装置の製造方法
KR100796642B1 (ko) * 2006-01-27 2008-01-22 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US7952184B2 (en) * 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139449A (ja) * 1982-02-15 1983-08-18 Fujitsu Ltd 垂直信号線を有する多層集積回路
JPH05198738A (ja) * 1991-09-13 1993-08-06 Internatl Business Mach Corp <Ibm> マルチチップ・パッケージおよびその製造方法
JPH0992781A (ja) * 1995-09-22 1997-04-04 Internatl Business Mach Corp <Ibm> 統合した回路を有するマルチチップ半導体構造およびその製造方法
JP2006253699A (ja) * 1998-06-02 2006-09-21 Thin Film Electronics Asa データ記憶・演算装置、及びその製造方法
JP2006012358A (ja) * 2004-06-29 2006-01-12 Nec Corp 積層型半導体メモリ装置
JP2006013337A (ja) * 2004-06-29 2006-01-12 Nec Corp ３次元半導体装置
JP2006019328A (ja) * 2004-06-30 2006-01-19 Nec Corp 積層型半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295740A (ja) * 2008-06-04 2009-12-17 Elpida Memory Inc メモリチップ及び半導体装置
JP2010263203A (ja) * 2009-04-28 2010-11-18 Internatl Business Mach Corp <Ibm> 回路配列、回路配列を設計する方法、装置及びプログラム
US9495498B2 (en) 2009-04-28 2016-11-15 Globalfoundries Inc. Universal inter-layer interconnect for multi-layer semiconductor stacks
US9070569B2 (en) 2010-02-09 2015-06-30 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
US9390989B2 (en) 2010-05-20 2016-07-12 Globalfoundries Inc. Enhanced modularity in heterogeneous 3D stacks
US9373557B2 (en) 2010-05-20 2016-06-21 Globalfoundries Inc. Enhanced modularity in heterogeneous 3D stacks
JP2013528946A (ja) * 2010-05-20 2013-07-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 異種３ｄスタックにおける改良されたモジュラリティ
JP2016029744A (ja) * 2010-06-29 2016-03-03 クアルコム，インコーポレイテッド 積層ｉｃ用の埋込み型受動デバイスを含む一体型電圧調整器
JP2019207707A (ja) * 2014-06-30 2019-12-05 インテル・コーポレーション 異種３次元回路スタック、システム、方法および装置
JP7000643B2 (ja) 2014-06-30 2022-01-19 インテル・コーポレーション 異種３次元回路スタック、システム、方法および装置
US10418315B2 (en) 2017-04-11 2019-09-17 Fujitsu Limited Semiconductor device and manufacturing method thereof
US10438933B2 (en) 2017-04-19 2019-10-08 Fujitsu Limited Semiconductor device and manufacturing method of semiconductor device
WO2021234500A1 (ja) * 2020-05-22 2021-11-25 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
WO2008123399A1 (ja) 2008-10-16
US20100044846A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP2008251666A (ja) 三次元構造半導体装置
EP2973706B1 (en) Three-dimensional (3d) memory cell with read/write ports and access logic on different tiers of the integrated circuit
US20060097396A1 (en) Semiconductor device
US20140322867A1 (en) Conductive via structures for routing porosity and low via resistance, and processes of making
US20090066457A1 (en) Electronic device having transformer
DE112014000516T5 (de) Verfahren zum Bilden vergrabener mikroelektromechanischer Strukturen, gekoppelt an Vorrichtungssubstrate, und dadurch gebildete Strukturen
US9721890B2 (en) System-on-chip, electronic apparatus including the same, and method of designing the same
US11223344B2 (en) Scan flip-flop, flip-flop and scan test circuit including the same
US8239809B2 (en) 3-dimensional integrated circuit designing method
US8507994B2 (en) Semiconductor device
JP2006086299A (ja) 半導体装置の設計方法及び半導体装置
JP6147930B2 (ja) 垂直メモリ構成要素を有するモノリシック３次元（３ｄ）集積回路（ｉｃｓ）（３ｄｉｃ）
JP2006253498A (ja) 半導体集積回路装置
US9837994B2 (en) Stacked delay element and method of assembling same
JP2013120838A (ja) 半導体装置及び半導体チップ
KR20160101446A (ko) 실링 영역 및 디커플링 커패시터 영역을 포함하는 반도체 소자
JP3700007B2 (ja) 単一磁束量子論理回路
JPH10173055A (ja) セルベース半導体装置及びスタンダードセル
JP2009252806A (ja) 半導体装置及びそのレイアウト方法
JP2006287009A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JPWO2004068577A1 (ja) 半導体装置
WO2023207300A1 (zh) 存储芯片、通孔结构的制备方法、存储器及电子设备
JPS58139449A (ja) 垂直信号線を有する多層集積回路
TW423114B (en) Method of place and route for integrated circuit
JPH0467674A (ja) 半導体集積回路の配線構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121114