JP2006086299A - 半導体装置の設計方法及び半導体装置 - Google Patents
半導体装置の設計方法及び半導体装置 Download PDFInfo
- Publication number
- JP2006086299A JP2006086299A JP2004268769A JP2004268769A JP2006086299A JP 2006086299 A JP2006086299 A JP 2006086299A JP 2004268769 A JP2004268769 A JP 2004268769A JP 2004268769 A JP2004268769 A JP 2004268769A JP 2006086299 A JP2006086299 A JP 2006086299A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- dummy metal
- semiconductor device
- wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 本発明の半導体装置設計方法及び半導体装置は、配線層の空き領域に面積率達成の目的で挿入されるダミーメタルをVDDまたはVSSの電源配線に2箇所以上で接続することで、電源配線の補強を図りつつ、所定の面積率の達成を可能にする。
【選択図】図1
Description
図1は、本発明の第1の実施形態に係る半導体装置を示す図である。同図に示すように、本実施形態の半導体装置は、LSIであって、電源電圧供給部(VDD)に接続され、第1の配線層内に設けられた配線層上層ダミーメタル101と、接地(VSS)に接続され、第2の配線層内に設けられた配線層下層ダミーメタル102とを備えている。この例では、第2の配線層の上または上方に第1の配線層が設けられており、配線層上層ダミーメタル101と配線層下層ダミーメタル102のうち、平面的に見て互いにオーバーラップする部分の間には配線間容量103が形成される。第1の配線層が第2の配線層の直上にある場合には配線間容量103が最も大きくなるが、第1の配線層と第2の配線層との間に1〜2層、あるいはそれ以上の配線層が設けられていてもよい。また、本実施形態の半導体装置は、2つ以上の配線層内に格子状に巡らされた電源線を有している。
図2は、本発明の第2の実施形態に係る半導体装置を示す図である。同図に示すように、本実施形態の半導体装置は、LSIであって、電源電圧供給部(VDD)または接地(VSS)に2点以上で接続され、第1の配線層内に設けられた配線層上層ダミーメタル201と、電源供給部や接地から孤立し、第2の配線層内に設けられた配線層下層浮きノードダミーメタル202とを備えている。配線層上層ダミーメタル201を形成するにあたっては、電源供給部と接地のうちいずれか接続しやすい方に接続する。また、浮きノードダミーメタルは、格子状の電源線が設けられていない配線層に設けられている。その他の構成は、第1の実施形態に係る半導体装置と同様である。
図3は、本発明の第3の実施形態に係る半導体装置を示す図である。同図に示すように、本実施形態の半導体装置は、LSIであって、電源電圧供給部(VDD)に接続され、第1の配線層内に設けられた第1の配線層上層ダミーメタル301と、接地(VSS)に接続され、第1の配線層上層ダミーメタル301とは異なる配線層内(例えば第2の配線層)に設けられた第2の配線層上層ダミーメタル302と、電源供給部や接地から孤立し、第2の配線層内に設けられた配線層下層浮きノードダミーメタル303とを備えている。この例では、第2の配線層の上に第1の配線層が設けられている。また、第1の配線層上層ダミーメタル301と第2の配線層上層ダミーメタル302のうち互いに近接する部分の間には、配線間容量304が生じる。
図4は、本発明の第4の実施形態に係る半導体装置の設計方法を示すフローチャートである。また、図5は、本実施形態の半導体装置の設計方法を行うためのコンピュータの構成を示すブロック図である。
本実施形態の半導体装置において、上下2つの配線層に設けられる格子状電源の電源構成をVSS/VDD、VSS/VDD、あるいはVDD/VSSとし、それぞれの電源配線の組を同一配線層内でVSS/VDD、VSS/VDD、VDD/VSS、VSS/VDDのように、交互に隣接して敷設する。
図6は、本発明の第6の実施形態に係る半導体装置を示す図である。同図に示すように、本実施形態の半導体装置は、半導体チップ601上に形成されたLSIであり、能動素子などが形成された中央部603と中央部603の周囲に配置され、半導体チップ601のI/Oセルの電源取り出し部分にあたる外周領域602とが形成されている。また、本実施形態の半導体装置は、2つ以上の配線層内に格子状に巡らされた電源線を有している。第1の配線層の外周領域602には電源電圧供給部に接続されたダミーメタルが設けられ、第1の配線層の下層である第2の配線層の外周領域602には接地に接続されたダミーメタルが設けられている。また、中央部603には、電気的に浮遊状態にある浮きノードメタルが形成されている。
本発明の第7の実施形態に係る半導体装置では、ダミーメタルを生成するにあたり、半導体チップ601の電源取り出し部分にあたる外周領域602(図6参照)に配線層全層を用いて電源電圧供給部あるいは接地に接続されたダミーメタルを形成する。ここで、「配線層全層を用いてダミーメタルを形成する」とは、複数の配線層すべてにダミーメタルを形成することを意味する。一般に、格子状の電源配線は、上層の配線層に形成されることが多いが、本実施形態の半導体装置では、スタンダードセル等に使用される1層目の電源配線にもダミーメタルが接続できる。ダミーメタルは、電源線が設けられていない配線層内にも設けられる。また、半導体チップ601の中央部603には浮きノードメタルを形成する。
図7は、本発明の第8の実施形態に係る半導体装置を示す図である。同図に示すように、本実施形態の半導体装置は、配線層内の信号配線の混雑度の低い箇所に設けられ、電源電圧供給部(VDD)に接続され、且つ複数の配線層を貫通するVDDダミーメタル柱701と、一度も配線層を乗り換えることなくVDDダミーメタル柱701に接続されたVDDダミーメタル703と、配線層内の信号配線の混雑度の低い箇所に設けられ、接地(VSS)に接続され、且つ複数の配線層を貫通するVSSダミーメタル柱702と、一度も配線層を乗り換えることなくVSSダミーメタル柱702に接続されたVSSダミーメタル704とを備えている。
図8は、本発明の第9に実施形態に係る半導体装置を示す図である。同図に示すように、本実施形態の半導体装置は、複数の配線層を備えており、電源電圧供給部(VDD)に接続され、複数の配線層に亘って設けられたVDDダミーメタル柱801と、一度も配線層を乗り換えることなくVDDダミーメタル801に接続されたVDDダミーメタル803と、接地(VSS)に接続され、複数の配線層に亘って設けられたVSSダミーメタル柱802と、一度も配線層を乗り換えることなくVSSダミーメタル柱802に接続されたVSSダミーメタル804とを備えている。そして、VDDダミーメタル803が設けられた配線層とVSSダミーメタル804が設けられた配線層とは交互に積層されている。例えば、偶数層目の配線層にはVDDダミーメタル803が設けられ、奇数層目の配線層にはVSSダミーメタル804が設けられ、上下に隣接する配線層内のVDDダミーメタル803とVSSダミーメタル804との間には配線間容量805が形成される。VDDダミーメタル柱801およびVSSダミーメタル柱802は、共に信号配線の混雑度の低い箇所に好ましく設けられる。
図9は、本発明の第10の実施形態に係る半導体装置を示す斜視図である。同図に示すように、本実施形態の半導体装置は、第1の配線層内に設けられた浮きノードメタル901と、第1の配線層の上層である第2の配線層内に設けられた信号配線902とを備え、平面的に見て浮きノードメタル901と信号配線902とはオーバーラップしないように形成されている。
図10は、本発明の第11の実施形態に係る半導体装置を示す図である。同図に示すように、本実施形態の半導体装置は、孤立コンタクトホール1002が形成された信号配線1003と、孤立コンタクトホール1002と同じ配線層内に形成されたコンタクトホール付きダミーメタル1001とを備えている。コンタクトホール付きダミーメタル1001は、配線層内のダミー生成可能領域1004内に設けられている。
102 配線層下層ダミーメタル
103、304、805 配線間容量
201 配線層上層ダミーメタル
202、303 配線層下層浮きノードダミーメタル
301 第1の配線層上層ダミーメタル
302 第2の配線層上層ダミーメタル
401 電圧降下解析工程
402 電源経路探索工程
403 ダミーメタル生成工程
404 コンピュータ
501 ダミーメタル生成前レイアウトデータ
502 電圧降下解析部
503 電源経路探索部
504 ダミーメタル生成部
505 ダミーメタル生成後レイアウトデータ
601 半導体チップ
602 外周領域
603 中央部
701、801 VDDダミーメタル柱
702、802 VSSダミーメタル柱
703、803 VDDダミーメタル
704、804 VSSダミーメタル
901 ノードメタル
902、1003 信号配線
1001 コンタクトホール付きダミーメタル
1002 孤立コンタクトホール
1004 ダミー生成可能領域
Claims (14)
- 電源電圧供給部と、前記電源電圧供給部または接地に接続されるとともに、複数の配線層内に設けられ、且つ格子状に巡らされた電源線とを備えている半導体装置であって、
前記複数の配線層のうち少なくとも1層に設けられ、2箇所以上で前記電源電圧供給部または接地に接続された第1のダミーメタルをさらに備えていることを特徴とする半導体装置。 - 前記複数の配線層のうち少なくとも1層に設けられ、2箇所以上で前記第1のダミーメタルとは逆極性の電源に接続された第2のダミーメタルをさらに備えていることを特徴とする請求項1に記載の半導体装置。
- 前記第1のダミーメタルと前記第2のダミーメタルとは互いに異なる配線層に設けられることを特徴とする請求項2に記載の半導体装置。
- 前記第1のダミーメタルおよび前記電源線が形成されない配線層内に設けられ、電気的に孤立した浮きノードメタルをさらに備えていることを特徴とする請求項1に記載の半導体装置。
- 前記複数の配線層のうち少なくとも1層に設けられ、2箇所以上で前記第1のダミーメタルとは逆極性の電源に接続された第3のダミーメタルをさらに備えており、
前記第1のダミーメタルが設けられた配線層と前記第3のダミーメタルが設けられた配線層とが交互に積層されていることを特徴とする請求項4に記載の半導体装置。 - 複数の配線層と、電源電圧供給部と、前記電源電圧供給部または接地に接続され、格子状に巡らされた電源線とを備えている半導体装置であって、
前記電源線のうち前記電源電圧供給部に接続されたものを第1の電源線、接地に接続されたものを第2の電源線とするとき、1つの配線層内に前記第1の電源線と前記第2の電源線とが複数組み設けられており、2つの前記第1の電源線および2つの前記第2の電源線同士が隣接するように配置され、
互いに隣接する前記第1の電源線の間には前記電源電圧供給部に接続された第1のダミーメタルが設けられ、
互いに隣接する前記第2の電源線の間には接地に接続された第2のダミーメタルが設けられていることを特徴とする半導体装置。 - 複数の配線層と、電源電圧供給部と、中央部に設けられた能動素子と、中央部に設けられた能動素子と、外部からの信号および前記能動素子からの信号を送受信するためのI/Oセルと、前記電源電圧供給部または接地に接続され、格子状に巡らされると共に前記中央部の周囲に配置された外周領域に設けられた電源線とを備えている半導体装置であって、
前記外周領域に設けられ、前記電源電圧供給部または接地に2箇所以上で接続されたダミーメタルと、
前記外周領域以外の領域に設けられ、電気的に孤立した浮きノードメタルと
をさらに備えていることを特徴とする半導体装置。 - 前記ダミーメタルは、前記電源線が設けられていない配線層内にも設けられていることを特徴とする請求項7に記載の半導体装置。
- 複数の配線層と、
電源電圧供給部と、
前記複数の配線層を貫通し、前記電源電圧供給部または接地に接続されたダミーメタル柱と、
一度も配線層を乗り換えることなく前記ダミーメタル柱に接続されたダミーメタルと
をさらに備えていることを特徴とする半導体装置。 - 前記ダミーメタル柱は、前記電源電圧供給部に接続された第1のダミーメタル柱と、接地に接続された第2のダミーメタル柱とを含んでおり、
前記第1のダミーメタル柱に接続された前記ダミーメタルが設けられた配線層と、前記第2のダミーメタル柱に接続された前記ダミーメタルが設けられた配線層とが交互に積層されていることを特徴とする請求項9に記載の半導体装置。 - 複数の配線層と、信号配線と、前記信号配線が設けられた配線層の上層または下層に設けられ、電気的に孤立した浮きノードメタルとを備えている半導体装置であって、
平面的に見て前記浮きノードメタルと前記信号配線とはオーバーラップしないように形成されていることを特徴とする半導体装置。 - 前記浮きノードメタルのうち、前記信号配線との交差部分は除去されていることを特徴とする請求項11に記載の半導体装置。
- 信号配線と、前記信号配線と同一の配線層内に設けられたダミーメタルとを備えている半導体装置であって、
前記信号配線に向かって開口する孤立コンタクトホールと、
前記孤立コンタクトホールと同じ層内に設けられ、前記ダミーメタルに向かって開口するコンタクトホールとが形成されていることを特徴とする半導体装置。 - 入力部と、電圧降下解析部と、電源経路探索部と、ダミーメタル生成部と、出力部とを有するコンピュータを用いて行う半導体装置の設計方法であって、
前記半導体装置のダミーメタル生成前レイアウトデータを前記入力部に入力する工程(a)と、
前記電圧降下解析部が、前記ダミーメタル生成前レイアウトデータを解析して、前記半導体装置のうち電源の供給が不十分な箇所を特定する工程(b)と、
前記電源経路探索部が、前記半導体装置のうち電源の供給が不十分な箇所にダミーメタルで電源補強を実施するための電源経路と極性の探索を行う工程(c)と、
前記工程(c)で決定された経路と極性に基づき、前記ダミーセル生成部が、前記ダミーメタルのレイアウトを生成する工程(d)と
を備えていることを特徴とする半導体装置の設計方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004268769A JP4164056B2 (ja) | 2004-09-15 | 2004-09-15 | 半導体装置の設計方法及び半導体装置 |
CN200810213099.8A CN101355077A (zh) | 2004-09-15 | 2005-08-19 | 半导体装置的设计方法及半导体装置 |
CN200510092631.1A CN1750251A (zh) | 2004-09-15 | 2005-08-19 | 半导体装置的设计方法及半导体装置 |
EP05019678A EP1638144A3 (en) | 2004-09-15 | 2005-09-09 | Method for designing semiconductor device and semiconductor device |
US11/222,789 US20060056219A1 (en) | 2004-09-15 | 2005-09-12 | Method for designing semiconductor device and semiconductor device |
TW094131509A TW200610014A (en) | 2004-09-15 | 2005-09-13 | Method for designing semiconductor device and semiconductor device |
US12/081,727 US20080203562A1 (en) | 2004-09-15 | 2008-04-21 | Method for designing semiconductor device and semiconductor device |
US12/236,949 US20090020784A1 (en) | 2004-09-15 | 2008-09-24 | Method for designing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004268769A JP4164056B2 (ja) | 2004-09-15 | 2004-09-15 | 半導体装置の設計方法及び半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008146650A Division JP2008270827A (ja) | 2008-06-04 | 2008-06-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086299A true JP2006086299A (ja) | 2006-03-30 |
JP4164056B2 JP4164056B2 (ja) | 2008-10-08 |
Family
ID=35427959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004268769A Expired - Fee Related JP4164056B2 (ja) | 2004-09-15 | 2004-09-15 | 半導体装置の設計方法及び半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US20060056219A1 (ja) |
EP (1) | EP1638144A3 (ja) |
JP (1) | JP4164056B2 (ja) |
CN (2) | CN101355077A (ja) |
TW (1) | TW200610014A (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4144892B2 (ja) * | 2006-08-28 | 2008-09-03 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
JP2008270276A (ja) * | 2007-04-16 | 2008-11-06 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置 |
JP5292005B2 (ja) * | 2008-07-14 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US8566776B2 (en) * | 2008-11-13 | 2013-10-22 | Qualcomm Incorporated | Method to automatically add power line in channel between macros |
US8129095B2 (en) * | 2009-04-08 | 2012-03-06 | International Business Machines Corporation | Methods, photomasks and methods of fabricating photomasks for improving damascene wire uniformity without reducing performance |
JP2010278189A (ja) * | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路の設計方法及び設計システム |
US8610247B2 (en) | 2011-12-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a transformer with magnetic features |
US8659126B2 (en) * | 2011-12-07 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit ground shielding structure |
JP2015079848A (ja) * | 2013-10-17 | 2015-04-23 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示装置駆動用半導体集積回路装置 |
US9330224B2 (en) * | 2014-04-30 | 2016-05-03 | Oracle International Corporation | Method and apparatus for dummy cell placement management |
US9570388B2 (en) | 2015-06-26 | 2017-02-14 | International Business Machines Corporation | FinFET power supply decoupling |
DE112015007235T5 (de) * | 2015-12-26 | 2018-10-11 | Intel Corporation | Vertikale isolation durch erdungsebenen von, koaxiale isolation durch erdungsleitungen und impedanzanpassung von durch gehäusevorrichtungen geleiteten horizontalen datensignalübertragungsleitungen |
US10002222B2 (en) * | 2016-07-14 | 2018-06-19 | Arm Limited | System and method for perforating redundant metal in self-aligned multiple patterning |
DE112016007504T5 (de) * | 2016-12-07 | 2019-09-26 | Intel Corporation | Integriertes Schaltungs-Bauelement mit zinnenartigem Metall-Leiterbahn-Layout |
US10423752B2 (en) | 2017-09-29 | 2019-09-24 | International Business Machines Corporation | Semiconductor package metal shadowing checks |
US10423751B2 (en) | 2017-09-29 | 2019-09-24 | International Business Machines Corporation | Semiconductor package floating metal checks |
US10468090B1 (en) * | 2018-09-10 | 2019-11-05 | Micron Technology, Inc. | Multilayered network of power supply lines |
JP2022051365A (ja) * | 2020-09-18 | 2022-03-31 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5441915A (en) * | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
US5981384A (en) * | 1995-08-14 | 1999-11-09 | Micron Technology, Inc. | Method of intermetal dielectric planarization by metal features layout modification |
US5959320A (en) * | 1997-03-18 | 1999-09-28 | Lsi Logic Corporation | Semiconductor die having on-die de-coupling capacitance |
JPH1174523A (ja) * | 1997-06-19 | 1999-03-16 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001077543A (ja) * | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | 多層配線基板 |
JP2001118988A (ja) * | 1999-10-15 | 2001-04-27 | Mitsubishi Electric Corp | 半導体装置 |
JP2001339047A (ja) * | 2000-05-29 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002118235A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置、半導体製造方法、および半導体製造用マスク |
JP3806016B2 (ja) * | 2000-11-30 | 2006-08-09 | 富士通株式会社 | 半導体集積回路 |
JP3621354B2 (ja) * | 2001-04-04 | 2005-02-16 | Necエレクトロニクス株式会社 | 半導体集積回路の配線方法及び構造 |
JP3768433B2 (ja) * | 2001-11-19 | 2006-04-19 | 株式会社ルネサステクノロジ | 半導体装置の設計方法 |
US7171645B2 (en) * | 2002-08-06 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device |
JP2004139181A (ja) * | 2002-10-15 | 2004-05-13 | Renesas Technology Corp | レイアウト装置及びプログラム |
JP3799021B2 (ja) * | 2003-02-14 | 2006-07-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
2004
- 2004-09-15 JP JP2004268769A patent/JP4164056B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-19 CN CN200810213099.8A patent/CN101355077A/zh active Pending
- 2005-08-19 CN CN200510092631.1A patent/CN1750251A/zh active Pending
- 2005-09-09 EP EP05019678A patent/EP1638144A3/en not_active Withdrawn
- 2005-09-12 US US11/222,789 patent/US20060056219A1/en not_active Abandoned
- 2005-09-13 TW TW094131509A patent/TW200610014A/zh unknown
-
2008
- 2008-04-21 US US12/081,727 patent/US20080203562A1/en not_active Abandoned
- 2008-09-24 US US12/236,949 patent/US20090020784A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200610014A (en) | 2006-03-16 |
CN1750251A (zh) | 2006-03-22 |
US20090020784A1 (en) | 2009-01-22 |
EP1638144A3 (en) | 2007-10-10 |
US20080203562A1 (en) | 2008-08-28 |
JP4164056B2 (ja) | 2008-10-08 |
US20060056219A1 (en) | 2006-03-16 |
EP1638144A2 (en) | 2006-03-22 |
CN101355077A (zh) | 2009-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4164056B2 (ja) | 半導体装置の設計方法及び半導体装置 | |
US10269715B2 (en) | Split rail structures located in adjacent metal layers | |
US6489689B2 (en) | Semiconductor device | |
US9035393B2 (en) | Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration | |
JP4786836B2 (ja) | 配線接続部設計方法及び半導体装置 | |
JP2018067693A (ja) | 半導体装置 | |
TW201804592A (zh) | 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片 | |
JP2009094201A (ja) | 半導体集積回路装置 | |
JP3917683B2 (ja) | 半導体集積回路装置 | |
JP2013161878A (ja) | 半導体装置、および半導体装置の製造方法 | |
TWI440167B (zh) | 記憶體裝置及其製造方法 | |
JP6025190B2 (ja) | Sram | |
JP2013161877A (ja) | 半導体装置、および半導体装置の製造方法 | |
US20130069236A1 (en) | Efficient semiconductor device cell layout utilizing underlying local connective features | |
JP2002176112A (ja) | 半導体記憶装置およびその製造方法 | |
JP4334891B2 (ja) | 連結可能なトランジスタセル構造 | |
JPH1174523A (ja) | 半導体装置及びその製造方法 | |
JP2008270827A (ja) | 半導体装置 | |
US6795956B2 (en) | Semiconductor device, and method and program for designing the same | |
JP2006165040A (ja) | 半導体装置及び半導体装置のパターン設計方法 | |
JP2006140226A (ja) | 半導体集積回路およびその設計方法 | |
JP2009252806A (ja) | 半導体装置及びそのレイアウト方法 | |
JP5021891B2 (ja) | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 | |
JP4444765B2 (ja) | 半導体装置 | |
JP6097434B2 (ja) | 半導体装置、および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |