JP2013528946A - 異種3dスタックにおける改良されたモジュラリティ - Google Patents
異種3dスタックにおける改良されたモジュラリティ Download PDFInfo
- Publication number
- JP2013528946A JP2013528946A JP2013511175A JP2013511175A JP2013528946A JP 2013528946 A JP2013528946 A JP 2013528946A JP 2013511175 A JP2013511175 A JP 2013511175A JP 2013511175 A JP2013511175 A JP 2013511175A JP 2013528946 A JP2013528946 A JP 2013528946A
- Authority
- JP
- Japan
- Prior art keywords
- host layer
- layer
- chip
- stack
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 109
- 238000000034 method Methods 0.000 claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 238000007781 pre-processing Methods 0.000 claims abstract description 6
- 238000005516 engineering process Methods 0.000 claims description 46
- 238000004590 computer program Methods 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000001133 acceleration Effects 0.000 claims 2
- 238000004891 communication Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000000547 structure data Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
- Y10T29/49137—Different components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Catalysts (AREA)
Abstract
【解決手段】異種の三次元コンピュータ処理チップ・スタックにおける改良されたモジュラリティには、製造方法が含まれる。本方法は、ホスト層を前加工するステップ、およびそのホスト層を少なくとも一つの他の層とともにスタック中に集積するステップを含む。ホスト層は、相互に対し異種の特性を使って事前作製されたチップ群を受けるためのキャビティをホスト層上に形成し、チップをホスト層上の対応するキャビティに配置し、チップをキャビティのそれぞれの表面に接合させ、これによりホスト層およびチップを通して円滑な表面を有するエレメントを形成することによって前加工される。
【選択図】図1(1Aおよび1B)
Description
Claims (31)
- 三次元コンピュータ処理チップ・スタックを製造する方法であって、前記方法は、
ホスト層を前加工するステップであって、
前記ホスト層の第一平面側に、相互に対し異種の特性を有する事前作製されたチップを受けるためのキャビティを形成するステップであって、前記キャビティは前記異種の特性の前記チップを収容するように形成される、前記形成するステップ、
前記チップを前記ホスト層上の対応するキャビティ中に配置するステップ、および
前記チップを前記キャビティのそれぞれの表面に接合し、これにより、前記ホスト層および前記チップを通して円滑な表面を有するエレメントを形成するステップ、
を含む、前記前加工するステップと、
前記ホスト層を少なくとも一つの他の層とともに前記スタック中に集積するステップと、
を含む方法。 - 前記ホスト層中に配置された前記チップの間で通信が可能になるように、前記エレメント上にプログラム可能配線を構成するステップ、
をさらに含む、請求項1に記載の方法。 - 前記異種の特性は、アスペクト比のバリエーションを含む、請求項1に記載の方法。
- 前記異種の特性は、サイズのバリエーションを含む、請求項1に記載の方法。
- 前記異種の特性は、厚さのバリエーションを含む、請求項1に記載の方法。
- 前記異種の特性は、供給電圧のバリエーションを含む、請求項1に記載の方法。
- 前記異種の特性は、クロック仕様のバリエーションを含む、請求項1に記載の方法。
- 前記チップの各々は、相異なる供給電圧およびクロックグリッドを含むように構成され、電力およびクロックの分配ネットワークおよび動作仕様が他のチップと互換性がない、請求項1に記載の方法。
- 前記キャビティは、前記ホスト層の少なくとも一つの側をエッチングすることによって形成される、請求項1に記載の方法。
- 前記ホスト層上に前記キャビティを形成するステップは、前記チップを受けるための前記キャビティを前記ホスト層上にエッチングするステップを含み、前記チップは、前記スタックの個別要求事項に基づいて前記ホスト層上に包含するため選択され、前記ホスト層は、前記チップを受けた後、前記少なくとも一つの他の層とともに集積されて前記スタックを形成し、集合的に機能して前記スタックの前記個別要求事項を満たす、請求項1に記載の方法。
- 前記ホスト層は熱伝導性材料で形成され、前記ホスト層は、前記ホスト層上の前記チップおよび前記少なくとも一つの他の層のコンポーネントによって生成された熱を前記熱伝導性材料を通して放散する、請求項1に記載の方法。
- 前記ホスト層は内蔵の金属構造体を含み、前記ホスト層は、前記チップによって生成された熱を前記内蔵の金属構造体を通して放散する、請求項1に記載の方法。
- 前記ホスト層はメッシュ構造体を含んで構成され、前記ホスト層は、前記メッシュ構造体を介し、前記三次元コンピュータ処理チップ・スタックをアルファ放射線から遮蔽する、請求項1に記載の方法。
- 前記チップは少なくとも一つのパッチ・チップを含む、請求項1に記載の方法。
- 前記チップは、所定の機能を有する、事前製造され事前試験されたモジュール式コンピュータ・チップのセットから選択され、前記所定の機能は、
アクセラレイションと、
暗号化と、
冗長付与と、
を含む、請求項1に記載の方法。 - 前記ホスト層を前加工するステップは、
前記ホスト層を前記少なくとも一つの他の層と整列させるため、前記ホスト層上にアライメント・マーク部を設けるステップであって、前記ホスト層は、前記ホスト層を貫通して指向されるレーザ・ビームを介して前記少なくとも一つの他の層と整列され、前記ホスト層と前記少なくとも一つの他の層とは、前記レーザ・ビームが、前記ホスト層および前記少なくとも一つの他の層に設けられたアライメント穴を通過すれば、うまく整列されている、前記設けるステップ、
をさらに含む、請求項1に記載の方法。 - 前記ホスト層を前加工するステップは、
前記ホスト層の第二平面側上にキャビティを形成するステップであって、前記ホスト層の前記第二平面側は前記ホスト層の前記第一平面側の反対側に水平に対置され、前記ホスト層の前記第二平面側上の前記キャビティは、異種の特性を使って事前作製されたチップを受けるように形成され、前記ホスト層の前記第二平面側上の前記キャビティは前記異種の特性の前記チップを収容するように形成され、
前記第一平面側は前記ホスト層の底面部に相当し、前記第二平面側は前記ホスト層の上面部に相当する、前記形成するステップ、
をさらに含む、請求項1に記載の方法。 - 前記チップの各々は、前記ホスト層に配置されたときは、前記ホスト層上の他の前記チップとの電気的および機能的接続を欠いている、請求項1に記載の方法。
- 三次元コンピュータ処理チップ・スタックであって
前記スタック中に、少なくとも一つの他の層の上に配置されたホスト層であって、前記ホスト層は、その上面に、相互に対し異種の特性で事前作製されたチップを受けるためのキャビティを含み、前記キャビティは前記異種の特性の前記チップを収容するように形成され、
前記チップは、前記キャビティのそれぞれの表面に接合され、これにより、前記ホスト層および前記チップを通して円滑な表面を有するエレメントが形成される、
前記ホスト層を含む、
前記三次元コンピュータ処理チップ・スタック。 - 前記ホスト層上に配置された前記チップの間で通信が可能になるように、前記エレメント上に構成されたプログラム可能配線、
をさらに含む、請求項19に記載の三次元コンピュータ処理チップ・スタック。 - 前記異種の特性は、
サイズのバリエーション、
厚さのバリエーション、
供給電圧のバリエーション、
クロック仕様のバリエーション、
アスペクト比のバリエーション、
技術世代のバリエーション、および
別種の技術、
の少なくとも一つを含む、請求項19に記載の三次元コンピュータ処理チップ・スタック。 - 前記チップの各々が、専用の電源および専用のクロックグリッドを含むよう構成される、請求項19に記載の三次元コンピュータ処理チップ・スタック。
- 前記キャビティは、前記ホスト層をエッチングすることによって形成される、請求項19に記載の三次元コンピュータ処理チップ・スタック。
- 前記ホスト層上の前記キャビティは、前記チップを受けるようにエッチングされ、前記チップは、前記スタックの個別要求事項に基づいて前記ホスト層上に包含するために選択され、前記ホスト層は、前記チップを受けた後、前記少なくとも一つの他の層とともに集積され前記スタックを形成し、集合的に機能して前記スタックの前記個別要求事項を満たす、請求項19に記載の三次元コンピュータ処理チップ・スタック。
- 前記ホスト層は熱伝導性材料で形成され、前記ホスト層は、前記ホスト層上の前記チップおよび前記少なくとも一つの他の層のコンポーネントによって生成される熱を前記熱伝導性材料を通して放散する、請求項19に記載の三次元コンピュータ処理チップ・スタック。
- 前記ホスト層はメッシュ構造体を含んで構成され、前記ホスト層は、前記メッシュ構造体を介し、前記三次元コンピュータ処理チップ・スタックに対してアルファ放射線からの遮蔽を提供する、請求項19に記載の三次元コンピュータ処理チップ・スタック。
- 前記チップは少なくとも一つのパッチ・チップを含む、請求項19に記載の三次元コンピュータ処理チップ・スタック。
- 前記チップは、所定の機能を有する、事前製造され事前試験されたモジュール式コンピュータ・チップのセットから選択され、前記所定の機能は、
アクセラレイションと、
暗号化と
冗長付与と、
を含む、請求項19に記載の三次元コンピュータ処理チップ・スタック。 - 前記ホスト層は、前記ホスト層を前記少なくとも一つの他の層と整列させるためのアライメント・マーク部をさらに含み、前記ホスト層は、前記ホスト層を貫通して指向されるレーザ・ビームを介して前記少なくとも一つの他の層と整列され、前記ホスト層と前記少なくとも一つの他の層とは、前記レーザ・ビームが、前記ホスト層および前記少なくとも一つの他の層に設けられたアライメント穴を通過すれば、うまく整列されている、請求項19に記載の三次元コンピュータ処理チップ・スタック。
- 三次元(3D)コンピュータ処理チップ・スタック・プランを生成し実装する方法であって、前記方法は、
複数のクライアントからシステム要求事項を受信するステップと、
前記システム要求事項から共通の処理構造体および技術を識別し、前記共通の処理構造体および技術を、前記3Dコンピュータ処理チップ・スタック・プラン中の少なくとも一つの層に割り当てるステップであって、前記共通の処理構造体および技術は、所定数の前記クライアントに共通な処理構造体および技術の特徴を特定する、前記ステップと、
前記システム要求事項から非共通の処理構造体および技術を識別し、前記非共通の処理構造体および技術を前記3Dコンピュータ処理チップ・スタック・プラン中のホスト層に割り当てるステップであって、前記非共通の処理構造体および技術は、所定数の前記クライアントに共通性のない処理構造体および技術の特徴を特定する、前記ステップと、
前記ホスト層上の前記非共通の構造体の配置および配線を決定し、配置情報を前記プラン中に格納するステップと、
前記プランを製造設備に送信するステップであって、前記製造設備は、前記共通の構造体および技術を含む前記少なくとも一つの層と、前記非共通の構造体および技術を含む前記ホスト層との両方を生成し、割り当て事項および前記配置情報に従って、前記ホスト層および前記少なくとも一つの層を集積し、前記3Dコンピュータ処理チップ・スタックを形成する、前記送信するステップと、
を含む、方法。 - 三次元(3D)コンピュータ処理チップ・スタック・プランを生成し実装するためのコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品は、コンピュータ・プログラム・コードが具現されたコンピュータ可読ストレージ媒体を含み、前記コンピュータ・プログラム・コードは、コンピュータに実行されたとき、前記コンピュータに方法を実装させ、前記方法は、
複数のクライアントからシステム要求事項を受信するステップと、
前記システム要求事項から共通の処理構造体および技術を識別し、前記共通の処理構造体および技術を、前記3Dコンピュータ処理チップ・スタック・プラン中の少なくとも一つの層に割り当てるステップであって、前記共通の処理構造体および技術は、所定数の前記クライアントに共通な処理構造体および技術の特徴を特定する、前記ステップと、
前記システム要求事項から非共通の処理構造体および技術を識別し、前記非共通の処理構造体および技術を前記3Dコンピュータ処理チップ・スタック・プラン中のホスト層に割り当てるステップであって、前記非共通の処理構造体および技術は、所定数の前記クライアントに共通性のない処理構造体および技術の特徴を特定する、前記ステップと、
前記ホスト層上の前記非共通の構造体の配置および配線を決定し、配置情報を前記プラン中に格納するステップと、
前記プランを製造設備に送信するステップであって、前記製造設備は、前記共通の構造体および技術を含む前記少なくとも一つの層と、前記非共通の構造体および技術を含む前記ホスト層との両方を生成し、割り当て事項および前記配置情報に従って、前記ホスト層および前記少なくとも一つの層を集積し、前記3Dコンピュータ処理チップ・スタックを形成する、前記送信するステップと、
を含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/774,223 US8677613B2 (en) | 2010-05-20 | 2010-05-20 | Enhanced modularity in heterogeneous 3D stacks |
US12/774,223 | 2010-05-20 | ||
PCT/US2011/034097 WO2011146211A1 (en) | 2010-05-20 | 2011-04-27 | Enhanced modularity in heterogeneous 3d stacks |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015089210A Division JP2015133525A (ja) | 2010-05-20 | 2015-04-24 | 異種3dスタックにおける改良されたモジュラリティ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013528946A true JP2013528946A (ja) | 2013-07-11 |
Family
ID=44972380
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013511175A Pending JP2013528946A (ja) | 2010-05-20 | 2011-04-27 | 異種3dスタックにおける改良されたモジュラリティ |
JP2015089210A Pending JP2015133525A (ja) | 2010-05-20 | 2015-04-24 | 異種3dスタックにおける改良されたモジュラリティ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015089210A Pending JP2015133525A (ja) | 2010-05-20 | 2015-04-24 | 異種3dスタックにおける改良されたモジュラリティ |
Country Status (6)
Country | Link |
---|---|
US (4) | US8677613B2 (ja) |
JP (2) | JP2013528946A (ja) |
CN (1) | CN102906872B (ja) |
DE (1) | DE112011101722T5 (ja) |
GB (1) | GB2494328B (ja) |
WO (1) | WO2011146211A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315197B (zh) * | 2010-07-09 | 2013-04-17 | 中国科学院微电子研究所 | 3d集成电路结构以及检测芯片结构是否对齐的方法 |
JPWO2012077280A1 (ja) * | 2010-12-09 | 2014-05-19 | パナソニック株式会社 | 三次元集積回路の設計支援装置及び設計支援方法 |
US8543959B2 (en) * | 2011-04-15 | 2013-09-24 | International Business Machines Corporation | Bonding controller guided assessment and optimization for chip-to-chip stacking |
US9018040B2 (en) | 2013-09-30 | 2015-04-28 | International Business Machines Corporation | Power distribution for 3D semiconductor package |
US10474458B2 (en) | 2017-04-28 | 2019-11-12 | Intel Corporation | Instructions and logic to perform floating-point and integer operations for machine learning |
US12066975B2 (en) | 2019-03-15 | 2024-08-20 | Intel Corporation | Cache structure and utilization |
US11934342B2 (en) | 2019-03-15 | 2024-03-19 | Intel Corporation | Assistance for hardware prefetch in cache access |
WO2020190808A1 (en) | 2019-03-15 | 2020-09-24 | Intel Corporation | Sparse optimizations for a matrix accelerator architecture |
EP3938893A1 (en) | 2019-03-15 | 2022-01-19 | INTEL Corporation | Systems and methods for cache optimization |
US11663746B2 (en) | 2019-11-15 | 2023-05-30 | Intel Corporation | Systolic arithmetic on sparse data |
US11861761B2 (en) | 2019-11-15 | 2024-01-02 | Intel Corporation | Graphics processing unit processing and caching improvements |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334113A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | マルチチップモジュール |
JPH10303364A (ja) * | 1997-04-25 | 1998-11-13 | Toshiba Corp | マルチチップ半導体装置用チップ・製造方法・位置合わせ方法、およびマルチチップ半導体装置・製造方法・製造装置 |
JP2001127240A (ja) * | 1999-10-22 | 2001-05-11 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2001189424A (ja) * | 1999-12-28 | 2001-07-10 | Rikogaku Shinkokai | 半導体装置およびその製造方法 |
JP2003197850A (ja) * | 2001-12-26 | 2003-07-11 | Sony Corp | 半導体装置及びその製造方法 |
JP2006245226A (ja) * | 2005-03-02 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007019454A (ja) * | 2005-07-08 | 2007-01-25 | Samsung Electronics Co Ltd | チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造 |
JP2008251666A (ja) * | 2007-03-29 | 2008-10-16 | Tohoku Univ | 三次元構造半導体装置 |
JP2008294475A (ja) * | 2001-10-18 | 2008-12-04 | Panasonic Corp | 部品内蔵モジュールの製造方法 |
JP2009194113A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 集積半導体装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4255961A (en) * | 1978-10-17 | 1981-03-17 | University Of Va. Alumni Patents Foundation | Differential calorimeter based on the heat leak principle |
US5353498A (en) | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
US5397921A (en) * | 1993-09-03 | 1995-03-14 | Advanced Semiconductor Assembly Technology | Tab grid array |
US5537108A (en) | 1994-02-08 | 1996-07-16 | Prolinx Labs Corporation | Method and structure for programming fuses |
JPH08162604A (ja) | 1994-12-01 | 1996-06-21 | Toyota Motor Corp | マルチチップモジュールの製造方法 |
US6002177A (en) * | 1995-12-27 | 1999-12-14 | International Business Machines Corporation | High density integrated circuit packaging with chip stacking and via interconnections |
US6052287A (en) | 1997-12-09 | 2000-04-18 | Sandia Corporation | Silicon ball grid array chip carrier |
US5999440A (en) * | 1998-03-30 | 1999-12-07 | Lsi Logic Corporation | Embedded DRAM with noise-protecting substrate isolation well |
US6333553B1 (en) | 1999-05-21 | 2001-12-25 | International Business Machines Corporation | Wafer thickness compensation for interchip planarity |
US6376909B1 (en) * | 1999-09-02 | 2002-04-23 | Micron Technology, Inc. | Mixed-mode stacked integrated circuit with power supply circuit part of the stack |
US7262082B1 (en) * | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
US6968346B2 (en) | 2001-04-23 | 2005-11-22 | International Business Machines Corporation | XML-based system and method for collaborative web-based design and verification of system-on-a-chip |
US6823499B1 (en) * | 2001-09-18 | 2004-11-23 | Lsi Logic Corporation | Method for designing application specific integrated circuit structure |
US6908561B1 (en) | 2001-11-06 | 2005-06-21 | Lockhead Martin Corporation | Polymide-to-substrate adhesion promotion in HDI |
DE10332009B4 (de) | 2003-07-14 | 2008-01-31 | Infineon Technologies Ag | Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung |
TWI263313B (en) | 2005-08-15 | 2006-10-01 | Phoenix Prec Technology Corp | Stack structure of semiconductor component embedded in supporting board |
KR20080067328A (ko) * | 2005-09-06 | 2008-07-18 | 비욘드 블라데스 리미티드 | 3dmc 아키텍처 |
US7345353B2 (en) | 2005-12-30 | 2008-03-18 | International Business Machines Corporation | Silicon carrier having increased flexibility |
KR100780950B1 (ko) * | 2006-04-11 | 2007-12-03 | 삼성전자주식회사 | 반도체 집적 회로 제조 방법 및 이를 적용한 반도체 집적회로 |
US7791199B2 (en) * | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
US7781877B2 (en) | 2007-08-07 | 2010-08-24 | Micron Technology, Inc. | Packaged integrated circuit devices with through-body conductive vias, and methods of making same |
US8030746B2 (en) * | 2008-02-08 | 2011-10-04 | Infineon Technologies Ag | Integrated circuit package |
JP5395360B2 (ja) | 2008-02-25 | 2014-01-22 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
-
2010
- 2010-05-20 US US12/774,223 patent/US8677613B2/en active Active
-
2011
- 2011-04-27 DE DE112011101722T patent/DE112011101722T5/de not_active Ceased
- 2011-04-27 GB GB1221491.2A patent/GB2494328B/en not_active Expired - Fee Related
- 2011-04-27 WO PCT/US2011/034097 patent/WO2011146211A1/en active Application Filing
- 2011-04-27 JP JP2013511175A patent/JP2013528946A/ja active Pending
- 2011-04-27 CN CN201180024893.8A patent/CN102906872B/zh active Active
-
2012
- 2012-06-28 US US13/535,675 patent/US9373557B2/en active Active
- 2012-06-28 US US13/535,660 patent/US20120268909A1/en not_active Abandoned
- 2012-06-28 US US13/535,694 patent/US9390989B2/en active Active
-
2015
- 2015-04-24 JP JP2015089210A patent/JP2015133525A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334113A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | マルチチップモジュール |
JPH10303364A (ja) * | 1997-04-25 | 1998-11-13 | Toshiba Corp | マルチチップ半導体装置用チップ・製造方法・位置合わせ方法、およびマルチチップ半導体装置・製造方法・製造装置 |
JP2001127240A (ja) * | 1999-10-22 | 2001-05-11 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2001189424A (ja) * | 1999-12-28 | 2001-07-10 | Rikogaku Shinkokai | 半導体装置およびその製造方法 |
JP2008294475A (ja) * | 2001-10-18 | 2008-12-04 | Panasonic Corp | 部品内蔵モジュールの製造方法 |
JP2003197850A (ja) * | 2001-12-26 | 2003-07-11 | Sony Corp | 半導体装置及びその製造方法 |
JP2006245226A (ja) * | 2005-03-02 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007019454A (ja) * | 2005-07-08 | 2007-01-25 | Samsung Electronics Co Ltd | チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造 |
JP2008251666A (ja) * | 2007-03-29 | 2008-10-16 | Tohoku Univ | 三次元構造半導体装置 |
JP2009194113A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 集積半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110286190A1 (en) | 2011-11-24 |
US9373557B2 (en) | 2016-06-21 |
US9390989B2 (en) | 2016-07-12 |
WO2011146211A1 (en) | 2011-11-24 |
US20120272202A1 (en) | 2012-10-25 |
US20120272040A1 (en) | 2012-10-25 |
GB2494328A (en) | 2013-03-06 |
GB2494328B (en) | 2014-11-05 |
CN102906872A (zh) | 2013-01-30 |
JP2015133525A (ja) | 2015-07-23 |
US8677613B2 (en) | 2014-03-25 |
CN102906872B (zh) | 2015-11-25 |
US20120268909A1 (en) | 2012-10-25 |
DE112011101722T5 (de) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015133525A (ja) | 異種3dスタックにおける改良されたモジュラリティ | |
JP5618603B2 (ja) | 多層回路配列を設計する方法 | |
US8445918B2 (en) | Thermal enhancement for multi-layer semiconductor stacks | |
US10223491B2 (en) | Integrated circuit design changes using through-silicon vias | |
US10678985B2 (en) | Method for generating three-dimensional integrated circuit design | |
Lu et al. | TSV-based 3-D ICs: Design methods and tools | |
Sivakumar et al. | Optimization of thermal aware multilevel routing for 3D IC | |
JP2023530875A (ja) | 半導体回路設計およびユニット・ピン配置 | |
Ni et al. | Temperature-aware floorplanning for fixed-outline 3D ICs | |
Patti | Homogeneous 3D integration | |
WO2023045476A1 (en) | Ultra-short-height standard cell architecture | |
CN110096725A (zh) | 用于单元交换的方法 | |
KR20230093454A (ko) | 칩 핫스팟에서 스택된 비아 리벳 | |
US20220164513A1 (en) | Methods and Apparatuses for Concurrent Coupling of Inter-Tier Connections | |
US20240105633A1 (en) | Wafer-scale chip structure and method and system for designing the structure | |
US20230394211A1 (en) | Timing-aware and simultaneous optimization of latch clustering and placement in an integrated circuit | |
US20230411351A1 (en) | Circuits and Methods for I/O Circuitry TSV Coupling | |
US20230306179A1 (en) | Short net pin alignment for routing | |
Kannan et al. | A hierarchical 3-d floorplanning algorithm for many-core CMP networks | |
Chen et al. | Thermal Implications in Scaling High-Performance Server 3D Chiplet-Based 2.5 D SoC from FinFET to Nanosheet | |
Gupta et al. | A Comprehensive Analysis in Recent Advances in 3D VLSI Floorplan Representations | |
Varadharajan et al. | Enabling faster design/performance decisions for 3D-IC package architectures | |
CN117637740A (zh) | 芯片中的硅通孔确定方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150424 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20150626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160502 |